KR20110059540A - 성막 방법, 성막 장치 및 기억 매체 - Google Patents

성막 방법, 성막 장치 및 기억 매체 Download PDF

Info

Publication number
KR20110059540A
KR20110059540A KR1020100116853A KR20100116853A KR20110059540A KR 20110059540 A KR20110059540 A KR 20110059540A KR 1020100116853 A KR1020100116853 A KR 1020100116853A KR 20100116853 A KR20100116853 A KR 20100116853A KR 20110059540 A KR20110059540 A KR 20110059540A
Authority
KR
South Korea
Prior art keywords
gas
film
processing container
nitrogen
containing gas
Prior art date
Application number
KR1020100116853A
Other languages
English (en)
Other versions
KR101368768B1 (ko
Inventor
마사노부 마츠나가
케이스케 스즈키
재혁 장
파오화 초우
마사토 요네자와
마사유키 하세가와
카즈히데 하세베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110059540A publication Critical patent/KR20110059540A/ko
Application granted granted Critical
Publication of KR101368768B1 publication Critical patent/KR101368768B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

성막 방법은, 진공 보지(保持; holding) 가능한 처리 용기 내에 수납된 피(被)처리체의 온도를 150∼550℃로 하여, 제1 공급 공정 및 제2 공급 공정을 교대로 포함하는 사이클을 복수회 반복하여, 상기 피처리체 상에 실리콘 질화막을 형성한다. 상기 제1 공급 공정에서는 압력을 66.65∼666.5Pa로 설정한 상기 처리 용기 내로 Si 소스로서의 모노클로로실란 가스를 공급한다. 상기 제2 공급 공정에서는 질화 가스로서의 질소 함유 가스를 상기 처리 용기 내로 공급한다.

Description

성막 방법, 성막 장치 및 기억 매체{FILM FORMATION METHOD AND APPARATUS, AND STORAGE MEDIUM}
본 발명은, 반도체 웨이퍼 등의 피(被)처리체에 실리콘 질화막(SiN막)을 성막시키는 성막 방법, 성막 장치 및 기억 매체에 관한 것으로, 특히 반도체 처리 기술에 관한 것이다. 여기에서, 반도체 처리란, 반도체 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Display)용의 유리 기판 등의 피처리체 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 당해 피처리체 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 여러 가지의 처리를 의미한다.
반도체 디바이스의 제조 시퀀스에 있어서는, 실리콘 웨이퍼로 대표되는 반도체 웨이퍼에 대하여 절연막으로서 실리콘 질화막(SiN막)을 성막시키는 성막 처리가 존재한다. 이러한 SiN막의 성막 처리에는, 복수의 반도체 웨이퍼에 대해 일괄하여 화학 증착법(CVD)에 의해 성막시키는 종형(vertical)의 배치식(batch type) 열처리 장치가 자주 이용된다.
최근, 반도체 디바이스의 미세화·집적화의 진전에 수반하여, 종래의 CVD에 있어서의 성막 온도보다도 저온에서 양질의 특성을 갖는 SiN막을 성막하는 것이 요구되게 되었다. 종형의 배치식 열처리 장치에 있어서, 이러한 것을 실현 가능한 기술로 하여, Si 소스 가스(source gas)와 질화 가스를 교대로 공급하면서 원자층 수준, 또는 분자층 수준에서 교대로 반복 성막하는 ALD(atomic layer deposition)에 의해 SiN막을 성막하는 기술이 제안되고 있다(예를 들면, 일본공개특허공보 2006-49809호 ). 예를 들면, Si 소스(source)로서 흡착성이 양호한 디클로로실란(DCS； SiH2Cl2)이 사용되고, 질화 가스로서 암모니아(NH3)가 사용된다.
그러나, Si 소스로서 DCS를 이용하여 ALD에 의해 500℃ 이하에서 성막을 행한 경우에는, 얻어진 SiN막의 웨트 에칭 레이트(wet etching rate)가 매우 크고, 막질이 나쁜 것이 되어 버린다.
본 발명은, ALD에 의해 막질이 보다 양호한 실리콘 질화막을 형성할 수 있는 성막 방법 및 성막 장치를 제공하려고 하는 것이다.
본 발명자들은, 상기 과제를 해결하기 위해 예의 검토를 거듭한 결과, 모노클로로실란(MCS； SiH3Cl)은 DCS보다도 질화되기 쉬워, Si 소스로서 MCS를 이용하여 150∼550℃의 범위에서 ALD에 의해 SiN막을 성막함으로써, 막질이 양호한 SiN막을 형성할 수 있는 것을 발견하여, 본 발명에 이르렀다. 또한, 미국 특허 출원 번호 12/476734 명세서에는, 모노클로로실란을 Si 소스로서 이용하여 SiN막을 성막하는 기술이 개시된다.
본 발명의 제1 시점은 성막 방법으로서, 진공 보지(保持; holding) 가능한 처리 용기 내에 수납된 피처리체의 온도를 150∼550℃로 하여, 제1 공급 공정 및 제2 공급 공정을 교대로 포함하는 사이클을 복수회 반복하여, 상기 피처리체 상에 실리콘 질화막을 형성하고, 상기 제1 공급 공정에서는 압력을 66.65∼666.5Pa로 설정한 상기 처리 용기 내로 Si 소스로서의 모노클로로실란 가스를 공급하고, 상기 제2 공급 공정에서는 질화 가스로서의 질소 함유 가스를 상기 처리 용기 내로 공급한다.
본 발명의 제2 시점은, 모노클로로실란 가스와 질화 가스로서의 질소 함유 가스를 선택적으로 공급 가능한 처리 용기 내에서 다단으로 배치된 복수의 피처리체 상에 실리콘 질화막을 형성하는 성막 방법으로서, 수직으로 연장되는 제1 노즐에 형성된 복수의 가스 토출공으로부터 수평 방향으로 상기 모노클로로실란 가스를 토출함으로써 상기 처리 용기에 대하여 상기 모노클로로실란 가스를 공급하는 한편, 상기 처리 용기에 대하여 상기 질소 함유 가스를 공급하지 않는 제1 공급 공정과, 이에 따라 상기 피처리체의 표면에 상기 모노클로로실란 가스에 유래하는 흡착된 층을 형성하는 것과, 다음으로 상기 처리 용기에 대하여 상기 모노클로로실란 가스 및 상기 질소 함유 가스를 공급하지 않음과 함께, 상기 처리 용기를 배기하는 제1 퍼지(purge) 공정과, 다음으로, 수직으로 연장되는 제2 노즐에 형성된 복수의 가스 토출공으로부터 수평 방향으로 상기 질소 함유 가스를 토출함으로써 상기 처리 용기에 대하여 상기 질소 함유 가스를 공급하는 한편, 상기 처리 용기에 대하여 상기 모노클로로실란 가스를 공급하지 않는 제2 공급 공정과, 이에 따라 상기 피처리체 표면 상의 상기 흡착된 층을 질화하는 것과, 다음으로 상기 처리 용기에 대하여 상기 모노클로로실란 가스 및 상기 질소 함유 가스를 공급하지 않음과 함께, 상기 처리 용기를 배기하는 제2 퍼지 공정을 구비하는 사이클을 복수회 반복하여 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 상기 실리콘 질화막을 형성하고, 여기에서 상기 사이클에 있어서의 처리 온도를 150∼550℃로 설정하고, 상기 제1 공급 공정은 상기 처리 용기 내의 압력을 66.65∼666.5Pa로 설정하고, 상기 제2 공급 공정은 상기 처리 용기의 측벽에 부착된 플라즈마 생성 기구에 의해 상기 질소 함유 가스를 플라즈마화하면서 상기 처리 용기에 공급하며, 이와 같이 하여 여기된 상기 질소 함유 가스에 의해 상기 피처리체 표면 상의 상기 흡착된 층을 질화한다.
본 발명의 제3 시점은, 복수의 피처리체에 대하여 실리콘 질화막을 성막하는 성막 장치로서, 진공 보지 가능한 종형의 처리 용기와, 상기 피처리체를 복수단으로 보지한 상태에서 상기 처리 용기 내에 보지하는 보지 부재와, 상기 처리 용기의 외주에 형성된 상기 피처리체를 가열하는 가열 기구와, 상기 처리 용기 내로 Si 소스로서의 모노클로로실란 가스를 공급하는 Si 소스 가스 공급 기구와, 상기 처리 용기 내로 질화 가스로서의 질소 함유 가스를 공급하는 질소 함유 가스 공급 기구와, 상기 성막 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는 상기 처리 용기 내에 수납된 피처리체의 온도를 150∼550℃로 하여, 제1 공급 공정 및 제2 공급 공정을 교대로 포함하는 사이클을 복수회 반복하여, 상기 피처리체 상에 실리콘 질화막을 형성하고, 상기 제1 공급 공정에서는 압력을 66.65∼666.5Pa로 설정한 상기 처리 용기 내로 상기 모노클로로실란 가스를 공급하고, 상기 제2 공급 공정에서는 상기 질소 함유 가스를 상기 처리 용기 내로 공급하는 성막 방법을 실행하도록 설정되는 것을 특징으로 한다.
본 발명의 제4 시점은 기억 매체로서, 컴퓨터상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 컴퓨터 판독 가능한 비(非)일시적 기억 매체로서, 상기 프로그램은 실행시에 상기 제1 시점의 성막 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어한다.
도 1은 본 발명의 실시 형태에 따른 반도체 처리용 성막 장치의 일 예를 나타내는 종단면도이다.
도 2는 도 1에 나타내는 성막 장치의 횡단면도이다.
도 3은 본 발명의 실시 형태에 따른 성막 방법에 있어서의 가스 공급 타이밍(timing)을 나타내는 타이밍 차트이다.
도 4는 Si 소스로서 MCS를 이용한 경우 및 DCS를 이용한 경우에 대해서, 1000/T(K)와, 1사이클당 성막 레이트(사이클 레이트)의 대수(logarithm)와의 관계를 나타내는 그래프이다.
도 5는 Si 소스로서 MCS를 이용한 경우의 각 온도에 있어서의 Si 소스의 흐름 시간(flow time)과 사이클 레이트의 대수와의 관계를 나타내는 그래프이다.
도 6은 Si 소스로서 MCS를 이용한 경우 및 DCS를 이용한 경우에 대해서, 성막 온도와 사이클 레이트와의 관계를 나타내는 그래프이다.
도 7은 Si 소스로서 MCS를 이용한 경우 및 DCS를 이용한 경우에 대해서, 성막 온도와 SiN막의 굴절률과의 관계를 나타내는 그래프이다.
도 8은 Si 소스로서 MCS를 이용한 경우 및 DCS를 이용한 경우에 대해서, 성막 온도와 희석 불산(1％ DHF; Diluted Hydrofluoric Acid)에 의한 SiN막의 에칭 레이트와의 관계를 나타내는 그래프이다.
도 9는 DCS를 이용하여 450℃, 550℃, 600℃, 630℃에서 성막한 SiN막 및 MCS를 이용하여 450℃에서 성막한 SiN막에 있어서의 막 최표면의 내산화성(oxidation resistance)을 나타내는 그래프이다.
도 10은 플라즈마 ALD 및 서멀(thermal) ALD로 형성한 SiN막 중의 Cl 함유량을 나타내는 그래프이다.
이하, 첨부 도면을 참조하면서 본 발명의 실시 형태에 대해서 상세하게 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.
도 1은 본 발명의 실시 형태에 따른 반도체 처리용 성막 장치의 일 예를 나타내는 종단면도이고, 도 2는 도 1의 성막 장치를 나타내는 횡단면도이다. 또한, 도 2에 있어서는, 가열 기구를 생략하고 있다.
성막 장치(100)는, 하단(下端)이 개구되고, 또한 상부가 폐색된 원통체 형상의 처리 용기(1)를 갖고 있다. 이 처리 용기(1) 전체는, 예를 들면 석영에 의해 형성되어 있고, 이 처리 용기(1) 내의 상단부 근방에는 석영제의 천정판(2)이 형성되어 그의 하측 영역이 봉지(seal)되어 있다. 또한, 이 처리 용기(1)의 하단 개구부에는, 예를 들면 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니폴드(manifold; 3)가 O 링 등의 시일 부재(4)를 개재하여 연결되어 있다.
상기 매니폴드(3)는 처리 용기(1)의 하단을 지지하고 있고, 이 매니폴드(manifold; 3)의 하방으로부터 피처리체로서 다수매, 예를 들면 50∼100매의 반도체 웨이퍼(W)를 다단으로 재치 가능한 석영제의 웨이퍼 보트(5)가 처리 용기(1) 내에 삽입 가능하게 되어 있다. 이 웨이퍼 보트(5)는 3개의 지주(6)를 갖고(도 2 참조), 지주(6)에 형성된 홈에 의해 다수매의 반도체 웨이퍼(W)가 지지되도록 되어 있다.
이 웨이퍼 보트(5)는, 석영제의 보온통(7)을 개재하여 테이블(8) 상에 올려놓여져 있고, 이 테이블(8)은, 매니폴드(3)의 하단 개구부를 개폐하는, 예를 들면 스테인리스 스틸제의 덮개부(9)를 관통하는 회전축(10) 상에 지지된다.
그리고, 이 회전축(10)의 관통부에는, 예를 들면 자성 유체 시일(magnetic fluid seal; 11)이 형성되어 있어, 회전축(10)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 또한, 덮개부(9)의 주변부와 매니폴드(3)의 하단부와의 사이에는, 예를 들면 O 링으로 이루어지는 시일 부재(12)가 개설(interpose)되어 있어, 이에 따라 처리 용기(1) 내의 시일성을 보지하고 있다.
상기의 회전축(10)은, 예를 들면 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(arm; 13)의 선단에 부착되어 있고, 웨이퍼 보트(5) 및 덮개부(9) 등을 일체적으로 승강하여 처리 용기(1) 내에 대하여 삽탈(attachable)되도록 되어 있다. 또한, 상기 테이블(8)을 상기 덮개부(9)측에 고정하여 형성하고, 웨이퍼 보트(5)를 회전시키는 일 없이 반도체 웨이퍼(W)의 처리를 행하도록 해도 좋다.
또한, 성막 장치(100)는, 처리 용기(1) 내에 질화 가스로서 이용되는 질소 함유 가스, 예를 들면 암모니아(NH3) 가스를 공급하는 질소 함유 가스 공급 기구(14)와, 처리 용기(1) 내에 Si 소스 가스로서 모노클로로실란(MCS) 가스를 공급하는 Si 소스 가스 공급 기구(15)와, 처리 용기(1) 내에 퍼지 가스로서 불활성 가스, 예를 들면 N2 가스를 공급하는 퍼지 가스 공급 기구(16)를 갖고 있다.
질소 함유 가스 공급 기구(14)는, 질소 함유 가스 공급원(17)과, 질소 함유 가스 공급원(17)으로부터 질소 함유 가스를 인도하는 가스 배관(18)과, 이 가스 배관(18)에 접속되고, 매니폴드(3)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어지는 가스 분산 노즐(19)를 갖고 있다. 이 가스 분산 노즐(19)의 수직 부분에는, 웨이퍼 보트(5)의 웨이퍼 지지 범위에 대응하는 상하 방향의 길이에 걸쳐 복수의 가스 토출공(19a)이 소정의 간격을 두고 형성되어 있다. 각 가스 토출공(19a)으로부터 수평 방향으로 처리 용기(1)를 향하여 대략 균일하게 질소 함유 가스, 예를 들면 NH3 가스를 토출할 수 있다.
　Si 소스 가스 공급 기구(15)는, Si 소스 가스 공급원(20)과, Si 소스 가스 공급원(20)으로부터 Si 소스 가스를 인도하는 가스 배관(21)과, 이 가스 배관(21)에 접속되고, 매니폴드(3)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어지는 가스 분산 노즐(22)을 갖고 있다. 여기에서는 Si 소스 가스의 가스 분산 노즐(22)이 2개 형성되어 있다(도 2 참조). 각 가스 분산 노즐(22)의 수직 부분에도, 웨이퍼 보트(5)의 웨이퍼 지지 범위에 대응하는 상하 방향의 길이에 걸쳐 복수의 가스 토출공(22a)이 소정의 간격을 두고 형성되어 있다. 각 가스 토출공(22a)으로부터 수평 방향으로 처리 용기(1) 내에 대략 균일하게 Si 소스 가스로서의 MCS 가스를 토출할 수 있다. 또한, Si 소스 가스의 가스 분산 노즐(22)은 1개뿐이라도 좋다.
퍼지 가스 공급 기구(16)는, 퍼지 가스 공급원(23)과, 퍼지 가스 공급원(23)으로부터 퍼지 가스를 인도하는 가스 배관(24)과, 이 가스 배관(24)에 접속되고, 매니폴드(3)의 측벽을 관통하여 형성된 짧은 석영관으로 이루어지는 가스 노즐(25)을 갖고 있다. 퍼지 가스로서는 불활성 가스, 예를 들면 N2 가스를 매우 적합하게 이용할 수 있다.
가스 배관(18, 21, 24)에는 각각 개폐 밸브(18a, 21a, 24a) 및 매스 플로우 컨트롤러와 같은 유량 제어기(18b, 21b, 24b)가 형성되어 있다. 이에 따라, 질소 함유 가스, Si 소스 가스 및 퍼지 가스를 각각 유량 제어하면서 공급할 수 있다.
상기 처리 용기(1)의 측벽 일부에는, 질화 가스로서 이용되는 질소 함유 가스의 플라즈마를 형성하는 플라즈마 생성 기구(30)가 형성되어 있다. 이 플라즈마 생성 기구(30)는, 상기 처리 용기(1)의 측벽을 상하 방향을 따라서 소정의 폭으로 깎아냄으로써 상하로 가늘고 길게 형성된 개구(31)를 그의 외측으로부터 덮도록 하여 처리 용기(1)의 외벽에 기밀하게 용접된 플라즈마 구획벽(32)을 갖고 있다. 플라즈마 구획벽(32)은, 단면이 오목부 형상을 이루어 상하로 가늘고 길게 형성되고, 예를 들면 석영으로 형성되어 있다.
또한, 플라즈마 생성 기구(30)는, 이 플라즈마 구획벽(32)의 양측벽 외면에 상하 방향을 따라서 서로 대향하도록 하여 배치된 가늘고 긴 한 쌍의 플라즈마 전극(33)과, 이 플라즈마 전극(33)에 급전 라인(34)을 개재하여 접속되고 고주파 전력을 공급하는 고주파 전원(35)을 갖고 있다. 그리고, 상기 플라즈마 전극(33)에 고주파 전원(35)으로부터, 예를 들면 13.56MHz의 고주파 전압을 인가함으로써 질소 함유 가스의 플라즈마가 발생할 수 있다. 또한, 이 고주파 전압의 주파수는 13.56MHz에 한정되지 않고, 다른 주파수, 예를 들면 400kHz 등을 이용해도 좋다.
상기와 같은 플라즈마 구획벽(32)을 형성함으로써, 처리 용기(1)의 측벽 일부가 오목부 형상으로 외측으로서 움푹 파인 상태가 되고, 플라즈마 구획벽(32)의 내부 공간이 처리 용기(1)의 내부 공간에 일체적으로 연통(communication)된 상태가 된다. 또한, 플라즈마 구획벽(32)의 내부 공간 및 개구(31)는, 웨이퍼 보트(5)에 보지되어 있는 모든 반도체 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있도록 상하 방향으로 충분히 길게 형성되어 있다.
질소 함유 가스의 가스 분산 노즐(19)은, 처리 용기(1) 내를 상방향으로 신장해 가는 도중에 처리 용기(1)의 반경 방향 바깥쪽으로 굴곡되고, 상기 플라즈마 구획벽(32) 내의 가장 안쪽의 부분(처리 용기(1)의 중심으로부터 가장 떨어진 부분)을 따라서 상방을 향하여 기립되어 있다. 이 때문에, 고주파 전원(35)이 온(on)되어 양(兩) 플라즈마 전극(33) 간에 고주파 전계(electric field)가 형성되었을 때에, 가스 분산 노즐(19)의 가스 토출공(19a)으로부터 분사된 질소 함유 가스, 예를 들면 NH3 가스가 플라즈마화되어 처리 용기(1)의 중심을 향하여 확산되면서 흐른다.
상기 플라즈마 구획벽(32)의 외측에는, 이를 덮도록 하여, 예를 들면 석영으로 이루어지는 절연 보호 커버(36)가 부착되어 있다. 또한, 이 절연 보호 커버(36)의 내측 부분에는, 도시하지 않은 냉매 통로가 형성되어 있고, 예를 들면 냉각된 질소 가스를 흘림으로써 상기 플라즈마 전극(33)을 냉각시킬 수 있게 되어 있다.
Si 소스 가스의 2개의 가스 분산 노즐(22)은, 처리 용기(1) 내측벽의 상기 개구(31)를 사이에 끼우는 위치에 기립하여 형성되어 있다. 이 가스 분산 노즐(22)에 형성된 복수의 가스 토출공(22a)으로부터 처리 용기(1)의 중심 방향을 향하여 Si 소스 가스로서 MCS 가스를 토출할 수 있다.
한편, 처리 용기(1) 개구(31)의 반대측 부분에는, 처리 용기(1) 내를 진공 배기하기 위한 배기구(37)가 형성되어 있다. 이 배기구(37)는 처리 용기(1)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리 용기(1)의 이 배기구(37)에 대응하는 부분에는, 배기구(37)를 덮도록 단면이 コ자 형상으로 성형된 배기구 커버 부재(38)가 용접에 의해 부착되어 있다. 이 배기구 커버 부재(38)는, 처리 용기(1)의 측벽을 따라서 상방으로 신장되어 있고, 처리 용기(1)의 상방에 가스 출구(39)를 규정하고 있다. 그리고, 이 가스 출구(39)로부터 진공 펌프 등을 포함하는 진공 배기 기구 (VEM)에 의해 진공 흡인된다. 그리고, 이 처리 용기(1)의 외주를 둘러싸도록 하여 이 처리 용기(1) 및 그의 내부의 반도체 웨이퍼(W)를 가열하는 케이스체 형상의 가열 기구(40)가 형성되어 있다.
성막 장치(100) 각 구성부의 제어, 예를 들면 개폐 밸브(18a, 21a, 24a)의 개폐에 의한 각 가스의 공급·정지, 매스 플로우 컨트롤러(18b, 21b, 24b)에 의한 가스 유량의 제어, 진공 배기 기구에 의한 배기 제어 및, 고주파 전원(35)의 온·오프(on·off) 제어, 가열 기구(40)의 제어에 의한 반도체 웨이퍼(W)의 온도 제어 등은, 예를 들면 마이크로 프로세서(컴퓨터)로 이루어지는 컨트롤러(50)에 의해 행해진다. 즉, 컨트롤러(50)는, 가스 공급 제어 기구, 온도 제어 기구 등으로서 기능한다. 컨트롤러(50)에는, 오퍼레이터가 성막 장치(100)를 관리하기 위해 커맨드(command)의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(51)가 접속되어 있다.
컨트롤러(50)에는 기억부(52)가 접속되어 있다. 기억부(52)에는, 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(50)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 격납된다. 레시피는, 예를 들면 기억부(52) 중의 기억 매체에 기억된다. 기억 매체는, 하드 디스크나 반도체 메모리 등의 고정형(stationary)의 것이라도 좋고, CD-ROM, DVD, 플래시 메모리 등의 가반성(portable)의 것이라도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 개재하여 레시피를 적절히 전송시키도록 해도 좋다.
그리고, 레시피는 필요에 따라서 유저 인터페이스(51)로부터의 지시 등으로 기억부(52)로부터 읽혀지고, 읽혀진 레시피에 따른 처리를 컨트롤러(50)가 실행함으로써, 성막 장치(100)는 컨트롤러(50)의 제어 아래 원하는 처리가 실시된다.
다음으로, 이상과 같이 구성된 성막 장치를 이용하여 행해지는 본 실시 형태에 따른 SiN막의 성막 방법에 대해서 도 3을 참조하여 설명한다. 도 3은 본 발명의 실시 형태에 따른 성막 방법에 있어서의 가스 공급 타이밍을 나타내는 타이밍 차트이다.
우선, 상온에 있어서, 예를 들면 50∼100매의 반도체 웨이퍼(W)가 탑재된 상태의 웨이퍼 보트(5)를 미리 소정의 온도로 제어된 처리 용기(1) 내에 그의 하방으로부터 상승시킴으로써 로드(load)한다. 다음으로, 덮개부(9)에서 매니폴드(3)의 하단 개구부를 닫음으로써 처리 용기(1) 내를 밀폐 공간으로 한다. 반도체 웨이퍼(W)로서는 직경 300㎜인 것이 예시되지만, 이에 한정되는 것은 아니다.
그리고 처리 용기(1) 내를 진공 흡인하여 소정의 프로세스 압력으로 유지한다. 이와 함께, 가열 기구(40)로의 공급 전력을 제어하고, 웨이퍼 온도를 상승시켜 프로세스 온도로 유지한다. 그리고, 웨이퍼 보트(5)를 회전시킨 상태에서 성막 처리를 개시한다.
이때의 성막 처리는, 도 3에 나타내는 바와 같이, 공정 S1과 공정 S2를 교대로 반복하는 소위 플라즈마 ALD에 의해 행한다. 공정 S1에서는, Si 소스 가스로서 MCS 가스를 처리 용기(1)에 공급하여, 반도체 웨이퍼(W) 상에 흡착시킨다. 공정 S2에서는, 질화 가스인 질소 함유 가스, 예를 들면 NH3 가스를 플라즈마화하여 처리 용기(1)에 공급해서, 반도체 웨이퍼(W) 상에 흡착된 Si 소스 가스를 질화시킨다. 이들 공정 S1 및 공정 S2의 사이에, 처리 용기(1) 내로부터 처리 용기(1) 내에 잔류하는 가스를 제거하는 공정 S3a, S3b를 실시한다.
구체적으로 공정 S1에 있어서는, Si 소스 가스 공급 기구(15)의 Si 소스 가스 공급원(20)으로부터 Si 소스 가스로서 MCS 가스를 가스 배관(21) 및 가스 분산 노즐(22)을 개재하여 가스 토출공(22a)으로부터 처리 용기(1) 내에 T1의 기간동안 공급한다. 이에 따라, 반도체 웨이퍼 상에 MCS를 흡착시킨다. 이때의 기간 T1은 2∼30초가 예시된다. 또한, Si 소스 가스의 유량은 1∼5L/분(slm)이 예시된다. 또한, 이때 처리 용기(1) 내의 압력은 66.65∼666.5Pa(0.5∼5Torr), 바람직하게는 266.6∼600Pa(2∼4.5Torr)가 예시된다.
공정 S2에 있어서는, 질소 함유 가스 공급 기구(14)의 질소 함유 가스 공급원(17)으로부터 질소 함유 가스로서, 예를 들면 NH3 가스를 가스 배관(18) 및 가스 분산 노즐(19)을 개재하여 가스 토출공(19a)으로부터 토출한다. 이때, 플라즈마 생성 기구(30)의 고주파 전원(35)을 온으로 하여 고주파 전계를 형성하고, 이 고주파 전계에 의해 질소 함유 가스, 예를 들면 NH3 가스를 플라즈마화한다. 그리고, 이와 같이 플라즈마화된 질소 함유 가스가 처리 용기(1) 내에 공급된다. 이에 따라, 반도체 웨이퍼(W)에 흡착된 MCS가 질화되어 SiN이 형성된다. 이 처리의 기간 T2는 5∼120초의 범위가 예시된다. 또한, 질소 함유 가스의 유량은 반도체 웨이퍼(W)의 탑재 매수에 따라서도 상이하지만, NH3 가스의 경우는 0.5∼10 L/분(slm)이 예시된다. 또한, 고주파 전원(35)의 주파수는 특별히 한정되지 않지만, 13.56MHz가 예시되고, 전력(power)으로서는 5∼1000W, 바람직하게는 10∼200W가 채용된다. 또한, 이때의 처리 용기(1) 내의 압력은 13.33∼266.6Pa(0.1∼2Torr), 바람직하게는 13.33∼120Pa(0.1∼0.93Torr)가 예시된다.
이 경우에, 질소 함유 가스로서는, NH3 가스 외에 N2 가스, N2H4 가스 등을 들 수 있고, 이들을 고주파 전계에 의해 플라즈마화하여 질화제로서 이용한다.
또한, 공정 S1과 공정 S2와의 사이에 행해지는 공정 S3a, S3b는, 공정 S1 후 또는 공정 S2 후에 처리 용기(1) 내에 잔류하는 가스를 제거하여, 다음의 공정에 있어서 원하는 반응을 발생시키는 공정이다. 여기에서는, 처리 용기(1) 내를 진공 배기하면서 퍼지 가스 공급 기구(16)의 퍼지 가스 공급원(23)으로부터 가스 배관(24) 및 가스 노즐(25)을 개재하여 퍼지 가스로서 불활성 가스, 예를 들면 N2 가스를 처리 용기(1) 내로 공급한다. 이 공정 S3a, S3b의 기간 T3a, T3b로서는 2∼15초가 예시된다. 또한, 퍼지 가스 유량으로서는 0.5∼15L/분(slm)이 예시된다. 또한, 이 공정 S3a, S3b는 처리 용기(1) 내에 잔류하고 있는 가스를 제거할 수 있으면, 퍼지 가스를 공급하지 않고 모든 가스의 공급을 정지한 상태에서 진공 흡인을 계속하여 행하도록 해도 좋다. 단, 퍼지 가스를 공급함으로써, 단시간에 처리 용기(1) 내의 잔류 가스를 제거할 수 있다.
이와 같이 하여, Si 소스 가스인 MCS 가스를 공급하는 공정 S1과 플라즈마에 의해 여기된 질소 함유 가스를 공급하는 공정 S2를, 이들 공정의 사이에 처리 용기(1) 내로부터 가스를 제거하는 공정 S3a, S3b를 두고, 교대로 반복하여 공급한다. 이에 따라, SiN막의 얇은 막을 한층씩 반복해 적층하여 소정 두께의 SiN막으로 할 수 있다. 이때의 반복 회수는, 얻으려고 하는 SiN막의 막두께에 따라 적절히 결정된다.
이 성막시의 웨이퍼 온도(성막 온도)에 관해서는, 상한은 ALD가 가능해지는 온도이고, 하한은 ALD에 의해 양질의 막 형성이 가능한 온도이다. 구체적으로는 150∼550℃의 범위로 한다.
다음으로, 도 1에 나타내는 장치에 있어서, 플라즈마 ALD 성막을 행한 실험에 대해서 설명한다. 우선, 성막 온도에 대해서 이하에 상세하게 설명한다.
Si 소스로서 MCS를 이용한 경우 및 DCS를 이용한 경우에 대해서 SiN막의 성막을 행했다. 이 실험에 있어서 성막 온도는 변경했지만 플라즈마 생성 시간은 일정하게 했다. 이와 같이 하여 형성된 SiN막에 대해서, 도 4부터 도 9까지를 참조하여 이하에 서술하는 바와 같은 특성에 대해서 평가를 행했다.
도 4는, Si 소스로서 MCS를 이용한 경우 및 DCS를 이용한 경우에 대해서, 1000/T(K)와, 1사이클당 성막 레이트(사이클 레이트)의 대수와의 관계를 나타내는 그래프이다. 도 4는, 가로축에 1000/T(K)를 취하고, 세로축에 사이클 레이트의 대수를 취하여 나타낸다. 도 4에 있어서의 플롯점은, 고온측으로부터 순서대로 DCS의 그룹에서는 630℃, 600℃, 550℃, 500℃, 480℃, 450℃, 400℃, 350℃, 300℃로, MCS의 그룹에서는 600℃, 520℃, 500℃, 450℃, 400℃, 350℃, 300℃이다.
도 5는, Si 소스로서 MCS를 이용한 경우의 각 온도에 있어서의 Si 소스의 흐름 시간과 사이클 레이트의 대수와의 관계를 나타내는 그래프이다. 도 5는, 가로축에 Si 소스의 흐름 시간을 취하고, 세로축에 사이클 레이트의 대수를 취하여 나타낸다.
도 4에 나타내는 바와 같이, 사이클 레이트는, 성막 온도가 600℃에서는 MCS의 경우 쪽이 DCS의 경우보다도 현저히 높아졌다. 또한, 도 5에 나타내는 바와 같이, MCS 경우의 사이클 레이트는, 성막 온도가 550℃에서는 흐름 시간의 증가에 수반하여 급격히 상승했다. 이와 같이 흐름 시간에 의존하여 사이클 레이트가 급격히 상승하면, ALD 프로세스에 있어서의 막두께 제어, 특히, 동일 배치 내의 웨이퍼 간 막두께 균일성의 제어가 곤란해진다. 성막 온도가 550℃까지는 MCS를 이용한 경우의 사이클 레이트가 DCS를 이용한 경우와 동등하거나 그 이하가 되었다. 성막 온도가 550℃에서는 DCS를 이용한 플라즈마 ALD가 가능한 온도였다. 이들을 고려하여, MCS를 이용한 경우의 성막 온도의 상한을 550℃로 한다.
단, ALD는 막두께 제어성의 관점에서, 시간에 의한 막두께 변화가 작은 영역에서 행하는 것이 바람직하다. ALD는, 이상적으로는 시간에 의해 막두께가 실질적으로 변화하지 않는 포화 ALD 영역에서 행하는 것이다. 이러한 관점에서, MCS를 이용한 경우의 성막 온도는 도 5에 나타내는 바와 같이, 520℃ 이하가 바람직하다.
도 6은, Si 소스로서 MCS를 이용한 경우 및 DCS를 이용한 경우에 대해서, 성막 온도와 사이클 레이트와의 관계를 나타내는 그래프이다. 도 6은, 가로축에 성막 온도를 취하고, 세로축에 사이클 레이트를 취하여 나타낸다. 이 도면으로부터, MCS를 이용한 경우에는 150℃까지 성막 가능하다는 것이 확인되었다. 이 때문에, MCS를 이용한 경우의 성막 온도 하한을 150℃로 한다. 보다 양질의 막을 얻는 관점에서 성막 온도는 300℃ 이상이 바람직하고, 400℃ 이상이 보다 바람직하다.
또한, 도 1에 나타내는 바와 같은, 플라즈마 생성 기구(30)가 처리 용기(1)와 일체적으로 배설(配設)되고, 또한 복수의 웨이퍼를 따라서 연장되는 가스 분산 노즐(19, 22)로부터 처리 가스를 공급하는 장치에 있어서는, 보다 낮은 온도에서도 보다 높은 ALD 사이클 레이트(성막 속도) 및 보다 양호한 막질을 얻을 수 있다. 예를 들면, 도 6 및 도 4에 나타내는 바와 같이, 500℃ 미만의 처리 온도, 예를 들면, 300℃, 350℃, 400℃, 450℃에 있어서의 MCS를 이용한 경우의 사이클 레이트는 실용 가능한 것이다. 또한, ALD 프로세스에 있어서의 막두께 제어성 관점에서 보면 도 5에 나타내는 바와 같이, MCS를 이용한 경우의 처리 온도가 450℃보다 낮은 것이 바람직하다.
이와 같이, MCS를 이용했을 때 성막 온도의 범위는 150∼550℃로 설정된다. 막질 및 성막 속도를 중시한 경우, 이 성막 온도의 범위는 400∼520℃가 바람직하다. 또한, 막질을 어느 정도 유지하는 한편으로, 막두께 제어성 및 장치의 부담을 중시한 경우, 이 성막 온도의 범위는 150∼450℃가 바람직하고, 200∼400℃가 보다 바람직하며, 300∼400℃가 더욱 바람직하다. 또한, 처리 온도를 300∼400℃로 하는 경우에는, 전술의 흡착 공정 S1의 기간 T1은 2∼20초로 설정하고, 바람직하게는 3∼9초로 설정한다. 또한, 전술의 질화 공정 S2의 기간 T2는 10∼90초로 설정하고, 바람직하게는 20∼70초로 설정한다. 이 경우의 T2/T1는 0.5∼45로 설정하고, 바람직하게는 2.2∼23으로 설정한다.
도 7은, Si 소스로서 MCS를 이용한 경우 및 DCS를 이용한 경우에 대해서, 성막 온도와 SiN막의 굴절률과의 관계를 나타내는 그래프이다. 도 7은, 가로축에 성막 온도를 취하고, 세로축에 굴절률을 취하여 나타낸다. 굴절률 2가 화학량론적인 SiN막(Si3N4)이고, 2에 가까워질수록 화학량론적인 SiN막에 가까운 막이 형성되어 있게 된다. 도 7에 나타내는 바와 같이, MCS를 이용하여 성막시킨 SiN막 쪽이 동일 성막 조건에서 DCS를 이용하여 성막시킨 SiN막보다도 화학량론적인 SiN막에 가까운 것이었다. 이점에서, MCS 쪽이 DCS보다도 질화되기 쉬운 Si 소스라고 생각된다. 그 때문에, MCS 쪽이, 보다 저온에서의 성막이 가능한 것이라고 추측된다.
또한, 이와 같이 MCS는 질화되기 쉬운 Si 소스이고, 저온 성막에서도 양호한 막질의 SiN막이 얻어지고, 게다가 1분자당의 Cl량이 DCS보다도 적고, 저온 성막에서도 Cl 잔류량이 적기 때문에, MCS를 이용하여 성막시킨 SiN막은, DCS를 이용하여 성막시킨 SiN막보다도, 동일 성막 온도에서 비교하면, 보다 양호한 약액 내성이 얻어지고, 또한, 저온 성막에서도 약액 내성의 저하가 작다.
도 8은, Si 소스로서 MCS를 이용한 경우 및 DCS를 이용한 경우에 대해서, 성막 온도와 희석 불산(1％ DHF)에 의한 SiN막의 에칭 레이트와의 관계를 나타내는 그래프이다. 이 희석 불산(1％ DHF)은 웨트 에칭에 일반적으로 이용되는 약액이다. 도 8은, 가로축에 성막 온도를 취하고, 세로축에 하기와 같이 규격화된 에칭 레이트를 취하여 나타낸다. 또한, 규격화된 에칭 레이트는, DCS를 이용하여 760℃에서 성막시킨 SiN막의 희석 불산(1％ DHF)에 의한 에칭 레이트를 1로서 나타낸 값이다. 이 도면에 나타내는 바와 같이, Si 소스로서 DCS를 이용한 경우에는, 성막 온도가 500℃보다 낮아지면 약액 내성이 급격히 저하된 것에 대하여, Si 소스로서 MCS를 이용한 경우에는 450℃에서도 양호한 약액 내성을 갖고 있었다.
또한, Si 소스로서 DCS를 이용하여 500℃보다도 낮은 저온 성막을 행하는 경우에는 얻어진 SiN막의 최표면이 산화되기 쉽지만, Si 소스로서 MCS를 이용한 경우에는 저온 성막에서 얻어진 막 표면의 내산화성이 현저히 개선된다. 최표면의 산화는 웨이퍼의 언로딩시에 공기 중의 수분 등에 의해 일어나지만, 이 최표면의 산화 정도는 막 최표면의 웨트 에칭 레이트(RS)와, 막 내부(벌크; bulk)의 웨트 에칭 레이트(RB)와의 차이(RS-RB)로 나타낼 수 있다고 생각한다.
도 9는, DCS를 이용하여 450℃, 550℃, 600℃, 630℃에서 성막시킨 SiN막 및 MCS를 이용하여 450℃에서 성막시킨 SiN막에 있어서의 막 최표면의 내산화성을 나타내는 그래프이다. 도 9에서는, 이들 막의 내산화성을 RS-RB의 값으로 나타낸다. 이 도면에 나타내는 바와 같이, DCS를 이용한 경우에는 성막 온도 450℃에 있어서 RS-RB의 값이 현저히 큰 것에 대하여, MCS를 이용한 경우에는 성막 온도 450℃에서 형성한 막의 RS-RB의 값(내산화성)이, DCS를 이용하여 550℃ 이상에서 성막시킨 경우와 동등했다. 이는, MCS 쪽이 DCS에 비하여 1분자당 염소의 양이 적고, 표면에 잔류하는 염소 농도가 낮기 때문이라고 추측된다.
한편, 전술과 같은 성막 처리를 소정 수의 배치(batch) 반도체 웨이퍼(W)에 대하여 반복한 후, 클리닝 처리를 행한다. 클리닝 처리에서는, 처리 용기(1) 내에 제품 웨이퍼가 탑재되어 있지 않은 웨이퍼 보트(5)를 보온통(7)에 올린 상태에서, 미리 소정의 온도로 가열된 처리 용기(1) 내에 그의 하방으로부터 상승시킴으로써 로드한다. 다음으로, 덮개부(9)에서 매니폴드(3)의 하단 개구부를 닫음으로써 처리 용기(1) 내를 밀폐 공간으로 한다. 다음으로, 처리 용기(1) 내를 배기하면서, 클리닝 가스로서, 예를 들면 HF 가스나 F2 가스 등의 불소 함유 가스를 처리 용기(1) 내로 공급한다.
이에 따라, 처리 용기(1)의 내벽, 웨이퍼 보트(5), 보온통(7), 가스 분산 노즐(19, 22)에 부착된 반응 생성물을 제거한다. 클리닝 처리시 처리 용기(1) 내의 온도는, 300∼500℃의 범위가 바람직하고, 300∼450℃의 범위가 보다 바람직하다. 또한, 클리닝 처리를 위해, 도 1에 가상선으로 나타내는 바와 같이, 처리 용기(1)에 클리닝 가스 공급 기구(41)를 접속할 수 있다. 클리닝 가스 공급 기구(41)는 클리닝 가스 공급원(42)과, 클리닝 가스 공급원(42)으로부터 연장되는 가스 배관(43)을 갖고 있다. 가스 배관(43)은 도중에 분기(fork)되어, 가스 배관(18) 및 가스 배관(21)에 접속되어 있다.
클리닝 처리 후, 다음의 성막 처리 전에 제품 웨이퍼가 탑재되어 있지 않은 웨이퍼 보트(5)를 보온통(7)에 올린 상태에서, 처리 용기(1) 내의 코팅 처리를 행하고, 처리 용기(1)의 내벽이나 웨이퍼 보트 등의 표면을 피복한다. 이것은, 이들 부재(석영제)로부터의 파티클(particle)이나 Na 등의 오염물 등이 비산(scattering)하여 제품막을 오염시키는 것을 억제하기 위해서이다. 플라즈마 ALD에 의해 제품막의 성막을 행하는 성막 장치에 있어서는, 종래 이 코팅 처리에 대해서도 제어의 간이성이나 수율을 올리기 위해, 성막 처리와 동일한 처리 가스를 사용하여 플라즈마 ALD에 의해 행하고 있다.
그러나, MCS를 이용하여 플라즈마 ALD에 의해 코팅막을 형성한 경우, DCS를 이용한 경우에 비하여 제품막에 대한 Na 오염이 발생하기 쉬워진다. 이것은, MCS를 이용한 경우, 전술한 바와 같이 형성된 막 중에 포함되는 염소(Si 소스 가스에 유래함)의 농도가 낮아지는 것에 기인한다고 생각된다. 즉, 반도체 디바이스 성능의 관점에서, 제품막 중 오염물로서의 염소 농도는 당연히 낮은 것이 바람직하지만, 코팅막의 염소 농도는 Na 트랩 효과(trapping effect)를 발휘하기 위해, 어느 정도의 수준인 것이 바람직하다.
이러한 관점에서, 본 발명자들이 연구를 진행한 결과, MCS를 Si 소스 가스로서 이용하는 경우에는, 제품막을 플라즈마 ALD에 의해 형성하는 경우라도, 코팅 처리는 서멀 ALD에 의해 행하는 것이 바람직한 것으로 발견되었다. 서멀 ALD에 의해 코팅 처리를 행함으로써, 코팅막 중의 염소 농도를 높게 할 수 있고, 또한 처리 용기(1) 내의 하부(bottom)에서 상부(top)까지 충분한 두께의 코팅막을 형성할 수 있다.
도 10은, 플라즈마 ALD 및 서멀 ALD로 형성한 SiN막 중의 Cl 함유량을 나타내는 그래프이다. 이 데이터는 Si 소스 가스로서 DCS를 이용한 것이지만, MCS를 이용한 경우도 동일한 결과가 얻어지는 것이 확인되고 있다. 도 10에 나타내는 바와 같이, 플라즈마의 유무에 의해 Cl 농도는 현저하게 차이가 있다. 서멀 ALD 쪽이 막 중의 Cl 농도가 높기 때문에, 서멀 ALD에 의해 코팅 처리를 행함으로써, 보다 높은 Cl에 의한 Na 트랩 효과를 기대할 수 있다.
구체적으로는, 이 서멀 ALD는 플라즈마를 생성하지 않는 점을 제외하고, 도 3에 나타내는 타이밍 차트와 동일하게, MCS 가스를 공급하는 흡착 공정과, 질화 가스를 공급하는 질화 공정을 교대로 반복함으로써 행한다. 흡착 공정에서는, Si 소스 가스인 MCS를 처리 용기(1)에 공급하고, 처리 용기(1) 내면 등의 위에 흡착시킨다. 질화 공정에서는, 질화 가스인 NH3 가스를 플라즈마화하는 일없이 처리 용기(1)에 공급하고, 처리 용기(1)의 내면 등의 위에 흡착된 Si 소스 가스를 질화시킨다. 이들 흡착 공정 및 질화 공정의 사이에서 처리 용기(1) 내로부터 처리 용기(1) 내에 잔류하는 가스를 제거하는 퍼지 공정을 실시한다.
이 코팅 처리에 있어서, 처리 용기(1) 내의 가열 온도를 성막 처리보다도 높게 한다. 구체적인 가열 온도는, 300∼630℃로 설정되고, 바람직하게는 500∼630℃로 설정된다. 그 외의 조건에 관해서는, 제품막을 형성하는 성막용의 플라즈마 ALD와 거의 동일한 조건으로 행할 수 있다. 또한, 코팅 처리에 있어서의 공정 길이도, 성막 처리에 있어서의 공정 길이와 동일한 범위로 할 수 있지만, 퍼지 공정의 길이는 짧게 해도 좋다.
또한, 본 발명은 상기 실시 형태로 한정되는 일 없이, 여러 가지 변형 가능하다. 예를 들면, 상기 실시 형태에서는 본 발명을 복수의 반도체 웨이퍼를 탑재하여 일괄하여 성막을 행하는 배치식의 성막 장치에 적용한 예를 나타냈지만, 이에 한정되지 않고, 1매의 웨이퍼마다 성막을 행하는 매엽식(single type)의 성막 장치에 적용할 수도 있다.
또한, 상기 실시 형태에 있어서는, 질화 가스인 질소 함유 가스로서 NH3 가스를 이용했지만, 이에 한정되지 않고, 전술한 바와 같이, N2 가스, N2H4 가스 등의 다른 질소 함유 가스를 이용할 수 있다.
또한, 상기 실시 형태에 있어서는, 플라즈마 생성 기구를 처리 용기에 일체적으로 조합한 예에 대해서 설명했지만, 이에 한정되지 않고, 플라즈마 생성 기구를 처리 용기와는 별체로 형성하고, 질소 함유 가스를 처리 용기의 밖에서 미리 플라즈마화하여 처리 용기에 도입하는 리모트 플라즈마 장치를 이용해도 좋다.
게다가 또한, 상기 실시 형태에 있어서는, 질소 함유 가스인 NH3 가스를 플라즈마화하여 이용했지만, 질소 함유 가스에 따라서는 반드시 플라즈마화할 필요는 없다.
게다가 또한, 상기 실시 형태에서는 MCS 가스와 NH3 가스를 완전히 교대로 공급했지만, MCS 가스를 공급할 때에도 NH3 가스를 공급하는 등, 반드시 완전히 교대로 공급할 필요는 없다.
게다가 또한, 피처리체로서는, 반도체 웨이퍼에 한정되지 않고, LCD 유리 기판 등의 다른 기판에도 본 발명을 적용할 수 있다.

Claims (20)

  1. 진공 보지(保持; holding) 가능한 처리 용기 내에 수납된 피(被)처리체의 온도를 150∼550℃로 하여, 제1 공급 공정 및 제2 공급 공정을 교대로 포함하는 사이클을 복수회 반복하여, 상기 피처리체 상에 실리콘 질화막을 형성하고, 상기 제1 공급 공정에서는 압력을 66.65∼666.5Pa로 설정한 상기 처리 용기 내로 Si 소스로서의 모노클로로실란 가스를 공급하고, 상기 제2 공급 공정에서는 질화 가스로서의 질소 함유 가스를 상기 처리 용기 내로 공급하는 성막 방법.
  2. 제1항에 있어서,
    상기 사이클은, 상기 제1 공급 공정 후 다음의 상기 제2 공급 공정 전에 상기 처리 용기 내에 잔류하고 있는 가스를 제거하는 제1 퍼지(purge) 공정과, 상기 제2 공급 공정 후 다음의 상기 제1 공급 공정 전에 상기 처리 용기 내에 잔류하고 있는 가스를 제거하는 제2 퍼지 공정을 추가로 포함하는 성막 방법.
  3. 제1항에 있어서,
    상기 사이클은, 상기 모노클로로실란 가스를 플라즈마화하여 공급하는 것을 포함하지 않고, 또한 상기 제2 공급 공정에 있어서 상기 질소 함유 가스를 플라즈마화하여 공급하는 것을 포함하는 성막 방법.
  4. 제3항에 있어서,
    상기 질소 함유 가스는 상기 처리 용기의 측벽에 부착된 플라즈마 생성 기구에 의해 플라즈마화되는 성막 방법.
  5. 제1항에 있어서,
    상기 모노클로로실란 가스 및 상기 질소 함유 가스의 각각은, 수직으로 연장된 노즐에 형성된 복수의 가스 토출공으로부터 수평 방향으로 토출되는 성막 방법.
  6. 제3항에 있어서,
    상기 사이클에 있어서의 상기 피처리체의 온도를 200∼400℃로 설정하는 성막 방법.
  7. 제6항에 있어서,
    상기 사이클에 있어서의 상기 피처리체의 온도를 300∼400℃로 설정하는 성막 방법.
  8. 제7항에 있어서,
    상기 제1 공급 공정의 길이가 T1이고, 또한 상기 제2 공급 공정의 길이가 T2일 때, 비(ratio) T2/T1은 0.5∼45로 설정되는 성막 방법.
  9. 제1항에 있어서,
    상기 질소 함유 가스는 NH3 가스인 성막 방법.
  10. 제1항에 있어서,
    복수의 피처리체를 일괄하여 상기 처리 용기 내에 삽입하고, 이들 복수의 피처리체에 대하여 일괄하여 실리콘 질화막을 형성하는 성막 방법.
  11. 제4항에 있어서,
    상기 피처리체는, 상기 실리콘 질화막이 제품막으로서 형성되는 제품용 피처리체이고, 상기 성막 방법은 상기 제품용 피처리체 상에 상기 제품막을 형성하기 전에, 상기 제품용 피처리체가 존재하지 않는 상태의 상기 처리 용기 내에서, 상기 처리 용기의 내벽을 코팅막으로 피복하는 코팅 처리를 행하는 것을 추가로 포함하고, 여기에서 상기 처리 용기 내의 온도를 상기 처리 온도보다도 높은 코팅 온도로 설정하고, 상기 처리 용기 내로 상기 모노클로로실란 가스 및 상기 질소 함유 가스를 교대로, 또한 모두 플라즈마화하지 않고 공급하여, 상기 모노클로로실란 가스 및 상기 질소 함유 가스 간의 반응에 의해 상기 코팅막을 형성하는 성막 방법.
  12. 제11항에 있어서,
    상기 코팅 온도는 300∼630℃인 성막 방법.
  13. 모노클로로실란 가스와 질화 가스로서의 질소 함유 가스를 선택적으로 공급 가능한 처리 용기 내에서 다단으로 배치된 복수의 피처리체 상에 실리콘 질화막을 형성하는 성막 방법으로서,
    수직으로 연장되는 제1 노즐에 형성된 복수의 가스 토출공으로부터 수평 방향으로 상기 모노클로로실란 가스를 토출함으로써 상기 처리 용기에 대하여 상기 모노클로로실란 가스를 공급하는 한편, 상기 처리 용기에 대하여 상기 질소 함유 가스를 공급하지 않는 제1 공급 공정과, 이에 따라 상기 피처리체의 표면에 상기 모노클로로실란 가스에 유래하는 흡착된 층을 형성하는 것과,
    다음으로 상기 처리 용기에 대하여 상기 모노클로로실란 가스 및 상기 질소 함유 가스를 공급하지 않음과 함께, 상기 처리 용기를 배기하는 제1 퍼지 공정과,
    다음으로, 수직으로 연장되는 제2 노즐에 형성된 복수의 가스 토출공으로부터 수평 방향으로 상기 질소 함유 가스를 토출함으로써 상기 처리 용기에 대하여 상기 질소 함유 가스를 공급하는 한편, 상기 처리 용기에 대하여 상기 모노클로로실란 가스를 공급하지 않는 제2 공급 공정과, 이에 따라 상기 피처리체 표면 상의 상기 흡착된 층을 질화하는 것과,
    다음으로, 상기 처리 용기에 대하여 상기 모노클로로실란 가스 및 상기 질소 함유 가스를 공급하지 않음과 함께, 상기 처리 용기를 배기하는 제2 퍼지 공정을 구비하는 사이클을 복수회 반복하여 상기 사이클마다 형성되는 박막을 적층함으로써 소정의 두께를 갖는 상기 실리콘 질화막을 형성하고, 여기에서 상기 사이클에 있어서의 처리 온도를 150∼550℃로 설정하고, 상기 제1 공급 공정은 상기 처리 용기 내의 압력으로 66.65∼666.5Pa를 사용하고, 상기 제2 공급 공정은 상기 처리 용기의 측벽에 부착된 플라즈마 생성 기구에 의해 상기 질소 함유 가스를 플라즈마화하면서 상기 처리 용기에 공급하여, 이와 같이 하여 여기된 상기 질소 함유 가스에 의해 상기 피처리체 표면 상의 상기 흡착된 층을 질화하는 성막 방법.
  14. 제13항에 있어서,
    상기 사이클에 있어서의 상기 피처리체의 온도를 300∼400℃로 설정하는 성막 방법.
  15. 제13항에 있어서,
    상기 질소 함유 가스는 NH3 가스인 성막 방법.
  16. 복수의 피처리체에 대하여 실리콘 질화막을 성막하는 성막 장치로서,
    진공 보지 가능한 종형의 처리 용기와,
    상기 피처리체를 복수단으로 보지한 상태에서 상기 처리 용기 내에 보지하는 보지 부재와,
    상기 처리 용기의 외주에 형성된 상기 피처리체를 가열하는 가열 기구와,
    상기 처리 용기 내로 Si 소스로서의 모노클로로실란 가스를 공급하는 Si 소스 가스 공급 기구와,
    상기 처리 용기 내로 질화 가스로서의 질소 함유 가스를 공급하는 질소 함유 가스 공급 기구와,
    상기 성막 장치의 동작을 제어하는 제어부를 구비하고,
    상기 제어부는 상기 처리 용기 내에 수납된 피처리체의 온도를 150∼550℃로 하여, 제1 공급 공정 및 제2 공급 공정을 교대로 포함하는 사이클을 복수회 반복하여, 상기 피처리체 상에 실리콘 질화막을 형성하고, 상기 제1 공급 공정에서는 압력을 66.65∼666.5Pa로 설정한 상기 처리 용기 내로 상기 모노클로로실란 가스를 공급하고, 상기 제2 공급 공정에서는 상기 질소 함유 가스를 상기 처리 용기 내로 공급하는 성막 방법을 실행하도록 설정되는 성막 장치.
  17. 제16항에 있어서,
    상기 성막 장치는 상기 처리 용기의 측벽에 부착된 가스를 플라즈마화하는 플라즈마 생성 기구를 추가로 구비하고, 상기 사이클은 상기 모노클로로실란 가스를 플라즈마화하여 공급하는 것을 포함하지 않고, 또한 상기 제2 공급 공정에 있어서 상기 질소 함유 가스를 플라즈마화하여 공급하는 것을 포함하는 성막 장치.
  18. 제16항에 있어서,
    상기 성막 장치는 상기 처리 용기 내에 퍼지 가스를 공급하는 퍼지 가스 공급 기구를 추가로 구비하고, 상기 사이클은 상기 제1 공급 공정 후 다음의 상기 제2 공급 공정 전에 상기 처리 용기 내에 잔류하고 있는 가스를 제거하는 제1 퍼지 공정과, 상기 제2 공급 공정 후 다음의 상기 제1 공급 공정 전에 상기 처리 용기 내에 잔류하고 있는 가스를 제거하는 제2 퍼지 공정을 추가로 포함하는 성막 장치.
  19. 제16항에 있어서,
    상기 질소 함유 가스는 NH3 가스인 성막 장치.
  20. 컴퓨터상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 비(非)일시적 기억 매체로서, 상기 프로그램은 실행시에 제1항에 기재된 성막 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어시키는 프로그램이 기억된 비일시적인 기억 매체.


KR1020100116853A 2009-11-27 2010-11-23 성막 방법, 성막 장치 및 기억 매체 KR101368768B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2009-269831 2009-11-27
JP2009269831 2009-11-27
JPJP-P-2010-228615 2010-10-08
JP2010228615A JP5250600B2 (ja) 2009-11-27 2010-10-08 成膜方法および成膜装置

Publications (2)

Publication Number Publication Date
KR20110059540A true KR20110059540A (ko) 2011-06-02
KR101368768B1 KR101368768B1 (ko) 2014-03-06

Family

ID=44069102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100116853A KR101368768B1 (ko) 2009-11-27 2010-11-23 성막 방법, 성막 장치 및 기억 매체

Country Status (5)

Country Link
US (1) US8216648B2 (ko)
JP (1) JP5250600B2 (ko)
KR (1) KR101368768B1 (ko)
CN (1) CN102097302B (ko)
TW (1) TWI500083B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190016896A (ko) * 2017-08-09 2019-02-19 도쿄엘렉트론가부시키가이샤 실리콘 질화막의 성막 방법 및 성막 장치
KR20190016899A (ko) * 2017-08-09 2019-02-19 도쿄엘렉트론가부시키가이샤 실리콘 질화막의 성막 방법 및 성막 장치

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5008957B2 (ja) * 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
US20130026690A1 (en) * 2010-04-26 2013-01-31 Mitsubishi Electric Corporation Wet-etching jig
JP6022166B2 (ja) 2011-02-28 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2013077805A (ja) * 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6088178B2 (ja) 2011-10-07 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP6317698B2 (ja) 2015-03-25 2018-04-25 東芝メモリ株式会社 半導体製造装置および半導体製造方法
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
JP2017139297A (ja) * 2016-02-02 2017-08-10 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6778144B2 (ja) * 2017-04-25 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6807275B2 (ja) * 2017-05-18 2021-01-06 東京エレクトロン株式会社 成膜方法および成膜装置
JP7407521B2 (ja) * 2019-04-26 2024-01-04 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7333758B2 (ja) * 2020-01-23 2023-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7455013B2 (ja) * 2020-07-10 2024-03-25 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP7471972B2 (ja) 2020-09-16 2024-04-22 東京エレクトロン株式会社 処理装置及び処理方法
JP7433178B2 (ja) 2020-09-17 2024-02-19 東京エレクトロン株式会社 処理装置
JP7486388B2 (ja) 2020-09-17 2024-05-17 東京エレクトロン株式会社 ガス導入構造及び処理装置
JP7446189B2 (ja) 2020-09-17 2024-03-08 東京エレクトロン株式会社 処理装置及び処理方法
CN114038945A (zh) * 2021-12-06 2022-02-11 江西中弘晶能科技有限公司 一种单面ald方式制备新型perc电池的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1266054B1 (en) * 2000-03-07 2006-12-20 Asm International N.V. Graded thin films
US6930060B2 (en) * 2003-06-18 2005-08-16 International Business Machines Corporation Method for forming a uniform distribution of nitrogen in silicon oxynitride gate dielectric
JP4396547B2 (ja) 2004-06-28 2010-01-13 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7651961B2 (en) * 2007-03-30 2010-01-26 Tokyo Electron Limited Method for forming strained silicon nitride films and a device containing such films
JP5151260B2 (ja) * 2007-06-11 2013-02-27 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5568212B2 (ja) * 2007-09-19 2014-08-06 株式会社日立国際電気 基板処理装置、そのコーティング方法、基板処理方法及び半導体デバイスの製造方法
JP4918453B2 (ja) * 2007-10-11 2012-04-18 東京エレクトロン株式会社 ガス供給装置及び薄膜形成装置
KR101266135B1 (ko) * 2008-06-03 2013-05-27 도쿄엘렉트론가부시키가이샤 실리콘 함유 막의 저온 증착

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190016896A (ko) * 2017-08-09 2019-02-19 도쿄엘렉트론가부시키가이샤 실리콘 질화막의 성막 방법 및 성막 장치
KR20190016899A (ko) * 2017-08-09 2019-02-19 도쿄엘렉트론가부시키가이샤 실리콘 질화막의 성막 방법 및 성막 장치

Also Published As

Publication number Publication date
CN102097302B (zh) 2015-07-15
JP5250600B2 (ja) 2013-07-31
US20110129619A1 (en) 2011-06-02
TWI500083B (zh) 2015-09-11
KR101368768B1 (ko) 2014-03-06
JP2011135044A (ja) 2011-07-07
CN102097302A (zh) 2011-06-15
US8216648B2 (en) 2012-07-10
TW201118947A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
KR101368768B1 (ko) 성막 방법, 성막 장치 및 기억 매체
KR101356445B1 (ko) 종형 성막 장치, 그의 사용 방법 및 기억 매체
JP5514129B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
US7964516B2 (en) Film formation apparatus for semiconductor process and method for using same
JP4382750B2 (ja) 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
KR101141870B1 (ko) 반도체 처리용 성막 방법 및 성막 장치
JP5258229B2 (ja) 成膜方法および成膜装置
KR101131709B1 (ko) 반도체 처리용 성막 방법, 반도체 처리용 성막 장치, 및컴퓨터로 판독 가능한 매체
JP5693348B2 (ja) 成膜方法および成膜装置
KR20120106650A (ko) 성막 방법 및 성막 장치
JP5221089B2 (ja) 成膜方法、成膜装置および記憶媒体
JP6656103B2 (ja) 窒化膜の成膜方法および成膜装置
JP5575299B2 (ja) 成膜方法および成膜装置
JP5839514B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
KR20210083181A (ko) 막 형성 방법 및 시스템
US9552981B2 (en) Method and apparatus for forming metal oxide film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 7