KR20110050962A - 인쇄회로기판 및 이를 이용한 반도체 패키지 - Google Patents

인쇄회로기판 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR20110050962A
KR20110050962A KR1020090107585A KR20090107585A KR20110050962A KR 20110050962 A KR20110050962 A KR 20110050962A KR 1020090107585 A KR1020090107585 A KR 1020090107585A KR 20090107585 A KR20090107585 A KR 20090107585A KR 20110050962 A KR20110050962 A KR 20110050962A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
main body
conductive
center
Prior art date
Application number
KR1020090107585A
Other languages
English (en)
Other versions
KR101096039B1 (ko
Inventor
김성철
박창준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090107585A priority Critical patent/KR101096039B1/ko
Priority to US12/835,043 priority patent/US8232642B2/en
Publication of KR20110050962A publication Critical patent/KR20110050962A/ko
Application granted granted Critical
Publication of KR101096039B1 publication Critical patent/KR101096039B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

인쇄회로기판 및 이를 이용한 반도체 패키지가 개시되어 있다. 개시된 인쇄회로기판은, 플레이트 형상을 가지며 일면에 접속 패드들이 형성된 본체부와, 상기 본체부의 일면 상에 형성되며 상기 본체부의 일면과 대향하는 상면의 센터가 볼록하도록 에지에서 센터쪽으로 갈수록 증가되는 높이로 형성되는 휨 보상부를 포함하며, 상기 휨 보상부는 상기 본체부의 일면 상에 상기 접속 패드들과 전기적으로 연결되도록 형성된 도전막 패턴들과, 상기 본체부의 일면 상에 상기 도전막 패턴들이 노출되도록 형성되며 에지에서 센터쪽으로 갈수록 증가되는 두께를 갖는 솔더레지 스트를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 인쇄회로기판의 상면이 휨에 의한 반도체 칩의 곡면에 대응하는 프로파일을 가지므로, 휨을 갖는 반도체 칩의 실장 신뢰성이 향상된다.

Description

인쇄회로기판 및 이를 이용한 반도체 패키지{PRINTED CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE BY USING THE SAME}
본 발명은 인쇄회로기판 및 이를 이용한 반도체 패키지에 관한 것으로, 보다 상세하게는 휨을 갖는 반도체 칩의 실장 신뢰성을 향상시키기 위한 인쇄회로기판 및 이를 이용한 반도체 패키지에 관한 것이다.
웨이퍼 한 장에는 동일한 전기회로가 인쇄된 반도체 칩이 수백 개 내지 수천 개가 구비된다. 이러한 반도체 칩 자체로는 외부로부터 신호를 전달해 주거나 전달받을 수 없기 때문에 반도체 칩에 전기적인 연결을 해 주고, 외부의 충격에 견딜 수 있도록 밀봉 포장하여 물리적인 기능과 형상을 갖게 해주는 것이 반도체 패키지이다.
최근, 전기/전자 제품의 고성능화로 전자기기들의 부피는 경량화되고 무게는 가벼워지는 경박단소화의 요구에 부합하여 반도체 패키지의 박형화, 고밀도화 및 고실장화가 중요한 요소로 부각되고 있다.
현재, 컴퓨터, 노트북과 모바일폰 등은 기억 용량의 증가에 따라 대용량의 RAM(Random Access Memory) 및 플래시 메모리(Flash Memory)와 같이 칩의 용량은 증대되고 있지만, 패키지는 소형화되는 경향이 두드러지고 있는 상황이다.
이러한 경박단소화의 추세에 부응하기 위해, 협소한 공간을 활용하여 보다 얇고 가벼운 박형의 반도체 패키지에 대한 요구가 급격히 증가하고 있다.
박형의 반도체 패키지를 제작하기 위해서는 반도체 칩을 보다 얇은 두께로 제작하는 것이 선행되어야 하나, 박형의 반도체 칩을 제작하는 기술과 관련하여, 정체된 상황이다.
주요 문제점으로 지적되고 있는 것은 웨이퍼의 후면을 백그라인딩(back grinding)한 후, 쏘잉(sawing)으로 개별 반도체 칩을 제작하는 과정 또는 이후 반도체 칩을 인쇄회로기판에 본딩하는 과정에서 반도체 칩이 휘어지는 불량이 발생하는 데 있다. 이러한 휨 불량으로 인해 반도체 칩의 실장 신뢰성이 저하되어 수율이 낮아지는 문제점이 유발된다.
도 1은 종래 기술의 문제점을 설명하기 위한 도면이다.
도 1을 참조하면, 반도체 칩(20)을 인쇄회로기판(10) 상에 실장하는 과정에서, 휨이 발생된 반도체 칩(20)의 곡면 형상으로 인하여 반도체 칩(20)의 센터(A)에서는 범프(21)가 들떠 접합 불량이 발생되고, 반도체 칩(20)의 에지(B)에서는 범프(21)가 심하게 눌리어 피치(pitch)가 좁을 경우 인접 신호 라인들이 숏트되는 불량이 유발된다. 그 결과, 반도체 칩의 실장 신뢰성이 저하되어 수율이 낮아지게 된다.
본 발명은, 휨을 갖는 반도체 칩의 실장 신뢰성을 향상시키기 위한 인쇄회로기판 및 이를 이용한 반도체 패키지를 제공하는데, 그 목적이 있다.
본 발명의 일 실시예에 따른 인쇄회로기판은, 플레이트 형상을 가지며 일면에 접속 패드들이 형성된 본체부와, 상기 본체부의 일면 상에 형성되며 상기 본체부의 일면과 대향하는 상면의 센터가 볼록하도록 에지에서 센터쪽으로 갈수록 증가되는 높이로 형성되는 휨 보상부를 포함하며, 상기 휨 보상부는 상기 본체부의 일면 상에 상기 접속 패드들과 전기적으로 연결되도록 형성된 도전막 패턴들과, 상기 본체부의 일면 상에 상기 도전막 패턴들이 노출되도록 형성되며 에지에서 센터쪽으로 갈수록 증가되는 두께를 갖는 솔더레지스트를 포함하는 것을 특징으로 한다.
상기 도전막 패턴들은 상기 접속 패드들 상에 형성된 것을 특징으로 한다.
상기 도전막 패턴들은 상기 본체부의 상기 일면의 에지에서 센터쪽으로 갈수록 증가되는 높이로 형성된 것을 특징으로 한다.
상기 도전막 패턴들은 금속으로 형성된 것을 특징으로 한다.
상기 금속은 구리, 니켈, 금 및 솔더 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 도전막 패턴들은 도전볼을 포함하는 것을 특징으로 한다.
상기 휨 보상부는, 상기 도전막 패턴들 하부에 상기 도전막 패턴들에 의해 감싸지도록 형성된 절연막 패턴들을 더 포함하는 것을 특징으로 한다.
상기 절연막 패턴들은, 그 상부를 감싸는 상기 도전막 패턴들의 높이에 비례하는 높이로 형성된 것을 특징으로 한다.
상기 절연막 패턴들은 반구 형태인 것을 특징으로 한다.
상기 휨 보상부는, 상기 솔더레지스트를 관통하여 상기 접속 패드들과 전기적으로 연결된 도전성 연결 부재들을 더 포함하며, 상기 도전막 패턴들은 상기 솔더레지스트 상에 상기 도전성 연결 부재들을 통하여 상기 접속 패드들과 각각 전기적으로 접속되도록 형성된 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 인쇄회로기판은, 플레이트 형상을 가지며 일면에 접속 패드들이 형성된 본체부와, 상기 본체부의 일면 상에 형성되며 상기 본체부의 일면과 대향하는 상면의 센터부가 오목하도록 에지에서 센터쪽으로 갈수록 감소되는 높이로 형성된 휨 보상부를 포함하며, 상기 휨 보상부는 상기 본체부의 일면 상에 상기 접속 패드들과 전기적으로 연결되도록 형성된 도전막 패턴들과, 상기 본체부의 일면 상에 상기 도전막 패턴들이 노출되도록 형성되며 에지에서 센터쪽으로 갈수록 감소되는 두께를 갖는 솔더레지스트를 포함하는 것을 특징으로 한다.
상기 도전막 패턴들은 상기 접속 패드들 상에 형성된 것을 특징으로 한다.
상기 도전막 패턴들은 상기 본체부의 상기 일면의 에지에서 센터쪽으로 갈수록 감소되는 높이로 형성된 것을 특징으로 한다.
상기 도전막 패턴들은 금속으로 형성된 것을 특징으로 한다.
상기 금속은 구리, 니켈, 금 및 솔더 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 도전막 패턴들은 도전볼을 포함하는 것을 특징으로 한다.
상기 휨 보상부는, 상기 도전막 패턴들 하부에 상기 도전막 패턴들에 의해 감싸지도록 형성된 절연막 패턴들을 더 포함하는 것을 특징으로 한다.
상기 절연막 패턴들은, 그 상부를 감싸는 상기 도전막 패턴들의 높이에 비례하는 높이로 형성된 것을 특징으로 한다.
상기 절연막 패턴들은 반구 형태인 것을 특징으로 한다.
상기 휨 보상부는, 상기 솔더레지스트를 관통하여 상기 접속 패드들과 전기적으로 연결된 도전성 연결 부재들을 더 포함하며, 상기 도전막 패턴들은 상기 솔더레지스트 상에 상기 도전성 연결 부재들을 통하여 상기 접속 패드들과 각각 전기적으로 접속되도록 형성된 것을 특징으로 한다.
본 발명의 일 실시예에 따른 반도체 패키지는, 플레이트 형상을 가지며 일면에 접속 패드들이 형성된 본체부 및 상기 본체부의 일면 상에 형성되며 상기 본체부의 일면과 대향하는 상면의 센터가 볼록하도록 에지에서 센터쪽으로 갈수록 증가되는 높이로 형성되는 휨 보상부를 포함하는 인쇄회로기판과, 상기 인쇄회로기판 상에 실장되며 센터가 볼록하도록 휘어진 반도체 칩을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 패키지는, 플레이트 형상을 가지며 일면에 접속 패드들이 형성된 본체부 및 상기 본체부의 일면 상에 형성되며 상기 본 체부의 일면과 대향하는 상면의 센터가 오목하도록 에지에서 센터쪽으로 갈수록 감소되는 높이로 형성되는 휨 보상부를 포함하는 인쇄회로기판과, 상기 인쇄회로기판 상에 실장되며 센터가 오목하도록 휘어진 반도체 칩을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 인쇄회로기판의 상면이 휨에 의한 반도체 칩의 곡면에 대응하는 프로파일을 가지므로, 휨을 갖는 반도체 칩의 실장 신뢰성이 향상된다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 2는 본 발명의 일실시예에 따른 인쇄회로기판을 개략적으로 도시한 단면도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 인쇄회로기판(100)은, 상면 센터(center)가 볼록한 형태를 갖는다.
보다 구체적으로, 본 발명의 일실시예에 따른 인쇄회로기판(100)은, 본체부(110) 및 휨 보상부(120)를 포함한다.
본체부(110)는 플레이트(plate) 형상을 가질 수 있다. 플레이트 형상을 갖는 본체부(110)는 일면 및 일면과 대향하는 타면을 갖는다.
휨 보상부(120)는 본체부(110)의 일면 상에 형성된다.
휨 보상부(120)는 본체부(110) 일면과 대응하는 하면 및 본체부(110) 일면과 대향하는 상면을 갖는다.
휨 보상부(120)는 상면 센터가 볼록하도록 에지에서 센터쪽으로 갈수록 증가되는 높이로 형성된다.
본 발명의 일 실시예에 따른 인쇄회로기판(100)의 상세한 구성을, 도 3a 내지 도 3d를 참조하여 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 인쇄회로기판의 다양한 실시 형태들을 나타낸 단면도들이다.
도 3a를 참조하면, 제 1 형태에 따른 인쇄회로기판(100)은, 본체부(110) 및 휨 보상부(120)를 포함한다.
본체부(110)는 플레이트 형상을 가질 수 있다. 플레이트 형상을 갖는 본체부(110)는 일면 및 일면과 대향하는 타면을 갖는다.
본체부(110)는 일면에 다수의 접속 패드(111)들 및 접속 패드(111)들을 노출하도록 형성된 보호막(112)을 포함한다.
휨 보상부(120)는 본체부(110)의 일면 상에 형성된다.
휨 보상부(120)는 접속 패드(111) 상에 형성된 도전막 패턴(121)들 및 본체부(110)의 일면 상에 도전막 패턴(121)들이 노출되도록 형성된 솔더레지스트(122)를 포함한다.
도전막 패턴(121)들 및 솔더레지스트(122)는 본체부(110) 일면의 에지에서 센터쪽으로 갈수록 증가되는 높이를 갖도록 형성된다.
도전막 패턴(121)들은 금속으로 형성될 수 있다. 금속으로는 구리(Cu), 니 켈(Ni), 금(Ag) 및 솔더(solder) 등이 사용될 수 있다.
도 3b를 참조하면, 제 2 형태에 따른 인쇄회로기판(100)은 제 1 형태에 따른 인쇄회로기판과 달리 도전막 패턴(121)들이 도전볼로 구성된다.
제 2 형태에 따른 인쇄회로기판(100)은, 본체부(110) 및 휨 보상부(120)를 포함한다.
본체부(110)는 플레이트 형상을 가질 수 있다. 플레이트 형상을 갖는 본체부(110)는 일면 및 일면과 대향하는 타면을 갖는다.
본체부(110)는 일면에 다수의 접속 패드(111)들 및 접속 패드(111)들을 노출하도록 형성된 보호막(112)을 포함한다.
휨 보상부(120)는 본체부(110)의 일면 상에 형성된다.
휨 보상부(120)는 접속 패드(111) 상에 형성되며 도전볼로 이루어진 도전막 패턴(121)들 및 본체부(110)의 일면 상에 도전막 패턴(121)들이 노출되도록 형성된 솔더레지스트(122)를 포함한다
솔더레지스트(122)는 본체부(110) 일면의 에지에서 센터로 갈수록 증가되는 높이로 형성된다.
도전막 패턴(121)들을 구성하는 도전볼로는 솔더볼이 사용될 수 있다.
도전막 패턴(121)들을 구성하는 도전볼들은 본체부(110) 일면의 에지에서 센터쪽으로 갈수록 증가되는 직경(diameter)을 갖는다.
도 3c를 참조하면, 제 3 형태에 따른 인쇄회로기판(100)은 제 1 형태에 따른 인쇄회로기판과 달리 도전막 패턴(121)들의 하부에 절연막 패턴(123)들을 더 포함 한다.
제 3 형태에 따른 인쇄회로기판(100)은 본체부(110) 및 휨 보상부(120)를 포함한다.
본체부(110)는 플레이트 형상을 가질 수 있다. 플레이트 형상을 갖는 본체부(110)는 일면 및 일면과 대향하는 타면을 갖는다.
본체부(110)는 일면에 다수의 접속 패드(111)들 및 접속 패드(111)들이 노출되도록 형성된 보호막(112)을 포함한다.
휨 보상부(120)는 본체부(110)의 일면 상에 형성된다.
휨 보상부(120)는 접속 패드(111)들의 일부분 상에 형성되는 절연막 패턴(123)들, 접속 패드(111)들 상에 절연막 패턴(123)들을 덮고 접속 패드(111)들과 각각 전기적으로 연결되도록 형성되는 도전막 패턴(121)들 및 본체부(110)의 일면 상에 도전막 패턴(121)들이 노출되도록 형성되는 솔더레지스트(122)를 포함한다.
솔더레지스트(122)는 본체부(110) 일면의 에지에서 센터쪽으로 갈수록 증가되는 높이로 형성된다.
절연막 패턴(123)들은 대략 반구 형상을 가질 수 있다. 이와는 다르게, 절연막 패턴(123)들은 직육면체 형상을 가질 수도 있다.
절연막 패턴(123)들은 폴리머(polymer)로 형성될 수 있다.
도전막 패턴(121)들은 본체부(110) 일면의 에지에서 센터쪽으로 갈수록 증가되는 높이로 형성된다.
도전막 패턴(121)들은 금속으로 형성될 수 있다. 금속으로는 구리, 니켈, 금 및 솔더 등이 사용될 수 있다.
절연막 패턴(123)들은 도전막 패턴(121)들의 높이에 비례하여 본체부(110) 일면의 에지에서 센터쪽으로 갈수록 증가되는 높이로 형성될 수 있다.
이와 같이, 도전막 패턴(121)들 하부에 절연막 패턴(123)들을 구성하면, 높이가 다른 도전막 패턴(121)들간 두께 차이를 줄일 수 있으므로, 도전막 패턴(121)들을 형성하기 위한 공정(예컨데, 도금 공정)이 용이해지는 효과가 있다.
도 3d를 참조하면, 제 4 형태에 따른 인쇄회로기판(100)은 제 1 형태에 따른 인쇄회로기판과 달리 도전막 패턴(121)과 접속 패드(111)가 솔더레지스트(122)를 사이에 두고 분리되고, 도전막 패턴(121)과 접속 패드(111)가 솔더레지스트(122)를 관통하여 형성된 도전성 연결부재(124)를 통해 전기적으로 연결되는 구조를 갖는다.
제 4 형태에 따른 기판(100)은, 본체부(110) 및 휨 보상부(120)를 포함한다.
본체부(110)는 플레이트 형상을 가질 수 있다. 플레이트 형상을 갖는 본체부(110)는 일면 및 일면과 대향하는 타면을 갖는다.
본체부(110)는 일면에 다수의 접속 패드(111)들 및 접속 패드(111)들을 노출하도록 형성된 보호막(112)을 포함한다.
휨 보상부(120)는 본체부(110)의 일면 상에 형성된다.
휨 보상부(120)는 복수의 도전막 패턴(121)들, 솔더레지스트(122) 및 도전성 연결 부재(124)들을 포함한다.
솔더레지스트(122)는 본체부(110) 일면의 에지에서 센터쪽으로 갈수록 증가 되는 높이를 갖는다.
도전막 패턴(121)들은 솔더레지스트(122) 상에 형성된다.
복수의 도전막 패턴(121)들은 동일한 두께를 가질 수 있다.
도전막 패턴(121)들은 금속으로 형성될 수 있다. 금속으로는 구리, 니켈, 금 및 솔더 등이 사용될 수 있다.
도전성 연결 부재(124)들은 솔더레지스트(122)를 관통하여 도전막 패턴(121)들과 접속 패드(111)들을 전기적으로 연결한다.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판을 이용한 제 1 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 4를 참조하면, 제 1 실시예에 따른 반도체 패키지는, 일 실시예에 따른 인쇄회로기판(100) 상에 센터가 볼록하도록 휘어진 반도체 칩(200)이 플립칩 본딩(flip chip bonding) 방식으로 실장된 구조를 갖는다.
인쇄회로기판(100)은 본체부(110) 및 본체부(110) 상에 형성되는 휨 보상부(120)를 포함하며, 휨 보상부(120)는 상면 센터가 볼록하도록 에지에서 센터쪽으로 갈수록 증가되는 높이를 갖는다.
인쇄회로기판(100)의 휨 보상부(120)의 상면 상에는 플립칩 본딩 방식으로 반도체 칩(200)이 실장된다.
반도체 칩(200)은 몸체(210) 및 다수의 범프(220)들을 포함한다.
몸체(210)는 플레이트 형상을 가질 수 있다.
도시하지 않았지만, 몸체(210)의 하면에는 범프 패드들이 형성된다.
범프(220)들은 몸체(210) 하면에 형성된 범프 패드들에 부착된다.
몸체(210)는 센터부가 볼록하도록 휨을 갖는다.
반도체 칩(200)에 휨이 발생되더라도 인쇄회로기판(100)의 휨 보상부(120)의 상면 센터가 볼록한 형상을 가지므로, 접합 불량 또는 반도체 칩(200)의 범프(220)가 눌려 인접 신호 라인들이 숏트되는 불량이 방지된다.
도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판(300)을 개략적으로 도시한 단면도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판(300)은 상면 센터가 오목하도록 에지에서 센터쪽으로 갈수록 감소되는 높이를 갖는다.
보다 구체적으로, 본 발명의 다른 실시예에 따른 인쇄회로 기판(300)은 본체부(310) 및 휨 보상부(320)를 포함한다.
본체부(310)는 플레이트 형상을 가질 수 있다. 플레이트 형상을 갖는 본체부(310)는 일면 및 일면과 대향하는 타면을 갖는다.
휨 보상부(320)는 본체부(310)의 일면 상에 형성된다.
휨 보상부(320)는 본체부(310) 일면과 대응하는 하면 및 본체부(310) 일면과 대향하는 상면을 갖는다.
휨 보상부(320)는 상면 센터가 오목하도록 에지에서 센터쪽으로 갈수록 감소되는 높이를 갖는다.
본 발명의 다른 실시예에 따른 인쇄회로기판(300)의 상세한 구성을, 도 6a 내지 도 6d를 참조하여 설명하면 다음과 같다.
도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 인쇄회로기판의 다양한 실시 형태들을 나타낸 단면도들이다.
도 6a를 참조하면, 제 5 형태에 따른 인쇄회로기판(300)은 본체부(310) 및 휨 보상부(320)를 포함한다.
본체부(310)는 플레이트 형상을 가질 수 있다. 플레이트 형상을 갖는 본체부(310)는 일면 및 일면과 대향하는 타면을 갖는다.
본체부(310)는 일면에 다수의 접속 패드(311)들 및 접속 패드(311)들을 노출하도록 형성된 보호막(312)을 포함한다.
휨 보상부(320)는 본체부(310)의 일면 상에 형성된다.
휨 보상부(320)는 접속 패드(311) 상에 형성된 도전막 패턴(321)들 및 본체부(310)의 일면 상에 도전막 패턴(321)들이 노출되도록 형성된 솔더레지스트(122)를 포함한다.
도전막 패턴(321)들 및 솔더레지스트(122)는 본체부(130) 일면의 에지에서 센터쪽으로 갈수록 감소되는 높이로 형성된다.
도전막 패턴(321)들은 금속으로 형성될 수 있다. 금속으로는 구리, 니켈, 금 및 솔더 등이 사용될 수 있다.
도 6b를 참조하면, 제 6 형태에 따른 인쇄회로기판(300)은 제 5 형태에 따른 인쇄회로기판과 달리 도전막 패턴(321)들이 도전볼로 구성된다.
제 6 형태에 따른 인쇄회로기판(300)은 본체부(310) 및 휨 보상부(320)를 포함한다.
본체부(310)는 플레이트 형상을 가질 수 있다. 플레이트 형상을 갖는 본체부(310)는 일면 및 일면과 대향하는 타면을 갖는다.
본체부(310)는 일면에 다수의 접속 패드(311)들 및 접속 패드(311)들을 노출하도록 형성된 보호막(312)을 포함한다.
휨 보상부(320)는 본체부(310)의 일면 상에 형성된다.
휨 보상부(320)는 접속 패드(311) 상에 형성되며 도전볼로 이루어진 도전막 패턴(321)들 및 본체부(310)의 일면 상에 도전막 패턴(321)들이 노출되도록 형성된 솔더레지스트(322)를 포함한다.
솔더레지스트(322)는 본체부(310) 일면의 에지에서 센터쪽으로 갈수록 감소되는 높이로 형성된다.
도전막 패턴(321)들을 구성하는 도전볼들로는 솔더볼이 사용될 수 있다.
도전막 패턴(321)들을 구성하는 도전볼들은 본체부(310) 일면의 에지에서 센터쪽으로 갈수록 감소되는 직경을 갖는다.
도 6c를 참조하면, 제 7 형태에 따른 인쇄회로기판(300)은 제 5 형태에 따른 인쇄회로기판과 달리 도전막 패턴(321)들 하부에 절연막 패턴(323)들을 더 포함한다.
제 7 형태에 따른 인쇄회로기판(300)은 본체부(310) 및 휨 보상부(320)를 포함한다.
본체부(310)는 플레이트 형상을 가질 수 있다. 플레이트 형상을 갖는 본체부(310)는 일면 및 일면에 대향하는 타면을 갖는다.
본체부(310)는 일면에 다수의 접속 패드(311)들 및 접속 패드(311)들을 노출하는 보호막(312)을 포함한다.
휨 보상부(320)는 본체부(310)의 일면 상에 형성된다.
휨 보상부(320)는 접속 패드(311)들의 일부분 상에 형성되는 절연막 패턴(323)들, 접속 패드(311)들 상에 절연막 패턴(323)들을 덮고 접속 패드(311)들과 각각 전기적으로 연결되도록 형성되는 도전막 패턴(321)들 및 본체부(310)의 일면 상에 도전막 패턴(321)들이 노출되도록 형성되는 솔더레지스트(322)를 포함한다.
솔더레지스트(322)는 본체부(310) 일면의 에지에서 센터쪽으로 갈수록 감소되는 높이를 갖는다.
절연막 패턴(323)들은 대략 반구 형상을 가질 수 있다. 이와는 다르게, 절연막 패턴(323)들은 직육면체 형상을 가질 수도 있다.
절연막 패턴(323)으로는 폴리머가 사용될 수 있다.
도전막 패턴(321)들은 접속 패드(311) 상에 절연막 패턴(323)들이 감싸지도록 형성된다.
도전막 패턴(321)들은 본체부(310) 일면의 에지에서 센터쪽으로 갈수록 감소되는 높이를 갖는다.
도전막 패턴(321)들은 금속으로 형성될 수 있다. 금속으로는 구리, 니켈, 금 및 솔더 등이 사용될 수 있다.
절연막 패턴(323)들은 도전막 패턴(321)들의 높이에 비례하여 본체부(310) 일면의 에지에서 센터쪽으로 갈수록 감소되는 높이로 형성된다.
이와 같이, 도전막 패턴(321) 하부에 절연막 패턴(323)을 구성하면, 높이가 다른 도전막 패턴(321)들간 두께 차이를 줄일 수 있으므로, 도전막 패턴(321)들을 형성하기 위한 공정(예컨데, 도금 공정)이 용이해지는 효과가 있다.
도 6d를 참조하면, 제 8 형태에 따른 인쇄회로기판(300)은 제 5 형태에 따른 인쇄회로기판과 달리 도전막 패턴(321)과 접속 패드(311)가 솔더레지스트(322)를 사이에 두고 분리되고, 도전막 패턴(321)과 접속 패드(311)가 솔더레지스트(322)를 관통하여 형성된 도전성 연결부재(324)를 통해 전기적으로 연결되는 구조를 갖는다.
제 8 형태에 따른 인쇄회로기판(300)은, 본체부(310) 및 휨 보상부(320)를 포함한다.
본체부(310)는 플레이트 형상을 가질 수 있다. 플레이트 형상을 갖는 본체부(310)는 일면 및 일면에 대향하는 타면을 갖는다.
본체부(310)는 일면에 다수의 접속 패드(311)들 및 접속 패드(311)들을 노출하는 보호막(312)을 포함한다.
휨 보상부(320)는 본체부(310)의 일면 상에 형성된다.
휨 보상부(320)는 복수의 도전막 패턴(321)들, 솔더레지스트(322) 및 도전성 연결 부재(324)들을 포함한다.
솔더레지스트(322)는 본체부(310) 일면의 에지에서 센터쪽으로 갈수록 감소되는 높이를 갖는다.
도전막 패턴(321)들은 솔더레지스트(322) 상에 형성된다.
복수의 도전막 패턴(321)들은 동일한 두께를 가질 수 있다.
도전막 패턴(321)들은 금속으로 형성될 수 있다. 금속으로는 구리, 니켈, 금 및 솔더 등이 사용될 수 있다.
도전성 연결 부재(324)들은 솔더레지스트(322)를 관통하여 도전막 패턴(321)들과 접속 패드(311)들을 전기적으로 연결한다.
도 7은 본 발명의 다른 실시예에 따른 인쇄회로기판을 이용한 제 2 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 7을 참조하면, 제 2 실시예에 따른 반도체 패키지는, 본 발명의 다른 실시예에 따른 인쇄회로기판(300) 상에 센터부가 오목하도록 휘어진 반도체 칩(400)이 플립칩 본딩(flip chip bonding) 방식으로 실장된 구조를 갖는다.
인쇄회로기판(300)은 본체부(310) 및 본체부(310) 상에 형성되는 휨 보상부(320)를 포함하며, 휨 보상부(320)는 상면 센터가 오목하도록 에지에서 센터쪽으로 갈수록 감소되는 높이를 갖는다.
인쇄회로기판(300)의 휨 보상부(320)의 상면 상에는 플립칩 본딩 방식으로 반도체 칩(400)이 실장된다.
반도체 칩(400)은 몸체(410) 및 다수의 범프(420)들을 포함한다.
몸체(410)는 플레이트 형상을 가질 수 있다.
도시하지 않았지만, 몸체(410)의 하면에는 범프 패드들이 형성된다.
범프(420)들은 몸체(410) 하면에 형성된 범프 패드들에 부착된다.
반도체 칩(400)의 몸체(410)는 센터부가 오목하도록 휨을 갖는다.
반도체 칩(400)에 휨이 발생되더라도 인쇄회로기판(300)의 휨 보상부(320) 상면이 오목한 형상을 가지므로, 접합 불량 또는 반도체 칩(400)의 범프(420)가 눌려 인접 신호 라인들이 숏트되는 불량이 방지된다.
이상에서 상세하게 설명한 바에 의하면, 반도체 칩과의 접촉되는 인쇄회로기판이 휨에 의한 반도체 칩의 곡면에 대응하는 프로파일을 갖으므로, 휨을 갖는 반도체 칩의 실장 신뢰성이 향상된다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술의 문제점을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판을 개략적으로 도시한 단면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 인쇄회로기판의 다양한 실시 형태들을 나타낸 단면도들이다.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판을 이용한 반도체 패키지를 나타낸 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판을 개략적으로 도시한 단면도이다.
도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 인쇄회로기판의 다양한 실시 형태들을 나타낸 단면도들이다.
도 7은 본 발명의 다른 실시예에 따른 인쇄회로기판을 이용한 반도체 패키지를 나타낸 단면도이다.
<도면의 주요부분에 대한 설명>
100 : 기판
110 : 본체부
120 : 휨 보상부
200 : 반도체 칩

Claims (22)

  1. 플레이트 형상을 가지며 일면에 접속 패드들이 형성된 본체부;및
    상기 본체부의 일면 상에 형성되며 상기 본체부의 일면과 대향하는 상면의 센터가 볼록하도록 에지에서 센터쪽으로 갈수록 증가되는 높이로 형성되는 휨 보상부;
    를 포함하며,
    상기 휨 보상부는,
    상기 본체부의 일면 상에 상기 접속 패드들과 전기적으로 연결되도록 형성된 도전막 패턴들;및
    상기 본체부의 일면 상에 상기 도전막 패턴들이 노출되도록 형성되며 에지에서 센터쪽으로 갈수록 증가되는 두께를 갖는 솔더레지스트;
    를 포함하는 것을 특징으로 하는 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 도전막 패턴들은 상기 접속 패드들 상에 형성된 것을 특징으로 하는 인쇄회로기판.
  3. 제 1항에 있어서,
    상기 도전막 패턴들은 상기 본체부의 상기 일면의 에지에서 센터쪽으로 갈수 록 증가되는 높이로 형성된 것을 특징으로 하는 인쇄회로기판.
  4. 제 1항에 있어서,
    상기 도전막 패턴들은 금속으로 형성된 것을 특징으로 하는 인쇄회로기판.
  5. 제 4항에 있어서,
    상기 금속은 구리, 니켈, 금 및 솔더 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 인쇄회로기판.
  6. 제 1항에 있어서,
    상기 도전막 패턴들은 도전볼을 포함하는 것을 특징으로 하는 인쇄회로기판.
  7. 제 1항에 있어서,
    상기 휨 보상부는, 상기 도전막 패턴들 하부에 상기 도전막 패턴들에 의해 감싸지도록 형성된 절연막 패턴들을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  8. 제 7항에 있어서,
    상기 절연막 패턴들은, 그 상부를 감싸는 상기 도전막 패턴들의 높이에 비례하는 높이로 형성된 것을 특징으로 하는 인쇄회로기판.
  9. 제 7항에 있어서,
    상기 절연막 패턴들은 반구 형태인 것을 특징으로 하는 인쇄회로기판.
  10. 제 1항에 있어서,
    상기 휨 보상부는 상기 솔더레지스트를 관통하여 상기 접속 패드들과 전기적으로 연결된 도전성 연결 부재들을 더 포함하며,
    상기 도전막 패턴들은 상기 솔더레지스트 상에 상기 도전성 연결 부재들을 통하여 상기 접속 패드들과 각각 전기적으로 접속되도록 형성된 것을 특징으로 하는 인쇄회로기판.
  11. 플레이트 형상을 가지며 일면에 접속 패드들이 형성된 본체부;및
    상기 본체부의 일면 상에 형성되며 상기 본체부의 일면과 대향하는 상면의 센터부가 오목하도록 에지에서 센터쪽으로 갈수록 감소되는 높이로 형성된 휨 보상부를 포함하며,
    상기 휨 보상부는,
    상기 본체부의 일면 상에 상기 접속 패드들과 전기적으로 연결되도록 형성된 도전막 패턴들;및
    상기 본체부의 일면 상에 상기 도전막 패턴들이 노출되도록 형성되며 에지에서 센터쪽으로 갈수록 감소되는 두께를 갖는 솔더레지스트;
    를 포함하는 것을 특징으로 하는 인쇄회로기판.
  12. 제 11항에 있어서,
    상기 도전막 패턴들은 상기 접속 패드들 상에 형성된 것을 특징으로 하는 인쇄회로기판.
  13. 제 11항에 있어서,
    상기 도전막 패턴들은 상기 본체부의 상기 일면의 에지에서 센터쪽으로 갈수록 감소되는 높이로 형성된 것을 특징으로 하는 인쇄회로기판.
  14. 제 11항에 있어서,
    상기 도전막 패턴들은 금속으로 형성된 것을 특징으로 하는 인쇄회로기판.
  15. 제 14항에 있어서,
    상기 금속은 구리, 니켈, 금 및 솔더 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 인쇄회로기판.
  16. 제 11항에 있어서,
    상기 도전막 패턴들은 도전볼을 포함하는 것을 특징으로 하는 인쇄회로기판.
  17. 제 11항에 있어서,
    상기 휨 보상부는, 상기 도전막 패턴들 하부에 상기 도전막 패턴들에 의해 감싸지도록 형성된 절연막 패턴들을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  18. 제 17항에 있어서,
    상기 절연막 패턴들은, 그 상부를 감싸는 상기 도전막 패턴들의 높이에 비례하는 높이로 형성된 것을 특징으로 하는 인쇄회로기판.
  19. 제 17항에 있어서,
    상기 절연막 패턴들은 반구 형태인 것을 특징으로 하는 인쇄회로기판.
  20. 제 1항에 있어서,
    상기 휨 보상부는, 상기 솔더레지스트를 관통하여 상기 접속 패드들과 전기적으로 연결된 도전성 연결 부재들을 더 포함하며,
    상기 도전막 패턴들은 상기 솔더레지스트 상에 상기 도전성 연결 부재들을 통하여 상기 접속 패드들과 각각 전기적으로 접속되도록 형성된 것을 특징으로 하는 인쇄회로기판.
  21. 청구항 1항에 기재된 인쇄회로기판;및
    상기 인쇄회로기판 상에 실장되며 센터가 볼록하도록 휘어진 반도체 칩;
    을 포함하는 것을 특징으로 하는 반도체 패키지.
  22. 청구항 11항에 기재된 인쇄회로기판;및
    상기 인쇄회로기판 상에 실장되며 센터가 오목하도록 휘어진 반도체 칩;
    을 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020090107585A 2009-11-09 2009-11-09 인쇄회로기판 및 이를 이용한 반도체 패키지 KR101096039B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090107585A KR101096039B1 (ko) 2009-11-09 2009-11-09 인쇄회로기판 및 이를 이용한 반도체 패키지
US12/835,043 US8232642B2 (en) 2009-11-09 2010-07-13 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090107585A KR101096039B1 (ko) 2009-11-09 2009-11-09 인쇄회로기판 및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110050962A true KR20110050962A (ko) 2011-05-17
KR101096039B1 KR101096039B1 (ko) 2011-12-19

Family

ID=43973548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090107585A KR101096039B1 (ko) 2009-11-09 2009-11-09 인쇄회로기판 및 이를 이용한 반도체 패키지

Country Status (2)

Country Link
US (1) US8232642B2 (ko)
KR (1) KR101096039B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5409427B2 (ja) * 2010-02-17 2014-02-05 キヤノン株式会社 プリント回路板及び半導体装置
KR20130016466A (ko) * 2011-08-08 2013-02-18 삼성전자주식회사 반도체 패키지
KR101880173B1 (ko) * 2012-07-11 2018-07-19 에스케이하이닉스 주식회사 멀티 칩 패키지
US9059106B2 (en) 2012-10-31 2015-06-16 International Business Machines Corporation Compensating for warpage of a flip chip package by varying heights of a redistribution layer on an integrated circuit chip
JP5799973B2 (ja) * 2013-04-15 2015-10-28 株式会社村田製作所 セラミック多層配線基板およびこれを備えるモジュール
JP6761224B2 (ja) * 2014-02-19 2020-09-23 味の素株式会社 プリント配線板、半導体装置及び樹脂シートセット
KR102284652B1 (ko) * 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
US9613915B2 (en) 2014-12-02 2017-04-04 International Business Machines Corporation Reduced-warpage laminate structure
KR101782347B1 (ko) * 2014-12-22 2017-09-27 인텔 코포레이션 반도체 패키징을 위한 다층 기판
JP6495692B2 (ja) * 2015-03-11 2019-04-03 東芝メモリ株式会社 半導体装置及びその製造方法
US10090259B2 (en) * 2015-12-26 2018-10-02 Intel Corporation Non-rectangular electronic device components
US9960137B1 (en) * 2016-11-01 2018-05-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for forming the same
KR102437245B1 (ko) 2017-10-24 2022-08-30 삼성전자주식회사 인쇄회로기판 및 그를 포함하는 반도체 패키지
CN111192869B (zh) * 2020-01-08 2022-08-02 錼创显示科技股份有限公司 基板和显示设备
JP2022021766A (ja) * 2020-07-22 2022-02-03 キオクシア株式会社 半導体装置
JP2023027638A (ja) * 2021-08-17 2023-03-02 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168239A (ja) 2000-12-20 2001-06-22 Hitachi Ltd ボールグリッドアレイ半導体装置及びその実装方法
JP4267317B2 (ja) 2001-12-26 2009-05-27 鴻海精密工業股▲ふん▼有限公司 電気コネクタ
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JP5098239B2 (ja) 2006-07-19 2012-12-12 株式会社デンソー モールドパッケージおよびその製造方法
JP5105053B2 (ja) 2007-05-14 2012-12-19 日本電気株式会社 支持体、該支持体を用いた電気部品搭載プリント配線基板、該電気部品搭載プリント配線基板の製造方法

Also Published As

Publication number Publication date
US8232642B2 (en) 2012-07-31
US20110108982A1 (en) 2011-05-12
KR101096039B1 (ko) 2011-12-19

Similar Documents

Publication Publication Date Title
KR101096039B1 (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
JP5330184B2 (ja) 電子部品装置
KR20130076899A (ko) 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리
US20110031606A1 (en) Packaging substrate having embedded semiconductor chip
KR20120091691A (ko) 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법
CN106298731B (zh) 电路板和包括该电路板的半导体封装件
US8399993B2 (en) Embedded package and method for manufacturing the same
US20220013487A1 (en) Semiconductor package
CN103474402A (zh) 半导体封装结构
US20210305188A1 (en) Semiconductor device
JP2007242782A (ja) 半導体装置及び電子装置
KR20210131477A (ko) 반도체 장치
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
KR20110020547A (ko) 스택 패키지
KR101037827B1 (ko) 반도체 패키지
US11916002B2 (en) Semiconductor package
US8592989B2 (en) Integrated circuit package system with bump over via
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
US20100283145A1 (en) Stack structure with copper bumps
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (ｐｃｂ)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
TWI620278B (zh) 電子封裝件及其製法
US9357646B2 (en) Package substrate
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
US20120223425A1 (en) Semiconductor device and fabrication method thereof
US20220020656A1 (en) Semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee