KR20110026077A - 점착테이프와 리드프레임의 라미네이션 방법 - Google Patents

점착테이프와 리드프레임의 라미네이션 방법 Download PDF

Info

Publication number
KR20110026077A
KR20110026077A KR1020090083816A KR20090083816A KR20110026077A KR 20110026077 A KR20110026077 A KR 20110026077A KR 1020090083816 A KR1020090083816 A KR 1020090083816A KR 20090083816 A KR20090083816 A KR 20090083816A KR 20110026077 A KR20110026077 A KR 20110026077A
Authority
KR
South Korea
Prior art keywords
lead frame
adhesive tape
lamination
weight
temperature
Prior art date
Application number
KR1020090083816A
Other languages
English (en)
Other versions
KR101073698B1 (ko
Inventor
임민호
전해상
문기정
심창훈
최성환
Original Assignee
도레이첨단소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이첨단소재 주식회사 filed Critical 도레이첨단소재 주식회사
Priority to KR1020090083816A priority Critical patent/KR101073698B1/ko
Priority to MYPI20094654A priority patent/MY149076A/en
Priority to US12/615,456 priority patent/US20110056623A1/en
Priority to TW098138217A priority patent/TW201109406A/zh
Priority to JP2009266478A priority patent/JP2011061174A/ja
Priority to CN2009102532435A priority patent/CN102013402A/zh
Publication of KR20110026077A publication Critical patent/KR20110026077A/ko
Application granted granted Critical
Publication of KR101073698B1 publication Critical patent/KR101073698B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • B32B37/0015—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality to avoid warp or curl
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L75/00—Compositions of polyureas or polyurethanes; Compositions of derivatives of such polymers
    • C08L75/04—Polyurethanes
    • C08L75/14—Polyurethanes having carbon-to-carbon unsaturated bonds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J171/00—Adhesives based on polyethers obtained by reactions forming an ether link in the main chain; Adhesives based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/06—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the heating method
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G2650/00—Macromolecular compounds obtained by reactions forming an ether link in the main chain of the macromolecule
    • C08G2650/28—Macromolecular compounds obtained by reactions forming an ether link in the main chain of the macromolecule characterised by the polymer type
    • C08G2650/56—Polyhydroxyethers, e.g. phenoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2205/00—Polymer mixtures characterised by other features
    • C08L2205/05—Polymer mixtures characterised by other features containing polymer components which can react with one another
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L31/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by an acyloxy radical of a saturated carboxylic acid, of carbonic acid or of a haloformic acid; Compositions of derivatives of such polymers
    • C08L31/06—Homopolymers or copolymers of esters of polycarboxylic acids
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 점착테이프와 리드프레임의 라미네이션 방법에 관한 것으로서, 보다 상세하게는 반도체 장치 제조용 점착테이프를 리드프레임에 접착하는 가열 라미네이션 공정 이후 리드프레임의 휨 현상을 감소시킬 수 있고, 또한 라미네이션 공정 조건의 요구 특성을 모두 만족시킬 수 있으며 기존의 반도체 장치 제조 공정에 사용되어 온 점착테이프들의 점착제 잔사 및 밀봉 수지 누출의 한계를 개선할 수 있는 점착테이프와 리드프레임의 라미네이션 방법에 관한 것이다. 이를 위해 본 발명에 따른 점착테이프와 리드프레임의 라미네이션 방법은 전자부품 제조용 점착테이프와 리드프레임의 라미네이션 공정에서 상기 점착테이프 면과 상기 리드프레임 면의 라미네이션 온도를 다르게 하는 것을 특징으로 하고, 바람직하게는 상기 리드프레임 면의 라미네이션 온도는 상기 점착테이프 면의 라미네이션 온도보다 약 1 ~ 200℃ 낮은 것을 특징으로 한다.
점착테이프, 리드프레임, 라미네이션, 라미네이션 온도

Description

점착테이프와 리드프레임의 라미네이션 방법{LAMINATION METHOD OF ADHESIVE TAPE AND LEAD FRAME}
본 발명은 점착테이프와 리드프레임의 라미네이션 방법에 관한 것으로서, 보다 상세하게는 반도체 장치 제조용 점착테이프를 리드프레임에 접착하는 가열 라미네이션 공정 이후 리드프레임의 휨 현상을 감소시킬 수 있고, 또한 라미네이션 공정 조건의 요구 특성을 모두 만족시킬 수 있으며 기존의 반도체 장치 제조 공정에 사용되어 온 점착테이프들의 점착제 잔사 및 밀봉 수지 누출의 한계를 개선할 수 있는 점착테이프와 리드프레임의 라미네이션 방법에 관한 것이다.
현대 생활에서 휴대용 기기(휴대폰, 랩탑 컴퓨터, DVD/CD/MP3 재생기, PDA 등)의 사용이 증가함에 따라 기기의 소형화 및 경량화가 필수적이다. 그에 따라 휴대용 기기에 사용되는 반도체 패키지들의 소형화와 박형화가 최우선 과제로 대두된다. 기존의 반도체들은 길게 나온 리드를 통하여 회로기판과 연결되는 표면실장패키지 방식(gull-wing SO format 또는 QFP (quad-flat-package))을 사용하였으나, 이와 같은 요구 특성에 한계점을 드러내고 있다. 특히 수 GHz의 고주파를 사용하는 휴대용 통신기기들의 경우 반도체 장치의 유전손실에 의한 발열 반응으로 그 성능 및 효율이 떨어지는 문제가 있다.
최근에 이와 같은 반도체의 요구 특성에 맞추어서 리드가 없는 QFN(quad flat no-lead package) 방식의 수요가 급상승하고 있다. QFN의 경우 리드가 길게 나와 있지 않고 다이 주위의 랜드 형태로 패키지 바닥 쪽으로 노출되어 있어서 바로 회로기판에 땜질(soldering)이 가능하다. 이에 리드를 가진 형태의 패키지보다 현저하게 작고 얇게 제조할 수 있고 회로기판에서 차지하는 면적도 기존에 비해서 약 40% 정도 감소되는 효과가 있다. 발열 면에 있어서도, 칩을 올려 놓는 리드프레임이 밀봉 수지에 의해 쌓여져 있는 기존의 방식과 차별되어 리드프레임이 패키지의 바닥에 있고, 다이 패드가 외부로 바로 노출되어 있음으로 방열이 우수하다. 그래서 리드가 나와 있는 패키지들에 비해서 전기적 특성이 우수하고 자체인덕턴스가 절반밖에 되지 않는다.
이렇게 패키지 바닥으로 리드프레임과 밀봉 수지 표면이 공존하는 계면이 생기게 됨으로, 일반적인 금속 몰딩틀을 이용 시에 밀봉수지가 리드프레임과 몰딩틀 사이로 쉽게 새어 들어가서 랜드부 표면이나 다이패드 표면을 수지로 오염시키는 문제를 발생시킨다. 그리하여, 필수적으로 점착테이프를 사용하여 리드프레임에 라미네이션(lamination)시킨 후 QFN 제조 공정 및 수지 봉지 공정을 거침으로 수지 공정 동안 밀봉 수지의 블리드-아웃(bleed-out)이나 플래쉬(flash)를 막을 수 있다.
한편, 일반적으로 반도체 장치 제조 공정은 점착테이프를 리드프레임의 편면에 접착하는 테이핑공정(tape lamination), 리드프레임의 다이패드에 반도체 소자 를 접착하는 다이 접착 공정(die attach), 반도체 소자와 리드프레임의 랜드부를 전기적으로 연결하는 와이어 본딩 공정(wire bonding), 다이 접착 공정과 와이어 본딩이 된 리드프레임을 몰딩틀 안에서 밀봉수지를 사용하여 봉지하는 밀봉 수지 봉지 공정(EMC molding), 반도체용 점착테이프를 봉지된 리드프레임으로부터 떼어내는 디테이핑(detaping) 공정으로 구성되어 있다.
상기 테이핑 공정에서는 라미네이터를 사용하여 점착테이프를 구리 혹은 PPF(Pre-Plated Frame) 리드프레임에 점착시키는데, 라미네이터의 종류 및 방식에 따라 요구되는 점착 테이프의 특성이 달라지게 된다. 롤러(roller)를 사용하는 경우, 핫프레스(hot press)를 사용하는 경우, 두 경우의 혼합형, 그리고 리드프레임의 Dam bar 부분만을 프레스하는 경우 등으로 나뉘어진다. 각 방식에 따라 점착제 층은 리드프레임에 밀착이 잘되어 있어야 하고 점착테이프가 라미네이션된 리드프레임의 취급 과정에서도 디라미네이션(delamination)이 없을 정도의 점착력을 유지하고 있어야 한다.
도1에서와 같이 핫프레스를 사용하는 라미네이션은 점착테이프(3)를 리드프레임(4)에 접착하는 과정에서 열과 압력이 전달되고, 이 과정 동안 얇은 판 형태의 금속 재질로 된 리드프레임(4)은 열팽창을 하게 된 상태에서 점착테이프(3)와 라미네이션이 이루어지게 되면, 라미네이션이 된 이후에 점착테이프가 접착되어 있는 리드프레임(5)이 상온으로 냉각되면서 리드프레임과 점착 테이프간의 열팽창 혹은 열수축 정도의 차이로 도 2와 같이 휨 현상 문제가 야기된다.
이러한 휨 현상은 라미네이션 이후 공정인 다이 접착 공정에서 반도체 소자 의 다이 패드로의 접착 불량 문제를 일으키고, 와이어 본딩 공정에서 와이어의 접속 불량 문제를 일으키며, 또한 밀봉 수지 봉지 공정에서 밀봉 수지의 누출을 일으키게 되어 반도체 장치의 신뢰성을 떨어뜨리는 문제를 일으키게 된다.
또한 오늘날 반도체 패키지들의 두께가 얇아지고 크기가 작아짐에 따라 반도체 칩 실장용 배선 기판 중 하나인 리드프레임 또한 경량화, 소형화, 박형화되고 있는 실정이며, 이러한 리드프레임은 상기와 같은 휨 현상의 문제가 더욱 대두되고 있다. 결국 이러한 라미네이션 후에 리드프레임의 휨 현상이 증가하게 되고, 휨 현상의 증가는 후공정인 다이 접착 공정, 와이어 본딩 공정, 밀봉 수지 봉지 공정, 디테이핑 공정의 신뢰성까지 떨어뜨리는 문제를 일으키게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 반도체 장치 제조용 점착테이프를 리드프레임에 접착하는 가열 라미네이션 공정 이후 리드프레임의 휨 현상을 감소시킬 수 있는 점착테이프와 리드프레임의 라미네이션 방법을 제공하고자 하는 것이다.
또한, 본 발명은 라미네이션 공정 조건의 요구 특성을 모두 만족시킬 수 있고 기존의 반도체 장치 제조 공정에 사용되어 온 점착테이프들의 점착제 잔사 및 밀봉 수지 누출의 한계를 개선할 수 있는 점착테이프와 리드프레임의 라미네이션 방법을 제공하고자 하는 것이다.
본 발명의 상기 및 다른 목적과 이점은 바람직한 실시예를 설명한 하기의 설명으로부터 보다 분명해 질 것이다.
상기 목적은, 전자부품 제조용 점착테이프와 리드프레임의 라미네이션 공정에서 상기 점착테이프 면과 상기 리드프레임 면의 라미네이션 온도를 다르게 하는 것을 특징으로 하는 점착테이프와 리드프레임의 라미네이션 방법에 의해 달성된다.
여기서, 상기 리드프레임 면의 라미네이션 온도는 상기 점착테이프 면의 라미네이션 온도보다 낮은 것을 특징으로 한다.
바람직하게는, 상기 리드프레임 면의 라미네이션 온도는 상기 점착테이프 면의 라미네이션 온도보다 약 1 ~ 120℃ 낮은 것을 특징으로 한다.
바람직하게는, 상기 전자부품 제조용 점착테이프는 내열 기재와 상기 내열 기재 상에 점착제 조성물이 도포된 점착제 층을 포함하되, 상기 점착제 조성물은 페녹시 수지, 열경화제, 에너지선 경화형 아크릴 수지 및 광개시제를 포함하고, 상기 점착제 층은 열경화 및 에너지선에 의해 경화된 것을 특징으로 한다.
바람직하게는, 상기 내열 기재는, 두께가 5 ~ 100㎛이고, 유리전이 온도가 110 ~ 450℃이며, 100 ~ 200℃에서 기재의 열팽창계수가 1 ~ 35 ppm/℃이고, 상온 탄성률이 1 ~ 10GPa인 것을 특징으로 한다.
바람직하게는, 상기 점착제 조성물의 유리전이온도는 80 ~ 150℃인 것을 특징으로 한다.
바람직하게는, 상기 페녹시 수지는 페녹시 수지 또는 변성 페녹시 수지이고, 중량평균 분자량이 1,000 ~ 500,000인 것을 특징으로 한다.
바람직하게는, 상기 점착제 조성물은 상기 페녹시 수지 100 중량부 대비 열경화제 5 ~ 20 중량부 및 상기 에너지선 경화형 아크릴 수지 5 ~ 30 중량부를 포함하고, 상기 광개시제는 상기 에너지선 경화형 아크릴 수지 100 중량부 대비 0.5 ~ 10 중량부를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 반도체 장치 제조용 점착테이프를 리드프레임에 접착하는 가열 라미네이션 공정 이후 리드프레임의 휨 현상을 감소시킬 수 있는 등의 효과를 가진다.
또한 본 발명은 점착제 층이 상온에서 점착력을 가지지 않으나 가열 라미네 이션 공정 중에만 점착력이 발현되어 리드프레임에 라미네이션을 가능하게 할 수 있고 점착제 층의 추가적인 광경화로 인한 부분적 상호침투망상구조를 형성하여 반도체 장치의 제조 공정 중에 점착 테이프가 노출되는 열이력에 대하여 향상된 내열성을 가지며 반도체 장치의 제조 중의 장치의 신뢰성 향상에 도움이 되고 봉지재료의 누출을 방지하며 공정 완료 후 테이프가 제거될 시에 리드프레임이나 봉지재료에 점착제의 전사를 방지할 수 있는 등의 효과를 가진다.
이하, 본 발명의 실시예와 도면을 참조하여 본 발명을 상세히 설명한다. 이들 실시예는 오로지 본 발명을 보다 구체적으로 설명하기 위해 예시적으로 제시한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되지 않는다는 것은 당업계에서 통상의 지식을 가지는 자에 있어서 자명할 것이다.
본 발명에 따른 점착테이프와 리드프레임의 라미네이션 방법은 전자부품 제조용 점착테이프와 리드프레임의 라미네이션 공정에서 사용되는 방법으로, 상기 점착테이프 면과 상기 리드프레임 면의 라미네이션 온도를 다르게 하는 것을 특징으로 한다. 또한 본 발명에 따른 점착테이프와 리드프레임의 라미네이션 방법은 전자부품 제조용 점착테이프(3)를 리드프레임(4)에 라미네이션하는 동안에 리드프레임의 열팽창에 의한 휨 현상을 줄이기 위하여 점착테이프 면(2a)의 온도보다 리드프레임 면(2b)의 온도를 낮게 하는 것을 특징으로 하고, 바람직하게는 약 1 ~ 200℃ 정도 낮게 하여 라미네이션하는 것이 바람직하며, 더욱 바람직하게는 10 ~ 120℃ 정도 낮게 하여 라미네이션 하는 것이 바람직하다.
본 발명에 따른 점착테이프와 리드프레임의 라미네이션 방법에서 사용된 라미네이션 방법은 도 1에 나타나 있는 바와 같은 핫프레스를 이용한 반도체 제조용 점착테이프를 리드프레임에 라미네이션 방법을 사용할 수 있으나, 이에 한정되는 것은 아니다.
다음으로 본 발명의 점착테이프와 리드프레임의 라미네이션 방법에 사용되는 전자부품 제조용 점착테이프에 대해 설명한다.
상기 전자부품 제조용 점착테이프는 반도체 장치 제조 공정에 필요하고 그에 따른 요구 특성을 만족시키는 마스킹(masking)용 점착테이프에 관한 것으로서, 리드프레임과 같은 금속류에 우수한 접착력을 가지고 내열성도 탁월한 열가소성의 페녹시 수지를 주재로 사용한다. 리드프레임에 대한 우수한 밀착성 및 접착성으로 밀봉 수지의 블리드-아웃(bleed-out)이나 플래쉬(flash)가 없고 경화도를 조절함으로써 리드프레임에 점착력이 발현되는 온도도 조절 가능하다. 또한, 첨가된 광경화 수지들의 에너지선 조사에 의한 추가적인 가교 구조 형성으로 향상된 응집력으로 디테이핑 후에 점착제의 리드프레임이나 밀봉 수지 표면에 남는 점착제 잔류 문제를 해결한다.
또한 본 발명에서 상기 전자부품 제조용 점착테이프는 반도체 패키징 공정을 예를 들어 기술하지만, 이에 한정되는 것은 아니고, 각종 전자부품의 고온 제조공정상에 마스크 시트로도 적용할 수 있음은 물론이다.
본 발명에 따른 전자부품 제조용 점착테이프에서 점착제 조성물이 도포되어 점착제 층을 형성하는 기재는 내열성이 우수한 고분자 필름이 사용 가능하다. 이러 한 내열 기재의 경우 필름 형태로 가공이 가능하고 충분한 내열성으로 상기 기술된 온도 범위 및 시간 동안 물리-화학적 변화가 없어야 된다. 또한 이러한 내열기재는 5% 중량감소가 되는 온도가 적어도 300℃ 이상인 것이 바람직하고 100 ~ 200℃에서의 열팽창계수가 1 ~ 35 ppm/℃ 정도인 것이 바람직하다. 유리전이온도 또한 110 ~ 450℃인 필름이 바람직하다. 안정되고 우수한 고온 내열성은 고온 라미네이션시에 기재의 평탄도를 유지하여 균일하게 라미네이션이 가능하게 하고 높은 와이어 본딩성을 보장할 수 있다. 고온에서도 유지되는 필름의 치수 안정성은 수지 봉지 공정 동안에도 몰딩틀에서 변형이 없어서 수지의 누출을 억제할 수 있다. 추가적으로 탄성률은 상온에서 1 ~ 10GPa이고, 100 ~ 300℃ 범위 내에서도 100 ~ 5000MPa을 유지하는 것이 바람직하다. 탄성률이 너무 낮거나 접힘 현상이 심한 기재 필름들을 사용한 경우, 테이프의 취급 과정, 테이프를 라미네이션 장비에 로딩(loading)하는 과정, 테이프가 장비에 피딩(feeding)되는 과정에서 발생될 수 있는 주름이 남아 있게 되어 추후에 라미네이션 불량(부분 delamination)을 야기하고 불균일한 와이어 본딩성 및 수지 블리드-아웃을 일으킬 수 있다. 이런 요구 특성들을 만족하는 기재로는 내열성 고분자 필름이 적용 가능하고, 내열 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리페닐렌설파이드, 폴리이미드, 폴리에스테르, 폴리아마이드, 폴리에테르이미드 등으로 가공된 필름들을 예로 들 수 있다.
또한, 상기 기재 필름의 두께는 특별한 제한이 없고 라미네이션 장비 및 수지 봉지 장비의 적용 한계에 의하여 결정된다. 일반적으로 5 ~ 100㎛가 바람직하나, 외력에 의한 주름 현상을 억제하고 적절한 내열성을 유지하고 취급에 용이하기 위해서는 10 ~ 40㎛가 더 바람직하다. 필요에 따라 점착제와 기재 필름과의 접착력을 향상시키기 위하여 샌드매트 처리, 코로나 처리, 플라즈마 처리 및 프라이머 처리도 가능하다.
또한, 본 발명에 따른 전자부품 제조용 점착테이프의 점착제 층은 내열성이 우수하고 점착력이 뛰어난 열가소성 페녹시 수지를 주재로 하고 페녹시 수지용 열경화제와 페녹시 수지의 과다 경화 수축을 조절하면서 내열성을 보존하기 위한 광경화수지(에너지선 경화형 아크릴 수지) 및 이를 위한 광개시제를 포함한다.
상기 주재인 열가소성 수지인 페녹시 수지의 종류로는 비스페놀 A형 페녹시, 비스페놀 A형/비스페놀 F형 페녹시, 브롬계 페녹시, 인계 페녹시, 비스페놀 A형/비스페놀 S형 페녹시 및 카프로락톤 변성 페녹시 등을 예로 들 수 있지만, 그 중에서도, 특히 비스페놀 A형 페녹시 수지가 내열성, 친환경성, 경화제 상용성, 경화 속도 측면에서 우수함으로 더 바람직하다. 또한 상기 페녹시 수지의 중량평균분자량은 1,000 ~ 500,000인 것이 바람직하고, 이 경우 내부 응집력의 증가로 인한 내열성 향상으로 디테이핑시 점착제 잔사 문제를 최소화 할 수 있다. 분자량이 1000미만인 경우 내부 응집력이 떨어져서 요구되는 내열 특성이 구현되지 않고, 분자량이 500,000을 초과할 경우 고점도에서 오는 작업성의 저하나 코팅 후에도 코팅 면상이 고르게 나오기가 힘든 문제점이 있을 수 있고 다른 원료들과의 혼합성이 조절되기 어렵다.
또한, 상기 페녹시 수지를 용해할 수 있는 유기 용매 종류에는 케톤계, 알코올계, 글라이콜 에테르계, 에스테르계가 있다. 그 중에서 몇 가지 예로는 사이클로 헥사논, 메틸에틸케톤, 벤질알코올, 다이에틸렌글라이콜알킬에테르, 페녹시프로판올, 프로필렌글라이콜 메틸에테르아세테이트, 테트라하이드로퓨란, N-메틸피롤리돈 등을 단독으로 혹은 2종 이상을 혼합하여 사용할 수 있다. 유기 용매를 사용할 경우에는, 유기 용매 100 중량부에 대해 페녹시 수지를 5 ~ 40 중량부가 적당하고 20 ~ 35중량부가 더 바람직하다. 필요에 따라서 코팅 불량 및 기재 필름과의 접착력을 높이기 위해 톨루엔, 자일렌, 아로마틱 100, 헥산과 같은 방향족 탄화수소류 용매를 희석제로 첨가할 수 있다. 희석제의 양은 용매 대비하여 40%를 넘지 않도록 한다.
또한 상기 페녹시 수지는 적당한 가교제를 첨가하여서도 사용이 가능한데, 가교제 혹은 경화제로는 수산기를 기능기로 가지고 있는 수지를 경화시킬 수 있는 것이면 모두 가능하다. 멜라민, 우레아-포름알데히드, 이소시아네이트 관능성예비중합체, 페놀경화제, 아미노계 경화제 등을 들 수 있다. 열경화제 양은 페녹시 수지 100 중량부 대비 0.1 ~ 40 중량부가 바람직하고 5 ~ 20 중량부가 더욱 바람직하다. 경화제의 양이 너무 작아(< 5 중량부) 충분하지 못한 가교 구조가 형성될 경우에는 점착제 층이 물러져서(상대적인 유리전이온도의 감소 및 손실 탄성률 증가) 라미네이션시에 리드프레임이 점착제 층으로 너무 깊숙이 파고 들어가고 리드프레임에 의해서 밀린 점착제가 리드프레임의 다이패드나 랜드부 주위로 올라옴으로써 수지 밀봉 공정시에 밀봉 수지와 리드프레임 사이에 끼어서 디테이핑시에 점착제 잔사를 일으킬 수 있다. 또한 경화제 양이 너무 많을 경우(> 20 중량부)에는 점착제 층의 점착력과 젖음성이 너무 떨어져서 디라미네이션(delamination) 문제를 일 으킬 수 있으며, 지나치게 증가된 강도로 인하여 라미네이션 과정에서 점착제 층이 부스러지는 문제를 야기시킬 수 있고, 추가적으로 기재 필름에 점착제 도포 후 건조 및 경화 과정 동안 지나친 경화 수축으로 테이프가 휘어버리는 문제를 발생시켜서 라미네이션 작업성이 떨어질 수 있기 때문이다.
또한, 상기 페녹시 수지의 가교 구조에 추가적인 가교 구조를 형성할 에너지선 경화형 아크릴 화합물(수지)은 탄소-탄소 이중 결합을 가진 아크릴 고분자, 아크릴 올리고머, 아크릴 모노머 등이 가능하고, 적어도 하나 이상의 불포화 결합을 가지고 있다. 이 아크릴기는 자유 라디칼 반응을 통해서 가교 구조를 형성하는 관능기로 작용하는데, 그 수에 따라 반응성, 가교 구조, 및 경화도의 조절이 가능하다. 관능기의 수가 늘어날수록 반응(가교) 속도가 증가하고, 유리전이 온도가 증가하고, 내열성이 증가하나 점착제 층의 유연성과 점착력이 감소하는 단점이 있다. 적절한 관능기 수를 가진 아크릴 수지를 선택함에 있어서도, 페녹시 수지를 경화시키는 열경화제의 선택과 마찬가지로, 점착력과 경직성 사이의 균형을 맞추는 것을 사용하여야 한다. 이러한 에너지선 경화에 사용되는 아크릴 화합물의 예로는, 에폭시 아크릴레이트, 아로마틱 우레탄아크릴레이트, 알리파틱 우레탄아크릴레이트, 폴리에테르아크릴레이트, 폴리에스테르아크릴레이트, 아크릴아크릴레이트 등이 있으며 단독 혹은 2종 이상의 서로 다른 올리고머의 조합으로도 사용이 가능하다. 또한 각 종류의 올리고머 중에서도 관능기의 수에 따라서도 선택이 가능하며, 2 ~ 9 정도의 관능기를 가진 올리고머 사용이 가능하다. 높은 경화 밀도를 통한 점착제 층의 응집력, 강도, 유리전이온도의 증가로 우수한 와이어 본딩성 및 디테이핑시에 점착제 층이 밀봉 수지 표면과 리드프레임에 잔사되는 것을 억제하기 위해서는 6 ~ 9 정도의 관능기를 가진 올리고머가 바람직하다.
이러한 에너지선 경화형 아크릴 화합물의 함량은 페녹시 수지 100 중량부 대비 1 ~ 40 중량부를 첨가하고, 바람직하게는 5 ~ 30 중량부의 비율로 사용된다.
다음으로, 상기 에너지선 경화형 아크릴 화합물의 에너지선에 의한 경화를 개시하는데 사용되는 광개시제에는 벤조 페논계, 치오산톤계, 알파 하이드록시 케톤계, 알파 아미노 케톤계, 페닐 글리옥실레이트계, 알아크릴 포스파인계 등이 있다. 광개시제는 단독으로 사용 가능하기도 하나 점착제 층의 두께나 에너지선의 세기 등에 따라 고른 가교 구조의 형성을 위하여 광개시제의 효율 및 특성에 따라 2종 이상을 혼합하여 사용하기도 한다. 이러한 광개시제의 함량은 상기 에너지선 경화형 아크릴 수지의 100 중량부에 대해서 0.5 ~ 10 중량부, 바람직하게는 1 ~ 5 중량부의 비율로 사용된다.
또한, 본 발명에 따른 전자부품 제조용 점착테이프의 상기 점착제 조성물의 유리전이온도는 80 ~ 150℃인 것이 바람직하고, 또한 상기 점착제 층의 스테인레스 스틸(STS) 재질에 대한 상온 점착력이 0 ~ 1 gf/50mm인 것이 바람직하다. 유리전이온도가 80℃ 미만인 경우에는 QFN 공정 동안의 열이력에 의해서 고온에서의 점착제의 물성 변화가 너무 심해지고, 150℃를 초과할 경우에는 테이프의 라미네이션 온도가 170℃ 이상이 되면서 라미네이션 후에 휨(warpage) 현상이 심해진다. 이는 리드프레임의 열팽창이 심해 지면서 테이프와의 열팽창 정도의 차이가 커져 결국 휨 현상이 증가하는데서 기인한다.
상기와 같은 이유로 본 발명에 따른 전자부품 제조용 점착테이프는 리드프레임에 라미네이션하는 동안에 리드프레임의 열팽창에 의한 리드프레임의 휨 현상을 줄일 수 있는 온도인 50 ~ 170℃에서 실시하는 것이 바람직하다.
이하, 본 발명은 다음과 같은 형태로 실시가 가능하며, 본 실시예에 의해 본 발명이 한정되는 것은 아니다.
[실시예]
<제조예>
점착제의 주재로 페녹시 수지(국도화학, YP50) 100 중량부를 메틸에틸케톤 300 중량부에 용해하고, 여기에 이소시아네이트계 열경화제(다우코닝, CE138) 15 중량부, 에너지선 경화형 화합물인 알리파틱 폴리우레탄 아크릴레이트(일본합성, UV7600B80) 20 중량부 및 알아크릴 포스파인계 광개시제(CYTEC, DAROCUR TPO) 2 중량부를 혼합하여 1시간 교반하였다. 교반이 끝난 점착제 조성물을 25㎛ 두께의 폴리이미드 필름(LN, 코오롱)에 도포하고 150℃ 건조기에서 약 3분간 건조하였다. 이의 두께는 약 6㎛로 확인되었다. 건조기를 통과한 건조된 테이프는 자외선을 조사하여 추가적인 가교 구조를 형성하기 위한 에너지선 경화 단계를 거쳐 최종적인 전자부품 제조용 점착테이프를 제조하였다.
[실시예 1 내지 4]
실시예 1 내지 4는 도 1과 같은 핫프레스를 이용한 반도체 제조용 점착테이프를 리드프레임에 라미네이션 방법을 사용하였다.
상기 제조예에서 제조된 전자부품 제조용 점착테이프와 종래의 리드프레임을 하기 표 1에 있는 점착테이프 면의 온도와 리드프레임 면의 라미네이션 온도를 실시예에 따라 달리 하여 라미네이션을 행하였다.
[비교예 1과 2]
비교예 1과 2는 하기 표 1에 있는 점착테이프 면의 온도와 리드프레임 면의 라미네이션 온도만을 달리한 점을 제외하고는 실시예와 같은 방법으로 라미네이션을 행하였다.
[실험예]
실시예 및 비교예 따라 제조된 반도체 제조용 점착테이프가 접착되어 있는 리드프레임의 휨 정도(y)를 측정하였다. 휨 정도(y)는 도 1의 방법으로 점착테이프(3)를 리드프레임(4)에 접착시킨 후, 도 3에서와 같이 점착테이프가 접착되어 있는 리드프레임(5)을 측정대(6)에 놓은 다음, 리드프레임과 바닥면과의 간격(y)이 가장 큰 부분을 측정하여 그 값을 하기 표 1에 나타내었다.
[표 1]
구분 실시예
1		 실시예
2		 실시예
3		 실시예 4 비교예 1 비교예 2
점착테이프 면 온도(℃) 170 170 170 170 170 170
리드프레임 면 온도(℃) 50 70 140 160 170 230
리드프레임 두께 (mil) 5 5 5 5 5 5
압력(MPa) 6 6 6 6 6 6
시간(s) 12 12 12 12 12 12
휨 정도(㎛) 410 421 754 1390 1410 2570
상기 표 1에서 확인할 수 있는 바와 같이, 점착테이프 면(2a)과 리드프레임 면(2b)에 같은 온도를 가하여 라미네이션을 행한 비교예 1의 경우보다 리드프레임 면의 온도를 낮게 하여 라미네이션을 한 본 발명의 점착테이프와 리드프레임의 라미네이션 방법에 따른 실시예 1 내지 4의 경우에 휨 정도가 감소함을 확인할 수 있 다. 특히 상기 상기 점착테이프 면의 라미네이션 온도가 리드프레임 면의 라미네이션 온도보다 약 100 ~ 120℃ 정도 높은 경우인 실시예 1 및 2에서 휨 정도가 가장 낮은 것을 확인할 수 있다. 그러나 이와 반대로 리드프레임 면(2b)의 온도를 점착테이프 면(2a)의 온도보다 높게 하여 라미네이션을 행한 비교예 2의 경우에는 휨 정도가 가장 심한 것을 알 수 있다.
따라서 본 발명에 따른 점착테이프와 리드프레임의 라미네이션 방법의 경우 리드프레임(4)에 열이력을 적게 가함으로써 리드프레임의 열팽창/수축을 줄여 라미네이션 이후에 점착테이프가 접착되어 있는 리드프레임(5)의 휨 현상이 감소하게 되는 것이다.
이상에서 본 발명은 상기의 실시예 및 비교예에 대해서만 상세히 설명되었지만 본 발명의 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 명백한 것이며, 이러한 변형 및 수정된 사항은 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1은 핫프레스를 이용한 반도체 제조용 점착테이프를 리드프레임에 라미네이션 방법을 나타낸 단면도.
도 2는 반도체 제조용 점착테이프를 접착한 리드프레임의 휨 현상을 도시한 단면도.
도 3은 리드프레임의 휨 현상을 측정하는 방법을 나타낸 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
1a: 반도체 제조용 점착 테이프 면의 핫프레스
1b: 리드프레임 면의 핫프레스
2a: 반도체 제조용 점착 테이프 면
2b: 리드프레임 면
3: 반도체용 점착 테이프
4: 리드프레임
5: 반도체 제조용 점착테이프가 접착되어 있는 리드프레임
6: 측정대

Claims (8)

  1. 점착테이프와 리드프레임의 라미네이션 방법에 있어서,
    전자부품 제조용 점착테이프와 리드프레임의 라미네이션 공정에서 상기 점착테이프 면과 상기 리드프레임 면의 라미네이션 온도를 다르게 하는 것을 특징으로 하는, 점착테이프와 리드프레임의 라미네이션 방법.
  2. 제1항에 있어서,
    상기 리드프레임 면의 라미네이션 온도는 상기 점착테이프 면의 라미네이션 온도보다 낮은 것을 특징으로 하는, 점착테이프와 리드프레임의 라미네이션 방법.
  3. 제1항에 있어서,
    상기 리드프레임 면의 라미네이션 온도는 상기 점착테이프 면의 라미네이션 온도보다 약 1 ~ 200℃ 낮은 것을 특징으로 하는, 점착테이프와 리드프레임의 라미네이션 방법.
  4. 제1항에 있어서,
    상기 전자부품 제조용 점착테이프는 내열 기재와 상기 내열 기재 상에 점착제 조성물이 도포된 점착제 층을 포함하되,
    상기 점착제 조성물은 페녹시 수지, 열경화제, 에너지선 경화형 아크릴 수지 및 광개시제를 포함하고, 상기 점착제 층은 열경화 및 에너지선에 의해 경화된 것을 특징으로 하는, 점착테이프와 리드프레임의 라미네이션 방법.
  5. 제4항에 있어서,
    상기 내열 기재는, 두께가 5 ~ 100㎛이고, 유리전이 온도가 110 ~ 450℃이며, 100 ~ 200℃에서 기재의 열팽창계수가 1 ~ 35 ppm/℃이고, 상온 탄성률이 1 ~ 10GPa인 것을 특징으로 하는, 점착테이프와 리드프레임의 라미네이션 방법.
  6. 제4항에 있어서,
    상기 점착제 조성물의 유리전이온도는 80 ~ 150℃인 것을 특징으로 하는, 점착테이프와 리드프레임의 라미네이션 방법.
  7. 제4항에 있어서,
    상기 페녹시 수지는 페녹시 수지 또는 변성 페녹시 수지이고, 중량평균 분자량이 1,000 ~ 500,000인 것을 특징으로 하는, 점착테이프와 리드프레임의 라미네이션 방법.
  8. 제4항 내지 제7항 중 어느 한 항에 있어서,
    상기 점착제 조성물은 상기 페녹시 수지 100 중량부 대비 열경화제 5 ~ 20 중량부 및 상기 에너지선 경화형 아크릴 수지 5 ~ 30 중량부를 포함하고, 상기 광 개시제는 상기 에너지선 경화형 아크릴 수지 100 중량부 대비 0.5 ~ 10 중량부를 포함하는 것을 특징으로 하는, 점착테이프와 리드프레임의 라미네이션 방법.
KR1020090083816A 2009-09-07 2009-09-07 점착테이프와 리드프레임의 라미네이션 방법 KR101073698B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020090083816A KR101073698B1 (ko) 2009-09-07 2009-09-07 점착테이프와 리드프레임의 라미네이션 방법
MYPI20094654A MY149076A (en) 2009-09-07 2009-11-04 Lamination method of adhesive tape and lead frame
US12/615,456 US20110056623A1 (en) 2009-09-07 2009-11-10 Lamination method of adhesive tape and lead frame
TW098138217A TW201109406A (en) 2009-09-07 2009-11-11 Lamination method of adhesive tape and lead frame
JP2009266478A JP2011061174A (ja) 2009-09-07 2009-11-24 粘着テープとリードフレームのラミネート方法
CN2009102532435A CN102013402A (zh) 2009-09-07 2009-12-11 粘接带和引线框架的层压方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090083816A KR101073698B1 (ko) 2009-09-07 2009-09-07 점착테이프와 리드프레임의 라미네이션 방법

Publications (2)

Publication Number Publication Date
KR20110026077A true KR20110026077A (ko) 2011-03-15
KR101073698B1 KR101073698B1 (ko) 2011-10-14

Family

ID=43646759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083816A KR101073698B1 (ko) 2009-09-07 2009-09-07 점착테이프와 리드프레임의 라미네이션 방법

Country Status (6)

Country Link
US (1) US20110056623A1 (ko)
JP (1) JP2011061174A (ko)
KR (1) KR101073698B1 (ko)
CN (1) CN102013402A (ko)
MY (1) MY149076A (ko)
TW (1) TW201109406A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375192B1 (ko) * 2012-02-03 2014-03-17 삼성테크윈 주식회사 리드 프레임의 에폭시 블리드 아웃 방지 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502151B2 (en) * 2010-01-31 2013-08-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical proximity sensor package with lead frame
CN105224113B (zh) * 2014-05-30 2019-03-08 长鸿光电(厦门)有限公司 触控装置及其制造方法
JP6200480B2 (ja) * 2015-11-20 2017-09-20 古河電気工業株式会社 集合電線およびその製造方法並びに電気機器
JP6422462B2 (ja) * 2016-03-31 2018-11-14 古河電気工業株式会社 電子デバイスパッケージ用テープ
CN115132633A (zh) * 2021-03-29 2022-09-30 3M创新有限公司 粘接胶带

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01299884A (ja) * 1988-05-28 1989-12-04 Tomoegawa Paper Co Ltd ダイボンディング接着テープ
JP3080095B2 (ja) * 1989-04-19 2000-08-21 ニチバン株式会社 硬化性粘着性樹脂組成物
JP2526666B2 (ja) * 1989-05-29 1996-08-21 日立電線株式会社 リ―ドフレ―ムへのフィルム貼り付け方法
JPH0430562A (ja) * 1990-05-28 1992-02-03 Toppan Printing Co Ltd リードフレームへの樹脂フィルム貼付方法
JP2720752B2 (ja) * 1993-05-14 1998-03-04 日立電線株式会社 フィルム貼り付け方法
JP2870366B2 (ja) * 1993-06-11 1999-03-17 日立電線株式会社 リードフレームへのフィルム貼付け装置
JPH07176679A (ja) * 1993-12-20 1995-07-14 Hitachi Cable Ltd 複合リードフレームの製造方法
KR200174655Y1 (ko) * 1994-04-30 2000-03-02 유무성 반도체 일반 및 LOC(Lead On Chip) 리드프레임의 테이핑장치
JPH1034792A (ja) * 1996-04-19 1998-02-10 Hitachi Chem Co Ltd 複合フィルム及びそれを用いたリードフレーム
JPH10209583A (ja) * 1997-01-27 1998-08-07 Mitsui Chem Inc フレキシブル金属箔ポリイミド積層板
JP4110675B2 (ja) * 1999-06-23 2008-07-02 日立電線株式会社 半導体パッケージ用リードフレームの製造方法
US6700185B1 (en) * 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
US7235593B2 (en) * 2003-08-04 2007-06-26 Rensselaer Polytechnic Institute Command-cure adhesives
JP4319892B2 (ja) 2003-11-07 2009-08-26 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
JP2005244150A (ja) * 2004-01-28 2005-09-08 Ajinomoto Co Inc 樹脂組成物、それを用いた接着フィルム及び多層プリント配線板
US8378017B2 (en) * 2005-12-29 2013-02-19 Designer Molecules, Inc. Thermosetting adhesive compositions
US20090001611A1 (en) * 2006-09-08 2009-01-01 Takeshi Matsumura Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method
KR100844383B1 (ko) * 2007-03-13 2008-07-07 도레이새한 주식회사 반도체 칩 적층용 접착 필름
JP2008277802A (ja) * 2007-04-04 2008-11-13 Hitachi Chem Co Ltd 半導体用接着フィルム、半導体用接着フィルム付きリードフレーム及びこれらを用いた半導体装置
US20100295190A1 (en) * 2007-06-06 2010-11-25 Kazuyuki Mitsukura Photosensitive adhesive composition, film-like adhesive, adhesive sheet, method for forming adhesive pattern, semiconductor wafer with adhesive layer, semiconductor device and method for manufacturing semiconductor device
KR100910672B1 (ko) * 2007-08-03 2009-08-04 도레이새한 주식회사 내열성 점착시트

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375192B1 (ko) * 2012-02-03 2014-03-17 삼성테크윈 주식회사 리드 프레임의 에폭시 블리드 아웃 방지 방법

Also Published As

Publication number Publication date
MY149076A (en) 2013-07-15
JP2011061174A (ja) 2011-03-24
US20110056623A1 (en) 2011-03-10
TW201109406A (en) 2011-03-16
CN102013402A (zh) 2011-04-13
KR101073698B1 (ko) 2011-10-14

Similar Documents

Publication Publication Date Title
KR101075192B1 (ko) 전자부품 제조용 점착테이프
KR101073698B1 (ko) 점착테이프와 리드프레임의 라미네이션 방법
KR100845092B1 (ko) 접착수지 조성물, 접착필름, 다이싱 다이본딩 필름 및반도체 장치
JP2008063551A5 (ja) 電子機器用接着剤組成物、電子機器用接着剤シートおよびそれを用いた電子部品
KR101208082B1 (ko) 반도체 공정용 점착테이프 및 이를 이용한 반도체 장치의 제조방법
KR20120082129A (ko) 전자부품 제조용 점착테이프
KR101147841B1 (ko) 전자부품 제조용 점착테이프
KR101194544B1 (ko) 다이 익스포즈드 플립칩 패키지(ｄｅｆｃｐ)의 몰드 언더필 공정용 점착 마스킹 테이프
KR20170101603A (ko) 내열성이 향상된 전자부품용 점착테이프
JP5541248B2 (ja) 電子部品製造用粘着テープ
CN112930261A (zh) 半导体装置制造用的临时保护膜、卷轴体以及制造半导体装置的方法
KR20220023189A (ko) 점착제의 전사를 방지할 수 있는 전자부품 제조용 점착테이프
KR101382596B1 (ko) 버블 프리 전자부품 제조용 점착테이프
KR102213775B1 (ko) 반도체 몰딩용 에폭시 수지 조성물, 몰딩 필름 및 반도체 패키지
KR20150075493A (ko) 전자부품용 점착테이프
KR20140085714A (ko) 전자부품용 점착테이프
KR20150042015A (ko) 점착력이 향상된 반도체 공정용 내열 점착 마스킹 테이프
KR20200015234A (ko) 우레탄 점착층을 갖는 bga 패키지의 전자파 장애 차폐를 위한 스퍼터링용 점착테이프 및 그 제조방법
KR20140081369A (ko) 전자부품 제조용 점착테이프
KR20160049091A (ko) 전자부품용 점착테이프
CN102965040B (zh) 用于制造电子部件的胶粘带
KR20150100160A (ko) 계면 접착력이 향상된 반도체 공정용 내열 점착 마스킹 테이프
KR100530519B1 (ko) 전자부품용 접착테이프의 제조방법
KR101481710B1 (ko) 전자부품용 점착 조성물 및 그를 이용한 전자부품용 점착 테이프
KR20140086144A (ko) 마스킹 테이프 제조용 점착 조성물 및 이를 포함하는 반도체 공정용 내열 마스킹 테이프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140818

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee