JP4110675B2 - 半導体パッケージ用リードフレームの製造方法 - Google Patents

半導体パッケージ用リードフレームの製造方法 Download PDF

Info

Publication number
JP4110675B2
JP4110675B2 JP17696199A JP17696199A JP4110675B2 JP 4110675 B2 JP4110675 B2 JP 4110675B2 JP 17696199 A JP17696199 A JP 17696199A JP 17696199 A JP17696199 A JP 17696199A JP 4110675 B2 JP4110675 B2 JP 4110675B2
Authority
JP
Japan
Prior art keywords
semiconductor package
manufacturing
lead frame
circuit board
metal frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17696199A
Other languages
English (en)
Other versions
JP2001007267A (ja
Inventor
則明 竹谷
朋 安田
洋典 嶋崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP17696199A priority Critical patent/JP4110675B2/ja
Publication of JP2001007267A publication Critical patent/JP2001007267A/ja
Application granted granted Critical
Publication of JP4110675B2 publication Critical patent/JP4110675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、金属フレームの開口部にフレキシブル回路基板を接着させて半導体パッケージ用リードフレームを製造する半導体パッケージ用リードフレームの製造方法に関し、特にフレキシブル回路基板の反り等の変形を低減するようにした半導体パッケージ用リードフレームの製造方法に関するものである。
【０００２】
【従来の技術】
ＱＦＰ（Quad Flat Package）を製造する従来の製造装置で、ＦＢＧＡ（Fine Pitch Ball Glid Array）といわれるＣＳＰ（Chip Scale Package）の製造が可能となる半導体パケージ用リードフレームの製造方法が望まれている。
従来の半導体パッケージ用リードフレームの製造方法は、金属フレームとフレキシブル回路基板の間に熱硬化性接着剤を配置し、この接着剤を金属フレームの裏面にヒートブロックを接触させることによって加熱して金属フレームにフレキシブル回路基板を接着させている。
【０００３】
【発明が解決しようとする課題】
しかし、従来の半導体パッケージ用リードフレームの製造方法によると、金属フレームがフレキシブル回路基板に比較して高温に加熱されるため、接着後の金属フレームの収縮量が大きくなり、そのため、図４に示すように、フレキシブル回路基板１４のプラスチックテープ（ポリイミド）に反りが生じる。反りを有するフレキシブル回路基板１４に半導体素子１５を搭載すると、半導体素子１５がダメージを受けることがある（１２は金属フレーム）。
【０００４】
従って、本発明の目的は、金属フレームにフレキシブル回路基板を接着した際のフレキシブル回路基板の反り等の変形を低減することができる半導体パッケージ用リードフレームの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は、上記目的を実現するため、金属フレームの開口部上に、該開口部の外周に接着剤を介してフレキシブル回路基板を接着させる半導体パッケージ用リードフレームの製造方法において、前記接着剤を加熱して前記金属フレームと前記フレキシブル回路基板を接着させる際に、前記金属フレームの加熱接着領域の外側を冷却することを特徴とする半導体パッケージ用リードフレームの製造方法を提供する。
【０００６】
上記構成によれば、金属フレームの加熱接着領域を除いて金属フレームを冷却することにより、接着剤を硬化させるための熱を金属フレームの接着剤塗布部を通して接着剤に伝え、他の部分に伝えないようにすることができる。このため、金属フレームの熱膨張は少なくなり、フレキシブル回路基板を接着した後のフレキシブル回路基板の反りの発生を抑制することができる。
【０００７】
【発明の実施の形態】
以下、本発明の半導体パッケージ用リードフレームの製造方法の実施形態を図１を参照して説明する。
金属フレーム１２における接着剤１６の塗布部裏面をヒートブロック２０の支持部２０ａに接触させるとともに、金属フレーム１２における接着剤１６の塗布部外周を冷却ブロック２１で挟み込ませる。そして、フレキシブル回路基板１４における金属フレーム１２との接着部分を金属フレーム１２の接着剤１６の塗布部に重ね、ヒートブロック２０を加熱するとともに、冷却ブロック２１を冷却する。
【０００８】
これにより、金属フレーム１２は、接着剤１６の塗布部のみが加熱され、接着剤１６の塗布部以外の部分は冷却されることになる。このため、金属フレーム１２はほとんど熱膨張せずに、接着剤１６が熱硬化されて、金属フレーム１２とフレキシブル回路基板１４が接着される。したがって、接着後に金属フレーム１２はほとんど収縮しないので、フレキシブル回路基板１４の反りを低減することができる。
以上により、図２に示す半導体パッケージ用リードフレーム１１が完成する。このパッケージ用リードフレーム１１は、搬送用の孔１２ａを有する金属フレーム１２にフレキシブル回路基板１４が接着されている。
【０００９】
次に、図３に示すように、半導体パッケージ用リードフレーム１１に対し、半導体素子１５の搭載、ワイヤボンディング、樹脂封止等の処理を行って、ＢＧＡ型半導体パッケージ３０を作製する。すなわち、フレキシブル回路基板１４の表面にレジスト樹脂３１を塗布し、更に、半導体素子１５を搭載して接着剤４０で接着する。
次いで、半導体素子１５の電極１５ａとフレキシブル回路基板１４のプラスチックテープ１４ｃ上に形成された回路パターン１４ａの接続パッド１４ｂとの間を、ボンディングワイヤ３２によリワイヤボンディングする。更に、半導体素子１５とボンディングワイヤ３２上をモールド樹脂３３又はポッティング材で封止する。
【００１０】
樹脂封止した後、フレキシブル回路基板１４の下面に実装基板などと接続するための外部接続端子として半田ボール３４を取り付ける。回路パターン１４ａの一部は、プラスチックテープ１４ｃを貫く金めっきを施したビアホール１４ｄを通して他側の片面に導出されており、その導出部に半田ボール３４が接続される。
最後に、金属フレーム１２から半導体素子１５単位でフレキシブル回路基板１４を取り外すことにより、単体のＢＧＡ型半導体パッケージ３０が完成する。
なお、本発明は、その対象となる半導体素子に制約は無く、ＤＲＡＭやＳＲＡＭ等のメモリーやＣＰＵやＭＰＵ等のロジック系のいずれにも適用可能である。
【００１１】
【発明の効果】
以上述べたように、本発明によれば、フレキシブル回路基板を反りのない状態に維持することができるので、半導体素子を搭載した後の、例えばモールド時において、半導体素子に与えるダメージを少なくすることができる。よって、半導体パッケージの歩留りを高めることができる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージ用リードフレームの製造方法の実施形態の接着工程を示す概略図である。
【図２】半導体パッケージ用リードフレームを示す平面図である。
【図３】本発明の半導体パッケージ用リードフレームを使用して製造される半導体パッケージの一例を示す断面図である。
【図４】従来の半導体パッケージ用リードフレームの製造方法を示す断面図である。
【符号の説明】
１１ 半導体パッケージ用リードフレーム
１２ 金属フレーム
１３ 開口部
１４ フレキシブル回路基板
１４ａ 回路パターン
１４ｂ 接続パッド
１４ｃ プラスチックテープ
１４ｄ ビアホール
１５ 半導体素子
１６ 接着剤
２０ ヒートブロック
２１ 冷却ブロック
３０ ＢＧＡ型半導体パッケージ
３１ レジスト樹脂
３２ ボンディングワイヤ
３３ モールド樹脂
３４ 半田ボール
４０ 接着剤

Claims (2)

  1. 金属フレームの開口部上に、該開口部の外周に接着剤を介してフレキシブル回路基板を接着させて半導体パッケージ用リードフレームを製造する方法において、前記接着剤を加熱して前記金属フレームと前記フレキシブル回路基板を接着させる際に、前記金属フレームの加熱接着領域の外側を冷却することを特徴とする半導体パッケージ用リードフレームの製造方法。
  2. 前記金属フレームの加熱接着領域の外側を冷却ブロックで挟み込んで冷却することを特徴とする請求項1に記載の半導体パッケージ用リードフレームの製造方法。
JP17696199A 1999-06-23 1999-06-23 半導体パッケージ用リードフレームの製造方法 Expired - Fee Related JP4110675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17696199A JP4110675B2 (ja) 1999-06-23 1999-06-23 半導体パッケージ用リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17696199A JP4110675B2 (ja) 1999-06-23 1999-06-23 半導体パッケージ用リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2001007267A JP2001007267A (ja) 2001-01-12
JP4110675B2 true JP4110675B2 (ja) 2008-07-02

Family

ID=16022752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17696199A Expired - Fee Related JP4110675B2 (ja) 1999-06-23 1999-06-23 半導体パッケージ用リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP4110675B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073698B1 (ko) * 2009-09-07 2011-10-14 도레이첨단소재 주식회사 점착테이프와 리드프레임의 라미네이션 방법

Also Published As

Publication number Publication date
JP2001007267A (ja) 2001-01-12

Similar Documents

Publication Publication Date Title
US6723583B2 (en) Method of manufacturing a semiconductor device using a mold
US6326700B1 (en) Low profile semiconductor package and process for making the same
US6433420B1 (en) Semiconductor package with heat sink having air vent
JP2929273B2 (ja) ボールグリッドアレイ半導体パッケージ用ユニットｐｃｂキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法
US7112048B2 (en) BOC BGA package for die with I-shaped bond pad layout
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US20020180035A1 (en) Semiconductor package with heat sink
US6617525B2 (en) Molded stiffener for flexible circuit molding
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JP3879823B2 (ja) 薄型半導体装置のモールド方法及びそのモールド金型
JPH10326800A (ja) 半導体装置の製造方法及び半導体製造装置用金型
US6576491B1 (en) Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame
US6707167B2 (en) Semiconductor package with crack-preventing member
JP4110675B2 (ja) 半導体パッケージ用リードフレームの製造方法
JP3930162B2 (ja) 半導体装置の製造方法
JPH07321246A (ja) 半導体装置
JP3768690B2 (ja) 剛性部材を有する集合基板、およびこの集合基板から得られた半導体装置
JP2001024142A (ja) 半導体パッケージ用リードフレームの製造方法
KR100924543B1 (ko) 반도체 패키지의 제조 방법
JP3760913B2 (ja) 半導体パッケージ用基板
JPH1117082A (ja) 樹脂封止型半導体装置
JPH10163250A (ja) 半導体装置および半導体装置の製造方法
JPH11163229A (ja) 半導体装置およびその製造方法
JP3560142B2 (ja) 半導体パッケ−ジ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法
EP1205973A1 (en) Low-profile semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees