JP2001007267A - 半導体パッケージ用リードフレームの製造方法 - Google Patents
半導体パッケージ用リードフレームの製造方法Info
- Publication number
- JP2001007267A JP2001007267A JP17696199A JP17696199A JP2001007267A JP 2001007267 A JP2001007267 A JP 2001007267A JP 17696199 A JP17696199 A JP 17696199A JP 17696199 A JP17696199 A JP 17696199A JP 2001007267 A JP2001007267 A JP 2001007267A
- Authority
- JP
- Japan
- Prior art keywords
- metal frame
- semiconductor package
- circuit board
- flexible circuit
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 金属フレームにフレキシブル回路基板を接着
した際のフレキシブル回路基板の反り等の変形を低減す
ることができる半導体パッケージ用リードフレームの製
造方法を提供する。 【解決手段】 接着剤１６を熱硬化させて金属フレーム
１２とフレキシブル回路基板１４を接着させる際に、金
属フレーム１２を冷却する。これにより、接着剤１６を
硬化させるための熱を金属フレーム１２の接着剤塗布部
を通して接着剤１６に伝え、他の部分に伝えないように
することができる。その結果、金属フレーム１２の熱膨
張はほとんど無くなり（金属フレーム１２とフレキシブ
ル回路基板１４の熱膨張をほぼ等しくでき）、フレキシ
ブル回路基板１４を接着した後のフレキシブル回路基板
１４の反りの発生を抑制することができる。
した際のフレキシブル回路基板の反り等の変形を低減す
ることができる半導体パッケージ用リードフレームの製
造方法を提供する。 【解決手段】 接着剤１６を熱硬化させて金属フレーム
１２とフレキシブル回路基板１４を接着させる際に、金
属フレーム１２を冷却する。これにより、接着剤１６を
硬化させるための熱を金属フレーム１２の接着剤塗布部
を通して接着剤１６に伝え、他の部分に伝えないように
することができる。その結果、金属フレーム１２の熱膨
張はほとんど無くなり（金属フレーム１２とフレキシブ
ル回路基板１４の熱膨張をほぼ等しくでき）、フレキシ
ブル回路基板１４を接着した後のフレキシブル回路基板
１４の反りの発生を抑制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、金属フレームの開
口部にフレキシブル回路基板を接着させて半導体パッケ
ージ用リードフレームを製造する半導体パッケージ用リ
ードフレームの製造方法に関し、特にフレキシブル回路
基板の反り等の変形を低減するようにした半導体パッケ
ージ用リードフレームの製造方法に関するものである。
口部にフレキシブル回路基板を接着させて半導体パッケ
ージ用リードフレームを製造する半導体パッケージ用リ
ードフレームの製造方法に関し、特にフレキシブル回路
基板の反り等の変形を低減するようにした半導体パッケ
ージ用リードフレームの製造方法に関するものである。
【０００２】
【従来の技術】ＱＦＰ（Quad Flat Package ）を製造す
る従来の製造装置で、ＦＢＧＡ（FinePitch Ba11 Grid
Array）といわれるＣＳＰ（Chip Scale Package）の製
造が可能となる半導体パッケージ用リードフレームの製
造方法が望まれている。従来の半導体パッケージ用リー
ドフレームの製造方法は、金属フレームとフレキシブル
回路基板の間に熱硬化性接着剤を配置し、この接着剤を
金属フレームにヒートブロックを接触することによって
加熱して金属フレームにフレキシブル回路基板を接着さ
せている。
る従来の製造装置で、ＦＢＧＡ（FinePitch Ba11 Grid
Array）といわれるＣＳＰ（Chip Scale Package）の製
造が可能となる半導体パッケージ用リードフレームの製
造方法が望まれている。従来の半導体パッケージ用リー
ドフレームの製造方法は、金属フレームとフレキシブル
回路基板の間に熱硬化性接着剤を配置し、この接着剤を
金属フレームにヒートブロックを接触することによって
加熱して金属フレームにフレキシブル回路基板を接着さ
せている。
【０００３】
【発明が解決しようとする課題】しかし、従来の半導体
パッケージ用リードフレームの製造方法によると、金属
フレームがフレキシブル回路基板に比較して高温に加熱
されるため、接着後の金属フレームの収縮量が大きくな
り、そのため、図４に示すように、フレキシブル回路基
板１４のプラスチックテープ（ポリイミド）に反りが生
じる。反りを有するフレキシブル回路基板１４に半導体
素子１５を搭載すると、半導体素子１５がダメージを受
けることがある（１２は金属フレーム）。
パッケージ用リードフレームの製造方法によると、金属
フレームがフレキシブル回路基板に比較して高温に加熱
されるため、接着後の金属フレームの収縮量が大きくな
り、そのため、図４に示すように、フレキシブル回路基
板１４のプラスチックテープ（ポリイミド）に反りが生
じる。反りを有するフレキシブル回路基板１４に半導体
素子１５を搭載すると、半導体素子１５がダメージを受
けることがある（１２は金属フレーム）。
【０００４】従って、本発明の目的は、金属フレームに
フレキシブル回路基板を接着した際のフレキシブル回路
基板の反り等の変形を低減することができる半導体パッ
ケージ用リードフレームの製造方法を提供することにあ
る。
フレキシブル回路基板を接着した際のフレキシブル回路
基板の反り等の変形を低減することができる半導体パッ
ケージ用リードフレームの製造方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明は、上記目的を実
現するため、金属フレームにフレキシブル回路基板を接
着剤で接着させて半導体パッケージ用リードフレームを
製造する半導体パッケージ用リードフレームの製造方法
において、前記接着剤を加熱して前記金属フレームと前
記フレキシブル回路基板を接着させる際に、前記金属フ
レームの加熱接着領域を除いて前記金属フレームを冷却
することを特徴とする半導体パッケージ用リードフレー
ムの製造方法を提供する。
現するため、金属フレームにフレキシブル回路基板を接
着剤で接着させて半導体パッケージ用リードフレームを
製造する半導体パッケージ用リードフレームの製造方法
において、前記接着剤を加熱して前記金属フレームと前
記フレキシブル回路基板を接着させる際に、前記金属フ
レームの加熱接着領域を除いて前記金属フレームを冷却
することを特徴とする半導体パッケージ用リードフレー
ムの製造方法を提供する。
【０００６】上記構成によれば、金属フレームの加熱接
着領域を除いて金属フレームを冷却することにより、接
着剤を硬化させるための熱を金属フレームの接着剤塗布
部を通して接着剤に伝え、他の部分に伝えないようにす
ることができる。このため、金属フレームの熱膨張は少
なくなり、フレキシブル回路基板を接着した後のフレキ
シブル回路基板の反りの発生を抑制することができる。
着領域を除いて金属フレームを冷却することにより、接
着剤を硬化させるための熱を金属フレームの接着剤塗布
部を通して接着剤に伝え、他の部分に伝えないようにす
ることができる。このため、金属フレームの熱膨張は少
なくなり、フレキシブル回路基板を接着した後のフレキ
シブル回路基板の反りの発生を抑制することができる。
【０００７】
【発明の実施の形態】以下、本発明の半導体パッケージ
用リードフレームの製造方法の実施形態を図１を参照し
て説明する。金属フレーム１２における接着剤１６の塗
布部裏面をヒートブロック２０の支持部２０ａに接触さ
せるとともに、金属フレーム１２における接着剤１６の
塗布部外周を冷却ブロック２１で挟み込ませる。そし
て、フレキシブル回路基板１４における金属フレーム１
２との接着部分を金属フレーム１２の接着剤１６の塗布
部に重ね、ヒートブロック２０を加熱するとともに、冷
却ブロック２１を冷却する。
用リードフレームの製造方法の実施形態を図１を参照し
て説明する。金属フレーム１２における接着剤１６の塗
布部裏面をヒートブロック２０の支持部２０ａに接触さ
せるとともに、金属フレーム１２における接着剤１６の
塗布部外周を冷却ブロック２１で挟み込ませる。そし
て、フレキシブル回路基板１４における金属フレーム１
２との接着部分を金属フレーム１２の接着剤１６の塗布
部に重ね、ヒートブロック２０を加熱するとともに、冷
却ブロック２１を冷却する。
【０００８】これにより、金属フレーム１２は、接着剤
１６の塗布部のみが加熱され、接着剤１６の塗布部以外
の部分は冷却されることになる。このため、金属フレー
ム１２はほとんど熱膨張せずに、接着剤１６が熱硬化さ
れて、金属フレーム１２とフレキシブル回路基板１４が
接着される。したがって、接着後に金属フレーム１２は
ほとんど収縮しないので、フレキシブル回路基板１４の
反りを低減することができる。以上により、図２に示す
半導体パッケージ用リードフレーム１１が完成する。こ
のパッケージ用リードフレーム１１は、搬送用の孔１２
ａを有する金属フレーム１２にフレキシブル回路基板１
４が接着されている。
１６の塗布部のみが加熱され、接着剤１６の塗布部以外
の部分は冷却されることになる。このため、金属フレー
ム１２はほとんど熱膨張せずに、接着剤１６が熱硬化さ
れて、金属フレーム１２とフレキシブル回路基板１４が
接着される。したがって、接着後に金属フレーム１２は
ほとんど収縮しないので、フレキシブル回路基板１４の
反りを低減することができる。以上により、図２に示す
半導体パッケージ用リードフレーム１１が完成する。こ
のパッケージ用リードフレーム１１は、搬送用の孔１２
ａを有する金属フレーム１２にフレキシブル回路基板１
４が接着されている。
【０００９】次に、図３に示すように、半導体パッケー
ジ用リードフレーム１１に対し、半導体素子１５の搭
載、ワイヤボンディング、樹脂封止等の処理を行って、
ＢＧＡ型半導体パッケージ３０を作製する。すなわち、
フレキシブル回路基板１４の表面にレジスト樹脂３１を
塗布し、更に、半導体素子１５を搭載して接着剤４０で
接着する。次いで、半導体素子１５の電極１５ａとフレ
キシブル回路基板１４のプラスチックテープ１４ｃ上に
形成された回路パターン１４ａの接続パッド１４ｂとの
間を、ボンディングワイヤ３２によリワイヤボンディン
グする。更に、半導体素子１５とボンディングワイヤ３
２上をモールド樹脂３３又はポッティング材で封止す
る。
ジ用リードフレーム１１に対し、半導体素子１５の搭
載、ワイヤボンディング、樹脂封止等の処理を行って、
ＢＧＡ型半導体パッケージ３０を作製する。すなわち、
フレキシブル回路基板１４の表面にレジスト樹脂３１を
塗布し、更に、半導体素子１５を搭載して接着剤４０で
接着する。次いで、半導体素子１５の電極１５ａとフレ
キシブル回路基板１４のプラスチックテープ１４ｃ上に
形成された回路パターン１４ａの接続パッド１４ｂとの
間を、ボンディングワイヤ３２によリワイヤボンディン
グする。更に、半導体素子１５とボンディングワイヤ３
２上をモールド樹脂３３又はポッティング材で封止す
る。
【００１０】樹脂封止した後、フレキシブル回路基板１
４の下面に実装基板などと接続するための外部接続端子
として半田ボール３４を取り付ける。回路パターン１４
ａの一部は、プラスチックテープ１４ｃを貫く金めっき
を施したビアホール１４ｄを通して他側の片面に導出さ
れており、その導出部に半田ボール３４が接続される。
最後に、金属フレーム１２から半導体素子１５単位でフ
レキシブル回路基板１４を取り外すことにより、単体の
ＢＧＡ型半導体パッケージ３０が完成する。なお、本発
明は、その対象となる半導体素子に制約は無く、ＤＲＡ
ＭやＳＲＡＭ等のメモリーやＣＰＵやＭＰＵ等のロジッ
ク系のいずれにも適用可能である。
４の下面に実装基板などと接続するための外部接続端子
として半田ボール３４を取り付ける。回路パターン１４
ａの一部は、プラスチックテープ１４ｃを貫く金めっき
を施したビアホール１４ｄを通して他側の片面に導出さ
れており、その導出部に半田ボール３４が接続される。
最後に、金属フレーム１２から半導体素子１５単位でフ
レキシブル回路基板１４を取り外すことにより、単体の
ＢＧＡ型半導体パッケージ３０が完成する。なお、本発
明は、その対象となる半導体素子に制約は無く、ＤＲＡ
ＭやＳＲＡＭ等のメモリーやＣＰＵやＭＰＵ等のロジッ
ク系のいずれにも適用可能である。
【００１１】
【発明の効果】以上述べたように、本発明によれば、フ
レキシブル回路基板を反りのない状態に維持することが
できるので、半導体素子を搭載した後の、例えばモール
ド時において、半導体素子に与えるダメージを少なくす
ることができる。よって、半導体パッケージの歩留りを
高めることができる。
レキシブル回路基板を反りのない状態に維持することが
できるので、半導体素子を搭載した後の、例えばモール
ド時において、半導体素子に与えるダメージを少なくす
ることができる。よって、半導体パッケージの歩留りを
高めることができる。
【図１】本発明の半導体パッケージ用リードフレームの
製造方法の実施形態の接着工程を示す概略図である。
製造方法の実施形態の接着工程を示す概略図である。
【図２】半導体パッケージ用リードフレームを示す平面
図である。
図である。
【図３】本発明の半導体パッケージ用リードフレームを
使用して製造される半導体パッケージの一例を示す断面
図である。
使用して製造される半導体パッケージの一例を示す断面
図である。
【図４】従来の半導体パッケージ用リードフレームの製
造方法を示す断面図である。
造方法を示す断面図である。
１１ 半導体パッケージ用リードフレーム １２ 金属フレーム １３ 開口部 １４ フレキシブル回路基板 １４ａ 回路パターン １４ｂ 接続パッド １４ｃ プラスチックテープ １４ｄ ビアホール １５ 半導体素子 １６ 接着剤 ２０ ヒートブロック ２１ 冷却ブロック ３０ ＢＧＡ型半導体パッケージ ３１ レジスト樹脂 ３２ ボンディングワイヤ ３３ モールド樹脂 ３４ 半田ボール ４０ 接着剤
フロントページの続き (72)発明者 嶋崎 洋典 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 Ｆターム(参考） 5F044 MM03 MM11 MM16 MM48 MM49 5F067 AA11 AB00 BE10 CC08 DA05 DA07 DE01 DF02
Claims (3)
- 【請求項１】 金属フレームにフレキシブル回路基板を
接着剤で接着させて半導体パッケージ用リードフレーム
を製造する半導体パッケージ用リードフレームの製造方
法において、 前記接着剤を加熱して前記金属フレームと前記フレキシ
ブル回路基板を接着させる際に、前記金属フレームの加
熱接着領域を除いて前記金属フレームを冷却することを
特徴とする半導体パッケージ用リードフレームの製造方
法。 - 【請求項２】 前記金属フレームにおける前記接着剤の
塗布部が、前記金属フレームの開口部の外周部であるこ
とを特徴とする請求項１に記載の半導体パッケージ用リ
ードフレームの製造方法。 - 【請求項３】 前記金属フレームにおける前記接着剤の
塗布部より外側を冷却ブロックによって冷却することを
特徴とする請求項１または２に記載の半導体パッケージ
用リードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17696199A JP4110675B2 (ja) | 1999-06-23 | 1999-06-23 | 半導体パッケージ用リードフレームの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17696199A JP4110675B2 (ja) | 1999-06-23 | 1999-06-23 | 半導体パッケージ用リードフレームの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007267A true JP2001007267A (ja) | 2001-01-12 |
| JP4110675B2 JP4110675B2 (ja) | 2008-07-02 |
Family
ID=16022752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17696199A Expired - Fee Related JP4110675B2 (ja) | 1999-06-23 | 1999-06-23 | 半導体パッケージ用リードフレームの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4110675B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061174A (ja) * | 2009-09-07 | 2011-03-24 | Toray Advanced Materials Korea Inc | 粘着テープとリードフレームのラミネート方法 |
-
1999
- 1999-06-23 JP JP17696199A patent/JP4110675B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061174A (ja) * | 2009-09-07 | 2011-03-24 | Toray Advanced Materials Korea Inc | 粘着テープとリードフレームのラミネート方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4110675B2 (ja) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| JP4705784B2 (ja) | イメージセンサデバイスの製造方法 | |
| US6329220B1 (en) | Packages for semiconductor die | |
| US6309575B1 (en) | Transfer molding method for forming integrated circuit package | |
| JP2010010301A (ja) | 半導体装置及びその製造方法 | |
| WO1998044547A1 (fr) | Procede de production d'un dispositif a semiconducteur | |
| US6617525B2 (en) | Molded stiffener for flexible circuit molding | |
| US6593652B2 (en) | Semiconductor device reinforced by a highly elastic member made of a synthetic resin | |
| US6225703B1 (en) | Semiconductor device | |
| JPH0864725A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3879823B2 (ja) | 薄型半導体装置のモールド方法及びそのモールド金型 | |
| JPH10326800A (ja) | 半導体装置の製造方法及び半導体製造装置用金型 | |
| US6707167B2 (en) | Semiconductor package with crack-preventing member | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001007267A (ja) | 半導体パッケージ用リードフレームの製造方法 | |
| US6869832B2 (en) | Method for planarizing bumped die | |
| JP2001024142A (ja) | 半導体パッケージ用リードフレームの製造方法 | |
| KR100924543B1 (ko) | 반도체 패키지의 제조 방법 | |
| JPH05267503A (ja) | 半導体装置 | |
| JPH11163229A (ja) | 半導体装置およびその製造方法 | |
| JP2002313979A (ja) | インタポーザおよび電子回路装置 | |
| JPH06291221A (ja) | 半導体装置及びその製造方法 | |
| JPH05275570A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060704 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080331 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |