KR20110016448A

KR20110016448A - 배리스터 및 반도체 소자를 포함하는 전기 소자 어셈블리

Info

Publication number: KR20110016448A
Application number: KR1020107028771A
Authority: KR
Inventors: 토마스 페이츠틴거; 건터 엥겔; 악셀 페시나
Original assignee: 에프코스 아게
Priority date: 2008-05-21
Filing date: 2009-05-22
Publication date: 2011-02-17
Also published as: TWI512915B; WO2009141439A1; KR101529365B1; EP2289075A1; JP2011524082A; TW200950027A; JP5607028B2; EP2289075B1; US20110261536A1; US9196402B2; DE102008024480A1

Abstract

반도체 소자(1) 및 캐리어를 포함하는 전기 소자 어셈블리가 개시되며, 캐리어는 높은 열 전도성 세라믹을 함유하고, 배리스터 몸체에 연결된다. 반도체 소자로부터의 열은 적어도 부분적으로 배리스터 몸체에 의해 캐리어(3)로 발산될 수 있다.

Description

배리스터 및 반도체 소자를 포함하는 전기 소자 어셈블리{ELECTRIC COMPONENT ASSEMBLY COMPRISING A VARISTOR AND A SEMICONDUCTOR COMPONENT}

반도체 소자를 위한 열 발산 수단을 포함하는 전기 소자 어셈블리가 기술된다.

DE 10 2007 013 016 A1은 열 전도체를 구비한 배리스터 소자를 개시한다. 일 실시예에 따르면, 발광 다이오드가 배리스터 소자 상에 배열된다.

본 발명은 어셈블리 내의 전기 소자를 위한 열 발산 수단을 기술하는 것을 목적으로 한다.

반도체 소자 및 캐리어를 포함하는 전기 소자 어셈블리가 기술되며, 캐리어는 높은 열 전도성을 가진 세라믹을 포함하고, 적어도 하나의 배리스터 몸체에 연결된다. 이 경우, 반도체 소자로부터의 열은 배리스터 몸체에 의해 적어도 부분적으로 캐리어로 발산된다. 캐리어는 이하 히트 싱크(heat sink)로도 언급된다.

높은 열 전도성 세라믹의 히트 싱크가 제공되며, 바람직하게 히트 싱크는 예를 들어 질화알루미늄, 탄화규소, 산화하프늄 및 산화망간을 포함한다. 높은 열 전도성 세라믹의 히트 싱크는, 높은 열 전도성 필러(filler), 예컨대 금속으로 구성된 매트릭스로 형성될 수 있다. 따라서, 일 실시예에 따르면, 금속 입자는 필러로서 이미 높은 열 전도성을 갖는 세라믹 매트릭스의 히트 싱크 내에 포함된다. 이러한 측정은 히트 싱크의 전체 열 전도성을 더 증가시킨다.

나아가, 히트 싱크는 캐리어의 주변 물질과 다른 물질 구성을 갖는 적어도 하나의 열 전도성 채널을 구비할 수 있다. 특히, 열 전도성 채널은 주면 물질보다 더 높은 열 전도성을 갖는 것이 바람직하다. 이 경우, 열 전도성 채널은 금속 또는 높은 열 전도성의 세라믹을 포함할 수 있다.

일 실시예에 따르면, 히트 싱크는 플레이트 또는 경질의 지지부로 구현된다.

일 실시예에서, 히트 싱크는 히트 싱크에 연결된 소자, 예컨대 반도체 소자 또는 배리스터 몸체와 접촉하는 복수의 전기 단자들을 구비한다. 일 실시예에 따르면, 전기 단자들은 전기적 전도층으로 구현된다. 예로서, 일 실시예에 따르면, 전기적 전도체 트랙이 히트 싱크 상에 배열된다. 각각의 경우, 이들은 방향이 다수번 변경되는 경로를 구비하거나, 평면형의 기하학적인 패턴으로 구현될 수 있다. 이들은 스크린 인쇄에 의해 히트 싱크에 적용될 수 있다. 히트 싱크가 플레이트 또는 경질의 지지부로 구현되는 경우, 전기 단자들은 플레이트의 서로 마주보는 면들 상에 배열될 수 있다. 히트 싱크의 복수의 전기 단자들은 바람직하게 애노드, 캐소드 및/또는 접지부를 포함하며, 일 실시예에 따르면, 히트 싱크의 접지부는 배리스터 몸체에 접촉연결된다. 히트 싱크의 애노드 및 캐소드 접촉부는 배리스터 몸체 또는 반도체 소자의 대응하는 접촉부와 접촉할 수 있다.

일 실시예에 따르면, 히트 싱크 상에 위치한 하부에서, 반도체 소자는 히트 싱크의 전기 단자에 접촉연결되는 외부 전기적 접촉부를 구비한다. 이 경우, 반도체 소자의 외부 전기적 접촉부는 솔더 볼, 특히 플립-칩 접촉 연결부로 구현되는 것이 바람직하다. 이러한 외부 전기적 접촉부는 히트 싱크 상에 반도체 소자가 장착되는 것을 상당히 용이하게 한다. 일 효과적인 실시예에 따르면, 히트 싱크는, 예를 들어 필요한 경우 히트 싱크 상에 적용된 전도체 트랙 구조물에 연결되는 전기적 플레이트-관통 구멍을 구비한다. 따라서, 반도체 소자 및/또는 배리스터 몸체의 전기적 접촉 연결부는 히트 싱크를 통과하여, 예를 들어 인쇄 회로 기판으로 연결될 수 있다.

히트 싱크는, 하나가 다른 하나 위에 배열되고 히트 싱크의 플레이트-관통 구멍에 연결될 수 있는 전도체 트랙들 사이로 형성되는 복수의 층들을 포함한다. 층들은 유전층, 특히 높은 열 전도성의 세라믹층일 수 있다. 층들은 서로 소결될 수 있어, 모노리식형(monolithic) 세라믹 플레이트가 형성된다.

전기 소자 어셈블리의 일 실시예에 따르면, 배리스터 몸체는 소자로 구현되고 히트 싱크 상에 장착되며, 그 일부에 대해 반도체 소자가 배리스터 몸체 상에 장착된다.

배리스터 몸체는 바람직하게 배리스터 세라믹 및 높은 열 전도성 물질 중 적어도 하나로 구성된 복합 물질을 포함하며, 높은 열 전도성 물질은 주로 배리스터 몸체의 비선형 저항 기능을 위해 선택된 배리스터 세라믹과는 다르다. 매트릭스로 형성되는 배리스터 세라믹을 위한 적절한 공식은, 예를 들어 산화아연 - 비스무스 - 안티몬 또는 산화아연 - 프라세오디뮴 화합물이다.

일 실시예에 따르면, 배리스터 세라믹은 메인 소자 또는 화합 물질의 매트릭스로 형성되며, 열 전도성 물질은 상기 매트릭스 내의 필러로 형성된다. 높은 열 전도성 필러의 일 예는 금속이다.

필러는 바람직하게 배리스터 몸체 내에서 높은 열 전도성 입자의 분산으로 제공된다. 언급될 수 있는 적절한 금속은, 특히 100 W/(m*K)보다 큰 열 전도성을 갖는 금속 및/또는 두 번째 및 세 번째 전이금속 주기의 신규한 금속 또는 그 합금을 포함한다. 필러로 제시되는 금속은 바람직하게 은(Ag), 팔라듐(Pd), 백금(Pt), 텅스텐(W), 상기 원소들의 합금 또는 전술한 물질들의 혼합물로부터 선택된다. 적절한 합금은 이들 중 언급된 금속의 합금 및/또는 다른 원소들을 포함한 합금을 포함하며; 은-팔라듐 합금이 예로서 언급될 수 있다.

배리스터 세라믹 내의 필러로 바람직하게 제시되는 금속은 배리스터 몸체로 높은 열 전도성을 제공하는 장점을 가져, 열은 배리스터 몸체 그 자체에 의해 히트 싱크로 발산될 수 있다. 반도체 소자와 배리스터 몸체 간의 전기 단자에 의해 이동하는 열은, 특히 열 전도 방식으로 구현되는 배리스터 몸체에 의해 히트 싱크로 발산될 수도 있다.

일 효과적인 실시예에서, 배리스터 몸체는 배리스터 세라믹과 상이하거나 배리스터 세라믹보다 높은 열 전도성을 갖는 높은 열 전도성의 세라믹을 포함한다. 적절한 세라믹으로는, 예를 들어 질화알루미늄, 탄화규소, 산화하프늄 및 산화망간이 있으며, 이들은 배리스터 몸체 내에 원치않은 크리스탈 방해물(crystalline interruptions)을 형성하지 않으면서 산화아연과 같은 바람직한 배리스터 세라믹과 함께 양호하게 소결될 수 있기 때문에 적절한 세라믹으로 밝혀졌다. 매트릭스로 구현되는 배리스터 세라믹 내의 필러로서 금속이 사용되는 경우와 유사한 방식으로, 추가적인 높은 열 전도성 세라믹이 제시될 수 있다.

배리스터 몸체 내의 필러는, 예를 들어 높은 열 전도성 입자들이 가급적으로 균일하게 분포되도록 제공되는 것이 바람직하다.

배리스터 몸체는, 배리스터 세라믹층 및 상기 배리스터 세라믹층 사이에서 적어도 부분적으로 위치하는 내부 전극층으로 구성된 스택을 포함하는 다층 배리스터로 구현될 수 있다. 다층 배리스터는 소결된 모노리식형 다층 소자인 것이 바람직하다. 주된 부분에 대해서, 개별적인 층의 배리스터 세라믹으로 산화아연이 바람직하게 선택되며, 내부 전극은 은, 팔라듐, 백금, 구리, 니켈 또는 이들 물질들의 합금을 포함할 수 있다.

일 실시예에 따르면, 다층 배리스터로 구현되는 배리스터 몸체의 하나 또는 복수의 층은 산화지르코늄을 포함할 수 있다. 이 경우, 다층 배리스터 중 적어도 기저층(상기 기저층은 세라믹 히트 싱크 상에 위치함)은 산화지르코늄을 함유하는 것이 바람직하다. 그에 의해, 세라믹 히트 싱크 및 전도체 트랙에 대한, 적절한 경우 세라믹 히트 싱크에 대한 다층 배리스터의 스트레이 커패시턴스 영향이 감소될 수 있다. 다층 배리스터의 상부층은 산화지르코늄을 함유하는 층으로 구현될 수도 있다. 이는, 추가적인 소자가 배리스터 몸체 상에 배열되는 경우 유리할 수 있으며, 상기 추가적인 소자는 스트레이 커패시턴스에 의해 방해되지 않도록 의도된다.

임의의 다층 배리스터 대신, 배리스터 몸체는 벌크형 배리스터로 구현될 수 있다. 벌크형 배리스터는 단일 배리스터 블록을 구비하며, 단일 배리스터 블록의 외측에는 상반된 극성들의 외부 접촉부가 제공된다. 그러나, 내부적으로 배리스터 블록은 금속층을 구비하지 않는다.

일 실시예에 따르면, 배리스터 몸체는 복수의 전기 단자들을 구비하며, 복수의 전기 단자들 중 적어도 하나의 제 1 전기 단자는 반도체 소자와 접촉한다. 바람직하게, 상기 전기 단자는 배리스터 몸체 상에서 금속층으로 구현된다. 금속층은 배리스터 몸체의 상측 중 적어도 일 영역 상에 적용될 수 있으며, 예를 들어, 스크린 인쇄에 의해 적용될 수 있다. 전기 단자는 바람직하게 접합가능하다.

복수의 전기 단자들은 히트 싱크 상의 접촉 와이어 및/또는 전도체 트랙에 연결될 수 있다.

소자 어셈블리의 일 실시예에 따르면, 배리스터 몸체의 복수의 전기 단자들은, 제 1 전기 단자와 분리되고 외부를 향해 배리스터 몸체와 접촉하는, 적어도 하나의 제 2 전기 단자를 포함하며, 이는 배리스터 몸체가 상기 제 2 전기 단자에 의해 반도체 소자로부터 고립된 제 2 전기적 전위에 연결됨을 의미한다. 제 2 전기 단자는, 예를 들어 접지 단자일 수 있다. 이 경우, 제 2 전기 단자는 인쇄 회로 기판 상에서 전도체 트랙에 접촉 연결될 수 있다.

제 1 전기 단자 및 제 2 전기 단자 둘 모두는 금속층으로 구현될 수 있다. 금속층으로 구현되는 배리스터 몸체의 전기 단자들은 금, 니켈, 크롬, 팔라듐, 주석 중 적어도 하나를 함유할 수 있다.

소자 어셈블리의 일 실시예에 따르면, 외부를 향하여 배리스터 몸체와 접촉하는 제 2 전기 단자는 배리스터 몸체의 하부 상에 배열되며, 다시 말해, 반도체 소자의 장착 영역과 수직적으로 마주보는 영역 상에 배열된다. 제 2 전기 단자는 예를 들어 결합 패드로 구현될 수 있다.

일 실시예는, 배리스터 몸체의 상부 상에서 제 1 전기 단자로부터 이격되는 방식으로 배열되는 제 2 전기 단자를 제공한다. 이 경우, 두 개의 단자들은, 배리스터 몸체를 반도체 소자 및 접지로 연결시키는 연결선을 포함할 수 있다.

일 실시예는, 반도체 소자와 접촉하면서 동시에 외부를 향해 배리스터 몸체의 접촉을 형성하는 배리스터 몸체의 제 1 전기 단자를 제공하며, 적절한 경우 제 1 전기 단자와 함께 사용되는 연결선이 사용된다.

일 실시예에 따르면, 배리스터 몸체는, 배리스터 몸체의 커패시턴스를 조절하도록 기능할 수 있는 적어도 하나의 내부 전극을 구비한다. 내부 전극은 배리스터 몸체의 층 스택의 층 사이에 배열될 수 있다. 내부 전극은 배리스터를 통하거나 배리스터로부터 발생되는 과전압 또는 서지 전류를 소멸시키는 접지 전극일 수 있다. 내부 전극은 배리스터 몸체의 적어도 하나의 전기 단자에 연결되지만, 이 경우 기계적인 접촉연결이 절대적으로 요구되지는 않는다. 따라서, 내부 전극은 배리스터 몸체 내에서 "플로팅(floating)" 방식으로 배열될 수 있다. 대안적으로, 내부 전극은, 비아(via)로도 지정될 수 있는 적어도 하나의 플레이트-관통 구멍에 의해 적어도 하나의 전기 단자에 연결된다.

일 실시예에 따르면, 복수의 내부 전극들이 배리스터 몸체에 제공되며, 배리스터 몸체의 서로 다른 전기 단자들과 접촉한다. 내부 전극들은 플로팅 방식 또는 외부를 향해 접촉연결되는 방식으로 구현될 수 있다. 상기 전극은, 배리스터 세라믹 또는 유전체에 의해 서로 간에 고립되고, 커패시턴스가 생성될 수 있는 적층 방향으로 공통된 중첩 영역을 구비하는 것이 바람직하다. 일 실시예에 따르면, 내부 전극은 반도체 소자의 장착 영역에 수직하게 구성된다. 이 경우, 배리스터 몸체는 히트 싱크 상에서 장측에 위치할 수 있으며, 다시 말해, 배리스터 몸체의 적층 방향은 히트 싱크의 평면 또는 배리스터 몸체 상에 장착된 반도체 소자의 장착 평면에 평행할 수 있다.

하나의 공통된 전기 단자에 접촉연결되는 배리스터 몸체의 내부 전극은, 각각의 경우, 내부 전극이 배리스터 몸체의 다른 공통된 전기 단자에 접촉연결됨에 따라, 동일한 평면 상에 위치할 수 있다. 이 경우, 내부 전극들 간의 커패시턴스는, 배리스터 몸체 내에서 동일 평면 상에 제공되는 내부 전극들의 상호 마주보는 단부들 사이에 형성된다. 상반된 극성의 내부 전극들은 이 실시예에서 직교 투영 방식으로 중첩되지 않는다.

소자 어셈블리의 일 실시예에 따르면, 반도체 소자는 히트 싱크 상에 장착된다. 이 경우, 상기 소자는 히트 싱크 상에 위치하는 그 하부 상에, 히트 싱크 상의 전기 전도체 트랙에 접촉연결되는 외부 전기 접촉부를 구비하는 것이 바람직하다. 반도체 소자의 상기 외부 전기 접촉부는 솔더볼로 구현되는 것이 바람직하며, 특히, 플립-칩 접촉연결로 구현되는 것이 바람직하다. 이러한 외부 전기 접촉부는 히트 싱크 상에 반도체 소자가 장착되는 것을 용이하게 한다.

반도체 소자가 히트 싱크 상에 장착되는 소자 어셈블리의 실시예에서, 배리스터 몸체는 히트 싱크에 집적될 수 있다. 배리스터가 히트 싱크에 집적됨으로써, 배리스터 몸체는 히트 싱크에 기계적으로 열적으로 연결되며, 적절한 경우 전기적으로도 연결되며, 배리스터 몸체는 히트 싱크의 전기 단자에 연결된다. 따라서, 히트 싱크, 배리스터 몸체 및 반도체 소자가 매우 콤팩트하게 배열될 수 있다.

이 경우, 히트 싱크에 집적된 배리스터 몸체는 바람직하게 제 1 및 제 2 전기 단자에 연결되며, 이들 단자는 예를 들어 히트 싱크의 상호 마주보는 면들 상에 배열될 수 있다. 이 경우, 제 1 전기 단자는 반도체 소자에 대한 전기 단자일 수 있으며, 제 2 전기 단자는 접지 단자일 수 있다. 배리스터 몸체는 히트 싱크 내의 비아로 구현될 수 있다. 이 경우, 비아는 반도체 소자를 향하는 면으로부터 반대면으로 연장될 수 있다. 이러한 소위 복수의 배리스터 비아들은 히트 싱크에 집적될 수 있다. 배리스터 비아는 히트 싱크 내에서 배리스터 물질로 채워지는 구멍으로 구현될 수 있다.

일 실시예에 따르면, 추가적인 소자, 예를 들어 서미스터가 히트 싱크 상에서 반도체 소자를 따라 횡방향으로 배열되며, 추가적인 소자는 히트 싱크의 전기 단자에 의해 접촉연결될 수 있다. 추가적인 소자는 본 명세서에 기술되는 타입의 반도체 소자 또는 일부 다른 전기 소자일 수 있다. 임의의 경우, 히트 싱크는 히트 싱크 상에 배열된 모든 소자들로부터의 열을 발산할 수 있다. 또한, 배리스터 몸체가 추가적인 소자에 접촉연결되는 경우, 추가적인 소자는 과전압으로부터 보호될 수 있다.

히트 싱크가 배열되는 부분에 하우징을 포함하는 소자 어셈블리가 제공된다. 하우징은 배리스터 몸체 및/또는 반도체 소자에 접촉연결되는 적어도 하나의 전기 전도성 부품을 구비하는 것이 바람직하다. 하우징은 히트 싱크를 포함하며, 반도체 소자 및 배리스터 몸체는 하우징의 전기 전도성 부품과 병렬로 연결된다. 하우징의 전기 전도성 부품은 구체적으로 금속층으로 구현될 수 있으며, 예를 들어 전도체 트랙으로 구현될 수 있다. 하우징의 전기 전도성 부품은 바람직하게 알루미늄 또는 구리를 함유한다.

일 실시예에 따르면, 하우징은 절연체에 의해 서로 간에 전기적으로 절연되고, 반도체 소자의 전기 단자, 배리스터 몸체의 전기 단자 및/또는 히트 싱크의 전기 단자에 - 동일한 극성으로 - 접촉연결되는 복수의 전기 전도성 영역을 구비한다.

일 실시예에 따르면, 하우징은 캐리어 및/또는 배리스터 몸체에 열적으로 결합되는 적어도 하나의 열 전도성 영역을 구비한다. 그 결과, 배리스터 몸체 및/또는 캐리어로부터의 열은 하우징을 통해 발산될 수 있다. 이 경우, 하우징의 이러한 열 전도성 영역은 높은 열 전도성 물질, 예컨대 높은 열 전도성 세라믹 또는 금속을 포함할 수 있다.

소자 어셈블리의 일 실시예에 따르면, 소자 어셈블리는 반도체 소자에 연결된 서미스터를 더 포함한다. 그 저항/온도 특성 곡선에 의존하는 방식으로, 서미스터는 반도체 소자의 제어 전류의 조절에 기여하여, 안전하게 동작될 수 있다. 일 실시예에 따르면, 서미스터는 배리스터 몸체 상에 장착되지만, 반드시 장착될 필요는 없다. 대신에, 반도체 소자를 따라 캐리어 또는 히트 싱크 상에 배열되거나 공통된 하우징 내에서 캐리어로부터 분리되어 배열될 수 있다.

반도체 소자는 많은 소자들로부터 선택될 수 있다. 반도체 소자는 LED와 같은 광전 소자, 커패시터 또는 다층 커패시터, PTC 또는 NTC 성질을 갖는 서미스터 또는 다층 서미스터, 다이오드 또는 증폭기일 수 있다. 모든 경우, 배리스터 몸체는 그에 접촉연결되는 반도체 소자를 과전압으로부터 안전하게 보호할 수 있으며, 본 명세서에 기술되는 일부 실시예에 따르면, 반도체 소자로부터의 열을 발산시킬 수도 있다. 또한, 반도체 소자로부터 열을 발산시킬 수 있는 히트 싱크가 항상 제공된다.

반도체 소자로서 LED는 바람직하게 다음과 같은 물질들 중 하나 또는 그 이상으로 구성된다: GaP(gallium phosphide), GaN(gallium nitride), GaAsP(gallium arsenic phosphide), AlGaInP(aluminum gallium indium phosphide), AlGaP(aluminum gallium phosphide), AlGaAs(aluminum gallium arsenide), InGaN(indium gallium nitride), AlN(aluminum nitride), AlGaInN(aluminum gallium indium nitride), ZnSe(tin selenide).

세라믹 히트 싱크를 포함하는 소자 어셈블리는 개별 제품으로서 산업상 이용가능한 장점을 갖는다.

기술된 내용들은 이어지는 도면 및 예시적인 실시예를 참조로 보다 상세하게 설명될 것이다.
도 1은 히트 싱크 상에 장착된 반도체 소자를 포함하는 소자 어셈블리의 단면도를 도시한다.
도 2는 히트 싱크 상에 장착된 반도체 소자 및 그들 사이에 배열된 배리스터 칩을 포함하는 소자 어셈블리의 단면도를 도시한다.
도 3은 배리스터 칩의 내부의 일 가능한 구성을 포함하는, 도 2에 따른 소자 어셈블리를 도시한다.
도 4는 히트 싱크의 내부의 일 가능한 구성을 포함하고, 또한 히트 싱크 상에 장착된 추가적인 소자를 더 포함하는, 도 2에 따른 소자 어셈블리를 도시한다.
도 5는 히트 싱크 상에 장착된 반도체 소자를 포함하고, 하우징을 더 포함하는, 소자 어셈블리를 도시한다.

도 1은 광전 소자 어셈블리를 도시하며, 반도체 소자(1), 예컨대 LED는 캐리어로 구현된 히트 싱크(3) 상에 배열된다. 히트 싱크(3)와 반도체 소자(1) 사이의 전기적 접촉부는, LED의 하부 상에 위치되는 플립-칩 접촉-연결부(5) 및 히트 싱크(3)의 상부의 전기적 단자(4)에 의해 달성된다. 전기적 단자(4)는 히트 싱크의 상부 상에서 서로 이격되어 배치되며, 각각의 경우, 예를 들어 접촉 패드 또는 금속층으로 구현된다. 반도체 소자(1)의 플립-칩 접촉-연결부(5)의 솔더볼은 히트 싱크(3)의 상부의 각각의 전기적 접촉부(4) 상에 배열될 수 있다.

히트 싱크(3) 그 자체는 세라믹 플레이트로 구현된다. 세라믹 플레이트는, 서로 이격되어 배치되는 금속층(4)으로 상부 및 하부 상에 제공되며, 예를 들어, 분리된 전기적 폴(poles)로 히트 싱크 상에 배열된 반도체 소자와 접촉하는 전도체 트랙의 형태로 제공된다. 금속층(4)은 예를 들어 알루미늄을 함유한다.

질화알루미늄을 함유하는 높은 열 전도성 세라믹 플레이트(3)의 서로 마주보는 면 상에 적용되는 전기적 단자(4)는, 예를 들어 플레이트(3) 내에 집적된 각각의 배리스터 비아(2)에 의해 서로 연결된다. 각각의 배리스터 비아는, 예를 들어 매트릭스로서 산화아연을 함유하고, 각각의 경우 필러로서 열 전도성 세라믹 및/또는 금속으로 강화될 수 있으며, 그 결과, 배리스터 몸체의 열 전도성이 증가된다.

히트 싱크의 하부 상에 배열된 전기적 단자(4)는 각각의 배리스터 비아(3)를 접지로 접촉연결시키는 접지 단자일 수 있다. 상부 상에 구비되고 반도체 소자에 접촉연결되는 히트 싱크(3)의 전기적 단자는 애노드 및/또는 캐소드 접촉부로 구현될 수 있다.

도 2는 광전 소자 어셈블리를 도시하며, 칩으로 구현되는 배리스터 몸체(2)는, 상부 상에 구비되는 세라믹 플레이트(3)의 전기적 접촉부(4)에 배열된다. 도 1에 도시된 LED의 경우와 같이, 배리스터 칩(2)은 하부에 히트 싱크의 금속층(4)과 접촉하는 플립-칩 접촉-연결부(미도시)를 구비할 수 있다. 배리스터 칩(2)은, 상부에 부분적으로, 배리스터 칩(2) 상에 장착되는 LED(1)의 하부 상의 전기적 단자(5)와 접촉하는 금속층의 형태로 구성되는 전기적 단자(9a)가 제공된다. 상기 단자는 애노드 또는 캐소드 단자일 수 있다. 배리스터 칩(2)은 벌크형 배리스터로 구현될 수 있으며, 벌크형 배리스터는, 배리스터 세라믹으로 구성되는 단품 기본형 몸체(층은 포함하지 않음), 및 열 전도성을 개선하기 위한 본 명세서에 기술되는 타입의 선택적인 추가적인 첨가물을 포함한다. 배리스터 몸체는, 상기 배리스터 몸체의 내부를 통과하여 LED(1)의 장착 영역으로 수직하게 연장되는 열 전도성 채널(10)(이는 선택적으로 구비될 수 있음)을 구비한다. 열 전도성 채널(10)은 금속으로 채워진 구멍 또는 높은 열 전도성 세라믹으로 채워진 구멍으로 구현될 수 있으며, 상기 열 전도성 세라믹은 주변의 배리스터 세라믹의 열 전도성보다 더 높은 열 전도성을 갖는다.

도 3은, 배리스터 몸체(2)가, 라미네이팅된 세라믹 및 전극층이나 내부 전극(8)의 스택을 포함하는 모노리식형으로 소결된 다층 배리스터로 구현되는, 도 2에 따른 소자의 어셈블리를 도시한다. 각각의 내부 전극 세트의 내부 전극(8), 즉 동일한 극성의 내부 전극의 각 세트는, 이들 내부 전극들에 공통되고 다층 배리스터(2) 내에 집적되는 플레이트-관통 구멍(9b)과 각각 접촉한다. 플레이트-관통 구멍(9b)은 다층 배리스터(2)의 상부로부터 하부로 연장되고, 추가적인 소자 또는 전기적 단자에 접촉연결될 수 있는 전기적 단자 영역을 다층 배리스터의 각 면 상에 형성한다. 예로서, LED(1)의 플립-칩 접촉-연결부(7)의 솔더볼은 배리스터 몸체의 플레이트-관통 구멍(9b)의 노출된 단부 영역 상에 직접적으로 안착된다. 배리스터 몸체(2)의 하부에서, 플레이트-관통 구멍(9b)의 단부 영역은, 세라믹 플레이트(3) 상에 적용되는 금속층(4) 상에 안착된다. 결과적으로, 플레이트-관통 구멍(9b)은 배리스터 몸체(2)의 외부 접촉부로 기능할 수도 있다.

도 4는 광전 소자 어셈블리를 도시하며, LED가 장착되는 배리스터 칩(2)은 높은 열 전도성의 세라믹 플레이트(3) 상에 장착된다. 배리스터 칩을 따라, 추가적인 소자(11), 예를 들어 서미스터가 세라믹 플레이트(3) 상에서 이격되어 배열된다. 서미스터(11) 및 배리스터 칩(2)은 세라믹 플레이트(3)의 상부의 동일한 전기적 단자(4)로 부분적으로 접촉연결되며, 상기 전기적 단자는 금속층으로 구현된다. 서미스터는 유사하게 하부 상에 플립-칩 접촉-연결부를 구비할 수 있다. 서미스터는, 그 온도 및 저항 특성 곡선에 따라, LED 또는 반도체 소자의 제어 전류를 조절하도록 사용된다. 이 경우, 서미스터는 평가 유닛에 연결될 수 있으며, 상기 평가 유닛은 반도체 소자로 공급되는 전류를 조절하기 위해 서미스터의 측정된 값을 사용한다. 제어 전류는, LED가 임의의 서지 전류에 인가되지 않거나 가급적으로 일정한 교류 전류로 구동되도록 조절된다.

열 전도성 세라믹 플레이트(3)는, 세라믹 플레이트(3)의 마주보는 면들에 적용되는 전기적 단자(4)와 접촉하는 복수의 전기적 플레이트-관통 구멍(5)을 구비한다. 세라믹 플레이트(3)는, 배리스터 칩(2)의 수용 영역에 수직하게, 복수의 열적 비아들을 구비하며, 상기 열적 비아들은 유사하게 세라믹 플레이트(3) 상에서 배리스터 칩(2)의 수용 영역에 수직하게 연장되는 열 전도성 채널(6)의 형태로 구성된다. 열적 비아(6)는, 금속 또는 높은 열 전도성 세라믹으로 채워지는 세라믹 플레이트 내 구멍으로 구현될 수 있다.

도 5는 LED(1)의 캐리어로서 높은 열 전도성 세라믹 플레이트(3)를 포함하는 광전 소자 어셈블리를 도시하며, 캐리어(3)는 배리스터 몸체(2)에 연결되며, 배리스터 몸체는 캐리어 내에 배리스터 비아로 집적된다. 소자 어셈블리는 하우징(12)을 구비하며, 하우징의 오목부(13)에서 세라믹 플레이트(3)는 기저부에 수용된다. 반도체 소자(1), 배리스터 몸체(2) 및 세라믹 히트 싱크(3)는, 본 명세서에 기술되는 타입 중 어느 하나에 따른 배열 및 각각의 구성으로 구현될 수 있다.

하우징(12)의 오목부(13)는 바람직하게 LED로부터 발산되는 광에 노출되는 면 상에 반사성 코팅을 구비한다. 그에 의해, 소자 어셈블리로부터 발산되는 광의 전체적인 커플링이 증가될 수 있다. 도 1에도 상세하게 도시되는 세라믹 플레이트(3)의 하부의 전기적 단자는, 하우징(12)의 대응하는 전기적 단자(14c)에 접촉연결되며, 상기 대응하는 전기 단자는 예를 들어 접지 단자이다. 접지 단자(14c)는 절연부(15), 예컨대 하우징에 집적된 절연층에 의해 하우징(12)의 캐소드 단자(14b) 및 애노드 단자(14a)로부터 전기적으로 분리된다. 하우징(12)의 애노드 단자(14a) 및 캐소드 단자(14b)는, 예를 들어 연결선에 의해 반도체 소자(1) 및 배리스터 몸체(2)의 대응하는 단자에 연결될 수 있다. 접지 단자(14c)로 기능하거나 배리스터 몸체(2)에 접촉연결되는 하우징(12)의 해당 영역은, 예를 들어 금속, 예컨대 구리 또는 알루미늄으로 구성될 수 있다. 특히, 낮은 저항의 전기적 전도성을 가지며 광의 개선된 커플링을 위한 높은 반사도를 갖는 금속이 바람직하다.

바람직하게, 히트 싱크(3)는 하우징(12)의 높은 열 전도성 영역에 기계적으로 연결되지만, 하우징에 열적으로 결합되어 하우징이 히트 싱크로부터의 열을 발산시킬 수 있도록 하며, 상기 열은 배리스터 몸체(2) 및/또는 반도체 소자(1)로부터 전달되거나 그로부터 발산되어 외부로 향하게 된다.

1: 반도체 소자
2: 배리스터 몸체
3: 캐리어 또는 히트 싱크
4: 캐리어의 전기적 단자
5: 캐리어의 플레이트-관통 구멍
6: 캐리어의 열 전도성 채널
7: 반도체 소자의 전기적 단자
8: 배리스터 몸체의 내부 전극
9a: 배리스터 몸체의 외부 접촉부
9b: 배리스터 몸체의 플레이트-관통 구멍
10: 배리스터 몸체의 열 전도성 채널
11: 추가적인 전기 소자
12: 하우징
13: 하우징의 오목부
14a: 하우징의 제 1 전기전도성 영역
14b: 하우징의 제 2 전기전도성 영역
14c: 하우징의 제 3 전기전도성 영역
15: 절연층

Claims

반도체 소자(1) 및 캐리어(3)를 포함하며, 상기 캐리어는 열 전도성 세라믹을 함유하고 적어도 하나의 배리스터 몸체(2)에 연결되며, 상기 반도체 소자로부터의 열은 적어도 부분적으로 상기 배리스터 몸체에 의해 상기 캐리어(3)로 발산될 수 있는 전기 소자 어셈블리.
제 1항에 있어서,
상기 캐리어(3)는: 질화알루미늄, 탄화규소, 산화하프늄, 산화망간으로부터 선택되는 적어도 하나의 물질을 함유하는 전기 소자 어셈블리.
제 1항 또는 제 2항에 있어서,
상기 캐리어(3)는, 상기 캐리어의 주변 물질과 상이한 물질 구성을 갖는 적어도 하나의 열 전도성 채널(3)을 구비하는 전기 소자 어셈블리.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 배리스터 몸체(2)는 상기 캐리어(3) 상에 장착되고, 상기 반도체 소자(1)는 상기 배리스터 몸체 상에 장착되는 전기 소자 어셈블리.
제 4항에 있어서,
상기 배리스터 몸체(2)는 다층 배리스터로 구현되는 전기 소자 어셈블리.
제 4항 또는 제 5항에 있어서,
상기 배리스터 몸체(2)는, 상기 반도체 소자(1)로부터의 열이 상기 캐리어(2)로 발산될 수 있는 적어도 하나의 열 전도성 채널(10)을 포함하는 전기 소자 어셈블리.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 배리스터 몸체(2)는 상기 캐리어(3) 내에 집적되는 전기 소자 어셈블리.
제 1항 내지 제 7항 중 어느 한 항에 있어서,
상기 캐리어(3)는 복수의 전기적 단자들(4)을 구비하며, 적어도 하나의 제 1 전기적 단자는 상기 반도체 소자(1)로의 전기적 연결을 형성하고, 적어도 하나의 제 2 전기적 단자는 외부로의 전기적 연결을 형성하는 전기 소자 어셈블리.
제 8항에 있어서,
상기 배리스터 몸체(2)는 상기 캐리어(3) 내에 집적되고, 상기 캐리어(3)의 상기 제 1 및 제 2 전기적 단자에 연결되는 전기 소자 어셈블리.
제 9항에 있어서,
상기 배리스터 몸체(2)는 비아(via)로 구현되는 전기 소자 어셈블리.
제 1항 내지 제 10항 중 어느 한 항에 있어서,
상기 배리스터 몸체(2)는 적어도, 매트릭스로서 배리스터 세라믹 및 필러로서 열 전도성 물질로 구성되는 복합 물질을 함유하는 전기 소자 어셈블리.
제 1항 내지 제 11항 중 어느 한 항에 있어서,
상기 배리스터 몸체(2)는 적어도 하나의 내부 전극(8)을 구비하는 전기 소자 어셈블리.
제 1항 내지 제 12항 중 어느 한 항에 있어서,
상기 캐리어(3)는 하우징(12) 내에 집적되며, 상기 하우징은, 상기 캐리어에 연결되고 상기 캐리어에 열적으로 결합되는 열 전도성 영역을 구비하는 전기 소자 어셈블리.
제 1항 내지 제 13항 중 어느 한 항에 있어서,
상기 반도체 소자(1)는: 광전 소자, LED, 커패시터, 다층 커패시터, 서미스터, 다층 서미스터, 다이오드, 증폭기로부터 선택되는 전기 소자 어셈블리.
제 1항 내지 제 14항 중 어느 한 항에 있어서,
저항/온도 특성 곡선에 따라 상기 반도체 소자(1)의 제어 전류의 조절에 기여하는 서미스터를 더 포함하는 전기 소자 어셈블리.