KR20100105400A - 세라믹 기판 금속 피복 방법 - Google Patents

세라믹 기판 금속 피복 방법 Download PDF

Info

Publication number
KR20100105400A
KR20100105400A KR1020100021781A KR20100021781A KR20100105400A KR 20100105400 A KR20100105400 A KR 20100105400A KR 1020100021781 A KR1020100021781 A KR 1020100021781A KR 20100021781 A KR20100021781 A KR 20100021781A KR 20100105400 A KR20100105400 A KR 20100105400A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
metal layer
metal
coating
technique
Prior art date
Application number
KR1020100021781A
Other languages
English (en)
Inventor
웬-흐신 린
치-젠 리우
Original Assignee
홀리 스톤 엔터프라이즈 코포레이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홀리 스톤 엔터프라이즈 코포레이션 리미티드 filed Critical 홀리 스톤 엔터프라이즈 코포레이션 리미티드
Publication of KR20100105400A publication Critical patent/KR20100105400A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/89—Coating or impregnation for obtaining at least two superposed coatings having different compositions
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/52—Multiple coating or impregnating multiple coating or impregnating with the same composition or with compositions only differing in the concentration of the constituents, is classified as single coating or impregnation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 경제적으로 세라믹 회로 기판을 제조하는 세라믹 기판 금속 피복 방법에 관한 것으로서, 비대전 세라믹 기판을 세정하고, 세라믹 기판의 표면을 거칠게 하도록 에칭하고, 음극(또는 양극) 실리콘 함유 나노 입자형 표면 활성제를 세라믹 기판상에 코팅하고, 세라믹 기판 상에 양극(또는 음극) 제1 금속층을 코팅한다.

Description

세라믹 기판 금속 피복 방법{CERAMIC SUBSTRATE METALLIZATION PROCESS}
본 발명은 세라믹 회로 기판 조립에 관한 것으로서, 보다 상세히는 세라믹 기판의 표면을 거칠게하는 공정에 의해서 비대전 세라믹 기판의 표면 상에 금속층을 형성하고 세라믹 기판의 거친 표면에 나노 입자형 표면 활성제로 코팅하고, 코팅 기술에 의해서 세라믹 기판 상에 금속 박막 필름을 증착시키는 세라믹 기판 금속 피복 방법에 관한 것이다.
기술의 발전과 더 나은 생활을 추구하는 사람들의 열망으로, 제품 적용은 점점 중요해 진다. 결과적으로, 새로운 재료는 시장 요구를 만족시키도록 연속적으로 개발된다. 제조자들은 휴대용 전자 제품(휴대폰, 미니 노트북 등)에 사용하도록 작은 패키지 사이즈를 가지고 전송과 열분산 효율이 좋은 IC 패키지를 조립하는데 투자한다. 오늘날, 세라믹 기판은 전기 절연, 고 화학 안정성, 우수한 전자기 특성, 고경도, 고 마모 저항성 및 온도 저항 특성을 가진 전자 장치용의 다른 종래의 기판 재료를 대체하도록 널리 사용되고 있다. 그러나, 세라믹 회로 기판의 회로층은 미리 준비된 세라믹 기판의 표면상에 금속 재료를 본딩하도록 열압착 기술에 의해서 형성된다. 이 방법에 따르면, 회로층은 소정의 두께를 가지며, 산화구리는 정션에서 형성되는 경향이 있고, 열저항에서 급격한 상승이 일어난다. 박막 금속회로층이 이루어지면, 회로층은 열압축 동안 파손될 수 있고, 생산 질을 저하시키고 제조 비용을 증가시킨다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로, 본 발명의 목적은 세라믹 기판의 표면을 거칠게하는 공정에 의해서 비대전 세라믹 기판의 표면 상에 금속층을 형성하고 세라믹 기판의 거친 표면에 나노 입자형 표면 활성제로 코팅하고, 코팅 기술에 의해서 세라믹 기판 상에 금속 박막 필름을 증착시키는 세라믹 기판 금속 피복 방법을 제공하는데 있다.
본 발명에 따른 세라믹 기판 금속 피복 방법의 일예로서, 비대전 세라믹 기판(예를들어, AIN/A1203/LTTC)이 준비되고 증류수로써 세정되며, 세정된 세라믹 기판의 표면은 에칭 기술에 의해서 거칠게 되고, 세라믹 기판의 거친 표면상에 음극 나노 입자형 표면 활성제가 코팅되고, 코팅 기술에 의해 세라믹 기판 상에 양극 제1 금속층(예를들어 Si/Ni/Cr, Fe/Co 또는 Fe/Co/Ni)을 코팅한다. 이 조립 방법은 간단하고 경제적이다. 양극-음극 인력에 의해서, 제1 금속층은 세라믹 기판에 양극으로 본딩된다.
본 발명의 다른 일예에 따르면, 제1 금속층상에 제2 금속층이 코팅되고, 제2 금속층 상에 드라이 필름이 본딩되고, 에칭 기술이 드라이 필름, 제2 금속층 및 제1 금속층을 미리 설정된 회로 패턴에 따라 에칭하도록 적용되고, 미리 설정된 두께에 따라 패턴화된 제2 금속층 상에 금속 재료를 코팅하는 코팅 기술을 적용된다. 따라서, 세라믹 회로 기판은 높은 전도성 및 열분산 특징을 가진다. 더욱이, 코팅 기술은 진공 증착, 화학 증기 증착, 스퍼터 증착 또는 화학 도금일 수 있다.
본 발명에 따른 세라믹 기판 금속 피복 방법은 다음과 같은 장점 및 특징을 가진다:
1. 세라믹 기판(1)의 표면 상에 나노 입자형 표면 활성제(2)를 카바링하여 제1 금속층(3)의 박막 필름의 증착을 세라믹 기판(1)의 표면상에 이루어지게 하므로 시장 요구 조건을 충족시킨다.
2. 세라믹 기판(1)의 표면 상에 나노 입자형 표면 활성제(2)를 카바링하여 여러가지 금속재료 중 하나로부터 이루어진 제1 금속층(3)이 진공 증착, 화학 증기 증착, 스퍼터 증착 또는 화학 도금을 포함하는 경제적인 여러 코팅 기술 중 하나에 의해서 세라믹 기판(1)의 표면상에 형성하여, 조립 비용을 절감한다.
3. 세라믹 기판(1)상에 제1 금속층(3)의 코팅 후에, 금속 재료중 어느 하나 또는 합금으로 이루어진 하나 이상의 제2 금속층(4)이 여러 코팅 기술의 하나에 의해서 제1 금속층(3) 상에 코팅되어 시장 요구 조건을 만족한다. 넓은 범위의 금속 재료는 여러가지 적용에 대해 여러가지 요구조건을 만족하도록 하나 이상의 제2 금속층(4)에 선택적으로 사용될 수 있다.
결론적으로 본 발명은 나노 입자형 표면 활성제(2)의 층으로써 비대전 세라믹 기판(1)의 표면을 코팅하는 것이고, 미리 설정된 회로 패턴에 따라 제1금속층이 에칭된 후에 제1 금속층(3) 상에 하나 이상의 제2 금속층(4)의 증착과 제1 금속층(3)의 박막 필름의 증착을 위하여 음극 또는 양극 표면층을 형성한다. 따라서, 본 발명은 여러가지 세라믹 회로 기판을 실질적으로 이루게 하고, 여러 적용으로 여러가지 요구조건을 충족시키므로 경제적이다.
여기에서 설명한 것은 본 발명에 따른 세라믹 기판 금속 피복 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 본 실시예에 한정되지 않고, 이하의 특허청구의 범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 본 발명에 따른 세라믹 기판 금속 피복 방법의 플로우챠트
도 2는 본 발명에 따른 세라믹 기판 금속 피복 방법의 상세 플로우챠트
도 3은 본 발명(Ⅰ)에 따른 세라믹 회로 기판의 조립도
도 4는 본 발명(Ⅱ)에 따른 세라믹 회로 기판의 조립도
도 1, 2, 3, 및 4를 참조하면, 본 발명에 따른 세라믹 기판 금속 피복 방법은 다음과 같은 단계를 포함한다:
(100) 세라믹 기판(1)의 표면을 세정하고, 세라믹 기판(1)의 표면을 거칠게 하도록 에칭 기술을 채택하는 단계,
(101) 세라믹 기판(1)의 표면의 성질을 변경하도록 나노 입자형 표면 활성제(2)의 층으로 세라믹 기판(1)의 표면을 피복하는 단계,
(102) 소정의 기판(1)이 제1 금속층(3)을 유지하도록 나노 입자형 표면 활성제(2) 상에 제1 금속층(3)을 카바하는 코팅 기술을 채택하는 단계,
(103) 제1 금속층(3) 상에 적어도 하나의 제2 금속층(4)을 카바하는 코팅 기술을 채택하는 단계,
(104) 제2 금속층(4)에 드라이 필름(5)을 본딩하는 단계,
(105) 미리 설정된 회로 패턴에 따라 부분적으로 드라이 필름(5), 제2 금속층(4) 및 제1 금속층(3)을 제거하는 에칭 기술을 채택하는 단계,
(106) 드라이 필름(5)의 나머지 부분을 제거하고, 니켈층, 금/은 층으로 패턴화된 제2 금속층(4)의 상부 표면을 코팅하고, 회로 기판의 제조를 마감하는 단계.
세라믹 기판(1)은 어떠한 음극 또는 양극을 포함하지 않는 무기 재료이다. 세라믹 기판 금속 피복 방법의 수행 동안, 세라믹 기판(1)은 증류수 또는 세정수와 같은 순수 워터로써 세정되고, 에칭 기술은 금속 코팅을 위한 세라믹 기판(1)의 표면을 거칠게 하도록 세라믹 기판(1)에 적용된다. 예를들어 마이크로에칭 기술에 의해 세라믹 표면을 거칠게 에칭한다. 그런 다음, 세라믹 기판(1)의 표면은 나노 입자형 실리콘 함유 표면 활성제(2) 층으로 코팅되고, 세라믹 기판(1)의 표면의 성질을 변형하고, 세라믹 기판(1)의 표면 상에 분자 필름을 형성하여 표면 장력을 저하시키고 모세관 인력을 감소시킨다. 분자 필름은 세라믹 기판(1) 내로 투과하여 젖게하여, 다음의 공정에서 거품의 생성을 피하게 된다. 세라믹 기판(1)의 표면 성질을 변경시키기 위한 나노 입자형 실리콘 함유 표면 활성제(2) 층과 유기 양이온의 활성화에 의해서, SiO2(이산화규소) 표면은 음이온 함유 상태로부터 양이온 함유 상태로 변경되어, 음이온 계면활성제가 세라믹 기판(1)의 표면의 성질의 변경시키도록 본딩된다. 유기체 변형은 다음에 의해 달성된다.
SiOH + 2Ca2+ → SiOCa+ + 2H+
SiOCa+ + 2e- → SiOCa+ . e-
(표면 유기 변형 반응)
그러므로, 세라믹 기판(1)에서 음극 나노 입자형 표면 활성제(2)는 양극 제1 금속층(3)을 끌고, 양극-음극 인력 효과를 형성한다. 따라서, 나노 입자형 표면 활성제(2)는 세라믹 기판(1)과 양극 제1 금속층(3) 사이에서 본딩 매개체로서 기능한다. 더욱이, 상술한 코팅 기술은 진공 증착, 화학증기증착, 스퍼터 증착 또는 화학 도금일 수 있고, 여러가지 금속 재료의 어떤 것의 제1 금속층(3)이 세라믹 기판(1)의 표면 상에 카바되게 한다.
코팅 동안, 제1 금속층(3)은 불활성 기체의 이온화가 방전 플라즈마를 생성하도록 변형된 세라믹 기판(1) 상에 직류 또는 고주파 전자기의 형성이 이루어지게 하여, 이온화된 이온과 전극 사이에 고속 충격이 발생하여, 세라믹 기판(1)의 표면 상에 금속 분자의 증착이 일어나게 된다. 따라서, 제1 금속층(3)은 원하는 두께에 따라 세라믹 기판(1)의 표면상에 카바된다. 세라믹 기판(1)의 두께는 0.01~1㎛ 일 수 있다. 제1 금속층(3)은 Si/Ni/Cr 합금, Fe/Co 합금 또는 Fe/Co/Ni 합금일 수 있다.
나노 입자형 표면 활성제(2)는 양극 제1 금속층(3)을 끌도록 음극화될 수 있다. 대안적으로, 나노 입자형 표면 활성제(2)는 음극 제1 금속층(3)을
끌도록 양극화될 수 있다. 음양극 인력 효과로 인하여, 나노 입자형 표면 활성제(2)는 제1 금속층(3)이 세라믹 기판(1)에 양극으로 본딩되도록 본딩 매개체 역할을 한다.
세라믹 기판(1) 상에 제1 금속층(3)의 코팅 후에, 제2 금속층(4)(동 또는 다른 순수 금속 또는 금속 합금으로 이루어진)은 코팅 기술에 의해서 제1 금속층(3)에 본딩되어, 세라믹 기판(1) 상에 금속 재료의 두께를 증대시키고 금속 재료의 구조를 컴팩트하게 한다. 따라서, 여러 금속 재료의 여러가지 두께는 여러 적용을 위하여 여러 시장 요구 조건에 맞도록 세라믹 기판(1)에 본딩될 수 있다. 금속 재료에 대해서는 엄격한 제한이 없다. 더욱이, 제1 금속층(3)과 제2 금속층(4)의 코팅은 진공 증착, 화학 증기 증착, 스퍼터 증착 또는 화학 도금에 의해서 이루어질 수 있다. 고가의 코팅 방법을 채택하는 것이 필요하지 않다. 그러므로, 본 발명은 세라믹 회로 기판의 조립을 촉진시키고, 조립 비용을 절감시킨다.
더욱이, 제2 금속층(4)에 본딩되는 드라이 필름(5)은 포토폴리머 수지일 수 있다. 미리 설정된 회로 패턴에 따라 준비된 포토 마스크의 양 플레이트는 제2 금속층(4)의 상부면에서 드라이 필름(5) 상에 위치하고, 노출되는 기기는 진공화, 압축, 및 자외선 단계를 거치도록 작동된다. 자외선 방사 단계는 드라이 필름(5) 상으로 자외선을 방사하여, 드라이 필름(5)의 광중합을 이루게 한다. 포토마스크의 마스킹 효과로 인하여, 자외광선은 미리 설정된 회로 패턴에 대응하는 부분에 도달하지 않아 개발자는 제1 금속층(3)과 제2 금속층(4)의 대응 부분과 드라이 필름(5)의 비중합 부분을 에칭하도록 하였다. 물리적 및 화학적 스트립핑 기술에 의해서, 원하는 회로 패턴이 생성된다. 더욱이, 제2 금속층(4)이 동으로 이루어지기 때문에, 높은 전기 전도성 및 열분산 특성을 가진다. 에칭된 제2 금속층(4)으로부터 잔여 드라이 필름의 제거 후에, 패턴된 제2 금속층(4)은 니켈층으로 코팅되고 그런 다음 고주파 적용을 위하여 금, 팰라듐 또는 실버 층으로 코팅된다. 니켈의 코팅층은 제2 금속층(4)으로부터 금, 팰라듐 또는 은 층으로 동의 전이를 방지한다.
1 : 세라믹 기판 2 : 나노 입자형 표면 활성제
3 : 제1 금속층 4 : 제2 금속층
5 : 드라이 필름

Claims (14)

  1. (a) 워터로써 세라믹 기판을 세정하고, 세라믹 기판의 표면을 거칠게 하도록 에칭 기술을 적용하는 단계와,
    (b) 상기 세라믹 기판의 거친 표면상에 음극 나노 입자형 표면 활성제를 코팅하는 단계, 및
    (c) 상기 세라믹 기판 상에 양극 제1 금속층을 코팅하는 코팅 기술을 적용하는 단계
    로 구성되어, 세라믹 기판의 표면상에 금속의 박막 필름을 형성하는 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  2. 제1항에 있어서,
    (d) 상기 (c) 단계의 완성 후에 상기 양극 제1 금속층상에 제2 금속층을 코팅하는 코팅 기술을 적용하는 단계,
    (e) 상기 제2 금속층 상에 드라이 필름을 본딩하고, 미리 설정된 회로 패턴에 따라 상기 드라이 필름, 제2 금속층 및 제1 금속층을 에칭하고, 패턴화된 제2 금속층으로부터 잔여 드라이 필름을 제거하는 단계, 및
    (f) 미리 설정된 두께에 따라 상기 패턴화된 제2 금속층 상에 금속 재료를 코팅하는 코팅 기술을 적용하는 단계
    를 더 포함하는 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  3. 제1항에 있어서,
    상기 세라믹 기판의 표면을 거칠게 하는 에칭 기술은 마이크로에칭 기술인 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  4. 제1항에 있어서,
    상기 세라믹 기판을 세정하는데 사용되는 워터는 순수 증류수인 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  5. 제1항에 있어서,
    상기 나노 입자형 표면 활성제는 나노 입자형 실리콘 함유 표면 활성제인 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  6. 제1항에 있어서,
    상기 제1 금속층은 0.01~1㎛ 이내의 두께를 가지는 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  7. 제1항에 있어서,
    상기 제1 금속층은 Si/Ni/Cr 합금, Fe/Co 합금 또는 Fe/Co/Ni 합금의 금속 합금 중의 어느 하나로 이루어진 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  8. (a) 워터로써 세라믹 기판을 세정하고, 세라믹 기판의 표면을 거칠게 하도록 에칭 기술을 적용하는 단계와,
    (b) 상기 세라믹 기판의 거친 표면상에 양극 나노 입자형 표면 활성제를 코팅하는 단계, 및
    (c) 상기 세라믹 기판 상에 음극 제1 금속층을 코팅하는 코팅 기술을 적용하는 단계
    로 구성되어, 세라믹 기판의 표면상에 금속의 박막 필름을 형성하는 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  9. 제8항에 있어서,
    (d) 상기 (c) 단계의 완성 후에 상기 음극 제1 금속층상에 제2 금속층을 코팅하는 코팅 기술을 적용하는 단계,
    (e) 상기 제2 금속층 상에 드라이 필름을 본딩하고, 미리 설정된 회로 패턴에 따라 상기 드라이 필름, 제2 금속층 및 제1 금속층을 에칭하고, 패턴화된 제2 금속층으로부터 잔여 드라이 필름을 제거하는 단계, 및
    (f) 미리 설정된 두께에 따라 상기 패턴화된 제2 금속층 상에 금속 재료를 코팅하는 코팅 기술을 적용하는 단계
    를 더 포함하는 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  10. 제8항에 있어서,
    상기 세라믹 기판의 표면을 거칠게 하는 에칭 기술은 마이크로에칭 기술인 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  11. 제8항에 있어서,
    상기 세라믹 기판을 세정하는데 사용되는 워터는 순수 증류수인 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  12. 제8항에 있어서,
    상기 나노 입자형 표면 활성제는 나노 입자형 실리콘 함유 표면 활성제인 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  13. 제8항에 있어서,
    상기 제1 금속층은 0.01~1㎛ 이내의 두께를 가지는 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
  14. 제8항에 있어서,
    상기 제1 금속층은 Si/Ni/Cr 합금, Fe/Co 합금 또는 Fe/Co/Ni 합금의 금속 합금 중의 어느 하나로 이루어진 것을 특징으로 하는 세라믹 기판 금속 피복 방법.
KR1020100021781A 2009-03-19 2010-03-11 세라믹 기판 금속 피복 방법 KR20100105400A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098108995 2009-03-19
TW098108995A TW200948749A (en) 2009-03-19 2009-03-19 Metallization processing method of ceramic substrate

Publications (1)

Publication Number Publication Date
KR20100105400A true KR20100105400A (ko) 2010-09-29

Family

ID=42664263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100021781A KR20100105400A (ko) 2009-03-19 2010-03-11 세라믹 기판 금속 피복 방법

Country Status (5)

Country Link
US (1) US20100237037A1 (ko)
JP (1) JP2010226104A (ko)
KR (1) KR20100105400A (ko)
DE (1) DE102010011021A1 (ko)
TW (1) TW200948749A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2403019A2 (en) 2010-06-29 2012-01-04 LG Innotek Co., Ltd. Light emitting device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419718B2 (en) * 2014-08-18 2016-08-16 Cisco Technology, Inc. Aligning optical components in a multichannel receiver or transmitter platform
CN111517764A (zh) * 2019-06-19 2020-08-11 贝国平 一种氧化物陶瓷复合材料选择性金属化的方法
CN117602950B (zh) * 2023-11-23 2024-05-14 东华大学 一种柔性金属化陶瓷纳米纤维叉指电极的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142192A (ja) * 1984-08-03 1986-02-28 オ−ケ−プリント配線株式会社 セラミツク基板の製造方法
JPH075408B2 (ja) * 1986-01-25 1995-01-25 日本ハイブリツドテクノロジ−ズ株式会社 セラミックスのメタライズ組成物、メタライズ方法及びメタライズ製品
JPH0796702B2 (ja) * 1988-10-08 1995-10-18 松下電工株式会社 無機質基板のメタライゼーションの方法
JP3765990B2 (ja) * 2001-03-16 2006-04-12 住友重機械工業株式会社 導体の形成方法及び装置
JP3922378B2 (ja) * 2004-03-30 2007-05-30 セイコーエプソン株式会社 配線基板の製造方法
JP4507893B2 (ja) * 2005-01-21 2010-07-21 リコープリンティングシステムズ株式会社 配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2403019A2 (en) 2010-06-29 2012-01-04 LG Innotek Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
DE102010011021A1 (de) 2010-09-30
US20100237037A1 (en) 2010-09-23
JP2010226104A (ja) 2010-10-07
TW200948749A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
JP4706690B2 (ja) 回路基板及びその製造方法
TWI683745B (zh) 附有膜之玻璃板、觸控感測器、膜及附有膜之玻璃板之製造方法
CN100414682C (zh) 成膜方法、电子器件及电子仪器
TW201247065A (en) A non-deleterious technique for creating continuous conductive circuits upon the surfaces of a non-conductive substrate
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2007317887A (ja) スルーホール電極の形成方法
KR20110056215A (ko) 고정밀 세라믹 기판 제조 방법
KR20100105400A (ko) 세라믹 기판 금속 피복 방법
KR20110056212A (ko) 세라믹 기판 제조 방법
KR100867756B1 (ko) 고속/고밀도 마그네트론 스퍼터링 법을 이용한 세라믹인쇄회로기판의 원판 제조 방법
JP2008270804A (ja) キャパシタ及びその製造方法
TW200407057A (en) Method for the manufacture of printed circuit boards with integral plated resistors
JP4543943B2 (ja) 半導体装置用リードフレームの製造方法
CN105321826B (zh) 半导体装置的制造方法以及半导体装置
CN103596374A (zh) 在柔性电路板上形成导电线路的方法
US7597813B2 (en) Element substrate and method of manufacturing the same
JP5246521B2 (ja) ウェットエッチングを採用した電子部品の製造方法、電子部品及びハードディスク用サスペンション
JP2016119396A (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
CN102010233A (zh) 陶瓷基板的金属化制作方法
CN102695376A (zh) 线路结构的制作方法
KR101045364B1 (ko) 고방열 금속판을 이용한 피씨비 제조방법
KR100585032B1 (ko) 플라즈마 처리장치의 전극구조 및 제조방법
KR100783297B1 (ko) 마스크 증착 공정에 사용되는 실리콘 마스크
KR20060122591A (ko) 금속층과의 접착력 향상을 위한 연성필름 및 이를 이용한연성금속 적층판
CN101131896A (zh) 分立的形成于箔上的薄型电容器的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application