CN100414682C - 成膜方法、电子器件及电子仪器 - Google Patents

成膜方法、电子器件及电子仪器 Download PDF

Info

Publication number
CN100414682C
CN100414682C CNB2005100921500A CN200510092150A CN100414682C CN 100414682 C CN100414682 C CN 100414682C CN B2005100921500 A CNB2005100921500 A CN B2005100921500A CN 200510092150 A CN200510092150 A CN 200510092150A CN 100414682 C CN100414682 C CN 100414682C
Authority
CN
China
Prior art keywords
film
build method
mask
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100921500A
Other languages
English (en)
Other versions
CN1750250A (zh
Inventor
四谷真一
依田刚
赤川卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1750250A publication Critical patent/CN1750250A/zh
Application granted granted Critical
Publication of CN100414682C publication Critical patent/CN100414682C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146By vapour deposition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143Masks therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12882Cu-base component alternative to Ag-, Au-, or Ni-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

提供一种不但能削减贵金属材料用量,而且还能以高生产能力形成低电阻电配线的成膜方法等。所述方法是在基板(50)上形成薄膜(52)的图案(12)的成膜方法,其中具有:借助于掩膜通过气相生长法使金属基底膜(60)在基板(50)上成膜,形成图案(12)的第一工序;和对基板(50)实施电镀处理使金属膜(65)在由金属基底层构成的图案(12)上成膜的第二工序。

Description

成膜方法、电子器件及电子仪器
技术领域
本发明涉及通过气相生长法等用于在基板上形成任意配线图案的掩膜等。
背景技术
过去,在基板上形成电配线的技术,采用光刻技术以及干式和湿式蚀刻技术。然而,为了进行光刻处理和蚀刻处理,需要价格昂贵的设备,而且受多个处理工序的管理成本和成品率等的影响,成为制造成本上升的主要原因。此外,由于消耗大量的抗蚀剂、显影液、抗蚀剂剥离液、蚀刻液(气体),也担心对地球环境的影响。
因此,正如特开平4-236758号公报公开的那样,有人提出使在硅晶片和金属箔等上形成有图案的掩膜密接在基板上,通过气相生长法成膜,在基板上形成任意配线图案的技术。此项技术,大多采用因湿度和氧等而劣化材料的有机EL(电致发光)元件的制造中,是非常有效的一项技术。
专利文献1:特开平4-236758号公报
然而,为了流过大电流,所以在形成低电阻电配线的情况下,需要使金和白金等贵金属成膜厚,但是在气相生长法中处理时间延长,使生产能力降低。而且因附着在掩膜和成膜装置上的贵金属增加,而使贵金属材料的消耗量增加,因而还有导致成本上升的问题。
发明内容
本发明正是鉴于上述课题而提出的,其目的在于提供一种不但能削减贵金属材料用量,而且还能以高生产能力形成低电阻电配线的成膜方法等。
在本发明涉及的成膜方法、电子器件及电子仪器中,为解决上述课题而采用了以下方案。
本发明的成膜方法,是在基板上形成薄膜图案的成膜方法,其中具有:借助于掩膜通过气相生长法使金属基底膜在基板上成膜,形成所述的图案的第一工序;和对基板实施电镀处理,使金属膜在由金属基底层构成的图案上成膜的第二工序。
根据本发明,由于利用电镀处理在金属基底膜上形成金属膜,所以在不需要的部分不能形成金属膜,因而几乎没有无用的金属材料。而且能够容易形成所需膜厚的金属膜。
另外,金属基底层是由金或镍形成的情况下,由于无需进行表面氧化膜的除去处理,可以形成薄的膜,因此能够实现缩短处理时间,降低成本的目的。
另外,电镀处理是无电解镀金的情况下,能在由金或镍构成的金属基底膜上很好地成膜,形成所需膜厚的金属膜。
而且金属基底层是由铝构成的情况下,能够良好地形成金属基底膜,同时还能够实现低成本化。
此外,在第二工序之前进行锌酸盐处理的情况下,能够将在由铝构成的金属基底层表面上形成的氧化被膜、静态被膜除去后置换锌。
而且通过锌酸盐处理除去处于图案以外缺陷部分,金属基底层即使是形成从掩膜开口部蚀刻出来缺陷部分的情况下,由于缺陷部分薄,所以能够容易利用锌酸盐的蚀刻作用除去。特别是当不能得到自掩膜开口部蚀刻形成的缺陷部分与相邻的金属基底层接触的所需图案的情况下,通过除去缺陷部分(蚀刻后的部分)也能得到所需图案的金属基底膜。
另外,在第二工序中,进行无电解镀镍之后,进行置换镀金和无电解镀金的情况下,能够在由铝构成的金属基底层上很好地形成金属膜。
而且,当使掩膜具有开口部,和连接被开口部夹持区域和被开口部夹持的区域以外区域的梁部的情况下,能够用梁部形成被开口部夹持区域和被开口部夹持的区域以外区域的复杂形状的开口部。例如,可以形成所谓封闭的图案。而且能够在基板上形成不断开而连续形状的薄膜图案。此外,通过使掩膜材料的板厚比图案开口部的厚度更薄,由于也能使以更倾斜入射的薄膜形成粒子附着在基板上,所以即使图案开口部变得更微细,也能形成与之对应的掩膜。
另外,当梁部形成得比梁部以外的区域薄的情况下,能使以更倾斜入射的薄膜形成粒子也附着在基板上。
而且当掩膜材料是由硅构成的情况下。能够确实形成包含梁部的图案开口部。
另外,掩膜通过将在掩膜材料上成膜的薄膜剥离后反复使用的情况下,能以廉价地制造薄膜的形成。
第二发明涉及电子器件,其中具备通过第一发明的成膜方法形成的金属配线。根据本发明,由于可以形成效率高、可廉价地形成使大电流流过的金属配线,所以能够以廉价得到高性能的电子器件。
第三发明涉及电子仪器,其中具备第二发明的电子器件。根据本发明,能够得到高性能的电器。
附图说明
图1是表示掩膜10的局部立体剖面图。
图2是表示金属配线52形成工序的图。
图3是表示金属配线52的图。
图4是表示金属配线52形成工序的图。
图5是有机EL器件100的侧面剖面图。
图6是表示电子仪器实施方式的图。
图中:
11…掩膜材料,12…图案开口部,12a…开口形成区域,14…梁,50…玻璃基板(基板),52、54…金属配线(薄膜),60、70…金属基底膜,65、75…金属膜,70a…薄膜(缺陷部分),100…有机EL器件(电子器件),200…移动电话机(电子仪器),201…显示部。
具体实施方式
以下参照附图说明本发明的成膜方法、电子器件及电子仪器的实施方式。
(掩膜)
图1是表示利用蒸镀法、溅射法、CVD法等在玻璃基板50上用于形成薄膜图案的掩膜10一例的局部立体剖面图。
掩膜10是在由硅构成的掩膜材料11上形成了多个图案开口部12的部件。图案开口部12的形状,可以形成具有例如大约10微米宽度的直线状。借助于这种图案开口部12,通过使金属材料层叠在被成膜基板上,能够形成大约10微米宽度的电配线等的图案。
图案开口部12的形状并不限于直线状,也可以是圆形、矩形等。
在各图案开口部12内,设置将图案开口部12的侧壁13之间连接的梁14。梁14被设置在与掩膜材料11中被成膜基板对向面(以下称作表面11a)隔离开的位置上。与表面11a之间的距离至少为5微米以上。这样一来,由于梁14被设置在图案开口部12的侧壁13上,所以可以形成在掩膜材料11上封闭形状的图案开口部12。也就是说,例如通过用多个梁14支持像岛一样漂浮的部位,能够设置环形(doughnuts)的图案开口部12。具体讲,图1中的掩膜材料11的部位11c,通过多个梁14连接在掩膜材料11的部位11D上。因此部位11c不会从掩膜材料11上脱落,成为一体地构成掩膜10。其中梁14的数目等,可以根据其强度等任意设定。
之所以将梁14设置在与表面11a隔离开的位置处,是因为利用掩膜10在被成膜基板上形成金属配线等的情况下,使所形成的金属配线可以不断开而连续形成的缘故。也就是说,通过使梁14与表面11a隔离开,金属配线用材料等处于梁14的周围,使其附着在被成膜基板上。其中关于金属配线的形成工序详见后述。
作为掩膜材料11的材料,可以举出金属、玻璃、塑料等,优选使用硅板(硅晶片等)。因为这样能够容易形成梁14。而且由于不带磁性,所以也能够作为等离子体CVD的掩膜使用。其中掩膜11的形状虽然任意,但是其厚度优选数百微米左右。
(成膜方法:第一种实施方式)
以下说明采用上述的掩膜10在玻璃基板50上形成金属配线52的图案的方法。
图2是表示用掩膜10形成金属配线52的工序的图,图3是表示利用成膜方法得到的金属配线52的图。
作为形成金属配线52的基板,除玻璃基板以外,也可以是塑料基板、硅基板等。
首先利用上述掩膜10,通过蒸镀法、溅射法等物理气相生长法和CVD法等化学物理气相生长法,在玻璃基板50上形成金属基底膜60。作为金属基底膜的材料,采用金或镍。以下说明采用镍时的情况。
具体讲,如图2(a)所示,将掩膜10的表面11a附着密接在玻璃基板50上。而且利用物理气相生长法和化学物理气相生长法,在玻璃基板50上形成由镍组成的金属基底膜60(参见图2(b))。由镍组成的金属基底膜60的膜厚约为100纳米。
其中当形成金属基底膜60时,作为薄膜材料的镍,通过掩膜10图案的开口部12抵达玻璃基板50,在其上沉积。此时薄膜材料绕开梁14,抵达与玻璃基板50上图案开口部12对应(露出)的区域的全面,并沉积。也就是说,由于配置在使梁14从表面11a隔离开的位置上,所以能够在梁14的存在不受影响下,形成金属配线52的图案,因而能够得到一种没有缺陷(断线)的金属基底膜60的图案。因此,如图3所示,能够很好地形成在过去的掩膜中所不能形成的、封闭形状等的金属基底膜60的图案。
另外,为了使薄膜材料绕开梁14,很好地抵达玻璃基板50上并进行沉积,如上所述,需要使梁14与掩膜10的表面11a至少隔离开大约5微米以上。一旦梁14与掩膜10的表面11a间的距离近,就会成为绕开梁14的薄膜材料减少,在玻璃基板50上形成的金属配线52等的图案变薄,电阻增大,或断线等的主要原因。
一旦在玻璃基板50上形成金属基底膜60,就将掩膜10从玻璃基板50取下,对层叠在背面11b侧的镍薄膜实施剥离处理。具体讲,通过将掩膜10浸渍在盐酸水溶液中,除去附着的镍薄膜。由此,掩膜10的反复使用成为可能,因而能降低金属基底膜60的制造成本。
另一方面,将形成了由镍构成的金属基底膜60的玻璃基板50,直接浸渍在无电解电镀液中。由此如图2(c)所示,镀金膜将会在金属基底膜60上析出,形成金属膜65。而且使金属膜65形成大约2微米厚。
之所以采用无电解电镀法,是因为无电解电镀法无需供电,能够抑制设备成本。也就是说,即使形成嵌入玻璃基板50上金属膜65的图案,也全部无需对该图案的供电,处理操作容易。而且可以在形状不规则的表面上得到均匀厚度的电镀薄膜。还能在塑料和陶瓷等绝缘体上直接电镀,对铝等有色金属也能电镀。此外与干式成膜法相比,有装置成本低廉的优点。
而且可以容易形成膜厚厚的金属膜65。也就是说,通过自催化作用使金属析出反应连续进行,金镀膜生长,所以容易得到厚的膜厚。而且,由于仅在金属基底膜60上析出金,所以能够没有浪费地使用昂贵的贵金属。而且由于含有还原剂,所以与置换电镀法相比,具有能够高速成膜的优良特点。
另外,作为无电解电镀液,例如可以使用含有2.0克/升的氰酸金钾、10克/升的次亚磷酸钠、75克/升的氯化铵和50克/升的柠檬酸钠的溶液。而且用稀释盐酸将pH调整至5~6,使温度达到90±3℃。
这样用掩膜10使金属基底膜60在玻璃基板50上成膜之后,对玻璃基板50实施无电解镀金处理,由于在金属基底膜60上形成了金属膜65,所以能够在削减高价金用量的同时,形成厚膜厚的金属膜65,因而能够得到一种低电阻的金属配线52。
特别是采用镍和金作为金属基底膜60的情况下,形成金属基底膜60之后,由于在金属基底膜60的表面上不形成氧化膜等,所以具有无需进行除去氧化膜操作的优点。而且还能削减昂贵金属的用量。
此外由金构成的金属膜65,由于导电性、低接触电阻、耐蚀性、焊料附着性、耐磨损性均优良,所以除金属配线之外,还可以用于各种接点、端子、连接器、导线开关、引线框架上。
(成膜方法:第二种实施方式)
以下就用掩膜10在玻璃基板50上形成金属配线54的图案的方法,说明采用铝作为金属基底膜的情况。
图4是表示金属配线54的形成工序的图。
作为金属基底膜70使铝成膜的情况下,如图4(a)所示,用掩膜10通过蒸镀法、溅射法等物理气相生长法和CVD法等化学物理气相生长法,在玻璃基板50上形成金属基底膜70。作为由铝构成的金属基底膜70的膜厚约为700纳米左右。其中在由铝构成的金属基底膜70的情况下,由于需要除去在表层上形成的氧化膜层,所以与由镍构成的金属基底膜60的膜厚(大约100微米)相比,其厚度需要形成得更厚。
另外,作为形成金属基底膜70的材料,也可以是铝合金。例如可以使用铝、硅、铜合金。
一旦在玻璃基板50上形成金属基底膜70,就将掩膜10从玻璃基板50上取下,对层叠在背面侧11b上的铝薄膜实施剥离处理。具体方法与上述方法相同。
另一方面,形成了由铝构成的金属基底膜70的玻璃基板50(参见图4(b)),为除去表面上附着的有机物而进行UV洗涤。
进而如图4(c)所示,对玻璃基板50进行锌酸盐处理。所谓锌酸盐处理,是指除去在由铝构成的金属基底膜70的表层形成的氧化膜的同时,锌置换表层以获得提高与在金属基底膜70上成膜的金属膜75之间密接性的效果。
具体讲,例如在锌酸盐溶液中将形成了由铝构成的金属基底膜70的玻璃基板50浸渍大约1分钟。这样可以除去金属基底膜70表层的氧化膜。也就是说,通过锌酸盐处理的蚀刻作用,对金属基底膜70的表层全体进行少许清除。其中,作为锌酸盐溶液,例如可以使用含有3重量%氢氧化钠和0.5重量%氧化锌的溶液。
锌酸盐处理,虽然目的是除去铝膜表层氧化膜的同时进行锌置换,但是对形成了由铝构成的金属基底膜70的玻璃基板50用掩膜10实施锌酸盐处理的情况下,也可以得到以下效果。
也就是说,利用掩膜10形成了金属基底膜70的情况下,从掩膜10的图案开口部12开始蚀刻,往往使薄膜70a在不需要的部分成膜。而且,蚀刻形成的薄膜70a一旦与相邻的金属基底膜70的图案接触,由于不能得到所需的图案,所以形成具有缺陷部分(短路部分)的金属基底膜70的图案。然而,一旦对具有这种缺陷部分的金属基底膜70的图案实施锌酸盐处理,能够容易除去蚀刻形成的薄膜70a,即缺陷部分。
即从金属基底膜70的图案蚀刻而形成的薄膜70a,在形成金属基底膜70时密接的掩膜10与剥离基板50之间,无论因何种原因而产生少许隔离开等,金属基底膜70的材料都可以通过绕开而形成(参见图4(b))。因此,蚀刻形成的薄膜70a与金属基底膜70,即与在图案开口部12对应的区域形成的膜相比,都可以与金属基底膜70表层的氧化膜一起除去。
这样,通过对形成了由铝构成的金属基底膜70的玻璃基板50实施锌酸盐处理,容易除去从金属基底膜70蚀刻成的薄膜70a,可以得到无缺陷、具有所需图案的金属基底膜70。(参见图4(c))
进而用流水将经过锌酸盐处理的玻璃基板50洗涤5分钟后,实施无电解镀镍,如图4(d)所示,在金属基底膜70上形成镍膜72。具体讲,在加热至大约80℃的Ni-P镀液中浸渍大约4分钟,在金属基底膜70上形成大约1.6微米膜厚的镍膜72。
无电解镀镍液可以使用将含有0.15摩尔/升的硫酸镍、0.2摩尔/升的苹果酸钠、0.2摩尔/升的琥珀酸钠、0.15摩尔/升的次亚磷酸钠和0.12摩尔/升的硼酸的溶液,用稀释硫酸调整到pH5.4±2,温度调整到80±1℃的溶液。
接着如图4(e)所示,由置换镀金法在镍膜72上形成金的薄膜,进而由无电解镀金法在镍膜72上形成所需膜厚的金镀膜。
之所以在实施置换镀金后再进行无电解镀金,这是因为一旦在镍膜72上直接进行无电解镀金,由于镍与金在离子化趋势上的差别大,初期析出的金不能被还原材料析出,而变成置换析出。而且因置换析出的镀金膜,将变成与镍膜72几乎没有密接性的膜,因而会产生剥离等不利情况的缘故。而且一旦利用置换镀金法在镍膜72上形成金的薄膜,就能形成密接性强的膜,但是却不能形成厚膜。
于是一旦在采用置换镀金法在镍膜72上形成薄膜之后,再进行无电解镀金,就能在镍膜72上形成所需膜厚的镀金膜。
具体讲,将玻璃基板50浸渍在加热至80℃的置换镀金液中,在镍膜72上形成大约0.1微米膜厚的金膜。而且,作为置换镀金液,例如可以使用含有0.7%亚硫酸金钠、6.5毫克/升的硫酸铊、3%的EDTA和10%的硫酸锂的溶液。
此外,将玻璃基板50浸渍在加热至大约80℃的无电解置换镀金液中2小时,将会形成由2微米膜厚的金构成的金属膜75。
作为无电解镀金液,除上述实例以外,还可以使用将含有0.65%亚硫酸金钠、1.0%羟胺、0.5ppm硫酸铊、9.0%EDTA和3%硫酸锂的溶液,经稀释硫酸调整到pH7.0±2的溶液。
这样一来,通过置换镀金,进而实施无电解镀金,由于能够形成由密接性强,而且具有所需膜厚的由金构成的金属膜75,所以能够得到一种低电阻的金属配线54。
(有机EL器件)
图5是表示有机EL器件100的侧剖面图。
有机EL器件100是通过在作阳极的像素电极130和阴极180之间配置矩阵状地配置的多个像素区域而构成的,作为像素区域,其特征在于采用由有机材料构成的发光层160R、160G和160B。
在由玻璃材料等构成的基板110的表面上,形成驱动各像素区域(发光层160R、160G和160B)的电路部120。而且图5中虽然省略了对电路部120详细构成的图示,但是这种电路120中的电配线却可以采用上述的成膜方法形成。
电路部120的表面上,与各像素区域对应地以矩阵状形成由ITO等构成的多个像素电极130。
而且可以设置由酞菁铜膜构成的空穴注入层140,以覆盖起着阳极作用的像素电极130。此外,在空穴注入层140的表面上可以设置由NPB(N,N-二(萘基)-N,N-二苯基联苯胺)等构成的空穴输送层150。
而且可以在空穴输送层150的表面上,以矩阵状形成着与各像素区域对应的发光层160R、160G和160B。作为这种发光层160,例如可以使用分子量大约为1000以下的低分子有机材料。具体讲,可以以Alq3(铝配位化合物)作为宿主材料,以红荧烯等作为掺杂剂,构成了发光层160。
此外,形成由氟化锂等构成的电子注入层170以将各发光层160覆盖,进而在电子注入层170的表面上形成着由Al等构成的阴极180。而且,将密封基板(未图示)粘合在基板11的端部,使全体密封。
于是一旦在上述的像素电极130与阴极180之间施加电压,就会由空穴注入层140向发光层160注入空穴,由电子注入层170向发光层160注入电子。而且空穴和电子在发光层中再结合,能使掺杂剂激发发光。因此,具备这样由有机材料形成的发光层160的有机EL器件,具有寿命长、发光效率优良的特征。
(电子仪器)
图6是表示本发明的电子仪器的实施方式的图。移动电话机(电子仪器)200,备有由低分子有机EL器件100构成的显示部201。作为其他的应用实例是,在手表型电子仪器中备有由低分子有机EL器件100作为显示部的,和在文字处理器和个人计算机等便携式信息处理装置中具备由低分子有机EL器件100作为显示部的。
这样,移动电话机200由于备有由低分子有机EL器件100作为显示部201,所以能够实现显示对比度高、品质优良的显示。
以上虽然参照附图说明了本发明涉及的优选实施方式,但是本发明当然并不限于这些实例。在上述实例中显示的各构成部件的各种形状和组合等仅是一例,在不超出本发明要点的范围内,可以根据设计要求等作出各种变更。
例如,虽然用金作为金属膜65、75,但是并不限于此。例如也可以使用银、白金或钯。对钯进行无电解电镀的情况下,可以使用将含有0.12摩尔/升氯化钯、0.3摩尔/升柠檬酸钠、0.05摩尔/升次亚磷酸钠、100ppm硝酸铅和0.20摩尔/升硼酸的溶液,用稀释硫酸调整到pH5.4±2,温度调整到80±1℃的无电解钯溶液。
而且虽然是利用无电解电镀法形成金属膜65、75的,但是也可以采用电镀法形成。例如对于白金而言可以采用电镀法。
此外,虽然是就由单晶硅制成的掩膜10作为使金属基底膜60、70成膜时使用的掩膜加以说明的,但是并不限于此。例如也可以采用不锈钢制造的掩膜等。

Claims (13)

1. 一种成膜方法,是在基板上形成薄膜图案的成膜方法,
其特征在于,具有:
用掩膜通过气相生长法使金属基底膜在所述基板上成膜,形成所述图案的第一工序;和
对所述基板实施电镀处理,使金属膜在由金属基底层构成的所述图案上成膜的第二工序。
2. 根据权利要求1所述的成膜方法,其特征在于,
所述金属基底层由金或镍构成。
3. 根据权利要求1或2所述的成膜方法,其特征在于,
所述电镀处理是无电解电镀处理。
4. 根据权利要求1或2所述的成膜方法,其特征在于,
所述金属基底层由铝构成。
5. 根据权利要求4所述的成膜方法,其特征在于,
在所述第二工序之前,进行锌酸盐处理。
6. 根据权利要求5所述的成膜方法,其特征在于,
通过所述锌酸盐处理,除去所述图案之外的缺陷部分。
7. 根据权利要求4所述的成膜方法,其特征在于,
在所述第二工序中,进行无电解镀镍之后,进行置换金或无电解镀金。
8. 根据权利要求1所述的成膜方法,其特征在于,
所述掩膜具有:开口部;和连接被所述开口部夹持的区域与所述开口部夹持的区域以外区域的梁部。
9. 根据权利要求8所述的成膜方法,其特征在于,
所述梁部形成得比所述梁部以外的区域薄。
10. 根据权利要求8所述的成膜方法,其特征在于,
所述掩膜由硅构成。
11. 根据权利要求1所述的成膜方法,其特征在于,
所述掩膜,通过将所述掩膜上成膜的薄膜进行剥离而反复使用。
12. 一种电子器件,其特征在于,具备:
通过权利要求1~11中任何一项所述的成膜方法形成的金属配线图案。
13. 一种电子仪器,其特征在于,具备权利要求12所述的电子器件。
CNB2005100921500A 2004-09-17 2005-08-23 成膜方法、电子器件及电子仪器 Expired - Fee Related CN100414682C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004270891 2004-09-17
JP2004270891A JP2006083442A (ja) 2004-09-17 2004-09-17 成膜方法、電子デバイス、及び電子機器

Publications (2)

Publication Number Publication Date
CN1750250A CN1750250A (zh) 2006-03-22
CN100414682C true CN100414682C (zh) 2008-08-27

Family

ID=36074388

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100921500A Expired - Fee Related CN100414682C (zh) 2004-09-17 2005-08-23 成膜方法、电子器件及电子仪器

Country Status (5)

Country Link
US (1) US20060062978A1 (zh)
JP (1) JP2006083442A (zh)
KR (1) KR100665424B1 (zh)
CN (1) CN100414682C (zh)
TW (1) TWI278522B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110592526A (zh) * 2018-06-12 2019-12-20 张东晖 金属蒸镀遮罩结构

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018719A1 (en) * 2006-08-07 2008-02-14 Inktec Co., Ltd. Manufacturing methods for metal clad laminates
RU2494201C2 (ru) * 2009-03-31 2013-09-27 Андрей Виленович Любомирский Облицовочная панель (варианты)
RU2494202C2 (ru) * 2009-03-31 2013-09-27 Андрей Виленович Любомирский Облицовочная панель (варианты)
DE102009022660B3 (de) * 2009-05-26 2010-09-16 Semikron Elektronik Gmbh & Co. Kg Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung
DE102015108494B4 (de) * 2015-05-29 2024-01-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Gehäusedeckels und Verfahren zum Herstellen eines optoelektronischen Bauelements
JP2017150017A (ja) * 2016-02-23 2017-08-31 株式会社ジャパンディスプレイ 蒸着マスクの製造方法及び有機elディスプレイの製造方法
TWI658603B (zh) * 2017-07-04 2019-05-01 茂迪股份有限公司 單面受光式太陽能電池及其製造方法
DE102017126590A1 (de) * 2017-11-13 2019-05-16 Doduco Solutions Gmbh Verfahren zum Herstellen einer Bodenplatte für ein Elektronikmodul
KR102357708B1 (ko) * 2019-01-31 2022-02-08 다이니폰 인사츠 가부시키가이샤 증착 마스크군, 전자 디바이스의 제조 방법 및 전자 디바이스
JP7189846B2 (ja) * 2019-07-16 2022-12-14 株式会社東芝 半導体装置の製造方法および金属の積層方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04236758A (ja) * 1991-01-16 1992-08-25 Oki Electric Ind Co Ltd 蒸着用マスク
JP2004039628A (ja) * 2003-06-04 2004-02-05 Hitachi Metals Ltd メタルマスク

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3897324A (en) * 1973-06-25 1975-07-29 Honeywell Inc Material deposition masking for microcircuit structures
US4011143A (en) * 1973-06-25 1977-03-08 Honeywell Inc. Material deposition masking for microcircuit structures
US4122215A (en) * 1976-12-27 1978-10-24 Bell Telephone Laboratories, Incorporated Electroless deposition of nickel on a masked aluminum surface
US4715940A (en) * 1985-10-23 1987-12-29 Gte Products Corporation Mask for patterning electrode structures in thin film EL devices
JP2552159B2 (ja) * 1987-02-02 1996-11-06 セイコーエプソン株式会社 半導体装置及びその製造方法
US6316097B1 (en) * 1998-09-28 2001-11-13 Seagate Technology Llc Electroless plating process for alternative memory disk substrates
JP2001185350A (ja) * 1999-12-24 2001-07-06 Sanyo Electric Co Ltd 被着用マスク、その製造方法、エレクトロルミネッセンス表示装置及びその製造方法
JP3656612B2 (ja) * 2001-06-08 2005-06-08 株式会社村田製作所 金属膜およびその製造方法ならびに積層セラミック電子部品およびその製造方法
JP4932094B2 (ja) * 2001-07-02 2012-05-16 日本リーロナール有限会社 無電解金めっき液および無電解金めっき方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04236758A (ja) * 1991-01-16 1992-08-25 Oki Electric Ind Co Ltd 蒸着用マスク
JP2004039628A (ja) * 2003-06-04 2004-02-05 Hitachi Metals Ltd メタルマスク

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110592526A (zh) * 2018-06-12 2019-12-20 张东晖 金属蒸镀遮罩结构

Also Published As

Publication number Publication date
KR20060051312A (ko) 2006-05-19
TWI278522B (en) 2007-04-11
US20060062978A1 (en) 2006-03-23
JP2006083442A (ja) 2006-03-30
KR100665424B1 (ko) 2007-01-04
CN1750250A (zh) 2006-03-22
TW200615389A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
CN100414682C (zh) 成膜方法、电子器件及电子仪器
US6897135B2 (en) Method for fabricating metal interconnections
KR100841170B1 (ko) 저저항 금속 배선 형성방법, 금속 배선 구조 및 이를이용하는 표시장치
US7238615B2 (en) Formation method for metal element, production method for semiconductor device, production method for electronic device, semiconductor device, electronic device, and electronic equipment
CN101743639B (zh) 用于半导体部件的接触结构及其制造方法
JP2009004774A (ja) 金属配線形成方法
JPH0515071B2 (zh)
TW464880B (en) Method for fabricating metal interconnections and wiring board having the metal interconnections
CN100389479C (zh) 掩模及其制造方法、成膜方法、电子器件、以及电子仪器
KR20190045331A (ko) 부품상에 전기 접점들을 생성하기 위한 방법
KR20070106669A (ko) 회로기판 및 그 제조방법
KR100807948B1 (ko) 저저항 금속 배선 형성방법, 금속 배선 구조 및 이를이용하는 표시장치
KR101227020B1 (ko) 반도체장치의 제조방법
JPH10135607A (ja) 配線基板及びその製造方法
KR100964030B1 (ko) 알루미늄 호일을 이용한 관통형 전극 형성방법
KR100468661B1 (ko) 무전해 도금방법
US6187166B1 (en) Integrated solution electroplating system and process
JP2019054227A (ja) 基板処理装置および基板処理方法
JP4436802B2 (ja) 成膜装置用構成部品およびその洗浄方法
JPH0127405B2 (zh)
CN112242414A (zh) 一种柔性显示屏及其制备方法、柔性显示装置
CN1558447B (zh) 薄膜晶体管的制造方法
JP2007243036A (ja) 配線基板の製造方法およびめっき方法
TWI667694B (zh) 金屬化結構及其製造方法
JP5377478B6 (ja) 半導体素子のためのコンタクト構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080827

Termination date: 20150823

EXPY Termination of patent right or utility model