KR20100077736A - 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치 - Google Patents

평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치 Download PDF

Info

Publication number
KR20100077736A
KR20100077736A KR1020080135763A KR20080135763A KR20100077736A KR 20100077736 A KR20100077736 A KR 20100077736A KR 1020080135763 A KR1020080135763 A KR 1020080135763A KR 20080135763 A KR20080135763 A KR 20080135763A KR 20100077736 A KR20100077736 A KR 20100077736A
Authority
KR
South Korea
Prior art keywords
clock signal
spread spectrum
input data
spectrum clocking
interface device
Prior art date
Application number
KR1020080135763A
Other languages
English (en)
Inventor
채종석
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080135763A priority Critical patent/KR20100077736A/ko
Priority to US12/636,026 priority patent/US20100164941A1/en
Priority to TW098144623A priority patent/TW201027486A/zh
Priority to CN2009102155415A priority patent/CN101877200A/zh
Publication of KR20100077736A publication Critical patent/KR20100077736A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/067—Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치가 개시된다. 외부로부터 타이밍 제어부로 제공되는 제1 클럭 신호의 주파수와 확산 스펙트럼 클럭킹부로부터 발생되는 제2 클럭 신호의 주파수 차를 보상하는 인터페이스 장치는, 선입선출(FIFO)방식으로, 평판 표시 소자로 제공되는 입력 데이터를 기입 어드레스에 따라 저장하고 독출 어드레스에 따라 독출하는 저장부와, 디스플레이 인에이블 신호에 응답하여, 제1 클럭 신호를 카운팅하고, 카운팅된 결과를 기입 어드레스로서 출력하는 제1 카운터와, 디스플레이 인에이블 신호를 지연하는 지연부 및 지연된 디스플레이 인에이블 신호에 응답하여, 제2 클럭 신호를 카운팅하고, 카운팅된 결과를 독출 어드레스로서 출력하는 제2 카운터를 구비하는 것을 특징으로 한다. 그러므로, SRAM을 사용하는 대신에 FIFO를 사용하므로 간단히 구현될 수 있는 효과를 갖는다.
평판 표시 소자, 확산 스펙트럼 클럭킹(SSC), 클럭 신호

Description

평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치{Spread Spectrum Clocking interface apparatus of flat panel display}
본 발명은 디스플레이 장치에 관한 것으로서, 특히 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치에 관한 것이다.
일반적으로 평판 표시 장치(Flat Panel Display; FPD)는 전면기판 및 배면기판의 양 기판을 접합시켜 소정의 내부공간을 갖는 밀폐 용기를 제조하고, 용기의 내부에 각 화소로부터 소정의 색상으로 발광할 수 있는 구조를 마련하여 임의의 화상을 구현하는 표시소자이다.
이러한 평판 표시 장치로는 액정 표시 장치(LCD:Liquid Crystal Display), 플라즈마 표시 장치 패널, 형광표시관, 전자 방출 표시 장치(Electron Emission Display) 및 유기 발광 표시 장치(organic light emitting diode display) 등이 널리 알려져 있다.
이하, 일반적인 평판 표시 장치의 구성 및 동작에 대해 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 1은 일반적인 평판 표시 장치의 개략적인 블럭도로서, 디스플레이부(10), 타이밍 제어부(20) 및 신호 처리부(30)로 구성된다.
도 1에 도시된 신호 처리부(30)는 유선 또는 무선으로 외부로부터 수신된 데이터 및 그에 해당하는 명령을 타이밍 제어부(20)로 제공하는 역할을 한다. 이때, 신호 처리부(30)는 타이밍 제어부(20)로부터 LVDS(Low Voltage Differential Signaling) 같은 소 신호(small signal)를 받는다. 여기서, 전자기파 간섭(EMI:Electromagnetic interference)의 방출을 줄이기 위해, RSDS(Reduced Swing Differential Signaling) 또는 mini-LVDS 같은 소 신호 차동 전송 방식이 널리 사용된다.
타이밍 제어부(20)는 디스플레이부(10) 예를 들면 LCD 판넬로 화면 데이터를 출력하거나 디스플레이부(10)의 타이밍을 조정하는 등 디스플레이(10)를 제어하는 역할을 수행한다. 디스플레이부(10)에서 양호한 화면을 제공하려는 경향이 증가하면서, 신호 처리부(30)로부터 타이밍 제어부(20)로 제공되는 입력 데이터(DATAIN)와 클럭 신호(CLK1)의 주파수가 증가하게 되었다.
그러나, 높은 전송 속도로 데이터를 전송할 때, 타이밍 제어부(20)와 디스플레이부(10)로 데이터를 전송하는 배선에서 전자기파 간섭(EMI) 또는 고주파 간섭(RFI) 등이 가장 많이 발생된다.
도 2는 도 1에 도시된 타이밍 제어부(20)의 일반적인 블럭도로서, 수신부(22), SSC부(24), 데이터 처리부(26) 및 SSC 인터페이스 장치(28)로 구성된다.
도 2에 도시된 타이밍 제어부(20)는 EMI를 개선시키기 위해 확산 스펙트럼 클럭킹(SSC:Spread Spectrum Clocking)부(24)를 채택하고 있다. 먼저, 도 2에 도시된 수신부(22)는 신호 처리부(30)로부터 디스플레이 인에이블(DE:Display Enable) 신호, 입력 데이터(DATAIN) 및 제1 클럭 신호(CLK1)를 받아서 SSC 인터페이스 장치(28)로 출력한다. 데이터 처리부(26)는 일반적인 타이밍 제어부(20)를 구성하는 블럭들(미도시) 중에서 수신부(22)와 SSC(24)를 제외한 블럭들로서, 디스플레이부(10)에 전송할 타이밍 신호 및 데이터를 가공 및 생성하여 출력단자 OUT를 통해 디스플레이부(10)로 출력하는 역할을 한다.
SSC(24)는 제1 클럭 신호(CLK1)를 변조시키고, 변조된 결과를 제2 클럭 신호(CLK2)로서 발생하는 역할을 한다. 즉, 도 1에 도시된 평판 디스플레이 장치의 EMI를 제거하기 위해 제1 클럭 신호(CLK)를 받아서 제2 클럭 신호(24)를 생성하는 역할을 수행한다. SSC(24)의 세부 구성에 대해서는, 예를 들어, 평판 표시 장치의 EMI를 제거하는 SSC가 대한민국 특허 공개 공보(2002-0084488)(2002년 11월 09일)의 도 1에 개시되어 있다. 즉, 개시된 문헌의 도 1의 기준 입력으로서 제1 클럭 신호(CLK1)가 제1 디바이더(110)로 제공된다. 따라서, SSC부(24)에 대한 상세한 설명을 생략한다. SSC 인터페이스 장치(28)는 수신부(22)로부터 받은 제1 클럭 신호(CLK1) 및 SSC(24)로 출력되는 제2 클럭 신호(CLK)를 받아, 데이터 처리부(26)와 SSC부(24)를 동기시키는 고유한 역할을 수행한다. 또한, SSC 인터페이스부(28)는 DE를 포함하는 입력 데이터(DATAIN)를 데이터 처리부(26)로 출력한다.
이를 위해, 일반적으로 SSC 인터페이스 장치(28)는 일반적으로 SRAM을 버퍼로서 사용한다. 그러나, 이와 같이, SRAM을 버퍼로서 사용할 경우 SSC 인터페이스 장치(28)의 세부적인 구성이 복잡해지는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 외부로부터 타이밍 제어부에 제공되는 제1 클럭 신호의 주파수와 SSC부로부터 생성된 제2 클럭 신호의 주파수 차이를 SRAM을 사용하지 않고 간단한 구성으로 보상할 수 있는 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치를 제공하는 데 있다.
상기 과제를 이루기 위해, 외부로부터 타이밍 제어부로 제공되는 제1 클럭 신호의 주파수와 확산 스펙트럼 클럭킹부로부터 발생되는 제2 클럭 신호의 주파수 차를 보상하는 평판 표시 소자의 본 발명에 의한 확산 스펙트럼 클럭킹 인터페이스 장치는, 선입선출(FIFO)방식으로, 상기 평판 표시 소자로 제공되는 입력 데이터를 기입 어드레스에 따라 저장하고 독출 어드레스에 따라 독출하는 저장부와, 디스플레이 인에이블 신호에 응답하여, 상기 제1 클럭 신호를 카운팅하고, 카운팅된 결과를 상기 기입 어드레스로서 출력하는 제1 카운터와, 상기 디스플레이 인에이블 신호를 지연하는 지연부 및 상기 지연된 디스플레이 인에이블 신호에 응답하여, 상기 제2 클럭 신호를 카운팅하고, 카운팅된 결과를 상기 독출 어드레스로서 출력하는 제2 카운터로 구성되는 것이 바람직하다.
본 발명에 의한 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치는 SRAM을 사용하는 대신에 FIFO를 사용하므로 간단히 구현될 수 있는 효과를 갖는다.
이하, 본 발명에 의한 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치의 실시예의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 3은 본 발명의 실시예에 의한 평판 표시 소자의 확산 스펙트럼 클럭킹(SSC) 인터페이스 장치의 블럭도이다.
도 4는 도 3에 도시된 각 부에 입/출력되는 신호들의 파형도들을 나타낸다.
도 3에 도시된 본 발명에 의한 SSC 인터페이스 장치는 도 2에 도시된 SSC 인터페이스 장치(28)와 동일한 역할을 수행한다. 따라서, 본 발명에 의한 SSC 인터페이스 장치의 주변의 구성은 도 1 및 도 2에 도시된 회로와 같다.
먼저, 도 3에 도시된 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치는 저장부(50), 제1 및 제2 카운터들(42 및 44) 및 지연부(40)로 구성된다.
이하, 본 발명에 의한 확산 스펙트럼 클럭킹 인터페이스 장치는 제1 클럭 신호(CLK1)의 주파수와 SSC부(24)로부터 발생되는 제2 클럭 신호(CLK2)의 주파수 차를 다음과 같이 보상한다. 여기서, 도 1 및 도 2에 대한 설명에서 언급한 바와 같이, 제1 클럭 신호(CLK1)는 신호 처리부(30)로부터 타이밍 제어부(20)로 제공된다. 또한, 제2 클럭 신호(CLK2)는 SSC부(24)로부터 SSC 인터페이스 장치(28)로 제공된다.
도 3에 도시된 저장부(50)는 선입선출(FIFO:First Input First Output) 방식으로, 입력 데이터(DATAIN)를 기입 어드레스(WA:Write Address)에 따라 저장하고, 저장된 입력 데이터(DATAIN)를 독출 어드레스(RA:Read-out Address)에 따라 출력 데이트(DATAOUT)로서 출력한다. 여기서, 입력 데이터(DATAIN)는 신호 처리부(10)로부터 수신부(22)를 경유하여 도 3에 도시된 SSC 인터페이스 장치로 제공된다.
구체적으로, 저장부(50)는 n개의 선입 선출부(FIFO)들(52)로 구현될 수 있다. n개의 선입선출부들(52) 각각은 입력 데이터(DATAIN)와 연결된다. 다수개의 선입선출부들(52)중에서 기입 어드레스(WA)에 의해 지정된 선입 선출부에 입력 데이터(DATAIN)가 저장되고, 다수 개의 선입 선출부들(52)중에서 독출 어드레스(RA)에 의해 지정된 선입 선출부에 저장된 입력 데이터(DATAIN)가 출력 데이타(DATAOUT)로서 출력된다. 여기서, 본 발명에 의하면, n의 최대값은 다음 수학식 1과 같다.
Figure 112008089976719-PAT00001
여기서, nmax는 n의 최대값을 나타내고, D는 입력 데이터(DATAIN)에 포함된 데이터의 개수를 나타내고, Tl은 제1 클럭 신호(CLK1)의 주기를 나타내고, T2는 제2 클럭 신호(CLK2)의 주기를 나타낸다. 즉, 전술한 FIFO(52)는 일종의 버퍼 역할을 수행함을 알 수 있다.
이하, 기입 어드레스(WA)와 독출 어드레스(RA)의 발생 과정에 대해 다음과 같이 살펴본다.
제1 카운터(42)는 디스플레이 인에이블 신호(DE)에 응답하여, 제1 클럭 신호(CLK1)를 카운팅하고, 도 4에 도시된 카운팅된 결과를 기입 어드레스(WA)로서 저장부(50)로 출력한다. 여기서, 디스플레이 인에이블 신호(DE)는 신호 처리부(30)로부터 수신부(22)를 경유하여 도 3에 도시된 SSC 인터페이스 장치로 제공된다.
신호 처리부(30)로부터 타이밍 제어부(20)로 공급된 입력 데이타(DATAIN)는 제1 카운터(42)로부터 발생된 기입 어드레스(WA)가 지정하는 FIFO(52)에 저장된다. FIFO(52)의 특성상 입력되는 순서대로 차례대로 저장된다.
제1 카운터(42)는 디스플레이 인에이블 신호(DE)가 없어지는 구간에서 카운팅 동작을 멈춘다. 예를 들어, 도 4를 참조하면 디스플레이 인에이블 신호(DE)가 "고"논리 레벨인 구간에서 제1 카운터(44)는 카운팅 동작을 수행하고, 디스플레이 인에이블 신호(DE)가 없어지는 구간 즉, "저" 논리 레벨인 구간에서 카운팅 동작을 멈춘다. 만일, 본 발명에 의한 확산 스펙트럼 클럭킹 인터페이스 장치가 포함되는 평판 표시 소자의 디스플레이부(10)가 액정 디스플레이 판넬인 경우, 디스플레이 인에이블 신호(DE)가 "고" 논리 레벨인 동안 발생한 기입 어드레스(WA)에 따라 저장부(50)에 저장된 입력 데이터(DATAIN)는 액정 디스플레이 판넬에서 디스플레이될 하나의 수평 라인에 대한 데이터에 해당한다.
디스플레이 인에이블 신호(DE)의 논리 레벨이 "저" 논리 레벨로부터 "고" 논리 레벨로 변하면, 제1 카운터(44)의 카운팅 동작을 재개되고, 입력 데이터(DATAIN)가 저장부(50)에 다시 저장될 수 있다. 따라서, 동일한 동작에 의거하여 다음 수평 라인에 대한 데이터가 저장부(50)에 저장될 수 있다.
한편, 지연부(40)는 수신부(22)를 통해 신호 처리부(30)로부터 받은 디스플레이 인에이블 신호(DE)를 지연한다. 여기서, 지연되는 시간은 입력 데이터(DATAIN)의 개수(D)와 제1 클럭 신호(CLK1)에 상응하여 결정된다. 지연부(40)에서 디스플레이 인에이블 신호(DE)를 지연시키는 최대 지연 시간은 다음 수학식 2와 같다.
Figure 112008089976719-PAT00002
여기서, τmax는 지연부(40)에서 디스플레이 인에이블 신호(DE)를 지연시키는 최대 지연 시간을 나타낸다.
제2 카운터(44)는 지연부(40)에서 지연된 디스플레이 인에이블 신호에 응답하여, 제2 클럭 신호(CLK2)를 카운팅하고, 카운팅된 결과를 독출 어드레스(RA)로서 저장부(50)로 출력한다. 저장부(50)에 저장된 데이터는 독출 어드레스(RA)에 응답하여 출력 데이터(DATAOUT)로서 데이터 처리부(26)로 출력된다. 도 2에 도시된 데이터 처리부(26)는 SSC부(24)에 동기된 도 3에 도시된 출력 데이터(DATAOUT)를 디스플레이(10)로 화면 데이터로서 출력하여, 디스플레이(10)에서 화상을 디스플레이하도록 한다.
결국 전술한 지연부(40)와 제2 카운터(44)는 저장부(50)에 저장된 입력 데이터(DATAIN)의 엑세스 타임(access time)을 결정하는 독출 어드레스(RA)를 발생하는 역할을 한다.
저장부(50)에서 독출 어드레스(RA)에 의하여 입력 데이터(DATAIN)를 독출한 영역은 일정 시간이 경과된 후에, 기입 어드레스(WA)에 의하여 새로운 입력 데이 터(DATAIN)를 다시 저장하는 장소로 이용되고, 이는 독출 어드레스(RA)에 의하여 새로운 데이터를 다시 출력 데이터(DATAOUT)로서 출력한다.
여기서, 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)는 서로 비동기되어 있다. 따라서, 제1 클럭 신호(CLK1)에 응답하여 생성된 기입 어드레스(WA)와 SSC부(24)에서 생성된 제2 클럭 신호(CLK2)에 응답하여 생성된 독출 어드레스(RA)가 동시에 발생될 수 있다. 이를 방지하기 위해, 지연부(40)에서 디스플레이 인에이블 신호(DE)를 지연시키고, 지연된 디스플레이 인에이블 신호에 응답하여 제2 카운터(42)가 동작하여 독출 어드레스(RA)를 발생한다. 따라서, 출력 데이터(DATAOUT)는 SSC부(24)에 동기될 수 있어, EMI가 방지될 수 있다.
도 4를 참조하면, 디스플레이 인에이블 신호(DE) 및 제1 클럭 신호(CLK1)에 의해 기입 어드레스(WA)가 발생되는 과정, 지연부에서 DE를 지연하고 지연된 DE와 제2 클럭 신호(CLK2)에 의해 독출 어드레스(RA)가 발생되는 과정 및 하나의 수평 라인에 대한 입력 데이타(DATAIN)가 기입 어드레스(WA)에 의하여 저장부(50)에 저장되고 독출 어드레스(RA)에 의하여 저장부(50)로부터 출력 데이터(DATAOUT)로서 독출되는 과정을 이해할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1은 일반적인 평판 표시 장치의 개략적인 블럭도이다.
도 2는 도 1에 도시된 타이밍 제어부의 일반적인 블럭도이다.
도 3은 본 발명의 실시예에 의한 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치의 블럭도이다.
도 4는 도 3에 도시된 각 부에 입/출력되는 신호들의 파형도들을 나타낸다.
* 도면의 주요부분에 대한 부호의 설명
20 : 타이밍 제어부 24 : SSC부
28 : SSC 인터페이스 장치 40 : 지연부
42 : 제1 카운터 44 : 제2 카운터
50 : 저장부

Claims (7)

  1. 외부로부터 타이밍 제어부로 제공되는 제1 클럭 신호의 주파수와 확산 스펙트럼 클럭킹부로부터 발생되는 제2 클럭 신호의 주파수 차를 보상하는 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치에 있어서,
    선입선출(FIFO)방식으로, 상기 평판 표시 소자로 제공되는 입력 데이터를 기입 어드레스에 따라 저장하고 독출 어드레스에 따라 독출하는 저장부;
    디스플레이 인에이블 신호에 응답하여, 상기 제1 클럭 신호를 카운팅하고, 카운팅된 결과를 상기 기입 어드레스로서 출력하는 제1 카운터;
    상기 디스플레이 인에이블 신호를 지연하는 지연부; 및
    상기 지연된 디스플레이 인에이블 신호에 응답하여, 상기 제2 클럭 신호를 카운팅하고, 카운팅된 결과를 상기 독출 어드레스로서 출력하는 제2 카운터를 구비하는 것을 특징으로 하는 확산 스펙트럼 클럭킹 인터페이스 장치.
  2. 제1 항에 있어서, 상기 지연부는
    상기 입력 데이터의 개수와 상기 제1 클럭 신호에 상응하여 결정된 시간 동안 상기 디스플레이 인에이블 신호를 지연시키는 것을 특징으로 하는 확산 스펙트럼 클럭킹 인터페이스 장치.
  3. 제2 항에 있어서, 상기 지연부에서 지연되는 최대 지연 시간은 아래와 같은 것을 특징으로 하는 확산 스펙트럼 클럭킹 인터페이스 장치.
    Figure 112008089976719-PAT00003
    (여기서, τmax는 상기 최대 지연 시간을 나타내고, D는 상기 입력 데이터의 개수를 나타내고, Tl은 상기 제1 클럭 신호의 주기를 나타내고, T2는 상기 제2 클럭 신호의 주기를 나타낸다.)
  4. 제1 항에 있어서, 상기 저장부는
    각각이 상기 입력 데이터와 연결되어, 상기 기입 어드레스에 의해 지정될 때 상기 입력 데이터를 저장하고 상기 독출 어드레스에 의해 지정될 때 상기 입력 데이터를 독출하는 n개의 선입 선출부들을 구비하는 것을 특징으로 하는 확산 스펙트럼 클럭킹 인터페이스 장치.
  5. 제4 항에 있어서, 상기 n의 최대값은 아래와 같은 것을 특징으로 하는 확산 스펙트럼 클럭킹 인터페이스 장치.
    Figure 112008089976719-PAT00004
    (여기서, τmax는 상기 최대 지연 시간을 나타내고, D는 상기 입력 데이터의 개수를 나타내고, Tl은 상기 제1 클럭 신호의 주기를 나타내고, T2는 상기 제2 클럭 신호의 주기를 나타낸다.)
  6. 제1 항에 있어서, 상기 평판 표시 소자는 액정 디스플레이 판넬을 포함하는 것을 특징으로 하는 확산 스펙트럼 클럭킹 인터페이스 장치.
  7. 제6 항에 있어서, 상기 디스플레이 인에이블 신호에 응답하여 발생한 상기 기입 어드레스에 따라 상기 저장부에 저장된 상기 입력 데이터는 상기 액정 디스플레이 판넬에서 표시될 하나의 수평 라인에 대한 데이터에 해당하는 것을 특징으로 하는 확산 스펙트럼 클럭킹 인터페이스 장치.
KR1020080135763A 2008-12-29 2008-12-29 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치 KR20100077736A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080135763A KR20100077736A (ko) 2008-12-29 2008-12-29 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치
US12/636,026 US20100164941A1 (en) 2008-12-29 2009-12-11 Spread spectrum clocking interface apparatus of flat panel display
TW098144623A TW201027486A (en) 2008-12-29 2009-12-23 Spread spectrum clocking interface apparatus of flat panel display
CN2009102155415A CN101877200A (zh) 2008-12-29 2009-12-28 平板显示器的扩频计时接口装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080135763A KR20100077736A (ko) 2008-12-29 2008-12-29 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치

Publications (1)

Publication Number Publication Date
KR20100077736A true KR20100077736A (ko) 2010-07-08

Family

ID=42284342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080135763A KR20100077736A (ko) 2008-12-29 2008-12-29 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치

Country Status (4)

Country Link
US (1) US20100164941A1 (ko)
KR (1) KR20100077736A (ko)
CN (1) CN101877200A (ko)
TW (1) TW201027486A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4681658B2 (ja) * 2009-01-30 2011-05-11 ザインエレクトロニクス株式会社 クロック制御回路及び送信機
CN103997335B (zh) * 2014-05-13 2017-04-05 合肥鑫晟光电科技有限公司 时序控制器的信号频率的设定装置、方法以及显示设备
CN106374884B (zh) * 2015-07-22 2021-05-07 恩智浦美国有限公司 扩频时钟发生器
CN111681689B (zh) * 2020-06-30 2022-05-06 芯颖科技有限公司 存储电路、驱动芯片和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6628276B1 (en) * 2000-03-24 2003-09-30 Stmicroelectronics, Inc. System for high precision signal phase difference measurement
JP4747621B2 (ja) * 2005-03-18 2011-08-17 日本電気株式会社 メモリインターフェイス制御回路
KR101475459B1 (ko) * 2008-01-09 2014-12-23 삼성디스플레이 주식회사 타이밍 컨트롤러, 이를 이용한 데이터 처리방법 및 이를갖는 표시장치

Also Published As

Publication number Publication date
TW201027486A (en) 2010-07-16
US20100164941A1 (en) 2010-07-01
CN101877200A (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
EP2050272B1 (en) Method and apparatus for synchronizing display streams
US7002544B2 (en) Liquid crystal display apparatus operating at proper data supply timing
US8068084B2 (en) Timing controller, data processing method using the same and display apparatus having the same
US20060092100A1 (en) Display controlling device and controlling method
US20070164969A1 (en) Timing controller for liquid crystal display
KR101466850B1 (ko) 데이터 전송 장치
US20180226013A1 (en) Timing controller, display apparatus having the same and signal processing method thereof
JP2006268260A (ja) データ転送制御装置及び電子機器
KR101118647B1 (ko) 타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시장치
JP2007079546A (ja) 表示装置及び表示装置の駆動方法
JP2004233580A (ja) 表示装置
KR20100039090A (ko) 써지신호를 제거할 수 있는 타이밍 컨트롤러 및 상기 타이밍 컨트롤러를 포함하는 디스플레이 장치
KR20180109250A (ko) 디스플레이 구동 장치
JP2007164152A (ja) フラットパネルディスプレイとその駆動装置および駆動方法
KR20100077736A (ko) 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치
US8471859B2 (en) Device and method for controlling frame input and output
TWI409779B (zh) 用於插黑技術之液晶顯示器之源極驅動器及其方法
KR20090096999A (ko) 타이밍 콘트롤러와 디스플레이 구동회로 사이의 전송 채널주파수를 감소시킨 디스플레이 장치
KR100877915B1 (ko) 표시 장치, 표시 모니터, 및 텔레비전 수상기
KR101552983B1 (ko) 액정표시장치의 구동회로 및 구동방법
US20050237849A1 (en) Semiconductor integrated circuit device
KR20200081975A (ko) 표시장치
CN110459161B (zh) 接收装置、驱动芯片、显示装置及电子设备
KR102243676B1 (ko) 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치
KR20070090541A (ko) Ｄｏｔ 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid