CN101877200A - 平板显示器的扩频计时接口装置 - Google Patents

Abstract

本发明公开了一种平板显示器的扩频计时接口装置，用于补偿从外部提供至定时控制器的第一时钟信号与从扩频计时单元产生的第二时钟信号之间的频率差。扩频计时接口装置包括存储单元，用于根据写地址以先入先出(FIFO)方式存储待提供至平板显示器的输入数据，并根据读出地址以FIFO方式输出所存储的输入数据；第一计数器，用于响应于显示使能信号计算第一时钟信号，并输出计算的结果作为写地址；延迟单元，用于延迟显示使能信号；以及第二计数器，用于响应于所延迟的显示使能信号计算第二时钟信号，并输出第二计数器的计算结果作为读出地址。因为扩频计时接口装置使用FIFO单元代替了SRAM，因此可以简单地实施。

Description

平板显示器的扩频计时接口装置

本申请要求于2008年12月29日递交的第10-2008-135763号韩国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种显示装置，具体而言，涉及一种平板显示器的扩频计时接口装置。

背景技术

通常，平板显示器(FPD)是这样一种显示装置，其中，通过接合两块基板(也就是，前基板和后基板)而制造具有内部空间的密封平板，并具有能够在平板内每个像素处发出期望颜色的光以呈现图像的结构。

关于这样一种平板显示器，众所周知的有液晶显示器(LCD)、等离子体显示板、荧光显示管、电子发射显示器、有机发光二极管显示器等等。

在下文中，将参考附图描述现有技术平板显示器的结构和操作。

图1是示意性地示出了现有技术平板显示器的方框图。平板显示器包括显示单元10、定时控制器20和信号处理器30。

图1中所示的信号处理器30起到将以有线或无线的方式从显示器外部接收的数据以及与该数据相关的命令提供给定时控制器20的作用。在这种情况下，信号处理器30从定时控制器20接收与例如低电压差分信号(LVDS)相应的小信号。具体而言，为了减少电磁干扰(EMI)，普遍使用了诸如减少摆幅差分信号或mini-LVDS等小信号差分传输计划。

定时控制器20执行控制显示单元10的功能，例如，对显示单元10(也就是LCD平板)输出屏幕数据的功能或者控制显示单元10的定时的功能。最近显示器趋向于提供更高分辨率的屏幕，这导致了输入数据量的增加和时钟信号频率的增加。在这点上，从信号处理器30提供至定时控制器20的输入数据DATAIN的量很大。同时，从信号处理器30提供至定时控制器20的时钟信号CLK1的频率很高。

然而，当数据以高传输率传输时，在用于将数据传输至定时控制器20和显示单元10的线路中可能显著地产生EMI或无线电频率干扰(RFI)。

图2是示意性地示出了图1所示的定时控制器20的方框图。定时控制器20包括接收器22、扩频计时(SSC)单元24、数据处理器26、和SSC接口单元28。

图2所示的定时控制器20使用了SSC单元24，以减少或消除EMI。如图2所示，接收器22从信号处理器30接收显示使能(DE)信号、输入数据DATAIN、和第一时钟信号CLK1，并将接收到的信号和数据输出至SSC接口单元28。数据处理器26包括组成定时控制器20(除了接收器22和SSC单元24之外)的大体结构的部件。数据处理器26处理或产生待传输至显示单元10的定时信号和数据，并通过输出终端OUT将所处理或所产生的定时信号和数据输出至显示单元10。

SSC单元24调制第一时钟信号CLK1，并输出合成信号，作为第二时钟信号。就是说，SSC单元24执行接收第一时钟信号CLK1从而产生第二时钟信号CLK2的功能，以消除来自图1所示的平板显示器的EMI。第2002-0084488号韩国未审定的专利出版物(于2002年11月9日出版)中的图1(例如)示出了SSC单元24的详细结构。如该出版物的图1所示，第一时钟信号CLK1作为参考输入被提供至第一分配器110。因此，将不再给出SSC单元24的详细描述。SSC接口单元28从第一时钟信号CLK1接收第一时钟信号CLK1，并从SSC单元24接收第二时钟信号CLK2，从而执行使数据处理器26和SSC单元24同步的固有功能。SSC接口单元28还将包含DE信号的输入数据DATAIN输出至数据处理器26。

对于上述功能，SSC接口单元28通常将SRAM用作缓冲器。然而，在将SRAM用作缓冲器的情况中，SSC接口单元28的结构可能会很复杂。

发明内容

因此，本发明集中在这样一种平板显示器的扩频计时接口装置上，它充分排除了由于现有技术的局限性和缺点造成的一个或多个问题。

本发明的目的是提供平板显示器的扩频计时接口装置，所述扩频计时接口装置能够在不使用SRAM的情况下，通过简单的结构补偿从装置外部提供至定时控制器的第一时钟信号与从扩频计时(SSC)单元产生的第二时钟信号之间的频率差。

本发明另外的优点、目标和特征将部分地在下面的描述中阐明，并且对于本领域普通的技术人员来说通过察看下文而部分地显而易见，或者可以从本发明的实践中学习。本发明的目标和其他优点可以通过在本文的书面说明书和权利要求以及附图中特别指出的结构实现并获得。

为了实现这些目标和其他优点并且根据本发明的目的，如这里具体表现并广泛描述的，用于补偿从外部提供给定时控制器的第一时钟信号与从扩频计时单元产生的第二时钟信号之间的频率差的平板显示器的扩频计时接口装置包括：存储单元，用于根据写地址以先入先出(FIFO)方式存储待提供至平板显示器的输入数据，并且根据读出地址以FIFO方式输出所存储的输入数据；第一计数器，用于响应于显示使能信号计算第一时钟信号，并输出计算的结果作为写地址；用于延迟显示使能信号的延迟单元；以及第二计数器，用于响应于延迟的显示使能信号计算第二时钟信号，并输出其计算的结果作为读出地址。

可以理解的是，本发明前面的概述和下面的详细描述均是示例性的、说明性的，旨在对要求保护的本发明提供更多的说明。

附图说明

被包含进来以提供对本发明的进一步理解且并入本说明书中构成本说明书一部分的附图示出了本发明的实施例，并和说明一起用于阐述本发明的原理。在图中：

图1是示意性的示出了现有技术平板显示器的方框图；

图2是示意性的示出了图1所示的定时控制器的方框图；

图3是示出了根据本发明示范性实施例的平板显示器的扩频计时(SSC)接口装置的方框图；以及

图4是输入至/输出自图3所示的单元的信号的波形图。

具体实施方式

在下文中，将参考附图描述根据本发明示范性实施例的平板显示器的扩频计时接口装置。

图3是示出了根据本发明示范性实施例的平板显示器的扩频计时(SSC)接口装置的方框图。

图4是输入至/输出自图3所示的单元的信号的波形图。

图3中根据本发明示出的实施例的SSC接口装置执行与图2所示的SSC接口装置一样的功能。因此，根据本发明示出的实施例的SSC接口装置的外围结构与图1和图2所示的线路相同。

图3所示的平板显示器的SSC接口装置包括存储单元50、第一和第二计数器42和44、以及延迟单元40。

根据本发明示出的实施例的SSC接口装置以下述方式补偿第一时钟信号CLK1与从SSC单元24产生的第二时钟信号CLK2。如上面结合图1和图2提到的，第一时钟信号CLK1从信号处理器30被提供至定时控制器20。第二时钟信号CLK2从SSC单元24被提供至SSC接口单元28。

图3所示的存储单元50根据写地址WA以先入先出(FIFO)方式存储了输入数据DATAIN，并根据读出地址RA以FIFO方式输出所存储的输入数据DATAIN，作为输出数据DATAOUT。在这种情况下，输入数据DATAIN通过接收器22从信号处理器10被提供至图3所示的SSC接口装置。

详细而言，可以利用n个FIFO单元52实现存储单元50。这n个FIFO单元52中的每一个连接至输入数据DATAIN。输入数据DATAIN存储在由写地址WA从这n个FIFO单元52中指定的一个FIFO单元52中。存储在由读出地址RA从这n个FIFO单元52中指定的FIFO单元52中的输入数据DATAIN作为输出数据DATAOUT被输出。根据本发明的示范性实施例，“n”的最大值可以由下面的式1表示：

[式1]

$n_{\max }=(T1-T2)\×\frac{2D}{T1}$

其中，“n_max”代表“n”的最大值，“D”代表包含在输入数据DATAIN中的数据数量，“T1”代表第一时钟信号CLK1的周期，“T2”代表第二时钟信号CLK2的周期。

参考式1，可以看出，每个FIFO单元52起到缓冲器的功能。

在下文中，将描述产生写地址WA和读出地址RA的过程。

第一计数器42响应于显示使能信号DE计算第一时钟信号CLK1，并将计算的结果作为写地址WA输出至存储单元50。在这种情况下，显示使能信号DE通过接收器22被提供至图3所示的SSC接口装置。

从信号处理器30提供至定时控制器20的输入数据DATAIN被存储在由产生于第一计数器42的写地址WA指定的FIFO单元52中。根据FIFO52的特性，输入数据DATAIN按其输入顺序被顺序地存储。

第一计数器42在没有显示使能信号DE的期间停止其计算操作。例如，参考图4，第一计数器42在显示使能信号DE具有“高”逻辑级期间执行其计算操作，而在没有显示使能信号DE的期间(也就是，显示使能信号DE具有“低”逻辑级期间)停止计算操作。在包括根据本发明的SSC接口装置的平板显示器的显示单元10是液晶显示板的情况下，依据在显示使能信号DE具有“高”逻辑级期间产生的写地址WA而存储在存储单元50里的输入数据DATAIN对应于用于液晶显示板内一条水平线的数据。

当显示使能信号DE的逻辑级从“低”逻辑级向“高”逻辑级转变时，第一计数器44的计算操作重新开始。从而，在这种状态下，根据如上面所述的相同操作，用于下一条水平线的数据可被存储在存储单元50中。

同时，延迟单元40延迟从信号处理器30接收的显示使能信号DE。在这种情况下，根据输入数据DATAIN的数量和第一时钟信号CLK1确定延迟时间。被延迟单元40延迟的显示使能信号DE的最大延迟时间可以由下面的式2表示：

式2

${\mathrm{\τ}}_{\max }=(T1-T2)\×\frac{D}{T1}$

其中“τ_max”代表被延迟单元40延迟的显示使能信号DE的最大延迟时间。

第二计数器44响应于被延迟单元40延迟的显示使能信号计算第二时钟信号CLK2，并且将计算的结果作为读出地址RA输出至存储单元50。响应于读出地址RA，存储在存储单元50中的数据作为输出数据DATAOUT被输出至数据处理器26。图2中所示的数据处理器26将图3所示的输出数据DATAOUT作为屏幕数据输出至与SSC单元24同步的显示单元10。从而，屏幕数据以图像的形式显示在显示单元10上。

这样，上述的延迟单元40和第二计数器44执行产生读出地址RA以确定存储在存储单元50中的输入数据DATAIN的访问时间的功能。

在某一段时间消逝后，根据读出地址RA而从中读出输入数据DATAIN的存储单元50的区域被用作再次存储新输入数据DATAIN的区域。然后根据相应的读出地址RA，存储单元50从存储有新数据的该区域中输出新数据，作为输出数据DATAOUT。

第一和第二时钟信号CLK1和CLK2是不同步的。由于这个原因，响应于第一时钟信号CLK1产生的写地址WA和响应于第二时钟信号CLK2产生的读出地址RA可能同时产生。为了避免这种现象，延迟单元40延迟了显示使能信号DE，并且第二计数器42响应于延迟的显示使能信号工作，以产生读出地址RA。因此，输出数据DATAOUT可以与SSC单元24同步。从而可以避免EMI。

参考图4，可理解：根据显示使能信号DE和第一时钟信号CLK1产生写地址WA的过程；根据第二时钟信号CLK2产生读出地址RA的过程；以及将用于一条水平线的输入数据DATAIN存储在存储单元50中，并根据读出地址RA从存储单元50中读出所存储的数据作为输出数据DATAOUT的过程。

如从上面的描述可明白的，因为根据本发明的平板显示器的SSC接口装置使用FIFO单元代替了SRAM，因此可以简单地实施。

对本领域技术人员来说是显而易见的是，在不背离本发明的精神和范围的前提下，可以进行各种修改和改变。从而，只要对本发明的修改和改变落在所附权利要求及其等同物范围内，本发明旨在覆盖所述修改和改变。

Claims (7)

1.一种平板显示器的扩频计时接口装置，用于补偿从外部提供至定时控制器的第一时钟信号与从扩频计时单元产生的第二时钟信号之间的频率差，所述扩频计时接口装置包括：

存储单元，用于根据写地址以先入先出(FIFO)方式存储待提供至所述平板显示器的输入数据，并根据读出地址以FIFO方式输出所存储的输入数据；

第一计数器，用于响应于显示使能信号计算所述第一时钟信号，并输出计算的结果作为所述写地址；

延迟单元，用于延迟所述显示使能信号；以及

第二计数器，用于响应于所延迟的显示使能信号计算所述第二时钟信号，并输出所述第二计数器的计算结果作为所述读出地址。

2.根据权利要求1所述的扩频计时接口装置，其中，所述延迟单元将所述显示使能信号延迟一段时间，所述时间根据所述输入数据的数量和所述第一时钟信号确定。

3.根据权利要求2所述的扩频计时接口装置，其中，被所述延迟单元延迟的所述显示使能信号的最大延迟时间由下式表示：

${\mathrm{\τ}}_{\max }=(T1-T2)\×\frac{D}{T1}$

其中，“τ_max”代表所述最大延迟时间，“D”代表所述输入数据的数量，“T1”代表所述第一时钟信号的周期，“T2”代表所述第二时钟信号的周期。

4.根据权利要求1所述的扩频计时接口装置，其中，所述存储单元包括n个FIFO单元，每个FIFO单元连接至所述输入数据，以便当所述FIFO单元由所述写地址指定时存储所述输入数据，以及当所述FIFO单元由所述读出地址指定时读出所述输入数据。

5.根据权利要求4所述的扩频计时接口装置，其中，“n”的最大值由下式表示：

$n_{\max }=(T1-T2)\×\frac{2D}{T1}$

其中，“n_max”代表“n”的所述最大值，“D”代表包含在所述输入数据中的数据的数量，“T1”代表所述第一时钟信号的周期，“T2”代表所述第二时钟信号的周期。

6.根据权利要求1所述的扩频计时接口装置，其中，所述平板显示器包括液晶显示板。

7.根据权利要求6所述的扩频计时接口装置，其中，根据响应于所述显示使能信号产生的所述写地址而存储在所述存储单元中的所述输入数据对应于用于待显示在所述液晶显示板上的一条水平线的数据。

Images