KR20100074143A - 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치 - Google Patents

다수의 순환 중복 검사를 생성하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20100074143A
KR20100074143A KR1020107006000A KR20107006000A KR20100074143A KR 20100074143 A KR20100074143 A KR 20100074143A KR 1020107006000 A KR1020107006000 A KR 1020107006000A KR 20107006000 A KR20107006000 A KR 20107006000A KR 20100074143 A KR20100074143 A KR 20100074143A
Authority
KR
South Korea
Prior art keywords
cyclic redundancy
redundancy check
code block
transport block
block
Prior art date
Application number
KR1020107006000A
Other languages
English (en)
Other versions
KR101600097B1 (ko
Inventor
파룩 칸
초우유에 피
지앤죵 장
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20100074143A publication Critical patent/KR20100074143A/ko
Application granted granted Critical
Publication of KR101600097B1 publication Critical patent/KR101600097B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H04L1/0051—Stopping criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)

Abstract

순환 중복 검사(CRC)를 생성하는 방법 및 장치가 개시된다. 본 발명의 일 양상에서, 복수의 순환 중복 검사는 선택된 순환 중복 검사 생성 다항식을 이용하여 복수의 비트에 기반하여 계산되며, 적어도 하나의 순환 중복 검사는 일정한 비트 순서를 갖는 상기 복수의 비트의 제1 서브세트에 기반하여 계산되며, 적어도 다른 순환 중복 검사는 다른 비트 순서를 갖는 상기 복수의 비트의 제 2 서브세트에 기반하여 계산된다. 상기 비트의 제 2 서브세트는 상기 비트의 제 1 서브세트와 중첩될 수도 있다.

Description

다수의 순환 중복 검사를 생성하기 위한 방법 및 장치{METHODS AND APPARATUS TO GENERATE MULTIPLE CYCLIC REDUNDANCY CHECKS(CRCS)}
본 발명은 다수의 순환 중복 검사(CRC)를 생성하기 위한 방법 및 장치와 관련된다.
무선 통신 시스템은 일반적으로 다수의 기지국과 다수의 이동국을 포함하는데, 단일 기지국은 종종 이동국 세트와 통신한다. 기지국으로부터 이동국으로의 송신은 다운링크 통신으로서 알려져 있다. 유사하게는, 이동국에서 기지국으로의 송신은 업링크 통신으로서 알려져 있다. 기지국과 이동국 모두는 무선파 신호를 송신하고 수신하기 위해 다수의 안테나를 이용한다. 무선파 신호는 직교 주파수 분할 다중화(OFDM) 신호 또는 코드 분할 다중 접속(CDMA) 신호가 될 수 있다. 이동국은 PDA, 랩탑 컴퓨터 또는 핸드헬드 장치가 될 수 있다.
제 3세대 파트너쉽 프로젝트 장기간 진화 (3GPP LTE) 시스템에서, 전송 블록이 큰 경우에는, 전송 블록은 다수의 코드 블록들로 연쇄되며 이에 따라 다수의 코드화된 패킷이 생성된다. 이는 병렬 처리 또는 파이프라인 구현을 가능하게 하며 전력 소모와 하드웨어 복잡도 간의 유연한 협상 등의 이점으로 인해 유익한 사항이다.
현재의 고속 데이터 공유 채널(HS-DSCH) 설계에서, 전체 전송 블록에 대하여 그 에러 검출의 목적으로 하나의 24-비트 순환 중복 검사(CRC)만이 생성된다. 다수의 코드 블록이 일 송신 시간 간격(TTI)에서 생성되어 송신되는 경우, 수신기는 일부 코드 블록을 정확하게 복호하지만 다른 블록에 대해서는 그렇지 않다. 이 경우에, 전송 블록에 대한 CRC를 검사할 수 없기 때문에 수신기는 송신기에게 비승인(Non-acknowledge)(NAK)을 피드백한다.
따라서, 본 발명의 목적은 다수의 코드 블록에 대한 순환 중복 검사를 생성하는 개선된 방법 및 장치를 제공하는 것이다.
본 발명의 다른 목적은 에러 검출을 위한 개선된 방법 및 장치를 제공하는 것이다.
본 발명의 일 양상에 따르면, 복수의 순환 중복 검사는 복수의 비트에 기반하여 계산된다. 적어도 하나의 순환 중복 검사는 복수의 비트의 서브세트에 기반하여 계산된다. 복수의 순환 중복 검사 및 복수의 비트는 이후 적어도 하나의 송신 안테나를 통해 송신된다.
본 발명의 다른 양상에 따르면, 전송 블록 순환 중복 검사는 선택된 순환 중복 검사 생성 다항식을 이용하여 정보 비트의 전송 블록에 기반하여 계산된다. 전송 블록은 적어도 하나의 코드 블록으로 세분화된다. 이후, 적어도 하나의 코드 블록 순환 중복 검사는 선택된 순환 중복 검사 생성 다항식을 이용하여 적어도 하나의 코드 블록에 기반하여 계산되며, 하나의 코드 블록 순환 중복 검사는 하나의 대응하는 코드 블록에 기반하여 계산된다. 마지막으로, 적어도 하나의 코드 블록 및 적어도 하나의 코드 블록 순환 중복 검사는 적어도 하나의 송신 안테나를 통해 송신된다. 이러한 방법에서, 전송 블록의 정보 비트는 전송 블록 순환 중복 검사가 계산된 이후에 및 적어도 하나의 코드 블록 순환 중복 검사가 계산되기 이전에 인터리브된다.
전송 블록의 정보 비트는 전송 블록의 순환 중복 검사의 비트와 함께 인터리브될 수 있다.
대안적으로, 전송 블록의 정보 비트는 전송 블록의 순환 중복 검사 비트없이 인터리브될 수 있다.
전송 블록의 정보 비트는 전송 블록이 적어도 하나의 코드 블록으로 세분화되기 이전에 인터리브될 수 있다.
대안적으로, 전송 블록의 정보 비트는 전송 블록이 적어도 하나의 코드 블록으로 세분화된 이후에 인터리브될 수 있다.
전송 블록의 정보 비트는 코드 블록의 길이보다 짧은 영역을 갖는 인터리빙 패턴을 적용함으로써 인터리브될 수 있다.
전송 블록의 정보 비트는 적어도 하나의 정보 비트를 전송 블록의 다른 정보 비트로 교체함으로써 인터리브될 수 있다.
본 발명의 또 다른 양상에 따르면, 전송 블록 순환 중복 검사는 선택된 순환 중복 검사 생성 다항식을 이용하여 전송 블록의 정보 비트의 시퀀스에 기반하여 계산된다. 상기 전송 블록은 이후 적어도 하나의 코드 블록으로 세분화된다. 적어도 하나의 코드 블록 순환식 중복 검사는 상기 선택된 순환 중복 검사 생성 다항식을 이용하여 상기 적어도 하나의 코드 블록에 기반하여 계산되며, 일 코드 블록 순환 중복 검사는 하나의 대응하는 코드 블록에 기반하여 계산된다. 마지막으로, 적어도 하나의 코드 블록과 적어도 하나의 코드 블록 순환 중복 검사는 적어도 하나의 안테나를 통해 송신된다. 이러한 방법에서, 전송 블록의 비트 시퀀스와 적어도 하나의 코드 블록의 비트 시퀀스 중 하나는 각 대응하는 순환 중복 검사가 계산되기 이전에 역순으로 정렬된다.
구체적으로, 전송 블록 순환 중복 검사는 전송 블록의 비트 시퀀스의 원래 순서에 기반하여 계산되며, 코드 블록 순환 중복 검사는 코드 블록의 비트 시퀀스의 역순에 기반하여 계산될 수 있다.
대안적으로, 전송 블록 순환 중복 검사는 전송 블록에서의 비트 시퀀스의 역순에 기초하여 계산될 수 있으며, 코드 블록 순환 중복 검사는 코드 블록의 비트 시퀀스의 원래 순서에 기반하여 계산될 수 있다.
본 발명의 또 다른 양상에 따르면, 전송 블록 순환 중복 검사는 선택된 순환 중복 검사 생성 다항식을 이용하여 정보 비트의 전송 블록에 기반하여 계산된다. 전송 블록은 복수의 코드 블록으로 세분화된다. 전송 블록 순환 중복 검사의 비트들은 각 코드 블록으로 확산된다. 이후, 복수의 코드 블록 순환 중복 검사는 선택된 순환 중복검사 생성 다항식을 이용하여 복수의 코드 블록에 기초하여 계산되며, 각 코드 블록 순환 중복 검사는 대응하는 코드 블록에 기초하여 계산된다. 마지막으로, 복수의 코드 블록과 복수의 코드 블록 순환 중복 검사들은 적어도 하나의 안테나를 통해 송신된다.
본 발명의 또 다른 양상에 따르면, 적어도 하나의 코드 블록의 비트 시퀀스와 적어도 하나의 코드 블록 순환 중복 검사는 적어도 하나의 안테나를 통해 수신된다. 이러한 적어도 하나의 코드 블록이 복호화된다. 적어도 하나의 코드 블록 순환 중복 검사는 선택된 순환 중복 검사 생성 다항식을 이용하여 검사되며 이에 따라 이러한 적어도 하나의 코드 블록이 정확하게 복호화되었는지를 결정하게 된다. 상기 적어도 하나의 코드 블록이 정확하게 복호화된 경우에, 이러한 적어도 하나의 코드 블록은 전송 블록을 생성하도록 연쇄화된다. 전송 블록의 전송 블록 순환 중복 검사는 선택된 순환 중복 검사 생성 다항식을 이용하여 검사되며 이에 따라 전송 블록이 정확하게 복호화되었는지를 결정하게 된다. 이러한 방법에서, 상기 적어도 하나의 코드 블록과 전송 블록 중 하나에서의 비트 시퀀스는 적어도 하나의 코드 블록 순환 중복 검사가 체크된 이후에 및 전송 블록 순환 중복 검사가 체크되기 이전에 재정렬된다.
본 발명의 추가적인 양상에 따르면, 복수의 순환 중복 검사는 복수의 순환 중복 검사 생성 다항식을 이용하여 복수의 비트에 기반하여 계산된다. 이러한 방법으로, 제 1 순환 중복 검사 생성 다항식은 제 1 복수의 비트에 기반하여 제 1 순환 중복 검사를 계산하는데 사용되며, 제 2 순환 중복 검사 생성 다항식은 제 2 복수의 비트에 기반하여 제 2 순환 중복 검사를 계산하는데 사용된다.
상기 제 1 복수의 비트는 제 2 복수의 비트의 서브세트이다.
대안적으로, 제 1 복수의 비트는 제 2 복수의 비트의 수퍼세트이다.
또한 대안적으로, 이러한 제 1 복수의 비트는 제 2 복수의 비트와 중첩할 수 있다.
상기 제 1 순환 중복 검사와 제 2 순환 중복 검사는 다른 길이를 갖는다.
대안적으로, 제 1 순환 중복 검사와 제 2 순환 중복 검사는 동일한 길이를 가질 수도 있다.
본 발명의 다른 추가적인 양상에 따르면, 전송 블록 순환 중복 검사는 제 1 순환 중복 검사 생성 다항식을 이용하여 정보 비트의 전송 블록에 기반하여 계산된다. 이러한 전송 블록은 적어도 하나의 코드 블록으로 세분화된다. 이후, 적어도 하나의 코드 블록 순환식 검사는 제 2 순환 중복 검사 생성 다항식을 이용하여 적어도 하나의 코드 블록에 기반하여 계산되며, 여기서 하나의 코드 블록의 순환 중복 검사는 하나의 대응하는 코드 블록에 기반하여 계산된다. 마지막으로, 이러한 적어도 하나의 코드 블록과 적어도 하나의 코드 블록 순환 중복 검사는 적어도 하나의 안테나를 통해 송신된다.
본 발명의 또 다른 양상에 따르면, 적어도 하나의 코드 블록의 비트 시퀀스 및 적어도 하나의 코드 블록 순환 중복 검사는 적어도 하나의 안테나를 통해 수신된다. 상기 적어도 하나의 코드 블록은 복호화된다. 이후, 적어도 하나의 코드 블록 순환 중복 검사는 제 2 순환 중복 검사 생성 다항식을 이용하여 검사되며 이에 따라 상기 적어도 하나의 코드 블록이 정확하게 복호화되었는지를 결정하게 된다. 상기 적어도 하나의 코드 블록이 정확하게 복호화된 경우, 적어도 하나의 코드 블록이 전송 블록을 생성하도록 연쇄화된다. 마지막으로, 전송 블록의 전송 블록 순환 중복 검사는 제 1 순환 중복 검사 생성 다항식을 이용하여 검사하며 이에 따라 전송 블록이 정확하게 복호화되었는지를 결정하게 된다.
본 발명은, 송신을 위한 다수의 CRC를 연산함으로써 송신 신뢰도를 개선시키고 송신기와 수신기의 복잡도를 감소시킬 수 있다.
첨부 도면을 참조하여 고려되는 하기의 상세한 설명을 더 잘 이해하는 때에, 본 발명은 보다 완벽하게 이해될 것이며 수반되는 여러 이점들은 더욱 분명하게 될 것이다. 첨부 도면에서, 동일한 참조용 심벌들은 동일하거나 유사한 구성요소들을 나타낸다.
도 1은 하이브리드 자동 반복 재요청(HARQ) 시스템의 동작을 개략적으로 도시한다.
도 2는 전송 블록 순환 중복 검사(CRC)와 코드 블록 세분화의 예를 개략적으로 도시한다.
도 3(a)는 전송 블록 CRC와 코드 블록 CRC를 계산하기 위한 송신기 동작을 개략적으로 도시한다.
도 3(b)는 본 발명의 원리에 따른 일 실시예로서 전송 블록 CRC와 코드 블록 CRC를 계산하기 위한 송신기 동작을 개략적으로 도시한다.
도 3(c)는 본 발명의 원리에 따른 다른 실시예로서 전송 블록 CRC와 코드 블록 CRC를 계산하기 위한 송신기 동작을 개략적으로 도시한다.
도 4는 본 발명의 원리에 따른 일 실시예로서 전송 블록 CRC와 코드 블록 CRC의 예를 개략적으로 도시한다.
도 5(a)는 코드 블록 CRC 및 전송 블록 CRC를 계산하기 위한 수신기 동작을 개략적으로 도시한다.
도 5(b)는 본 발명의 원리에 따른 일 실시예로서 코드 블록 CRC와 전송 블록 CRC를 계산하기 위한 수신기 동작을 개략적으로 도시한다.
도 5(c)는 본 발명의 원리에 따른 다른 실시예로서 코드 블록 CRC와 전송 블록 CRC를 계산하기 위한 수신기 동작을 개략적으로 도시한다.
도 6(a)는 본 발명의 원리에 따른 또 다른 실시예로서 코드 블록 CRC와 전송 블록 CRC를 계산하기 위한 송신기 동작을 개략적으로 도시한다.
도 6(b)는 본 발명의 원리에 따른 또 다른 실시예로서 코드 블록 CRC와 전송 블록 CRC를 계산하기 위한 수신기 동작을 개략적으로 도시한다.
도 7은 본 발명의 원리에 따른 일 실시예로서 전송 블록 CRC와 코드 블록 CRC의 예를 개략적으로 도시한다.
하이브리드 자동 반복 재요청(Hybrid Automatic Repeat reQuestion - HARQ)은 복호화 장애에 대처하고 신뢰도를 개선하기 위해 통신 시스템에서 널리 사용되고 있다. 도 1에서 도시된 바와 같이, 각 데이터 패킷은 일정한 순방향 에러 교정(FEC) 방식을 이용하여 코드화되어다수의 서브패킷을 생성한다. 각 서브패킷은 코드화된 비트의 일부만을 포함한다. 피드백 승인 채널에서의 비승인(NAK) 메시지에 의해 표시된 바와 같이 서브패킷 k에 대한 송신이 실패한 경우에는, 재송신 서브패킷, 서브패킷(k+1)이 송신되어 수신기가 패킷을 해독하는 것을 돕는다. 재송신 서브패킷은 이전의 서브패킷과는 다른 코드화된 비트를 포함할 수 있다. 수신기는 수신된 모든 서브패킷을 유연하게 결합하거나 또는 연합하여 복호화함으로써 복호화 기회를 개선시킨다. 통상적으로, 신뢰도, 패킷 지연 및 구현 복잡성 모두를 고려하여 최대 횟수의 송신으로 구성된다.
제 3세대 파트너쉽 프로젝트 장기간 진화 (3GPP LTE) 시스템에서, 전송 블록이 큰 경우에는, 전송 블록은 다수의 코드 블록으로 세분화되며 이에 따라 다수의 코드화된 패킷이 생성될 수 있다. 이는 병렬 처리 또는 파이프라인 구현을 가능하게 하며 전력 소모와 하드웨어 복잡도 간의 유연한 협상 등의 이점으로 인해 유익한 사항이다. 현재의 고속 데이터 공유 채널(HS-DSCH) 설계에서, 전체 전송 블록에 대하여 그 에러 검출의 목적으로 하여 하나의 24-비트 순환 중복 검사(CRC)만이 생성된다. 다수의 코드 블록이 일 송신 시간 간격(TTI)에서 생성되어 송신되는 경우, 수신기는 일부 코드 블록을 정확하게 해독하지만 다른 블록에 대해서는 그렇지 않다. 이 경우에, 전송 블록에 대한 CRC를 검사하지 않기 때문에 수신기는 송신기에게 비승인(NAK)을 피드백한다. 전송 블록, 전송 블록 CRC (TB CRC)와 코드 블록 세분화의 관계는 도 2에서 도시된다.
CRC를 생성하기 위해 L-비트 CRC 다항식을 사용하는 것으로 가정한다. CRC 생성 다항식을 아래의 <수학식 1>을 사용하여 표시한다.
Figure pct00001
일반적으로, 메시지의 경우는 다음의 <수학식 2>와 같다.
Figure pct00002
CRC 코드화는 조직적인 형태로 수행된다. 메시지의 CRC 패리티 비트는 p0, p1, ..., pL -1로서 표시되며, 또한 하기의 <수학식 3>의 다항식으로 표시될 수 있다.
Figure pct00003
이러한 CRC p(x)는 L 비트만큼 메시지를 이동시키고 이후 결과적인 시퀀스를 생성 다항식 g(x)으로 나눔으로써 계산될 수 있다. 나머지는 메시지 m(x)의 CRC이다. 그 수학적인 형태는 다음의 <수학식 4>와 같다.
Figure pct00004
여기서, q(x)는
Figure pct00005
를 g(x)로 나눈 몫이다. 상기 식의 항들을 재배치하게 되면, 다항식은 다음의 <수학식 5>와 같다.
Figure pct00006
다항식은 g(x)에 의해 나눠진 때에 0과 일치하는 나머지를 산출한다.
주목할 사항으로서, 메시지의 각 비트가 이진수인 경우, 메시지는 이진 갈루아체 (GF(2))에 관해 정의된 다항식으로서 표시될 수 있다. 이 경우에, '+'과 '-' 연산은 동일하다. 바꾸어 말하면, 메시지 비트가 이진수인 경우, CRC 첨부된 메시지는
Figure pct00007
또는
Figure pct00008
에 의해 표시될 수 있다. 본 발명의 나머지 부분에서, 메시지 비트는 편의상 이진수인 것으로 가정한다. 하지만, 본 발명에서 개시된 사상은 메시지 비트가 이진수가 아닌 경우에 확실하게 적용된다.
본 발명에서, 송신을 위한 다수의 CRC를 연산함으로써 송신 신뢰도를 개선시키고 송신기와 수신기의 복잡도를 감소시키는 방법 및 장치가 제안된다.
본 발명의 양상들, 특징들 및 이점들은 하기의 상세한 설명으로부터 보다 자명하게 된다. 하기의 상세한 설명은 단순히 다수의 특정 실시예들과 구현예를 예시하며, 본 발명을 수행하도록 예기되는 최상의 방법을 포함한다. 또한 본 발명의 다른 실시예 및 다양한 실시예가 가능하며, 그 몇가지 세부사항은 다양한 자명한 관점에서 수정가능한데, 이들 모두는 본 발명의 사상과 범주를 벗어나지 않는다. 따라서, 도면과 상세한 설명은 본질적으로 제한적인 것이 아니라 예시적인 것으로 간주된다. 본 발명은 첨부 도면에서의 도면에 의해 예시적인 방식으로 설명되며 이러한 도면에 의해 제한되지 않는다. 하기의 예시에서, 일 예로서 LTE 시스템에서의 데이터 채널을 사용한다. 하지만, 본원에서 설명되는 기법은 확실하게도 LTE 시스템의 다른 채널에서도 사용될 수 있으며, 또한 적용가능한 경우에 다른 데이터, 제어 또는 다른 시스템의 이와 다른 채널에서도 사용가능하다.
우선, 전송 블록, 코드 블록, 전송 블록 순환 중복 검사(CRC) 및 코드 블록 CRC의 개념을 예시한다. 전송 블록 CRC를 갖지만, 코드 블록 CRC를 갖지 않는 코딩 처리 체인의 일부가 도 3(a)에서 도시된다. 전송 블록은, 비트 스트림으로 구성된다. 전송 블록 CRC는 계산되어 비트 스트림에 첨부된다 (단계 210). 필요에 따라서, 송신 시간 간격(TTI)에서의 다수의 전송 블록은 필요한 경우에 직렬로 연쇄화된다 (단계 220). 전송 블록 (또는 연쇄화된 전송 블록)의 크기가 Z(당해 코드 블록의 최대 크기)보다 큰 경우에, 전송 블록(또는 연쇄화된 전송 블록)에 대한 코드 블록 세분화가 수행된다 (단계 220). 결과적인 코드 블록의 예가 도 2에서 도시된다. 코드 블록 CRC가 계산되어 각 코드 블록에 첨부된다 (단계 230). 이후, 코드 블록이 송신되기 이전에 채널 코딩(단계 240) 및 물리계층 하이브리드-ARQ 및 레이트 매칭(단계 250)이 수행된다.
전송 블록 CRC와 코드 블록 CRC에서의 코딩 처리 체인의 일부가 도 3(b)에서 도시된다. 전송 블록 CRC가 계산되어 비트 스트림에 첨부된다 (단계 310). 전송 블록의 비트들은 인터리브된다 (단계 320). 송신 시간 간격(TTI)에서의 다수의 전송 블록들이 직렬로 연쇄화되며 (단계 330), 전송 블록 (또는 연쇄화된 전송 블록)에 대한 코드 블록 세분화가 수행된다 (단계 330). 코드 블록 CRC가 계산되어 각 코드 블록에 첨부된다 (단계 340). 이후, 코드 블록이 송신되기 이전에 채널 코딩(단계 350), 물리계층 하이브리드-ARQ 및 레이트 매칭(단계 360)이 수행된다.
도 3(c)에 도시된 다른 예에서, 전송 블록 CRC가 계산되어 비트 스트림에 첨부된다 (단계 410). 송신 시간 간격(TTI)에서의 다수의 전송 블록들은 직렬로 연쇄화되며(단계 420), 전송 블록 (또는 연쇄화된 전송 블록)에 대한 코드 블록 세분화가 수행된다 (단계 420). 전송 블록의 비트들은 인터리브된다 (단계 430). 코드 블록 CRC가 계산되어 각 코드 블록에 첨부된다 (단계 440). 이후, 코드 블록이 송신되기 이전에 채널 코딩(단계 450), 및 물리계층 하이브리드-ARQ 및 레이트 매칭(단계 460)이 수행된다.
하지만, 주목할 사항으로서 본 발명에서 설명되는 하기의 실시예에서 전송 블록은 전송 블록 연쇄화 또는 코드 블록 세분화 이전에 전송 블록 CRC를 포함하거나 혹은 포함하지 않을 수 있다. 코드 블록 세분화 이후에, 일부 코드 블록 또는 모든 코드 블록에 대한 CRC가 생성가능하다. 예시 목적으로, 모든 코드 블록에 대한 코드 블록 CRC가 생성되는 것으로 가정하지만, 본 발명에서 개시된 사상은 분명히 다르게 적용될 수도 있다. 설명의 편의상, 오직 하나의 전송 블록이 있는 것으로 가정한다. 하지만, 본 발명의 모든 실시예들은 다수의 전송 블록과 전송 블록 연쇄화의 경우에 적용된다. 또한, 본 발명의 모든 실시예들은 송신기와 수신기 양측의 CRC 연산에 적용됨이 주목된다.
도 4에서, 전송 블록 CRC (TB CRC)와 코드 블록 CRC (CB CRC) 양측을 첨부하는 예가 도시된다. CB CRC는 코드 블록이 정확하게 복호화되었는 지를 확인함과 아울러 CB CRC가 확인되는 경우에 터보 복호화기에 의한 또 다른 터보 복호화 반복을 중단하도록 사용될 수 있다. CB CRC가 없는 경우, 터보 복호화기는 각 코드 블록에 대한 최대 반복 횟수로 수행된다. 다수의 코드 블록에 대한 수신기의 파이프라인 구현을 가정하면, 코드 블록들은 직렬 방식으로 복호화된다. 전송 블록에 대한 오직 하나의 승인 채널이 있는 경우, 하나의 코드 블록이 에러인 한도에서는 전송 블록은 승인되지 않을 것이다 (즉, NAK 된다). 최대 반복 횟수 이후에 코드 블록에 대한 CRC가 실패한 경우에, 수신기는 나머지 코드 블록에 대한 복호화를 건너뛰며 네거티브 승인을 송신한다. CB CRC가 없는 경우, 수신기는 일 코드 블록이 이미 에러인 경우에도 다른 코드 블록을 계속하여 복호화할 수 있다. 모든 코드 블록을 복호화한 이후, 수신기는 전송 블록이 에러인 것만을 발견하기 위해서 TB_CRC를 체크하게 된다. 따라서, CB CRC의 도입은 수신기에서의 불필요한 터보 복호화 반복을 줄이며, 전력 절감과 복잡도 감소를 가져올 수 있다. 반면에, CB CRC가 적용될 때마다 CB CRC는 CRC 검출 실패 확률을 도입하며, 이에 따라 코드 블록이 정확하게 검출되지 않은 때에는 복호화 반복의 중단을 초래할 수 있다. 게다가, 이러한 에러는 전송 블록 CRC (TB CRC) 없이는 검출될 수 없다. 주목할 사항으로서, 이러한 미검출된 에러는 통신에 심각한 영향을 미치는데, 에러가 통신 프로토콜의 상위 계층으로 전파되어 상위 계층 재전송을 유발시키며, 결과적으로 통신 채널의 전체 품질 및 사용자 경험성을 감소시키기 때문이다. 따라서, TB CRC는 전체 전송 블록에 대한 낮은 CRC 검출 실패율을 보증하는데 사용된다.
본 발명의 원리에 따른 제 1 실시예에서, 복수의 비트의 제 1 정렬은 제 1 CRC의 계산에서 사용되며, 복수의 비트의 제 2 정렬은 제 2 CRC의 계산에서 사용된다. 도 4에서 도시된 예에서, 구현의 편의상 TB CRC와 CB CRC 모두를 생성하는데에 동일한 CRC 생성 다항식이 사용가능하다. 이 경우에, TB CRC와 CB CRC를 생성하는데 동일한 정렬 또는 비트 시퀀스가 사용되면, CB CRC에서의 검출실패를 발생시키는 에러 시퀀스는 또한 TB CRC의 검출실패를 발생시킬 수 있다. 이를 회피하기 위해, 비트는 TB CRC가 생성된 이후에 및 CB CRC가 생성되기 이전에 재정렬된다. 주목할 사항으로서, 비트 재정렬/인터리빙은 TB CRC 비트 또는 정보 비트의 일부에만 적용될 수 있다. 예를 들어, 비트 재정렬/인터리빙은 정보 비트에만 적용되며 TB CRC 비트에는 적용되지 않을 수 있다. 대안적으로, 비트 재정렬/인터리빙은 정보 비트 및 TB CRC 비트 양측에 적용가능하다.
도 3(b) 및 도 3(c)는 비트 재정렬/인터리빙이 송신기 처리 체인에서 수행되는 방법의 2가지 예를 도시한다. 도 3(b)에서, 전송 블록의 비트 스트림은 코드 블록 세분화 이전에 인터리빙되고/재정렬된다. 반면에 도 3(c)에서, 각 코드 블록에 대한 인터리빙/재정렬은 코드 블록 세분화 이후에 적용된다. 도 3(b)에서 도시된 바와 같이, 전체 전송 블록 레벨상에서의 재정렬/인터리빙은 전체 전송 블록에 대한 처리 시간만큼의 지연을 도입할 수 있으며, 도 3(c)에서 도시된 바와 같이 코드 블록 레벨상에서의 재정렬/인터리빙은 코드 블록의 처리 시간만큼의 지연을 도입할 수 있다.
유사하게는, 코드 블록보다 작은 영역을 갖는 재정렬/인터리빙 패턴은 또한 인터리빙 지연을 더욱 감소시키는데 사용될 수 있다. 예를 들어, 스트림의 적어도 하나의 비트를 다른 비트로 교체하는데에 단순한 재정렬 패턴이 사용가능하다. 2 비트가 인접한 경우에, 이러한 재정렬 패턴은 일 비트만큼의 작은 인터리빙 지연만을 도입한다. 확실하게도, 이러한 교체 동작은 스트림의 하나 이상의 비트에 적용가능하다. 사실상, 이러한 동작은 스트림의 모든 비트에 적용될 수 있다. 일 예로서, 짝수 비트를 홀수 비트로 교체하는 것이 가능하다. 또한, 비트 재정렬/인터리빙은 정보 비트의 일부 또는 모든 정보 비트에 적용될 수 있지만 TB CRC 비트에는 적용되지 않는다. 대안적으로, 비트 재정렬/인터리빙은 정보 비트와 TB CRC 비트 양측에 적용가능하다.
대안적으로, 비트 시퀀스의 원래 순서에 의해 TB CRC를 계산할 수 있으며, 비트 시퀀스의 역순에 의해 CB CRC를 계산할 수 있다. 역순서는 전송 블록의 세분화 이전에 적용될 수 있다. 대안적으로, 역순서는 전송 블록의 세분화 이후에 적용될 수 있다. 또는, 비트 시퀀스의 역순에 의해 TB CRC를 계산할 수 있으며, 비트 시퀀스의 원래 순서에 의해 CB CRC를 계산할 수 있다. 또한, 비트 역순은 정보 비트에만 적용되고 TB CRC 비트에는 적용되지 않는다. 대안적으로, 비트 역순은 정보 비트와 TB CRC 비트 적용가능하다. 주목할 사항으로서, CB CRC는 대응하는 코드 블록 내의 비트 시퀀스의 역순에 기반하여 계산된다. 또한 주목할 사항으로서, TB CRC 비트가 있거나 TB CRC 비트가 없는 정보 비트에 적용되는 비트 역순 정렬은 CB CRC가 비트 시퀀스의 역순에 기반하여 계산되는 경우에만 적용가능하다.
또 다른 대안으로서, 비트 재정렬/인터리빙은 연쇄화/세분화 블록의 일부로서 달성될 수 있다. 예로서, 전송 블록 CRC와 함께 전송 블록을 다수의 코드 블록으로 세분화할 필요가 있는 경우, 전송 블록 CRC 비트들을 각 코드 블록에 확산시킬 수 있다. 코딩 체인에서 부가적인 블록을 생성하지 않기 때문에 이러한 방법을 논하기 위해 인터리버가 더 효과적이고 단순할 수 있다.
도 5(a) 내지 5(c)는 CB CRC 계산과 TB CRC 계산 간에서 수신기가 비트 스트림을 재정렬/인터리빙을 행하는 방법을 나타내는예를 도시한다. 도 5(a)는 수신기 처리의 일부를 도시하는데, CB CRC 확인과 TB CRC 확인의 수행 간에서 어떤 비트 재정렬/인터리빙을 가정하지 않는다. 구체적으로, 도 5(a)에서, 데이터 채널 신호가 무선 단말기 (즉, 기지국 또는 사용자 장치 유닛)에 의해 수신된 경우에는, 우선 물리층 하이브리드-ARQ 및 레이트 매칭이 수행된다 (단계 510). 이후, 데이터 채널 신호의 코드 블록이 복호화된다 (단계 520). 코드 블록이 정확하게 복호화되었는지를 확인하기 위해 코드 블록 CRC가 체크된다 (단계 530). 이후, 코드 블록은 전송 블록으로 연쇄화된다 (단계 540). 전송 블록이 정확하게 복호화되었는지를 확인하기 위해 전송 블록 CRC가 체크된다. 도 3(a) 및 3(c)에서 도시된 바와 같이 비트 재정렬/인터리빙이 송신기측에서 적용된 경우, 수신기는 각각 도 5(b)와 5(c)에서 도시된 바와 같이 이에 대응하여 비트를 재정렬하고/디인터리빙한다. 도 5(b)에서, 코드 블록 연쇄화(단계 640) 이후에 전송 블록의 비트 스트림이 재정렬/디인터리빙된다(단계 650). 반면에 도 5(c)에서, 코드 블록 연쇄화(단계 750) 이전에 각 코드 블록에 대한 재정렬/디인터리빙이 발생한다 (단계 740). 도 5(b)에서 도시된 바와 같이, 전체 전송 블록 레벨상에서의 재정렬/인터리빙은 전체 전송 블록에 대한 처리 시간만큼의 지연을 도입할 수 있다. 도 5(c)에서 도시된 바와 같이, 코드 블록 레벨상에서의 재정렬/인터리빙은 코드 블록의 처리 시간만큼의 지연을 도입할 수 있다.
본 발명의 사상을 벗어남이 없이 다양한 방식으로 전술한 실시예들을 결합함으로써 다양한 변화물이 획득될 수 있다는 분명하다.
본 발명의 원리에 따른 제 2 실시예에서, 제 1 CRC 생성 다항식은 제 1 복수의 비트에 기반하여 제 1 CRC를 계산하는데 사용되며, 제 1 CRC 생성 다항식과 다른 제 2 CRC 생성 다항식은 제 2 복수의 비트에 기반하여 제 2 CRC를 계산하는데 사용된다. 또한, 도 4가 일 예로서 사용된다. 하나의 전송 블록 CRC, 즉 CRC "A"가 있다. CRC 생성 다항식 g1(x)는 전송 블록의 모든 정보 비트에 기반하여 CRC "A"를 계산하는데 사용되는데, 이러한 전송 블록의 모든 정보 비트는 도면에서 도시된 바와 같이 비트 스트림(STB)으로 표시되며, STB = S1 ∪ S2 ∪ S3 이다. 3개의 코드 블록 CRC가 있는데, 즉 각각 CRC "B", CRC "C" 및 CRC "D"이다. g1(x)와는 다른 제 2 CRC 생성 다항식 g2(x)은 코드 블록 CRC "B", "C" 및 "D"를 계산하는데 사용된다. CRC "B"는 제 1 코드 블록의 정보 비트에 기반하여 계산되며, 이는 도면에서 도시된 바와 같이 비트 스트림 S1으로 표시된다. CRC "C"는 제 2 코드 블록에서의 정보 비트에 기반하여 계산되며, 이는 도면에서 도시된 바와 같이 비트 스트림 S2로 표시된다. CRC "D"는 제 3 코드 블록에서의 정보 비트와 전송 블록 CRC "A"에 기반하여 계산되며, 여기서 제 3 코드 블록에서의 정보 비트는 도면에서 도시된 바와 같이 비트 스트림 S3로 표시된다. S3와 "A"를 연쇄화함으로써 획득되는 비트 스트림을 S4로 표시한다. 즉, S4 = S3 ∪ "A"이다. 바꾸어 말하면, CRC "D"는 비트 스트림 S4에 기반하여 계산된다.
본 실시예에서, 제 1 복수의 비트는 제 2 복수의 비트의 서브세트가 될 수 있다. 예를 들어, g2(x)는 S1에 기반하여 CRC "B"를 계산하는데 사용되며, g1(x)는 STB에 기반하여 CRC "A"를 계산하는데 사용된다. 비트 스트림 S1는 비트 스트림 STB의 서브세트이다.
대안적으로, 제 1 복수의 비트는 제 2 복수의 비트의 수퍼세트가 될 수 있다. 예를 들어, g1(x)는 STB에 기반하여 CRC "A"를 계산하는데 사용되며, g2(x)는 S2에 기반하여 CRC "C"를 계산하는데 사용된다. 비트 스트림 STB는 비트 스트림 S2의 수퍼세트이다.
다른 대안으로서, 제 1 복수의 비트는 제 2 복수의 비트와 중첩될 수도 있다. 예를 들어, g1(x)는 STB에 기반하여 CRC "A"를 계산하는데 사용되며, g2(x)는 S4에 기반하여 CRC "D"를 계산하는데 사용된다. 비트 스트림 STB는 비트 스트림 S4와 중첩되며, STB ∩ S4 = S3.
제 1 CRC와 제 2 CRC는 다른 길이를 가질 수 있다.
대안적으로, 제 1 CRC와 제 2 CRC는 동일한 길이를 가질 수도 있다. 예를 들어, 제 1 CRC와 제 2 CRC 양측이 24-비트 길이인 경우, CRC 생성 다항식 g1(x)와 g2(x)는 하기의 <수학식 6>과 같이 선택될 수 있다.
Figure pct00009
대안적으로, CRC 생성 다항식 g1(x)와 g2(x)는 하기의 <수학식 7>과 같이 선택될 수 있다.
Figure pct00010
도 6(a)는 전송 블록 CRC 계산을 위한 CRC 생성 다항식 g1(x)와 코드 블록 CRC 계산을 위한 CRC 생성 다항식 g2(x)를 이용한 송신기 동작을 도시한다. 도 6(b)는 대응하는 수신기 동작을 도시한다. 구체적으로, 도 6(a)에서 도시된 송신기측에서, 전송 블록 CRC는 CRC 생성기 g1(x)를 이용하여 계산되며, 이후 전송 블록에 첨부된다 (단계 810). 전송 블록은 복수의 코드 블록으로 세분화될 수 있다 (단계 820). 복수의 코드 블록 CRC는 CRC 생성기 g2(x)를 이용하여 계산된다 (단계 830). 이후, 채널 코딩(단계 840) 및 물리층 하이브리드-ARQ 및 레이트 매칭(단계 850)이 수행된다. 도 6(b)에서 도시된 수신기측에서, 데이터 채널 신호가 수신되는 때에, 우선 물리층 하이브리드-ARQ 및 레이트 매칭이 수행된다 (단계 910). 이후, 데이터 채널 신호의 코드 블록이 복호화된다 (단계 920). 코드 블록이 정확하게 복호화되었는지를 확인하기 위해, CRC 생성기 g2(x)에 의해 코드 블록 CRC가 체크된다 (단계 930). 이후, 코드 블록은 전송 블록으로 연쇄화된다 (단계 940). 전송 블록이 정확하게 복호화되었는지를 확인하기 위해, CRC 생성기 g1(x)를 이용하여 전송 블록 CRC가 체크된다 (단계 950).
하지만, 본 발명에서 개시된 사상들이 전송 블록 CRC와 코드 블록 CRC 계산의 범주에 국한되지 않음이 주목된다. 예를 들어, 중첩된 비트 스트림에 기반하여 서로 다른 CRC를 계산하기 위해 상이한 CRC 생성 다항식을 이용하는 사상은 일반적으로 다수의 CRC가 존재하는 경우의 다른 설계에서 적용가능하다.
예를 들어, 도 7에서 도시된 바와 같이 코드 블록 세분화 이전에 전송 블록 CRC가 연산되지 않는다. 각 3개의 코드 블록에 대한 코드 블록 CRC가 연산된다. CB0_CRC는 코드 블록 0의 비트로부터 도출되는데, 생성 다항식 g1(x)를 이용하며, CB1_CRC는 코드 블록 1의 비트로부터 도출되는데, 생성 다항식 g1(x)를 이용하며, CB2_CRC는 코드 블록 0, 코드 블록 1 및 코드 블록 2의 비트로부터 도출되는데, g1(x)와는 다른 생성 다항식 g2(x)를 이용한다. CB0_CRC는 코드 블록 0에 대한 에러 검출 또는 터보 복호화 반복을 중단하는데 사용되며, CB1_CRC는 코드 블록 1에 대한 에러 검출 또는 터보 복호화 반복을 중단하는데 사용가능하며, CB2_CRC는 코드 블록 2에 대한 에러 검출 및 터보 복호화 반복을 중단하는데 사용 가능하다. 동시에, CB2_CRC는 전체 전송 블록에 대한 에러 검출을 제공한다.
본 발명의 사상을 벗어남이 없이 상이한 방식으로 전술한 실시예들을 결합함으로써 다수의 변형물들이 획득될 수 있는 것은 분명하다.

Claims (49)

  1. 선택된 순환 중복 검사 생성 다항식을 이용하여 정보 비트의 전송 블록에 기반하여 전송 블록 순환 중복 검사를 계산하는 단계;
    상기 전송 블록을 적어도 하나의 코드 블록으로 세분화하는 단계;
    상기 선택된 순환 중복 검사 생성 다항식을 이용하여 상기 적어도 하나의 코드 블록에 기반하여 적어도 하나의 코드 블록 순환 중복 검사를 계산하고, 일 코드 블록 순환 중복 검사는 하나의 대응하는 코드 블록에 기반하여 계산되고 있는 단계; 및
    적어도 하나의 송신 안테나를 통해 상기 적어도 하나의 코드 블록 및 상기 적어도 하나의 코드 블록 순환 중복 검사를 송신하고, 상기 전송 블록의 정보 비트는 상기 전송 블록 순환 중복 검사가 계산된 이후에 및 상기 적어도 하나의 코드 블록 순환 중복 검사가 계산되기 이전에 인터리브되는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  2. 제 1항에 있어서, 상기 전송 블록 순환 중복 검사의 비트들과 함께 상기 전송 블록의 정보 비트들을 인터리빙하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  3. 제 1항에 있어서, 상기 전송 블록 순환 중복 검사의 비트들을 인터리빙함이 없이 상기 전송 블록의 정보 비트들을 인터리빙하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  4. 제 1항에 있어서, 상기 전송 블록을 상기 적어도 하나의 코드 블록으로 세분화하기 이전에 상기 전송 블록의 정보 비트들을 인터리빙하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  5. 제 1항에 있어서, 상기 전송 블록을 상기 적어도 하나의 코드 블록으로 세분화한 이후에 상기 전송 블록의 정보 비트들을 인터리빙하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  6. 제 1항에 있어서, 코드 블록의 길이보다 작은 영역을 갖는 인터리빙 패턴을 적용함으로써 상기 전송 블록의 정보 비트들을 인터리빙하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  7. 제 1항에 있어서, 적어도 하나의 정보 비트를 상기 전송 블록의 다른 정보 비트로 교체함으로써 상기 전송 블록의 정보 비트들을 인터리빙하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  8. 제 1항에 있어서, 상기 전송블록내의 짝수 정보 비트들을 홀수 정보 비트들로 교체함으로써 상기 전송 블록의 정보 비트들을 인터리빙하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  9. 선택된 순환 중복 검사 생성 다항식을 이용하여 전송 블록의 정보 비트의 시퀀스에 대한 전송 블록 순환 중복 검사를 계산하는 단계;
    상기 전송 블록의 정보 비트 시퀀스를 적어도 하나의 코드 블록으로 세분화하는 단계;
    상기 선택된 순환 중복 검사 생성 다항식을 이용하여 상기 적어도 하나의 코드 블록에 기반하여 적어도 하나의 코드 블록 순환 중복 검사를 계산하고,일 코드 블록 순환 중복 검사는 하나의 대응하는 코드 블록에 기반하여 계산되는 단계; 및
    적어도 하나의 안테나를 통해 상기 적어도 하나의 코드 블록과 상기 적어도 하나의 코드 블록 순환 중복 검사를 송신하고, 상기 전송 블록의 비트 시퀀스와 상기 적어도 하나의 코드 블록의 비트 시퀀스 중 하나는 각 대응하는 순환 중복 검사가 계산되기 이전에 역순으로 정렬되는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  10. 제 9항에 있어서, 상기 전송 블록의 비트 시퀀스의 원래 순서에 기반하여 상기 전송 블록 순환 중복 검사를 계산하는 단계; 및
    상기 코드 블록의 비트 시퀀스의 역순에 기반하여 상기 코드 블록 순환 중복 검사를 계산하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  11. 제 10항에 있어서, 상기 전송 블록을 상기 적어도 하나의 코드 블록으로 세분화하기 이전에 상기 전송 블록 순환 중복 검사의 비트 시퀀스와 함께 상기 전송 블록의 비트 시퀀스를 역순으로 정렬하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  12. 제 10항에 있어서, 상기 전송 블록을 상기 적어도 하나의 코드 블록으로 세분화하기 이전에, 상기 전송 블록 순환 중복 검사의 비트 시퀀스를 역순으로 정렬함이 없이 상기 전송 블록의 비트 시퀀스를 역순으로 정렬하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  13. 제 10항에 있어서, 상기 전송 블록을 상기 적어도 하나의 코드 블록으로 세분화한 이후에 대응하는 코드 블록의 비트 시퀀스를 역순으로 정렬하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  14. 제 9항에 있어서, 상기 전송 블록의 비트 시퀀스의 역순에 기반하여 상기 전송 블록 순환 중복 검사를 계산하는 단계; 및
    상기 코드 블록의 비트 시퀀스의 원래 순서에 기반하여 상기 코드 블록 순환 중복 검사를 계산하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  15. 선택된 순환 중복 검사 생성 다항식을 이용하여 정보 비트의 전송 블록에 기반하여 전송 블록 순환 중복 검사를 계산하는 단계;
    정보 비트의 전송 블록을 복수의 코드 블록으로 세분화하는 단계;
    상기 전송 블록 순환 중복 검사의 비트 들을 각 코드 블록으로 확산하는 단계;
    상기 선택된 순환 중복검사 생성 다항식을 이용하여 상기 복수의 코드 블록에 기반하여 복수의 코드 블록 순환 중복 검사를 계산하고, 각 코드 블록 순환 중복 검사는 대응하는 코드 블록에 기초하여 계산되는 단계; 및
    적어도 하나의 송신 안테나를 통해 상기 복수의 코드 블록과 상기 복수의 코드 블록 순환 중복 검사들을 송신하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  16. 적어도 하나의 수신 안테나를 통해 적어도 하나의 코드 블록의 비트 시퀀스와 적어도 하나의 코드 블록 순환 중복 검사를 수신하는 단계;
    상기 적어도 하나의 코드 블록을 복호화하는 단계;
    선택된 순환 중복 검사 생성 다항식을 이용하여 상기 적어도 하나의 코드 블록 순환 중복 검사를 체크하여 상기 적어도 하나의 코드 블록이 정확하게 복호화되었는지를 결정하는 단계;
    상기 적어도 하나의 코드 블록이 정확하게 복호화된 경우에, 전송 블록을 생성하기 위해 상기 적어도 하나의 코드 블록을 연쇄화하는 단계; 및
    상기 선택된 순환 중복 검사 생성 다항식을 이용하여 상기 전송 블록의 전송 블록 순환 중복 검사를 체크하고,상기 전송 블록이 정확하게 복호화되었는 지를 결정하고 상기 적어도 하나의 코드 블록과 전송 블록 중 하나의 비트 시퀀스는 상기 적어도 하나의 코드 블록 순환 중복 검사가 체크된 이후에 및 상기 전송 블록 순환 중복 검사가 체크되기 이전에 재정렬되는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  17. 제 16항에 있어서, 상기 적어도 하나의 코드 블록을 연쇄화한 이후에 상기 전송 블록의 비트 시퀀스를 재정렬하는 것을 특징으로 하는 통신 방법.
  18. 제 16항에 있어서, 상기 적어도 하나의 코드 블록을 연쇄화하기 이전에, 상기 적어도 하나의 코드 블록의 비트 시퀀스를 재정렬하는 것을 특징으로 하는 통신 방법.
  19. 복수의 순환 중복 검사 생성 다항식을 이용하여 복수의 비트에 대한 복수의 순환 중복 검사를 계산하고 제 1 순환 중복 검사 생성 다항식은 제 1 복수의 비트에 기반하여 제 1 순환 중복 검사를 계산하는데 사용되며, 제 2 순환 중복 검사 생성 다항식은 제 2 복수의 비트에 기반하여 제 2 순환 중복 검사를 계산하는데 사용되는 단계; 및
    적어도 하나의 송신 안테나를 통해 상기 복수의 비트와 상기 복수의 순환 중복 검사를 송신하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  20. 제 19항에 있어서, 상기 제 1 복수의 비트는,
    상기 제 2 복수의 비트의 서브세트인 것을 특징으로 하는 통신 방법.
  21. 제 19항에 있어서, 상기 제 1 복수의 비트는,
    상기 제 2 복수의 비트의 수퍼세트인 것을 특징으로 하는 통신 방법.
  22. 제 19항에 있어서, 상기 제 1 복수의 비트는,
    상기 제 2 복수의 비트와 중첩하는 것을 특징으로 하는 통신 방법.
  23. 제 19항에 있어서, 상기 제 1 순환 중복 검사와 상기 제 2 순환 중복 검사는 상이한 길이를 갖는 것을 특징으로 하는 통신 방법.
  24. 제 19항에 있어서, 상기 제 1 순환 중복 검사와 상기 제 2 순환 중복 검사는 동일한 길이를 갖는 것을 특징으로 하는 통신 방법.
  25. 제 24항에 있어서, 상기 제 1 순환 중복 검사와 상기 제 2 순환 중복 검사 양측은 24-비트 길이를 가지며, 상기 제 1 순환 중복 검사 생성 다항식 g1(x)와 상기 제 2 순환 중복 검사 생성 다항식 g2(x)는 각각
    Figure pct00011
    과
    Figure pct00012
    로 설정되는 것을 특징으로 하는 통신 방법.
  26. 제 24항에 있어서, 상기 제 1 순환 중복 검사와 상기 제 2 순환 중복 검사 양측은 24-비트 길이를 가지며, 상기 제 1 순환 중복 검사 생성 다항식 g1(x)와 상기 제 2 순환 중복 검사 생성 다항식 g2(x)는 각각
    Figure pct00013
    과
    Figure pct00014
    로 설정되는 것을 특징으로 하는 통신 방법.
  27. 제 1 순환 중복 검사 생성 다항식을 이용하여 정보 비트의 전송 블록에 기반하여 전송 블록 순환 중복 검사를 계산하는 단계;
    상기 전송 블록을 적어도 하나의 코드 블록으로 세분화하는 단계;
    제 2 순환 중복 검사 생성 다항식을 이용하여 상기 적어도 하나의 코드 블록에 기반하여 적어도 하나의 코드 블록 순환 중복 검사를 계산하고, 일 코드 블록의 순환 중복 검사는 하나의 대응하는 코드 블록에 기초하여 계산되는 단계; 및
    적어도 하나의 송신 안테나를 통해 상기 적어도 하나의 코드 블록과 상기 적어도 하나의 코드 블록 순환 중복 검사를 송신하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  28. 적어도 하나의 수신 안테나를 통해 적어도 하나의 코드 블록의 비트 시퀀스 및 적어도 하나의 코드 블록 순환 중복 검사를 수신하는 단계;
    상기 적어도 하나의 코드 블록을 복호화하는 단계;
    제 2 순환 중복 검사 생성 다항식을 이용하여 상기 적어도 하나의 코드 블록 순환 중복 검사를 체크하고, 상기 적어도 하나의 코드 블록이 정확하게 복호화되었는지를 결정하는 단계;
    상기 적어도 하나의 코드 블록이 정확하게 복호화된 경우에는, 전송 블록을 생성하기 위해 상기 적어도 하나의 코드 블록을 연쇄화하는 단계; 및
    제 1 순환 중복 검사 생성 다항식을 이용하여 상기 전송 블록의 전송 블록 순환 중복 검사를 체크하고 상기 전송 블록이 정확하게 복호화되었는지를 결정하는 단계를 포함하는 것을 특징으로 하는 통신 방법.
  29. 통신 시스템의 무선 단말기로서,
    선택된 순환 중복 검사 생성 다항식을 이용하여 정보 비트의 전송 블록에 기반하여 전송 블록 순환 중복 검사를 계산하는 전송 블록 순환 중복 검사 생성기;
    상기 전송 블록을 적어도 하나의 코드 블록으로 세분화하는 코드 블록 생성기;
    상기 선택된 순환 중복 검사 생성 다항식을 이용하여 상기 적어도 하나의 코드 블록에 기반하여 적어도 하나의 코드 블록 순환 중복 검사를 계산하고, 하나의 코드 블록 순환 중복 검사는, 하나의 대응하는 코드 블록에 근거하여 계산되는, 적어도 하나의 코드 블록 순환 중복 생성기;
    상기 전송 블록 순환 중복 검사 생성기가 상기 전송 블록 순환 중복 검사를 계산한 이후에 및 상기 코드 블록 순환 중복 검사 생성기가 상기 적어도 하나의 코드 블록 순환 중복 검사를 계산하기 이전에 상기 전송 블록의 정보 비트들을 인터리빙하는 인터리빙 수단; 및
    상기 적어도 하나의 코드 블록 및 상기 적어도 하나의 코드 블록 순환 중복 검사를 송신하는 적어도 하나의 송신 안테나를 포함하는 것을 특징으로 하는 무선 단말기.
  30. 제 29항에 있어서, 상기 인터리빙 수단은,
    상기 전송 블록 순환 중복 검사의 비트들과 함께 상기 전송 블록의 정보 비트들을 인터리빙하는 것을 특징으로 하는 무선 단말기.
  31. 제 29항에 있어서, 상기 인터리빙 수단은,
    상기 전송 블록 순환 중복 검사의 비트들을 인터리빙함이 없이 상기 전송 블록의 정보 비트들을 인터리빙하는 것을 특징으로 하는 무선 단말기.
  32. 제 29항에 있어서, 상기 인터리빙 수단은,
    상기 전송 블록을 상기 적어도 하나의 코드 블록으로 세분화하기 이전에 상기 전송 블록의 정보 비트들을 인터리빙하는 것을 특징으로 하는 무선 단말기.
  33. 제 29항에 있어서, 상기 인터리빙 수단은,
    상기 전송 블록을 상기 적어도 하나의 코드 블록으로 세분화한 이후에 상기 전송 블록의 정보 비트들을 인터리빙하는 것을 특징으로 하는 무선 단말기.
  34. 제 29항에 있어서, 상기 인터리빙 수단은,
    코드 블록의 길이보다 작은 영역을 갖는 인터리빙 패턴을 적용함으로써 상기 전송 블록의 정보 비트를 인터리빙하는 것을 특징으로 하는 무선 단말기.
  35. 통신 시스템의 무선 단말기로서,
    선택된 순환 중복 검사 생성 다항식을 이용하여 전송 블록의 정보 비트의 시퀀스에 대한 전송 블록 순환 중복 검사를 계산하는 전송 블록 순환 중복 검사 생성기;
    상기 전송 블록의 정보 비트 시퀀스를 적어도 하나의 코드 블록으로 세분화하는 코드 블록 생성기;
    상기 선택된 순환 중복 검사 생성 다항식을 이용하여 상기 적어도 하나의 코드 블록에 기반하여 적어도 하나의 코드 블록 순환 중복 검사를 계산하고, 하나의 코드 블록 순환 중복 검사는 하나의 대응하는 코드 블록에 기반하여 계산되는 코드 블록 순환 중복 검사 생성기;
    상기 전송 블록 순환 중복 검사 생성기와 상기 코드 블록 순환 중복 검사 생성기 중 하나에 의해 대응하는 순환 중복 검사를 계산하기 이전에 상기 전송 블록의 비트 시퀀스와 상기 적어도 하나의 코드 블록의 비트 시퀀스 중 하나를 역순으로 정렬하는 재정렬 수단; 및
    상기 적어도 하나의 코드 블록과 상기 적어도 하나의 코드 블록 순환 중복 검사를 송신하는 적어도 하나의 안테나를 포함하는 것을 특징으로 하는 무선 단말기.
  36. 제 35항에 있어서, 상기 전송 블록의 비트 시퀀스의 원래 순서에 기반하여 상기 전송 블록 순환 중복 검사를 계산하는 상기 전송 블록 순환 중복 검사 생성기; 및
    상기 코드 블록의 비트 시퀀스의 역순에 기반하여 상기 코드 블록 순환 중복 검사를 계산하는 상기 코드 블록 순환 중복 검사 생성기를 포함하는 것을 특징으로 하는 무선 단말기.
  37. 제 35항에 있어서, 상기 전송 블록의 비트 시퀀스의 역순에 기반하여 상기 전송 블록 순환 중복 검사를 계산하는 상기 전송 블록 순환 중복 검사 생성기; 및
    상기 코드 블록의 비트 시퀀스의 원래 순서에 기반하여 상기 코드 블록 순환 중복 검사를 계산하는 상기 코드 블록 순환 중복 검사 생성기를 포함하는 것을 특징으로 하는 무선 단말기.
  38. 통신 시스템의 무선 단말기로서,
    선택된 순환 중복 검사 생성 다항식을 이용하여 정보 비트의 전송 블록에 기반하여 전송 블록 순환 중복 검사를 계산하는 전송 블록 순환 중복 검사 생성기;
    정보 비트의 전송 블록을 복수의 코드 블록으로 세분화하는 코드 블록 생성기;
    상기 전송 블록 순환 중복 검사의 비트들을 각 코드 블록으로 확산하는 확산기;
    상기 선택된 순환 중복 검사 생성 다항식을 이용하여 상기 복수의 코드 블록에 기반하여 복수의 코드 블록 순환 중복 검사를 계산하고, 각 코드 블록 순환 중복 검사는 대응하는 코드 블록에 기초하여 계산되는, 코드블록 순환 중복 검사 생성기; 및
    상기 복수의 코드 블록과 상기 복수의 코드 블록 순환 중복 검사들을 송신하는 적어도 하나의 안테나를 포함하는 것을 특징으로 하는 무선 단말기.
  39. 통신 시스템의 무선 단말기로서,
    적어도 하나의 코드 블록의 비트 시퀀스와 적어도 하나의 코드 블록 순환 중복 검사를 수신하는 적어도 하나의 안테나;
    상기 적어도 하나의 코드 블록을 복호화하는 코드 블록 복호화부;
    선택된 순환 중복 검사 생성 다항식을 이용하여 상기 적어도 하나의 코드 블록 순환 중복 검사를 체크하고, 상기 적어도 하나의 코드 블록이 정확하게 복호화되었는 지를 결정하는 코드 블록 순환 중복 검사;
    전송 블록을 생성하기 위해 상기 적어도 하나의 코드 블록을 연쇄화하는 전송 블록 생성기;
    상기 선택된 순환 중복 검사 생성 다항식을 이용하여 상기 전송 블록의 전송 블록 순환 중복 검사를 체크하고,상기 전송 블록이 정확하게 복호화되었는지를 결정하는 전송 블록 순환 중복 검사부; 및
    상기 코드 블록 순환 중복 검사부가 상기 적어도 하나의 코드 블록 순환 중복 검사를 체크한 이후에 및 상기 전송 블록 순환 중복 검사부가 상기 전송 블록 순환 중복 검사를 체크하기 이전에, 상기 적어도 하나의 코드 블록과 전송 블록 중 하나에서의 비트 시퀀스를 재정렬하는 재정렬부를 포함하는 것을 특징으로 하는 무선 단말기.
  40. 제 39항에 있어서, 상기 재정렬 수단은,
    상기 전송 블록 생성기가 상기 적어도 하나의 코드 블록을 연쇄화한 이후에 상기 전송 블록의 비트 시퀀스를 재정렬하는 것을 특징으로 하는 무선 단말기.
  41. 제 39항에 있어서, 상기 재정렬 수단은,
    상기 전송 블록 생성기가 상기 적어도 하나의 코드 블록을 연쇄화하기 이전에 상기 적어도 하나의 코드 블록의 비트 시퀀스를 재정렬하는 것을 특징으로 하는 무선 단말기.
  42. 통신 시스템의 무선 단말기로서,
    복수의 순환 중복 검사 생성 다항식을 이용하여 복수의 비트에 대한 복수의 순환 중복 검사를 계산하고, 제 1 순환 중복 검사 생성 다항식은 제 1 복수의 비트에 기반하여 제 1 순환 중복 검사를 계산하는데 사용되며, 제 2 순환 중복 검사 생성 다항식은 제 2 복수의 비트에 기반하여 제 2 순환 중복 검사를 계산하기 위해서 사용되는 적어도 하나의 순환 중복 검사 생성기; 및
    상기 복수의 비트와 상기 복수의 순환 중복 검사를 송신하는 적어도 하나의 안테나를 포함하는 것을 특징으로 하는 무선 단말기.
  43. 제 42항에 있어서, 상기 제 1 복수의 비트는,
    상기 제 2 복수의 비트의 서브세트인 것을 특징으로 하는 무선 단말기.
  44. 제 42항에 있어서, 상기 제 1 복수의 비트는,
    상기 제 2 복수의 비트의 수퍼세트인 것을 특징으로 하는 무선 단말기.
  45. 제 42항에 있어서, 상기 제 1 복수의 비트는,
    상기 제 2 복수의 비트와 중첩하는 것을 특징으로 하는 무선 단말기.
  46. 제 42항에 있어서, 상기 제 1 순환 중복 검사와 상기 제 2 순환 중복 검사는, 상이한 길이를 갖는 것을 특징으로 하는 무선 단말기.
  47. 제 42항에 있어서, 상기 제 1 순환 중복 검사와 상기 제 2 순환 중복 검사는 동일한 길이를 갖는 것을 특징으로 하는 무선 단말기.
  48. 통신 시스템의 무선 단말기로서,
    제 1 순환 중복 검사 생성 다항식을 이용하여 정보 비트의 전송 블록에 기반하여 전송 블록 순환 중복 검사를 계산하는 전송 블록 순환 중복 검사 생성기;
    상기 전송 블록을 적어도 하나의 코드 블록으로 세분화하는 코드 블록 생성기;
    제 2 순환 중복 검사 생성 다항식을 이용하여 상기 적어도 하나의 코드 블록에 기반하여 적어도 하나의 코드 블록 순환 중복 검사를 계산하고, 하나의 코드 블록 순환 중복 검사는, 하나의 대응하는 코드블록에 근거하여 계산되는 적어도 하나의 코드 블록 순환 중복 검사 생성기; 및
    상기 적어도 하나의 코드 블록과 상기 적어도 하나의 코드 블록 순환 중복 검사를 송신하는 적어도 하나의 안테나를 포함하는 것을 특징으로 하는 무선 단말기.
  49. 통신 시스템의 무선 단말기로서,
    적어도 하나의 코드 블록의 비트 시퀀스 및 적어도 하나의 코드 블록 순환 중복 검사를 수신하는 적어도 하나의 안테나;
    상기 적어도 하나의 코드 블록을 복호화하는 코드 블록 복호화부;
    제 2 순환 중복 검사 생성 다항식을 이용하여 상기 적어도 하나의 코드 블록 순환 중복 검사를 체크하여, 상기 적어도 하나의 코드 블록이 정확하게 복호화되었는지를 결정하는 코드 블록 순환 중복 검사부;
    전송 블록을 생성하도록 상기 적어도 하나의 코드 블록을 연쇄화하는 전송 블록 생성기; 및
    제 1 순환 중복 검사 생성 다항식을 이용하여 상기 전송 블록의 전송 블록 순환 중복 검사를 체크하여, 상기 전송 블록이 정확하게 복호화되었는지를 결정하는 전송 블록 순환 중복 검사부를 포함하는 것을 특징으로 하는 무선 단말기.
KR1020107006000A 2007-09-18 2008-09-12 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치 KR101600097B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US96016107P 2007-09-18 2007-09-18
US60/960,161 2007-09-18
US12/213,579 2008-06-20
US12/213,579 US8555148B2 (en) 2007-09-18 2008-06-20 Methods and apparatus to generate multiple CRCs

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150138209A Division KR101648870B1 (ko) 2007-09-18 2015-09-30 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20100074143A true KR20100074143A (ko) 2010-07-01
KR101600097B1 KR101600097B1 (ko) 2016-03-04

Family

ID=40455888

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107006000A KR101600097B1 (ko) 2007-09-18 2008-09-12 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치
KR1020150138209A KR101648870B1 (ko) 2007-09-18 2015-09-30 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020150138209A KR101648870B1 (ko) 2007-09-18 2015-09-30 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치

Country Status (8)

Country Link
US (1) US8555148B2 (ko)
JP (3) JP5349480B2 (ko)
KR (2) KR101600097B1 (ko)
CN (3) CN101803265A (ko)
AU (1) AU2008301483B2 (ko)
CA (1) CA2699732C (ko)
RU (1) RU2441328C2 (ko)
WO (1) WO2009038313A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160060329A (ko) * 2014-11-20 2016-05-30 (주)에프씨아이 복수의 룩업테이블을 이용한 crc 연산 장치 및 방법

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8386878B2 (en) * 2007-07-12 2013-02-26 Samsung Electronics Co., Ltd. Methods and apparatus to compute CRC for multiple code blocks
US8555148B2 (en) * 2007-09-18 2013-10-08 Samsung Electronics Co., Ltd. Methods and apparatus to generate multiple CRCs
WO2009053825A2 (en) * 2007-10-26 2009-04-30 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for providing adaptive cyclic redundancy check computation
US8656248B2 (en) * 2007-12-13 2014-02-18 Qualcomm Incorporated Hierarchical CRC scheme
JP5334997B2 (ja) * 2008-01-17 2013-11-06 アンフェノル・コーポレーション インターポーザ・アセンブリ及び方法
WO2009096658A1 (en) 2008-01-31 2009-08-06 Lg Electronics Inc. Method for determining transport block size and signal transmission method using the same
KR101526990B1 (ko) * 2008-01-31 2015-06-11 엘지전자 주식회사 전송 블록 크기 결정 방법 및 이를 이용한 신호 전송 방법
US8103928B2 (en) * 2008-08-04 2012-01-24 Micron Technology, Inc. Multiple device apparatus, systems, and methods
US9119094B2 (en) 2008-08-12 2015-08-25 Koninklijke Philips N.V. Method for communicating in a network, radio stations and a system therefor
US8892983B2 (en) 2008-11-04 2014-11-18 Alcatel Lucent Method and apparatus for error detection in a communication system
KR101737831B1 (ko) * 2009-02-02 2017-05-19 엘지전자 주식회사 무선 통신 시스템에서 전송할 시퀀스를 콤포넌트 캐리어에 매핑하는 방법
JP5587974B2 (ja) * 2009-04-01 2014-09-10 コーニンクレッカ フィリップス エヌ ヴェ 無線ｕｗｂ装置におけるフレーム連結
KR101600655B1 (ko) 2009-06-16 2016-03-07 샤프 가부시키가이샤 이동국 장치, 기지국 장치, 무선 통신 방법 및 집적 회로
DE102010028485B4 (de) * 2010-05-03 2024-05-29 Robert Bosch Gmbh Verfahren und Vorrichtung zur Absicherung von über eine Schnittstelle zu übertragenden Datenpaketen
CN101854230B (zh) * 2010-05-10 2013-04-24 武汉大学 一种提高通信系统重传效率的装置及方法
US9125068B2 (en) 2010-06-04 2015-09-01 Ixia Methods, systems, and computer readable media for simulating realistic movement of user equipment in a long term evolution (LTE) network
US20120183234A1 (en) * 2011-01-14 2012-07-19 Sony Corporation Methods for parallelizing fixed-length bitstream codecs
CN102136881B (zh) * 2011-01-24 2013-12-04 华为技术有限公司 一种循环冗余校验处理的方法及装置
CN102130744B (zh) * 2011-03-25 2014-12-31 中兴通讯股份有限公司 计算循环冗余校验码的方法和装置
CN102340378A (zh) * 2011-10-23 2012-02-01 许继集团有限公司 纵联保护用光纤通道crc校验方法
US9154979B2 (en) 2011-12-14 2015-10-06 Ixia Scalable architecture for long term evolution (LTE) multiple user equipment (multi-UE) simulation
US8855070B2 (en) 2011-12-14 2014-10-07 Ixia Methods, systems, and computer readable media for improved long term evolution (LTE) hybrid automatic repeat request (HARQ) processing
US9204325B2 (en) 2011-12-20 2015-12-01 Ixia Methods, systems, and computer readable media for reducing the impact of false downlink control information (DCI) detection in long term evolution (LTE) physical downlink control channel (PDCCH) data
US8839062B2 (en) 2012-01-11 2014-09-16 International Business Machines Corporation Incremental modification of an error detection code background of the invention
US9071995B2 (en) 2012-01-17 2015-06-30 Ixia Methods, systems, and computer readable media for long term evolution (LTE) uplink data processing
US8908535B2 (en) 2012-02-10 2014-12-09 Ixia Methods, traffic simulators, and computer readable media for validating long term evolution (LTE) code blocks and transport blocks
US8724498B2 (en) 2012-02-14 2014-05-13 Ixia Methods, systems, and computer readable media for performing long term evolution (LTE) channel delineation
US8892829B2 (en) 2012-02-29 2014-11-18 Ixia Methods, systems, and computer readable media for integrated sub-block interleaving and rate matching
US9668167B2 (en) 2012-03-16 2017-05-30 Qualcomm Incorporated Transport block size limitation for enhanced control channel operation in LTE
US8738985B2 (en) * 2012-03-28 2014-05-27 Ixia Methods, systems, and computer readable media for dynamically controlling a turbo decoding process in a long term evolution (LTE) multi-user equipment (UE) traffic simulator
US9131000B2 (en) 2012-04-13 2015-09-08 Ixia Methods, systems, and computer readable media for heuristics-based adaptive protocol parsing
CN103378941B (zh) * 2012-04-24 2019-01-01 马维尔国际有限公司 用于无线通信系统的循环冗余校验方法和装置
US8839079B2 (en) * 2012-08-20 2014-09-16 Qualcomm Incorporated Methods and apparatuses for saving power during transport block decoding in UMTS systems
US9198065B2 (en) 2013-03-15 2015-11-24 Ixia Methods, systems, and computer readable media for utilizing adaptive symbol processing in a multiple user equipment (multi-UE) simulator
JP2015019276A (ja) * 2013-07-11 2015-01-29 株式会社東芝 記憶装置、ｃｒｃ生成装置およびｃｒｃ生成方法
US10312936B2 (en) * 2014-01-17 2019-06-04 Texas Instruments Incorporated Using CRC residual value to distinguish a recipient of a data packet in a communication system
CN105515719B (zh) * 2014-09-24 2019-04-26 中兴通讯股份有限公司 一种数据传输方法及装置
CN104579561A (zh) * 2014-12-23 2015-04-29 国电南瑞科技股份有限公司 一种提高纵差保护性能的编码方法
WO2017053948A1 (en) * 2015-09-24 2017-03-30 Idac Holdings, Inc. Methods for enhanced multiplexing in wireless systems
CN106817192B (zh) * 2015-11-30 2020-08-14 华为技术有限公司 一种错误估计的方法、基站及终端
US10108512B2 (en) * 2016-04-01 2018-10-23 Intel Corporation Validation of memory on-die error correction code
US10291356B2 (en) * 2016-05-11 2019-05-14 Futurewei Technologies, Inc. Decoding procedures in systems with codeblock segmentation
US10313057B2 (en) * 2016-06-01 2019-06-04 Qualcomm Incorporated Error detection in wireless communications using sectional redundancy check information
US10291354B2 (en) 2016-06-14 2019-05-14 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
US10771202B2 (en) * 2016-07-15 2020-09-08 Sharp Kabushiki Kaisha Transmission apparatus, reception apparatus, communication method, and integrated circuit
EP3491640A4 (en) * 2016-08-01 2020-08-05 Honeywell International Inc. PORTABLE DATA LINK EQUIPMENT FOR LISTENING TO DATA OR VOICE COMMUNICATIONS
US11140700B2 (en) * 2016-10-20 2021-10-05 Sharp Kabushiki Kaisha Terminal apparatus, base station apparatus, and communication method
CN109039546B (zh) * 2016-12-28 2020-12-29 上海朗帛通信技术有限公司 一种用于信道编码的ue、基站中的方法和设备
CN110430010B (zh) * 2017-01-05 2020-08-07 华为技术有限公司 信息处理的方法和设备
CN108347311B (zh) * 2017-01-25 2021-05-11 华为技术有限公司 发送和接收反馈信息的方法、接入网设备和终端设备
TWI714824B (zh) * 2017-02-06 2021-01-01 聯發科技股份有限公司 通訊方法和裝置
CN108540258B (zh) * 2017-03-01 2022-07-01 中兴通讯股份有限公司 一种循环冗余码校验方法及装置
MX2019000572A (es) 2017-03-08 2019-07-04 Lg Electronics Inc Metodo y aparato para transmitir y recibir señales de radio en un sistema de comunicacion inalambrica.
CN108631815B (zh) 2017-03-24 2021-05-04 华为技术有限公司 数据传输方法、网络设备及终端设备
CN110771046B (zh) * 2017-05-04 2024-04-05 上海诺基亚贝尔股份有限公司 分布式crc极化码
US10312939B2 (en) 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
CN109120373B (zh) * 2017-06-23 2021-02-12 华为技术有限公司 一种信道编码方法、数据接收方法及相关设备
US10536240B2 (en) 2017-08-07 2020-01-14 Huawei Technologies Co., Ltd. Channel encoding method and apparatus in wireless communications
CN108923889B (zh) * 2017-08-07 2019-08-02 华为技术有限公司 编码方法及装置
EP3667962B1 (en) * 2017-08-08 2022-10-26 Vivo Mobile Communication Co., Ltd. Method and device for cyclic redundancy check
CN111052614B (zh) * 2017-09-01 2024-03-08 上海诺基亚贝尔股份有限公司 消息处理和对应装置
CN107704335B (zh) * 2017-09-28 2019-08-20 华南理工大学 一种基于fpga的crc并行运算ip核
WO2019095190A1 (en) * 2017-11-16 2019-05-23 Qualcomm Incorporated Reduced overhead error detection code design for decoding a codeword
KR20190060605A (ko) * 2017-11-24 2019-06-03 삼성전자주식회사 무선통신 시스템에서 데이터 매핑 방법 및 장치
CN109905130B (zh) 2017-12-08 2021-12-17 大唐移动通信设备有限公司 一种极化码编码、译码方法、装置及设备
US10644835B1 (en) * 2018-10-12 2020-05-05 Samsung Electronics Co., Ltd. System and method for interleaving distributed CRC in polar codes for early termination
CN115208516A (zh) * 2022-07-11 2022-10-18 上海恩阶电子科技有限公司 一种基于crc校验码的数据存储及校验方法
US20240204798A1 (en) * 2022-12-14 2024-06-20 Argo AI, LLC System, Method, and Computer Program Product for End-To-End CRC Overhead Hiding

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006114855A1 (ja) * 2005-04-18 2006-11-02 Mitsubishi Denki Kabushiki Kaisha 送信局、受信局および無線通信方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465260A (en) * 1993-11-04 1995-11-07 Cirrus Logic, Inc. Dual purpose cyclic redundancy check
KR100306282B1 (ko) * 1998-12-10 2001-11-02 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
DE60032441T2 (de) * 1999-05-19 2007-06-06 Samsung Electronics Co., Ltd., Suwon Vorrichtung und verfahren zur turboverschaltelung
PT1114528E (pt) * 1999-07-08 2006-08-31 Samsung Electronics Co Ltd Equipamento e metodo destinado a controlar um desmultiplexador e um multiplexador utilizados na adptacao de taxas de transmissao num sistema de comunicacoes moveis
JP2003523682A (ja) * 2000-02-17 2003-08-05 アナログ デバイス インコーポレーテッド Ｃｒｃ、および他の剰余を基本とする符号の生成に用いる方法、装置、製品
GB2361781B (en) * 2000-04-25 2004-12-29 Ubinetics Ltd Interleaving and de-interleaving of telecommunications signals
JP3297668B2 (ja) * 2000-04-26 2002-07-02 松下電器産業株式会社 符号／復号化装置及び符号／復号化方法
CN1179512C (zh) * 2000-05-22 2004-12-08 三星电子株式会社 用于混合自动重复请求数据通信系统的数据发送设备和方法
JP3540287B2 (ja) * 2001-04-19 2004-07-07 Ｎｅｃマイクロシステム株式会社 パラレル処理回路
US6983166B2 (en) * 2001-08-20 2006-01-03 Qualcomm, Incorporated Power control for a channel with multiple formats in a communication system
US20030066004A1 (en) 2001-09-28 2003-04-03 Rudrapatna Ashok N. Harq techniques for multiple antenna systems
US7305043B2 (en) * 2002-10-17 2007-12-04 Ibiquity Digital Corporation Method and apparatus for formatting signals for digital audio broadcasting transmission and reception
CN1193294C (zh) * 2003-01-27 2005-03-16 西安电子科技大学 一种多通道多位并行计算crc码的方法
CN100454796C (zh) * 2003-03-18 2009-01-21 华为技术有限公司 一种网格编码调制方法及多用户接收装置
US7706347B2 (en) * 2003-05-15 2010-04-27 Lg Electronics Inc. Signal processing apparatus and method using multi-output mobile communication system
KR101000388B1 (ko) * 2003-05-15 2010-12-13 엘지전자 주식회사 이동 통신 시스템 및 이 이동 통신 시스템에서 신호를처리하는 방법
JP2005086272A (ja) * 2003-09-04 2005-03-31 Matsushita Electric Ind Co Ltd Ｃｒｃ符号演算回路及びｆｃｓ生成回路並びにｍａｃ回路
KR100556908B1 (ko) 2003-10-30 2006-03-03 엘지전자 주식회사 멀티레벨 트렐리스 부호화된 변조 시스템의 ｈａｒｑ방식
CN100413240C (zh) * 2004-06-18 2008-08-20 财团法人工业技术研究院 用于信息长度侦测及错误侦测的改良式循环冗余检验方法
US7395492B2 (en) * 2004-09-13 2008-07-01 Lucent Technologies Inc. Method and apparatus for detecting a packet error in a wireless communications system with minimum overhead using tail bits in turbo code
KR100909543B1 (ko) 2004-12-01 2009-07-27 삼성전자주식회사 패킷 데이터 전송을 지원하는 이동통신 시스템에서 제어정보를 송수신하는 방법 및 장치
US8265768B2 (en) * 2005-08-30 2012-09-11 Boston Scientific Neuromodulation Corporation Telemetry protocol for ultra low error rates useable in implantable medical devices
KR100690274B1 (ko) * 2005-09-12 2007-03-09 삼성전자주식회사 다중 채널 직렬 통신을 위한 순환 중복 검사 장치 및 이를구비한 통신 시스템
CN1941686A (zh) * 2005-09-30 2007-04-04 西门子（中国）有限公司 无线通信系统中的数据发送方法与发射机
KR100842583B1 (ko) * 2005-11-21 2008-07-01 삼성전자주식회사 통신 시스템에서 데이터 수신 방법 및 장치
KR100928261B1 (ko) * 2007-09-08 2009-11-24 엘지전자 주식회사 비검출 오류 저감을 위한 신호 분할 및 ｃｒｃ 부착 방법
US7853857B2 (en) * 2007-09-14 2010-12-14 Motorola Mobility, Inc. Multi-layer cyclic redundancy check code in wireless communication system
US8555148B2 (en) * 2007-09-18 2013-10-08 Samsung Electronics Co., Ltd. Methods and apparatus to generate multiple CRCs

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006114855A1 (ja) * 2005-04-18 2006-11-02 Mitsubishi Denki Kabushiki Kaisha 送信局、受信局および無線通信方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
3GPP TS 36.212 v1.2.0, "3GPP; TSG RAN; Multiplexing and channel coding (Release 8)", 2007.05.* *
Ericsson 외, "Way forward gor CRC attachment for turbo-coded transport channels",3GPP TSG-RAN Working Group 1 #50, R1-073843, 2007.08.20.* *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160060329A (ko) * 2014-11-20 2016-05-30 (주)에프씨아이 복수의 룩업테이블을 이용한 crc 연산 장치 및 방법

Also Published As

Publication number Publication date
CN104253616A (zh) 2014-12-31
JP2015084593A (ja) 2015-04-30
CN101803265A (zh) 2010-08-11
US8555148B2 (en) 2013-10-08
CA2699732C (en) 2014-10-21
US20090077456A1 (en) 2009-03-19
JP2010539840A (ja) 2010-12-16
CN104253669A (zh) 2014-12-31
CN104253669B (zh) 2019-04-12
JP2013219818A (ja) 2013-10-24
KR101600097B1 (ko) 2016-03-04
RU2010110135A (ru) 2011-09-27
AU2008301483A1 (en) 2009-03-26
CN104253616B (zh) 2019-01-04
WO2009038313A1 (en) 2009-03-26
AU2008301483B2 (en) 2013-01-10
KR20150117631A (ko) 2015-10-20
RU2441328C2 (ru) 2012-01-27
CA2699732A1 (en) 2009-03-26
JP5349480B2 (ja) 2013-11-20
KR101648870B1 (ko) 2016-08-30

Similar Documents

Publication Publication Date Title
KR101648870B1 (ko) 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치
KR101558562B1 (ko) 터보코드를 이용한 데이터 전송장치 및 방법
EP2181505B1 (en) Multi-layer cyclic redundancy check code in wireless communication system
US8386878B2 (en) Methods and apparatus to compute CRC for multiple code blocks
US10469212B2 (en) Data transmission method and device
US7251285B2 (en) Method and apparatus for transmitting and receiving using turbo code
US8225165B2 (en) Methods and devices for encoding data in communication systems
KR100656982B1 (ko) 휴대 인터넷 단말기의 복호 장치 및 방법
CN109525367A (zh) 基于LoRa编码和解码机制的检错和自适应纠错方法
EP2043269A2 (en) Methods and apparatus to generate multiple cyclic redundancy checks (CRCS)
Khan et al. Pi et a].(45) Date of Patent: Oct. 8, 2013

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
B701 Decision to grant
FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200130

Year of fee payment: 5