KR101648870B1 - 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치 - Google Patents

다수의 순환 중복 검사를 생성하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR101648870B1
KR101648870B1 KR1020150138209A KR20150138209A KR101648870B1 KR 101648870 B1 KR101648870 B1 KR 101648870B1 KR 1020150138209 A KR1020150138209 A KR 1020150138209A KR 20150138209 A KR20150138209 A KR 20150138209A KR 101648870 B1 KR101648870 B1 KR 101648870B1
Authority
KR
South Korea
Prior art keywords
code
block
cyclic redundancy
redundancy check
transport block
Prior art date
Application number
KR1020150138209A
Other languages
English (en)
Other versions
KR20150117631A (ko
Inventor
파룩 칸
초우유에 피
지앤종 장
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20150117631A publication Critical patent/KR20150117631A/ko
Application granted granted Critical
Publication of KR101648870B1 publication Critical patent/KR101648870B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/091—Parallel or block-wise CRC computation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/617—Polynomial operations, e.g. operations related to generator polynomials or parity-check polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H04L1/0051—Stopping criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)

Abstract

본 발명은, 통신을 위한 방법에 있어서, 제1순환 중복 검사 생성 다항식을 기반으로 전송 블록의 전송 블록 순한 중복 검사를 생성하는 과정과, 상기 전송 블록 순환 중복 검사를 포함하는 상기 전송 블록의 비트들의 수가 최대 코드 블록 크기보다 크거나 같으면, 상기 전송 블록을 복수개의 코드 블록들로 분할하는 과정을 포함하는 과정과, 상기 코드 블록들 중 하나는 상기 전송 블록의 부분 및 상기 전송 블록 순환 중복 검사를 포함하고, 제2순환 중복 검사 생성 다항식을 기반으로 상기 복수개의 코드 블록들에 대한 복수개의 코드 블록 순환 중복 검사들을 생성하는 과정과, 상기 복수개의 코드 블록 순환 중복 검사들 각각은 해당 코드 블록을 기반으로 생성되고, 적어도 하나의 코드 블록 및 적어도 하나의 코드 블록 순환 중복 검사를 송신하는 과정을 포함하며; 상기 제1순환 중복 검사 생성 다항식과 제2순환 중복 검사 생성 다항식은 서로 상이하며, 동일한 길이를 가짐을 특징으로 한다.

Description

다수의 순환 중복 검사를 생성하기 위한 방법 및 장치{METHODS AND APPARATUS TO GENERATE MULTIPLE CYCLIC REDUNDANCY CHECKS(CRCS)}
본 발명은 다수의 순환 중복 검사(CRC)를 생성하기 위한 방법 및 장치와 관련된다.
무선 통신 시스템은 다수의 기지국과 다수의 이동국을 포함한다. 상기 무선 통신 시스템에서 단일 기지국은 종종 이동국 세트와 통신한다. 이때 기지국으로부터 이동국으로의 송신은 다운-링크 통신으로 알려져 있으며, 이동국에서 기지국으로의 송신은 업-링크 통신으로 알려져 있다. 기지국과 이동국은 무선 신호를 송신하거나 수신하기 위해, 다수의 안테나를 이용한다. 상기 무선 신호는 직교 주파수 분할 다중화(OFDM) 신호 또는 코드 분할 다중 접속(CDMA) 신호 등이 될 수 있다. 상기 이동국은 PDA, 랩탑 컴퓨터 또는 핸드헬드 장치가 될 수 있다.
제 3세대 파트너쉽 프로젝트 장기간 진화 (3GPP LTE) 시스템에서, 전송 블록이 큰 경우, 전송 블록을 다수의 코드 블록들로 분할한다. 이에 따라 하나의 전송 블록으로부터 다수의 코드화된 패킷들 (코드 블록들)이 생성된다. 이는 병렬 처리 또는 파이프라인 구현을 가능하게 하며, 전력 소모와 하드웨어 복잡도 간의 유연한 협상 등의 이점으로 인해 유익한 사항이다.
현재의 고속 데이터 공유 채널 (HS-DSCH) 설계에서, 전체 전송 블록에 대하여 그 에러 검출을 목적으로 하나의 24-비트 순환 중복 검사 (CRC)만이 생성된다. 다수의 코드 블록들이 하나의 송신 시간 간격(TTI)에서 생성되어 송신되는 경우, 수신기는 일부 코드 블록을 정확하게 복호하는데 실패할 수 있다. 이 경우에, 전송 블록에 대한 CRC를 검사할 수 없기 때문에 수신기는 송신기에게 비-승인 (Non-acknowledge)(NAK)을 피드-백한다.
따라서, 본 발명의 목적은 다수의 코드 블록에 대한 순환 중복 검사를 생성하는 개선된 방법 및 장치를 제공하는 것이다.
본 발명의 다른 목적은 에러 검출을 위한 개선된 방법 및 장치를 제공하는 것이다.
본 발명의 실시 예에 따른 방법은, 통신을 위한 방법에 있어서, 제1순환 중복 검사 생성 다항식을 기반으로 전송 블록의 전송 블록 순한 중복 검사를 생성하는 과정과, 상기 전송 블록 순환 중복 검사를 포함하는 상기 전송 블록의 비트들의 수가 최대 코드 블록 크기보다 크거나 같으면, 상기 전송 블록을 복수개의 코드 블록들로 분할하는 과정을 포함하는 과정과, 상기 코드 블록들 중 하나는 상기 전송 블록의 부분 및 상기 전송 블록 순환 중복 검사를 포함하고, 제2순환 중복 검사 생성 다항식을 기반으로 상기 복수개의 코드 블록들에 대한 복수개의 코드 블록 순환 중복 검사들을 생성하는 과정과, 상기 복수개의 코드 블록 순환 중복 검사들 각각은 해당 코드 블록을 기반으로 생성되고, 적어도 하나의 코드 블록 및 적어도 하나의 코드 블록 순환 중복 검사를 송신하는 과정을 포함하며; 상기 제1순환 중복 검사 생성 다항식과 제2순환 중복 검사 생성 다항식은 서로 상이하며, 동일한 길이를 가짐을 특징으로 한다.
본 발명의 실시 예에 따른 다른 방법은, 통신을 위한 방법에 있어서, 비트 시퀀스의 코드 블록과, 코드 블록 중복 순환 검사를 수신하는 과정과, 상기 코드 블록을 디코딩하는 과정과, 상기 코드 블록이 정상적으로 디코딩되었는 지 여부를 결정하기 위한 제2순환 중복 검사 생성 다항식을 기반으로 상기 코드 블록 중복 검사를 검사하는 과정과, 상기 코드 블록이 전송 블록의 부분을 포함하고, 상기 전송 블록은 전송 블록 순환 중복 검사를 포함하고, 최대 코드 블록 크기 이상의 비트들의 수를 가지면, 상기 전송 블록을 생성하기 위한 2개 이상의 정상적으로 디코딩된 코드 블록들을 연접하는 과정과, 상기 전송 블록이 정상적으로 디코딩되었는 지 여부를 결정하기 위한 제1순환 중복 검사 생성 다항식을 기반으로, 상기 전송 블록의 상기 전송 블록 순환 중복 검사를 검사하는 과정을 포함하며; 상기 제1순환 중복 검사 생성 다항식과 제2순환 중복 검사 생성 다항식은 서로 상이하며, 동일한 길이를 가짐을 특징으로 한다.
본 발명의 실시 예에 따른 장치는; 제1순환 중복 검사 생성 다항식을 기반으로 전송 블록의 전송 블록 순환 중복 검사를 생성하는 전송 블록 생성기와, 상기 전송 블록 순환 중복 검사를 포함하는 전송 블록의 비트들의 수가 최대 코드 블록 크기보다 크거나 같으면, 상기 전송 블록을 복수개의 코드 블록들로 분할하는 과정과, 제2순환 중복 검사 생성 다항식을 기반으로, 상기 복수개의 코드 블록들의 복수개의 순환 중복 검사들을 생성하는 코드 블록 생성기와, 여기서, 상기 코드 블록 순환 중복 검사들 각각은 해당 코드 블록을 기반으로 생성되고, 상기 복수개의 코드 블록들 중 하나는 상기 전송 블록의 부분과 상기 전송 블록 순환 중복 검사를 포함하고, 적어도 하나의 코드 블록과 적어도 하나의 코드 블록 순환 중복 검사를 송신하는 적어도 하나의 안테나를 포함하며; 상기 제1순환 중복 검사 생성 다항식과 제2순환 중복 검사 생성 다항식은 서로 상이하며, 동일한 길이를 가짐을 특징으로 한다.
본 발명의 실시 예에 따른 장치는; 통신 시스템을 위한 장치에 있어서, 비트 시퀀스의 복수개의 코드 블록들과 복수개의 코드 블록 순환 중복 검사를 수신하는 적어도 하나의 안테나와, 상기 복수개의 코드 블록들을 디코딩하고, 상기 복수개의 코드 블록들이 정상적으로 디코딩되었는 지 여부를 결정하기 위한 제2순환 중복 검사 생성 다항식을 기바으로 상기 복수개의 코드 블록 순환 중복 검사들을 검사하는 코드 블록 디코딩 유닛과, 전송 블록의 부분을 포함하는 각 코드 블록에 대해 전송 블록 순환 중복 검사를 포함하는 전송 블록의 비트들의 수가 최대 코드 블록 크기보다 크거나 같으면, 상기 전송 블록을 생성하기 위해서 적어도 2개 이상의 정상적으로 디코딩된 코드 블록들을 연접하고, 상기 전송 블록이 정상적으로 디코딩되었는 지 여부를 결정하기 위해서 제1순환 중복 검사 생성 다항식을 기반으로 상기 전송 블록의 상기 전송 블록 순환 중복 검사를 검사하는 전송 블록 디코딩 유닛과, 복수개의 코드 블록들 중 하나는 상기 전송 블록의 부분 및 상기 전송 블록 순환 중복 검사를 포함하며; 상기 제1순환 중복 검사 생성 다항식과 제2순환 중복 검사 생성 다항식은 서로 상이하며, 동일한 길이를 가짐을 특징으로 하는 장치.
본 발명은, 송신을 위한 다수의 CRC를 연산함으로써 송신 신뢰도를 개선시키고 송신기와 수신기의 복잡도를 감소시킬 수 있다.
첨부 도면을 참조하여 고려되는 하기의 상세한 설명을 더 잘 이해하는 때에, 본 발명은 보다 완벽하게 이해될 것이며 수반되는 여러 이점들은 더욱 분명하게 될 것이다. 첨부 도면에서, 동일한 참조용 심벌들은 동일하거나 유사한 구성요소들을 나타낸다.
도 1은 하이브리드 자동 반복 재 요청(HARQ) 시스템의 동작을 개략적으로 도시한다.
도 2는 전송 블록 순환 중복 검사(CRC)와 코드 블록 세분화의 예를 개략적으로 도시한다.
도 3(a)는 전송 블록 CRC와 코드 블록 CRC를 계산하기 위한 송신기 동작을 개략적으로 도시한다.
도 3(b)는 본 발명의 원리에 따른 일 실시 예로서 전송 블록 CRC와 코드 블록 CRC를 계산하기 위한 송신기 동작을 개략적으로 도시한다.
도 3(c)는 본 발명의 원리에 따른 다른 실시 예로서 전송 블록 CRC와 코드 블록 CRC를 계산하기 위한 송신기 동작을 개략적으로 도시한다.
도 4는 본 발명의 원리에 따른 일 실시 예로서 전송 블록 CRC와 코드 블록 CRC의 예를 개략적으로 도시한다.
도 5(a)는 코드 블록 CRC 및 전송 블록 CRC를 계산하기 위한 수신기 동작을 개략적으로 도시한다.
도 5(b)는 본 발명의 원리에 따른 일 실시 예로서 코드 블록 CRC와 전송 블록 CRC를 계산하기 위한 수신기 동작을 개략적으로 도시한다.
도 5(c)는 본 발명의 원리에 따른 다른 실시 예로서 코드 블록 CRC와 전송 블록 CRC를 계산하기 위한 수신기 동작을 개략적으로 도시한다.
도 6(a)는 본 발명의 원리에 따른 또 다른 실시 예로서 코드 블록 CRC와 전송 블록 CRC를 계산하기 위한 송신기 동작을 개략적으로 도시한다.
도 6(b)는 본 발명의 원리에 따른 또 다른 실시 예로서 코드 블록 CRC와 전송 블록 CRC를 계산하기 위한 수신기 동작을 개략적으로 도시한다.
도 7은 본 발명의 원리에 따른 일 실시 예로서 전송 블록 CRC와 코드 블록 CRC의 예를 개략적으로 도시한다.
이하 본 발명에 따른 상세한 설명에서는 상술한 기술적 과제를 이루기 위한 대표적인 실시 예를 제시할 것이다. 또한, 본 발명에 대한 설명의 편의를 위하여 정의하고 있는 개체들의 명칭들을 동일하게 사용할 수 있다. 하지만 설명의 편의를 위해 사용된 명칭들이 본 발명에 따른 권리를 한정하는 것은 아니며, 유사한 기술적 배경을 가지는 시스템에 대해 동일 또는 용이한 변경에 의해 적용이 가능함은 물론이다.
무선 통신 시스템은 복호화 장애에 대처하고 신뢰도를 개선하기 위해, 하이브리드 자동 반복 재 요청 (Hybrid Automatic Repeat reQuestion - HARQ) 기법을 널리 사용하고 있다.
도 1은 본 발명의 실시 예에 따른 무선 통신 시스템에서 무선 신호의 송/수신에 대한 일반적인 메커니즘을 보이고 있다.
도 1을 참조하면, 각 데이터 패킷은 일정한 순방향 에러 교정 (FEC) 방식을 이용하여 코드화되어 다수의 서브 패킷으로 생성된다. 이때 각 서브 패킷은 코드화된 비트의 일부만을 포함한다.
피드백 승인 채널에서의 비승인 (NAK) 메시지에 의해 표시된 바와 같이 서브 패킷 k에 대한 송신이 실패한 경우, 송신기가 재송신 서브 패킷으로 서브 패킷 (k+1)을 송신함으로써, 수신기에 의한 패킷 해독을 돕는다. 상기 재송신 서브 패킷은 이전의 서브 패킷과 다른 코드화된 비트를 포함할 수 있다.
수신기는 수신된 모든 서브 패킷을 유연하게 결합하거나 또는 연합하여 복호화함으로써, 복호화 기회를 개선시킨다. 통상적으로, 무선 통신 시스템에서의 HARQ 기법은 신뢰도, 패킷 지연 및 구현 복잡성 모두를 고려하여 최대 횟수의 송신으로 구성된다.
3GPP LTE 시스템에서, 전송 블록이 큰 경우, 전송 블록은 다수의 코드 블록으로 세분화되며 이에 따라 다수의 코드화된 패킷이 생성될 수 있다. 이는 병렬 처리 또는 파이프라인 구현을 가능하게 하며 전력 소모와 하드웨어 복잡도 간의 유연한 협상 등의 이점으로 인해 유익한 사항이다.
현재의 고속 데이터 공유 채널 (HS-DSCH) 설계에서, 전체 전송 블록에 대하여 그 에러 검출을 목적으로 24-비트로 구성된 하나의 순환 중복 검사 (CRC)만이 생성된다. 다수의 코드 블록이 하나의 송신 시간 간격 (TTI)에서 송신되는 경우, 수신기는 일부 코드 블록을 정확하게 해독하지만 다른 블록에 대해서는 그렇지 않다. 이 경우에, 전송 블록에 대한 CRC를 검사하지 않기 때문에 수신기는 송신기에게 비승인 (NAK)을 피드-백한다.
도 2는 본 발명의 실시 예에 따른 전송 블록 (TB), 상기 TB에 대한 CRC (TB CRC) 및 코드 블록 간의 관계를 보이고 있다.
일반적으로 CRC는 L-비트 CRC 다항식을 사용하여 생성하는 것을 가정할 수 있다. 상기 CRC 생성 다항식의 일 예는 아래의 <수학식 1>과 같이 표시할 수 있다.
Figure 112015094935369-pat00001
일반적으로, 메시지의 경우는 다음의 <수학식 2>와 같다.
Figure 112015094935369-pat00002
CRC 코드화는 조직적인 형태로 수행된다. 메시지의 CRC 패리티 비트는 p0, p1...... pL-1로서 표시될 수 있다. 일 예로 상기 CRC 패리티 비트 p(x)는 하기의 <수학식 3>과 같이 다항식으로 표시될 수 있다.
Figure 112015094935369-pat00003
이러한 CRC 패리티 비트 p(x)는 L 비트만큼 메시지를 이동시키고 이후 결과적인 시퀀스를 생성 다항식 g(x)으로 나눔으로써 계산될 수 있다. 나머지는 메시지 m(x)의 CRC이다. 이를 정리한 수학적인 형태는 다음의 <수학식 4>와 같다.
Figure 112015094935369-pat00004
여기서, q(x)는
Figure 112015094935369-pat00005
를 g(x)로 나눈 몫이다.
상기 <수학식 4>의 항들을 재배치한 다항식은 다음의 <수학식 5>와 같다.
Figure 112015094935369-pat00006
상기 <수학식 5>에서 정의된 다항식은 g(x)에 의해 나눠진 때에 0과 일치하는 나머지를 산출한다.
여기서 주목할 사항으로서, 메시지의 각 비트가 이진수인 경우, 메시지는 이진 갈루아체 (GF(2))에 관해 정의된 다항식으로서 표시될 수 있다. 이 경우에, '+'과 '-' 연산은 동일하다. 바꾸어 말하면, 메시지 비트가 이진수인 경우, CRC가 첨부된 메시지는
Figure 112015094935369-pat00007
또는
Figure 112015094935369-pat00008
에 의해 표시될 수 있다.
본 발명의 실시 예에서, 메시지 비트는 편의상 이진수인 것으로 가정한다. 하지만, 본 발명의 실시 예에서 개시된 사상은 메시지 비트가 이진수가 아닌 경우에 확실하게 적용된다.
후술될 본 발명의 실시 예에서는, 송신을 위한 다수의 CRC를 연산함으로써, 송신 신뢰도를 개선시키고, 송신기와 수신기의 복잡도를 감소시키는 방법 및 장치에 대해 제안할 것이다.
본 발명의 실시 예에서의 양상들, 특징들 및 이점들은 하기의 상세한 설명으로부터 보다 자명하게 된다. 하기의 상세한 설명은 단순히 다수의 특정 실시 예들과 구현 예를 예시하며, 그 실시 예들을 수행하도록 예기되는 최상의 방법을 포함한다.
또한 본 발명의 다른 실시 예 및 다양한 실시 예가 가능하며, 그 몇 가지 세부사항은 다양한 자명한 관점에서 수정 가능한데, 이들 모두는 제안된 사상과 범주를 벗어나지 않는다. 따라서, 도면과 상세한 설명은 본질적으로 제한적인 것이 아니라 예시적인 것으로 간주된다.
본 발명에 대한 실시 예들은 첨부 도면에 의해 예시적인 방식으로 설명되며, 이러한 도면에 의해 제한되지 않는다. 또한 본 발명에 대한 실시 예들은 적용될 시스템의 일 예로서 LTE 시스템에서의 데이터 채널을 사용한다. 하지만, 후술될 기법은 확실하게도 LTE 시스템의 다른 채널에서 사용되거나 적용 가능한 경우에 다른 데이터, 제어 또는 다른 시스템의 이와 다른 채널에서도 사용 가능함을 물론이다.
우선, 본 발명의 실시 예에 대한 설명을 위해 사용될 용어로써, 전송 블록, 코드 블록, 전송 블록 순환 중복 검사(CRC) 및 코드 블록 CRC의 개념을 예시한다.
도 3(a)는 전송 블록 CRC를 갖지만, 코드 블록 CRC를 갖지 않는 코딩 처리 체인의 일부에 따른 제어 흐름을 보이고 있다.
도 3(a)를 참조하면, 전송 블록은, 비트 스트림으로 구성된다. 전송 블록 CRC는 전송 블록을 구성하는 비트 스트림으로부터 계산되어 상기 비트 스트림에 첨부된다 (단계 210). 필요에 의해 다수의 전송 블록들은 하나의 송신 시간 간격 (TTI) 내에서 직렬로 연쇄화될 수 있다 (단계 220). 뿐만 아니라 전송 블록 (또는 연쇄화된 전송 블록)의 크기가 Z (당해 코드 블록의 최대 크기)보다 큰 경우에는, 전송 블록 (또는 연쇄화된 전송 블록)에 대한 코드 블록 세분화가 수행될 수도 있다 (단계 220).
결과적인 코드 블록의 예는 도 2에서 도시된바 있다. 예컨대 상기 코드 블록은 연쇄화 또는 코드 블록 세분화가 필요하지 않는 하나의 전송 블록 또는 다수의 전송 블록들이 연쇄화되거나 하나의 전송 블록이 코드 블록 세분화된 결과에 상응한 데이터 블록이 될 수 있다.
상기 코드 블록에는 코드 블록 CRC가 첨부된다 (단계 230). 상기 코드 블록 CRC는 각 코드 블록에 대한 계산된다. 상기 코드 블록 CRC가 첨부된 코드 블록은 송신되기 이전에 채널 코딩 (단계 240) 및 물리계층 하이브리드-ARQ 및 레이트 매칭 (단계 250)이 수행된다.
도 3(b)는 전송 블록 CRC와 코드 블록 CRC를 갖는 코딩 처리 체인에 따른 제어 흐름을 보이고 있다.
도 3(b)를 참조하면, 전송 블록 CRC는 전송 블록을 구성하는 비트 스트림으로부터 계산되어 상기 비트 스트림에 첨부된다 (단계 310). 상기 CRC가 첨부된 전송 블록의 비트들은 인터리빙을 통해 재 정렬이 이루어진다 (단계 320).
상기 비트 재정렬이 이루어진 다수의 전송 블록들은 하나의 송신 시간 간격 (TTI) 내에서 직렬로 연쇄화 (단계 330)되거나, 하나의 전송 블록 (또는 연쇄화된 전송 블록)은 코드 블록 세분화가 이루어질 수 있다 (단계 330).
상기 비트 재정렬 또는 직렬 연쇄 또는 코드 블록 세분화에 의해 획득된 코드 블록에는 코드 블록 CRC가 첨부된다 (단계 340). 상기 코드 블록 CRC는 각 코드 블록에 대해 계산될 수 있다.
상기 코드 블록 CRC가 첨부된 코드 블록은 채널 코딩 (단계 350), 물리계층 하이브리드-ARQ 및 레이트 매칭 (단계 360)이 이루어진 후에 송신된다.
도 3(c)는 전송 블록 CRC와 코드 블록 CRC를 갖는 코딩 처리 체인의 일부에 따른 제어 흐름의 다른 예를 보이고 있다.
도 3(c)를 참조하면, 전송 블록 별로 전송 블록 CRC가 계산되어 첨부된다 (단계 410). 상기 전송 블록 CRC가 첨부된 다수의 전송 블록들은 하나의 송신 시간 간격 (TTI) 내에서 직렬로 연쇄화 (단계 420)되거나, 하나의 전송 블록 (또는 연쇄화된 전송 블록)은 코드 블록 세분화가 이루어질 수 있다 (단계 420).
상기 전송 블록 CRC의 첨부된 하나의 전송 블록 또는 직렬 연쇄 또는 코드 블록 세분화에 의해 획득된 코드 블록의 비트들은 인터리빙을 통해 재 정렬이 이루어진다 (단계 430).
상기 비트 재정렬이 이루어진 코드 블록에는 코드 블록 CRC가 첨부된다 (단계 440). 상기 코드 블록 CRC는 비트 재정렬이 이루어진 각 코드 블록에 대해 계산될 수 있다.
상기 코드 블록 CRC가 첨부된 코드 블록은 채널 코딩 (단계 450), 및 물리계층 하이브리드-ARQ 및 레이트 매칭 (단계 460)이 이루어진 후에 송신된다.
후술될 본 발명의 실시 예에서 전송 블록은 전송 블록 연쇄화 또는 코드 블록 세분화 이전에 전송 블록 CRC를 포함하거나 포함하지 않을 수 있다. 또한 코드 블록 세분화 이후에, 일부 코드 블록 또는 모든 코드 블록에 대한 CRC가 생성 가능하다.
후술될 설명에서는 예시적인 목적으로, 모든 코드 블록에 대한 코드 블록 CRC가 생성되는 것을 가정하지만, 제안된 기술적 사상은 분명히 다르게 적용될 수도 있다.또한 후술될 설명에서는 설명의 편의상, 오직 하나의 전송 블록이 있는 것으로 가정한다. 하지만, 제안될 모든 실시 예들은 다수의 전송 블록과 전송 블록 연쇄화의 경우에 대해서도 동일하게 적용될 수 있다. 또한, 제안될 모든 실시 예들은 송신기와 수신기 양측의 CRC 연산에 적용됨이 주목된다.
도 4는 본 발명의 실시 예에 따라 전송 블록 CRC (TB CRC)와 코드 블록 CRC (CB CRC) 양측을 첨부하는 일 예를 보이고 있다.
도 4를 참조하면, CB CRC는 코드 블록이 정확하게 복호화되었는 지를 확인함과 아울러 코드 블록에 대한 정확한 복호화가 확인되는 경우에 터보 복호화기에 의한 또 다른 터보 복호화 반복을 중단하기 위해 사용될 수 있다.
상기 CB CRC가 없는 경우, 터보 복호화는 각 코드 블록에 대한 최대 반복 횟수로 수행된다. 일 예로 다수의 코드 블록들에 대한 수신기의 파이프라인 구현이 가정하면, 상기 다수의 코드 블록들은 직렬 방식으로 복호화된다. 한편 전송 블록에 대해 오직 하나의 승인 채널이 존재하는 경우, 하나의 코드 블록이 에러인 한도에서는 전송 블록에 대한 승인이 이루어지지 않을 것이다 (즉, NAK 된다). 최대 반복 횟수 이후에 코드 블록에 대한 CRC가 실패한 경우에, 수신기는 나머지 코드 블록에 대한 복호화를 건너뛰며 네거티브 승인을 송신한다.
상기 CB CRC가 없는 경우, 수신기는 일 코드 블록이 이미 에러인 경우에도 다른 코드 블록을 계속하여 복호화할 수 있다. 모든 코드 블록을 복호화한 이후, 수신기는 전송 블록이 에러인 것만을 발견하기 위해서 TB_CRC를 체크하게 된다.
따라서, CB CRC의 도입은 수신기에서의 불필요한 터보 복호화 반복을 줄이며, 전력 절감과 복잡도 감소를 가져올 수 있다. 반면에, CB CRC가 적용될 때마다 CB CRC는 CRC 검출 실패 확률을 도입하며, 이에 따라 코드 블록이 정확하게 검출되지 않은 때에는 복호화 반복의 중단을 초래할 수 있다. 게다가, 이러한 에러는 전송 블록 CRC (TB CRC) 없이는 검출될 수 없다. 주목할 사항으로서, 이러한 미 검출된 에러는 통신에 심각한 영향을 미치는데, 에러가 통신 프로토콜의 상위 계층으로 전파되어 상위 계층 재전송을 유발시키며, 결과적으로 통신 채널의 전체 품질 및 사용자 경험성을 감소시키기 때문이다. 따라서, TB CRC는 전체 전송 블록에 대한 낮은 CRC 검출 실패율을 보증하는데 사용된다.
제안될 제 1 실시 예에서, 복수 비트의 제 1 정렬은 제 1 CRC의 계산에서 사용되며, 복수 비트의 제 2 정렬은 제 2 CRC의 계산에서 사용된다.
도 4에서 도시된 예에서, 구현의 편의상 TB CRC와 CB CRC 모두를 동일한 CRC 생성 다항식을 사용하여 생성하는 것이 가능하다. 이 경우에, TB CRC와 CB CRC를 생성하는데, 동일한 정렬 또는 비트 시퀀스가 사용된다. 상기 CB CRC에서의 검출 실패를 발생시키는 에러 시퀀스는 TB CRC의 검출 실패를 발생시킬 수도 있다.
이를 회피하기 위해, 비트는 TB CRC가 생성된 이후와 CB CRC가 생성되기 이전에 재정렬된다. 주목할 사항으로서, 비트 재정렬/인터리빙은 TB CRC 비트 또는 정보 비트의 일부에만 적용될 수 있다. 예를 들어, 비트 재정렬/인터리빙은 정보 비트에만 적용되며 TB CRC 비트에는 적용되지 않을 수 있다. 대안적으로, 비트 재정렬/인터리빙은 정보 비트 및 TB CRC 비트 양측에 적용하는 것도 가능하다.
도 3(b) 및 도 3(c)는 비트 재정렬/인터리빙이 송신기 처리 체인에서 수행되는 방법의 2가지 예를 도시하였다.
도 3(b)에서, 전송 블록의 비트 스트림은 코드 블록 세분화 이전에 인터리빙에 의해 재정렬된다. 반면에 도 3(c)에서, 각 코드 블록에 대한 인터리빙에 의한 재정렬은 코드 블록 세분화 이후에 적용된다. 도 3(b)에서 도시된 바와 같이, 전체 전송 블록 레벨상에서의 재정렬/인터리빙은 전체 전송 블록에 대한 처리 시간만큼의 지연을 도입할 수 있으며, 도 3(c)에서 도시된 바와 같이 코드 블록 레벨상에서의 재정렬/인터리빙은 코드 블록의 처리 시간만큼의 지연을 도입할 수 있다.
유사하게는, 코드 블록보다 작은 영역을 갖는 재정렬/인터리빙 패턴은 또한 인터리빙 지연을 더욱 감소시키는데 사용될 수 있다.
예를 들어, 스트림의 적어도 하나의 비트를 다른 비트로 교체하기 위해 단순한 재정렬 패턴을 사용하는 것이 가능하다. 따라서 2 비트가 인접한 경우에, 이러한 재정렬 패턴은 일 비트만큼의 작은 인터리빙 지연만을 도입한다. 확실하게도, 이러한 교체 동작은 스트림의 하나 이상의 비트에 적용 가능하다.
사실상, 이러한 동작은 스트림의 모든 비트에 적용될 수 있다. 일 예로서, 짝수 비트를 홀수 비트로 교체하는 것이 가능하다. 또한, 비트 재정렬/인터리빙은 정보 비트의 일부 또는 모든 정보 비트에 적용될 수 있지만 TB CRC 비트에는 적용되지 않는다. 대안적으로, 비트 재정렬/인터리빙은 정보 비트와 TB CRC 비트 양측에 적용하는 것도 가능하다.
대안적으로, 비트 시퀀스의 원래 순서에 의해 TB CRC를 계산할 수 있으며, 비트 시퀀스의 역순에 의해 CB CRC를 계산할 수 있다. 역순서는 전송 블록의 세분화 이전에 적용될 수 있다. 대안적으로, 역순서는 전송 블록의 세분화 이후에 적용될 수 있다. 또는, 비트 시퀀스의 역순에 의해 TB CRC를 계산할 수 있으며, 비트 시퀀스의 원래 순서에 의해 CB CRC를 계산할 수 있다. 또한, 비트 역순은 정보 비트에만 적용되고 TB CRC 비트에는 적용되지 않는다. 대안적으로, 비트 역순은 정보 비트와 TB CRC 비트에 대해 적용하는 것도 가능하다. 주목할 사항으로서, CB CRC는 대응하는 코드 블록 내의 비트 시퀀스의 역순에 기반하여 계산된다. 또한 주목할 사항으로서, TB CRC 비트가 있거나 TB CRC 비트가 없는 정보 비트에 적용되는 비트 역순 정렬은 CB CRC가 비트 시퀀스의 역순에 기반하여 계산되는 경우에만 적용이 가능하다.
또 다른 대안으로서, 비트 재정렬/인터리빙은 연쇄화/세분화 블록의 일부로서 달성될 수 있다. 예로서, 전송 블록 CRC와 함께 전송 블록을 다수의 코드 블록으로 세분화할 필요가 있는 경우, 전송 블록 CRC 비트들을 각 코드 블록에 확산시킬 수 있다. 코딩 체인에서 부가적인 블록을 생성하지 않기 때문에 이러한 방법을 논하기 위해 인터리버가 더 효과적이고 단순할 수 있다.
도 5(a) 내지 5(c)는 CB CRC 계산과 TB CRC 계산 간에서 수신기가 비트 스트림을 재정렬/인터리빙을 행하는 방법을 나타내는 예를 도시한다.
도 5(a)는 수신기 처리의 일부를 도시하는데, CB CRC 확인과 TB CRC 확인의 수행 간에서 어떤 비트 재정렬/인터리빙을 가정하지 않는다.
구체적으로, 도 5(a)에서, 데이터 채널 신호가 무선 단말기 (즉, 기지국 또는 사용자 장치 유닛)에 의해 수신된 경우, 우선 물리계층에서의 H-ARQ 및 레이트 매칭이 수행된다 (단계 510). 이후, 데이터 채널 신호의 코드 블록이 복호화된다 (단계 520). 코드 블록이 정확하게 복호화되었는지를 확인하기 위해 코드 블록 CRC가 체크된다 (단계 530). 이후, 코드 블록은 전송 블록으로 연쇄화된다 (단계 540). 상기 전송 블록이 정확하게 복호화되었는지를 확인하기 위해 전송 블록 CRC가 체크된다.
예컨대 도 3(a) 및 3(c)에서 도시된 바와 같이 비트 재정렬/인터리빙이 송신기 측에서 적용된 경우, 수신기는 각각 도 5(b)와 5(c)에서 도시된 바와 같이 이에 대응하여 비트를 재정렬하고/디인터리빙한다. 도 5(b)에서, 코드 블록 연쇄화(단계 640) 이후에 전송 블록의 비트 스트림이 재정렬/디인터리빙된다(단계 650). 반면에 도 5(c)에서, 코드 블록 연쇄화(단계 750) 이전에 각 코드 블록에 대한 재정렬/디인터리빙이 발생한다 (단계 740). 도 5(b)에서 도시된 바와 같이, 전체 전송 블록 레벨상에서의 재정렬/인터리빙은 전체 전송 블록에 대한 처리 시간만큼의 지연을 도입할 수 있다. 도 5(c)에서 도시된 바와 같이, 코드 블록 레벨상에서의 재정렬/인터리빙은 코드 블록의 처리 시간만큼의 지연을 도입할 수 있다.
본 발명의 사상을 벗어남이 없이 다양한 방식으로 전술한 실시 예들을 결합함으로써 다양한 변화물이 획득될 수 있다는 분명하다.
제안된 제 2 실시 예에서, 제 1 CRC 생성 다항식은 제 1 복수의 비트에 기반하여 제 1 CRC를 계산하는데 사용된다. 상기 제 1 CRC 생성 다항식과 다른 제 2 CRC 생성 다항식은 제 2 복수의 비트에 기반하여 제 2 CRC를 계산하는데 사용된다. 또한, 도 4가 일 예로서 사용된다.
예컨대 하나의 전송 블록 CRC, 즉 CRC "A"가 있다. CRC 생성 다항식 g1(x)는 전송 블록의 모든 정보 비트에 기반하여 CRC "A"를 계산하는데 사용된다. 이러한 전송 블록의 모든 정보 비트는 도면에서 도시된 바와 같이 비트 스트림(STB)으로 표시되며, STB = S1 ∪ S2 ∪ S3 이다. 이 경우 CRC "B", CRC "C" 및 CRC "D"의 3개의 코드 블록 CRC가 있다.
상기 g1(x)와는 다른 제 2 CRC 생성 다항식 g2(x)은 코드 블록 CRC "B", "C" 및 "D"를 계산하는데 사용된다. 상기 CRC "B"는 제 1 코드 블록의 정보 비트에 기반하여 계산되며, 이는 도면에서 도시된 바와 같이 비트 스트림 S1로 표시된다. 상기 CRC "C"는 제 2 코드 블록의 정보 비트에 기반하여 계산되며, 이는 도면에서 도시된 바와 같이 비트 스트림 S2로 표시된다. 상기 CRC "D"는 제 3 코드 블록의 정보 비트와 전송 블록 CRC "A"에 기반하여 계산된다. 여기서 제 3 코드 블록의 정보 비트는 도면에서 도시된 바와 같이 비트 스트림 S3으로 표시된다. 상기 S3과 "A"를 연쇄화함으로써 획득되는 비트 스트림을 S4로 표시한다. 즉, S4 = S3 ∪ "A"이다. 바꾸어 말하면, CRC "D"는 비트 스트림 S4에 기반하여 계산된다.
본 실시 예에서, 제 1 복수 비트는 제 2 복수 비트의 서브세트가 될 수 있다. 예를 들어, g2(x)는 S1에 기반하여 CRC "B"를 계산하는데 사용되며, g1(x)는 STB에 기반하여 CRC "A"를 계산하는데 사용된다. 비트 스트림 S1은 비트 스트림 STB의 서브세트이다.
대안적으로, 제 1 복수 비트는 제 2 복수 비트의 슈퍼 세트가 될 수 있다. 예를 들어, g1(x)는 STB에 기반하여 CRC "A"를 계산하는데 사용되며, g2(x)는 S2에 기반하여 CRC "C"를 계산하는데 사용된다. 비트 스트림 STB는 비트 스트림 S2의 슈퍼 세트이다.
다른 대안으로서, 제 1 복수 비트는 제 2 복수 비트와 중첩될 수도 있다. 예를 들어, g1(x)는 STB에 기반하여 CRC "A"를 계산하는데 사용되며, g2(x)는 S4에 기반하여 CRC "D"를 계산하는데 사용된다. 비트 스트림 STB는 비트 스트림 S4와 중첩되며, STB ∩ S4 = S3.
제 1 CRC와 제 2 CRC는 다른 길이를 가질 수 있으나, 대안적으로, 제 1 CRC와 제 2 CRC는 동일한 길이를 가질 수도 있다. 예를 들어, 제 1 CRC와 제 2 CRC 양측이 24-비트 길이인 경우, CRC 생성 다항식 g1(x)와 g2(x)는 하기의 <수학식 6>과 같이 선택될 수 있다.
Figure 112015094935369-pat00009
대안적으로, CRC 생성 다항식 g1(x)와 g2(x)는 하기의 <수학식 7>과 같이 선택될 수 있다.
Figure 112015094935369-pat00010
도 6(a)는 전송 블록 CRC 계산을 위한 CRC 생성 다항식 g1(x)와 코드 블록 CRC 계산을 위한 CRC 생성 다항식 g2(x)를 이용한 송신기 동작을 도시한다.
도 6(a)를 참조하면, 송신기는 전송 블록 CRC를 CRC 생성기 g1(x)를 이용하여 계산하고, 상기 계산한 전송 블록 CRC를 전송 블록에 첨부한다 (단계 810). 상기 송신기는 전송 블록 CRC가 첨부된 복수의 전송 블록들을 연쇄화하여 하나의 코드 블록을 구성하거나 전송 블록 CRC가 첨부된 하나의 전송 블록을 세분화하여 복수의 코드 블록들을 구성할 수 있다 (단계 820).
상기 송신기는 복수의 코드 블록 CRC를 CRC 생성기 g2(x)를 이용하여 계산하고, 상기 계산한 코드 블록 CRC를 전송 블록의 연쇄화 또는 세분화에 의해 구성한 코드 블록에 첨부한다 (단계 830). 상기 송신부는 상기 코드 블록 CRC를 첨부한 코드 블록에 대한 채널 코딩 (단계 840) 및 물리층 하이브리드-ARQ 및 레이트 매칭 (단계 850)을 수행한다.
도 6(b)는 도 6(a)에서의 송신기 동작에 대응한 수신기 동작을 도시한다.
도 6(b)를 참조하면, 수신기는 데이터 채널 신호가 수신되는 때에, 상기 수신한 데이터 채널 신호에 대한 물리층 H-ARQ 및 레이트 매칭을 수행한다 (단계 910). 상기 수신기는 물리 계층에서의 H-ARQ 및 레이트 매칭이 수행된 데이터 채널 신호에 대한 채널 코딩을 수행하여 코드 블록을 복호화한다 (단계 920).
상기 수신기는 코드 블록이 정확하게 복호화되었는지를 확인하기 위해, CRC 생성기 g2(x)에 의해 해당 코드 블록에 첨부된 코드 블록 CRC에 대한 체크를 수행한다 (단계 930). 상기 송신부는 코드 블록 CRC를 체크하여 보호화가 정확하게 이루어진 코드 블록들을 하나의 전송 블록으로 연쇄화한다 (단계 940). 상기 보드 블록들을 연쇄화하여 하나의 전송 블록을 구성하는 것은, 송신기에 의해 하나의 전송 블록이 복수의 코드 블록들로 세분화된 경우에 한하여 수행될 수 있다.
상기 수신기는 전송 블록이 정확하게 복호화되었는지를 확인하기 위해, CRC 생성기 g1(x)를 이용하여 해당 전송 블록에 첨부된 전송 블록 CRC에 대한 체크를 수행한다 (단계 950).
하지만, 전술한 바에 의해 개시된 기술적 사상들이 전송 블록 CRC와 코드 블록 CRC 계산의 범주에 국한되지 않음이 주목된다. 예를 들어, 중첩된 비트 스트림에 기반하여 서로 다른 CRC를 계산하기 위해 상이한 CRC 생성 다항식을 이용하는 사상은 일반적으로 다수의 CRC가 존재하는 경우의 다른 설계에서 적용 가능하다.
예를 들어, 도 7에서 도시된 바와 같이 코드 블록 세분화 이전에 전송 블록 CRC가 연산되지 않는다. 3개의 코드 블록들 각각에 대한 코드 블록 CRC들, 즉 CB0_CRC, CB1_CRC 및 CB2_CRC가 연산된다.
상기 CB0_CRC는 코드 블록 0의 비트로부터 도출되는데, 생성 다항식 g1(x)를 이용하여 연산한다. 상기 CB1_CRC는 코드 블록 1의 비트로부터 도출되는데, 생성 다항식 g1(x)를 이용하여 연산한다. 상기 CB2_CRC는 코드 블록 0, 코드 블록 1 및 코드 블록 2의 비트로부터 도출되는데, g1(x)와는 다른 생성 다항식 g2(x)를 이용하여 연산한다.
상기 CB0_CRC는 코드 블록 0에 대한 에러 검출 또는 터보 복호화 반복을 중단하는데 사용 가능하고, 상기 CB1_CRC는 코드 블록 1에 대한 에러 검출 또는 터보 복호화 반복을 중단하는데 사용 가능하며, 상기 CB2_CRC는 코드 블록 2에 대한 에러 검출 및 터보 복호화 반복을 중단하는데 사용 가능하다. 동시에, 상기 CB2_CRC는 전체 전송 블록에 대한 에러 검출을 제공한다.
본 발명의 사상을 벗어남이 없이 상이한 방식으로 전술한 실시 예들을 결합함으로써 다수의 변형물들이 획득될 수 있는 것은 분명하다.

Claims (34)

  1. 통신을 위한 방법에 있어서,
    제1순환 중복 검사 생성 다항식을 기반으로 전송 블록의 전송 블록 순환 중복 검사 코드를 생성하는 과정과,
    상기 전송 블록 순환 중복 검사 코드를 포함하는 상기 전송 블록의 비트들의 수가 최대 코드 블록 크기보다 크면, 상기 전송 블록을 복수개의 코드 블록들로 분할하는 과정과, 상기 코드 블록들 중 하나는 상기 전송 블록의 부분 및 상기 전송 블록 순환 중복 검사 코드를 포함하고,
    제2순환 중복 검사 생성 다항식을 기반으로 상기 복수개의 코드 블록들에 대한 복수개의 코드 블록 순환 중복 검사 코드들을 생성하는 과정과, 상기 복수개의 코드 블록 순환 중복 검사 코드들 각각은 해당 코드 블록을 기반으로 생성되고,
    적어도 하나의 코드 블록 및 적어도 하나의 코드 블록 순환 중복 검사 코드를 송신하는 과정을 포함하며;
    상기 제1순환 중복 검사 생성 다항식과 상기 제2순환 중복 검사 생성 다항식은 서로 상이하며, 동일한 길이를 가짐을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 송신하는 과정 이전에, 하나의 코드 블록 순환 중복 검사 코드가 부착된 하나의 코드 블록을 채널 코딩하는 과정을 포함함을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 제2순환 중복 검사 생성 다항식은,
    Figure 112016024418011-pat00027
    임을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 전송 블록은,
    상기 전송 블록 순환 중복 검사 코드가 생성된 후 및 상기 복수개의 코드 블록 순환 중복 검사 코드들이 생성되기 전에 인터리브된 정보 비트들을 포함함을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 전송 블록 순환 중복 검사 코드의 비트들과 함께 상기 전송 블록의 정보 비트들을 인터리빙하는 과정을 더 포함하는 방법.
  6. 제4항에 있어서, 상기 전송 블록 순환 중복 검사 코드의 비트들의 인터리빙없이 상기 전송 블록의 정보 비트들을 인터리빙하는 과정을 더 포함하는 방법.
  7. 제4항에 있어서, 상기 전송 블록을 상기 복수개의 코드 블록들로 분할하기 전에 상기 전송 블록의 정보 비트들을 인터리빙하는 과정을 더 포함하는 방법.
  8. 제4항에 있어서, 상기 전송 블록을 상기 복수개의 코드 블록들로 분할한 후에 상기 코드 블록들 각각을 인터리빙하는 과정을 더 포함하는 방법.
  9. 제4항에 있어서, 코드 블록의 길이보다 더 작은 길이(span)를 가지는 인터리빙 패턴들을 적용함에 의해서 상기 전송 블록의 정보 비트들을 인터리빙하는 과정을 더 포함하는 방법.
  10. 제4항에 있어서, 상기 전송 블록에서 적어도 하나의 정보 비트를 다른 정보 비트와 스위칭함에 의해서 상기 전송 블록의 정보 비트들을 인터리빙하는 과정을 더 포함하는 방법.
  11. 제4항에 있어서, 상기 전송 블록에서 홀수 번째 정보 비트들을 짝수 번째 정보 비트들과 스위칭함에 의해서 상기 전송 블록의 정보 비트들을 인터리빙하는 과정을 더 포함하는 방법.
  12. 제1항에 있어서, 상기 전송 블록의 제1비트 시퀀스와 적어도 하나의 코드 블록의 제2 비트 시퀀스 중 하나는 각각의 해당 순환 중복 검사 코드가 생성되기 전에 역으로 순서화됨을 특징으로 하는 방법.
  13. 제12항에 있어서, 상기 전송 블록의 제1비트 시퀀스를 기반으로 상기 전송 블록 순환 중복 검사 코드를 생성하는 과정과,
    상기 적어도 하나의 코드 블록의 제2비트 시퀀스를 역 순서로 정렬하고, 상기 역 순서로 정렬된 제2비트 시퀀스를 기반으로 각 코드 블록 순환 중복 검사 코드를 생성하는 과정을 더 포함하는 방법.
  14. 제1항에 있어서, 상기 전송 블록을 상기 복수개의 코드 블록들로 분할하기 전에 상기 전송 블록 순환 중복 검사 코드의 비트 시퀀스와 상기 전송 블록의 비트 시퀀스를 역순서화하는 과정을 더 포함하는 방법.
  15. 삭제
  16. 제1항에 있어서, 상기 전송 블록을 상기 복수개의 코드 블록들로 분할한 후에 각 코드 블록의 비트 시퀀스를 역순서화하는 과정을 더 포함하는 방법.
  17. 제12항에 있어서, 상기 전송 블록의 제1비트 시퀀스를 역 순서로 정렬하고, 상기 역 순서로 정렬된 제1비트 시퀀스를 기반으로 상기 전송 블록 순환 중복 검사 코드를 생성하는 과정과,
    상기 적어도 하나의 코드 블록의 제2 비트 시퀀스를 기반으로 각 코드 블록 순환 중복 검사 코드를 생성하는 과정을 더 포함하는 방법.
  18. 삭제
  19. 제1항에 있어서, 상기 복수개의 코드블록 중 하나에 대응하는 상기 복수개의 코드 블록 순환 중복 검사 코드들 중 하나와 상기 복수개의 코드블록들 중 적어도 하나를 부호화하는 과정을 더 포함함을 특징으로 하는 방법.
  20. 통신을 위한 방법에 있어서,
    비트 시퀀스의 코드 블록과, 코드 블록 중복 순환 검사 코드를 수신하는 과정과,
    상기 코드 블록을 디코딩하는 과정과,
    상기 코드 블록이 정상적으로 디코딩되었는 지 여부를 결정하기 위한 제2순환 중복 검사 생성 다항식을 기반으로 상기 코드 블록 중복 순환 검사 코드를 검사하는 과정과,
    상기 코드 블록이 전송 블록의 부분을 포함하고, 상기 전송 블록은 전송 블록 순환 중복 검사 코드를 포함하고, 상기 전송 블록의 비트들의 수가 최대 코드 블록 크기보다 크면, 상기 전송 블록을 생성하기 위한 2개 이상의 정상적으로 디코딩된 코드 블록들을 연접하는 과정과,
    상기 전송 블록이 정상적으로 디코딩되었는 지 여부를 결정하기 위한 제1순환 중복 검사 생성 다항식을 기반으로, 상기 전송 블록의 상기 전송 블록 순환 중복 검사 코드를 검사하는 과정을 포함하며;
    상기 제1순환 중복 검사 생성 다항식과 상기 제2순환 중복 검사 생성 다항식은 서로 상이하며, 동일한 길이를 가짐을 특징으로 하는 방법.
  21. 제20항에 있어서, 상기 수신하는 과정은,
    상기 코드 블록 순환 검사가 부착된 상기 코드 블록은 송신측으로부터 채널 코딩 과정을 거친후 송신된 것임을 특징으로 하는 방법.
  22. 삭제
  23. 제20항에 있어서, 상기 2개 이상의 정상적으로 디코딩된 코드 블록들을 연접한 후에 상기 전송 블록의 비트 시퀀스를 리오더링하는 과정을 더 포함하는 방법.
  24. 제20항에 있어서, 상기 2개 이상의 정상적으로 디코딩된 코드 블록들이 연접되기 전에 적어도 하나의 코드 블록의 비트 시퀀스를 리오더링하는 과정을 더 포함하는 방법.
  25. 제20항에 있어서, 상기 제2순환 중복 검사 생성 다항식은,
    Figure 112015094935369-pat00012
    임을 특징으로 하는 방법.
  26. 통신 시스템에서 장치에 있어서,
    제1순환 중복 검사 생성 다항식을 기반으로 전송 블록의 전송 블록 순환 중복 검사 코드를 생성하는 전송 블록 생성기와,
    상기 전송 블록 순환 중복 검사 코드를 포함하는 전송 블록의 비트들의 수가 최대 코드 블록 크기보다 크면, 상기 전송 블록을 복수개의 코드 블록들로 분할하고, 제2순환 중복 검사 생성 다항식을 기반으로, 상기 복수개의 코드 블록들의 복수개의 순환 중복 검사 코드들을 생성하는 코드 블록 생성기와, 여기서, 상기 코드 블록 순환 중복 검사 코드들 각각은 해당 코드 블록을 기반으로 생성되고, 상기 복수개의 코드 블록들 중 하나는 상기 전송 블록의 부분과 상기 전송 블록 순환 중복 검사 코드를 포함하고,
    적어도 하나의 코드 블록과 적어도 하나의 코드 블록 순환 중복 검사 코드를 송신하는 적어도 하나의 안테나를 포함하며;
    상기 제1순환 중복 검사 생성 다항식과 상기 제2순환 중복 검사 생성 다항식은 서로 상이하며, 동일한 길이를 가짐을 특징으로 하는 장치.
  27. 제26항에 있어서, 하나의 코드 블록 순환 중복 검사 코드가 부착된 하나의 코드 블록을 채널 코딩하여 상기 적어도 하나의 안테나에게 전송하는 채널 코딩부를 더 포함함을 특징으로 하는 장치.
  28. 제26항에 있어서, 상기 제2순환 중복 검사 생성 다항식은,
    Figure 112016024418011-pat00028
    임을 특징으로 하는 장치.
  29. 제26항에 있어서, 상기 전송 블록은,
    상기 전송 블록 순환 중복 검사 코드가 생성된 후와 상기 복수개의 코드 블록 순환 중복 검사 코드들이 생성되기 전에 인터리브되는 정보 비트들을 포함함을 특징으로 하는 장치.
  30. 삭제
  31. 제26항에 있어서, 상기 코드 블록 생성기는 상기 복수개의 코드 블록들 중 적어도 하나와, 상기 복수개의 코드 블록들 중 상기 적어도 하나에 대응하는 상기 복수개의 코드 블록 순환 중복 검사 코드들 중 하나를 부호화함을 특징으로 하는 장치.
  32. 통신 시스템을 위한 장치에 있어서,
    비트 시퀀스의 복수개의 코드 블록들과 복수개의 코드 블록 순환 중복 검사 코드를 수신하는 적어도 하나의 안테나와,
    상기 복수개의 코드 블록들을 디코딩하고, 상기 복수개의 코드 블록들이 정상적으로 디코딩되었는 지 여부를 결정하기 위한 제2순환 중복 검사 생성 다항식을 기반으로 상기 복수개의 코드 블록 순환 중복 검사 코드들을 검사하는 코드 블록 디코딩 유닛과,
    전송 블록의 부분을 포함하는 각 코드 블록에 대해 전송 블록 순환 중복 검사 코드를 포함하는 전송 블록의 비트들의 수가 최대 코드 블록 크기보다 크면, 상기 전송 블록을 생성하기 위해서 적어도 2개 이상의 정상적으로 디코딩된 코드 블록들을 연접하고, 상기 전송 블록이 정상적으로 디코딩되었는 지 여부를 결정하기 위해서 제1순환 중복 검사 생성 다항식을 기반으로 상기 전송 블록의 상기 전송 블록 순환 중복 검사 코드를 검사하는 전송 블록 디코딩 유닛과,
    복수개의 코드 블록들 중 하나는 상기 전송 블록의 부분 및 상기 전송 블록 순환 중복 검사 코드를 포함하며;
    상기 제1순환 중복 검사 생성 다항식과 상기 제2순환 중복 검사 생성 다항식은 서로 상이하며, 동일한 길이를 가짐을 특징으로 하는 장치.
  33. 제32항에 있어서, 상기 코드 블록 순환 검사가 부착된 상기 코드 블록은 송신측으로부터 채널 코딩 과정을 거친후 송신된 것임을 특징으로 하는 장치.
  34. 제32항에 있어서, 상기 제2순환 중복 검사 생성 다항식은,
    Figure 112015094935369-pat00014
    임을 특징으로 하는 장치.
KR1020150138209A 2007-09-18 2015-09-30 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치 KR101648870B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US96016107P 2007-09-18 2007-09-18
US60/960,161 2007-09-18
US12/213,579 2008-06-20
US12/213,579 US8555148B2 (en) 2007-09-18 2008-06-20 Methods and apparatus to generate multiple CRCs

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020107006000A Division KR101600097B1 (ko) 2007-09-18 2008-09-12 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20150117631A KR20150117631A (ko) 2015-10-20
KR101648870B1 true KR101648870B1 (ko) 2016-08-30

Family

ID=40455888

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107006000A KR101600097B1 (ko) 2007-09-18 2008-09-12 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치
KR1020150138209A KR101648870B1 (ko) 2007-09-18 2015-09-30 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107006000A KR101600097B1 (ko) 2007-09-18 2008-09-12 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치

Country Status (8)

Country Link
US (1) US8555148B2 (ko)
JP (3) JP5349480B2 (ko)
KR (2) KR101600097B1 (ko)
CN (3) CN101803265A (ko)
AU (1) AU2008301483B2 (ko)
CA (1) CA2699732C (ko)
RU (1) RU2441328C2 (ko)
WO (1) WO2009038313A1 (ko)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8386878B2 (en) * 2007-07-12 2013-02-26 Samsung Electronics Co., Ltd. Methods and apparatus to compute CRC for multiple code blocks
US8555148B2 (en) * 2007-09-18 2013-10-08 Samsung Electronics Co., Ltd. Methods and apparatus to generate multiple CRCs
EP2210344B1 (en) * 2007-10-26 2019-03-13 Telefonaktiebolaget LM Ericsson (publ) Method and apparatus for providing adaptive cyclic redundancy check computation
US8656248B2 (en) * 2007-12-13 2014-02-18 Qualcomm Incorporated Hierarchical CRC scheme
WO2009091958A1 (en) * 2008-01-17 2009-07-23 Amphenol Corporation Interposer assembly and method
WO2009096658A1 (en) 2008-01-31 2009-08-06 Lg Electronics Inc. Method for determining transport block size and signal transmission method using the same
KR101526990B1 (ko) * 2008-01-31 2015-06-11 엘지전자 주식회사 전송 블록 크기 결정 방법 및 이를 이용한 신호 전송 방법
US8103928B2 (en) * 2008-08-04 2012-01-24 Micron Technology, Inc. Multiple device apparatus, systems, and methods
EP2324677B1 (en) 2008-08-12 2015-07-08 Koninklijke Philips N.V. A method for communicating in a network, radio stations and a system therefor
US8892983B2 (en) * 2008-11-04 2014-11-18 Alcatel Lucent Method and apparatus for error detection in a communication system
KR101737831B1 (ko) * 2009-02-02 2017-05-19 엘지전자 주식회사 무선 통신 시스템에서 전송할 시퀀스를 콤포넌트 캐리어에 매핑하는 방법
EP2415220B1 (en) * 2009-04-01 2013-08-21 Koninklijke Philips Electronics N.V. Frame concatenation in wireless uwb devices
JP5395902B2 (ja) * 2009-06-16 2014-01-22 シャープ株式会社 移動局装置、基地局装置、及び無線通信方法
DE102010028485B4 (de) * 2010-05-03 2024-05-29 Robert Bosch Gmbh Verfahren und Vorrichtung zur Absicherung von über eine Schnittstelle zu übertragenden Datenpaketen
CN101854230B (zh) * 2010-05-10 2013-04-24 武汉大学 一种提高通信系统重传效率的装置及方法
US9125068B2 (en) 2010-06-04 2015-09-01 Ixia Methods, systems, and computer readable media for simulating realistic movement of user equipment in a long term evolution (LTE) network
US20120183234A1 (en) * 2011-01-14 2012-07-19 Sony Corporation Methods for parallelizing fixed-length bitstream codecs
CN102136881B (zh) * 2011-01-24 2013-12-04 华为技术有限公司 一种循环冗余校验处理的方法及装置
CN102130744B (zh) * 2011-03-25 2014-12-31 中兴通讯股份有限公司 计算循环冗余校验码的方法和装置
CN102340378A (zh) * 2011-10-23 2012-02-01 许继集团有限公司 纵联保护用光纤通道crc校验方法
US8855070B2 (en) 2011-12-14 2014-10-07 Ixia Methods, systems, and computer readable media for improved long term evolution (LTE) hybrid automatic repeat request (HARQ) processing
US9154979B2 (en) 2011-12-14 2015-10-06 Ixia Scalable architecture for long term evolution (LTE) multiple user equipment (multi-UE) simulation
US9204325B2 (en) 2011-12-20 2015-12-01 Ixia Methods, systems, and computer readable media for reducing the impact of false downlink control information (DCI) detection in long term evolution (LTE) physical downlink control channel (PDCCH) data
US8839062B2 (en) 2012-01-11 2014-09-16 International Business Machines Corporation Incremental modification of an error detection code background of the invention
US9071995B2 (en) 2012-01-17 2015-06-30 Ixia Methods, systems, and computer readable media for long term evolution (LTE) uplink data processing
US8908535B2 (en) 2012-02-10 2014-12-09 Ixia Methods, traffic simulators, and computer readable media for validating long term evolution (LTE) code blocks and transport blocks
US8724498B2 (en) 2012-02-14 2014-05-13 Ixia Methods, systems, and computer readable media for performing long term evolution (LTE) channel delineation
US8892829B2 (en) 2012-02-29 2014-11-18 Ixia Methods, systems, and computer readable media for integrated sub-block interleaving and rate matching
US9668167B2 (en) 2012-03-16 2017-05-30 Qualcomm Incorporated Transport block size limitation for enhanced control channel operation in LTE
US8738985B2 (en) * 2012-03-28 2014-05-27 Ixia Methods, systems, and computer readable media for dynamically controlling a turbo decoding process in a long term evolution (LTE) multi-user equipment (UE) traffic simulator
US9131000B2 (en) 2012-04-13 2015-09-08 Ixia Methods, systems, and computer readable media for heuristics-based adaptive protocol parsing
CN103378941B (zh) * 2012-04-24 2019-01-01 马维尔国际有限公司 用于无线通信系统的循环冗余校验方法和装置
US8839079B2 (en) * 2012-08-20 2014-09-16 Qualcomm Incorporated Methods and apparatuses for saving power during transport block decoding in UMTS systems
US9198065B2 (en) 2013-03-15 2015-11-24 Ixia Methods, systems, and computer readable media for utilizing adaptive symbol processing in a multiple user equipment (multi-UE) simulator
JP2015019276A (ja) * 2013-07-11 2015-01-29 株式会社東芝 記憶装置、ｃｒｃ生成装置およびｃｒｃ生成方法
US10312936B2 (en) * 2014-01-17 2019-06-04 Texas Instruments Incorporated Using CRC residual value to distinguish a recipient of a data packet in a communication system
CN105515719B (zh) * 2014-09-24 2019-04-26 中兴通讯股份有限公司 一种数据传输方法及装置
KR101655809B1 (ko) * 2014-11-20 2016-09-08 (주)에프씨아이 복수의 룩업테이블을 이용한 crc 연산 장치 및 방법
CN104579561A (zh) * 2014-12-23 2015-04-29 国电南瑞科技股份有限公司 一种提高纵差保护性能的编码方法
CN108141316A (zh) 2015-09-24 2018-06-08 Idac控股公司 用于无线系统中的增强复用的系统
CN106817192B (zh) * 2015-11-30 2020-08-14 华为技术有限公司 一种错误估计的方法、基站及终端
US10108512B2 (en) * 2016-04-01 2018-10-23 Intel Corporation Validation of memory on-die error correction code
US10291356B2 (en) * 2016-05-11 2019-05-14 Futurewei Technologies, Inc. Decoding procedures in systems with codeblock segmentation
US10313057B2 (en) * 2016-06-01 2019-06-04 Qualcomm Incorporated Error detection in wireless communications using sectional redundancy check information
US10469104B2 (en) 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
US10771202B2 (en) * 2016-07-15 2020-09-08 Sharp Kabushiki Kaisha Transmission apparatus, reception apparatus, communication method, and integrated circuit
JP2019536298A (ja) * 2016-08-01 2019-12-12 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． データ通信又は音声通信を聞くためのポータブルデータリンク機器
CA3041225A1 (en) * 2016-10-20 2018-04-26 Sharp Kabushiki Kaisha Terminal apparatus, base station apparatus, and communication method
CN108259121B (zh) * 2016-12-28 2019-02-01 上海朗帛通信技术有限公司 一种用于信道编码的ue、基站中的方法和设备
CN110430010B (zh) * 2017-01-05 2020-08-07 华为技术有限公司 信息处理的方法和设备
CN108347311B (zh) * 2017-01-25 2021-05-11 华为技术有限公司 发送和接收反馈信息的方法、接入网设备和终端设备
WO2018141293A1 (en) * 2017-02-06 2018-08-09 Mediatek Inc. Method and apparatus for communication
CN108540258B (zh) * 2017-03-01 2022-07-01 中兴通讯股份有限公司 一种循环冗余码校验方法及装置
EP4135236B1 (en) 2017-03-08 2023-10-18 LG Electronics, Inc. Method and apparatus for transmitting and receiving radio signals in a wireless communication system
CN108631815B (zh) * 2017-03-24 2021-05-04 华为技术有限公司 数据传输方法、网络设备及终端设备
US11196445B2 (en) * 2017-05-04 2021-12-07 Nokia Technologies Oy Distributed CRC polar codes
US10312939B2 (en) 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
CN112994844B (zh) 2017-06-23 2023-02-14 华为技术有限公司 一种信道编码方法、数据接收方法及相关设备
US10536240B2 (en) 2017-08-07 2020-01-14 Huawei Technologies Co., Ltd. Channel encoding method and apparatus in wireless communications
CN108923889B (zh) * 2017-08-07 2019-08-02 华为技术有限公司 编码方法及装置
ES2931080T3 (es) * 2017-08-08 2022-12-23 Vivo Mobile Communication Co Ltd Método y dispositivo de comprobación de redundancia cíclica
WO2019041306A1 (en) * 2017-09-01 2019-03-07 Nokia Solutions And Networks Oy PROCESSING MESSAGES AND CORRESPONDING APPARATUS
CN107704335B (zh) * 2017-09-28 2019-08-20 华南理工大学 一种基于fpga的crc并行运算ip核
WO2019095190A1 (en) * 2017-11-16 2019-05-23 Qualcomm Incorporated Reduced overhead error detection code design for decoding a codeword
KR20190060605A (ko) 2017-11-24 2019-06-03 삼성전자주식회사 무선통신 시스템에서 데이터 매핑 방법 및 장치
CN109905130B (zh) 2017-12-08 2021-12-17 大唐移动通信设备有限公司 一种极化码编码、译码方法、装置及设备
US10644835B1 (en) * 2018-10-12 2020-05-05 Samsung Electronics Co., Ltd. System and method for interleaving distributed CRC in polar codes for early termination
CN115208516A (zh) * 2022-07-11 2022-10-18 上海恩阶电子科技有限公司 一种基于crc校验码的数据存储及校验方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006114855A1 (ja) * 2005-04-18 2006-11-02 Mitsubishi Denki Kabushiki Kaisha 送信局、受信局および無線通信方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465260A (en) * 1993-11-04 1995-11-07 Cirrus Logic, Inc. Dual purpose cyclic redundancy check
KR100306282B1 (ko) 1998-12-10 2001-11-02 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
EP1367728A1 (en) * 1999-05-19 2003-12-03 Samsung Electronics Co., Ltd. Turbo interleaving aparatus and method
EP1114528B1 (en) * 1999-07-08 2006-06-07 Samsung Electronics Co., Ltd. Apparatus and method for controlling a demultiplexer and a multiplexer used for rate matching in a mobile communication system
CN1411630A (zh) * 2000-02-17 2003-04-16 模拟装置公司 用于生成循环余数核对代码以及生成其他基于余数的编码的方法、设备和产品
GB2361781B (en) * 2000-04-25 2004-12-29 Ubinetics Ltd Interleaving and de-interleaving of telecommunications signals
JP3297668B2 (ja) * 2000-04-26 2002-07-02 松下電器産業株式会社 符号／復号化装置及び符号／復号化方法
KR100407351B1 (ko) 2000-05-22 2003-11-28 삼성전자주식회사 복합 재전송형식을 사용하는 데이터 통신시스템의 데이터송수신장치 및 방법
JP3540287B2 (ja) * 2001-04-19 2004-07-07 Ｎｅｃマイクロシステム株式会社 パラレル処理回路
US6983166B2 (en) * 2001-08-20 2006-01-03 Qualcomm, Incorporated Power control for a channel with multiple formats in a communication system
US20030066004A1 (en) 2001-09-28 2003-04-03 Rudrapatna Ashok N. Harq techniques for multiple antenna systems
US7305043B2 (en) * 2002-10-17 2007-12-04 Ibiquity Digital Corporation Method and apparatus for formatting signals for digital audio broadcasting transmission and reception
CN1193294C (zh) * 2003-01-27 2005-03-16 西安电子科技大学 一种多通道多位并行计算crc码的方法
CN100454796C (zh) * 2003-03-18 2009-01-21 华为技术有限公司 一种网格编码调制方法及多用户接收装置
US7706347B2 (en) 2003-05-15 2010-04-27 Lg Electronics Inc. Signal processing apparatus and method using multi-output mobile communication system
KR101000388B1 (ko) 2003-05-15 2010-12-13 엘지전자 주식회사 이동 통신 시스템 및 이 이동 통신 시스템에서 신호를처리하는 방법
JP2005086272A (ja) * 2003-09-04 2005-03-31 Matsushita Electric Ind Co Ltd Ｃｒｃ符号演算回路及びｆｃｓ生成回路並びにｍａｃ回路
KR100556908B1 (ko) 2003-10-30 2006-03-03 엘지전자 주식회사 멀티레벨 트렐리스 부호화된 변조 시스템의 ｈａｒｑ방식
CN100413240C (zh) * 2004-06-18 2008-08-20 财团法人工业技术研究院 用于信息长度侦测及错误侦测的改良式循环冗余检验方法
US7395492B2 (en) * 2004-09-13 2008-07-01 Lucent Technologies Inc. Method and apparatus for detecting a packet error in a wireless communications system with minimum overhead using tail bits in turbo code
KR100909543B1 (ko) 2004-12-01 2009-07-27 삼성전자주식회사 패킷 데이터 전송을 지원하는 이동통신 시스템에서 제어정보를 송수신하는 방법 및 장치
US8265768B2 (en) 2005-08-30 2012-09-11 Boston Scientific Neuromodulation Corporation Telemetry protocol for ultra low error rates useable in implantable medical devices
KR100690274B1 (ko) * 2005-09-12 2007-03-09 삼성전자주식회사 다중 채널 직렬 통신을 위한 순환 중복 검사 장치 및 이를구비한 통신 시스템
CN1941686A (zh) * 2005-09-30 2007-04-04 西门子（中国）有限公司 无线通信系统中的数据发送方法与发射机
KR100842583B1 (ko) 2005-11-21 2008-07-01 삼성전자주식회사 통신 시스템에서 데이터 수신 방법 및 장치
KR100928261B1 (ko) * 2007-09-08 2009-11-24 엘지전자 주식회사 비검출 오류 저감을 위한 신호 분할 및 ｃｒｃ 부착 방법
US7853857B2 (en) * 2007-09-14 2010-12-14 Motorola Mobility, Inc. Multi-layer cyclic redundancy check code in wireless communication system
US8555148B2 (en) * 2007-09-18 2013-10-08 Samsung Electronics Co., Ltd. Methods and apparatus to generate multiple CRCs

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006114855A1 (ja) * 2005-04-18 2006-11-02 Mitsubishi Denki Kabushiki Kaisha 送信局、受信局および無線通信方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
3GPP TS 36.212 v1.2.0, "3GPP; TSG RAN; Multiplexing and channel coding (Release 8)", 2007.05.*
Ericsson 외, "Way forward gor CRC attachment for turbo-coded transport channels",3GPP TSG-RAN Working Group 1 #50, R1-073843, 2007.08.20.*

Also Published As

Publication number Publication date
CN101803265A (zh) 2010-08-11
RU2441328C2 (ru) 2012-01-27
JP2010539840A (ja) 2010-12-16
KR20150117631A (ko) 2015-10-20
US20090077456A1 (en) 2009-03-19
US8555148B2 (en) 2013-10-08
CN104253616B (zh) 2019-01-04
CN104253669B (zh) 2019-04-12
JP2015084593A (ja) 2015-04-30
AU2008301483A1 (en) 2009-03-26
AU2008301483B2 (en) 2013-01-10
JP2013219818A (ja) 2013-10-24
WO2009038313A1 (en) 2009-03-26
CA2699732A1 (en) 2009-03-26
KR20100074143A (ko) 2010-07-01
CA2699732C (en) 2014-10-21
JP5349480B2 (ja) 2013-11-20
CN104253669A (zh) 2014-12-31
KR101600097B1 (ko) 2016-03-04
CN104253616A (zh) 2014-12-31
RU2010110135A (ru) 2011-09-27

Similar Documents

Publication Publication Date Title
KR101648870B1 (ko) 다수의 순환 중복 검사를 생성하기 위한 방법 및 장치
KR101558562B1 (ko) 터보코드를 이용한 데이터 전송장치 및 방법
EP2181505B1 (en) Multi-layer cyclic redundancy check code in wireless communication system
JP3476807B2 (ja) 複合再伝送方式を使用するデータ通信システムにおけるデータ送信装置及び方法
EP2266239B1 (en) Selection of retransmission settings for harq in wcdma and lte networks
US8225165B2 (en) Methods and devices for encoding data in communication systems
KR100584170B1 (ko) 터보 부호화된 복합 재전송 방식 시스템 및 오류 검출 방법
US20090019337A1 (en) Methods and apparatus to compute CRC for multiple code blocks
EP1172959A2 (en) Hybrid automatic repeat-request system and method
KR20020031094A (ko) 복합 재전송형식을 사용하는 데이터 통신시스템의 데이터송수신 방법
CN108400844A (zh) 信息处理的方法、装置、通信设备和通信系统
KR100403085B1 (ko) 하이브리드 ａｒｑ 시스템에서 레이트매칭 알고리즘의초기치 설정방법
EP2043269A2 (en) Methods and apparatus to generate multiple cyclic redundancy checks (CRCS)
CN102075285B (zh) 一种速率匹配方法及装置
Khan et al. Pi et a].(45) Date of Patent: Oct. 8, 2013

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 4