ES2931080T3 - Método y dispositivo de comprobación de redundancia cíclica - Google Patents

Método y dispositivo de comprobación de redundancia cíclica Download PDF

Info

Publication number
ES2931080T3
ES2931080T3 ES18843017T ES18843017T ES2931080T3 ES 2931080 T3 ES2931080 T3 ES 2931080T3 ES 18843017 T ES18843017 T ES 18843017T ES 18843017 T ES18843017 T ES 18843017T ES 2931080 T3 ES2931080 T3 ES 2931080T3
Authority
ES
Spain
Prior art keywords
bits
information
crc
control information
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES18843017T
Other languages
English (en)
Inventor
Xiaodong Shen
Xueming Pan
Zichao Ji
Peng Sun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201710672362.9A external-priority patent/CN109391348B/zh
Priority claimed from CN201710672808.8A external-priority patent/CN109391349B/zh
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Application granted granted Critical
Publication of ES2931080T3 publication Critical patent/ES2931080T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0079—Formats for control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

Se proporciona un método y un dispositivo para la comprobación de redundancia cíclica. El método comprende: determinar una porción de carga útil, comprendiendo la porción de carga útil al menos un campo de información, y el al menos un campo de información se usa para transportar bits de información; determinar un bit de entrada para generar un bit de comprobación de redundancia cíclica (CRC), comprendiendo el bit de entrada los bits de información transportados por al menos un campo de información o bits de información transportados por todos los campos de información; generar un bit CRC objetivo según el bit de entrada; y generar información de control que comprende la porción de carga útil y el bit CRC de destino. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN
Método y dispositivo de comprobación de redundancia cíclica
Campo técnico
La presente descripción se refiere al campo de la tecnología de comunicación y, más en particular, se refiere a un método de comprobación de redundancia cíclica y a un dispositivo de comprobación de redundancia cíclica.
Antecedentes
La Comprobación de Redundancia Cíclica (CRC) es un método de comprobación comúnmente utilizado en el campo de la comunicación de datos. La CRC es, esencialmente, una función de detección de errores en la transmisión de datos. Un dispositivo del extremo emisor realiza cálculo polinómico en los datos, y adjunta el resultado obtenido en la parte posterior de una trama que se va a transmitir, y un dispositivo del extremo receptor también realiza un cálculo polinómico similar en los datos para garantizar la corrección y la integridad de la transmisión de datos.
Para una comprobación CRC para controlar la información en un Canal Físico de Control del Enlace Descendente (PDCCH) relacionado, el dispositivo del extremo receptor también puede considerar que se produce un error en la información de control transmitida en caso de que no haya error en los Bits de Información transmitidos, pero existe un error en los Bits de Relleno transmitidos, resultando así en un pobre rendimiento del enlace de un sistema de comunicación, y un método de comprobación CRC relacionado no puede satisfacer los requisitos personalizados de las diferentes piezas de la información de control en una Tasa de Error de Bloque (BLER) y una Falsa Alarma, afectando de este modo al rendimiento de recepción de la información de control.
El documento US 2012/195302A1 describe un método para la transmisión/recepción de datos, y el método incluye: generar un campo de datos que incluye los datos, generar un campo de señal que incluye información sobre el campo de datos, generar una trama de datos que incluye el campo de datos y el campo de señal, y transmitir la trama de datos al terminal de recepción.
El documento US2015/114489 describe un método de funcionamiento en una red en la que una pluralidad de estaciones se comunican a través de un medio compartido, y el método incluye proporcionar una capa física (p. ej., PHY) para manejar la comunicación física a través del medio compartido; proporcionar una capa de alto nivel (p. ej., PAL) que recibe datos de la estación y suministra unidades de datos de alto nivel (p. ej., MSDUs) para la transmisión a través del medio; proporcionar una capa MAC que recibe las unidades de datos de alto nivel de la capa de alto nivel y suministra unidades de datos de bajo nivel (p. ej., MPDUs) a la capa física; en la capa MAC, formar unidades de datos de bajo nivel encapsulando el contenido de una pluralidad de unidades de datos de alto nivel; y escalar, adaptativamente, la robustez de la transmisión de las unidades de datos de bajo nivel dependiendo de la frecuencia de los errores de transmisión.
El documento US 2010/031124A1 describe un aparato de transmisión que incluye: una unidad de procesamiento de codificación CRC configurada para incluir una pluralidad de polinomios generadores para un procesamiento de codificación CRC con cada uno de una pluralidad de datos cuyas longitudes de código difieren como objetivo, y emplea el polinomio generador óptimo fuera del pluralidad de polinomios generadores para realizar el procesamiento de codificación CRC; y una unidad de transmisión configurada para transmitir los datos obtenidos por la unidad de procesamiento de codificación CRC que realiza el procesamiento de codificación CRC.
El documento WO 01/03356A1 describe un método flexible de codificación de errores que utiliza, al menos, dos polinomios generadores para proporcionar diferentes grados de protección contra errores y para superponer, opcionalmente, un canal fantasma en un canal primario, sin necesidad de señalización explícita del transmisor al receptor.
Compendio
La presente descripción proporciona un método de comprobación de redundancia cíclica y un dispositivo de comprobación de redundancia cíclica. La invención se expone en el conjunto de reivindicaciones adjunto.
En un primer aspecto, la presente descripción proporciona un método de comprobación de redundancia cíclica aplicado a un dispositivo del extremo emisor. El método incluye: determinar una parte de carga útil, incluyendo la parte de carga útil, al menos, un campo de información, siendo utilizado el, al menos uno, campo de información para transportar bits de información; determinar bits de entrada para generar bits de comprobación de redundancia cíclica (CRC), incluyendo los bits de entrada bits de información transportados en una parte o en la totalidad de, al menos, un campo de información; generar bits CRC objetivo según los bits de entrada; generar información de control que incluye la parte de carga útil y los bits CRC objetivo.
En un segundo aspecto, la presente descripción proporciona un método de comprobación de redundancia cíclica aplicado a un dispositivo del extremo receptor. El método incluye recibir información de control; verificar la información de control según los bits de entrada y los bits de comprobación de redundancia cíclica (CRC) objetivo; en donde la información de control incluye una parte de carga útil y bits CRC objetivo, la parte de carga útil incluye, al menos, un campo de información para transportar bits de información, los bits CRC objetivo son generados por un dispositivo del extremo emisor en función de los bits de entrada utilizados para generar bits CRC, los bits de entrada incluyen bits de información transportados en una parte o en la totalidad de, al menos, un campo de información.
En un tercer aspecto, la presente descripción proporciona un dispositivo del extremo emisor. El dispositivo del extremo emisor incluye un primer módulo de procesamiento, utilizado para determinar una parte de carga útil, incluyendo la parte de carga útil, al menos, un campo de información, siendo utilizado el, al menos uno, campo de información para transportar bits de información; y utilizado además para determinar bits de entrada para generar bits de comprobación de redundancia cíclica (CRC), incluyendo los bits de entrada bits de información transportados en una parte o en la totalidad de, al menos, un campo de información; un segundo módulo de procesamiento, utilizado para generar bits CRC objetivo según los bits de entrada; y utilizado además para generar información de control que incluye la parte de carga útil y los bits CRC objetivo.
En un cuarto aspecto, la presente descripción proporciona un dispositivo del extremo receptor. El dispositivo incluye un módulo transceptor, utilizado para recibir información de control; un módulo de procesamiento, utilizado para verificar la información de control según los bits de entrada y los bits de comprobación de redundancia cíclica (CRC) objetivo; en donde la información de control incluye una parte de carga útil y bits CRC objetivo, la parte de carga útil incluye, al menos, un campo de información para transportar bits de información, los bits CRC objetivo son generados por un dispositivo del extremo emisor en función de los bits de entrada utilizados para generar bits CRC, los bits de entrada incluyen bits de información transportados en una parte o en la totalidad de, al menos, un campo de información.
En un quinto aspecto, la presente descripción proporciona un método de comprobación de redundancia cíclica, aplicado a un dispositivo del extremo emisor, el método incluye: determinar una parte de carga útil, incluyendo la parte de carga útil, al menos, un campo de información para transportar bits de información; determinar un esquema de generación de bits de comprobación de redundancia cíclica (CRC) objetivo, el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC; generar bits CRC según la parte de carga útil y el esquema de generación de bits CRC objetivo; generar información de control que incluye la parte de carga útil y los bits CRC.
En un sexto aspecto, la presente descripción proporciona un método de comprobación de redundancia cíclica aplicado a un dispositivo del extremo receptor. El método incluye: recibir información de control; verificar la información de control según una pluralidad de esquemas de generación de bits CRC y bits de comprobación de redundancia cíclica (CRC), en donde la información de control incluye una parte de carga útil y bits CRC, la parte de carga útil incluye, al menos, un campo de información para transportar bits de información, los bits CRC son generados por un dispositivo del extremo emisor según un esquema de generación de bits CRC objetivo y la parte de carga útil, el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC.
En un séptimo aspecto, la presente descripción proporciona un dispositivo del extremo emisor. El dispositivo del extremo emisor incluye: un primer módulo de procesamiento, utilizado para determinar una parte de carga útil, incluyendo la parte de carga útil, al menos, un campo de información para transportar bits de información; y utilizado además para determinar un esquema de generación de bits de comprobación de redundancia cíclica (CRC) objetivo, en donde el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC; un segundo módulo de procesamiento, utilizado para generar bits CRC según la parte de carga útil y el esquema de generación de bits CRC objetivo; y utilizado además para generar información de control que incluye la parte de carga útil y los bits CRC.
En un octavo aspecto, la presente descripción proporciona un dispositivo del extremo receptor. El dispositivo del extremo receptor incluye un módulo transceptor, utilizado para recibir información de control; un módulo de procesamiento, utilizado para verificar la información de control según una pluralidad de esquemas de generación de bits CRC y bits de comprobación de redundancia cíclica (CRC), en donde la información de control incluye una parte de carga útil y bits CRC, la parte de carga útil incluye, al menos, un campo de información para transportar bits de información, los bits CRC son generados por el dispositivo del extremo emisor según un esquema de generación de bits CRC objetivo y la parte de carga útil, el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC.
Breve descripción de los dibujos
Con el fin de ilustrar más claramente algunas realizaciones de la presente descripción o soluciones técnicas en la técnica relacionada, a continuación se describirán brevemente los dibujos adjuntos que se utilizarán en la descripción de las realizaciones o de la técnica relacionada. Será evidente que los dibujos que se acompañan en la siguiente descripción son simplemente algunas de las realizaciones descritas en la presente descripción, y para aquellos de conocimiento ordinario en la técnica, pueden obtenerse otros dibujos a partir de estos dibujos sin pagar ningún trabajo creativo.
La FIG. 1 es un primer diagrama de flujo esquemático de un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción;
La FIG. 2 es un segundo diagrama de flujo esquemático de un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción;
La FIG. 3 es un primer diagrama esquemático de posiciones de campos de información, campos de relleno, y bits CRC en la información de control según algunas realizaciones de la presente descripción;
La FIG. 4 es un segundo diagrama esquemático de posiciones de campos de información, campos de relleno, y bits CRC en la información de control según algunas realizaciones de la presente descripción;
La FIG. 5 es un tercer diagrama de flujo esquemático de un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción;
La FIG. 6 es un tercer diagrama esquemático de posiciones de campos de información, campos de relleno, y bits CRC en la información de control según algunas realizaciones de la presente descripción;
La FIG. 7 es un cuarto diagrama de flujo esquemático de un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción;
La FIG. 8 es un diagrama de comparación que compara el rendimiento de enlace de un método de comprobación de redundancia cíclica con el rendimiento de enlace de un método de comprobación de redundancia cíclica en la técnica relacionada según algunas realizaciones de la presente descripción;
La FIG. 9 es un diagrama de comparación que compara el rendimiento de enlace de un método de comprobación de redundancia cíclica con el rendimiento de enlace de un método de comprobación de redundancia cíclica en la técnica relacionada según algunas realizaciones de la presente descripción;
La FIG. 10 es un primer diagrama esquemático estructural de un dispositivo del extremo emisor según algunas realizaciones de la presente descripción;
La FIG. 11 es un primer diagrama esquemático estructural de un dispositivo del extremo receptor según algunas realizaciones de la presente descripción;
La FIG. 12 es un segundo diagrama estructural esquemático de un dispositivo del extremo emisor según algunas realizaciones de la presente descripción;
La FIG. 13 es un segundo diagrama estructural esquemático de un dispositivo del extremo receptor según algunas realizaciones de la presente descripción.
La FIG. 14 es un quinto diagrama de flujo esquemático de un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción;
La FIG. 15 es un sexto diagrama de flujo esquemático de un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción;
La FIG. 16 es un séptimo diagrama de flujo esquemático de un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción;
La FIG. 17 es un octavo diagrama de flujo esquemático de un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción;
La FIG. 18 es un tercer diagrama estructural esquemático de un dispositivo del extremo emisor según algunas realizaciones de la presente descripción;
La FIG. 19 es un tercer diagrama estructural esquemático de un dispositivo del extremo receptor según algunas realizaciones de la presente descripción;
La FIG. 20 es un cuarto diagrama estructural esquemático de un dispositivo del extremo emisor según algunas realizaciones de la presente descripción; y
La FIG. 21 es un cuarto diagrama estructural esquemático de un dispositivo del extremo receptor según algunas realizaciones de la presente descripción.
Descripción detallada
Para que los expertos en la materia comprendan mejor las soluciones técnicas de la presente descripción, las soluciones técnicas en algunas realizaciones de la presente descripción se describirán clara y completamente a continuación en relación con los dibujos en algunas realizaciones de la presente descripción. Será evidente que las realizaciones descritas son solo una parte, en lugar de la totalidad, de las realizaciones de la presente descripción. En función de las realizaciones de la presente descripción, todas las demás realizaciones obtenidas por aquellos de conocimiento ordinario en la técnica sin pagar trabajo creativo deben estar dentro del alcance de la presente descripción.
Debe entenderse que las soluciones técnicas de algunas realizaciones de la presente descripción pueden aplicarse a varios sistemas de comunicación, como un sistema del Sistema Global de Comunicaciones Móviles (GSM), un sistema de Acceso Múltiple por División de Código (CDMA), un sistema de Acceso Múltiple por División de Código de Banda Ancha (WCDMA), un sistema del Servicio General de Paquetes vía Radio (GPRS), un sistema de Evolución a Largo Plazo (LTE), un sistema LTE Dúplex por División de Frecuencia (FDD), un sistema LTE Dúplex por División en el Tiempo (TDD), un Sistema Universal de Telecomunicaciones Móviles (UMTS) o un sistema de comunicación de Interoperabilidad Mundial para Acceso por Microondas (WiMAX), un sistema de Quinta Generación (5G) o un sistema de Radio Nueva (NR).
En algunas realizaciones de la presente descripción, el dispositivo del extremo emisor puede ser un dispositivo de red y, en consecuencia, el dispositivo del extremo receptor es un dispositivo terminal. Opcionalmente, el dispositivo del extremo emisor puede ser un dispositivo terminal y, en consecuencia, el dispositivo del extremo receptor es un dispositivo de red.
En algunas realizaciones de la presente descripción, un dispositivo terminal puede incluir, entre otros, una Estación Móvil (MS), un Terminal Móvil, un Teléfono Móvil, un Equipo de Usuario (UE), un teléfono y un equipo portátil, un Vehículo, etc. El dispositivo terminal puede comunicarse con una o más redes centrales a través de una Red de Acceso por Radio (RAN), por ejemplo, el dispositivo terminal puede ser un teléfono móvil (o un teléfono "celular"), como un ordenador que tenga un función de comunicación inalámbrica; el dispositivo terminal también puede ser un dispositivo móvil portátil, de bolsillo, de mano, integrado en un ordenador o montado en un vehículo.
En algunas realizaciones de la presente descripción, un dispositivo de red es un dispositivo desplegado en una red de acceso inalámbrico y utilizado para proporcionar una funcionalidad de comunicación inalámbrica para un dispositivo terminal. El dispositivo de red puede ser una estación base, y la estación base puede incluir diversas formas de una macro estación base, una micro estación base, una estación de retransmisión, un punto de acceso, o similares. En los sistemas que emplean diferentes tecnologías de acceso por radio, los nombres de los dispositivos con la funcionalidad de una estación base pueden variar. Como en una red LTE, el dispositivo con la funcionalidad de la estación base se denomina Nodo B Evolucionado (un Nodo B evolucionado, o eNB); en una red de Tercera Generación (3G), el dispositivo con la funcionalidad de la estación base se denomina Nodo B o similar.
El método de comprobación de redundancia cíclica y el dispositivo de comprobación de redundancia cíclica proporcionados por algunas realizaciones de la presente descripción pueden resolver el problema del pobre rendimiento de enlace de un sistema de comunicación.
Antes de describir realizaciones específicas, se presenta un principio básico de la Comprobación de Redundancia Cíclica (CRC). La comprobación CRC concatena un código CRC de R bits después de un código de información de K bits, y la longitud total del código es N. Este código también se denomina código (N, K). Para un código (N, K) dado, se puede demostrar que existe un polinomio G (x) que tiene una potencia máxima N-K = R. Se puede producir un código de verificación del código de información de K bits a partir de G (x), y G (x) se denomina polinomio generador del código CRC. Un proceso de generación específico del código CRC es el siguiente: suponiendo que la información a enviar está representada por un polinomio C (x), desplazando C (x) R bits a la izquierda (que puede representarse como C (x) * 2R) de modo que los bits R quedan fuera del lado derecho de C (x), que es una posición del código CRC, y el resto obtenido al dividir C (x) * 2R por el polinomio generador G (x) es el código CRC.
La FIG. 1 ilustra un método 100 de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción. El método 100 puede ser realizado por un dispositivo del extremo emisor. Como se muestra en la FIG. 1, el método 100 incluye los pasos S110-S140.
S110: determinar una parte de Carga Útil, incluyendo la parte de Carga Útil, al menos, un campo de información, siendo utilizado el, al menos uno, campo de información para transportar Bits de Información.
Puede haber múltiple información de control con diferentes formatos en un sistema de Radio Nueva (NR), y los tamaños de la información de control con diferentes formatos pueden variar. Si se requiere que el dispositivo del extremo receptor realice una detección ciega en los formatos de la información de control, se puede provocar que el dispositivo del extremo receptor tenga una alta complejidad y, por lo tanto, en algunas realizaciones de la presente descripción, la información de control con diferentes formatos se alinea agregando Bits de Relleno en una cola de una pieza de la información de control que tiene una longitud corta, para reducir la complejidad del dispositivo del extremo receptor, en donde los Bits de Relleno suelen ser "0" o "cero" o "1" y el cero es igual a nulo, lo que significa 'nulo' o 'no válido'.
Específicamente, en algunas realizaciones, el dispositivo del extremo emisor determina si existen o no los Bits de Relleno según un formato de la información de control que se va a generar, y si hay Bits de Relleno, entonces la parte de Carga Útil incluye además un campo de relleno. El campo de relleno se utiliza para llevar los Bits de Relleno.
S120: determinar Bits de Entrada para generar bits de comprobación de redundancia cíclica (CRC), incluyendo los Bits de Entrada Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información.
Cabe señalar que si, en S110, la parte de Carga Útil incluye solo un campo de información, entonces en S120, los Bits de Entrada que incluyen los Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información, deben entenderse como: los Bits de Entrada que incluyen los Bits de Información transportados en el campo de información.
También cabe señalar que en algunas realizaciones de la presente descripción, los bits de Comprobación de Redundancia Cíclica (CRC) también pueden denominarse "código CRC".
S130: generar bits CRC objetivo según los Bits de Entrada.
En particular, en algunas realizaciones, el dispositivo del extremo emisor puede generar los bits CRC objetivo según un esquema de generación del código CRC descrito anteriormente.
S140: generar información de control que incluye la parte de Carga Útil y los bits CRC objetivo.
El esquema de generación de bits CRC incluye la generación de bits de paridad en función de los Bits de Información y la codificación necesaria de los bits de paridad. Por ejemplo, en LTE, una Identidad Temporal de Red de Radio (RNTI) es una secuencia de 16 bits; cada bit de una CRC de 16 bits se codifica utilizando la RNTI de 16 bits (es decir, se realiza una operación OR exclusiva (XOR)). Luego, en el extremo receptor, se utilizan diferentes RNTIs para decodificar la CRC en diferentes estados, para adquirir contenidos en el PDCCH, e identificar la información que pertenece al extremo receptor en el PDSCH finalmente.
Según el método de comprobación de redundancia cíclica de algunas realizaciones de la presente descripción, el dispositivo del extremo emisor genera bits CRC objetivo en función de los Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información, de modo que el dispositivo del extremo receptor solo comprueba los Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información en caso de que el dispositivo del extremo receptor verifique la información de control, para evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es erróneo bajo la condición de que no haya error en los Bits de Información transmitidos en la información de control, pero haya un error en los bits de relleno transmitidos, o evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es errónea bajo la condición de que haya error en una parte de los Bits de Información transmitidos, pero no haya error en un Bit de Información importante transmitido y el dispositivo del extremo receptor sea capaz de tolerar el error en la parte de los Bits de Información transmitidos, para mejorar el rendimiento de enlace del sistema de comunicación.
El método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción se describirá a continuación junto con ejemplos específicos. La FIG. 2 es un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción. Como se muestra en la FIG. 2, el método 200 incluye los pasos S210-S270.
S210: determinar, mediante un dispositivo del extremo emisor, que hay Bits de Relleno, y complementar, mediante el dispositivo del extremo emisor, los Bits de Relleno a los Bits de Información a enviar, para formar una parte de Carga Útil.
Opcionalmente, en S210, los Bits de Información a enviar se transportan en, al menos, un campo de información, y los Bits de Relleno se transportan en un campo de relleno.
S220: calcular, mediante el dispositivo del extremo emisor, bits CRC en función de todos los Bits de Información.
En particular, en algunas realizaciones, el dispositivo del extremo emisor determina, según una Especificación Técnica de un protocolo, que todos los Bits de Información deben tomarse como Bits de Entrada para calcular los bits CRC. Opcionalmente, el dispositivo del extremo emisor determina, según un acuerdo con el dispositivo del extremo receptor, que todos los Bits de Información deben utilizarse como Bits de Entrada para calcular los bits CRC. Opcionalmente, el dispositivo del extremo emisor decide, a discreción del dispositivo del extremo emisor, utilizar todos los Bits de Información como Bits de Entrada para calcular los bits CRC, en cuyo caso el dispositivo del extremo emisor debe enviar información de configuración al dispositivo del extremo receptor, de modo que el dispositivo del extremo receptor sea informado por la información de configuración de que todos los Bits de Información deben tomarse como Bits de Entrada en caso de que el dispositivo del extremo receptor calcule los bits CRC. El dispositivo del extremo emisor puede enviar la información de configuración al dispositivo del extremo receptor transportando la configuración en una señalización de capa superior.
S230: adjuntar, mediante el dispositivo del extremo emisor, los bits CRC a la parte de Carga Útil para formar la información de control.
Opcionalmente, como ejemplo, las posiciones de los bits CRC y de la parte de Carga Útil en la información de control se muestran en la FIG. 3 o FIG. 4. En la FIG. 3, una posición del campo de relleno está entre una posición del, al menos uno, campo de información y una posición de los bits CRC. En la FIG. 4, la posición de los bits CRC está entre la posición del, al menos uno, campo de información y la posición de los Bits de Relleno. En algunas realizaciones de la presente descripción, las posiciones de los bits CRC y de la parte de Carga Útil en la información de control pueden especificarse mediante un protocolo, o pueden acordarse previamente entre el dispositivo del extremo emisor y el dispositivo del extremo receptor, o pueden también informarse al dispositivo del extremo receptor mediante el dispositivo del extremo emisor a través de la información de configuración.
Opcionalmente, como ejemplo, se utiliza un primer campo de información en el, al menos uno, campo de información para indicar un formato de la información de control. El dispositivo del extremo receptor analiza la información de control según el formato de la información de control indicado por el primer campo de información, y pueden obtenerse los Bits de Información transportados en todos los campos de información en el, al menos uno, campo de información.
Por ejemplo, se utilizan, para indicar diferentes formatos, diferentes valores del primer campo de información para la indicación del formato de la información de control. Por ejemplo, suponiendo que hay cuatro formatos de la información de control en un sistema de comunicación, a saber, un formato AA, un formato BB, un formato CC, y un formato DD, entonces el primer campo de información utilizado para indicar el formato del control la información incluye 2 bits, donde "00" puede utilizarse para indicar que un formato de la información de control es el formato AA, "01" puede utilizarse para indicar que el formato de la información de control es el formato BB, "10" puede utilizarse para indicar que el formato de la información de control es el formato CC, y "11" puede utilizarse para indicar que el formato de la información de control es el formato DD.
Además, el formato de la información de control se utiliza para que el dispositivo del extremo receptor determine la longitud total del, al menos uno, campo de información. En particular, la longitud de la Carga Útil y la longitud de los bits CRC pueden conocerse mediante configuración previa o acuerdo previo. Para facilitar que el dispositivo del extremo receptor conozca la longitud total del, al menos uno, campo de información, una relación de correspondencia entre el formato de la información de control y la longitud total del, al menos uno, campo de información, incluido en la información de control, puede ser especificada por un protocolo o configurada por el dispositivo del extremo emisor, el dispositivo del extremo receptor puede determinar la longitud total del, al menos uno, campo de información incluido en la información de control recibida, según el formato de la información de control recibida y la anterior relación de correspondencia, obteniendo así Bits de Información transportados en la totalidad del, al menos uno, campo de información.
S240: enviar la información de control mediante el dispositivo del extremo emisor al dispositivo del extremo receptor.
Opcionalmente, el dispositivo del extremo emisor puede codificar la información de control utilizando una Identidad Temporal de Red de Radio (RNTI), y enviar la información de control codificada al dispositivo del extremo receptor.
S250: determinar, mediante el dispositivo del extremo receptor, la longitud total del, al menos uno, campo de información y una posición del, al menos uno, campo de información en la información de control.
Específicamente, en S250, el dispositivo del extremo receptor puede adquirir los Bits de Información transportados en la totalidad del, al menos uno, campo de información según la longitud total del, al menos uno, campo de información y la posición del, al menos uno, campo de información en la información de control.
Opcionalmente, en algunas realizaciones, el dispositivo del extremo receptor determina el formato de la información de control recibida, según un campo utilizado para indicar el formato de la información de control en el, al menos uno, campo de información, y determina la longitud total del, al menos uno, campo de información incluido en la información de control recibida, según el formato de la información de control recibida y la relación de correspondencia entre el formato de la información de control y la longitud total del, al menos uno, campo de información incluido en la información de control.
Opcionalmente, en otras realizaciones, el dispositivo del extremo receptor puede determinar la posición del, al menos uno, campo de información en la información de control, según una Especificación Técnica de un protocolo. El dispositivo del extremo receptor puede determinar la posición del, al menos uno, campo de información en la información de control, según el acuerdo entre el dispositivo del extremo receptor y el dispositivo del extremo emisor. El dispositivo del extremo receptor también puede determinar la posición del, al menos uno, campo de información en la información de control, según la información de configuración enviada por el dispositivo del extremo emisor.
S260: realizar una comprobación mediante el dispositivo del extremo receptor según los Bits de Información transportados en la totalidad del, al menos uno, campo de información y los bits CRC.
Cabe señalar que realizar la comprobación mediante el dispositivo del extremo receptor según los Bits de Información transportados en la totalidad del, al menos uno, campo de información y los bits CRC puede entenderse como: realizar una comprobación en la información de control mediante el dispositivo del extremo receptor según los Bits de Información transportados en la totalidad del, al menos uno, campo de información y los bits CRC, o puede entenderse como: realizar una comprobación en todos los Bits de Información de la información de control mediante el dispositivo del extremo receptor según los Bits de Información transportados en la totalidad del, al menos uno, campo de información y los bits CRC.
Opcionalmente, en S260, el dispositivo del extremo receptor calcula bits CRC a partir de los Bits de Información transportados en la totalidad del, al menos uno, campo de información, y compara los bits CRC calculados con los bits CRC en la información de control.
S270: determinar, según el resultado de la comprobación, si la información de control se transmite correctamente o no.
Opcionalmente, si los bits CRC calculados por el dispositivo del extremo receptor en S260 coinciden con los bits CRC en la información de control, se considera que la información de control se envió correctamente en S270; si los bits CRC calculados por el dispositivo del extremo receptor en S260 no coinciden con los bits CRC en la información de control, se considera que la información de control se envió incorrectamente.
La FIG. 5 es un diagrama de flujo esquemático de un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción. Como se muestra en la FIG. 5, el método 300 incluye los pasos S310-S370.
S310: determinar, mediante el dispositivo del extremo emisor, que hay Bits de Relleno, y complementar los Bits de Relleno, mediante el dispositivo del extremo emisor, a los Bits de Información a enviar, para formar una Carga Útil.
Opcionalmente, en S310, los Bits de Información a enviar se transportan en, al menos, un campo de información, y los Bits de Relleno se transportan en un campo de relleno.
S320: calcular bits CRC según una parte de los Bits de Información mediante el dispositivo del extremo emisor.
Es decir, en S320, el dispositivo del extremo emisor calcula los bits CRC en función de los Bits de Información transportados en una parte del, al menos uno, campo de información.
En particular, en algunas realizaciones, el dispositivo del extremo emisor determina, según una especificación técnica de un protocolo, que una parte de los Bits de Información deben tomarse como Bits de Entrada para calcular los bits CRC. Opcionalmente, el dispositivo del extremo emisor determina, según el acuerdo entre el dispositivo del extremo emisor y el dispositivo del extremo receptor, que una parte de los Bits de Información deben tomarse como Bits de Entrada para calcular los bits CRC. Opcionalmente, el dispositivo del extremo emisor decide, a discreción del dispositivo del extremo emisor, utilizar una parte de los Bits de Información como Bits de Entrada para calcular los bits CRC, en cuyo caso el dispositivo del extremo emisor debe enviar información de configuración al dispositivo del extremo receptor, y se informa al dispositivo del extremo receptor a través de la información de configuración que el dispositivo del extremo receptor necesita utilizar una parte de los Bits de Información como Bits de Entrada para calcular los bits CRC. El dispositivo del extremo emisor puede enviar la información de configuración al dispositivo del extremo receptor transportando la información de configuración en una señalización de capa superior.
Opcionalmente, como ejemplo, el dispositivo del extremo emisor y el dispositivo del extremo receptor pueden acordar, de antemano, los Bits de Información transportados en los que los campos de información en la información de control pueden utilizarse para generar los bits CRC. Tomando como ejemplo la Información de Control del Enlace Ascendente (UCI), se supone que la UCI incluye un campo que transporta información de Confirmación (ACK)/No Confirmación (NACK), un campo que transporta una Solicitud de Programación (SR) del enlace ascendente, y un campo que transporta Información de Estado del Canal (CSI). El dispositivo del extremo emisor y el dispositivo del extremo receptor pueden acordar generar bits CRC según los Bits de Información en el campo que transporta la ACK/NACK y el campo que transporta la SR.
Opcionalmente, como otro ejemplo, el dispositivo del extremo emisor puede informar, al dispositivo del extremo receptor a través de la información de configuración, los Bits de Información transportados en los que los campos deben utilizarse para generar los bits CRC, es decir, en caso de que la información de configuración indique que los Bits de Entrada incluyen Bits de Información transportados en una parte del, al menos uno, campo de información, la información de configuración también se utiliza para indicar la parte del, al menos uno, campo de información. Tomando la UCI descrita anteriormente como ejemplo, el dispositivo del extremo emisor puede indicar a través de la información de configuración que los bits CRC deben generarse según los Bits de Información transportados en el campo que transporta la ACK/NACK y el campo que transporta la SR.
S330: adjuntar, mediante el dispositivo del extremo emisor, un código CRC a la parte de Carga Útil para formar la información de control.
Opcionalmente, como ejemplo, las posiciones de los bits CRC y de la parte de Carga Útil en la información de control se muestran en la FIG. 3. Opcionalmente, las posiciones de los bits CRC y de la parte de Carga Útil en la información de control se muestran en la FIG. 6. En la FIG. 6, la posición de los bits CRC es posterior a la posición de la parte del, al menos uno, campo de información utilizado para generar los bits CRC y antes de la posición de un campo de información aparte de la parte del, al menos uno, campo de información, el campo de relleno se encuentra al final de la información de control.
S340: enviar la información de control al dispositivo del extremo receptor mediante el dispositivo del extremo emisor.
Opcionalmente, el dispositivo del extremo emisor puede utilizar la RNTI para codificar la información de control, y enviar la información de control codificada al dispositivo del extremo receptor.
S350: determinar, mediante el dispositivo del extremo receptor, la longitud total del, al menos uno, campo de información y la posición del, al menos uno, campo de información en la información de control.
Específicamente, en S350, el dispositivo del extremo receptor puede adquirir, en función de la longitud total del, al menos uno, campo de información y de la posición del, al menos uno, campo de información en la información de control, los Bits de Información transportados en la totalidad del, al menos uno, campo de información. Además, los Bits de Información transportados en la parte del, al menos uno, campo de información se utilizan como Bits de Entrada para generar bits CRC.
S360: realizar una comprobación mediante el dispositivo del extremo receptor según los Bits de Información transportados en una parte del, al menos uno, campo de información y los bits CRC.
Cabe señalar que realizar una comprobación mediante el dispositivo del extremo receptor según los Bits de Información transportados en una parte del, al menos uno, campo de información y los bits CRC puede entenderse como: realizar una comprobación en la información de control mediante el dispositivo del extremo receptor según los Bits de Información transportados en una parte del, al menos uno, campo de información y los bits CRC, o puede entenderse como: realizar una comprobación en una parte de los Bits de Información de la información de control mediante el dispositivo del extremo receptor según los Bits de Información transportados en una parte del, al menos uno, campo de información y los bits CRC.
Opcionalmente, en S360, el dispositivo del extremo receptor puede determinar la parte del, al menos uno, campo de información según el acuerdo entre el dispositivo del extremo receptor y el dispositivo del extremo emisor o según una especificación técnica de un protocolo. El dispositivo del extremo receptor también puede determinar la parte del, al menos uno, campo de información según la información de configuración del dispositivo del extremo emisor.
S370: determinar, según el resultado de la comprobación, si la información de control se transmite correctamente o no.
En todas las realizaciones descritas anteriormente, los Bits de Información transportados en un segundo campo de información en el, al menos uno, campo de información son, opcionalmente, bits predeterminados (o bits fijos). El dispositivo del extremo receptor puede determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no, determinando así si la información de control transmitida es una Falsa Alarma o no, y puede satisfacer un requisito de la información de control para la Falsa Alarma. En este caso, si el dispositivo del extremo receptor verifica la información de control con éxito, el dispositivo del extremo receptor determina además la condición de transmisión de los bits predeterminados, y si se determina que los bits predeterminados transmitidos son correctos, se determina que la información de control es válida, y la información de control transmitida no es una Falsa Alarma; de lo contrario, si se determina que los bits predeterminados transmitidos son incorrectos, se determina que la información de control no es válida, y la información de control transmitida es una Falsa Alarma.
La FIG. 7 ilustra un método 400 de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción. El método 400 puede ser realizado por un dispositivo del extremo receptor. Puede entenderse que la descripción de la interacción entre el dispositivo del extremo emisor y el dispositivo del extremo receptor desde el lado del dispositivo del extremo receptor es la misma que la descripción desde el lado del dispositivo del extremo emisor, y la descripción relacionada se omite apropiadamente para para evitar la repetición. Como se muestra en la FIG. 7, el método 400 incluye los pasos S410-S420.
S410: recibir información de control.
S420: verificar la información de control según los Bits de Entrada y los bits CRC objetivo.
La información de control incluye una parte de Carga Útil y bits de comprobación de redundancia cíclica (CRC) objetivo. La parte de Carga Útil incluye, al menos, un campo de información para transportar Bits de Información. Los bits CRC objetivo son generados por el dispositivo del extremo emisor en función de los Bits de Entrada utilizados para generar bits CRC. Los Bits de Entrada incluyen Bits de Información transportados en parte o en la totalidad del, al menos uno, campo de información.
Según el método de comprobación de redundancia cíclica de algunas realizaciones de la presente descripción, los bits CRC en la información de control recibida por el dispositivo del extremo receptor son generados por el dispositivo del extremo emisor según los Bits de Información transportados en parte o en la totalidad del, al menos uno, campo de información. En caso de que el dispositivo del extremo receptor verifique la información de control, el dispositivo del extremo receptor solo verifica los Bits de Información transportados en una parte o en la totalidad del, al menos uno, campo de información, para evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es incorrecta bajo la condición de que los Bits de Información en la información de control se transmitan correctamente pero los Bits de Relleno se transmitan incorrectamente, o evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es incorrecta transmitida bajo la condición de que una parte de los Bits de Información se transmita incorrectamente pero los Bits de Información importantes se transmitan correctamente y el dispositivo del extremo receptor sea capaz de tolerar la parte de los Bits de Información transmitidos incorrectamente, mejorando así el rendimiento de enlace de un sistema de comunicación.
En algunas realizaciones de la presente descripción, opcionalmente, la parte de Carga Útil incluye además un campo de relleno para transportar Bits de Relleno; en donde los Bits de Entrada incluyen Bits de Información transportados en la totalidad del, al menos uno, campo de información, una posición del campo de relleno en la información de control está entre una posición del, al menos uno, campo de información y una posición de los bits CRC objetivo, o, la posición de los bits CRC objetivo en la información de control está entre la posición del, al menos uno, campo de información y la posición del campo de relleno.
En algunas realizaciones de la presente descripción, opcionalmente, la parte de Carga Útil incluye además un campo de relleno para transportar los Bits de Relleno; en donde los Bits de Entrada incluyen Bits de Información transportados en una parte del, al menos uno, campo de información, la posición del campo de relleno en la información de control está entre la posición del, al menos uno, campo de información y la posición de los bits CRC objetivo, o , la posición de los bits CRC objetivo en la información de control está entre la posición de la parte del, al menos uno, campo de información y la posición de un campo de información aparte de la parte del, al menos uno, campo de información, o está entre la posición de la parte del, al menos uno, campo de información y el campo de relleno.
En algunas realizaciones de la presente descripción, opcionalmente, se utiliza un primer campo de información en el, al menos, un campo de información para indicar un formato de la información de control; en donde el dispositivo del extremo receptor adquiere los Bits de Entrada según el formato de la información de control antes de verificar la información de control según los Bits de Entrada y los bits CRC objetivo.
Opcionalmente, en algunas realizaciones, el dispositivo del extremo receptor obtiene los Bits de Entrada analizando la información de control según el formato de la información de control.
En algunas realizaciones de la presente descripción, el formato de la información de control es utilizado, opcionalmente, por el dispositivo del extremo receptor para determinar la longitud total del, al menos uno, campo de información. El dispositivo del extremo receptor determina la longitud total del, al menos uno, campo de información según el formato de la información de control, y obtiene los Bits de Entrada según la longitud total del, al menos uno, campo de información.
En algunas realizaciones de la presente descripción, opcionalmente, los Bits de Información transportados en el segundo campo de información en el, al menos uno, campo de información son bits predeterminados. Los bits predeterminados son utilizados por el dispositivo del extremo receptor para determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no. Si el dispositivo del extremo receptor verifica la información de control con éxito, el dispositivo del extremo receptor determina si la información de control es válida según la condición de transmisión de los bits predeterminados. Se determina que la información de control es válida si los bits predeterminados transmitidos son correctos; se determina que la información de control no es válida si los bits predeterminados transmitidos son incorrectos.
En algunas realizaciones de la presente descripción, opcionalmente, el dispositivo del extremo receptor recibe información de configuración enviada por el dispositivo del extremo emisor antes de que el dispositivo del extremo receptor verifique la información de control según los Bits de Entrada y los bits CRC objetivo. La información de configuración se utiliza para indicar que los Bits de Entrada incluyen Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información. El dispositivo del extremo receptor obtiene los Bits de Entrada según la información de configuración.
En algunas realizaciones de la presente descripción, opcionalmente, en el caso de que la información de configuración se utilice para indicar que los Bits de Entrada incluyen Bits de Información transportados en una parte del, al menos uno, campo de información, la información de configuración también se utiliza para indicar la parte del campo del, al menos uno, campo de información. El dispositivo del extremo receptor determina, según la información de configuración, Bits de Información transportados en los que los campos de información del, al menos uno, campo de información se utilizan para generar los bits CRC.
Las FIGs. 8 y 9 ilustran el rendimiento de enlace correspondiente a un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción y un método de comprobación de redundancia cíclica en la técnica relacionada. La Tabla 1 muestra los parámetros utilizados cuando se realiza una simulación del rendimiento.
Tabla 1
Figure imgf000010_0001
Figure imgf000011_0001
En la FIG. 8, el número de Bits de información es 40, el número de Bits de Relleno es 20, una línea continua con círculos en la FIG. 8, es un gráfico que muestra una relación entre una tasa de error de bloque y una relación señal a ruido obtenida según el método de algunas realizaciones de la presente descripción, y una línea discontinua con círculos es un gráfico que muestra una relación entre una tasa de error de bloque y una relación señal a ruido obtenida según el método de la técnica relacionada. En la FIG. 9, el número de Bits de Información es 50, el número de Bits de Relleno es 10. Una línea continua con círculos en la FIG. 9, es un gráfico que muestra una relación entre una tasa de error de bloque y una relación señal a ruido obtenida según el método de algunas realizaciones de la presente descripción, y una línea discontinua es un gráfico que muestra una relación entre una tasa de error de bloque y una relación señal a ruido obtenida según el método de la técnica relacionada. Puede verse que el rendimiento de enlace utilizando el método de comprobación de redundancia cíclica de algunas realizaciones de la presente descripción es superior a la ganancia del enlace utilizando el método de comprobación cíclica en la técnica relacionada. En particular, bajo la condición de que se requiera que la tasa de error de bloque sea del 1%, el método de algunas realizaciones de la presente descripción tiene una ganancia de enlace de aproximadamente 0,25 dB en relación con el método de la técnica relacionada.
El método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción se describe anteriormente en detalle en relación con las FIGs. 1 a 9. El dispositivo del extremo emisor según algunas realizaciones de la presente descripción se describirá a continuación en detalle en relación con la FIG. 10.
La FIG. 10 es un diagrama estructural esquemático de un dispositivo del extremo emisor según algunas realizaciones de la presente descripción. Como se muestra en la FIG. 10, el dispositivo 10 del extremo emisor incluye un primer módulo 11 de procesamiento y un segundo módulo 12 de procesamiento.
El primer módulo 11 de procesamiento se utiliza para determinar una parte de Carga Útil, incluyendo la parte de Carga Útil, al menos, un campo de información, siendo utilizado el, al menos uno, campo de información para transportar Bits de Información. El primer módulo 11 de procesamiento se utiliza además para determinar Bits de Entrada para generar bits de comprobación de redundancia cíclica (CRC), incluyendo los Bits de Entrada Bits de Información transportados en una parte o en la totalidad del, al menos uno, campo de información.
El segundo módulo 12 de procesamiento se utiliza para generar bits CRC objetivo según los Bits de Entrada. El segundo módulo 12 de procesamiento se utiliza además para generar información de control que incluye la parte de Carga Útil y los bits CRC objetivo.
El dispositivo del extremo emisor según algunas realizaciones de la presente descripción genera bits CRC objetivo en función de los Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información, de modo que el dispositivo del extremo receptor solo verifica los Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información en caso de que el dispositivo del extremo receptor verifique la información de control, para evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es errónea bajo la condición de que no haya error en los Bits de Información transmitidos en la información de control, pero haya un error en los Bits de Relleno transmitidos, o evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es errónea bajo la condición de que haya un error en una parte de los Bits de Información transmitidos, pero no haya error en los Bits de Información importantes transmitidos y el dispositivo del extremo receptor sea capaz de tolerar el error en la parte de los Bits de Información transmitidos, para mejorar el rendimiento de enlace del sistema de comunicación.
Opcionalmente, como ejemplo, la parte de Carga Útil incluye además un campo de relleno para transportar los Bits de Relleno; en donde los Bits de Entrada incluyen Bits de Información transportados en la totalidad del, al menos uno, campo de información, la posición del campo de relleno en la información de control está entre la posición del, al menos uno, campo de información y la posición de los bits CRC objetivo, o, la posición de los bits CRC objetivo en la información de control está entre la posición del, al menos uno, campo de información y la posición del campo de relleno.
Opcionalmente, como ejemplo, la parte de Carga Útil incluye además un campo de relleno para transportar los Bits de Relleno; en donde los Bits de Entrada incluyen Bits de Información transportados en una parte del, al menos uno, campo de información, la posición del campo de relleno en la información de control está entre la posición del, al menos uno, campo de información y la posición de los bits CRC objetivo, o , la posición de los bits CRC objetivo en la información de control está entre la posición de la parte del, al menos uno, campo de información y la posición de un campo de información aparte de la parte del, al menos uno, campo de información, o está entre la posición de la parte del, al menos uno, campo de información y el campo de relleno.
Opcionalmente, como ejemplo, se utiliza un primer campo de información en el, al menos uno, campo de información para indicar un formato de la información de control.
Opcionalmente, como ejemplo, el formato de la información de control es utilizado por el dispositivo del extremo receptor para determinar la longitud total del, al menos uno, campo de información.
Opcionalmente, como ejemplo, los Bits de Información transportados en un segundo campo de información en el, al menos uno, campo de información son bits predeterminados. Los bits predeterminados son utilizados por el dispositivo del extremo receptor para determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no.
Opcionalmente, como ejemplo, el primer módulo 11 de procesamiento se utiliza además para enviar información de configuración al dispositivo del extremo receptor. La información de configuración se utiliza para indicar que los Bits de Entrada incluyen Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información.
Opcionalmente, como ejemplo, en caso de que la información de configuración indique que los Bits de Entrada incluyen Bits de Información transportados en una parte del, al menos uno, campo de información, la información de configuración se utiliza además para indicar la parte del, al menos uno, campo de información.
Una descripción del dispositivo del extremo emisor según algunas realizaciones de la presente descripción puede obtenerse consultando los flujos de los métodos 100 a 300, correspondiente a algunas realizaciones de la presente descripción. Cada unidad/módulo en el dispositivo del extremo emisor y otras operaciones y/o funciones mencionadas anteriormente, implementan los flujos correspondientes en los métodos 100 a 300, respectivamente, y no se repiten en la presente memoria en aras de la brevedad.
La FIG. 11 es un diagrama estructural esquemático de un dispositivo del extremo receptor según algunas realizaciones de la presente descripción. Como se muestra en la FIG. 11, el dispositivo 20 del extremo receptor incluye un módulo transceptor 21 y un módulo 22 de procesamiento.
El módulo transceptor 21 se utiliza para recibir información de control. El módulo 22 de procesamiento se utiliza para verificar la información de control según los Bits de Entrada y los bits CRC objetivo.
La información de control incluye una parte de Carga Útil y bits de comprobación de redundancia cíclica (CRC) objetivo. La parte de Carga Útil incluye, al menos, un campo de información para transportar Bits de Información. Los bits CRC objetivo son generados por el dispositivo del extremo emisor en función de los Bits de Entrada utilizados para generar bits CRC. Los Bits de Entrada incluyen Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información.
Los bits CRC en la información de control recibida por el dispositivo del extremo receptor según algunas realizaciones de la presente descripción son generados por el dispositivo del extremo emisor según los Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información. En caso de que el dispositivo del extremo receptor verifique la información de control, el dispositivo del extremo receptor solo verifica los Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información, para evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es incorrecta bajo la condición de que los Bits de Información en la información de control se transmitan correctamente pero los Bits de Relleno se transmitan incorrectamente, o evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es incorrecta transmitidos bajo la condición de que una parte de los Bits de Información se transmitan incorrectamente pero los Bits de Información importantes se transmitan correctamente y el dispositivo del extremo receptor sea capaz de tolerar la parte de los Bits de Información transmitidos incorrectamente, mejorando así el rendimiento de enlace de un sistema de comunicación.
Opcionalmente, como ejemplo, la parte de Carga Útil incluye además un campo de relleno para transportar Bits de Relleno; en donde los Bits de Entrada incluyen Bits de Información transportados en la totalidad del, al menos uno, campo de información, una posición del campo de relleno en la información de control está entre una posición del, al menos uno, campo de información y una posición de los bits CRC objetivo, o, la posición de los bits CRC objetivo en la información de control está entre la posición del, al menos uno, campo de información y la posición del campo de relleno.
Opcionalmente, como ejemplo, la parte de Carga Útil incluye además un campo de relleno para transportar los Bits de Relleno; en donde los Bits de Entrada incluyen Bits de Información transportados en una parte del, al menos uno, campo de información, la posición del campo de relleno en la información de control está entre la posición del, al menos uno, campo de información y la posición de los bits CRC objetivo, o , la posición de los bits CRC objetivo en la información de control está entre la posición de la parte del, al menos uno, campo de información y las posiciones de un campo de información aparte de la parte del, al menos uno, campo de información, o está entre la posición de la parte del, al menos uno, campo de información y el campo de relleno.
Opcionalmente, como ejemplo, se utiliza un primer campo de información en el, al menos uno, campo de información para indicar un formato de la información de control; en donde el módulo 22 de procesamiento se utiliza además para adquirir los Bits de Entrada según el formato de la información de control.
Opcionalmente, como ejemplo, el formato de la información de control es utilizado por el dispositivo del extremo receptor para determinar la longitud total del, al menos uno, campo de información. El módulo 22 de procesamiento se utiliza, específicamente, para determinar la longitud total del, al menos uno, campo de información según el formato de la información de control, y obtener los Bits de Entrada según la longitud total del, al menos uno, campo de información.
Opcionalmente, como ejemplo, los Bits de Información transportados en el segundo campo de información en el, al menos uno, campo de información son bits predeterminados. Los bits predeterminados son utilizados por el dispositivo del extremo receptor para determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no. El módulo 22 de procesamiento se utiliza además para: si la información de control se verifica con éxito, determinar si la información de control es válida o no según la condición de transmisión de los bits predeterminados; en donde se determina que la información de control es válida si los bits predeterminados transmitidos son correctos; se determina que la información de control no es válida si los bits predeterminados transmitidos son incorrectos.
Opcionalmente, como ejemplo, el módulo transceptor 21 se utiliza demás para recibir información de configuración enviada por el dispositivo del extremo emisor. La información de configuración se utiliza para indicar que los Bits de Entrada incluyen Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información. El módulo 22 de procesamiento se utiliza además para obtener los Bits de Entrada según la información de configuración.
Opcionalmente, como ejemplo, en caso de que la información de configuración se utilice para indicar que los Bits de Entrada incluyen Bits de Información transportados en una parte del, al menos uno, campo de información, la información de configuración también se utiliza para indicar la parte del, al menos uno campo de información.
Una descripción del dispositivo del extremo receptor según algunas realizaciones de la presente descripción puede obtenerse consultando los flujos de los métodos 200 a 400, correspondiente a algunas realizaciones de la presente descripción. Cada unidad/módulo en el dispositivo del extremo receptor y otras operaciones y/o funciones mencionadas anteriormente, implementan los flujos correspondientes en los métodos 200 a 400, y no se repiten aquí en aras de la brevedad.
La FIG. 12 muestra un diagrama estructural esquemático de un dispositivo del extremo emisor según algunas realizaciones de la presente descripción. El dispositivo del extremo emisor mostrado en la FIG. 12 puede lograr detalles de métodos de comprobación de redundancia cíclica en los métodos 100 a 300, y puede lograrse el mismo efecto. Como se muestra en la FIG. 12, el dispositivo 100 del extremo emisor incluye un procesador 110, un transceptor 120, un almacenamiento 130, y una interfaz de bus. En algunas realizaciones de la presente descripción, el dispositivo 100 del extremo emisor incluye además un programa informático almacenado en el almacenamiento 130 y ejecutable por el procesador 110. En caso de que el programa informático sea ejecutado por el procesador 110, el procesador 110 realiza los siguientes pasos: determinar una parte de Carga Útil, incluyendo la parte de Carga Útil, al menos, un campo de información, siendo utilizado el, al menos uno, campo de información para transportar bits de información; determinar Bits de Entrada para generar bits de comprobación de redundancia cíclica (CRC), incluyendo los Bits de Entrada Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información; generar bits CRC objetivo según los Bits de Entrada; y generar información de control que incluye la parte de Carga Útil y los bits CRC objetivo.
En la Fig. 12, una arquitectura de bus puede incluir cualquier número de buses y puentes interconectados. Específicamente, varios circuitos que incluyen uno o más procesadores representados por el procesador 110 y un almacenamiento representado por el almacenamiento 130 están unidos mediante la arquitectura de bus. La arquitectura de bus también puede unir una variedad de otros circuitos, como periféricos, reguladores, y circuitos de gestión de potencia, que son bien conocidos en la técnica y, por lo tanto, no se describirán más en la presente memoria. Una interfaz de bus proporciona una interfaz. El transceptor 120 puede ser una pluralidad de elementos, que incluyen un transmisor y un receptor, para proporcionar un medio para comunicarse con varios otros dispositivos a través de un medio de transmisión.
El procesador 110 es responsable de gestionar la arquitectura del bus y el procesamiento general, y el almacenamiento 130 puede almacenar datos utilizados por el procesador 110 cuando el procesador 110 realiza operaciones.
Opcionalmente, en caso de que el programa informático sea ejecutado por el procesador 110, el procesador 110 realiza los siguientes pasos: enviar información de configuración al dispositivo del extremo receptor. La información de configuración se utiliza para indicar que los Bits de Entrada incluyen Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información.
Opcionalmente, como ejemplo, la parte de Carga Útil incluye además un campo de relleno para transportar los Bits de Relleno; en donde los Bits de Entrada incluyen Bits de Información transportados en la totalidad del, al menos uno, campo de información, la posición del campo de relleno en la información de control está entre la posición del, al menos uno, campo de información y la posición de los bits CRC objetivo, o, la posición de los bits CRC objetivo en la información de control está entre la posición del, al menos uno, campo de información y la posición del campo de relleno.
Opcionalmente, como ejemplo, la parte de Carga Útil incluye además un campo de relleno para transportar los Bits de Relleno; en donde los Bits de Entrada incluyen Bits de Información transportados en una parte del, al menos uno, campo de información, la posición del campo de relleno en la información de control está entre la posición del, al menos uno, campo de información y la posición de los bits CRC objetivo, o , la posición de los bits CRC objetivo en la información de control está entre la posición de la parte del, al menos uno, campo de información y la posición de un campo de información aparte de la parte del, al menos uno, campo de información, o está entre la posición de la parte del, al menos uno, campo de información y el campo de relleno.
Opcionalmente, como ejemplo, se utiliza un primer campo de información en el, al menos uno, campo de información para indicar un formato de la información de control.
Opcionalmente, como ejemplo, el formato de la información de control es utilizado por el dispositivo del extremo receptor para determinar la longitud total del, al menos uno, campo de información.
Opcionalmente, como ejemplo, los Bits de Información transportados en un segundo campo de información en el, al menos uno, campo de información son bits predeterminados. Los bits predeterminados son utilizados por el dispositivo del extremo receptor para determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no.
Opcionalmente, como ejemplo, en caso de que la información de configuración indique que los Bits de Entrada incluyen Bits de Información transportados en una parte del, al menos uno, campo de información, la información de configuración se utiliza además para indicar la parte del, al menos uno, campo de información.
El dispositivo del extremo emisor según algunas realizaciones de la presente descripción genera bits CRC objetivo en función de los Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información, de modo que el dispositivo del extremo receptor solo verifica los Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información en caso de que el dispositivo del extremo receptor verifique la información de control, para evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es errónea bajo la condición de que no haya error en los Bits de Información transmitidos en la información de control, pero haya un error en los Bits de Relleno transmitidos, o evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es errónea bajo la condición de que haya un error en una parte de los Bits de Información transmitidos, pero no haya error en los Bits de Información importantes transmitidos y el dispositivo del extremo receptor sea capaz de tolerar el error en la parte de los Bits de Información transmitidos, para mejorar el rendimiento de enlace del sistema de comunicación.
Una descripción del dispositivo 100 del extremo emisor según algunas realizaciones de la presente descripción puede obtenerse consultando el dispositivo 10 del extremo emisor en algunas realizaciones de la presente descripción. Cada unidad/módulo en el dispositivo del extremo emisor y otras operaciones y/o funciones implementan los flujos correspondientes en los métodos 100 a 300, respectivamente, y no se repiten en la presente memoria en aras de la brevedad.
La FIG. 13 muestra un diagrama estructural esquemático de un dispositivo del extremo receptor según algunas realizaciones de la presente descripción. Como se muestra en la FIG. 13, el dispositivo 200 del extremo receptor incluye, al menos, un procesador 210, un almacenamiento 220, al menos una interfaz 230 de red y una interfaz 240 de usuario. Varios componentes en el dispositivo 200 del extremo receptor están acoplados entre sí mediante un sistema 250 de bus. Se apreciará que el sistema 250 de bus se utiliza para permitir la comunicación de conexión entre estos componentes. El sistema 250 de bus incluye un bus de datos, un bus de potencia, un bus de control, y un bus de la señal de estado. Sin embargo, por claridad de la ilustración, varios buses se designan como el sistema 250 de bus en la FIG. 13.
La interfaz 240 de usuario puede incluir una pantalla, un teclado, o un dispositivo apuntador (p. ej., un ratón, una bola de seguimiento, un panel táctil, o una pantalla táctil, etc.).
Se apreciará que el almacenamiento 220 en algunas realizaciones de la presente descripción puede ser un almacenamiento volátil o un almacenamiento no volátil, o puede incluir tanto el almacenamiento volátil como el almacenamiento no volátil. El almacenamiento no volátil puede ser una Memoria de Solo Lectura (ROM), una ROM Programable (PROM), una Memoria de Solo Lectura Programable Borrable (EPROM), una Memoria de Solo Lectura Programable Borrable Eléctricamente (EEPROM), o una Memoria Flash. El almacenamiento volátil puede ser una Memoria de Acceso Aleatorio (RAM), que sirve como una caché externa. A modo de ejemplo, pero no como limitación, pueden utilizarse muchas formas de RAMs, como una Memoria de Acceso Aleatorio Estática (SRAM), una RAM Dinámica (DRAM), una DRAM Síncrona (Sd Ra M), una SDRAM de Doble Tasa de Datos (DDRSd Ra M), una SDRAM Mejorada (ESDrAm ), una DRAM de Enlace de Sincronización (SLDRAM) y una RAM DirectRambus (DRRAM). El almacenamiento 220 de los sistemas y métodos descritos por algunas realizaciones de la presente descripción pretende incluir, pero no se limita a, estos y otros tipos de memorias adecuados.
En algunas realizaciones, el almacenamiento 220 almacena los siguientes elementos, módulos ejecutables o estructuras de datos, o un subconjunto de los mismos, o un conjunto de extensiones de los mismos: un sistema operativo 221 y un programa 222 de aplicación.
El sistema operativo 221 incluye varios programas del sistema, como una capa de marco, una capa de librería central, y una capa de controlador, para implementar varios servicios básicos y procesar tareas basadas en hardware. El programa 222 de aplicación incluye varios programas de aplicación, como un Reproductor Multimedia, un Navegador, y similares, para implementar varios servicios de aplicación. Los programas que implementan los métodos de algunas realizaciones de la presente descripción pueden incluirse en el programa 222 de aplicación.
En algunas realizaciones de la presente descripción, el dispositivo 200 del extremo receptor incluye además un programa informático almacenado en el almacenamiento 220 y ejecutable por el procesador 210. En caso de que el programa informático sea ejecutado por el procesador 210, el procesador 210 realiza los siguientes pasos: recibir información de control; verificar la información de control según los Bits de Entrada y los bits CRC objetivo; en donde la información de control incluye una parte de Carga Útil y bits de comprobación de redundancia cíclica (CRC) objetivo, la parte de Carga Útil incluye, al menos, un campo de información para transportar Bits de Información, los bits CRC objetivo son generados por el dispositivo del extremo emisor en función de los Bits de Entrada utilizados para generar bits CRC, y los Bits de Entrada incluyen Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información.
Los métodos descritos por algunas realizaciones de la presente descripción, descritas anteriormente, pueden aplicarse a, o implementarse mediante, el procesador 210. El procesador 210 puede ser un chip de circuito integrado con capacidad de procesamiento de señales. En la implementación, los pasos de los métodos descritos anteriormente pueden lograrse mediante circuitos lógicos integrados de hardware en el procesador 210 o instrucciones en forma de software. El procesador 210 puede ser un procesador de propósito general, un Procesador de Señales Digitales (DSP), un Circuito Integrado de Aplicación Específica (ASIC), una Matriz de Puertas de Campo Programable (FPGA) u otros dispositivos lógicos programables, dispositivos de puertas discretas o lógicos de transistores, componentes hardware discretos. Los métodos, pasos, y bloques lógicos descritos en algunas realizaciones de la presente descripción pueden implementarse o realizarse. El procesador de propósito general puede ser un microprocesador o el procesador puede ser cualquier procesador convencional o similar. Los pasos de los métodos descritos en relación con algunas realizaciones de la presente descripción pueden implementarse, directamente, como ejecución por un procesador de decodificación hardware, o como una combinación de módulos hardware y software en un procesador de decodificación. Un módulo software puede ubicarse en un medio de almacenamiento legible por ordenador maduro en la técnica, como una memoria de acceso aleatorio, una memoria flash, una memoria de solo lectura, una memoria de solo lectura programable, o una memoria programable borrable eléctricamente, un registro, etc. El medio de almacenamiento legible por ordenador está ubicado en el almacenamiento 220, y el procesador 210 lee información en el almacenamiento 220 y realiza los pasos del método descrito anteriormente junto con el hardware del procesador 210. En particular, el medio de almacenamiento legible por ordenador tiene almacenado en él un programa informático, en donde en caso de que el programa informático sea ejecutado por el procesador 210, el procesador 210 implementa varios pasos de las realizaciones de los métodos 200-400 descritos anteriormente.
Se apreciará que las realizaciones descritas en la presente descripción pueden implementarse en hardware, software, firmware, middleware, un micro-código, o una combinación de los mismos. Para la implementación hardware, puede implementarse una unidad de procesamiento en uno o más de un Circuito Integrado de Aplicación Específica (ASIC), un Procesador de Señales Digitales (DSP), un Dispositivo DSP (DSPD), un Dispositivo Lógico Programable (PLD), una Matriz de Puertas de Campo Programable (FPGA), un procesador de propósito general, un controlador, un microcontrolador, un microprocesador, otras unidades electrónicas para realizar las funciones descritas en la presente descripción, o una combinación de las mismas.
Para la implementación software, las técnicas descritas en algunas realizaciones de la presente descripción pueden implementarse mediante módulos (p. ej., procesos, funciones, etc.) que realizan las funciones descritas en algunas realizaciones de la descripción. Un código software puede ser almacenado en un almacenamiento y ejecutado por un procesador. El almacenamiento puede implementarse en el procesador o externo al procesador.
Opcionalmente, en caso de que el programa informático sea ejecutado por el procesador 210, el procesador 210 puede implementar además los siguientes pasos: recibir información de configuración enviada por el dispositivo del extremo emisor, en donde la información de configuración se utiliza para indicar que los Bits de Entrada incluyen Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información; y obtener los Bits de Entrada según la información de configuración.
Opcionalmente, como ejemplo, la parte de Carga Útil incluye además un campo de relleno para transportar Bits de Relleno; en donde los Bits de Entrada incluyen Bits de Información transportados en la totalidad del, al menos uno, campo de información, una posición del campo de relleno en la información de control está entre una posición del, al menos uno, campo de información y una posición de los bits CRC objetivo, o, la posición de los bits CRC objetivo en la información de control está entre la posición del, al menos uno, campo de información y la posición del campo de relleno.
Opcionalmente, como ejemplo, la parte de Carga Útil incluye además un campo de relleno para transportar los Bits de Relleno; en donde los Bits de Entrada incluyen Bits de información transportados en una parte del, al menos uno, campo de información, la posición del campo de relleno en la información de control está entre la posición del, al menos uno, campo de información y la posición de los bits CRC objetivo, o , la posición de los bits CRC objetivo en la información de control está entre la posición de la parte del, al menos uno, campo de información y la posición de un campo de información aparte de la parte del, al menos uno, campo de información, o está entre la posición de la parte del, al menos uno, campo de información y el campo de relleno.
Opcionalmente, como ejemplo, el formato de la información de control es utilizado por el dispositivo del extremo receptor para determinar la longitud total del, al menos uno, campo de información, en donde en caso de que el programa informático sea ejecutado por el procesador 210, el procesador 210 implementa además un paso siguiente: adquirir los Bits de Entrada según el formato de la información de control.
Opcionalmente, como ejemplo, el formato de la información de control es utilizado por el dispositivo del extremo receptor para determinar la longitud total del, al menos uno, campo de información; en donde, en caso de que el programa informático sea ejecutado por el procesador 210, el procesador 210 implementa además los siguientes pasos: determinar la longitud total del, al menos uno, campo de información según el formato de la información de control, y obtener los Bits de Entrada según la longitud total del, al menos uno, campo de información.
Opcionalmente, como ejemplo, los Bits de Información transportados en el segundo campo de información en el, al menos uno, campo de información son bits predeterminados; los bits predeterminados son utilizados por el dispositivo del extremo receptor para determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no, en donde en caso de que el procesador 210 sea ejecutado por el procesador 210, el procesador 210 implementa además los siguientes pasos: si la información de control se verifica con éxito, determinar si la información de control es válida o no según la condición de transmisión de los bits predeterminados; en donde se determina que la información de control es válida si los bits predeterminados transmitidos son correctos; se determina que la información de control no es válida si los bits predeterminados transmitidos son incorrectos.
Opcionalmente, como ejemplo, en caso de que la información de configuración se utilice para indicar que los Bits de Entrada incluyen Bits de Información transportados en una parte del, al menos uno, campo de información, la información de configuración también se utiliza para indicar la parte del, al menos uno, campo de información.
Los bits CRC en la información de control recibida por el dispositivo del extremo receptor según algunas realizaciones de la presente descripción son generados por el dispositivo del extremo emisor según los Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información. En caso de que el dispositivo del extremo receptor verifique la información de control, el dispositivo del extremo receptor solo verifica los Bits de Información transportados en una parte o en la totalidad de, al menos, un campo de información, para evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es incorrecta bajo la condición de que los Bits de Información, en la información de control, se transmitan correctamente pero los Bits de relleno se transmitan incorrectamente, o evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida se transmite incorrectamente bajo la condición de que una parte de los Bits de Información se transmitan incorrectamente pero los Bits de Información importantes se transmitan correctamente y el dispositivo del extremo receptor sea capaz de tolerar la parte de los Bits de Información transmitidos incorrectamente, mejorando así el rendimiento de enlace de un sistema de comunicación.
Una descripción del dispositivo 200 del extremo receptor según algunas realizaciones de la presente descripción puede obtenerse consultado el dispositivo 20 del extremo receptor, correspondiente a algunas realizaciones de la presente descripción. Cada unidad/módulo en el dispositivo del extremo receptor y otras operaciones y/o funciones mencionadas anteriormente, implementan los flujos correspondientes en los métodos 200 a 400, respectivamente, y no se repiten aquí en aras de la brevedad.
En las realizaciones anteriores de la presente descripción, el dispositivo del extremo emisor genera bits CRC en función de una parte o de la totalidad de los Bits de Información en la información de control. En caso de que el dispositivo del extremo receptor verifique la información de control, el dispositivo del extremo receptor solo verifica una parte o la totalidad de los Bits de Información en la información de control. De este modo, el método de las realizaciones de la presente descripción evita que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es incorrecta bajo la condición de que los Bits de Información se transmiten correctamente pero los Bits de Relleno se transmiten incorrectamente, o evita que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida se transmite incorrectamente bajo la condición de que una parte de los Bits de Información se transmiten incorrectamente pero los Bits de Información importantes se transmiten correctamente y el dispositivo del extremo receptor sea capaz de tolerar la parte de los Bits de Información transmitidos incorrectamente y, de este modo, se mejora el rendimiento de enlace de un sistema de comunicación.
A continuación se proporcionan otros ejemplos de métodos de comprobación de redundancia cíclica de algunas realizaciones de la presente descripción. El método de comprobación de redundancia cíclica y el dispositivo de comprobación de redundancia cíclica proporcionados por las siguientes realizaciones de la presente descripción pueden resolver el problema del pobre rendimiento de recepción cuando se recibe información de control.
La FIG. 14 ilustra un método 1400 de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción. El método 1400 de comprobación de redundancia cíclica es realizado por un dispositivo del extremo emisor. Como se muestra en la FIG. 14, el método 1400 incluye los pasos S1410-S1440.
S1410: determinar una parte de Carga Útil, incluyendo la parte de Carga Útil, al menos, un campo de información para transportar Bits de Información.
Puede haber múltiple información de control con diferentes formatos en un sistema de Radio Nueva (NR), y los tamaños de la información de control con diferentes formatos pueden variar. Si se requiere que el dispositivo del extremo receptor detecte, a ciegas, los formatos de la información de control, se puede provocar que el dispositivo del extremo receptor tenga una alta complejidad y, por lo tanto, en algunas realizaciones de la presente descripción, la información de control con diferentes formatos se alinea agregando Bits de Relleno en una cola de una pieza de la información de control que tiene una longitud corta, para reducir la complejidad del dispositivo del extremo receptor, en donde los Bits de Relleno suelen ser "0".
Específicamente, en algunas realizaciones, el dispositivo del extremo emisor determina, según un formato de información de control que se va a generar, si existen o no los Bits de Relleno, y si existen los Bits de Relleno, entonces la parte de Carga Útil incluye además un campo de relleno. El campo de relleno se utiliza para transportar los Bits de Relleno.
S1420: determinar un esquema de generación de bits de comprobación de redundancia cíclica (CRC) objetivo, siendo el esquema de generación de bits CRC objetivo uno de una pluralidad de esquemas de generación de bits CRC.
También cabe señalar que en algunas realizaciones de la presente descripción, los bits de Comprobación de Redundancia Cíclica (CRC) también pueden denominarse "código CRC". La diferencia entre los diferentes esquemas de generación de bits CRC es la diferencia en los Bits de Entrada para un proceso de generación de bits CRC.
Opcionalmente, como ejemplo, la pluralidad de esquemas de generación de bits CRC incluye, al menos, dos de los siguientes esquemas: utilizar los Bits de Información transportados en la totalidad del, al menos uno, campo de información como Bits de Entrada para un proceso de generación de los bits CRC; utilizar los Bits de Información transportados en una parte del, al menos uno, campo de información como Bits de Entrada para el proceso de generación de los bits CRC; utilizar todos los bits transportados en la parte de Carga Útil como Bits de Entrada para el proceso de generación de los bits CRC.
Opcionalmente, para el esquema de generación de bits CRC en el que los Bits de Información transportados en una parte del, al menos uno, campo de información se utilizan como Bits de Entrada en el proceso de la generación de bits CRC, el dispositivo del extremo emisor y el dispositivo del extremo receptor pueden acordar de antemano los Bits de Información transportados en los que los campos de información en la información de control se utilizan como Bits de Entrada en el proceso de generación de bits CRC, o el dispositivo del extremo emisor puede informar, los Bits de Información transportados cuyos campos deben utilizarse como Bits de Entrada en el proceso de generación de bits CRC, al dispositivo del extremo receptor a través de la información de configuración.
Tomando como ejemplo la Información de Control del Enlace Ascendente (UCI), se supone que la UCI incluye un campo que transporta información de Confirmación (ACK)/No Confirmación (NACK), un campo que transporta una Solicitud de Programación (SR) del enlace ascendente, y un campo que transporta Información de Estado del Canal (CSI). El dispositivo del extremo emisor y el dispositivo del extremo receptor pueden acordar utilizar los Bits de Información transportados en el campo que transporta la información ACK/NACK y el campo que transporta la SR como Bits de Entrada en el proceso de generación de bits CRC. Opcionalmente, el dispositivo del extremo emisor puede indicar, al dispositivo del extremo receptor a través de la información de configuración, que los Bits de Información transportados en el campo que transporta el ACK/NACK y el campo que transporta la SR deben utilizarse como Bits de Entrada para el proceso de generación de los bits CRC.
Se apreciará que utilizar los Bits de Información transportados en la totalidad del, al menos uno, campo de información como Bits de Entrada para el proceso de generación de los bits CRC, o utilizar los Bits de Información transportados en una parte del, al menos uno, campo de información como Bits de Entrada para el proceso de generación de los bits CRC puede evitar que ocurra un caso en el que el dispositivo del extremo receptor considere que la información de control transmitida es incorrecta bajo la condición de que los Bits de Información transmitidos en la información de control sean correctos pero los Bits de Relleno transmitidos sean incorrectos, en comparación con un caso en la técnica relacionada en el que todos los bits transportados por la totalidad de la parte de Carga Útil se utilizan como Bits de Entrada en el proceso de generación de bits CRC, mejorando así el rendimiento de enlace de un sistema de comunicación.
En algunas realizaciones de la presente descripción, opcionalmente, el dispositivo del extremo emisor determina, según el formato de la información de control, un esquema de generación de bits CRC objetivo; y/o el dispositivo del extremo emisor determina, según el tipo de una Identidad Temporal de Red de Radio utilizada para codificar la información de control, el esquema de generación de bits CRC objetivo.
S1430: generar los bits CRC según la parte de Carga Útil y el esquema de generación de bits CRC objetivo.
En particular, en S1430, el dispositivo del extremo emisor determina, según el esquema de generación de bits CRC objetivo, utilizar todos los bits transportados en la parte de Carga Útil como Bits de Entrada para el proceso de generación de los bits CRC, y genera los bits CRC en función de los bits determinados utilizados como Bits de Entrada.
S1440: generar información de control que incluye la parte de Carga Útil y los bits CRC.
Opcionalmente, en S1410, la parte de Carga Útil incluye además un campo de relleno, y una posición de los bits CRC y una posición de la parte de Carga Útil en la información de control se muestran en la FIG. 3 o FIG. 4. En la FIG. 3, la posición del campo de relleno está entre la posición del, al menos uno, campo de información y la posición de los bits CRC. En la Fig.4, la posición de los bits CRC está entre la posición del, al menos uno, campo de información y la posición del campô de relleno. En algunas realizaciones de la presente descripción, las posiciones de los bits CRC y de la parte de Carga Útil en la información de control pueden especificarse mediante un protocolo, o pueden acordarse previamente entre el dispositivo del extremo emisor y el dispositivo del extremo receptor, o pueden también informarse al dispositivo del extremo receptor a través de la información de configuración mediante el dispositivo del extremo emisor.
Opcionalmente, como ejemplo, uno del, al menos uno, campo de información incluido en la parte de Carga Útil de la información de control se utiliza para indicar el formato de la información de control. El dispositivo del extremo receptor analiza la información de control según el formato de la información de control indicado por este campo de información, y se pueden adquirir todos los bits transportados en la parte de Carga Útil.
Por ejemplo, se utilizan, para indicar diferentes formatos, diferentes valores del campo de información para la indicación del formato de la información de control. Por ejemplo, suponiendo que hay cuatro formatos de la información de control en un sistema de comunicación, a saber, un formato AA, un formato BB, un formato CC, y un formato DD, entonces el campo de información utilizado para indicar el formato del control la información incluye 2 bits, donde "00" puede utilizarse para indicar que un formato de la información de control es el formato AA, "01" puede utilizarse para indicar que el formato de la información de control es el formato BB, "10" puede utilizarse para indicar que el formato de la información de control es el formato CC, y "11" puede utilizarse para indicar que el formato de la información de control es el formato DD.
Además, la longitud de la Carga Útil y la longitud de los bits CRC pueden conocerse por configuración previa o por acuerdo previo, para facilitar que el dispositivo del extremo receptor conozca la longitud total del, al menos uno, campo de información. Una relación de correspondencia entre el formato de la información de control y la longitud total del, al menos uno, campo de información incluido en la información de control puede ser especificada por un protocolo o configurada por el dispositivo del extremo emisor, el dispositivo del extremo receptor puede determinar el total longitud del, al menos uno, campo de información incluido en la información de control recibida, según el formato de la información de control recibida y la relación de correspondencia anterior, obteniendo así Bits de Información transportados en la totalidad del, al menos uno, campo de información.
Opcionalmente, como otro ejemplo, los Bits de Información transportados en uno del, al menos uno, campo de información son, opcionalmente, bits predeterminados (o bits fijos). El dispositivo del extremo receptor puede determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no, determinando así si la información de control transmitida es una falsa alarma o no, y puede satisfacer un requisito de la información de control para la Falsa Alarma. En este caso, si el dispositivo del extremo receptor verifica la información de control con éxito, el dispositivo del extremo receptor determina además la condición de transmisión de los bits predeterminados, y si se determina que los bits predeterminados transmitidos son correctos, se determina que el control la información es válida, y la información de control transmitida no es una Falsa Alarma; de lo contrario, si se determina que los bits predeterminados transmitidos son incorrectos, se determina que la información de control no es válida, y la información de control transmitida es una Falsa Alarma.
A continuación se describirá un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción junto con ejemplos específicos. La FIG. 15 es un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción, y como se muestra en la FIG. 15, un método 1500 incluye los pasos S1510-S1590.
S1510: determinar, mediante el dispositivo del extremo emisor, un formato de información de control a enviar.
Opcionalmente, como ejemplo, la información de control es información de control del enlace descendente (DCI), y el formato de la información de control es uno de los siguientes formatos: "0", "1", "1A", "1B", "1C", "1D", "2", "2A", "2B", "3", "3A".
S1520: determinar, mediante el dispositivo del extremo emisor, que hay Bits de Relleno, y complementar, mediante el dispositivo del extremo emisor, los Bits de Relleno a los Bits de Información a enviar, para formar una Carga Útil.
S1530: determinar, mediante el dispositivo del extremo emisor según el formato de la información de control, un esquema de generación de bits CRC objetivo, y generar bits CRC según el esquema de generación de bits CRC objetivo.
Opcionalmente, el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC descritos en el método 1400.
Opcionalmente, el dispositivo del extremo emisor selecciona diferentes esquemas de generación de bits CRC para la información de control con diferentes formatos y que tienen la misma longitud de la parte de Carga Útil. Tomando la DCI como ejemplo, para reducir la complejidad de la detección ciega en el dispositivo del extremo receptor, la parte de Carga Útil de la DCI con el formato de "1A" y la parte de Carga Útil de la DCI con el formato de "0" pueden tener el mismo tamaño, pero diferente contenido. La DCI con el formato de "1A" se utiliza para programar datos del enlace descendente y no es sensible a la Falsa Alarma, mientras que la DCI con formato de "0" se utiliza para programar datos del enlace ascendente y es sensible a la Falsa Alarma. Por lo tanto, en caso de que el formato de la DCI sea "1A", el esquema de generación de bits CRC objetivo determinado por el dispositivo del extremo emisor es utilizar los Bits de Información transportados en la totalidad del, al menos uno, campo de información como Bits de Entrada para el proceso de generación de los bits CRC, o utilizar los Bits de Información transportados en una parte del, al menos uno, campo de información como Bits de Entrada en el proceso de generación de bits CRC. En caso de que el formato de DCI sea "0", el esquema de generación de bits CRC objetivo determinado por el dispositivo del extremo emisor es utilizar todos los bits transportados en la parte de Carga Útil como Bits de Entrada para el proceso de generación de los bits CRC.
S1540: adjuntar los bits CRC a la parte de Carga Útil para formar la información de control.
Opcionalmente, los Bits de Información en la información de control generada en S1540 se transportan en, al menos, un campo de información, los Bits de Relleno se transportan en el campo de relleno. Las posiciones de, al menos, un campo de información, los campos de relleno y los bits CRC en la información de control se muestran en las FIGs. 3 y 4.
S1550: enviar información de control al dispositivo del extremo receptor mediante el dispositivo del extremo emisor.
Opcionalmente, en S1550, si la información de control es la DCI, el dispositivo del extremo emisor es un dispositivo de red, el dispositivo del extremo receptor es un dispositivo terminal, el dispositivo de red transmite la DCI al dispositivo terminal en un Canal Físico de Control del Enlace Descendente (PDCCH). Si la información de control es la UCI, el extremo emisor es un dispositivo terminal, el dispositivo del extremo receptor es un dispositivo de red, el dispositivo terminal transmite la UCI al dispositivo de red en un Canal Físico de Control del Enlace Ascendente (PUCCH).
S1560: determinar una pluralidad de formatos candidatos de la información de control mediante el dispositivo del extremo receptor.
Específicamente, en S1560, el dispositivo del extremo receptor determina una pluralidad de formatos candidatos de la información de control según una especificación técnica de un protocolo, o el dispositivo del extremo receptor determina una pluralidad de formatos candidatos de la información de control según la información de configuración del dispositivo del extremo emisor.
S1570: determinar una pluralidad de esquemas de generación de bits CRC, según la pluralidad de formatos candidatos de la información de control, mediante el dispositivo del extremo receptor.
Opcionalmente, cada uno de la pluralidad de formatos candidatos de la información de control corresponde a un esquema de generación de bits CRC, o varios formatos candidatos corresponden al mismo esquema de generación de bits CRC. Una relación de correspondencia entre los formatos candidatos y los esquemas de generación de bits CRC puede ser especificada por el protocolo, o puede ser configurada por el dispositivo del extremo emisor a través de la información de configuración.
S1580: verificar la información de control mediante el dispositivo del extremo receptor según la pluralidad de esquemas de generación de bits CRC y los bits CRC en la información de control.
Opcionalmente, en S1580, el dispositivo del extremo receptor calcula bits CRC según cada uno de una pluralidad de esquemas de generación de bits CRC, y compara la pluralidad calculada de tipos de bits CRC con los bits CRC en la información de control; si la pluralidad calculada de tipos de bits CRC incluye los mismos bits CRC que los bits CRC en la información de control, la verificación de la información de control es exitosa, de lo contrario, la verificación de la información de control falla.
S1590: determinar, según el resultado de la comprobación, si la información de control se transmite correctamente o no.
Específicamente, si la verificación de la información de control es exitosa en S1580, se considera que la información de control se transmite correctamente en S1590. Si falla la verificación de la información de control en S1580, se considera que la información de control se transmite incorrectamente en S1590.
La FIG. 16 es un método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción. Como se muestra en la FIG. 16, el método 1600 incluye los pasos S1610-S1690.
S1610; determinar, mediante un dispositivo del extremo emisor, una Identidad Temporal de Red de Radio (RNTI) utilizada para la información de control a enviar.
Opcionalmente, en S 1610, la información de control es la DCI, la RNTI es una de las siguientes RNTIs: SI-RNTI, P-RNTI, RA-RNTI, C-RNTI, TPC-PUCCH-RNTI, TPC-PUSCH-RNTI, y S-RNTI SPS.
S1620: determinar, mediante el dispositivo del extremo emisor, que hay Bits de Relleno, y complementar, mediante el dispositivo del extremo emisor, los Bits de Relleno a los Bits de Información a enviar, para formar una Carga Útil.
S1630: determinar, mediante el dispositivo del extremo emisor, un esquema de generación de bits CRC objetivo según la RNTI utilizada para codificar la información de control a enviar, y generar bits CRC según el esquema de generación de bits CRC objetivo.
Opcionalmente, el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC descritos en el método 1400.
Opcionalmente, el dispositivo del extremo emisor selecciona diferentes esquemas de generación de bits CRC objetivo para la información de control codificada con diferentes RNTIs y que tienen la misma longitud en las partes de Carga Útil. Tomando la DCI como ejemplo, para reducir la complejidad de la detección ciega de un dispositivo del extremo receptor, un tamaño de la parte de Carga Útil de la DCI codificada con la RNTI de Programación Semi-Persistente (SPS-RNTI) y un tamaño de la parte de Carga Útil de la DCI codificada con la C-RNTI pueden ser el mismo, pero los contenidos de las partes de Carga Útil de las DCIs codificadas con la RNTI de Programación Semi-Persistente y la DCI codificada con la C-RNTI son diferentes. Por lo tanto, el dispositivo del extremo emisor puede seleccionar diferentes esquemas de generación de bits CRC objetivo para las DCIs codificadas con SPS-RNTI y C-RNTI, respectivamente.
Además, en caso de que los Bits de Información en la DCI codificada con la SPS-RNTI incluyan bits predeterminados y el dispositivo del extremo receptor determine si la información de control es válida o no, es necesario determinar además si la información de control es válida o no, según el resultado de la comprobación y la condición de transmisión de los bits predeterminados.
S1640: adjuntar los bits CRC a la parte de Carga Útil para formar la información de control.
S1650: enviar la información de control al dispositivo del extremo receptor mediante el dispositivo del extremo emisor.
S1660: determinar una pluralidad de RNTIs candidatas para la información de control mediante el dispositivo del extremo receptor.
Específicamente, en S1660, el dispositivo del extremo receptor determina una pluralidad de RNTIs candidatas para la información de control según una especificación técnica de un protocolo, o el dispositivo del extremo receptor determina una pluralidad de RNTIs candidatas para la información de control según la información de configuración del dispositivo del extremo emisor.
S1670: determinar una pluralidad de esquemas de generación de bits CRC según la pluralidad de RNTIs candidatas para la información de control mediante el dispositivo del extremo receptor.
Opcionalmente, cada una de la pluralidad de RNTIs candidatas para la información de control corresponde a un esquema de generación de bits CRC, o varias RNTIs candidatas corresponden al mismo esquema de generación de bits CRC. Una relación de correspondencia entre las RNTIs candidatas y los esquemas de generación de bits CRC puede ser especificada por un protocolo, o puede ser configurada por el dispositivo del extremo emisor a través de la información de configuración.
S1680: verificar la información de control según la pluralidad de esquemas de generación de bits CRC y los bits CRC en la información de control mediante el dispositivo del extremo receptor.
Opcionalmente, en S1680, el dispositivo del extremo receptor calcula bits CRC según cada uno de una pluralidad de esquemas de generación de bits CRC, y compara la pluralidad calculada de tipos de bits CRC con los bits CRC en la información de control; si la pluralidad calculada de tipos de bits CRC incluye los mismos bits CRC que los bits CRC en la información de control, la verificación de la información de control es exitosa; una RNTI correspondiente a un esquema de generación de bits CRC para los mismos bits CRC que los bits CRC en la información de control es la RNTI utilizada para codificar la información de control. Si la pluralidad calculada de tipos de bits CRC no incluye los mismos bits CRC que los bits CRC en la información de control, se considera que la verificación de la información de control ha fallado.
S1690: determinar, según el resultado de la comprobación mediante el dispositivo del extremo receptor, si la información de control se transmite correctamente o no.
Específicamente, si la verificación de la información de control es exitosa en S1680, se considera que la información de control se transmite correctamente en S1690. Si falla la verificación de la información de control en S1680, se considera que la información de control se transmite incorrectamente en S1690.
En algunas realizaciones de la presente descripción, opcionalmente, en S1530 en el método 1500 y en S1630 en el método 1600, el dispositivo del extremo emisor puede determinar un esquema de generación de bits CRC objetivo a partir de una pluralidad de esquemas de generación de bits CRC según el formato de la información de control a enviar y según la RNTI utilizada para codificar la información de control, y genera bits CRC según el esquema de generación de bits CRC objetivo. De manera correspondiente, en S1570 en el método 1500 y en S1670 en el método 1600, el dispositivo de extremo receptor determina una pluralidad de esquemas de generación de bits CRC según una pluralidad de formatos candidatos de la información de control y una pluralidad de RNTIs utilizadas para codificar la información de control, y verifica la información de control según la pluralidad determinada de esquemas de generación de bits CRC y según los bits CRC en la información de control.
La FIG. 17 ilustra un método 1700 de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción. El método 1700 de comprobación de redundancia cíclica puede ser realizado por un dispositivo del extremo receptor. Puede entenderse que la descripción de la interacción entre el dispositivo del extremo emisor y el dispositivo del extremo receptor descrita desde el lado del dispositivo del extremo receptor es la misma que la descripción de la interacción entre el dispositivo del extremo emisor y el dispositivo del extremo receptor descrita desde el lado del dispositivo del extremo emisor, y la descripción relacionada se omite apropiadamente para evitar la repetición. Como se muestra en la FIG. 17, el método 1700 incluye los pasos S1710-S1720.
S1710: recibir información de control.
S1720: verificar la información de control según una pluralidad de esquemas de generación de bits CRC y bits CRC, en donde la información de control incluye una parte de Carga Útil y bits de comprobación de redundancia cíclica (CRC), la parte de Carga Útil incluye, al menos, un campo de información para transportar Bits de Información, los bits CRC son generados por el dispositivo del extremo emisor según un esquema de generación de bits CRC objetivo y la parte de Carga Útil, el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC.
Opcionalmente, como ejemplo, en S1720, el dispositivo del extremo receptor genera la pluralidad de tipos de bits CRC según la pluralidad de esquemas de generación de bits CRC, y compara la pluralidad generada de tipos de bits CRC con los bits CRC en la información de control, y determina, según el resultado de la comparación, si la información de control se transmite correctamente o no.
Según el método de comprobación de redundancia cíclica de algunas realizaciones de la presente descripción, los bits CRC en la información de control recibida por el dispositivo del extremo receptor son generados por el dispositivo del extremo emisor según un esquema de generación de bits CRC objetivo entre una pluralidad de esquemas de generación de bits CRC. El dispositivo del extremo receptor verifica la información de control según la pluralidad de esquemas de generación de bits CRC y los bits CRC en la información de control, mejorando así el rendimiento de recepción de la información de control.
En algunas realizaciones de la presente descripción, la pluralidad de esquemas de generación de bits CRC incluye, opcionalmente, al menos, dos de los siguientes esquemas de generación de código CRC: utilizar Bits de Información transportados en la totalidad del, al menos uno, campo de información como Bits de Entrada para un proceso de generación de los bits CRC; utilizar Bits de Información transportados en una parte del, al menos uno, campo de información como Bits de Entrada para el proceso de generación de los bits CRC; utilizar todos los bits transportados en la parte de Carga Útil como Bits de Entrada para el proceso de generación de los bits CRC.
En algunas realizaciones de la presente descripción, opcionalmente, el dispositivo del extremo receptor determina, según la pluralidad de formatos candidatos de la información de control, la pluralidad de esquemas de generación de bits CRC; y/o el dispositivo del extremo receptor determina, según una pluralidad de tipos de Identidades Temporales de Red de Radio (RNTIs) candidatas utilizadas para codificar la información de control, la pluralidad de tipos de esquemas de generación de bits CRC.
En algunas realizaciones de la presente descripción, opcionalmente, los Bits de información transportados en un primer campo de información del, al menos uno, campo de información son bits predeterminados. Los bits predeterminados son utilizados por el dispositivo del extremo receptor para determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no. Si el dispositivo del extremo receptor verifica con éxito la información de control según la pluralidad de esquemas de generación de bits CRC y los bits CRC, el dispositivo del extremo receptor determina, según la condición de transmisión de los bits predeterminados, si la información de control es válida o no. Se determina que la información de control es válida si los bits predeterminados se transmiten correctamente; se determina que la información de control no es válida si los bits predeterminados se transmiten incorrectamente.
En algunas realizaciones de la presente descripción, un segundo campo de información del, al menos uno, campo de información se utiliza, opcionalmente, para indicar un formato de la información de control. El dispositivo del extremo receptor obtiene todos los bits transportados en la parte de Carga Útil según el formato de la información de control, y luego verifica la información de control según la pluralidad de esquemas de generación de bits CRC, algunos o todos los bits transportados en la parte de Carga Útil. y los bits CRC.
En algunas realizaciones de la presente descripción, la parte de Carga Útil incluye, opcionalmente además, un campo de relleno para transportar Bits de Relleno.
En algunas realizaciones de la presente descripción, opcionalmente, una posición del campo de relleno en la información de control está entre una posición del al menos uno, campo de información y una posición de los bits CRC; o la posición de los bits CRC en la información de control está entre la posición del, al menos uno, campo de información y la posición del campo de relleno.
En algunas realizaciones de la presente descripción, el método de comprobación de redundancia cíclica según algunas realizaciones de la presente descripción se describe en detalle anteriormente en relación con las FIGs. 3, 4, 14-17. El dispositivo del extremo emisor según algunas realizaciones de la presente descripción se describirá en detalle a continuación junto con la FIG. 18.
La FIG. 18 es un diagrama estructural esquemático de un dispositivo del extremo emisor según algunas realizaciones de la presente descripción. Como se muestra en la FIG. 18, el dispositivo 1800 del extremo emisor incluye un primer módulo 1801 de procesamiento y un segundo módulo 1802 de procesamiento.
El primer módulo 1801 de procesamiento se utiliza para determinar una parte de Carga Útil, incluyendo la parte de Carga Útil, al menos, un campo de información para transportar Bits de Información. El primer módulo 1801 de procesamiento se utiliza además para determinar un esquema de generación de bits de comprobación de redundancia cíclica (CRC) objetivo, el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC.
El segundo módulo 1802 de procesamiento se utiliza para generar los bits CRC según la parte de Carga Útil y el esquema de generación de bits CRC objetivo; el segundo módulo 1802 de procesamiento se utiliza además para generar información de control que incluye la parte de Carga Útil y los bits CRC.
El dispositivo del extremo emisor según algunas realizaciones de la presente descripción determina el esquema de generación de bits CRC objetivo a partir de la pluralidad de esquemas de generación de bits CRC, genera los bits CRC según la parte de Carga Útil determinada y el esquema de generación de bits CRC objetivo, y genera la información de control que incluye la parte de Carga Útil y los bits CRC generados según el esquema de generación de bits CRC objetivo. El dispositivo del extremo emisor puede seleccionar diferentes esquemas de generación de bits CRC objetivo para diferentes piezas de información de control, cumplir con los requisitos individuales de la información de control en una Tasa de Error de Bloque y de una Falsa Alarma, y mejorar el rendimiento de la recepción de la información de control.
Opcionalmente, como ejemplo, la pluralidad de esquemas de generación de bits CRC incluye, al menos, dos de los siguientes: utilizar Bits de Información transportados en la totalidad del, al menos uno, campo de información como Bits de Entrada para un proceso de generación de los bits CRC; utilizar Bits de Información transportados en una parte del, al menos uno, campo de información como Bits de Entrada para el proceso de generación de los bits CRC; utilizar todos los bits transportados en la parte de Carga Útil como Bits de Entrada para el proceso de generación de los bits CRC.
Opcionalmente, como ejemplo, el primer módulo 1801 de procesamiento se utiliza, específicamente, para determinar el esquema de generación de bits CRC objetivo según el formato de la información de control; y/o determinar el esquema de generación de bits CRC objetivo según el tipo de una Identidad Temporal de Red de Radio (RNTI) utilizada para codificar la información de control.
Opcionalmente, como ejemplo, los Bits de Información transportados en un primer campo de información del, al menos uno, campo de información son bits predeterminados. Los bits predeterminados son utilizados por el dispositivo del extremo receptor para determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no.
Opcionalmente, como ejemplo, se utiliza un segundo campo de información del, al menos uno, campo de información para indicar un formato de la información de control.
Opcionalmente, como ejemplo, la parte de Carga Útil incluye además un campo de relleno para transportar Bits de Relleno.
Opcionalmente, como ejemplo, una posición del campo de relleno en la información de control está entre una posición del, al menos uno, campo de información y una posición de los bits CRC; o la posición de los bits CRC en la información de control está entre la posición del, al menos uno, campo de información y la posición del campo de relleno.
Una descripción del dispositivo del extremo emisor según algunas realizaciones de la presente descripción puede obtenerse consultando los flujos del método 1400 al método 1600, correspondiente a algunas realizaciones de la presente descripción y, cada unidad/módulo en el dispositivo del extremo emisor y las otras operaciones y/o funciones mencionadas anteriormente se utilizan, respectivamente, para implementar los flujos correspondientes en el método 1400 al método 1600, y no se repiten aquí en aras de la brevedad.
La FIG. 19 es un diagrama estructural esquemático de un dispositivo del extremo receptor según algunas realizaciones de la presente descripción. Como se muestra en la FIG. 19, el dispositivo 1900 del extremo receptor incluye un módulo transceptor 1901 y un módulo 1902 de procesamiento.
El módulo transceptor 1901 se utiliza para recibir información de control. El módulo 1902 de procesamiento se utiliza para verificar la información de control según una pluralidad de esquemas de generación de bits CRC y bits CRC, en donde la información de control incluye una parte de Carga Útil y bits de comprobación de redundancia cíclica (CRC), la parte de Carga Útil incluye, al menos, un campo de información para transportar Bits de Información, los bits CRC son generados por el dispositivo del extremo emisor según un esquema de generación de bits CRC objetivo y la parte de Carga Útil, el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC.
Los bits CRC en la información de control recibida por el dispositivo del extremo receptor según algunas realizaciones de la presente descripción son generados por el dispositivo del extremo emisor según un esquema de generación de bits CRC objetivo entre una pluralidad de esquemas de generación de bits CRC. El dispositivo del extremo receptor verifica la información de control según la pluralidad de esquemas de generación de bits CRC y los bits CRC en la información de control, y puede mejorar el rendimiento de recepción de la información de control.
Opcionalmente, como ejemplo, la pluralidad de esquemas de generación de bits CRC incluye, al menos, dos de los siguientes esquemas de generación de código CRC: utilizar Bits de Información transportados en la totalidad del, al menos uno, campo de información como Bits de Entrada para un proceso de generación de los bits CRC; utilizar Bits de Información transportados en una parte del, al menos uno, campo de información como Bits de^ Entrada para el proceso de generación de los bits CRC; utilizar todos los bits transportados en la parte de Carga Útil como Bits de Entrada para el proceso de generación de los bits CRC.
Opcionalmente, como ejemplo, el módulo 1902 de procesamiento se utiliza además para determinar, según la pluralidad de formatos candidatos de la información de control, la pluralidad de esquemas de generación de bits CRC; y/o determinar, según una pluralidad de tipos de Identidades Temporales de Red de Radio (RNTIs) candidatas utilizadas para codificar la información de control, la pluralidad de tipos de esquemas de generación de bits CRC.
Opcionalmente, como ejemplo, los Bits de Información transportados en un primer campo de información del, al menos uno, campo de información son bits predeterminados. Los bits predeterminados son utilizados por el dispositivo del extremo receptor para determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no. El módulo 1902 de procesamiento se configura además para: si la información de control se verifica con éxito según la pluralidad de esquemas de generación de bits CRC y los bits CRC, determinar, según la condición de transmisión de los bits predeterminados, si la información de control es válida o no, en donde se determina que la información de control es válida si los bits predeterminados se transmiten correctamente; se determina que la información de control no es válida si los bits predeterminados se transmiten incorrectamente.
Opcionalmente, como ejemplo, se utiliza un segundo campo de información del, al menos uno, campo de información para indicar un formato de la información de control.
El módulo 1902 de procesamiento se utiliza, específicamente, para obtener todos los bits transportados en la parte de Carga Útil según el formato de la información de control, y luego verificar la información de control según la pluralidad de esquemas de generación de bits CRC, algunos o todos los bits transportados en la parte de Carga Útil y los bits CRC.
Opcionalmente, como ejemplo, la parte de Carga Útil incluye además un campo de relleno para transportar Bits de Relleno.
Opcionalmente, como ejemplo, una posición del campo de relleno en la información de control está entre una posición del, al menos uno, campo de información y una posición de los bits CRC; o la posición de los bits CRC en la información de control está entre la posición del, al menos uno, campo de información y la posición del campo de relleno.
Una descripción del dispositivo del extremo receptor según algunas realizaciones de la presente descripción puede obtenerse consultando los flujos de los métodos 1500 a 1700, correspondiente a algunas realizaciones de la presente descripción. Cada unidad/módulo en el dispositivo del extremo receptor y otras operaciones y/o funciones mencionadas anteriormente, implementan los flujos correspondientes en los métodos 1500 a 1700, respectivamente, y no se repiten en la presente memoria en aras de la brevedad.
La FIG. 20 muestra un diagrama estructural esquemático de un dispositivo del extremo emisor según algunas realizaciones de la presente descripción. El dispositivo del extremo emisor puede implementar detalles de un método de comprobación de redundancia cíclica en los métodos 1400 a 1600, y lograr el mismo efecto. Como se muestra en la FIG. 20, el dispositivo 2000 del extremo emisor incluye un procesador 2010, un transceptor 2020, un almacenamiento 2030, y una interfaz de bus.
En algunas realizaciones de la presente descripción, el dispositivo 2000 del extremo emisor incluye además un programa informático almacenado en el almacenamiento 2030 y ejecutable por el procesador 2010. En caso de que el programa informático sea ejecutado por el procesador 2010, el procesador 2010 realiza los siguientes pasos: determinar una parte de Carga Útil, incluyendo la parte de Carga Útil, al menos, un campo de información para transportar Bits de Información; determinar un esquema de generación de bits de comprobación de redundancia cíclica (CRC) objetivo, siendo el esquema de generación de bits CRC objetivo uno de una pluralidad de esquemas de generación de bits CRC; generar los bits CRC según la parte de Carga Útil y el esquema de generación de bits CRC objetivo; y generar información de control que incluye la parte de Carga Útil y los bits CRC.
En la FIG. 20, una arquitectura de bus puede incluir cualquier número de buses y puentes interconectados. Específicamente, varios circuitos que incluyen uno o más procesadores representados por el procesador 2010 y un almacenamiento representado por el almacenamiento 2030 están unidos mediante la arquitectura de bus. La arquitectura de bus también puede unir una variedad de otros circuitos, como periféricos, reguladores, y circuitos de gestión de potencia, que son bien conocidos en la técnica y, por lo tanto, no se describirán más en la presente memoria. Una interfaz de bus proporciona una interfaz. El transceptor 2020 puede ser una pluralidad de elementos, que incluyen un transmisor y un receptor, para proporcionar un medio para comunicarse con varios otros dispositivos a través de un medio de transmisión.
El procesador 2010 es responsable de gestionar la arquitectura de bus y el procesamiento general, y el almacenamiento 2030 puede almacenar datos utilizados por el procesador 2010 cuando el procesador 2010 realiza operaciones.
Opcionalmente, en caso de que el programa informático sea ejecutado por el procesador 2010, el procesador 2010 puede implementar además los siguientes pasos: determinar el esquema de generación de bits CRC objetivo según el formato de la información de control; y/o determinar el esquema de generación de bits CRC objetivo según el tipo de una Identidad Temporal de Red de Radio (RNTI) utilizada para codificar la información de control.
Opcionalmente, como ejemplo, la pluralidad de esquemas de generación de bits CRC incluye, al menos, dos de los siguientes: utilizar Bits de Información transportados en la totalidad del, al menos uno, campo de información como Bits de Entrada para un proceso de generación de los bits CRC; utilizar Bits de Información transportados en una parte del, al menos uno, campo de información como Bits de Entrada para el proceso de generación de los bits CRC; utilizar todos los bits transportados en la parte de Carga Útil como Bits de Entrada para el proceso de generación de los bits CRC.
Opcionalmente, como ejemplo, los Bits de Información transportados en un primer campo de información del, al menos uno, campo de información son bits predeterminados. Los bits predeterminados son utilizados por el dispositivo del extremo receptor para determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no.
Opcionalmente, como ejemplo, se utiliza un segundo campo de información del, al menos uno, campo de información para indicar un formato de la información de control.
Opcionalmente, como ejemplo, la parte de Carga Útil incluye además un campo de relleno para transportar Bits de Relleno.
Opcionalmente, como ejemplo, una posición del campo de relleno en la información de control está entre una posición del, al menos uno, campo de información y una posición de los bits CRC; o la posición de los bits CRC en la información de control está entre la posición del, al menos uno, campo de información y la posición del campo de relleno.
El dispositivo del extremo emisor según algunas realizaciones de la presente descripción determina el esquema de generación de bits CRC objetivo a partir de la pluralidad de esquemas de generación de bits CRC, genera los bits CRC según la parte de Carga Útil determinada y el esquema de generación de bits CRC objetivo, y genera información de control que incluye la parte de Carga Útil y los bits CRC generados según el esquema de generación de bits CRC objetivo. El dispositivo del extremo emisor puede seleccionar diferentes esquemas de generación de bits CRC objetivo para diferentes piezas de información de control, cumplir con los requisitos individuales de la información de control en una Tasa de Error de Bloque y de una Falsa Alarma, y mejorar el rendimiento de la recepción de la información de control.
Una descripción del dispositivo 2000 del extremo emisor según algunas realizaciones de la presente descripción puede obtenerse consultando los flujos del dispositivo 1900 del extremo emisor, correspondiente a algunas realizaciones de la presente descripción, y cada unidad/módulo en el dispositivo del extremo emisor y las otras operaciones y/o funciones mencionadas anteriormente se utilizan, respectivamente, para implementar los flujos correspondientes en el método 1400 al método 1600, y no se repiten aquí en aras de la brevedad.
La FIG. 21 muestra un diagrama estructural esquemático de un dispositivo de extremo receptor según algunas realizaciones de la presente descripción. Como se muestra en la FIG. 21, el dispositivo 2100 del extremo receptor incluye, al menos, un procesador 2110, un almacenamiento 2120, al menos una interfaz 2130 de red y una interfaz 2140 de usuario. Varios componentes en el dispositivo 2100 del extremo receptor están acoplados entre sí mediante un sistema 2150 de bus. Se apreciará que el sistema 2150 de bus se utiliza para permitir una comunicación de conexión entre estos componentes. El sistema 2150 de bus incluye un bus de datos, un bus de potencia, un bus de control, y un bus de la señal de estado. Sin embargo, por claridad de la ilustración, varios buses se designan como el sistema 2150 de bus en la FIG. 21.
La interfaz 2140 de usuario puede incluir una pantalla, un teclado, o un dispositivo apuntador (p. ej., un ratón, una bola de seguimiento, un panel táctil, o una pantalla táctil, etc.).
Se apreciará que el almacenamiento 2120 en algunas realizaciones de la presente descripción puede ser un almacenamiento volátil o un almacenamiento no volátil, o puede incluir tanto el almacenamiento volátil como el almacenamiento no volátil. El almacenamiento no volátil puede ser una Memoria de Solo Lectura (ROM), una ROM Programable (PROM), una PROM Borrable (EPROM), una Memoria de Solo Lectura Programable Borrable Eléctricamente (EEPROM), o una Memoria Flash. El almacenamiento volátil puede ser una Memoria de Acceso Aleatorio (RAM), que sirve como una caché externa. A modo de ejemplo, pero no como limitación, pueden utilizarse muchas formas de RAMs, como una Memoria de Acceso Aleatorio Estática (SRAM), una RAM Dinámica (DRAM), una DRAM Síncrona (SDRAM), una SDRAM de Doble Tasa de Datos (DDRSDRAM), una SDRAM Mejorada (ESd Ra M), una DRAM de Enlace de Sincronización (SLDRAM) y una RAM DirectRambus (Dr RAM). El almacenamiento 2120 de los sistemas y métodos descritos por algunas realizaciones de la presente descripción pretende incluir, pero no se limita a, estos y otros tipos de memorias adecuados.
En algunas realizaciones, el almacenamiento 2120 almacena los siguientes elementos, módulos ejecutables o estructuras de datos, o un subconjunto de los mismos, o un conjunto de extensiones de los mismos: un sistema operativo 2121 y un programa 2122 de aplicación.
El sistema operativo 2121 incluye varios programas del sistema, como una capa de marco, una capa de librería central, y una capa de controlador, para implementar varios servicios básicos y procesar tareas basadas en hardware. El programa 2122 de aplicación incluye varios programas de aplicación, como un Reproductor Multimedia, un Navegador, y similares, para implementar varios servicios de aplicación. Los programas que implementan los métodos de algunas realizaciones de la presente descripción pueden incluirse en el programa 2122 de aplicación.
En algunas realizaciones de la presente descripción, el dispositivo 2100 del extremo receptor incluye además un programa informático almacenado en el almacenamiento 2120 y ejecutable por el procesador 2110. En caso de que el programa informático sea ejecutado por el procesador 2110, el procesador 2110 realiza los siguientes pasos: recibir información de control; verificar la información de control según una pluralidad de esquemas de generación de bits CRC y bits CRC, en donde la información de control incluye una parte de Carga Útil y bits de comprobación de redundancia cíclica (CRC), la parte de Carga Útil incluye, al menos, un campo de información para transportar Bits de Información, los bits CRC son generados por el dispositivo del extremo emisor según un esquema de generación de bits CRC objetivo y la parte de Carga Útil, el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC.
Los métodos descritos por algunas realizaciones de la presente descripción, descritas anteriormente, pueden aplicarse a, o implementarse mediante, el procesador 2110. El procesador 2110 puede ser un chip de circuito integrado con capacidad de procesamiento de señales. En la implementación, los pasos de los métodos descritos anteriormente pueden lograrse mediante circuitos lógicos integrados de hardware en el procesador 2110 o instrucciones en forma de software. El procesador 2110 puede ser un procesador de propósito general, un Procesador de Señales Digitales (DSP), un Circuito Integrado de Aplicación Específica (ASIC), una Matriz de Puertas de Campo Programable (FPGA) u otros dispositivos lógicos programables, dispositivos de puertas discretas o lógicos de transistores, componentes hardware discretos. Los métodos, pasos, y bloques lógicos descritos en algunas realizaciones de la presente descripción pueden implementarse o realizarse. El procesador de propósito general puede ser un microprocesador o el procesador puede ser cualquier procesador convencional o similar. Los pasos de los métodos descritos en relación con algunas realizaciones de la presente descripción pueden implementarse, directamente, como ejecución por un procesador de decodificación hardware, o como una combinación de módulos hardware y software en un procesador de decodificación. Un módulo software puede ubicarse en un medio de almacenamiento legible por ordenador maduro en la técnica, como una memoria de acceso aleatorio, una memoria flash, una memoria de solo lectura, una memoria de solo lectura programable, o una memoria programable borrable eléctricamente, un registro, etc. El medio de almacenamiento legible por ordenador está ubicado en el almacenamiento 2120, y el procesador 2110 lee información en el almacenamiento 2120 y realiza los pasos del método descrito anteriormente junto con el hardware del procesador 2110. En particular, el medio de almacenamiento legible por ordenador tiene almacenado en él un programa informático, en donde en caso de que el programa informático sea ejecutado por el procesador 2110, el procesador 2110 implementa varios pasos de las realizaciones de los métodos 1500-1700 descritos anteriormente.
Se apreciará que las realizaciones descritas en la presente descripción pueden implementarse en hardware, software, firmware, middleware, un micro-código, o una combinación de los mismos. Para la implementación hardware, puede implementarse una unidad de procesamiento en uno o más de un Circuito Integrado de Aplicación Específica (ASIC), un Procesador de Señales Digitales (DSP), un Dispositivo DSP (DSPD), un Dispositivo Lógico Programable (PLD), una Matriz de Puertas de Campo Programable (FPGA), un procesador de propósito general, un controlador, un microcontrolador, un microprocesador, otras unidades electrónicas para realizar las funciones descritas en la presente descripción, o una combinación de las mismas.
Para la implementación software, las técnicas descritas en algunas realizaciones de la presente descripción pueden implementarse mediante módulos (p. ej., procesos, funciones, etc.) que realizan las funciones descritas en algunas realizaciones de la descripción. Un código software puede ser almacenado en un almacenamiento y ejecutado por un procesador. El almacenamiento puede implementarse en el procesador o externo al procesador.
Opcionalmente, en caso de que el programa informático sea ejecutado por el procesador 2110, el procesador 2110 puede implementar además los siguientes pasos: determinar la pluralidad de esquemas de generación de bits CRC según la pluralidad de formatos candidatos de la información de control; y/o determinar la pluralidad de esquemas de generación de bits CRC según la pluralidad de Identidades Temporales de la Red de Radio (RNTIs) candidatas para codificar la información de control.
Opcionalmente, como un ejemplo, la pluralidad de esquemas de generación de bits CRC incluye, al menos, dos de los siguientes esquemas de generación de código CRC: utilizar Bits de Información transportados en la totalidad del, al menos uno, campo de información como Bits de Entrada para un proceso de generación de los bits CRC; utilizar Bits de Información transportados en una parte del, al menos uno, campo de información como Bits de Entrada para el proceso de generación de los bits CRC; utilizar todos los bits transportados en la parte de Carga Útil como Bits de Entrada para el proceso de generación de los bits CRC.
Opcionalmente, como ejemplo, los Bits de Información transportados en un primer campo de información del, al menos uno, campo de información son bits predeterminados. Los bits predeterminados son utilizados por el dispositivo del extremo receptor para determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no. En caso de que el programa informático sea ejecutado por el procesador 2110, el procesador 2110 implementa además los siguientes pasos: si la información de control se verifica con éxito según la pluralidad de esquemas de generación de bits CRC y los bits CRC, determinar, según la condición de transmisión de los bits predeterminados, si la información de control es válida o no, en donde se determina que la información de control es válida si los bits predeterminados se transmiten correctamente; se determina que la información de control no es válida si los bits predeterminados se transmiten incorrectamente.
Opcionalmente, como ejemplo, se utiliza un segundo campo de información del, al menos uno, campo de información para indicar un formato de la información de control. En caso de que el programa informático sea ejecutado por el procesador 2110, el procesador 2110 implementa además los siguientes pasos: obtener todos los bits transportados en la parte de Carga Útil según el formato de la información de control; verificar la información de control según la pluralidad de esquemas de generación de bits CRC, una parte o la totalidad de los bits transportados en la parte de Carga Útil, y los bits CRC.
Opcionalmente, como ejemplo, la parte de Carga Útil incluye además un campo de relleno para transportar Bits de Relleno.
Opcionalmente, como ejemplo, una posición del campo de relleno en la información de control está entre una posición del, al menos uno, campo de información y una posición de los bits CRC; o la posición de los bits CRC en la información de control está entre la posición del, al menos uno, campo de información y la posición del campo de relleno. Los bits CRC en la información de control recibida por el dispositivo del extremo receptor según algunas realizaciones de la presente descripción son generados por el dispositivo del extremo emisor según un esquema de generación de bits CRC objetivo entre una pluralidad de esquemas de generación de bits CRC. El dispositivo del extremo receptor verifica la información de control según la pluralidad de esquemas de generación de bits CRC y los bits CRC en la información de control, mejorando así el rendimiento de recepción de la información de control.
Una descripción del dispositivo 2100 del extremo receptor según algunas realizaciones de la presente descripción puede obtenerse consultando el dispositivo 1900 del extremo receptor, correspondiente a algunas realizaciones de la presente descripción. Cada unidad/módulo en el dispositivo del extremo receptor y otras operaciones y/o funciones mencionadas anteriormente, implementan los flujos correspondientes en los métodos 1500 a 1700, respectivamente, y no se repiten en la presente memoria en aras de la brevedad.
En el método proporcionado en las realizaciones anteriores de la presente descripción, el dispositivo del extremo emisor determina el esquema de generación de bits CRC objetivo a partir de la pluralidad de esquemas de generación de bits CRC, genera los bits CRC según la parte de Carga Útil determinada y el esquema de generación de bits CRC objetivo, y genera la información de control que incluye la parte de Carga Útil y los bits CRC generados según el esquema de generación de bits CRC objetivo. El dispositivo del extremo emisor puede seleccionar diferentes esquemas de generación de bits CRC objetivo para diferentes piezas de información de control, cumplir con los requisitos individuales de la información de control en una Tasa de Error de Bloque y de una Falsa Alarma, y mejorar el rendimiento de la recepción de la información de control
Algunas realizaciones de la presente descripción también proporcionan un producto de programa informático que incluye instrucciones. En caso de que un ordenador ejecute las instrucciones del producto de programa informático, el ordenador realiza el método de comprobación de redundancia cíclica de las realizaciones del método descritas anteriormente. En particular, el producto de programa informático puede ejecutarse en el dispositivo del extremo emisor y el dispositivo del extremo receptor descritos anteriormente.
Una persona experta en la técnica puede ser consciente de que, las unidades ejemplares y los pasos del algoritmo descritos en relación con las realizaciones descritas en la presente memoria pueden implementarse mediante hardware electrónico o una combinación de software informático y hardware electrónico. Si las funciones son realizadas por hardware o software depende de las aplicaciones particulares y las condiciones de restricción de diseño de las soluciones técnicas. Un experto en la técnica puede utilizar diferentes métodos para implementar las funciones descritas para varias aplicaciones particulares, pero no debe considerarse que la implementación va más allá del alcance de la presente descripción.
Una persona experta en la técnica puede entender claramente que, para facilitar la descripción y ser concisos, puede obtenerse un proceso de trabajo detallado del sistema, aparato, y unidad anterior consultando un proceso correspondiente en las realizaciones anteriores del método, y los detalles no se describen de nuevo en la presente memoria.
En las realizaciones proporcionadas en la presente solicitud, debe entenderse que el dispositivo y el método descritos pueden implementarse de otras maneras. Por ejemplo, la realización del dispositivo descrita es simplemente ejemplar. Por ejemplo, la división de unidades es, simplemente, una división de funciones lógica y puede ser otra división en implementaciones reales. Por ejemplo, una pluralidad de unidades o componentes pueden combinarse o integrarse en otro sistema, o algunas funciones pueden ignorarse o no realizarse. Además, un acoplamiento mutuo o un acoplamiento directo o una conexión de comunicación mostrada o analizada pueden ser un acoplamiento indirecto o una conexión de comunicación a través de algunas interfaces, dispositivos o unidades, y puede ser una conexión eléctrica, una conexión mecánica u otras formas de conexión.
Las unidades descritas como partes separadas pueden o no pueden estar físicamente separadas, y las partes mostradas como unidades pueden o no pueden ser unidades físicas, es decir, pueden estar ubicadas en una posición, o pueden estar distribuidas en una pluralidad de unidades de red. Puede seleccionarse una parte, o la totalidad de las unidades, según las necesidades reales para lograr los objetivos de las soluciones de las realizaciones.
Además, varias unidades funcionales en varias realizaciones de la presente descripción pueden integrarse en una unidad de procesamiento, o cada una de las unidades puede existir sola físicamente, o dos o más unidades pueden integrarse en una unidad.
Si una función se implementa en la forma de una unidad funcional de software y se vende o utiliza como un producto independiente, la unidad funcional de software puede almacenarse en un medio de almacenamiento legible por ordenador. En función de dicha comprensión, la parte esencial de la presente descripción o la parte que contribuye a la técnica anterior de las soluciones técnicas de la presente descripción, o una parte de las soluciones técnicas, puede implementarse en la forma de un producto software. El producto software de ordenador se almacena en un medio de almacenamiento, e incluye varias instrucciones para instruir a un dispositivo de ordenador (que puede ser un ordenador personal, un servidor, o un dispositivo de red) para realizar todos o una parte de los pasos de los métodos descritos en las realizaciones de la presente descripción. El medio de almacenamiento anterior incluye cualquier medio, como una unidad flash del Bus Serie Universal (USB), un disco duro extraíble, una ROM, una RAM, un disco magnético, o un disco óptico, o similares, que pueden almacenar un código de programa.
Lo mencionado anteriormente son, simplemente, implementaciones específicas de la presente descripción, pero el alcance de la descripción no se limita, de ningún modo, a las mismas. Cualquier modificación o sustitución, que fácilmente se les ocurriría a los expertos en la técnica, sin apartarse del alcance técnico de la presente descripción, debería estar incluida en el alcance de protección de la presente descripción. Por lo tanto, el alcance de la protección de la presente descripción se determinará mediante el alcance de la protección de las reivindicaciones.
Las unidades descritas como partes separadas pueden o no pueden estar físicamente separadas, y las partes mostradas como unidades pueden o no pueden ser unidades físicas, es decir, pueden estar ubicadas en una posición, o pueden estar distribuidas en una pluralidad de unidades de red. Puede seleccionarse una parte, o la totalidad de las unidades, según las necesidades reales para lograr los objetivos de las soluciones de las realizaciones.
Además, varias unidades funcionales en varias realizaciones de la presente descripción pueden integrarse en una unidad de procesamiento, o cada una de las unidades puede existir sola físicamente, o dos o más unidades pueden integrarse en una unidad.
Si una función se implementa en la forma de una unidad funcional de software y se vende o utiliza como un producto independiente, la unidad funcional de software puede almacenarse en un medio de almacenamiento legible por ordenador. En función de dicha comprensión, la parte esencial de la presente descripción o la parte que contribuye a la técnica anterior de las soluciones técnicas de la presente descripción, o una parte de las soluciones técnicas, puede implementarse en la forma de un producto software. El producto software de ordenador se almacena en un medio de almacenamiento, e incluye varias instrucciones para instruir a un dispositivo de ordenador (que puede ser un ordenador personal, un servidor, o un dispositivo de red) para realizar todos o una parte de los pasos de los métodos descritos en las realizaciones de la presente descripción. El medio de almacenamiento anterior incluye cualquier medio, como una unidad flash del Bus Serie Universal (USB), un disco duro extraíble, una ROM, una RAM, un disco magnético, o un disco óptico, o similares, que pueden almacenar un código de programa.
Lo mencionado anteriormente son, simplemente, implementaciones específicas de la presente descripción, pero el alcance de la descripción no se limita, de ningún modo, a las mismas. Cualquier modificación o sustitución, que fácilmente se les ocurriría a los expertos en la técnica, sin apartarse del alcance técnico de la presente descripción, debería estar incluida en el alcance de protección de la presente descripción. Por lo tanto, el alcance de la protección de la presente descripción se determinará mediante el alcance de la protección de las reivindicaciones.

Claims (14)

REIVINDICACIONES
1. Un método de comprobación de redundancia cíclica aplicado a un dispositivo del extremo emisor, comprendiendo el método:
determinar (S110) una parte de carga útil, comprendiendo la parte de carga útil, al menos, un campo de información, siendo usado el, al menos uno, campo de información para transportar bits de información; determinar (S120) bits de entrada para generar bits de comprobación de redundancia cíclica, CRC, comprendiendo los bits de entrada bits de información transportados en una parte o en la totalidad del, al menos uno, campo de información;
generar (S130) bits CRC objetivo según los bits de entrada;
generar (S140) información de control que comprende la parte de carga útil y los bits CRC objetivo; caracterizado por que, la parte de carga útil comprende además un campo de relleno, y el campo de relleno transporta bits de relleno utilizados para alinear la información de control con diferentes formatos.
2. El método según la reivindicación 1, en donde,
los bits de entrada comprenden bits de información transportados en la totalidad del, al menos uno, campo de información, una posición del campo de relleno en la información de control está entre una posición del, al menos uno, campo de información y una posición de los bits CRC objetivo, o, la posición de los bits CRC objetivo en la información de control está entre la posición del, al menos uno, campo de información y la posición del campo de relleno;
o,
los bits de entrada comprenden bits de información transportados en una parte del, al menos uno, campo de información, una posición del campo de relleno en la información de control está entre una posición del, al menos uno, campo de información y una posición de los bits CRC objetivo, o, la posición de los bits CRC objetivo en la información de control está entre la posición de la parte del, al menos uno, campo de información y las posiciones de un campo de información aparte de la parte del, al menos uno, campo de información, o entre la posición de la parte del, al menos uno, campo de información y el campo de relleno.
3. El método según la reivindicación 1 o 2, en donde se utiliza un primer campo de información en el, al menos uno, campo de información para indicar un formato de la información de control; y/o,
los bits de información transportados en un segundo campo de información en el, al menos uno, campo de información son bits predeterminados, los bits predeterminados son utilizados por un dispositivo del extremo receptor para determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no.
4. El método según cualquiera de las reivindicaciones 1 a 3, comprendiendo además:
enviar información de configuración a un dispositivo del extremo receptor, en donde la información de configuración se utiliza para indicar que los bits de entrada comprenden bits de información transportados en una parte o en la totalidad de, al menos, un campo de información;
en donde, en caso de que la información de configuración indique que los bits de entrada comprenden los bits de información transportados en la parte del, al menos uno, campo de información, la información de configuración se utiliza además para indicar la parte del, al menos uno, campo de información.
5. Un método de comprobación de redundancia cíclica aplicado a un dispositivo del extremo receptor, comprendiendo el método:
recibir (S410) información de control;
verificar (S420) la información de control según los bits de entrada y los bits de comprobación de redundancia cíclica, CRC, objetivo;
en donde la información de control comprende una parte de carga útil y bits CRC objetivo, la parte de carga útil comprende, al menos, un campo de información para transportar bits de información, los bits CRC objetivo son generados por un dispositivo del extremo emisor en función de los bits de entrada utilizados para generar bits CRC, los bits de entrada comprenden bits de información transportados en una parte o en la totalidad del, al menos uno, campo de información,
caracterizado por que, la parte de carga útil comprende además un campo de relleno, y el campo de relleno transporta bits de relleno utilizados para alinear la información de control con diferentes formatos.
6. El método según la reivindicación 5, en donde,
los bits de entrada comprenden bits de información transportados en la totalidad del, al menos uno, campo de información, una posición del campo de relleno en la información de control está entre una posición del, al menos uno, campo de información y una posición de los bits CRC objetivo, o, la posición de los bits CRC objetivo en la información de control está entre la posición del, al menos uno, campo de información y la posición del campo de relleno;
o,
los bits de entrada comprenden bits de información transportados en una parte del, al menos uno, campo de información, una posición del campo de relleno en la información de control está entre la posición del, al menos uno, campo de información y la posición de los bits CRC objetivo, o, la posición de los bits CRC objetivo en la información de control está entre la posición de la parte del, al menos uno, campo de información y una posición de un campo de información aparte de la parte del, al menos uno, campo de información, o entre la posición del parte del, al menos uno, campo de información y el campo de relleno.
7. El método según la reivindicación 5 o 6, en donde,
un primer campo de información en el, al menos uno, campo de información se utiliza para indicar un formato de la información de control; en donde, antes de verificar la información de control según los bits de entrada y los bits CRC objetivo, el método comprende además adquirir los bits de entrada según el formato de la información de control;
y/o,
los bits de información transportados en un segundo campo de información en el, al menos uno, campo de información son bits predeterminados, los bits predeterminados son utilizados por el dispositivo del extremo receptor para determinar, según una condición de transmisión de los bits predeterminados, si la información de control es válida o no, el método comprende además:
si la información de control se verifica con éxito, determinar si la información de control es válida o no según la condición de transmisión de los bits predeterminados;
en donde se determina que la información de control es válida si los bits predeterminados transmitidos son correctos; se determina que la información de control no es válida si los bits predeterminados transmitidos son incorrectos.
8. El método según cualquiera de las reivindicaciones 5 a 7, en donde antes de verificar la información de control según los bits de entrada y los bits CRC objetivo, el método comprende además:
recibir información de configuración enviada por el dispositivo del extremo emisor, en donde la información de configuración se utiliza para indicar que los bits de entrada comprenden bits de información transportados en una parte o en la totalidad de, al menos, un campo de información;
obtener los bits de entrada según la información de configuración,
en donde en caso de que la información de configuración se utilice para indicar que los bits de entrada comprenden bits de información transportados en una parte del, al menos uno, campo de información, la información de configuración se utiliza también para indicar la parte del, al menos, campo de información.
9. Un dispositivo del extremo emisor, que comprende:
un primer módulo (11) de procesamiento, utilizado para determinar una parte de carga útil, comprendiendo la parte de carga útil, al menos, un campo de información, siendo utilizado el, al menos uno, campo de información para transportar bits de información; y utilizado además para determinar bits de entrada para generar bits de comprobación de redundancia cíclica, CRC, comprendiendo los bits de entrada bits de información transportados en una parte o en la totalidad del, al menos uno, campo de información;
un segundo módulo (12) de procesamiento, utilizado para generar bits CRC objetivo según los bits de entrada; y utilizado además para generar información de control que comprende la parte de carga útil y los bits CRC objetivo; caracterizado por que, la parte de carga útil comprende además un campo de relleno, y el campo de relleno transporta bits de relleno utilizados para alinear la información de control con diferentes formatos.
10. Un dispositivo del extremo receptor, que comprende:
un módulo transceptor (21), utilizado para recibir información de control;
un módulo (22) de procesamiento, utilizado para verificar la información de control según los bits de entrada y los bits de comprobación de redundancia cíclica, CRC, objetivo;
en donde la información de control comprende una parte de carga útil y bits CRC objetivo, la parte de carga útil comprende, al menos, un campo de información para transportar bits de información, los bits CRC objetivo son generados por un dispositivo del extremo emisor en función de los bits de entrada utilizados para generar bits CRC, los bits de entrada comprenden bits de información transportados en una parte o en la totalidad del, al menos uno, campo de información,
caracterizado por que, la parte de carga útil comprende además un campo de relleno, y el campo de relleno transporta bits de relleno utilizados para alinear la información de control con diferentes formatos.
11. Un método de comprobación de redundancia cíclica, aplicado a un dispositivo del extremo emisor, comprendiendo el método:
determinar (S1410) una parte de carga útil, comprendiendo la parte de carga útil, al menos, un campo de información para transportar bits de información;
determinar (S1420) un esquema de generación de bits de comprobación de redundancia cíclica, CRC, objetivo, el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC; generar (S1430) bits CRC según la parte de carga útil y el esquema de generación de bits CRC objetivo; generar (S1440) información de control que comprende la parte de carga útil y los bits CRC;
en donde la pluralidad de esquemas de generación de bits CRC comprende lo siguiente (i)-(ii):
(i) utilizar bits de información transportados en la totalidad del, al menos uno, campo de información como bits de entrada para un proceso de generación de los bits CRC;
(ii) utilizar bits de información transportados en una parte del, al menos uno, campo de información como bits de entrada para el proceso de generación de los bits CRC;
caracterizado por que, la parte de carga útil comprende además un campo de relleno, y el campo de relleno transporta bits de relleno utilizados para alinear la información de control con diferentes formatos.
12. Un método de comprobación de redundancia cíclica aplicado a un dispositivo del extremo receptor, comprendiendo el método:
recibir (S1710) información de control;
verificar (S1720) la información de control según una pluralidad de esquemas de generación de bits CRC y bits de comprobación de redundancia cíclica, CRC,
en donde la información de control comprende una parte de carga útil y bits CRC, la parte de carga útil comprende, al menos, un campo de información para transportar bits de información, los bits CRC son generados por un dispositivo del extremo emisor según un esquema de generación de bits CRC objetivo y la parte de carga útil, el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC;
en donde la pluralidad de esquemas de generación de bits CRC comprende lo siguiente (i)-(ii):
(i) utilizar bits de información transportados en la totalidad del, al menos uno, campo de información como bits de entrada para un proceso de generación de los bits CRC;
(ii) utilizar bits de información transportados en una parte del, al menos uno, campo de información como bits de entrada para el proceso de generación de los bits CRC;
caracterizado por que, la parte de carga útil comprende además un campo de relleno, y el campo de relleno transporta bits de relleno utilizados para alinear la información de control con diferentes formatos.
13. Un dispositivo del extremo emisor que comprende:
un primer módulo (1801) de procesamiento, utilizado para determinar una parte de carga útil, comprendiendo la parte de carga útil, al menos, un campo de información para transportar bits de información; y utilizado además para determinar un esquema de generación de bits de comprobación de redundancia cíclica, CRC, objetivo, en donde el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC;
un segundo módulo (1802) de procesamiento, utilizado para generar bits CRC según la parte de carga útil y el esquema de generación de bits CRC objetivo; y utilizado además para generar información de control que comprende la parte de carga útil y los bits CRC;
en donde la pluralidad de esquemas de generación de bits CRC comprende lo siguiente (i)-(ii):
(i) utilizar bits de información transportados en la totalidad del, al menos uno, campo de información como bits de entrada para un proceso de generación de los bits CRC;
(ii) utilizar bits de información transportados en una parte del, al menos uno, campo de información como bits de entrada para el proceso de generación de los bits CRC;
caracterizado por que, la parte de carga útil comprende además un campo de relleno, y el campo de relleno transporta bits de relleno utilizados para alinear la información de control con diferentes formatos.
14. Un dispositivo del extremo receptor, que comprende:
un módulo transceptor (1901), utilizado para recibir información de control;
un módulo (1902) de procesamiento, utilizado para verificar la información de control según una pluralidad de esquemas de generación de bits CRC y bits de comprobación de redundancia cíclica, CRC, en donde la información de control comprende una parte de carga útil y bits CRC, la parte de carga útil comprende, al menos, un campo de información para transportar bits de información, los bits CRC son generados por el dispositivo del extremo emisor según un esquema de generación de bits CRC objetivo y la parte de carga útil, el esquema de generación de bits CRC objetivo es uno de una pluralidad de esquemas de generación de bits CRC;
en donde la pluralidad de esquemas de generación de bits CRC comprende lo siguiente (i)-(ii):
(i) utilizar bits de información transportados en la totalidad del, al menos uno, campo de información como bits de entrada para un proceso de generación de los bits CRC;
(ii) utilizar bits de información transportados en una parte del, al menos uno, campo de información como bits de entrada para el proceso de generación de los bits CRC;
caracterizado por que, la parte de carga útil comprende además un campo de relleno, y el campo de relleno transporta bits de relleno utilizados para alinear la información de control con diferentes formatos.
ES18843017T 2017-08-08 2018-08-08 Método y dispositivo de comprobación de redundancia cíclica Active ES2931080T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710672362.9A CN109391348B (zh) 2017-08-08 2017-08-08 循环冗余校验的方法和设备
CN201710672808.8A CN109391349B (zh) 2017-08-08 2017-08-08 循环冗余校验的方法和设备
PCT/CN2018/099382 WO2019029566A1 (zh) 2017-08-08 2018-08-08 循环冗余校验的方法和设备

Publications (1)

Publication Number Publication Date
ES2931080T3 true ES2931080T3 (es) 2022-12-23

Family

ID=65270952

Family Applications (1)

Application Number Title Priority Date Filing Date
ES18843017T Active ES2931080T3 (es) 2017-08-08 2018-08-08 Método y dispositivo de comprobación de redundancia cíclica

Country Status (4)

Country Link
US (1) US11563518B2 (es)
EP (1) EP3667962B1 (es)
ES (1) ES2931080T3 (es)
WO (1) WO2019029566A1 (es)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10225046B2 (en) * 2017-01-09 2019-03-05 At&T Intellectual Property I, L.P. Adaptive cyclic redundancy check for uplink control information encoding
KR102438982B1 (ko) * 2017-11-16 2022-09-01 삼성전자주식회사 무선 통신 시스템에서 부호화 및 복호화를 위한 방법 및 장치
US20200053835A1 (en) * 2018-08-08 2020-02-13 Idac Holdings, Inc. Uu interface enhancement for nr v2x
CN112583878B (zh) * 2019-09-30 2023-03-14 阿波罗智能技术(北京)有限公司 车辆信息校验方法、装置、设备和介质
US11374686B2 (en) * 2020-02-04 2022-06-28 Qualcomm Incorporated Parity check bits for non-coherent communication
US11863318B2 (en) * 2020-08-31 2024-01-02 Frontiir Pte Ltd. Error correction for network packets
CN114443347B (zh) * 2021-12-23 2022-11-22 湖南毂梁微电子有限公司 一种可配置crc码计算方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6405340B1 (en) 1999-07-02 2002-06-11 Ericsson Inc. Flexible method of error protection in communications systems
US8090857B2 (en) * 2003-11-24 2012-01-03 Qualcomm Atheros, Inc. Medium access control layer that encapsulates data from a plurality of received data units into a plurality of independently transmittable blocks
US7543197B2 (en) 2004-12-22 2009-06-02 Qualcomm Incorporated Pruned bit-reversal interleaver
CN101207467B (zh) 2006-12-19 2011-05-18 大唐移动通信设备有限公司 循环冗余校验码的生成和数据序列发送、校验方法及装置
US8379622B2 (en) * 2007-06-15 2013-02-19 Motorola Mobility Llc Method and apparatus for reusing packet data control assignment bits for resource allocation indications
US8555148B2 (en) * 2007-09-18 2013-10-08 Samsung Electronics Co., Ltd. Methods and apparatus to generate multiple CRCs
KR101498734B1 (ko) 2007-09-28 2015-03-12 엘지전자 주식회사 무선 통신 시스템에서 제어정보 검출 방법
JP5298622B2 (ja) * 2007-12-21 2013-09-25 ソニー株式会社 送信装置および方法、受信装置および方法
CN101715211A (zh) 2009-11-02 2010-05-26 中兴通讯股份有限公司 传输模式的设置方法及装置
CN102111896B (zh) * 2009-12-25 2013-09-11 鼎桥通信技术有限公司 多载波hsupa系统中e-rucch的数据传输方法
CN101778449B (zh) * 2010-01-08 2016-03-30 中兴通讯股份有限公司 一种下行控制信息传输方法及基站
KR101202196B1 (ko) 2010-03-11 2012-11-20 한국전자통신연구원 Ｍｉｍｏ 시스템에서 데이터를 송수신하는 방법 및 장치
US20110239098A1 (en) * 2010-03-26 2011-09-29 Mediatek Singapore Pte. Ltd. Detecting Data Error
EP2806573B1 (en) 2012-01-20 2019-03-06 LG Electronics Inc. Method of receiving control information and device therefor
US9131528B2 (en) 2012-04-03 2015-09-08 Marvell World Trade Ltd. Physical layer frame format for WLAN
EP2800316A1 (en) 2013-05-01 2014-11-05 Renesas Electronics Europe GmbH Can fd
BR112016028982B1 (pt) 2014-06-13 2023-01-03 Huawei Technologies Co., Ltd. Dispositivo transmissor e dispositivo receptor para sistema de comunicação sem fio, e método de transmissão e método de recepção em sistema de comunicação sem fio

Also Published As

Publication number Publication date
WO2019029566A1 (zh) 2019-02-14
EP3667962A4 (en) 2020-12-09
US20200252158A1 (en) 2020-08-06
US11563518B2 (en) 2023-01-24
EP3667962A1 (en) 2020-06-17
EP3667962B1 (en) 2022-10-26

Similar Documents

Publication Publication Date Title
ES2931080T3 (es) Método y dispositivo de comprobación de redundancia cíclica
ES2901249T3 (es) Procedimiento y aparato de concordancia de tasa para sistemas de comunicación y radiodifusión
WO2018127064A1 (zh) 控制信息传输方法及装置
EP3550749B1 (en) Information processing method, device and communication system
WO2018049951A1 (zh) 信息传输的方法、发送端设备和接收端设备
ES2827924T3 (es) Procedimiento para transmitir información de realimentación, equipo terminal y estación base
EP2663004A1 (en) Method of segmenting a transport block into multiple code blocks when one CRC is added to each code block
EP3474474B1 (en) Encoding method and device
WO2018141212A1 (zh) 一种信息的传输方法、译码方法和装置
US8856883B2 (en) System and method for protecting MAC control messages
BR112020002753A2 (pt) método e aparelho
CN113541856A (zh) 数据恢复方法及装置
CN111200442A (zh) 编译码方法、编码译码装置以及系统
BR112019017328A2 (pt) Método e dispositivo para transmissão de informação
WO2017101023A1 (zh) 通信方法及网络设备、用户设备
EP3734874B1 (en) Coding mode indication method and device
WO2018201409A1 (en) Coding apparatus for polar codes
CN108322285B (zh) 数据的发送方法、接收方法和装置
US9853766B2 (en) Radio communication devices, access points, method for controlling a radio communication device, and methods for controlling an access point
CN109391348B (zh) 循环冗余校验的方法和设备
CN109391349B (zh) 循环冗余校验的方法和设备
CN112019485A (zh) 一种报文的生成、校验方法及装置
WO2022236719A1 (zh) 无线通信方法、终端设备和网络设备
CN113039806B (zh) 用于可靠地接收控制消息的发送装置和接收装置
WO2023241286A1 (zh) 信息传输方法、装置、基站、设备、存储介质及程序产品