JP5349480B2 - 複数の巡回冗長検査（ｃｒｃ）を生成するための方法及び装置 - Google Patents

Description

本発明は、複数の巡回冗長検査（Cyclic Redundancy Checks：以下、“ＣＲＣ”と称する。）を生成するための方法及び装置に関する。

無線通信システムは、一般的に、複数の基地局と複数の移動局とを含み、単一の基地局は、頻繁に移動局のセットと通信する。基地局から移動局への送信は、ダウンリンク通信と呼ばれる。同様に、移動局から基地局への送信は、アップリンク通信と呼ばれる。基地局及び移動局のすべては、無線信号を送受信するために複数のアンテナを採用する。この無線信号は、直交周波数分割多重化（Orthogonal Frequency Division Multiplexing：以下、“ＯＦＤＭ”と称する。）信号又は符号分割多重接続（Code Division Multiple Access：以下、“ＣＤＭＡ”と称する。）信号の中のいずれか１つであり得る。移動局は、個人携帯用情報端末機（ＰＤＡ）、ラップトップ、又は携帯用デバイスの中のいずれか１つであり得る。

第３世代パートナーシッププロジェクトロングタームエボルーション（３ＧＰＰ ＬＴＥ）システムにおいて、トランスポートブロックが大きい場合には、このトランスポートブロックは、複数のコードブロックに分割されることにより複数の符号化されたパケットが生成される。これは、並列処理又はパイプライン方式を実現し及び電力消費とハードウェア複雑度との間の柔軟なトレードオフ（trade-off）を可能にするような長所のために有利である。

現在の高速データ共通チャネル（High Speed Data Shared Channel：以下、“ＨＳ−ＤＳＣＨ”と称する。）設計では、１つの２４ビットＣＲＣだけが、全トランスポートブロックのためのエラー検出目的で生成される。複数のコードブロックが１つの送信時間間隔（Transmission Time Interval：以下、“ＴＴＩ”と称する。）で生成され送信される場合には、受信器は、このコードブロックのうちの一部を正確に復号することができるが、残りのコードブロックを復号することができない。この場合に、受信器は、このトランスポートブロックに対するＣＲＣを検査しないために、否定応答（non-acknowledgement：以下、“ＮＡＫ”と称する。）信号を送信器にフィードバックすることになる。

したがって、本発明は、上述した従来技術の問題点を解決するために提案されたものであり、その目的は、複数のコードブロックに対するＣＲＣを生成するための向上した方法及び装置を提供することにある。

本発明の他の目的は、エラー検出のための向上した方法及び装置を提供することにある。

上記のような目的を達成するために、本発明の実施形態の一態様によれば、選択された巡回冗長検査生成多項式を用いて、トランスポートブロック内の情報ビットのシーケンスに対するトランスポートブロック巡回冗長検査を計算するステップと、トランスポートブロック内の情報ビットのシーケンスを少なくとも１つのコードブロックに分割するステップと、選択された巡回冗長検査生成多項式を用いて、少なくとも１つのコードブロックに基づいて少なくとも１つのコードブロック巡回冗長検査を計算し、少なくとも１つのコードブロックに少なくとも１つのコードブロック巡回冗長検査を付加し、１つのコードブロック巡回冗長検査は、１つの対応するコードブロックに基づいて計算されるステップと、少なくとも１つの送信アンテナを介して少なくとも１つのコードブロック及び少なくとも１つのコードブロック巡回冗長検査を送信し、トランスポートブロック内のビットシーケンス及び少なくとも１つのコードブロックのビットシーケンスの中の１つは、各対応する巡回冗長検査が計算される前に逆順に整列されるステップと、トランスポートブロックのビットシーケンスの逆順に基づいてトランスポートブロック巡回冗長検査を計算するステップと、コードブロックのビットシーケンスの元の順序に基づいてコードブロック巡回冗長検査を計算するステップと、を有する。

本発明の実施形態の他の態様によれば、通信システムにおける無線端末機であって、選択された巡回冗長検査生成多項式を用いて、トランスポートブロック内の情報ビットのシーケンスに対するトランスポートブロック巡回冗長検査を計算するトランスポートブロック巡回冗長検査生成器と、トランスポートブロックの情報ビットのシーケンスを少なくとも１つのコードブロックに分割するコードブロック生成器と、選択された巡回冗長検査生成多項式を用いて、少なくとも１つのコードブロックに基づいて少なくとも１つのコードブロック巡回冗長検査を計算し、少なくとも１つのコードブロックに少なくとも１つのコードブロック巡回冗長検査を付加し、１つのコードブロック巡回冗長検査は、１つの対応するコードブロックに基づいて計算される、コードブロック巡回冗長検査生成器と、トランスポートブロック巡回冗長検査生成器及びコードブロック巡回冗長検査生成器の中の１つにより対応する巡回冗長検査を計算する前に、トランスポートブロックのビットシーケンス及び少なくとも１つのコードブロックのビットシーケンスの中の１つを逆順に整列する再整列部と、少なくとも１つのコードブロック及び少なくとも１つのコードブロック巡回冗長検査を送信する少なくとも１つのアンテナと、トランスポートブロックのビットシーケンスの逆順に基づいてトランスポートブロック巡回冗長検査を計算するトランスポートブロック巡回冗長検査生成器と、コードブロックのビットシーケンスの元の順序に基づいてコードブロック巡回冗長検査を計算するコードブロック巡回冗長検査生成器と、を有する。

ハイブリッド自動再送要求（ＨＡＲＱ）システムの動作を概略的に示す図である。 トランスポートブロックＣＲＣ及びコードブロック分割の例を概略的に示す図である。 トランスポートブロックＣＲＣ及びコードブロックＣＲＣを計算するための送信器動作を概略的に示す図である。 本発明の原理による一実施形態としてトランスポートブロックＣＲＣ及びコードブロックＣＲＣを計算するための送信器動作を概略的に示す図である。 本発明の原理による他の実施形態としてトランスポートブロックＣＲＣ及びコードブロックＣＲＣを計算するための送信器動作を概略的に示す図である。 本発明の原理による一実施形態としてトランスポートブロックＣＲＣ及びコードブロックＣＲＣの例を概略的に示す図である。 コードブロックＣＲＣ及びトランスポートブロックＣＲＣを計算するための受信器動作を概略的に示す図である。 本発明の原理による一実施形態としてコードブロックＣＲＣ及びトランスポートブロックＣＲＣを計算するための受信器動作を概略的に示す図である。 本発明の原理による他の実施形態としてコードブロックＣＲＣ及びトランスポートブロックＣＲＣを計算するための受信器動作を概略的に示す図である。 本発明の原理によるもう１つの実施形態としてコードブロックＣＲＣ及びトランスポートブロックＣＲＣを計算するための送信器動作を概略的に示す図である。 本発明の原理によるもう１つの実施形態としてコードブロックＣＲＣ及びトランスポートブロックＣＲＣを計算するための受信器動作を概略的に示す図である。 本発明の原理による一実施形態としてトランスポートブロックＣＲＣ及びコードブロックＣＲＣの例を概略的に示す図である。

本発明とそれによって存在するより完全な理解と、それに従う多くの利点のより完全な理解は容易に明らかになり、添付された図面との結合を考慮すれば、後述する詳細な説明を参照してよりよく理解することができる。図面中、同一の参照符号は、同一であるか又は類似した構成要素を示す。

ハイブリッド自動再送要求（Hybrid Automatic Repeat reQuestion：ＨＡＲＱ）は、復号化の失敗に対処し、信頼度を向上するために通信システムで幅広く使用されている。図１に示すように、各データパケットは、一定の順方向エラー訂正（forward error correction：以下、“ＦＥＣ”と称する。）方式を用いて符号化され複数のサブパケットを生成する。各サブパケットは、この符号化されたビットの一部だけを含んでもよい。フィードバック肯定応答チャネルでの否定応答（non-acknowledgement：以下、“ＮＡＫ”と称する。）メッセージにより表示された通りに、サブパケットｋに対する送信が失敗した場合には、受信器がパケットを復号することを助けるために再送信サブパケット、サブパケットｋ＋１を送信する。この再送信サブパケットは、従来のサブパケットとは異なる符号化されたビットを含んでもよい。受信器は、受信されたすべてのサブパケットをソフトに結合するか又は共同で復号することにより、復号化の機会を向上させる。通常、最大送信回数は、信頼度、パケット遅延、及び実現複雑性のすべてを考慮して決定される。

第３世代パートナーシッププロジェクトロングタームエボルーション（Third Generation Partnership Project long term evolution：３ＧＰＰ ＬＴＥ）システムにおいて、トランスポートブロックが大きい場合には、このトランスポートブロックは、複数のコードパケットが生成されることができるように複数のコードブロックに分割され、これは、並列処理又はパイプライン方式の実現及び電力消費とハードウェア複雑度との間の柔軟なトレードオフを可能にする長所のために有利である。現在の高速データ共通チャネル（High Speed Data Shared Channel：以下、“ＨＳ−ＤＳＣＨ”と称する。）設計では、１つの２４ビットＣＲＣだけが、全トランスポートブロックのためのエラー検出を目的として生成される。複数のコードブロックが１つの送信時間間隔（Transmission Time Interval：以下、“ＴＴＩ”と称する。）で生成され送信される場合には、受信器は、このコードブロックのうちの一部を正確に復号することができるが、残りのコードブロックを復号することができない。この場合に、受信器は、このトランスポートブロックに対するＣＲＣを検査しないために、ＮＡＫ信号を送信器にフィードバックすることになる。トランスポートブロック、トランスポートブロックＣＲＣ（ＴＢ ＣＲＣ）、及びコードブロック分割の関係は、図２に図示される。

ＣＲＣを生成するためにＬビットのＣＲＣ多項式を使用するものと仮定する。ＣＲＣ生成多項式を以下に示す。

一般的に、メッセージの場合は次のようにある。

ＣＲＣ符号化は、システマティック形態で実行される。メッセージのＣＲＣパリティビットは、ｐ_０、ｐ_１、・・・、ｐ_Ｌ−１として示され、また、次のような多項式で示すことができる。

ＣＲＣｐ（ｘ）は、Ｌビットだけメッセージをシフトさせた後に、結果的なシーケンスを生成多項式ｇ（ｘ）で割ることにより計算されることができる。余りは、メッセージｍ（ｘ）のＣＲＣである。その数学的な形態は、次のようになる。

ここで、ｑ（ｘ）は、ｍ（ｘ）・ｘ^Ｌを、ｇ（ｘ）で割った商である。この式の項を再配置すると、多項式は、次のようになる。

多項式は、ｇ（ｘ）で割られる際に０と一致する余りを算出する。

メッセージの各ビットが２進数である場合には、このメッセージは、２進ガロアフィールド（ＧＦ（２））に関して定義された多項式として示されることができることに留意する。この場合には、‘＋’及び‘−’の演算は、同一である。言い換えれば、メッセージビットが２進数である場合には、ＣＲＣが付加されたメッセージは、ｍ（ｘ）・ｘ^Ｌ＋p（ｘ）、又は、ｍ（ｘ）・ｘ^Ｌ−p（ｘ）で示されることができる。本発明の残りの部分において、メッセージビットは、説明の便宜上２進数であると仮定する。しかしながら、本発明で開示された思想は、メッセージビットが２進数でない場合に確実に適用されうる。

本発明において、送信のための複数のＣＲＣを演算することにより送信の信頼度を向上させ、送信器及び受信器の複雑度を減少させる方法及び装置を提案する。

本発明の一実施形態の目的、特性、及び長所は、以下の説明によりさらに明確になるはずである。下記の詳細な説明は、単純に複数の特定の実施形態及び具現例を例示し、本発明を実行するように予期される最上の方法を含む。また、本発明の他の実施形態及び様々な実施形態が可能であり、その幾つかの細部の事項は、様々なかつ自明な観点から修正可能であり、これらのすべては、本発明の趣旨及び範囲を外れない。したがって、図面及び詳細な説明は、本質的に限定的なものでなく、例示的なものと見なされる。本発明は、添付の図面により例示的な方式で説明され、このような図面により限定されない。下記の例示において、一例としてＬＴＥシステムでのデータチャネルを使用する。しかしながら、本願で説明される技術は、確実にＬＴＥシステムの他のチャネルでも使用されることができ、また、適用可能な場合には、他のデータ、制御、又は他のシステムの他のチャネルでも使用されることができる。

まず、トランスポートブロック、コードブロック、トランスポートブロックＣＲＣ及びコードブロックＣＲＣの概念を示す。トランスポートブロックＣＲＣを有するが、コードブロックＣＲＣを有しない符号化処理チェーンの一部は、図３Ａに図示される。トランスポートブロックは、ビットストリームで構成される。トランスポートブロックＣＲＣは、計算されビットストリームに付加される（ステップ２１０）。必要に応じて、ＴＴＩでの複数のトランスポートブロックは、直列に連結される（ステップ２２０）。トランスポートブロック（又は連結されたトランスポートブロック）のサイズがＺ（対応するコードブロックの最大サイズ）より大きい場合には、トランスポートブロック（又は連結されたトランスポートブロック）に対するコードブロック分割が行われる（ステップ２２０）。結果的なコードブロックの例は、図２に図示される。コードブロックＣＲＣが計算され、各コードブロックに付加される（ステップ２３０）。この後に、コードブロックが送信される前に、チャネル符号化（ステップ２４０）及び物理レイヤーハイブリッドＡＲＱ及びレートマッチング（ステップ２５０）が実行される。

トランスポートブロックＣＲＣ及びコードブロックＣＲＣでの符号化処理チェーンの一部が図３Ｂに図示される。トランスポートブロックＣＲＣが計算され、ビットストリームに付加される（ステップ３１０）。トランスポートブロックのビットは、インターリーブされる（ステップ３２０）。ＴＴＩでの複数のトランスポートブロックが直列に連結され（ステップ３３０）、トランスポートブロック（又は連結されたトランスポートブロック）に対するコードブロック分割が行われる（ステップ３３０）。コードブロックＣＲＣが計算され、各コードブロックに付加される（ステップ３４０）。この後に、コードブロックが送信される前に、チャネル符号化（ステップ３５０）、物理レイヤーハイブリッドＡＲＱ、及びレートマッチング（ステップ３６０）が実行される。

図３Ｃに示す他の例において、トランスポートブロックＣＲＣが計算され、ビットストリームに付加される（ステップ４１０）。ＴＴＩでの複数のトランスポートブロックが直列に連結され（ステップ４２０）、トランスポートブロック（又は連結されたトランスポートブロック）に対するコードブロック分割が行われる（ステップ４２０）。トランスポートブロックのビットは、インターリーブされる（ステップ４３０）。コードブロックＣＲＣが計算され、各コードブロックに付加される（ステップ４４０）。この後に、コードブロックが送信される前に、チャネル符号化（ステップ４５０）、物理レイヤーハイブリッドＡＲＱ、及びレートマッチング（ステップ４６０）が実行される。

しかしながら、本発明で説明される下記の実施形態において、トランスポートブロックは、トランスポートブロック連結又はコードブロック分割の前に、トランスポートブロックＣＲＣを含んでもよく、又は含まなくてもよいことに留意する。コードブロック分割の後に、一部のコードブロック又はすべてのコードブロックに対するＣＲＣが生成可能である。例示目的で、すべてのコードブロックに対するコードブロックＣＲＣが生成されると仮定するが、本発明で開示された思想は、明確に異なって適用されてもよい。説明の便宜上、ただ１つのトランスポートブロックがあるものと仮定する。しかしながら、本発明のすべての実施形態は、複数のトランスポートブロック及びトランスポートブロック連結の場合に適用される。また、本発明のすべての実施形態は送信器及び受信器の両方のＣＲＣ演算に適用されることに留意する。

図４において、トランスポートブロックＣＲＣ（ＴＢ ＣＲＣ）及びコードブロックＣＲＣ（ＣＢ ＣＲＣ）の両方を付加する例を示す。ＣＢ ＣＲＣは、コードブロックが正確に復号化されたか否かを確認するとともに、ＣＢ ＣＲＣが確認される場合には、ターボ復号化器による更なるターボ復号化の反復を中断するように使用されることができる。ＣＢ ＣＲＣがない場合に、ターボ復号化器は、各コードブロックに対する最大反復回数で実行される。複数のコードブロックに対する受信器のパイプライン実現を仮定すると、このコードブロックは、直列方式で復号化される。トランスポートブロックに対する１つの肯定応答チャネルだけがある場合には、１つのコードブロックがエラーである限りは、このトランスポートブロックは、承認されないのであろう（すなわち、ＮＡＫである）。最大反復回数の後にコードブロックに対するＣＲＣが失敗した場合には、受信器は、残りのコードブロックに対する復号化をスキップし、否定応答を送信する。ＣＢ ＣＲＣがない場合には、受信器は、１つのコードブロックがすでにエラーである場合にも、他のコードブロックを継続して復号化することができる。すべてのコードブロックを復号化した後に、受信器は、トランスポートブロックがエラーであることをのみを発見するために、ＴＢ ＣＲＣをチェックする。したがって、ＣＢ ＣＲＣの導入は、受信器での不必要なターボ復号化反復を減少させ、その結果、省電力及び複雑度の減少につながる。一方、ＣＢ ＣＲＣが適用される度に、ＣＢ ＣＲＣは、ＣＲＣ検出失敗の確率を導入し、これに従って、このコードブロックが正確に検出されなかった際には、復号化反復の中断の原因となる。さらに、このようなエラーは、トランスポートブロックＣＲＣ（ＴＢ ＣＲＣ）なしに検出されることができない。エラーが通信プロトコルの上位レイヤーに伝播され、上位レイヤー再送信をトリガーリングし、その結果、通信チャネルの全品質及びユーザ経験を減少させるため、このような未検出のエラーが通信に深刻な影響を及ぼすことに留意しなければならない。したがって、ＴＢ ＣＲＣは、全トランスポートブロックに対する低いＣＲＣ検出失敗率を保証するために使用される。

本発明の原理による第１の実施形態において、複数のビットの第１の整列は、第１のＣＲＣの計算の際に使用され、複数のビットの第２の整列は、第２のＣＲＣの計算の際に使用される。図４に示す例では、実現の便宜上、同一のＣＲＣ生成多項式が、ＴＢ ＣＲＣ及びＣＢ ＣＲＣのすべてを生成するために使用可能である。この場合に、同一の整列又はビットシーケンスがＴＢ ＣＲＣ及びＣＢ ＣＲＣを生成するのに使用されると、ＣＢ ＣＲＣでの検出失敗を発生させるエラーシーケンスは、ＴＢ ＣＲＣの検出失敗を発生させることもある。これを回避するために、このビットは、ＴＢ ＣＲＣが生成された後及びＣＢ ＣＲＣが生成される前に、再整列される。ビット再整列／インターリービングが、ＴＢ ＣＲＣのビット又は情報ビットの一部だけに適用されることができることに留意する。例えば、ビット再整列／インターリービングは、情報ビットだけに適用され、ＴＢ ＣＲＣのビットには適用されない。あるいは、ビット再整列／インターリービングは、情報ビット及びＴＢ ＣＲＣのビットの両方に適用可能である。

図３Ｂ及び図３Ｃは、ビット再整列／インターリービングが送信器処理チェーンで実行される方法の２つの例を示す。図３Ｂにおいて、トランスポートブロックのビットストリームは、コードブロック分割の前にインターリービング／再整列が行われる。他方、図３Ｃにおいて、各コードブロックに対するインターリービング／再整列は、コードブロック分割の後に適用される。図３Ｂに示すように、全トランスポートブロックレベル上の再整列／インターリービングは、全トランスポートブロックに対する処理時間だけの遅延を導入することができ、図３Ｃに示すように、コードブロックレベル上の再整列／インターリービングは、コードブロックの処理時間だけの遅延を導入することができる。

同様に、コードブロックより小さいスパンを有する再整列／インターリービングパターンは、インターリービング遅延をさらに減少させるのに使用されることもできる。例えば、ストリームの少なくとも１つのビットを他のビットに置き換えるのに単純な再整列パターンが使用可能である。２つのビットが隣接した場合には、このような再整列パターンは、１つのビットだけの小さいインターリービング遅延だけを導入することに留意する。明確に、このような置き換え動作は、ストリームの１つ以上のビットに適用されることができる。実際に、このような動作は、ストリームのすべてのビットに適用されることができる。一例として、偶数ビットを奇数ビットに置き換えることができる。また、ビット再整列／インターリービングは、情報ビットの一部又はすべての情報ビットに適用されることができるが、ＴＢ ＣＲＣのビットには適用されない。あるいは、ビット再整列／インターリービングは、情報ビット及びＴＢ ＣＲＣのビットの両方に適用されることができる。

あるいは、ビットシーケンスの元の順序でＴＢ ＣＲＣを計算することができ、ビットシーケンスの逆順にＣＢ ＣＲＣを計算することができる。この逆順は、トランスポートブロックの分割の前に適用されてもよい。あるいは、この逆順は、トランスポートブロックの分割の後に適用されてもよい。又は、ビットシーケンスの逆順にＴＢ ＣＲＣを計算することができ、ビットシーケンスの元の順序でＣＢ ＣＲＣを計算することができる。また、ビット逆順は、情報ビットだけに適用され、ＴＢ ＣＲＣのビットには適用されない。あるいは、ビット逆順は、情報ビット及びＴＢ ＣＲＣのビットの両方に適用されることができる。ＣＢ ＣＲＣが、対応するコードブロック内のビットシーケンスの逆順に基づいて計算されることに留意する。また、ＴＢ ＣＲＣのビットがあるか又はＴＢ ＣＲＣのビットがない情報ビットに適用されるビット逆順は、ＣＢ ＣＲＣが、ビットシーケンスの逆順に基づいて計算される場合だけに適用可能である。

もう１つの代案として、ビット再整列／インターリービングは、連結／分割ブロックの一部として達成されることができる。一例として、トランスポートブロックＣＲＣとともにトランスポートブロックを複数のコードブロックに分割する必要がある場合には、トランスポートブロックＣＲＣのビットを各コードブロックに拡散させることができる。符号化チェーンで付加のブロックを生成しないために、このような方法を議論するためにはインターリーバがさらに効率的であり単純であることもある。

図５Ａ乃至図５Ｃは、ＣＢ ＣＲＣ計算とＴＢ ＣＲＣ計算との間で受信器がビットストリームの再整列／インターリービングを行う方法を示す例である。図５Ａは、受信器処理の一部を示し、ＣＢ ＣＲＣチェック及びＴＢ ＣＲＣチェックの実行の間で何のビット再整列／インターリービングを仮定しない。具体的に、図５Ａにおいて、データチャネル信号が無線端末機（すなわち、基地局又はユーザ装置のユニット）により受信された場合には、まず、物理レイヤーハイブリッドＡＲＱ及びレートマッチングが実行される（ステップ５１０）。この後に、データチャネル信号のコードブロックが復号化される（ステップ５２０）。コードブロックが正確に復号化されたか否かを確認するために、コードブロックＣＲＣがチェックされる（ステップ５３０）。この後に、コードブロックは、トランスポートブロックに連結される（ステップ５４０）。このトランスポートブロックが正確に復号化されたか否かを確認するために、トランスポートブロックＣＲＣがチェックされる。図３Ａ及び図３Ｃに示すように、ビット再整列／インターリービングが送信器側で適用される場合には、受信器は、図５Ｂ及び図５Ｃに各々示すように、これに対応してビットの再整列／デインターリービングを行う。図５Ｂにおいて、コードブロック連結（ステップ６４０）の後に、トランスポートブロックのビットストリームの再整列／デインターリービングが行われる（ステップ６５０）。他方、図５Ｃにおいて、コードブロック連結（ステップ７５０）の前に、各コードブロックに対する再整列／デインターリービングが発生する（ステップ７４０）。図５Ｂに示すように、全トランスポートブロックレベル上の再整列／インターリービングは、全トランスポートブロックに対する処理時間だけの遅延を導入することができる。図５Ｃに示すように、コードブロックレベル上の再整列／インターリービングは、コードブロックの処理時間だけの遅延を導入することができる。

本発明の趣旨を外れないことなく様々な方式で上述した実施形態を結合することにより様々なバリエーションを得ることができることは明らかである。

本発明の原理による第２の実施形態において、第１のＣＲＣ生成多項式は、第１の複数のビットに基づいて第１のＣＲＣを計算する際に使用され、第１のＣＲＣ生成多項式とは異なる第２のＣＲＣ生成多項式は、第２の複数のビットに基づいて第２のＣＲＣを計算する際に使用される。また、図４は、一例として使用される。１つのトランスポートブロックＣＲＣ、すなわち、ＣＲＣ“Ａ”がある。ＣＲＣ生成多項式ｇ_１（ｘ）は、トランスポートブロック内のすべての情報ビットに基づいてＣＲＣ“Ａ”を計算する際に使用され、このようなトランスポートブロックのすべての情報ビットは、図面に示すようにビットストリームＳ_ＴＢで示され、Ｓ_ＴＢ＝Ｓ_１∪Ｓ_２∪Ｓ_３である。３個のコードブロックＣＲＣがあり、すなわち、それぞれＣＲＣ“Ｂ” 、ＣＲＣ“Ｃ”、及びＣＲＣ“Ｄ”である。ｇ_１（ｘ）とは異なる第２のＣＲＣ生成多項式ｇ_２（ｘ）は、コードブロックＣＲＣ“Ｂ”、“Ｃ”、及び“Ｄ”を計算する際に使用される。ＣＲＣ“Ｂ”は、第１のコードブロック内の情報ビットに基づいて計算され、これは、図面に示すようにビットストリームＳ_１として示される。ＣＲＣ“Ｃ”は、第２のコードブロック内の情報ビットに基づいて計算され、これは、図面に示すようにビットストリームＳ_２として示される。ＣＲＣ“Ｄ”は、第３のコードブロック内の情報ビット及びトランスポートブロックＣＲＣ“Ａ”に基づいて計算され、ここで、第３のコードブロック内の情報ビットは、図面に示すようにビットストリームＳ_３として示される。Ｓ_３及び“Ａ”を連結することにより得られたビットストリームをＳ_４として示す。すなわち、Ｓ_４＝Ｓ_３∪“Ａ”である。言い換えれば、ＣＲＣ“Ｄ”は、ビットストリームＳ_４に基づいて計算される。

本実施形態において、第１の複数のビットは、第２の複数のビットのサブセットであってもよい。例えば、ｇ_２（ｘ）は、Ｓ_１に基づいてＣＲＣ“Ｂ”を計算する際に使用され、ｇ_１（ｘ）は、Ｓ_ＴＢに基づいてＣＲＣ“Ａ”を計算する際に使用される。ビットストリームＳ_１は、ビットストリームＳ_ＴＢのサブセットである。

あるいは、第１の複数のビットは、第２の複数のビットのスーパーセットであってもよい。例えば、ｇ_１（ｘ）は、Ｓ_ＴＢに基づいてＣＲＣ“Ａ”を計算する際に使用され、ｇ_２（ｘ）は、Ｓ_２に基づいてＣＲＣ“Ｃ”を計算する際に使用される。ビットストリームＳ_ＴＢは、ビットストリームＳ_２のスーパーセットである。

他の代案として、第１の複数のビットは、第２の複数のビットとオーバーラップされてもよい。例えば、ｇ_１（ｘ）は、Ｓ_ＴＢに基づいてＣＲＣ“Ａ”を計算する際に使用され、ｇ_２（ｘ）は、Ｓ_４に基づいてＣＲＣ“Ｄ”を計算する際に使用される。ビットストリームＳ_ＴＢは、ビットストリームＳ_４とオーバーラップされ、Ｓ_ＴＢ∩Ｓ４＝Ｓ３である。

第１のＣＲＣと第２のＣＲＣとは、相異なる長さを有してもよい。

あるいは、第１のＣＲＣ及び第２のＣＲＣは、同一の長さを有してもよい。例えば、第１のＣＲＣ及び第２のＣＲＣの両方が２４ビットの長さである場合には、ＣＲＣ生成多項式ｇ_１（ｘ）及びｇ_２（ｘ）は、次のように選択されることができる。

あるいは、ＣＲＣ生成多項式ｇ_１（ｘ）及びｇ_２（ｘ）は、次のように選択されることができる。

図６Ａは、トランスポートブロックＣＲＣ計算のためのＣＲＣ生成多項式ｇ_１（ｘ）及びコードブロックＣＲＣ計算のためのＣＲＣ生成多項式ｇ_２（ｘ）を使用する送信器の動作を示す。図６Ｂは、対応する受信器の動作を示す。具体的に、図６Ａに示すような送信器側で、トランスポートブロックＣＲＣは、ＣＲＣ生成ｇ_１（ｘ）を用いて計算され、この後にトランスポートブロックに付加される（ステップ８１０）。このトランスポートブロックは、複数のコードブロックに分割されることができる（ステップ８２０）。複数のコードブロックＣＲＣは、ＣＲＣ生成ｇ_２（ｘ）を用いて計算される（ステップ８３０）。この後に、チャネル符号化（ステップ８４０）及び物理レイヤーハイブリッドＡＲＱ及びレートマッチング（ステップ８５０）が実行される。図６Ｂに示すような受信器側で、データチャネル信号が受信される場合には、まず、物理レイヤーハイブリッドＡＲＱ及びレートマッチングが実行される（ステップ９１０）。この後に、データチャネル信号のコードブロックが復号化される（ステップ９２０）。このコードブロックが正確に復号化されたか否かを確認するために、このコードブロックＣＲＣは、ＣＲＣ生成ｇ_２（ｘ）によりチェックされる（ステップ９３０）。この後に、このコードブロックは、トランスポートブロックに連結される（ステップ９４０）。このトランスポートブロックが正確に復号化されたかを確認するために、ＣＲＣ生成ｇ_１（ｘ）を用いてトランスポートブロックＣＲＣがチェックされる（ステップ９５０）。

しかしながら、本発明で開示された思想がトランスポートブロックＣＲＣ及びコードブロックＣＲＣの計算の範囲に限定されないことに留意しなければならない。例えば、オーバーラッピングビットストリームに基づいて相異なるＣＲＣを計算するために相異なるＣＲＣ生成多項式を使用する思想は、一般的に複数のＣＲＣが存在する場合の他の技術にも適用されることができる。

例えば、図７に示すように、コードブロック分割の前に、トランスポートブロックＣＲＣが演算されない。このトランスポートブロックは、３つのコードブロックに分割される。３つのコードブロックのそれぞれに対してコードブロックＣＲＣが演算される。ＣＢ０＿ＣＲＣは、生成多項式ｇ_１（ｘ）を使用してコードブロック０のビットから導出され、ＣＢ１＿ＣＲＣは、生成多項式ｇ_１（ｘ）を使用してコードブロック１のビットから導出され、ＣＢ２＿ＣＲＣは、ｇ_１（ｘ）とは異なる生成多項式ｇ_２（ｘ）を使用してコードブロック０、コードブロック１、及びコードブロック２のビットから導出される。ＣＢ０＿ＣＲＣは、コードブロック０に対するエラー検出又はターボ復号化反復を中断するために使用されることができ、ＣＢ１＿ＣＲＣは、コードブロック１に対するエラー検出又はターボ復号化反復を中断するために使用されることができ、ＣＢ２＿ＣＲＣは、コードブロック２に対するエラー検出及びターボ復号化反復を中断するために使用されることができる。同時に、ＣＢ２＿ＣＲＣは、全トランスポートブロックに対するエラー検出を提供する。

本発明の思想を外れることなく様々な方式で上述した実施形態を結合することにより様々なバリエーションが得られることができることは明らかである。

Claims (9)

1. 選択された巡回冗長検査生成多項式を用いて、トランスポートブロック内の情報ビットのシーケンスに対するトランスポートブロック巡回冗長検査を計算するステップと、
   前記トランスポートブロック内の情報ビットのシーケンスを少なくとも１つのコードブロックに分割するステップと、
   前記選択された巡回冗長検査生成多項式を用いて、前記少なくとも１つのコードブロックに基づいて少なくとも１つのコードブロック巡回冗長検査を計算し、前記少なくとも１つのコードブロックに前記少なくとも１つのコードブロック巡回冗長検査を付加し、１つのコードブロック巡回冗長検査は、１つの対応するコードブロックに基づいて計算されるステップと、
   少なくとも１つの送信アンテナを介して前記少なくとも１つのコードブロック及び前記少なくとも１つのコードブロック巡回冗長検査を送信し、前記トランスポートブロック内のビットシーケンス及び前記少なくとも１つのコードブロックのビットシーケンスの中の１つは、各対応する巡回冗長検査が計算される前に逆順に整列されるステップと、
   前記トランスポートブロックのビットシーケンスの逆順に基づいて前記トランスポートブロック巡回冗長検査を計算するステップと、
   前記コードブロックのビットシーケンスの元の順序に基づいて前記コードブロック巡回冗長検査を計算するステップと、
   を有することを特徴とする通信方法。
2. 前記トランスポートブロックのビットシーケンスの元の順序に基づいて前記トランスポートブロック巡回冗長検査を計算するステップと、
   前記コードブロックのビットシーケンスの逆順に基づいて前記コードブロック巡回冗長検査を計算するステップと、を有することを特徴とする請求項１に記載の通信方法。
3. 前記トランスポートブロックを前記少なくとも１つのコードブロックに分割する前に、前記トランスポートブロック巡回冗長検査のビットシーケンスとともに前記トランスポートブロックのビットシーケンスを逆順に整列するステップを有することを特徴とする請求項２に記載の通信方法。
4. 前記トランスポートブロックを前記少なくとも１つのコードブロックに分割する前に、前記トランスポートブロック巡回冗長検査のビットシーケンスを逆順に整列することなく、前記トランスポートブロックのビットシーケンスを逆順に整列するステップを有することを特徴とする請求項２に記載の通信方法。
5. 前記トランスポートブロックを前記少なくとも１つのコードブロックに分割した後に、対応するコードブロックのビットシーケンスを逆順に整列するステップを有することを特徴とする請求項２に記載の通信方法。
6. 通信システムにおける無線端末機であって、
   選択された巡回冗長検査生成多項式を用いて、トランスポートブロック内の情報ビットのシーケンスに対するトランスポートブロック巡回冗長検査を計算するトランスポートブロック巡回冗長検査生成器と、
   前記トランスポートブロックの情報ビットのシーケンスを少なくとも１つのコードブロックに分割するコードブロック生成器と、
   前記選択された巡回冗長検査生成多項式を用いて、前記少なくとも１つのコードブロックに基づいて少なくとも１つのコードブロック巡回冗長検査を計算し、前記少なくとも１つのコードブロックに前記少なくとも１つのコードブロック巡回冗長検査を付加し、１つのコードブロック巡回冗長検査は、１つの対応するコードブロックに基づいて計算される、コードブロック巡回冗長検査生成器と、
   前記トランスポートブロック巡回冗長検査生成器及び前記コードブロック巡回冗長検査生成器の中の１つにより対応する巡回冗長検査を計算する前に、前記トランスポートブロックのビットシーケンス及び前記少なくとも１つのコードブロックのビットシーケンスの中の１つを逆順に整列する再整列部と、
   前記少なくとも１つのコードブロック及び前記少なくとも１つのコードブロック巡回冗長検査を送信する少なくとも１つのアンテナと、
   前記トランスポートブロックのビットシーケンスの逆順に基づいて前記トランスポートブロック巡回冗長検査を計算する前記トランスポートブロック巡回冗長検査生成器と、
   前記コードブロックのビットシーケンスの元の順序に基づいて前記コードブロック巡回冗長検査を計算する前記コードブロック巡回冗長検査生成器と、
   を有することを特徴とする無線端末機。
7. 前記トランスポートブロックのビットシーケンスの元の順序に基づいて前記トランスポートブロック巡回冗長検査を計算する前記トランスポートブロック巡回冗長検査生成器と、
   前記コードブロックのビットシーケンスの逆順に基づいて前記コードブロック巡回冗長検査を計算する前記コードブロック巡回冗長検査生成器と、
   を有することを特徴とする請求項６に記載の無線端末機。
8. 前記再整列部は、前記トランスポートブロックを前記少なくとも１つのコードブロックに分割する前に、前記トランスポートブロック巡回冗長検査のビットシーケンスを逆順に整列することなく、前記トランスポートブロックのビットシーケンスを逆順に整列することを特徴とする請求項６に記載の無線端末機。
9. 前記再整列部は、前記トランスポートブロックを前記少なくとも１つのコードブロックに分割した後に、対応するコードブロックのビットシーケンスを逆順に整列することを特徴とする請求項６に記載の無線端末機。

Images