CN104579561A - 一种提高纵差保护性能的编码方法 - Google Patents

Abstract

本发明公开了一种提高纵差保护误码容忍率的编码方法，包括以下步骤，S1，将采样标号、三相电流采样值、三相采样电压值、三相电流实虚部、三相电压实虚部、差动开关量生成差动信息编码；S2，将纵联开关量进行信息编码，生成纵联开关量信息编码；S3，对纵联开关量信息编码生成软件CRC编码；S4，将由纵联开关量信息编码和软件CRC编码组成的纵联信息集成编码放入差动信息编码之后；S5，对差动信息编码和纵联信息集成编码生成硬件CRC校核；S6，按HDLC协议添加帧头和帧尾发送集成信息编码，采用本发明的编码方法，提高了差动保护的误码容忍率。

Description

一种提高纵差保护性能的编码方法

技术领域

本发明属于电力系统继电保护领域，尤其涉及一种提高差动保护误码容忍率的编码方法。

背景技术

高压超高压线路的主保护一般采用利用双端量的纵联保护。线路差动保护具有原理简单、动作速度快、灵敏度高、具有天然的选相能力、不受系统振荡、弱馈等运行方式影响等诸多优点，已成为线路主保护的首选。差动保护常用的突变量瞬时值差动继电器、稳态量差动继电器和零序差动继电器，需要实时交换线路两侧的三相采样电压值、三相电流采样值、同步计算用到的采样标号和差动逻辑判断需要用到的各种开关量，其一帧编码将超过四十五个字节，数据传送量较大，占空比大，相同误码率情况下误帧率较高，因此差动保护对光纤通道质量要求很高。差动保护一般要求通道误码率小于10E-6，有的厂家差动保护在误码大于10-7的情况下就无法正常出口了。部分保护厂家一帧误码或丢失一帧，差动保护要延时一个数据窗长动作，装置不告警；连续丢失两帧，差动保护闭锁三个周波后再开放；严重误码后，需要通道恢复正常收发，连续10s都无严重误码后才能重新开放差动保护。特别是光纤差动保护运用于复用通道后，复用通道涉及光电转换、电光转换的环节，且通道中继节点多，当光缆线路受到外力破坏、接触不良、设备故障等异常条件，误码出现的频率就更高。在通道运行环境较恶劣的场合，如容易遭受台风、冰灾等气候的环境中，光纤通道通信质量下降，通道误码率也大大增加。当误码率较高时，差动保护可能频繁退出，期间若有区内故障，将造成差动拒动或延时动作。同时由于差动保护退出一定时间再恢复后要有一个同步再恢复的过程，这个重新同步的过程需要消耗一到两个周波，导致保护退出时间较长。

相比差动保护，纵联距离保护的原理决定了其存在抗过渡电阻能力低、受系统振荡影响大、跨线故障选相困难等问题。但其优点是对通道的要求较低，仅需传送简单的开关量，受误码影响相对较小。即使通道异常导致纵联保护退出时，通道恢复后马上就能时投入使用，不需要经过重新同步的过程，因此对通道误码的容忍能力强，通道故障主保护退出时间短。纵联保护另一个优点是支持单向工作方式，即一个方向的光纤异常(如断开)，另一个方向的纵联保护可以照常工作，这点对于需要双向同步调整的差动保护是无法比拟的。

综上，差动保护在保护原理上有优势，但对通道要求高。纵联保护原理不如差动保护优越，但对通道要求较低，更能适应复杂通道的场合。但是目前尚没有一种既具备保护原理先进性，同时又对通道要求较低的线路保护原理可供使用。

为将差动和纵联保护优势互补，目前较普遍的做法是在一个保护装置中集成这两种保护，在光差保护中集成适用于载波或公网光纤通道的纵联距离保护。这种做法确保了通道异常导致差动保护退出情况下，仍能有纵联保护完成全线速动，其缺点是增加了第二路信道的投资和维护成本。而且两个保护切换是有延时的，如果在切换过程中发生故障，可能导致保护拒动。

发明内容

本发明的发明目的是：提出一种差动和纵联保护集成编码方法，将差动和纵联集成编码为一整帧数据，采用硬件CRC校核方式，校核整个集成帧的有效性，另给纵联帧增加一个软件CRC校核，使得差动信息编码无效时，纵联信息编码仍然可能有效，同时线路两端纵联和差动保护交互信息可共用一个通道，而无需额外增加通道投资成本。

本发明技术方案如下：

一种提高纵差保护误码容忍率的编码方法，包括以下步骤，

(1)将差动计算所需(同步)采样标号、三相电流采样值、三相采样电压值、三相电流实虚部、三相电压实虚部、差动开关量生成差动信息编码；

(2)将纵联开关量进行信息编码，生成纵联开关量信息编码；

(3)对纵联开关量信息编码生成软件CRC编码(CRC-CCITT编码)；

(4)将由纵联开关量信息编码和软件CRC编码组成的纵联信息集成编码放入差动信息编码之后；

(5)对差动信息编码和纵联信息集成编码生成硬件CRC校核；

(6)按HDLC协议添加7E帧头和7E帧尾发送集成信息编码(差动和纵联集成编码帧)。

较优地，步骤(3)对纵联开关量信息编码生成软件CRC编码，具体包括以下步骤：

(301)将纵联开关量信息编码的信息序列末尾补16个0，组成扩展信息序列；

(302)将所有寄存器的初始值置为0；

(303)寄存器右移一位，高位移出至标志位，低位移入信息位；

(304)判断(303)中的标志位是否为1，若为1，则将寄存器和生成多项式的低16位异或值赋给寄存器，否则，转到步骤(305)；

(305)判断扩展信息序列是否全部输入，若全部输入，则结束，否则转到(303)。

(306)运算结束后，寄存器中的值为软件CRC校验码(所要求的余数)。

采用上述提高纵差保护误码容忍率的编码方法，生成的差动和纵联保护集成编码帧的帧结构如表1，差动和纵联集成编码帧共54个字节：

表1 差动和纵联保护集成编码帧

当差动信息编码和纵联信息集成编码的生成的硬件CRC校核通过时，差动保护信息有效，参与计算和逻辑判断。当硬件CRC校核出错时，若软件CRC通过时，纵联信息码有效，纵联逻辑计算和判断有效；当软件CRC、硬件CRC均出错时，整帧数据不可用，差动和纵联保护均退出。

采用上述编码方法，差动和纵联保护信息集成编码，共用一个信道，同步完成两端数据交换。每个中断交换一帧差动和纵联集成编码帧，接收到整帧编码后，若硬件CRC检查通过，差动信息纵联信息均有效；若硬件CRC检查不通过，则该帧差动信息不可用，检查纵联编码中的软件CRC校验，若软件CRC校验通过，则判定纵联信息可用；若软CRC件校验、硬件CRC校验均不通过，则差动和纵联保护均退出。

差动和纵联保护信息集成编码，无论单路光纤通道或者双路光纤通道均可适用。大大减少了主保护退出运行时间。

相比与现有技术，本发明具有以下优点，本发明将差动和纵联集成编码为一整帧数据，采用硬件CRC校核方式，校核整个集成帧的有效性，另给纵联帧增加一个软件CRC校核，使得差动信息编码无效时，纵联信息编码仍然可能有效，同时线路两端纵联和差动保护交互信息可共用一个通道，而无需额外增加通道投资成本；

采用本发明的编码方法，提高了差动保护的误码容忍率；

进一步地，差动和纵联保护信息集成编码，无论单路光纤通道或者双路光纤通道均可适用。大大减少了主保护退出运行时间。

附图说明

图1为CRC的移位寄存器的工作原理；

图2为本发明纵联开关量信息编码生成软件CRC编码流程示意图；

图3为本发明差动保护和纵联保护功能切换示意图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

以下将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整的描述和讨论，显然，这里所描述的仅仅是本发明的一部分实例，并不是全部的实例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。

为了便于对本发明实施例的理解，下面将结合附图以具体实施例为例作进一步的解释说明，且各个实施例不构成对本发明实施例的限定。

一种提高纵差保护误码容忍率的编码方法，包括以下步骤，

(1)将差动计算所需(同步)采样标号、三相电流采样值、三相采样电压值、三相电流实虚部、三相电压实虚部、差动开关量生成差动信息编码；如表1所示，采样标号、三相电流采样值、三相采样电压值、三相电流实虚部、三相电压实虚部、差动开关量为差动信息编码，其中差动开关量10byte，包括差动信息的各种开关量；三相电流实虚部、三相电压实虚部指电流、电压频域信号的实虚部，每相电量实部2byte，虚部2byte；三相则为实部6byte，虚部6byte；

(2)将纵联开关量进行信息编码，生成纵联开关量信息编码，纵联开关量信息编码1byte，包括A、B、C三相的纵联开关量，纵联开关量信息编码设置在差动信息编码后；

(3)对纵联开关量信息编码生成软件CRC编码，软件CRC编码2byte，放在纵联开关量信息编码之后；

(4)将由纵联开关量信息编码和软件CRC编码组成的纵联信息集成编码放入差动信息编码之后；

(5)对差动信息编码和纵联信息集成编码生成硬件CRC校核，硬件CRC校核(编码)放在软件CRC编码后，为2byte；

(6)按HDLC协议添加7E帧头和7E帧尾发送集成信息编码(差动和纵联集成编码帧，即从帧头到帧尾的整帧)。

如图2所示，步骤(3)对纵联开关量信息编码生成软件CRC编码，具体包括以下步骤：

(301)将纵联开关量信息编码的信息序列末尾补16个0，组成扩展信息序列；

(302)将所有寄存器的初始值置为0；

(303)寄存器右移一位，高位移出至标志位，低位移入信息位；

(304)判断(303)中的标志位是否为1，若为1，则将寄存器和生成多项式的低16位异或值赋给寄存器，否则，转到步骤(305)；

(305)判断扩展信息序列是否全部输入，若全部输入，则结束，否则转到(303)。

(306)运算结束后，寄存器中的值为软件CRC校验码(所要求的余数)。

采用上述提高纵差保护误码容忍率的编码方法，生成的差动和纵联保护集成编码帧的帧结构如表1，差动和纵联集成编码帧共54个字节：

表1 差动和纵联保护集成编码帧

CRC是一类重要的线性分组码，编码和解码方法简单，检错和纠错能力强，在通信领域广泛地用于实现差错控制。CRC校验的基本思想可以简单表述为：在发送端将要传输的k位二进制信息序列，通过一定的规则产生一组r位的二进制的CRC校验码，并将此r位校验码附加到原信息序列后，组成n＝k+r位的发送序列。在接收端以同样的规则检验CRC校验码，从而判断接受信息是否正确。

本文中HDLC协议芯片中的CRC校验由芯片自身硬件构成。目前各保护厂家均采用基于HDLC的异步/同步串口通信芯片，此类芯片采用CRC-CCITT编码原理，CRC-CCITT编码中采用的多项式为x16+x12+x5+1。通过如图1所示的电路可自动给整帧生成一个16位CRC校验码。硬件主要有一个16bit移位寄存器和异或单元组成，每输入一位数据都会与移位寄存器中相应的位进行异或，异或结果保存在相应的位中，并循环移位一位，直到数据输入完毕，再进行16次移位将16bit移位寄存器中的数据依次数出，即得到16位(2byte)CRC校验码。

当差动信息编码和纵联信息集成编码的生成的硬件CRC校核通过时，差动保护信息有效，参与计算和逻辑判断。当硬件CRC校核出错时，若软件CRC通过时，纵联信息码有效，纵联逻辑计算和判断有效；当软件CRC、硬件CRC均出错时，整帧数据不可用，差动和纵联保护均退出。

采用上述编码方法，差动和纵联保护信息集成编码，共用一个信道，同步完成两端数据交换。如图3所示，每个中断交换一帧差动和纵联集成编码帧，接收到整帧编码后，若硬件CRC检查通过，差动信息、纵联信息均有效；若硬件CRC检查不通过，则该帧差动信息不可用，检查纵联编码中的软件CRC校验，若软件CRC校验通过，则判定纵联信息可用；若软硬件CRC校验均不通过，则差动和纵联保护均退出。

差动和纵联保护信息集成编码，无论单路光纤通道或者双路光纤通道均可适用。大大减少了主保护退出运行时间。

为验证采用新编码后的差动保护装置对误码的容忍率，进行了对比试验，在同一误码率、相同的故障情况下，采用常规编码的差动保护装置和采用新的编码方法后的差动保护装置，为确保实验结果的可靠性，相同条件的测试反复，实验证明采用常规编码的差动保护装置在误码率大于1.00E-04时，差动保护装置退出运行了，而采用新的编码方式后的差动保护装置在误码率大于1.00E-04时，仍有纵联保护能够正确快速的出口动作，在误码率大于5.00E-03时，主保护才退出运行，试验结果表明，采用新的编码方式，差动保护的误码容忍率大大提高。

以上仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种提高纵差保护误码容忍率的编码方法，其特征在于：包括以下步骤，

S1，将采样标号、三相电流采样值、三相采样电压值、三相电流实虚部、三相电压实虚部、差动开关量生成差动信息编码； 

S2，将纵联开关量进行信息编码，生成纵联开关量信息编码；

S3，将纵联开关量信息编码生成软件CRC编码；

S4，将由纵联开关量信息编码和软件CRC编码组成的纵联信息集成编码放入差动信息编码之后；

S5，对差动信息编码和纵联信息集成编码生成硬件CRC校核；

S6，按HDLC协议添加帧头和帧尾发送集成信息编码。

2.根据权利要求1所述的提高纵差保护性能的编码方法，其特征在于，当差动信息编码和纵联信息集成编码生成的硬件CRC校核通过时，差动保护信息有效，参与计算和逻辑判断。

3.根据权利要求1所述的提高纵差保护性能的编码方法，其特征在于，当硬件CRC校核出错时，若软件CRC通过时，纵联信息码有效，纵联逻辑计算和判断有效；当软件CRC、硬件CRC均出错时，整帧数据不可用，差动和纵联保护均退出。

4.根据权利要求1所述的提高纵差保护性能的编码方法，其特征在于，差动保护和纵联保护两侧交互的信息共用一个信道。

5.根据权利要求1所述的提高纵差保护性能的编码方法，其特征在于，所述步骤S3对纵联开关量信息编码生成软件CRC编码，具体包括以下步骤：

(301)将纵联开关量信息编码的信息序列末尾补16个0，组成扩展信息序列；

(302)将所有寄存器的初始值置为0；

(303)寄存器右移一位，高位移出至标志位，低位移入信息位；

(304)判断(303)中的标志位是否为1，若为1，则将寄存器和生成多项式的低16位异或值赋给寄存器，否则，转到步骤(305)；

(305)判断扩展信息序列是否全部输入，若全部输入，则结束，否则转到(303)；

(306)运算结束后，寄存器中的值为软件CRC校验码。