KR20100057410A - 듀얼플레이트 방식의 유기전계 발광소자 및 그 합착 방법 - Google Patents
듀얼플레이트 방식의 유기전계 발광소자 및 그 합착 방법 Download PDFInfo
- Publication number
- KR20100057410A KR20100057410A KR1020080116444A KR20080116444A KR20100057410A KR 20100057410 A KR20100057410 A KR 20100057410A KR 1020080116444 A KR1020080116444 A KR 1020080116444A KR 20080116444 A KR20080116444 A KR 20080116444A KR 20100057410 A KR20100057410 A KR 20100057410A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- substrate
- organic light
- adhesive layer
- emitting diode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 230000009977 dual effect Effects 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 221
- 239000012790 adhesive layer Substances 0.000 claims abstract description 81
- 125000006850 spacer group Chemical group 0.000 claims abstract description 37
- 238000005192 partition Methods 0.000 claims abstract description 30
- 230000000903 blocking effect Effects 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 81
- 230000004888 barrier function Effects 0.000 claims description 30
- 150000002484 inorganic compounds Chemical class 0.000 claims description 27
- 229910010272 inorganic material Inorganic materials 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 24
- 150000002894 organic compounds Chemical group 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 239000011247 coating layer Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 239000006229 carbon black Substances 0.000 claims description 4
- 239000002041 carbon nanotube Substances 0.000 claims description 4
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 4
- 239000002159 nanocrystal Substances 0.000 claims description 4
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 4
- 230000035699 permeability Effects 0.000 claims description 4
- 239000004054 semiconductor nanocrystal Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000005086 pumping Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000035515 penetration Effects 0.000 abstract description 5
- 230000001427 coherent effect Effects 0.000 abstract 1
- 238000004088 simulation Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000011575 calcium Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000011370 conductive nanoparticle Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000011345 viscous material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B30—PRESSES
- B30B—PRESSES IN GENERAL
- B30B5/00—Presses characterised by the use of pressing means other than those mentioned in the preceding groups
- B30B5/02—Presses characterised by the use of pressing means other than those mentioned in the preceding groups wherein the pressing means is in the form of a flexible element, e.g. diaphragm, urged by fluid pressure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
- H10K59/1275—Electrical connections of the two substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
본 발명은 유기전계 발광소자에 관한 것으로, 보다 상세하게는 제 1 기판 및 제 2 기판 간의 접촉 안정성 및 소자의 내구성을 향상시킬 수 있는 듀얼플레이트 방식의 유기전계 발광소자에 관한 것이다.
본 발명에 따른 듀얼플레이트 방식의 유기전계 발광소자는 어레이 소자가 형성된 제 1 기판과; 유기발광 다이오드가 형성된 제 2 기판과; 상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과; 상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스페이서와; 상기 제 1 및 제 2 기판을 합착하며, 상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함하는 것을 특징으로 한다.
이 때, 상기 접착층은 화소 영역별로 위치하는 어레이 소자와 유기발광 다이오드를 전기적으로 연결하는 전도성 물질로 이루어진다. 따라서, 본 발명에서는 어레이 소자 형성된 제 1 기판과 유기발광 다이오드가 형성된 제 2 기판 간의 사이 공간에 접착층을 채움으로써 소자의 내구성을 향상시킬 수 있다.
Description
본 발명은 유기전계 발광소자에 관한 것으로, 보다 상세하게는 제 1 기판 및 제 2 기판 간의 접촉 안정성 및 소자의 내구성을 향상시킬 수 있는 듀얼플레이트 방식의 유기전계 발광소자에 관한 것이다.
일반적으로, 평판 표시장치 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류의 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
이러한 특성을 갖는 유기전계 발광소자는 수동 매트릭스 방식과 능동 매트릭스 방식으로 구분된다. 수동 매트릭스 방식에서는 주사선(scan line)과 신호 선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성한다. 이 때, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 능동 매트릭스 방식에서는, 화소를 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소 단위로 온/오프된다. 상기 제 1 전극과 대향하는 제 2 전극은 전면에 형성되어 공통전극이 된다.
그리고, 상기 능동 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 커패시터(storage capacitor: Cst)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선의 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 능동 매트릭스 방식의 유기전계 발광소자가 주로 이용되고 있다.
도 1은 종래에 따른 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도이다.
도시한 바와 같이, 종래에 따른 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소는 스위칭 트랜지스터(Ts), 구동 트랜지스터(Td), 스토리지 캐패시터(Cst) 및 유기발광 다이오드(E)로 이루어진다.
즉, 일 방향으로 형성된 게이트 배선(GL)과, 상기 게이트 배선(GL)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)과, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 각각 형성된다.
또한, 상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 스위칭 트랜지스터(Ts)가 형성되고, 상기 스위칭 트랜지스터(Ts)와 이격된 일 측으로 이와는 전기적으로 연결된 구동 트랜지스터(Td)가 형성된다.
이 때, 상기 구동 트랜지스터(Td)는 유기발광 다이오드(E)와 전기적으로 연결된다. 즉, 상기 유기발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 트랜지스터(Td)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결된다. 상기 전원배선(PL)은 전원전압을 유기발광 다이오드(E)로 전달하는 기능을 한다. 또한, 상기 구동 트랜지스터(Td)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(Cst)가 형성된다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 트랜지스터(Ts)가 턴-온(turn-on) 되고, 데이터 배선(DL)의 신호가 구동 트랜지스터(Td)의 게이트 전극에 전달되어 구동 트랜지스터(Td)의 턴-온으로 이에 연결된 유기발광 다이오드(E)의 전계-전공쌍에 의해 빛이 출력된다. 이 때, 상기 구동 트랜지스터(Td)가 턴-온 상태가 되면, 전원배선(PL)으로부터 유기발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.
또한, 상기 스토리지 커패시터(Cst)는 스위칭 트랜지스터(Ts)가 오프(off) 되었을 때, 상기 구동 트랜지스터(Td)의 게이트 전압을 일정하게 유지시키는 역할 을 함으로써 상기 스위칭 트랜지스터(Ts)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
일반적으로, 이러한 유기전계 발광소자는 하나의 기판에 박막트랜지스터 등의 어레이 소자와 애노드 및 캐소드 전극과 유기 발광층을 포함하는 유기발광 다이오드가 형성되고 있다. 그러나, 적층 구조가 복잡해짐에 따른 단차 불량을 해소하기 위한 일환으로 어레이 소자와 유기전계발광 다이오드를 서로 다른 기판에 구성하고, 이들을 기둥형태의 연결전극으로 연결한 구조를 가지는 듀얼플레이트 방식의 유기전계 발광소자에 대한 연구가 활발히 진행되고 있다.
이하, 첨부한 도면을 참조하여 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자에 대해 설명하도록 한다.
도 2a는 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자를 개략적으로 나타낸 단면도이다.
도시한 바와 같이, 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자(1)는 화상을 구현하는 표시 영역(AA)과, 이를 제외한 비표시 영역(NAA)으로 구분되며 서로 대향 합착된 제 1 기판(5)과 제 2 기판(10)을 포함한다. 상기 제 1 기판(5)과 제 2 기판(10)을 포함하여 패널(30)이라 한다.
상기 표시 영역(AA)은 게이트 배선(도 1의 GL)과 데이터 배선(DL)이 교차하여 정의되는 화소 영역(P)과, 구동 트랜지스터(Td)가 형성되는 구동 영역(Dr)과, 데이터 배선(DL)이 형성되는 데이터 영역(D)으로 세분화된다.
상기 화소 영역(P), 구동 영역(Dr) 및 데이터 영역(D)이 정의된 제 1 기판(5) 상에는 서로 교차하여 화소 영역(P)을 정의하는 게이트 배선 및 데이터 배선(DL)이 형성된다. 상기 게이트 배선 및 데이터 배선(DL)의 교차지점에는 스위칭 트랜지스터(도 1의 Ts)가 형성되고, 상기 스위칭 트랜지스터와 이격된 일측으로는 이와 연결된 구동 트랜지스터(Td)가 형성된다.
또한, 상기 스위칭 트랜지스터와 구동 트랜지스터(Td)를 덮으며, 상기 구동 트랜지스터(Td)의 드레인 전극(34)을 노출하는 드레인 콘택홀(DCH)을 포함하는 보호막(55)이 형성된다. 상기 보호막(55)의 상부로는 드레인 콘택홀(DCH)을 통해 드레인 전극(34)과 접촉된 연결전극(70)이 형성된다.
상기 구동 트랜지스터(Td)는 게이트 전극(25), 반도체층(42), 소스 전극(32) 및 드레인 전극(34)을 포함한다. 상기 반도체층(42)은 순수한 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(40)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(41)을 포함할 수 있다.
한편, 상기 제 2 기판(10)의 하부 면에는 데이터 영역(D)에 대응된 다수의 보조전극(60)이 형성되고, 상기 보조전극(60)의 하부로는 표시 영역(AA)의 전면에 대응하여 제 1 전극(80)이 형성된다. 상기 제 1 전극(80)의 하부로는 화소 영역(P)별로 보조전극(60)을 덮는 버퍼패턴(62)이 형성된다.
또한, 상기 버퍼패턴(62)과 대응된 하부로는 그 단면이 역테이퍼 형상으로 이루어진 다수의 격벽(64)이 형성된다. 상기 다수의 격벽(64)과 이격된 일측으로는 화소 영역(P)별로 패턴드 스페이서(50)가 형성된다. 또한, 상기 다수의 격 벽(64)에 의해 구분된 화소 영역(P)별로 제 1 전극(80)과 접촉된 하부로 유기 발광층(82) 및 제 2 전극(84)이 차례로 형성된다.
이 때, 화소 영역(P) 내에 형성된 유기 발광층(82)은 역테이퍼 형태를 갖는 격벽(64)에 의해 이웃한 화소 영역(P)과 분리되며, 다수의 패턴드 스페이서(50)의 측면 및 하부면을 각각 덮으며 형성된다. 따라서, 상기 다수의 패턴드 스페이서(50)에 의해 제 2 기판(10)에 형성된 제 2 전극(84)과 제 1 기판(5)에 형성된 연결전극(70)은 화소 영역(P)별로 각각 연결된다. 이 때, 상기 제 1 전극(80)과 유기 발광층(82)과 제 2 전극(84)을 포함하여 유기발광 다이오드(E)라 한다.
또한, 상기 제 1 기판(5) 및 제 2 기판(10)의 최외곽 가장자리에는 씰패턴(90)이 형성된다. 이러한 씰패턴(90)은 열경화성 수지 또는 자외선 경화성 수지로 이루어진 씰런트를 스크린 인쇄법을 통해 제 2 기판(10)의 최외곽 네 가장자리를 따라 도포하고 경화하여 일정한 셀 갭을 유지하면서 제 1 기판(5)과 합착된다. 이 때, 상기 씰패턴(90)은 제 1 및 제 2 기판(5, 10)의 일정한 셀 갭을 유지하는 역할과, 제 1 및 제 2 기판(5, 10) 간의 이격된 빈 공간을 진공 상태로 유지하는 역할을 한다.
전술한 종래의 유기전계 발광소자(1)의 경우, 제 1 기판(5)과 제 2 기판(10) 간을 연결전극(70) 없이 전도성 스페이서를 이용하여 구동 트랜지스터(Td)와 유기발광 다이오드(E)를 연결하는 구조로 형성할 수도 있다. 이에 대해서는 이하 첨부한 도면을 참조하여 간략히 설명하도록 한다.
도 2b는 전도성 스페이서를 이용한 콘택 구조를 나타낸 유기전계 발광소자를 개략적으로 나타낸 단면도로, 도 2a와의 중복 설명은 생략하고, 동일한 명칭에 대해서는 동일한 도면 부호를 부여하도록 한다.
도시한 바와 같이, 제 1 기판(5)에는 스위칭 트랜지스터 및 구동 트랜지스터(Td)와, 구동 트랜지스터(Td)의 드레인 전극(34)을 노출하는 드레인 콘택홀(DCH)을 포함하는 보호막(55)이 형성된다.
한편, 제 2 기판(10)의 하부 면에는 표시 영역(AA)의 전면으로 제 1 전극(80)이 형성된다. 상기 제 1 전극(80)의 하부로는 화소 영역(P)별 경계부에 각각 대응하여 다수의 격벽(64)이 형성된다. 또한, 다수의 격벽(64)이 형성된 제 2 기판(10)의 하부면에는 다수의 격벽(64)에 의해 자동적으로 분리된 화소 영역(P)별로 제 1 전극(80)과 접촉하는 유기 발광층(82)과 제 2 전극(84)이 차례로 형성된다.
이 때, 상기 제 1 기판(5)에 형성된 구동 트랜지스터(Td)와 제 2 기판(10)에 형성된 유기발광 다이오드(E)는 화소 영역(P)별로 위치하는 전도성 스페이서(52)에 의해 전기적으로 각각 연결된다.
전술한 도 2a와 도 2b에서 설명한 두 구조의 경우, 모두 외부로부터의 수분이 패널(30) 내부로 유입되는 것을 차단하기 위해 직사각형 형태의 1 기판(5)과 제 2 기판(10) 간의 최외곽 네 가장자리를 따라 도포된 씰패턴(90)을 통해 제 1 및 제 2 기판(5, 10) 간을 밀봉하게 된다. 이러한 씰패턴(90)에 의해 그 최외곽 네 가장자리를 제외한 패널(30)의 내부 공간에 있어서는 제 1 기판(5)에 형성된 어레이 소자와 제 2 기판(10)에 형성된 유기발광 다이오드(E) 간에 일정한 간격이 이격된 상 태로 배치된다.
특히, 제 1 기판(5)과 제 2 기판(10)의 사이 공간은 진공 상태의 빈 공간으로 존재하게 된다. 이러한 구성은 외부로부터의 충격에 매우 취약하여 제 1 기판(5) 및 제 2 기판(10) 간의 접촉 불량을 빈번히 발생시키는 요인으로 작용하게 된다. 이 때, 제 1 및 제 2 기판(5, 10)을 합착하는 씰패턴(90)의 경계면을 타고 수분이 유입되는 문제로 인해 온도 80℃, 습도 95%의 분위기에서 실험한 결과 200시간 정도에서 점등 불량의 다발이 발생되었다. 이러한 이유로 장수명화를 구현하는 데 어려움이 따른다.
이를 해결하기 위한 일환으로, 유기발광 다이오드(E)의 제 2 전극(84)이 노출되는 것을 차폐하기 위한 목적으로 패시베이션층이나 칼슘, 마그네슘, 알루미늄 등의 금속층(미도시)을 더 형성하는 구조에 대한 연구가 진행되고 있다. 이 때, 패시베이션층이나 금속층을 추가적으로 형성하는 구조는 화소 영역(P)에 대응된 제 2 전극(84)을 완전히 차폐할 수는 있으나, 이를 제외한 부분, 특히 격벽(64)이나 패턴드 스페이서(50)가 형성되는 주변부에서는 외부로터의 수분 침투를 효과적으로 차단하는 것이 불가능하다는 단점이 있다.
또한, 제 2 전극(84)의 하부로 패시베이션층이나 금속층을 형성하기 위한 증착 공정시, 수 μm이하의 먼지나 이물질이 제 2 기판(10)에 빈번히 부착되는 문제가 있다. 이는 쇼트 불량에 따른 암점으로 작용하여 생산 수율을 급격히 저해하는 요인이 된다.
이외에도, 듀얼플레이트 방식의 유기전계 발광소자(1)를 중/대형화할 경우, 패널(30)의 중앙부와 외곽부에서의 노광량의 차이로 인해 패널(30) 전체의 패턴드 스페이서(50)의 높이를 정밀하게 제어하는 데 어려움이 따르게 된다. 이는 패널(30) 내부의 일부 화소 영역(P)에서 접촉 불량을 야기하는 요인으로 작용하여 생산 수율을 급격히 저해하는 요인으로 작용한다.
종합해보면, 최근에는 계속적인 재료 및 공정 기술의 발달로 패널의 크기가 점점커지는 대면적화를 시도하고 있으나, 전술한 구조는 기계적인 특성이 현저히 떨어지는 문제에 기인하여 대면적화를 실현하는 데 한계에 봉착한 상황이다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 듀얼플레이트 방식의 유기전계 발광소자에 있어서, 제 1 및 제 2 기판 간의 접촉 안정성과 소자의 내구성을 향상시키는 것을 통해 생산 수율은 높이고, 소자의 수명은 연장시키는 것을 제 1 목적으로 한다.
또한, SPE(Solid Phase Encapsulation) 합착 기술의 적용으로 듀얼플레이트 방식의 유기전계 발광소자의 패널 크기를 점진적으로 확장하는 대면적화를 실현하는 것을 제 2 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자는 어레이 소자가 형성된 제 1 기판과; 유기발광 다이오드가 형성된 제 2 기판과; 상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과; 상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스페이서와; 상기 제 1 및 제 2 기판을 합착하며, 상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함하는 것을 특징으로 한다.
이 때, 상기 접착층의 비저항은 6ㅧ 106Ωcm 이하, 상기 접착층의 열전도도는 0.19W/mK 이상, 상기 접착층의 투습도는 1000g/m 이하인 것을 특징으로 한다. 또한, 상기 접착층의 두께는 10nm 이상인 것을 특징으로 한다.
상기 접착층은 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 전기적으로 연결하는 전도성 물질로 이루어진다. 상기 접착층은 무기 화합물을 기본 베이스 물질로 하고, 상기 무기 화합물에 유기 화합물이나 유기 및 무기 화합물의 혼합물로 이루어진 것을 특징으로 한다.
이 때, 상기 무기 화합물은 카본 블랙, 카본 나노튜브, 반도체 나노결정, 금속 나노결정을 포함한다. 상기 유기 화합물은 펜타센 계열, PPV(poly<p-phenylen vinylene>)계열의 물질을 포함한다. 상기 접착층은 필름 형태로 제작된 것을 특징으로 한다. 또한, 상기 무기 화합물은 두 종류 이상이 포함되도록 혼합된 것을 특징으로 한다.
상기 접착층의 무기 화합물에 대한 유기 화합물 또는 유기 및 무기 화합물의 혼합물의 비율은 1wt% 이상인 것을 특징으로 한다. 상기 어레이 소자는 게이트 배선 및 데이터 배선과, 스위칭 트랜지스터 및 구동 트랜지스터와, 상기 구동 트랜지스터의 드레인 전극과 연결된 연결전극을 포함한다.
상기 유기발광 다이오드는 제 1 전극과 유기 발광층과 제 2 전극을 포함한다. 이 때, 상기 연결전극은 상기 패턴드 스페이서에 의해 상기 제 2 기판에 형성된 제 2 전극과 개별적으로 연결된 것을 특징으로 한다. 상기 다수의 패턴드 스페이서는 전도성 물질로 이루어진다.
전술한 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자는 어레이 소자가 형성된 제 1 기판과; 유기발광 다이오드가 형성된 제 2 기판과; 상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과; 상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스페이서와; 상기 제 1 및 제 2 기판의 최외곽 가장자리를 따라 도포된 씰패턴과; 상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함하는 것을 특징으로 한다.
또한, 전술한 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자는 어레이 소자가 형성된 제 1 기판과; 유기발광 다이오드가 형성된 제 2 기판과; 상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과; 상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스 페이서와; 상기 제 1 및 2 기판의 노출된 측단면과, 상기 제 1 및 제 2 기판의 최외곽 외주면을 감싸는 씰패턴과; 상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함할 수 있다.
이 때, 상기 씰패턴은 제 1 및 제 2 기판의 노출된 측 단면을 따라 도포된 제 1 씰패턴과, 상기 제 1 씰패턴과는 일체로 제 1 및 제 2 기판의 최외곽 외주면을 감싸는 제 2 및 제 3 씰패턴을 포함한다.
또한, 전술한 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자는 어레이 소자가 형성된 제 1 기판과; 유기발광 다이오드가 형성된 제 2 기판과; 상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과; 상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스페이서와; 상기 제 1 및 제 2 기판의 최외곽 가장자리를 따라 제 1 및 제 2 홈을 가지며, 상기 제 1 및 제 2 홈에 대응된 부분을 따라 상기 제 1 및 제 2 기판을 합착하는 씰패턴과; 상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함할 수 있다.
이 때, 상기 제 1 홈은 제 1 기판의 최외곽 가장자리를 따라, 상기 제 2 홈은 상기 제 1 홈과 대응되는 위치에서 제 2 기판의 최외곽 가장자리를 따라 형성된 것을 특징으로 한다. 상기 제 1 및 제 2 홈은 그루브 형태로 형성된다.
전술한 목적을 달성하기 위한 본 발명의 제 3 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자는 어레이 소자가 형성된 제 1 기판과; 유기발광 다이오 드가 형성된 제 2 기판과; 상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과; 상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스페이서와; 상기 제 2 기판의 최외곽 가장자리 하부면에 대응된 다수의 차단막 패턴과; 상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함하는 것을 특징으로 한다.
이 때, 상기 다수의 차단막 패턴 간에는 일정한 이격거리를 두고 설계된다. 상기 다수의 차단막 패턴은 격벽 또는 패턴드 스페이서와 동일층 동일 물질로 형성될 수 있다. 또한, 상기 다수의 차단막 패턴의 하부면을 감싸는 다수의 금속 코팅층이 더 형성된다.
또한, 전술한 목적을 달성하기 위한 본 발명의 제 3 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자는 어레이 소자가 형성된 제 1 기판과; 유기발광 다이오드가 형성된 제 2 기판과; 상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과; 상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스페이서와; 상기 제 1 및 제 2 기판의 최외곽 가장자리 상부 및 하부면에 각각 대응된 다수의 제 1 및 제 2 차단막 패턴과; 상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함할 수 있다.
이 때, 상기 다수의 제 1 차단막 패턴과 다수의 제 2 차단막 패턴은 교대로 배치되는 것을 특징으로 한다. 상기 다수의 제 1 및 제 2 차단막 패턴의 상부 및 하부면을 덮는 제 1 및 제 2 금속 코팅층이 더 형성된다.
전술한 목적을 달성하기 위한 본 발명에 따른 SPE 공정 장비는 밀폐된 제 1 영역을 정의하는 제 1 챔버와; 상기 제 1 영역과 구분되는 제 2 영역을 정의하는 제 2 챔버와; 상기 제 1 챔버와 제 2 챔버의 사이 공간에 위치하는 중간 패드와; 상기 제 1 챔버와 제 2 챔버 각각의 일 측에 구비되는 제 1 및 제 2 포트를 포함하는 것을 특징으로 한다.
이 때, 상기 중간 패드는 실리콘으로 이루어진다. 상기 제 1 챔버의 하부로 가열 수단이 더 장착된 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 합착 방법은 제 1 챔버는 대기압 상태, 제 2 챔버는 진공 상태로 설정하는 단계와; 상기 제 1 챔버의 내부로 어레이 소자가 형성된 제 1 기판과 유기발광 다이오드가 형성된 제 2 기판을 위치 정렬하는 단계와; 상기 제 1 기판의 상부 전면으로 접착층을 도포 또는 부착하는 단계와; 상기 제 1 기판과 제 2 기판을 접촉하는 단계와; 상기 제 1 챔버의 일측에 위치하는 제 1 포트를 이용한 펌핑 공정으로 상기 제 1 챔버의 내부를 진공 상태로 변환시키는 단계와; 상기 제 2 챔버의 일측에 위치하는 제 2 포트를 이용한 배기 공정으로 상기 제 1 챔버의 내부를 대기압 상태로 변환시킴과 동시에 상기 제 1 챔버의 하측에 위치하는 가열 수단을 가동하는 단계를 포함하는 것을 특징으로 한다.
이 때, 상기 가열 수단을 가동하는 단계시, 상기 제 1 기판의 표면은 60 ~ 150℃로 유지하는 것을 특징으로 한다.
본 발명에서는 첫째, 어레이 소자 형성된 제 1 기판과 유기발광 다이오드가 형성된 제 2 기판 간의 사이 공간에 접착층을 채움으로써 소자의 내구성을 향상시킬 수 있다.
둘째, 패널 외부로부터의 수분 침투를 차단하는 것을 통해 소자의 수명을 연장시킬 수 있다.
셋째, 접착층 내에 전도성 나노 입자를 분사시킴으로써 제 1 기판과 제 2 기판 간의 접촉 안정성을 확보할 수 있고, 나아가 대면적화에 적극적으로 대응할 수 있다.
넷째, 상부 발광식 구조의 채택으로 설계가 용이하고 고개구율 및 고해상도를 구현할 수 있다.
--- 제 1 실시예 ---
본 발명의 제 1 실시예는 어레이 소자가 형성된 제 1 기판과 유기발광 다이오드가 형성된 제 2 기판 간의 이격된 사이 공간과 전면으로 전도성과 점성을 가지는 물질로 이루어진 접착층을 채운 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 제 1 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자에 대해 설명하도록 한다.
도 3은 본 발명의 제 1 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소 자를 나타낸 단면도이다.
도시한 바와 같이, 본 발명의 제 1 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자(101)는 화상을 구현하는 표시 영역(AA)과, 이를 제외한 비표시 영역(NAA)으로 구분되며 서로 대향 합착된 제 1 기판(105)과 제 2 기판(110)을 포함한다. 상기 제 1 기판(105)과 제 2 기판(110)의 사이 공간으로는 접착층(120)이 채워진다. 이 때, 제 1 기판(105), 제 2 기판(110) 및 접착층(120)을 포함하여 패널(130)이라 한다.
상기 표시 영역(AA)은 게이트 배선(미도시)과 데이터 배선(DL)이 교차하여 정의되는 화소 영역(P)과, 구동 트랜지스터(Td)가 형성되는 구동 영역(Dr)과, 데이터 배선(DL)이 형성되는 데이터 영역(D) 등으로 세분화된다.
상기 화소 영역(P), 구동 영역(Dr) 및 데이터 영역(D)이 정의된 제 1 기판(105) 상에는 서로 교차하여 화소 영역(P)을 정의하는 게이트 배선 및 데이터 배선(DL)을 형성한다. 상기 게이트 배선 및 데이터 배선(DL)의 교차지점에는 스위칭 트랜지스터(미도시)를 형성하고, 상기 스위칭 트랜지스터와 이격된 일측으로는 이와 연결된 구동 트랜지스터(Td)를 형성한다.
또한, 상기 스위칭 트랜지스터와 구동 트랜지스터(Td)를 덮으며, 구동 트랜지스터(Td)의 드레인 전극(134)을 노출하는 드레인 콘택홀(DCH)을 포함하는 보호막(155)을 형성한다. 상기 보호막(155)의 상부로는 드레인 콘택홀(DCH)을 통해 드레인 전극(134)과 접촉된 연결전극(170)을 형성한다.
상기 보호막(155)은 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 구성되며, 필요에 따라서는 벤조싸이클로부텐(benzocyclobutene)과 포토 아크릴(photo acryl)을 포함하는 유기절연물질 그룹 중 선택된 하나로 형성될 수 있다.
상기 연결전극(170)은 제 1 층(170a)과 제 2 층(170b)이 차례로 적층된 이중층으로 형성할 수 있다. 이 때, 제 1 층(170a)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중에서, 상기 제 2 층(170b)은 몰리브덴(Mo)이나 몰리브덴 합금(MoNd)을 포함하는 도전성 물질 그룹 중에서 각각 선택될 수 있다.
상기 구동 트랜지스터(Td)는 게이트 전극(125), 반도체층(142), 소스 전극(132) 및 드레인 전극(134)을 포함할 수 있다. 이 때, 상기 반도체층(142)은 순수한 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(140)과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(141)을 포함할 수 있다. 또한, 반도체층(142)은 다결정 실리콘으로 이루어진 단일층으로 형성하는 것도 무방하다.
한편, 상기 제 2 기판(110)의 하부 면에는 데이터 영역(D)에 대응하여 다수의 보조전극(160)을 형성한다. 상기 보조전극(160)의 하부로는 표시 영역(AA)의 전면을 덮는 제 1 전극(180)을 형성한다. 상기 제 1 전극(180)의 하부로는 화소 영역(P)별로 대응된 보조전극(160)을 덮는 버퍼패턴(162)을 형성한다.
상기 보조전극(160)은 몰리브덴과 몰리브덴 합금을 포함하는 도전성 물질 그룹 중 선택된 하나로, 상기 제 1 전극(180)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)와 같은 일함수가 비교적 높은 투명한 도전성 물질 그룹 중 선택될 수 있다. 이 때, 상기 보조전극(160)은 비교적 저항이 큰 물질로 이루어진 제 1 전극(180)의 저항값을 낮추기 위해 형성되는 것으로, 필요에 따라서는 생략할 수도 있다.
또한, 상기 버퍼패턴(162)과 대응된 하부로는 그 단면이 역테이퍼 형상으로 이루어진 다수의 격벽(164)을 형성한다. 상기 다수의 격벽(164)과 이격된 일측으로는 화소 영역(P)별로 일대일 대응된 패턴드 스페이서(150)를 형성한다. 또한, 상기 다수의 격벽(164)에 의해 자동적으로 분리된 화소 영역(P)별로는 제 1 전극(180)의 하부로 이와 대응되도록 접촉된 유기 발광층(182)과 제 2 전극(184)이 차례로 형성된다.
이 때, 화소 영역(P) 내에 형성된 유기 발광층(182)은 역테이퍼 형태를 갖는 격벽(164)에 의해 이웃한 화소 영역(P)과 분리되며, 패턴드 스페이서(150)의 측면 및 하부면을 덮으며 형성된다. 상기 유기 발광층(182)은 화소 영역(P)별로 적색, 녹색, 청색을 발광하는 유기물질로 이루어지도록 설계하여 풀 컬러(full color)를 구현할 수 있다.
또한, 도면으로 상세히 제시하지는 않았지만, 상기 제 2 전극(184)은 삼중층의 구조로 형성될 수 있는 바, 제 1 층은 알루미늄(Al)이나 알루미늄 합금(AlNd)으로, 제 2 층은 은(Ag)으로, 상기 제 3 층은 칼슘(Ca)으로 각각 이루어질 수 있다. 이 때, 상기 제 1 층은 유기 발광층(182)과, 제 3 층은 연결전극(170)과 각각 접촉되도록 구성하는 것이 바람직하다. 이 때, 상기 제 1 전극(180)과 유기 발광층(182)과 제 2 전극(184)을 포함하여 유기발광 다이오드(E)라 한다.
또한, 상기 유기 발광층(182)과 애노드 전극의 역할을 하는 제 1 전극(180) 사이에는 정공수송층(hole transporting layer)과 정공주입층(hole injection layer)을, 상기 유기 발광층(182)과 캐소드 전극으로의 역할을 하는 제 2 전극(184) 사이에 전자주입층(electron injection layer) 및 전자수송층(electron transporting layer)을 더욱 형성할 수도 있다.
또한, 상기 제 1 기판(105)과 제 2 기판(110)의 이격된 사이 공간과 전면으로 접착층(120)이 채워진다. 이 때, 상기 접착층(120)은 제 1 기판(110) 또는 제 2 기판(105)과 대응되는 면적으로, 제 1 및 제 2 기판(105, 110) 간의 이격된 사이 공간에 빈 공간이 없도록 완벽하게 충진된다. 또한, 접착층(120)은 필름 형태로 제작하고 라미레이션 방식으로 접착할 수도 있다.
상기 접착층(120)은 화소 영역(P)별로 위치하는 어레이 소자와 유기발광 다이오드(E)를 전기적으로 연결하는 전도성 물질로 이루어진다. 또한, 이러한 접착층(120)은 점성 및 접착 특성을 가지는 물질이 혼합된 형태로 제작될 수 있다.
상기 점착층(120)은 무기 화합물을 기본 베이스 물질로 하고, 무기 화합물에 유기 화합물이나 유기 및 무기 화합물의 혼합물로 이루어질 수 있다. 이러한 무기 화합물은 전기 전도도를 가지는 물질로 이루어진다. 이러한 무기 화합물은 카본 블랙(carbon black), 카본 나노튜브(carbon nanotube), 반도체 나노결 정(semiconductor nanocrystal), 금속 나노결정(metal nanocrystal) 등을 포함할 수 있다. 이 때, 상기 무기 화합물은 두 종류 이상을 포함할 수 있다.
또한, 상기 유기 화합물은 펜타센 계열, PPV(poly<p-phenylen vinylene>)계열의 물질 그룹 중에서 선택될 수 있다. 상기 점착층(120)의 무기 화합물에 대한 유기 화합물 또는 유기 및 무기 화합물의 혼합물의 비율은 1wt% 이상이 함유되도록 한다.
특히, 상기 접착층(120)의 비저항은 6ㅧ 106Ωcm 이하, 열전도도는 0.19W/mK 이상, 투습도는 1000g/m 이하인 것을 특징으로 한다. 이러한 접착층(120)의 두께는 10nm 이상으로 형성하는 것이 바람직하다.
전술한 구성에서 특징적인 것은 제 1 기판(105) 및 제 2 기판(110)의 내부 전면으로 전도성, 점성 및 접착 특성을 가지는 접착층(120)을 이용하여 제 1 및 제 2 기판(105, 110)을 대향 합착하는 것을 통해 패널(130)의 내구성을 향상시킬 수 있고, 나아가 대면적화에 적극적으로 대응해 나갈 수 있는 효과가 있다.
따라서, 본 발명의 제 1 실시예에서는 첫째, 어레이 소자가 형성된 제 1 기판과 유기발광 다이오드가 형성된 제 2 기판 간의 사이 공간에 접착층을 채움으로써 소자의 내구성을 향상시킬 수 있다. 둘째, 패널 외부로부터의 수분 침투를 차단하는 것을 통해 소자의 수명을 연장시킬 수 있다.
셋째, 접착층 내에 전도성 나노 입자를 분사시키는 방식으로 제 1 기판의 어레이 소자와 제 2 기판의 유기발광 다이오드를 연결하므로, 접촉 안정성의 확보로 대면적화에 적극적으로 대응해 나갈 수 있다.
도 4a와 도 4b는 본 발명의 제 1 실시예에 따른 각각의 시뮬레이션이고, 도 4c는 본 발명의 제 1 실시예에 따른 구동 트랜지스터의 I-V 특성을 나타낸 그래프이고, 도 4d는 점등 상태를 나타낸 시뮬레이션이다.
도 4a는 투명 유리만으로 이루어진 제 1 기판(105)의 상부로 접착층(120)을 형성하고, 제 1 전극(180)과 제 1 높이(t1)로 설계된 격벽(164)이 차례로 형성된 제 2 기판(110) 간의 합착 상태를 SEM을 이용하여 나타낸 도면이다. 또한, 도 4b는 투명 유리만으로 이루어진 제 1 기판(110)의 상부로 접착층(120)을 형성하고, 제 1 전극(180)과 제 2 높이(t2)로 설계된 패턴드 스페이서(150)가 형성된 제 2 기판(110) 간의 합착 상태를 SEM을 이용하여 나타낸 도면이다. 일반적으로, 제 1 높이(t1)는 2μm, 제 2 높이(t2)는 3μm로 각각 형성하고 있다.
도 4a와 도 4b에 도시한 바와 같이, 대향 합착된 제 1 기판(105) 및 제 2 기판(110)의 사이 공간으로 접착층(120)이 채워질 경우, 제 1 높이(t1)로 설계된 격벽(164)은 제 2 높이(t2)로 설계된 패턴드 스페이서(150)에 의해 제 1 기판(110)과 일정한 이격 거리, 즉 1μm의 이격 거리를 유지하게 된다. 한편, 제 2 높이(t2)로 설계된 패턴드 스페이서(150)는 제 1 기판(105)과 직접적으로 맞닿게 된다.
다시 말해, 격벽(164)과 제 1 기판(105) 간의 이격 공간에 대응하여 접착층(120)이 빽빽이 충진되는 데 반해, 패턴드 스페이서(150)와 제 1 기판(105) 간의 맞닿는 부분에서는 접착층(120)이 떨어져 나간 것을 확인할 수 있다. 특히, 점착 층(120)은 수평 방향 보다는 수직 방향으로의 전도성이 우수한 특성을 보이기 때문에 격벽(164)이 위치하는 부분은 비전도성을 유지하게 된다. 따라서, 화소 영역(도 3의 P)별 개별 구동이 가능해진다.
따라서, 본 발명의 제 1 실시예에서는 화소 영역별로 위치하는 패턴드 스페이서를 통해 구동 트랜지스터와 접촉된 연결전극과 유기발광 다이오드의 제 2 전극 간의 개별 접촉을 할 수 있다.
도 4c에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 구동 트랜지스터의 I-V 특성을 나타낸 것으로, 전류가 상승할 수록 전압 또한 선형적으로 증가하는 것을 확인할 수 있다. 또한, 도 4d는 본 발명의 제 1 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자의 점등 상태를 나타낸 시뮬레이션으로, 점등시 이상이 없다는 것을 확인하였다. 특히, 도 4d의 시뮬레이션에서는 제 1 및 제 2 기판의 전면으로 청색(B)을 발광하는 유기물질로 이루어진 유기 발광층만을 형성한 상태에서의 점등 상태를 나타낸 것이다.
따라서, 듀얼플레이트 방식의 유기전계 발광소자에 전도성을 가지는 접착층을 개재하는 것을 통해 종래와 동일한 수준의 구동 특성을 확보할 수 있다.
따라서, 제 1 기판 및 제 2 기판 간의 이격된 공간에 접착층이 채워지므로 패널의 내구성을 향상시킬 수 있을 뿐만 아니라, 투습이나 수분의 침투를 효과적으로 방지하는 것이 가능한 장점이 있다. 그 결과, 유기발광 다이오드의 수명을 연장시킬 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 합착 장비 및 공정에 대해 설명하도록 한다. 이 때, 본 발명에서는 SPE(Solid Phase Encapsulation) 합착 기술이 이용되는 것을 특징으로 한다.
도 5a 내지 도 5d는 본 발명에 따른 합착 방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도이다.
도 5a에 도시한 바와 같이, 본 발명에 따른 SPE 공정 장비(103)는 밀폐된 제 1 영역(A1)을 정의하는 제 1 챔버(135)와, 상기 제 1 챔버(135)와는 중간 패드(165)를 사이에 두고 제 1 영역(A1)과 구분되며 제 2 영역(A2)을 정의하는 제 2 챔버(136)를 포함한다. 이 때, 제 1 챔버(135)와 제 2 챔버(136)는 각각의 일 측에 구비되는 제 1 및 제 2 포트(R1, R2)를 통해 대기 상태와 진공 상태를 선택적으로 변화시킬 수 있다.
상기 제 1 챔버(135)와 제 2 챔버(136)는 석영으로, 중간 패드(135)는 실리콘(Si)으로 이루어질 수 있다. 또한, 상기 제 1 챔버(135)의 하부로는 가열 수단(112)이 더 구비된다. 이러한 가열 수단(112)으로는 코일이나 유도 히터 등이 이용될 수 있다.
전술한 구성을 가지는 SPE 공정 장비를 이용한 합착 방법에 대해 설명하면 다음과 같다.
우선, 스위칭 트랜지스터와 구동 트랜지스터를 포함하는 어레이 소자가 형성된 제 1 기판(105)과 유기발광 다이오드가 형성된 제 2 기판(110)을 제 1 챔버(105)의 내부로 위치 정렬하는 단계를 진행한다. 이 때, 제 1 기판(105)과 제 2 기판(110)은 일정한 이격거리를 유지하며 대향하도록 배치될 수 있다. 특히, 제 1 챔버(135)의 내부는 대기압 상태, 상기 제 2 챔버(136)의 내부는 진공 상태로 각각 유지된다.
이 때, 상기 제 1 기판(105)의 상부 전면으로 접착층(120)을 도포하는 단계를 진행한다. 상기 접착층(120)을 도포하는 방법으로는 스핀 코팅법, 잉크젯 방법, 스크린 프린팅법 중에서 선택될 수 있다. 또한, 필름 형태로 제작된 접착층(120)을 라미레이션 방식으로 접착하는 방식이 이용될 수도 있다. 이 때, 상기 제 1 기판(105)의 상부 전면으로 접착층 물질을 도포하는 단계는 제 1 챔버(135) 내부로 이송하기 이전 단계에 진행할 수도 있다.
상기 접착층(120)은 어레이 소자와 유기발광 다이오드를 전기적으로 연결하는 전도성 물질로 이루어진다. 또한, 이러한 접착층(120)은 점성 및 접착 특성을 가지는 물질이 혼합된 형태로 제작될 수 있다.
상기 접착층(120)은 무기 화합물을 기본 베이스 물질로 하고, 무기 화합물에 유기 화합물이나 유기 및 무기 화합물의 혼합물로 이루어질 수 있다. 이러한 무기 화합물은 카본 블랙(carbon black), 카본 나노튜브(carbon nanotube), 반도체 나노결정(semiconductor nanocrystal), 금속 나노결정(metal nanocrystal) 등을 포함할 수 있다. 이 때, 상기 무기 화합물은 두 종류 이상을 포함할 수 있다.
또한, 상기 유기 화합물은 펜타센 계열, PPV(poly<p-phenylen vinylene>)계열의 물질 그룹 중에서 선택될 수 있다. 상기 점착층(120)의 무기 화합물에 대한 유기 화합물 또는 유기 및 무기 화합물의 혼합물의 비율은 1wt% 이상이 함유되도록 한다.
특히, 상기 접착층(120)의 비저항은 6ㅧ 106Ωcm 이하, 열전도도는 0.19W/mK 이상, 투습도는 1000g/m 이하인 것을 특징으로 한다. 이러한 접착층(120)의 두께는 10nm 이상으로 형성하는 것이 바람직하다.
다음으로, 도 5b에 도시한 바와 같이, 제 1 기판(105)의 상부 전면으로 접착층(120)을 접착하는 단계가 완료되면, 상기 제 1 기판(105)과 이격된 상부에 위치하는 제 2 기판(110)을 위치 정렬한 상태에서 제 1 기판(105)과 접촉시키는 단계를 진행한다. 이 때, 제 1 챔버(135)와 제 2 챔버(136)의 내부 공간은 대기압 상태와 진공 상태를 각각 유지하게 된다.
도 5c에 도시한 바와 같이, 제 1 기판(105)과 제 2 기판(110)이 접촉되면, 제 1 포트(R1)를 이용한 펌핑 공정으로 제 1 챔버(135)의 내부를 수 mtorr의 진공 상태로 변환시키는 단계를 진행한다.
도 5d에 도시한 바와 같이, 제 1 챔버(135)의 내부가 수 mtorr 이하의 진공도를 유지하게 되면, 제 2 챔버(136)의 제 2 포트(R2)를 이용한 배기 공정으로 제 1 영역(A1)을 대기압 상태로 변환시켜 준다. 이 때, 배기 공정시 진공 상태로 유지되고 있던 제 2 영역(A2)은 제 2 챔버(136) 외부의 대기압과의 압력 차이 및 중력에 의해 중간 패드(165)를 아래로 볼록한 형태로 휘게 한다.
이 때, 순간적인 배기 공정에 의한 외부로부터의 압력이 중간 패드(165)와 제 2 기판(110)에 충분히 전달되면, 제 2 기판(110), 접착층(120) 및 제 1 기 판(105)으로 이러한 힘이 그대로 전가된다. 따라서, 전술한 공정에 의해 접착 특성을 가지는 접착층(120)은 제 1 기판(105) 및 제 2 기판(110)을 견고히 합착시킬 수 있게 된다. 특히, 제 1 포트(R1)를 배기시키는 과정과 동시에 가열 수단(1105)을 가동하여 제 1 기판(105)의 표면을 60 ~ 150℃로 유지하게 된다.
이 때, 열과 압력을 동시에 가하는 이유는 제 1 및 제 2 기판(105, 110)의 사이 공간에 채워진 접착층(120)이 유동성을 가지도록 하기 위함이다. 위와 같은 공정으로 접착층(120)은 제 1 및 제 2 기판(105, 110) 간의 빈 공간이 발생하지 않으면서 최대한 얇게 형성된다.
도면으로 제시하지는 않았지만, 중간 패드(165)를 이용하여 압력을 가하는 공정을 먼저 진행하고 나서, SPE 공정 장비(103)와 별도로 구비된 오븐(미도시)에서 60 ~ 150℃에서 경화 공정을 진행할 수도 있다.
이상으로, 본 발명에 따른 SPE 합착 공정이 완료된다.
--- 제 2 실시예 ---
본 발명의 제 2 실시예는 제 1 기판 및 제 2 기판의 사이 공간은 접착층으로 채우고, 제 1 기판 및 제 2 기판의 최외곽 가장자리는 씰패턴을 형성하는 것을 통해, 외부로부터의 투습에 보다 효과적으로 대응할 수 있는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 제 2 실시예에 대해 설명하도록 한다.
도 6a, 도 6b, 도 6c는 본 발명의 제 2 실시예에 따른 유기전계 발광소자를 개략적으로 나타낸 각각의 단면도이다. 이 때, 제 1 실시예와 동일한 명칭에 대해서는 도면 번호에 100을 더하여 나타내도록 하고, 중복 설명은 생략한다.
도 6a는 제 2 기판(210)과 접촉된 하부 최외곽 가장자리를 따라 제 1 기판(205)과 제 2 기판(210)을 합착하는 씰패턴(290)을 형성하고, 상기 씰패턴(290)에 둘러싸인 내부 공간에 접착층(220)을 채워 넣은 것을 특징으로 한다.
즉, 전술한 구성은 제 1 기판(205)과 제 2 기판(210)의 최외곽 가장자리를 씰패턴(290)에 의해 합착하고, 씰패턴(290)에 둘러싸인 내부 공간에는 접착층(220)이 채워 넣은 것을 특징으로 한다.
또한, 도 6b는 제 1 및 2 기판(210)의 노출된 측단면과, 제 1 및 제 2 기판(205, 210)의 최외곽 외주면을 감싸는 씰패턴(290)을 형성하고, 제 1 기판(205)과 제 2 기판(210)의 내부 공간으로는 접착층(220)을 채워 넣은 것을 특징으로 한다. 이 때, 상기 씰패턴(290)은 제 1 및 제 2 기판(205, 210)의 노출된 측단면을 따라 도포된 제 1 씰패턴(290a)과, 상기 제 1 씰패턴(290a)과는 일체로 제 1 및 제 2 기판(205, 210)의 최외곽 외주면을 감싸는 제 2 및 제 3 씰패턴(290b, 290c)을 각각 포함한다.
이와 같이, 제 1, 제 2, 제 3 씰패턴(290a, 290b, 290c)을 포함하는 씰패턴(290)으로 제 1 및 제 2 기판(205, 210)의 최외곽 가장자리를 동봉하고, 제 1 및 제 2 기판(205, 210)의 내부 공간은 접착층(220)으로 채워 넣음으로써, 외부의 투습이나 수분으로부터의 침투를 효과적으로 방지할 수 있는 장점이 있다.
도 6c에 도시한 바와 같이, 제 1 및 2 기판(205, 210)의 마주보는 최외곽 가 장자리를 따라 제 1 및 제 2 기판(205, 210) 자체가 패턴된 제 1 및 제 2 홈(H1, H2)을 각각 형성한다. 이러한 제 1 홈(H1)은 제 1 기판(205)의 최외곽 가장자리를 따라, 상기 제 2 홈(H2)은 제 1 홈(H1)과 대응되는 위치에서 제 2 기판(210)의 최외곽 가장자리를 따라 설계된 것으로, 제 1 홈(H1)과 제 2 홈(H2)은 그루브 형태를 갖는다.
이 때, 상기 제 2 홈(H2)을 가지는 제 2 기판(210)과 제 1 홈(H1)을 가지는 제 1 기판(210)을 합착하는 씰패턴(290)을 형성하고, 상기 씰패턴(290)에 둘러싸인 내부 공간에 접착층(220)을 채워 넣은 것을 특징으로 한다.
이러한 구성은 제 1 및 제 2 홈(H1, H2)에 대응하여 씰패턴(290)이 더 충진되는 구조로, 도 6a 및 도 6b에 비해 외부의 투습이나 수분이 패널 내부로 침투하는 경로를 확장시켜주는 지연자의 역할을 한다. 따라서, 유기발광 다이오드의 수명을 연장시킬 수 있다.
도 7a는 본 발명의 제 2 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자를 개략적으로 나타낸 평면도이고, 도 7b와 도 7c는 도 7a의 (1), (2), (3), (4) 부분에 대한 신뢰성 평가를 진행한 시뮬레이션이다.
우선, 도 7a에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자는 표시 영역(AA)과 비표시 영역(NAA)으로 구분된 제 1 및 제 2 기판(205, 210)이 대향 합착된다. 이 때, 제 1 및 2 기판(205, 210)의 최외곽 네 가장자리에 위치하는 비표시 영역(NAA)을 따라 씰패턴(290)이 형성된다.
도 7b 및 도 7c는 전술한 듀얼플레이트 방식의 유기전계 발광소자를 온도 80℃, 습도 95%의 분위기로 유지되는 챔버로 이송한 후, (1), (2), (3), (4) 부분에 대한 점등 상태를 시간대 별로 관측한 것을 나타낸 각각의 시뮬레이션이다. 이 때, 도 7b는 500시간, 도 7c는 600시간을 경과후의 점등 상태를 각각 나타낸 것이다.
도 7b 및 도 7c에 도시한 바와 같이, 약 500시간까지는 점등 상태가 양호하다가 600시간을 경과하면서 비점등 화소가 동시 다발적으로 발생되는 것을 확인할 수 있다. 일반적으로, 위와 동일한 조건으로 종래의 유기전계 발광소자를 가지고 실험할 경우에는 200시간 정도에서 점등 불량이 발생됨을 감안했을 때, 본 발명에서는 종래에 비해 2배 내지 3배 정도의 수명이 연장된다는 것을 확인하였다.
--- 제 3 실시예 ---
본 발명의 제 3 실시예는 제 1 기판 및 제 2 기판의 사이 공간은 점착층을 채우고, 제 1 기판 및 제 2 기판의 최외곽 가장자리로 다수의 차단막 패턴을 형성한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 제 3 실시예에 대해 설명하도록 한다.
도 8a와 도 8b는 본 발명의 제 3 실시예에 따른 유기전계 발광소자을 개략적으로 나타낸 각각의 단면도로, 특히 비표시 영역만을 나타낸 도면이다.
도 8a는 표시 영역(미도시)에 대응된 제 1 기판(305) 및 제 2 기판(310)의 사이 공간은 접착층(미도시)을 채우고, 제 2 기판(310)의 최외곽 가장자리 하부면에는 다수의 차단막 패턴(386)을 형성한 것을 특징으로 한다. 이 때, 다수의 차단막 패턴(386) 간에는 일정한 이격거리를 두고 설계하는 것이 바람직하다. 특히, 상기 다수의 차단막 패턴(386)을 격벽 또는 패턴드 스페이서와 동일층 동일 물질로 형성할 경우, 다수의 차단막 패턴(386)의 하부면을 감싸도록 다수의 금속 코팅층(396)을 더 형성하는 것이 바람직하다.
상기 금속 코팅층(396)은 제 2 전극과 동일층에서 동일한 물질로 형성할 수 있다. 이러한 금속 코팅층(396)은 유기물질로 이루어진 차단막 패턴(386)이 외부로부터의 투습이나 산소와의 반응을 차폐하는 기능을 한다.
도 8b는 표시 영역에 대응된 제 1 기판(305) 및 제 2 기판(310)의 사이 공간은 접착층(미도시)을 채우고, 제 1 기판(305)의 최외곽 가장자리 상부면에는 다수의 제 1 차단막 패턴(385)을, 상기 제 2 기판(310)의 최외곽 가장자리 하부면에는 다수의 제 1 차단막 패턴(385)과 교대로 배치되는 다수의 제 2 차단막 패턴(386)을 형성한 것을 특징으로 한다.
이 때, 상기 다수의 제 1 및 제 2 차단막 패턴(385, 386)의 상부 및 하부면에는 제 1 및 제 2 금속 코팅층(395, 396)이 더 형성될 수 있다.
이러한 구성은 다수의 제 1 및 제 2 차단막 패턴(385, 386) 간에 서로 엇갈리도록 배치되는 바, 외부로부터의 투습이나 수분이 패널 내부로 침투하는 것을 보다 효과적으로 방지할 수 있는 구조적인 장점이 있다.
도 9a와 도 9b는 본 발명의 제 3 실시예에 따른 신뢰성 평가를 진행한 각각의 시뮬레이션이다.
도 9a는 60μm의 폭을 가지는 차단막 패턴(386)을 일정 거리를 두고 3개 형성하였을 때의 신뢰성을 평가한 것으로, (1), (2)는 패널의 최외곽 네 모서리 부분 중 어느 한 부분에 각각 해당된다. 이 때, (1), (2)의 경우 1000시간의 경과후 셀 수축이 발생됨을 확인하였다.
또한, 도 9b는 60μm의 폭을 가지는 차단막 패턴(386)을 일정 거리를 두고 6개 형성하였을 때의 신뢰성을 평가한 것으로, (1), (2)는 패널의 최외곽 네 모서리 부분 중 어느 한 부분에 각각 해당한다. 이 때, (1), (2)의 경우 1600시간이 지나서야 셀이 수축되는 것을 확인하였다.
도 10은 본 발명의 제 3 실시예에 따른 신뢰성 평가를 진행한 시뮬레이션이다. 이 때, (1)에서는 차단막 패턴만을, (2)에서는 차단막 패턴의 상부로 금속 코팅층을 형성한 상태를 각각 비교한 것이다. 특히, 표시 영역의 최외곽 가장자리부를 나타낸 것으로, 온도 80℃, 습도 95%의 조건에서 실험을 진행하였다.
도시한 바와 같이, (1)과 같이 차단막 패턴의 상부로 금속 코팅층을 형성하지 않았을 경우에는 105시간을 지나 127시간이 경과한 후에는 그 상측 가장자리부에서부터 셀(400)의 수축이 진행되는 것을 확인하였다. 즉, 유기물로 이루어진 차단막 패턴으로 수분이 침투하여 그 가장자리부에서부터 시간의 경과에 따라 셀(400)의 수축이 심화되는 것을 확인할 수 있다. 이에 반해, (2)와 같이 차단막 패턴의 상부를 금속 코팅층으로 덮어줄 경우에는 154, 174시간을 경과하더라도 셀(400) 수축은 발생되지 않았다. 이 때, (2)에 위치하는 셀에 발생된 다량의 얼룩(dark spot)은 셀(400) 수축에 기인한 것이 아니라, 실험 과정에서의 오류에 의한 것일 뿐이다.
위 실험 데이터를 바탕으로, 차단막 패턴의 상부로 금속 코팅층을 덮어줄 경우 소자의 수명 향상에 탁월한 효과가 있다는 것을 알 수 있다.
따라서, 본 발명의 제 3 실시예에서는 제 2 실시예 보다 더 수명이 향상된다는 것을 알 수 있다.
그러나, 본 발명은 상기 제 1, 제 2, 제 3 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 자명한 사실일 것이다.
도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 나타낸 회로도.
도 2a는 종래에 따른 듀얼플레이트 방식의 유기전계 발광소자를 개략적으로 나타낸 단면도.
도 2b는 전도성 스페이서를 이용한 콘택 구조를 나타낸 유기전계 발광소자를 개략적으로 나타낸 단면도.
도 3은 본 발명의 제 1 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자를 나타낸 단면도.
도 4a와 도 4b는 본 발명의 제 1 실시예에 따른 각각의 시뮬레이션.
도 4c는 본 발명의 제 1 실시예에 따른 구동 트랜지스터의 I-V 특성을 나타낸 그래프.
도 4d는 점등 상태를 나타낸 시뮬레이션.
도 5a 내지 도 5d는 본 발명에 따른 합착 방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도.
도 6a, 도 6b, 도 6c는 본 발명의 제 2 실시예에 따른 유기전계 발광소자를 개략적으로 나타낸 각각의 단면도.
도 7a는 본 발명의 제 2 실시예에 따른 듀얼플레이트 방식의 유기전계 발광소자를 개략적으로 나타낸 평면도.
도 7b와 도 7c는 도 7a의 (1), (2), (3), (4) 부분에 대한 신뢰성 평가를 진행한 시뮬레이션.
도 8a와 도 8b는 본 발명의 제 3 실시예에 따른 유기전계 발광소자을 개략적으로 나타낸 각각의 단면도.
도 9a와 도 9b는 본 발명의 제 3 실시예에 따른 신뢰성 평가를 진행한 각각의 시뮬레이션.
도 10은 본 발명의 제 3 실시예에 따른 신뢰성 평가를 진행한 시뮬레이션.
* 도면의 주요부분에 대한 부호의 설명*
105 : 제 1 기판 110 : 제 2 기판
120 : 접착층 125 : 게이트 전극
130 : 패널 132 : 소스 전극
134 : 드레인 전극 142 : 반도체층
145 : 게이트 절연막 150 : 패턴드 스페이서
155 : 보호막 160 : 보조전극
162 : 버퍼패턴 164 : 격벽
170 : 연결전극 180 : 제 1 전극
182 : 유기 발광층 184 : 제 2 전극
E : 유기발광 다이오드 D : 데이터 배선
Claims (34)
- 어레이 소자가 형성된 제 1 기판과;유기발광 다이오드가 형성된 제 2 기판과;상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과;상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스페이서와;상기 제 1 및 제 2 기판을 합착하며, 상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 1 항에 있어서,상기 접착층의 비저항은 6ㅧ 106Ωcm 이하인 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 1 항에 있어서,상기 접착층의 열전도도는 0.19W/mK 이상인 것을 특징으로 하는 듀얼플레이 트 방식의 유기전계 발광소자.
- 제 1 항에 있어서,상기 접착층의 투습도는 1000g/m 이하인 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 1 항에 있어서,상기 접착층의 두께는 10nm 이상인 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 1 항에 있어서,상기 접착층은 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 전기적으로 연결하는 전도성 물질로 이루어진 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 1 항에 있어서,상기 접착층은 무기 화합물을 기본 베이스 물질로 하고, 상기 무기 화합물에 유기 화합물이나 유기 및 무기 화합물의 혼합물로 이루어진 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 7 항에 있어서,상기 무기 화합물은 카본 블랙, 카본 나노튜브, 반도체 나노결정, 금속 나노결정을 포함하는 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 7 항에 있어서,상기 유기 화합물은 펜타센 계열, PPV(poly<p-phenylen vinylene>)계열의 물질을 포함하는 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 1 항에 있어서,상기 접착층은 필름 형태로 제작된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 1 항에 있어서,상기 무기 화합물은 두 종류 이상이 포함되도록 혼합된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 7 항에 있어서,상기 접착층의 무기 화합물에 대한 유기 화합물 또는 유기 및 무기 화합물의 혼합물의 비율은 1wt% 이상인 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 1 항에 있어서,상기 어레이 소자는 게이트 배선 및 데이터 배선과, 스위칭 트랜지스터 및 구동 트랜지스터와, 상기 구동 트랜지스터의 드레인 전극과 연결된 연결전극을 포함하는 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 1 항에 있어서,상기 유기발광 다이오드는 제 1 전극과 유기 발광층과 제 2 전극을 포함하는 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 13 항 또는 제 14 항에 있어서,상기 연결전극은 상기 패턴드 스페이서에 의해 상기 제 2 기판에 형성된 제 2 전극과 개별적으로 연결된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 1 항에 있어서,상기 다수의 패턴드 스페이서는 전도성 물질로 이루어진 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 어레이 소자가 형성된 제 1 기판과;유기발광 다이오드가 형성된 제 2 기판과;상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과;상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스페이서와;상기 제 1 및 제 2 기판의 최외곽 가장자리를 따라 도포된 씰패턴과;상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함하는 듀얼플레이트 방식의 유기전계 발광소자.
- 어레이 소자가 형성된 제 1 기판과;유기발광 다이오드가 형성된 제 2 기판과;상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과;상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스페이서와;상기 제 1 및 2 기판의 노출된 측단면과, 상기 제 1 및 제 2 기판의 최외곽 외주면을 감싸는 씰패턴과;상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 18 항에 있어서,상기 씰패턴은 제 1 및 제 2 기판의 노출된 측 단면을 따라 도포된 제 1 씰패턴과, 상기 제 1 씰패턴과는 일체로 제 1 및 제 2 기판의 최외곽 외주면을 감싸는 제 2 및 제 3 씰패턴을 포함하는 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 어레이 소자가 형성된 제 1 기판과;유기발광 다이오드가 형성된 제 2 기판과;상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과;상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스페이서와;상기 제 1 및 제 2 기판의 최외곽 가장자리를 따라 제 1 및 제 2 홈을 가지며, 상기 제 1 및 제 2 홈에 대응된 부분을 따라 상기 제 1 및 제 2 기판을 합착하는 씰패턴과;상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 20 항에 있어서,상기 제 1 홈은 제 1 기판의 최외곽 가장자리를 따라, 상기 제 2 홈은 상기 제 1 홈과 대응되는 위치에서 제 2 기판의 최외곽 가장자리를 따라 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 20 항에 있어서,상기 제 1 및 제 2 홈은 그루브 형태로 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 어레이 소자가 형성된 제 1 기판과;유기발광 다이오드가 형성된 제 2 기판과;상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과;상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스페이서와;상기 제 2 기판의 최외곽 가장자리 하부면에 대응된 다수의 차단막 패턴과;상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 23 항에 있어서,상기 다수의 차단막 패턴 간에는 일정한 이격거리를 두고 설계된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 23 항에 있어서,상기 다수의 차단막 패턴은 격벽 또는 패턴드 스페이서와 동일층 동일 물질로 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 23 항에 있어서,상기 다수의 차단막 패턴의 하부면을 감싸는 다수의 금속 코팅층이 더 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 어레이 소자가 형성된 제 1 기판과;유기발광 다이오드가 형성된 제 2 기판과;상기 제 2 기판의 하부로 화소 영역별 경계부에 대응된 다수의 격벽과;상기 다수의 격벽과 이격된 일측으로, 상기 화소 영역별로 위치하는 상기 어레이 소자와 유기발광 다이오드를 각각 연결하는 다수의 패턴드 스페이서와;상기 제 1 및 제 2 기판의 최외곽 가장자리 상부 및 하부면에 각각 대응된 다수의 제 1 및 제 2 차단막 패턴과;상기 제 1 및 제 2 기판의 이격된 사이 공간과 전면에 채워진 접착층을 포함하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 27 항에 있어서,상기 다수의 제 1 차단막 패턴과 다수의 제 2 차단막 패턴은 교대로 배치되는 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 제 27 항에 있어서,상기 다수의 제 1 및 제 2 차단막 패턴의 상부 및 하부면을 덮는 제 1 및 제 2 금속 코팅층이 더 형성된 것을 특징으로 하는 듀얼플레이트 방식의 유기전계 발광소자.
- 밀폐된 제 1 영역을 정의하는 제 1 챔버와;상기 제 1 영역과 구분되는 제 2 영역을 정의하는 제 2 챔버와;상기 제 1 챔버와 제 2 챔버의 사이 공간에 위치하는 중간 패드와;상기 제 1 챔버와 제 2 챔버 각각의 일 측에 구비되는 제 1 및 제 2 포트를 포함하는 SPE 공정 장비.
- 제 30 항에 있어서,상기 중간 패드는 실리콘으로 이루어진 것을 특징으로 하는 SPE 공정 장비.
- 제 30 항에 있어서,상기 제 1 챔버의 하부로 가열 수단이 더 장착된 것을 특징으로 하는 SPE 공정 장비.
- 제 1 챔버는 대기압 상태, 제 2 챔버는 진공 상태로 설정하는 단계와;상기 제 1 챔버의 내부로 어레이 소자가 형성된 제 1 기판과 유기발광 다이오드가 형성된 제 2 기판을 위치 정렬하는 단계와;상기 제 1 기판의 상부 전면으로 접착층을 도포 또는 부착하는 단계와;상기 제 1 기판과 제 2 기판을 접촉하는 단계와;상기 제 1 챔버의 일측에 위치하는 제 1 포트를 이용한 펌핑 공정으로 상기 제 1 챔버의 내부를 진공 상태로 변환시키는 단계와;상기 제 2 챔버의 일측에 위치하는 제 2 포트를 이용한 배기 공정으로 상기 제 1 챔버의 내부를 대기압 상태로 변환시킴과 동시에 상기 제 1 챔버의 하측에 위치하는 가열 수단을 가동하는 단계를 포함하는 합착 방법.
- 제 33 항에 있어서,상기 가열 수단을 가동하는 단계시, 상기 제 1 기판의 표면은 60 ~ 150℃로 유지하는 것을 특징으로 하는 합착 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080116444A KR101301180B1 (ko) | 2008-11-21 | 2008-11-21 | 듀얼플레이트 방식의 유기전계 발광소자 및 그 합착 방법 |
| EP09006405.6A EP2190021B1 (en) | 2008-11-21 | 2009-05-12 | Organic electroluminescent display device |
| CN200910146691.5A CN101740561B (zh) | 2008-11-21 | 2009-06-11 | 有机电致发光显示器件及其制造方法和制造设备 |
| US12/500,201 US8928222B2 (en) | 2008-11-21 | 2009-07-09 | Organic electroluminescent display device and method and apparatus of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080116444A KR101301180B1 (ko) | 2008-11-21 | 2008-11-21 | 듀얼플레이트 방식의 유기전계 발광소자 및 그 합착 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100057410A true KR20100057410A (ko) | 2010-05-31 |
| KR101301180B1 KR101301180B1 (ko) | 2013-08-28 |
Family
ID=40885941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080116444A KR101301180B1 (ko) | 2008-11-21 | 2008-11-21 | 듀얼플레이트 방식의 유기전계 발광소자 및 그 합착 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8928222B2 (ko) |
| EP (1) | EP2190021B1 (ko) |
| KR (1) | KR101301180B1 (ko) |
| CN (1) | CN101740561B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020060015A1 (ko) * | 2018-09-18 | 2020-03-26 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| US10707187B2 (en) | 2015-11-06 | 2020-07-07 | Lg Chem, Ltd. | Semiconductor device and method for manufacturing semiconductor device |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8022621B2 (en) * | 2008-07-31 | 2011-09-20 | Lg Display Co., Ltd. | Organic light emitting display device |
| EP2592672B1 (en) * | 2010-07-08 | 2021-01-27 | LG Display Co., Ltd. | Organic light-emitting device and method for manufacturing same |
| US20120074434A1 (en) * | 2010-09-24 | 2012-03-29 | Jun Seok Park | Light emitting device package and lighting apparatus using the same |
| KR101920374B1 (ko) * | 2011-04-27 | 2018-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 그 제작 방법 |
| KR101846434B1 (ko) | 2011-06-10 | 2018-04-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| TWI466352B (zh) * | 2011-09-30 | 2014-12-21 | Au Optronics Corp | 有機電激發光元件陣列及有機電激發光元件 |
| KR101978783B1 (ko) * | 2012-11-09 | 2019-05-15 | 엘지디스플레이 주식회사 | 플렉서블 유기전계발광소자 및 그 제조방법 |
| KR20140064167A (ko) * | 2012-11-19 | 2014-05-28 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치의 제조 장치 및 유기 발광 표시 장치의 제조 방법 |
| CN103000663A (zh) * | 2012-12-28 | 2013-03-27 | 上海交通大学 | 一种amoled的集成结构及集成方法 |
| CN104282678A (zh) * | 2013-07-09 | 2015-01-14 | 鸿富锦精密工业（深圳）有限公司 | 具有光感测功能的发光显示器 |
| CN104281305A (zh) * | 2013-07-10 | 2015-01-14 | 鸿富锦精密工业（深圳）有限公司 | 具有触控功能的发光显示器 |
| US9876064B2 (en) * | 2013-08-30 | 2018-01-23 | Lg Display Co., Ltd. | Flexible organic electroluminescent device and method for fabricating the same |
| US10129533B2 (en) | 2015-09-09 | 2018-11-13 | Tint Mouse, Inc. | High quality and moire-free 3D stereoscopic image rendering system using a lenticular lens |
| CN107544177B (zh) * | 2016-06-28 | 2021-01-26 | 群创光电股份有限公司 | 显示装置 |
| CN106711176B (zh) * | 2016-12-15 | 2019-08-23 | 上海天马有机发光显示技术有限公司 | 一种有机发光显示面板及其制作方法 |
| KR20230055154A (ko) * | 2021-10-18 | 2023-04-25 | 엘지이노텍 주식회사 | 광 경로 제어 부재 및 이를 포함하는 디스플레이 장치 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5180523A (en) * | 1989-11-14 | 1993-01-19 | Poly-Flex Circuits, Inc. | Electrically conductive cement containing agglomerate, flake and powder metal fillers |
| JP2808962B2 (ja) * | 1991-08-19 | 1998-10-08 | 松下電器産業株式会社 | 液晶パネルの配向不良抑制方法及び表示装置 |
| JPH1195230A (ja) * | 1997-09-19 | 1999-04-09 | Matsushita Electric Ind Co Ltd | 液晶パネルの製造方法および製造装置 |
| US6965361B1 (en) * | 1998-06-16 | 2005-11-15 | Agilent Technologies, Inc. | Method of manufacture of active matrix addressed polymer LED display |
| JP4627822B2 (ja) * | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2002169135A (ja) * | 2000-09-07 | 2002-06-14 | Seiko Epson Corp | セルギャップ調整装置、加圧封止装置及び液晶表示装置の製造方法 |
| JP2002175877A (ja) * | 2000-09-27 | 2002-06-21 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、電子機器 |
| JP4485042B2 (ja) * | 2000-10-30 | 2010-06-16 | エーユー オプトロニクス コーポレイション | ギャップ幅調整方法、ギャップ幅調整装置および表示パネルの製造方法 |
| JP2002244589A (ja) | 2001-02-20 | 2002-08-30 | Hitachi Ltd | 有機発光装置およびその製造方法 |
| JP2002359071A (ja) * | 2001-04-20 | 2002-12-13 | Lg Phillips Lcd Co Ltd | 有機発光素子 |
| EP1282162A3 (en) * | 2001-08-03 | 2005-02-02 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body |
| US20030127972A1 (en) * | 2002-01-05 | 2003-07-10 | Cheng-Xian Han | Dual-panel active matrix organic electroluminscent display |
| US20060255322A1 (en) * | 2002-07-17 | 2006-11-16 | Wu Zarng-Arh G | Methods and compositions for improved electrophoretic display performance |
| SG142140A1 (en) * | 2003-06-27 | 2008-05-28 | Semiconductor Energy Lab | Display device and method of manufacturing thereof |
| JP3849680B2 (ja) * | 2003-10-06 | 2006-11-22 | セイコーエプソン株式会社 | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 |
| JP2005134755A (ja) * | 2003-10-31 | 2005-05-26 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| KR100635049B1 (ko) * | 2003-11-29 | 2006-10-17 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
| US20070090387A1 (en) * | 2004-03-29 | 2007-04-26 | Articulated Technologies, Llc | Solid state light sheet and encapsulated bare die semiconductor circuits |
| KR100666550B1 (ko) * | 2004-04-07 | 2007-01-09 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| JP2006013139A (ja) * | 2004-06-25 | 2006-01-12 | Seiko Epson Corp | 有機ｅｌ装置とその製造方法並びに電子機器 |
| KR101202035B1 (ko) * | 2005-12-12 | 2012-11-16 | 엘지디스플레이 주식회사 | 전계발광소자 및 그 제조방법 |
| KR101166838B1 (ko) * | 2005-12-30 | 2012-07-19 | 엘지디스플레이 주식회사 | 듀얼 플레이트 유기 전계 발광 소자 및 이의 제조 방법 |
| EP1804310B1 (en) * | 2005-12-30 | 2016-10-19 | Samsung Display Co., Ltd. | Organic light emiting device and method of manufacturing the same |
| KR100647340B1 (ko) * | 2006-01-11 | 2006-11-23 | 삼성전자주식회사 | 평판표시장치 |
| JP2007193003A (ja) * | 2006-01-18 | 2007-08-02 | Sharp Corp | 表示装置 |
| KR100688972B1 (ko) * | 2006-06-01 | 2007-03-08 | 삼성전자주식회사 | 표시장치와 이의 제조방법 |
| KR20080002338A (ko) * | 2006-06-30 | 2008-01-04 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광 표시장치와 그의 제조 방법 |
| KR101281888B1 (ko) * | 2006-06-30 | 2013-07-03 | 엘지디스플레이 주식회사 | 유기 전계 발광 표시 장치 및 이의 제조 방법 |
| KR101254644B1 (ko) * | 2006-06-30 | 2013-04-15 | 엘지디스플레이 주식회사 | 유기 전계발광 표시장치와 그의 제조 방법 |
| KR20080057584A (ko) * | 2006-12-20 | 2008-06-25 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
-
2008
- 2008-11-21 KR KR1020080116444A patent/KR101301180B1/ko active IP Right Grant
-
2009
- 2009-05-12 EP EP09006405.6A patent/EP2190021B1/en active Active
- 2009-06-11 CN CN200910146691.5A patent/CN101740561B/zh active Active
- 2009-07-09 US US12/500,201 patent/US8928222B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10707187B2 (en) | 2015-11-06 | 2020-07-07 | Lg Chem, Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US10991678B2 (en) | 2015-11-06 | 2021-04-27 | Lg Chem, Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| WO2020060015A1 (ko) * | 2018-09-18 | 2020-03-26 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| US11594171B2 (en) | 2018-09-18 | 2023-02-28 | Samsung Display Co., Ltd. | Display device and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2190021A2 (en) | 2010-05-26 |
| US8928222B2 (en) | 2015-01-06 |
| EP2190021A3 (en) | 2013-07-03 |
| CN101740561B (zh) | 2016-03-16 |
| US20100127615A1 (en) | 2010-05-27 |
| KR101301180B1 (ko) | 2013-08-28 |
| CN101740561A (zh) | 2010-06-16 |
| EP2190021B1 (en) | 2019-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101301180B1 (ko) | 듀얼플레이트 방식의 유기전계 발광소자 및 그 합착 방법 | |
| US7990060B2 (en) | Organic light emitting display device and method of manufacturing the same | |
| KR100642490B1 (ko) | 유기전계발광 소자 및 그 제조방법 | |
| CN100403576C (zh) | 双面板型有机电致发光显示器件及其制造方法 | |
| WO2014136149A1 (ja) | Ｅｌ表示装置 | |
| EP1814159A2 (en) | Flat panel display device and method of making the same | |
| CN110034237A (zh) | 有机发光装置及有机发光显示装置 | |
| US20100193778A1 (en) | Organic light emitting diode display and method of manufacturing the same | |
| CN101847651A (zh) | 有机el装置、有机el装置的制造方法、电子设备 | |
| CN110165071B (zh) | 一种有机发光显示面板及有机发光显示装置 | |
| CN103681740A (zh) | 有机发光二极管装置以及制造该装置的方法 | |
| JP2010027504A (ja) | 有機ｅｌ装置及び電子機器 | |
| JP2012209215A (ja) | 有機ｅｌ装置の製造方法、電子機器 | |
| CN101751832B (zh) | 有机发光二极管显示器 | |
| KR100665941B1 (ko) | 유기전계발광 소자 및 그의 제조방법 | |
| KR20090073478A (ko) | 유기전계발광표시장치 및 그의 제조방법 | |
| KR101050290B1 (ko) | 유기전계발광 소자 및 그 제조방법 | |
| KR20100071704A (ko) | 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법 | |
| KR20110039776A (ko) | 듀얼패널 타입 유기전계발광소자 | |
| KR101621810B1 (ko) | 유기전계 발광소자 및 그 제조방법 | |
| WO2014174804A1 (ja) | Ｅｌ表示装置の製造方法 | |
| KR20100010252A (ko) | 듀얼플레이트 방식의 유기전계 발광소자 | |
| KR100616706B1 (ko) | 유기전계발광 소자 및 그 제조방법 | |
| TWI694625B (zh) | 發光裝置 | |
| KR20100067426A (ko) | 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 5 |