KR20100051570A - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20100051570A
KR20100051570A KR1020090107044A KR20090107044A KR20100051570A KR 20100051570 A KR20100051570 A KR 20100051570A KR 1020090107044 A KR1020090107044 A KR 1020090107044A KR 20090107044 A KR20090107044 A KR 20090107044A KR 20100051570 A KR20100051570 A KR 20100051570A
Authority
KR
South Korea
Prior art keywords
signal
luminance
pixel
driver
optical sensor
Prior art date
Application number
KR1020090107044A
Other languages
English (en)
Inventor
준이찌 야마시따
가쯔히데 우찌노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100051570A publication Critical patent/KR20100051570A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel

Abstract

본 표시 장치는 화면부와; 구동부와; 신호 처리부와; 셀렉터를 포함하며, 상기 화면부는 행 형태의 주사선과, 열 형태의 신호선과, 매트릭스 형상의 화소 회로와, 광센서를 포함하고, 상기 구동부는 상기 주사선에 제어 신호를 공급하는 스캐너와, 상기 신호선에 영상 신호를 공급하는 드라이버를 포함하고, 상기 화면부는 복수의 화소 회로를 각기 구비하는 복수의 영역으로 구획되며, 상기 화소 회로는 상기 영상 신호에 따라 발광하고, 상기 광센서는 각 영역에 대하여 배치되어 상기 발광에 따라 휘도 신호를 출력하고, 상기 셀렉터는 복수의 휘도 신호를 절환하여 휘도 신호를 상기 신호 처리부에 공급하고, 상기 신호 처리부는 상기 휘도 신호에 따라 영상 신호를 보정하여 상기 영상 신호를 상기 드라이버에 공급한다.
Figure P1020090107044
표시 장치, 전자 기기, 발광 소자, 드라이버

Description

표시 장치 및 전자 기기{DISPLAY DEVICE AND ELECTRONIC PRODUCT}
본 발명은 각 화소에 배치된 발광 소자를 전류-구동(current-driving)함으로써 화상을 표시하는 표시 장치에 관한 것이다. 본 발명은 또한 표시 장치를 사용한 전자 기기에 관한 것이다. 특히, 본 발명은 각 화소 회로마다 구비한 절연-게이트 전계 효과 트랜지스터에 의해 유기 EL 소자 등의 발광 소자에 흐르는 전류량을 제어하는, 소위 능동 매트릭스 표시 장치의 구동 방식(drive system)에 관한 것이다.
표시 장치, 예를 들어, 액정 디스플레이에서는, 다수의 화소를 매트릭스 형상으로 배치하고, 표시할 화상 정보에 따라 각 화소의 입사광의 투과 강도 또는 반사 강도를 제어함으로써 화상을 표시한다. 이는 유기 EL 소자를 화소에 사용한 유기 EL 디스플레이에 있어서도 마찬가지이지만, 유기 EL 소자는 액정 화소와 상이한 자발광(self-luminous) 소자이다. 이에 의해, 유기 EL 디스플레이는 예를 들어, 액정 디스플레이에 비해 화상의 시인성이 높고, 백라이트가 불필요하며, 응답 속도가 높다는 이점을 갖는다. 또한, 각 발광 소자의 휘도 레벨(계조)은 각 소자에 흐르는 전류 값에 의해 제어 가능하고, 유기 EL 디스플레이는 소위 전류 제어형에 속 한다는 점에서 전압 제어형에 속하는 액정 디스플레이와는 크게 상이하다.
유기 EL 디스플레이는 액정 디스플레이와 동일한 방식으로 그 구동 방식으로서 수동 매트릭스형과 능동 매트릭스형을 갖는다. 수동 매트릭스형은 구조가 단순하지만, 대형이면서 또한 고정밀도의 디스플레이를 실현하기가 어렵다는 문제를 가지므로, 현재는 능동 매트릭스형이 널리 개발되고 있다. 이 유형에서는, 각 화소 회로 내의 발광 소자에 흐르는 전류가 화소 회로가 구비한 능동 소자(일반적으로, 박막 트랜지스터 TFT)에 의해 제어되며, 이는 하기의 특허 문헌에 기록되어 있다.
[특허 문헌 1] JP-A-2003-255856
[특허 문헌 2] JP-A-2003-271095
[특허 문헌 3] JP-A-2004-133240
[특허 문헌 4] JP-A-2004-029791
[특허 문헌 5] JP-A-2004-093682
[특허 문헌 6] JP-A-2006-215213
종래의 표시 장치는 기본적으로 화면부와 구동부를 포함한다. 화면부는 행 형태의 주사선, 열 형태의 신호선, 및 각 주사선과 각 신호선이 교차하는 부분에 배치된 매트릭스 형상의 화소를 구비한다. 구동부는 화면부의 주변에 배치되며, 각 주사선에 제어 신호를 순차적으로 공급하는 스캐너와, 각 신호선에 영상 신호를 공급하는 드라이버를 포함한다. 화면부의 각 화소는, 대응하는 주사선으로부터 공 급된 제어 신호에 따라 선택되었을 때, 대응하는 신호선으로부터 영상 신호를 도입할 뿐만 아니라, 도입한 영상 신호에 따라 발광한다.
각 화소는, 예를 들어 발광 소자로서 유기 EL 디바이스를 포함한다. 이 발광 소자에서는, 전류/휘도 특성이 시간이 흐름에 따라 열화하는 경향이 있다. 이에 의해, 유기 EL 디스플레이의 각 화소의 휘도는 시간의 경과와 함께 저하된다고 하는 문제가 존재한다. 휘도 저하의 정도는 각 화소의 누적 발광 시간에 의존한다. 화면상에서 각 화소의 누적 발광 시간이 다른 경우, 휘도 불균일(nonuniformity)이 발생할 수 있고, "번인(burn-in)"이라고 하는 화질 불량이 발생할 우려가 있다.
상술한 관점에서, 화소의 휘도 저하를 보상할 수 있는 표시 장치를 제공하는 것이 바람직하다.
본 발명의 일 실시예에 따르면, 화면부, 구동부, 신호 처리부 및 셀렉터(selector)를 포함하는 표시 장치가 제공된다. 화면부는 행 형태의 주사선, 열 형태의 신호선, 및 매트릭스 형상의 화소 회로, 및 광센서를 포함한다. 구동부는 주사선에 제어 신호를 공급하는 스캐너와, 신호선에 영상 신호를 공급하는 드라이버를 포함한다. 화면부는 각각이 복수의 화소 회로를 갖는 복수의 영역으로 구획(section)된다. 화소 회로는 영상 신호에 따라 발광한다. 광센서는 각 영역에 대하여 배치되고, 발광에 따른 휘도 신호를 출력한다. 셀렉터는 복수의 휘도 신호를 절환하여 휘도 신호를 신호 처리부에 공급한다. 신호 처리부는 휘도 신호에 따 라 영상 신호를 보정하여 이 영상 신호를 드라이버에 공급한다.
복수의 영역에 대응해서 배치된 복수의 광센서는 소정 개수의 센서마다 블록으로 그룹화되며, 신호 처리부는 각 블록 단위로 휘도 신호를 처리하는 것이 바람직하다. 표시 장치는 또한 광센서로부터 출력된 아날로그 휘도 신호를 디지털 휘도 신호로 변환하여 이 신호를 신호 처리부에 공급하는 변환기를 포함하며, 여기서 변환기는 각 블록에 대응해서 배치된다. 표시 장치는 또한 광센서로부터 출력된 휘도 신호를 증폭하여 이 신호를 신호 처리부에 공급하는 증폭기를 포함하며, 여기서 증폭기는 각 블록에 대응해서 배치된다. 또한, 신호 처리부는 화면부에 영상을 표시하는 표시 기간 동안 표시용 영상 신호를 공급하고, 화면부에 영상을 표시하지 않는 검출 기간 동안 검출용 영상 신호를 공급한다. 또한, 신호 처리부는 각 프레임에서 검출용 영상 신호를 공급하고, 검출 대상의 화소 회로만이 발광하도록 허용한다. 신호 처리부는 제1 기간 동안 광센서로부터 출력된 제1 휘도 신호와, 상기 제1 기간 후의 제2 기간 동안 광센서로부터 출력된 제2 휘도 신호를 비교하고, 비교 결과에 따라 영상 신호를 보정하여 이 영상 신호를 드라이버에 공급한다.
본 발명의 실시예에 따른, 신호 처리부는 광센서로부터 출력된 휘도 신호에 따라 영상 신호를 보정할 뿐만 아니라, 보정된 영상 신호를 구동부의 드라이버에 공급한다. 이러한 구성에 따라, 영상 신호의 보정에 의해 화소의 휘도 열화를 보상하는 것이 가능하며, 결과적으로, 종래에 문제가 되었던 "번인(burn-in)" 등의 화질 불량을 방지할 수 있다.
본 발명의 실시예에 따른, 광센서는 각 화소의 발광 휘도를 검출하여 대응하 는 휘도 신호를 출력한다. 각 개별적인 화소에 대하여 발광 휘도를 검출하기 때문에, 화면에서 부분적인 휘도 불균일이 발생하는 경우라도, 각 화소의 영상 신호를 보정함으로써, 부분적인 휘도 불균일을 보정할 수 있다.
특히, 본 발명의 실시예에서는, 화면부를 구획하고, 각 구획에 대하여 광센서를 배치한다. 각 구획은 대응하는 광센서가 발광 휘도를 검출할 수 있는 범위에서 다수의 화소를 포함한다. 본 발명의 실시예에 따르면, 각 화소의 발광 휘도를 검출하기 위해 개개의 화소에 대응해서 광센서를 제공할 필요가 없으며, 따라서 광센서의 필요 개수를 상당히 감소시킬 수 있으며, 결과적으로 표시 패널 구조를 간소화할 뿐만 아니라 표시 패널의 비용을 삭감할 수 있다.
또한, 일 실시예에 따른 표시 장치에서는, 패널과 신호 처리부(예를 들어, DSP)와의 사이에 셀렉터를 배치한다. 셀렉터는 복수의 영역에 대응해서 배치된 복수의 광센서로부터 출력된 휘도 신호들을 절환하여 휘도 신호들을 신호 처리부에 공급한다. 셀렉터를 개재시킴으로써, 복수의 광센서와 신호 처리부 사이를 연결하는 배선의 수를 삭감할 수 있다. 신호 처리부가 IC 칩(예를 들어, FPGA 또는 ASIC)을 포함하는 경우, 복수의 광센서와 접속하기 위한 핀수(number of pins)를 삭감할 수 있다. 이에 의해, 광센서의 수가 DSP의 핀수를 초과하는 경우라도, 범용의 IC 칩을 사용할 수 있다.
또한, 본 발명의 실시예에 따른, 복수의 광센서는 소정 개수의 센서마다 블록으로 그룹화된다. 신호 처리부는 각 블록 단위로 휘도 신호를 수신하고, 휘도 신호에 기초하여 영상 신호의 보정 처리를 행한다. 광센서로부터 출력된 아날로그 휘도 신호를 신호 처리부(예를 들어, DSP)에서 처리하기 위해 아날로그 휘도 신호를 증폭하기 위한 증폭기, 또는 증폭된 휘도 신호의 아날로그 데이터를 디지털 데이터로 변환하는 변환기가 필요하다. 본 발명의 실시예에 따른, 광센서는 소정 개수의 센서마다 블록으로 그룹화됨으로써, 블록으로 그룹화된 광센서들이 증폭기 및 변환기를 공통으로 사용하게 됨으로써, 부품 수의 삭감을 실현한다.
본 발명에 따르면, 화소의 휘도 저하를 보상할 수 있는 표시 장치 및 전자 기기를 제공할 수 있다.
이하, 바람직한 실시예들(이하의 설명에서 실시예들이라 함)에 대해서 설명할 것이다. 설명은 이하의 순서로 행해질 것이다.
제1 실시예
제2 실시예
제3 실시예
제4 실시예
제5 실시예
제6 실시예
제7 실시예
응용예
<제1 실시예>
[패널의 전체 구성]
도 1은 본 발명의 실시예에 따른 표시 장치의 주요부인 패널을 도시하는 전체 구성도이다. 도면에 도시된 바와 같이, 표시 장치는 화소 어레이부(1)(화면부)와, 화소 어레이부(1)를 구동하는 구동부를 포함한다. 화소 어레이부(1)는 행 형태의 주사선 WS과, 열 형태의 신호선 SL과, 이들 신호선이 교차하는 부분에 배치된 매트릭스 형상의 화소(2)와, 각 화소(2)의 각 행에 대응해서 배치된 급전선(power lines) VL을 구비한다. 이 예에서는, 각 화소(2)에 RGB 삼원색 중 어느 하나를 할당하여, 컬러 표시를 실현할 수 있다. 하지만, 본 발명은 이에 한정되는 것이 아니고, 단색 표시 장치도 포함한다. 구동부는 각 주사선 WS에 제어 신호를 순차적으로 공급함으로써 행별로 화소(2)를 선순차(line-sequential) 주사하는 기입 스캐너(4)와, 선순차 주사에 대응해서 제1 전위와 제2 전위 간에 절환되는 전원 전압을 각 급전선 VL에 공급하는 전원 스캐너(6)와, 선순차 주사에 대응해서 영상 신호가 되는 신호 전위와 기준 전위를 열 형태의 신호선 SL에 공급하는 수평 셀렉터(신호 드라이버)(3)를 포함한다.
[화소의 회로 구성]
도 2는 도 1에 도시된 표시 장치에 포함되는 화소(2)의 구체적인 구성 및 연결 관계를 나타내는 회로도이다. 이 도면에 도시된 바와 같이, 화소(2)는 유기 EL 디바이스 등의 전형이 되는 발광 소자 EL과, 샘플링 트랜지스터 Tr1과, 구동 트랜지스터 Trd와, 화소 용량 Cs를 포함한다. 샘플링 트랜지스터 Tr1는 그 제어 단부(게이트)가 대응하는 주사선 WS에 접속하고, 한 쌍의 전류 단부(소스/드레인)의 한 쪽이 대응하는 신호선 SL에 접속하고, 전류 단부의 다른 쪽이 구동 트랜지스터 Trd의 제어 단부(게이트 G)에 접속한다. 구동 트랜지스터 Trd는 한 쌍의 전류 단부(소스/드레인)의 한쪽이 발광 소자 EL에 접속하고, 전류 단부의 다른 쪽이 대응하는 급전선 VL에 접속한다. 본 예에서는, 구동 트랜지스터 Trd가 N 채널형이며, 그 드레인이 급전선 VL에 접속되어 있고, 소스 S가 출력 노드로서 발광 소자 EL의 애노드에 접속되어 있다. 발광 소자 EL의 캐소드는 소정의 캐소드 전위 Vcath에 접속되어 있다. 화소 용량 Cs는 구동 트랜지스터 Trd의 전류 단부의 한쪽인 소스 S와 제어 단부인 게이트 G의 사이에 접속되어 있다.
상기 구성에서는, 샘플링 트랜지스터 Tr1이 주사선 WS로부터 공급된 제어 신호에 따라 도통되고, 신호선 SL로부터 공급된 신호 전위의 샘플링을 행하여, 화소 용량 Cs에 전위를 유지(store)시킨다. 구동 트랜지스터 Trd는 제1 전위(고전위 Vdd)의 급전선 VL로부터 전류 공급을 받아, 화소 용량 Cs에 유지된 신호 전위에 따라 구동 전류를 발광 소자 EL 내에 흘린다. 기입 스캐너(4)는 신호선 SL이 신호 전위에 있는 시간대(time slot)에서 샘플링 트랜지스터 Tr1을 도통 상태로 하기 위해, 소정의 펄스폭을 갖는 제어 신호를 제어선 WS에 출력함으로써, 화소 용량 Cs에 신호 전위를 유지할 뿐만 아니라, 구동 트랜지스터 Trd의 이동도 μ에 대한 보정을 신호 전위에 가한다. 그 다음, 구동 트랜지스터 Trd는 화소 용량 Cs에 기입된 신호 전위 Vsig에 대응하는 구동 전류를 발광 소자 EL에 공급하고, 발광 동작을 진행한다.
화소 회로(2)는 상술한 이동도 보정 기능 외에 임계 전압 보정 기능도 포함 한다. 구체적으로, 전원 스캐너(6)는 샘플링 트랜지스터 Tr1이 신호 전위 Vsig를 샘플링하기 전에, 제1 타이밍에서 급전선 VL을 제1 전위(고전위 Vdd)로부터 제2 전위(저전위 Vss)로 절환한다. 또한, 기입 스캐너(4)는 또한 샘플링 트랜지스터 Tr1이 신호 전위 Vsig를 샘플링하기 전에, 제2 타이밍에서 샘플링 트랜지스터 Tr1을 도통시켜서 신호선 SL로부터 기준 전위 Vref를 구동 트랜지스터 Trd의 게이트 G에 인가할 뿐만 아니라, 구동 트랜지스터 Trd의 소스 S를 제2 전위(Vss)로 설정한다. 전원 스캐너(6)는 제2 타이밍 후의 제3 타이밍에서 급전선 VL을 제2 전위 Vss로부터 제1 전위 Vdd로 절환하여, 구동 트랜지스터 Trd의 임계 전압 Vth에 대응하는 전압을 화소 용량 Cs에 유지한다. 상기 임계 전압 보정 기능에 따르면, 표시 장치는 화소에 따라 가변되는 구동 트랜지스터 Trd의 임계 전압 Vth의 영향을 제거할 수 있다.
화소 회로(2)는 부트스트랩(bootstrap) 기능도 포함한다. 즉, 기입 스캐너(4)는 신호 전위 Vsig를 화소 용량 Cs에 유지하는 단계에서 주사선 WS에의 제어 신호의 인가를 해제하고, 샘플링 트랜지스터 Tr1을 비도통 상태로 하여 구동 트랜지스터 Trd의 게이트 G를 신호선 SL로부터 전기적으로 컷오프(cutoff)시킴으로써, 구동 트랜지스터 Trd의 소스 S의 전위 변화에 따라 게이트 G의 전위가 변화하고, 게이트 G와 소스 S간의 전압 Vgs를 일정하게 유지하도록 허용한다.
[타이밍차트 1]
도 3은 도 2에 도시된 화소 회로(2)의 동작을 설명하기 위한 타이밍차트이다. 도면에서는, 주사선 WS의 전위 변화, 급전선 VL의 전위 변화 및 신호선 SL의 전위 변화를 이들 선에 공통인 시간축에 나타내었다. 또한, 이들 전위 변화와 병행하여, 구동 트랜지스터의 게이트 G 및 소스 S의 전위 변화도 나타내었다.
주사선 WS에는 샘플링 트랜지스터 Tr1을 턴온하기 위한 제어 신호 펄스가 인가된다. 제어 신호 펄스는 화소 어레이부의 선순차 주사에 대응해서 1 프레임(1f) 주기로 주사선 WS에 인가된다. 제어 신호 펄스는 1 수평 주사 기간(1H) 동안에 2개의 펄스를 포함한다. 때때로, 최초의 펄스를 제1 펄스 P1이라고 하고, 후속의 펄스를 제2 펄스 P2라고 한다. 급전선 VL은 또한 1 프레임 기간(1f) 동안 고전위 Vdd와 저전위 Vss 간에 절환한다. 신호선 SL에는 1 수평 주사 기간(1H) 동안 신호 전위 Vsig와 기준 전위 Vref 간에 절환하는 영상 신호가 공급된다.
도 3의 타이밍차트에 도시된 바와 같이, 화소는 이전 프레임의 발광 기간으로부터 당해 프레임의 비발광 기간으로 들어가고, 그 후 당해 프레임의 발광 기간으로 진행한다. 비발광 기간에서는, 준비 동작, 임계 전압 보정 동작, 신호 기입 동작, 이동도 보정 동작 등이 행해진다.
이전 프레임의 발광 기간에서는, 급전선 VL이 고전위 Vdd에 있어, 구동 트랜지스터 Trd가 구동 전류 Ids를 발광 소자 EL에 공급한다. 구동 전류 Ids는 고전위 Vdd의 급전선 VL로부터 구동 트랜지스터 Trd를 통해서 발광 소자 EL을 지나서, 캐소드 선에 흘러들어 간다.
계속해서, 당해 프레임의 비발광 기간에서는, 타이밍 T1에서 급전선 VL을 고전위 Vdd로부터 저전위 Vss로 절환한다. 이에 따라, 급전선 VL은 Vss까지 방전되고, 또한 구동 트랜지스터 Trd의 소스 S는 Vss까지 강하된다. 이에 의해, 발광 소 자 EL의 애노드 전위(즉, 구동 트랜지스터 Trd의 소스 전위)는 역 바이어스 상태가 되고, 따라서 구동 전류가 흐르지 않아 소등된다. 또한, 구동 트랜지스터의 소스 S의 전위 하강에 연동해서 게이트 G의 전위가 강하된다.
그 다음에, 타이밍 T2에서는, 주사선 WS를 저레벨로부터 고레벨로 절환함으로써, 샘플링 트랜지스터 Tr1이 도통된다. 이때, 신호선 SL은 기준 전위 Vref에 있다. 따라서, 구동 트랜지스터 Trd의 게이트 G의 전위는 도통된 샘플링 트랜지스터 Tr1을 통해서 신호선 SL의 기준 전위 Vref가 된다. 이때, 구동 트랜지스터 Trd의 소스 S는 Vref보다도 충분히 낮은 전위 Vss에 있다. 상기 방식으로, 구동 트랜지스터 Trd의 게이트 G와 소스 S 간의 전압 Vgs가 구동 트랜지스터 Trd의 임계 전압 Vth보다 커지도록 초기화된다. 타이밍 T1에서 타이밍 T3까지의 기간 T1-T3은 구동 트랜지스터 Trd의 게이트 G와 소스 S 간의 전압 Vgs를 미리 Vth이상으로 설정하는 준비 기간에 대응한다.
이후, 타이밍 T3에서는, 급전선 VL이 저전위 Vss로부터 고전위 Vdd로 천이하고, 구동 트랜지스터 Trd의 소스 S의 전위가 상승을 개시한다. 그런 다음, 구동 트랜지스터 Trd의 게이트 G와 소스 S 간의 전압 Vgs가 임계 전압 Vth가 되는 때에 전류가 컷오프된다. 이런 방식으로, 구동 트랜지스터 Trd의 임계 전압 Vth에 대응하는 전압이 화소 용량 Cs에 기입된다. 이것이 임계 전압 보정 동작이다. 이때, 전류가 오로지 화소 용량 Cs측에 흘러들고, 발광 소자 EL에는 흐르지 않도록 하기 위해, 발광 소자 EL이 컷오프가 되도록 캐소드 전위 Vcath를 설정한다.
타이밍 T4에서는, 주사선 WS가 고레벨로부터 저레벨로 복귀된다. 즉, 주사 선 WS에 인가된 제1 펄스 P1이 해제되어, 샘플링 트랜지스터가 턴오프되게 된다. 이상의 설명으로부터 명백해진 바와 같이, 제1 펄스 P1은 임계 전압 보정 동작을 행하기 위해, 샘플링 트랜지스터 Tr1의 게이트에 인가된다.
그 후에, 신호선 SL이 기준 전위 Vref로부터 신호 전위 Vsig로 전환된다. 계속해서, 타이밍 T5에서, 주사선 WS가 다시 저레벨로부터 고레벨로 상승한다. 즉, 제2 펄스 P2가 샘플링 트랜지스터 Tr1의 게이트에 인가된다. 이에 의해, 샘플링 트랜지스터 Tr1은 다시 턴온되고, 신호선 SL로부터 신호 전위 Vsig를 샘플링한다. 따라서, 구동 트랜지스터 Trd의 게이트 G의 전위는 신호 전위 Vsig가 된다. 여기서, 발광 소자 EL은 우선 컷오프 상태(하이 임피던스 상태)에 있기 때문에, 구동 트랜지스터 Trd의 드레인과 소스의 사이에 흐르는 전류는 오로지 화소 용량 Cs와 발광 소자 EL의 등가 용량에 흘러들어와 충전을 개시한다. 그 다음, 샘플링 트랜지스터 Tr1이 턴오프하는 타이밍 T6까지, 구동 트랜지스터 Trd의 소스 S의 전위는 ΔV만큼 상승한다. 이에 의해, 영상 신호의 신호 전위 Vsig가 Vth에 더해져서 화소 용량 Cs에 기입될 뿐만 아니라, 이동도 보정용의 전압 ΔV가 화소 용량 Cs에 유지된 전압으로부터 차감된다. 따라서, 타이밍 T5로부터 타이밍 T6까지의 기간 T5-T6은 신호 기입 기간 및 이동도 보정 기간에 대응한다. 즉, 제2 펄스 P2가 주사선 WS에 인가되면, 신호 기입 동작 및 이동도 보정 동작이 행해진다. 신호 기입 기간 및 이동도 보정 기간 T5-T6은 제2 펄스 P2의 펄스폭과 동등하다. 즉, 제2 펄스 P2의 펄스폭이 이동도 보정 기간을 규정한다.
상술된 바와 같이, 신호 기입 기간 T5-T6에서는, 신호 전위 Vsig의 기입과 보정량 ΔV의 조정이 동시에 행해진다. Vsig가 높을수록, 구동 트랜지스터 Trd가 공급하는 전류 Ids가 커지고, ΔV의 절대치도 커진다. 따라서, 발광 휘도 레벨에 대응하는 이동도 보정이 행해진다. Vsig를 고정한 경우, 구동 트랜지스터 Trd의 이동도 μ가 클수록 ΔV의 절대치가 커진다. 즉, 이동도 μ가 클수록, 화소 용량 Cs에 대한 부귀환량(negative feedback amount) ΔV가 커지므로, 각 화소의 이동도 μ의 편차(variation)를 제거할 수 있다.
최후, 타이밍 T6에서는, 상술한 바와 같이 주사선 WS가 저레벨측으로 천이하고, 샘플링 트랜지스터 Tr1이 턴오프된다. 이에 의해, 구동 트랜지스터 Trd의 게이트 G는 신호선 SL로부터 컷오프된다. 이때, 드레인 전류 Ids가 발광 소자 EL에 흐르기 시작한다. 이에 의해, 발광 소자 EL의 애노드 전위는 구동 전류 Ids에 따라 상승한다. 발광 소자 EL의 애노드 전위의 상승은 엄밀하게 구동 트랜지스터 Trd의 소스 S의 전위 상승이다. 구동 트랜지스터 Trd의 소스 S의 전위가 상승하면, 화소 용량 Cs의 부트스트랩 동작에 의해 구동 트랜지스터 Trd의 게이트 G의 전위도 상승한다. 게이트 전위의 상승량은 소스 전위의 상승량과 동등할 것이다. 따라서, 발광 기간 동안 구동 트랜지스터 Trd의 게이트 G와 소스 S 간의 입력 전압 Vgs는 일정하게 유지된다. 게이트 전압 Vgs의 값은 신호 전위 Vsig에 대한 임계 전압 Vth 및 이동량 μ의 보정을 행한 것이다. 구동 트랜지스터 Trd는 포화 영역에서 동작한다. 즉, 구동 트랜지스터 Trd는 게이트 G와 소스 S 간의 입력 전압 Vgs에 대응하는 구동 전류 Ids를 출력한다. 게이트 전압 Vgs의 값은 신호 전위 Vsig에 대한 임계 전압 Vth 및 이동량 μ의 보정을 행한 것이다.
[타이밍차트 2]
도 4는 도 2에 도시된 화소 회로(2)의 동작을 설명하기 위한 다른 타이밍차트이다. 이 도면은 기본적으로는 도 3에 도시된 타이밍차트와 동일하며, 대응하는 부분에는 대응하는 참조 번호가 부여된다. 다른 점은 임계 전압 보정 동작을 복수의 수평 기간에 걸쳐서 시분할 방식으로 반복하여 행한다는 것이다. 도 4의 타이밍차트의 예에서는, 1H 기간에 Vth 보정 동작을 2회 행한다. 화면부가 고정밀도의 화면부가 되면, 화소수가 증가하고, 주사선수도 증가한다. 주사선수의 증가에 의해 1H 기간이 짧아진다. 선순차 주사가 고속으로 수행되면, 1H 기간 내에 Vth 보정 동작이 완료되지 않는 경우가 존재한다. 따라서, 도 4의 타이밍차트에서는, 임계 보정 동작이 시분할 방식으로 2회 행해져서, 구동 트랜지스터 Trd의 게이트 G와 소스 S 간의 전위 Vgs가 확실하게 Vth까지 초기화되게 된다. Vth 보정의 반복 횟수는 2회로 한정되는 것이 아니고, 필요에 따라 시분할수를 늘릴 수 있다.
[표시 장치의 전체 구성]
도 5는 본 발명의 실시예에 따른 표시 장치의 전체 구성을 도시하는 개략도이다. 도면에 도시된 바와 같이, 표시 장치는 기본적으로 화면부(1)와, 구동부와, 신호 처리부(10)를 포함한다. 화면부(화소 어레이부)(1)는 행 형태의 주사선과, 열 형태의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 매트릭스 형상의 화소와, 광센서(8)를 포함하는 패널 "0"을 구비한다. 구동부는 각 주사선에 제어 신호를 순차적으로 공급하는 스캐너와, 각 신호선에 영상 신호를 공급하는 드라이버를 포함한다. 본 실시예에서는, 스캐너 및 드라이버가 화면부(1)를 둘러 싸도록 패널 "0"상에 장착된다.
화면부(1)에 포함되는 각 화소는, 대응하는 주사선으로부터 공급된 제어 신호에 따라 선택되었을 때, 대응하는 신호선으로부터 영상 신호를 도입할 뿐만 아니라, 도입한 영상 신호에 따라 발광한다. 광센서(8)는 각 화소의 발광 휘도를 검출하여 대응하는 휘도 신호를 출력한다. 본 실시예에서는, 광센서(8)가 패널 "0"의 이면측(발광면의 대향측)에 장착된다.
신호 처리부(DSP)(10)는 광센서(8)로부터 출력된 휘도 신호에 따라 영상 신호를 보정할 뿐만 아니라, 보정된 영상 신호를 구동부의 드라이버에 공급한다. 본 실시예에서는, 광센서(8)와 신호 처리부(10)와의 사이에 AD 변환기(ADC)(9)가 삽입되어 있다. ADC(9)는 광센서(8)로부터 출력된 아날로그 휘도 신호를 디지털 휘도 신호(휘도 데이터)로 변환하여 이 신호를 디지털 신호 처리부(DSP)(10)에 공급한다.
본 발명의 실시예의 특징 사항으로서, 패널 "0"은 화면부(화소 어레이부)(1)에서 복수의 영역으로 구획되고, 광센서(8)는 각 영역에 대응해서 배치된다. 각 광센서(8)는 대응하는 영역에 속하는 화소의 발광 휘도를 검출하여, 대응하는 휘도 신호를 신호 처리부(10)에 공급한다. 바람직하게는, 광센서(8)가 대응하는 영역의 중심에 배치된다.
신호 처리부(10)는 화면부(1)에 영상을 표시하는 표시 기간 동안 통상의 영상 신호를 드라이버에 공급하고, 영상을 표시하지 않는 비표시 기간에 포함되는 검출 기간 동안 휘도 검출용 영상 신호를 드라이버에 공급한다. 신호 처리부(10)는 각 프레임(혹은 각 필드)의 검출용 영상 신호를 공급한다. 검출용 영상 신호는 1 프레임(또는 1 필드)에서 검출 대상의 화소만이 발광하도록 허용하는 한편, 나머지 화소는 비발광 상태에 남아 있게 한다. 신호 처리부(10)는 초기 단계(예를 들어, 기기의 공장 출하 시)에 광센서(8)로부터 출력된 제1 휘도 신호와, 초기 단계로부터 소정 시간이 경과한 후에 광센서(8)로부터 출력된 제2 휘도 신호를 비교함으로써, 각 화소의 발광 휘도의 저하량을 계산하고, 계산한 발광 휘도의 저하량을 보상하도록 영상 신호를 보정하여 구동부의 드라이버에 출력한다.
이상의 설명으로부터 명백해진 바와 같이, 본 발명의 실시예에서는 패널 "0"에 광센서(8)를 제공한다. 광센서(8)를 사용하여, 각 화소의 휘도 열화를 측정하고, 열화 정도에 대응해서 영상 신호의 레벨을 조정한다. 이에 의해, "번인"을 보정한 화상을 화면부(1)에 표시하는 것이 가능하다. 특히, 본 실시예에서는, 복수의 화소에 대하여 1개의 광센서(8)를 배치한다. 이에 의해, 광센서의 수를 상당히 감소시킬 수 있고, 번인 보정 시스템의 저비용화가 가능해진다.
[변형예]
도 6은 도 5에 도시된 제1 실시예에 따른 표시 장치의 변형예를 도시하는 블록도이다. 이해를 쉽게 하기 위해, 도 5에 도시된 구성요소와 대응하는 부분에는 대응하는 참조 부호가 부여된다. 다른 점은 광센서(8)를 패널 "0"의 이면측이 아닌 표면측에 배치했다는 것이다. 이면측의 경우와 비교하여, 표면측에 광센서(8)를 배치하면, 수광량이 증가한다는 이점이 존재한다. 그러나, 패널 "0"의 표면측에 광센서(8)를 배치하면, 일부 화소의 발광이 희생된다는 단점이 발생한다.
[패널의 구성]
도 7은 도 5에 도시된 표시 장치에 포함되는 패널의 구성을 나타내는 개략적인 평면도 및 단면도이다. 도면에 도시된 바와 같이, 패널 "0"의 중앙에는 화면부(화소 어레이부)(1)가 배치된다. 도시되진 않았지만, 화면부(1)를 둘러싸는 패널 "0"의 주변부(프레임부)에는 드라이버 및 스캐너 등을 포함하는 구동부가 장착된다. 하지만, 본 발명은 이에 한정되는 것이 아니고, 구동부는 패널 "0"과 별개로 제공될 수 있다.
화면부(1)는 복수의 영역 A로 구획된다. 각 영역 A에 대응해서 광센서(8)가 배치된다. 광센서(8)는 대응하는 영역 A에 속하는 화소(2)의 발광 휘도를 검출하여 대응하는 휘도 신호를 신호 처리부(도시 생략)에 공급한다.
도시된 예에서는, 화소가 15행과 20열의 매트릭스 형상으로 배치되어 있다. 화소 어레이는 12개의 영역으로 구획된다. 각 영역 A는 5행과 5열의 25개의 화소(2)를 포함한다. 25개의 화소(2)에 대하여 1개의 광센서(1)가 배치된다. 광센서(8)의 필요 개수는, 1개의 화소(2)에 대하여 1개의 광센서(8)를 배치한 경우에 비하여, 상당히 감소될 수 있다.
[패널의 단면 구조]
도 8은 도 7에 도시된 패널의 단면 구조를 도시한다. 패널 "0"은 하부 유리 기판(101)과 상부 유리 기판(108)을 겹친 구조를 갖는다. 유리 기판(101) 위에는 TFT 공정에 의해 집적 회로(102)가 형성된다. 집적 회로(102)는 도 2에 도시된 화소 회로의 집합체이다. 집적 회로(102)상에는, 발광 소자 EL의 애노드(103)가 각 화소에 개별적으로 형성된다. 개개의 애노드(103)를 집적 회로(102) 측에 접속하기 위한 배선(106)도 형성된다. 애노드(103) 위에는 유기 EL 재료 등으로 이루어지는 발광층(104)이 형성된다. 그 위에 캐소드(105)가 전면에 걸쳐 형성된다. 캐소드(105), 애노드(103), 및 이들 사이에 유지된 발광층(104)은 발광 소자를 형성한다. 캐소드(105) 위에는 밀봉층(107)을 통해서 유리 기판(108)이 접합된다.
유기 EL 발광 소자는 자발광 소자이다. 발광은 패널 "0"의 표면 방향(상부 유리 기판(108)의 방향)으로 대부분 향한다. 하지만, 비스듬히 방출된 광과, 패널 "0"의 내부에서 반복적으로 반사 및 산란되며 패널 "0"의 이면측(하부 유리 기판(101)의 방향)을 통과하는 광이 존재한다. 도 5에 도시된 예에서는, 패널 "0"의 이면측에 광센서가 장착되며, 광센서는 발광 소자로부터 패널 "0"의 이면측을 통과하는 발광을 검출한다. 이 경우, 광센서의 바로 위의 화소로부터의 발광뿐만 아니라 광센서의 바로 위의 위치로부터 이동된 주변 화소의 발광 휘도도 측정될 수 있다.
[광센서의 수광량 분포]
도 9는 광센서의 수광량 분포를 나타내는 그래프를 도시한다. (X)는 행 방향의 수광 분포를 나타낸다. 횡축은 광센서로부터의 거리를 화소수로 나타내고, 종축은 센서 출력 전압을 나타낸다. 센서 출력 전압은 수광량에 비례한다. 그래프로부터 명백해진 바와 같이, 광센서는 중심에 위치하는 화소(광센서의 바로 위에 위치하는 화소)뿐만 아니라, 중심으로부터 떨어진 화소로부터의 발광도 어느 정도 수광하여, 대응하는 휘도 신호를 출력한다.
(Y)는 광센서의 열 방향을 따른 광센서의 수광량 분포를 나타낸다. 광센서는 또한 (X)에 도시된 행 방향의 수광량 분포와 동일한 방식으로 열 방향으로 중심 화소로부터의 발광뿐만 아니라 주변 화소로부터의 발광도 어느 정도 수광하여, 대응하는 휘도 신호를 출력할 수 있다는 것으로 알려진다.
본 발명의 실시예에서는, 광센서의 수광량 분포가 어느 정도 영역적인 폭을 갖는다는 사실을 이용하여, 복수의 화소에 대하여 1개의 광센서를 배치한다. 이에 의해, 광센서의 수를 감소시킬 수 있고, 번인 보정 시스템의 비용을 상당히 줄일 수 있다. 도 9에 도시된 광센서의 수광량 분포(수광 강도 분포)를 고려하면, 1개의 광센서에 의해 측정된 범위(영역)는 그 광센서에 대하여 상하 좌우의 모든 방향에서 균등한 범위인 것이 바람직하다. 즉, 광센서는 구획된 각 영역의 중심에 배치되는 것이 바람직하다.
[발광 휘도의 검출 동작 1]
도 10a는 발광 휘도 검출 동작의 시퀀스를 도시하는 개략도이다. 도면의 좌측 상단에 도시된 바와 같이, 화면부(1)는 10행과 10열의 화소(2)를 포함하고, 영역 A1 내지 A4의 4개의 영역으로 구획된다. 각 영역 A는 5행과 5열의 화소를 포함한다. 각 영역 A의 중앙에는 광센서(8)가 배치된다.
최초의 프레임 1에서는, 각 영역에 속하는 화소 중 좌측 상단 모퉁이의 화소가 동시에 발광한다. 나머지 화소는 모두 소등 상태에 있다. 즉, 프레임 1에서는, 각 영역의 좌측 상단 모퉁이에 위치하는 화소에는 검출용 영상 신호를 기입하여 프레임 1의 화소가 발광하도록 허용하고, 나머지 화소에는 흑레벨(black-level) 신호를 기입하여 비발광 상태가 되도록 허용한다. 이에 의해, 검출 대상의 화소가 각 영역에서 발광하도록 허용하는 것이 가능하다.
점등된 화소로부터의 발광은 대응하는 광센서(8)에 의해 수광된다. 그때, 인접하는 영역에서 동시에 발광한 화소로부터의 발광은, 서로 혼합될 일이 없도록 설정된다. 도시된 예에서는, 영역 A1의 좌측 상단 모퉁이에서 발광하는 화소의 발광은, 영역 A2의 좌측 상단 모퉁이에서 발광하는 화소의 발광과 실질적으로 혼합되지 않는다. 마찬가지로, 영역 A1에서 점등된 화소는 영역 A3에서 동시에 발광하는 화소와 간섭하지 않는다. 영역 A4에서 점등된 화소는 영역 A1에서 점등된 화소와 서로 간섭하지 않는다.
다음의 프레임 2로 진행하면, 화면부(1)의 선순차 주사에 의해 표시 패턴이 재기입된다. 각 영역 A에서 좌측 상단 모퉁이로부터 2번째 위치의 화소가 발광한다. 각 영역에서 동시에 발광한 화소로부터의 광은 각각 대응하는 광센서(8)에 의해 수광되어, 대응하는 휘도 신호가 출력된다. 이에 의해, 각 화소는 각 영역 내에서 점순차(dot-sequential) 방식으로 점등되어, 수광 동작이 진행된다. 프레임 5에서는, 각 영역에 속하는 화소 중 우측 상단 모퉁이의 화소가 발광하고, 나머지 화소는 소등 상태로 둔다. 이에 의해, 프레임 1 내지 프레임 5에서 각 영역의 최초의 행에 속하는 5개의 화소의 발광 휘도가 점순차 방식으로 검출된다.
다음의 프레임 6으로 진행하면, 각 영역의 2번째 줄의 처음의 화소가 발광하고, 나머지 화소는 소등 상태에 있다. 그 후, 처리는 동일한 방식으로 프레임 7로 진행하며, 각 영역의 2번째 줄의 화소의 검출 동작이 프레임 10에서 완료된다. 이 에 의해, 1개 화면에 포함되는 화소의 발광 휘도를 총 25개 프레임에서 검출할 수 있다. 30Hz 프레임 주파수를 갖는 표시 장치의 경우에, 1초 이하 동안 전체 화소의 발광 휘도 검출이 완료된다.
상술된 바와 같이, 본 발명의 실시예에 따른 표시 장치의 신호 처리부는 화면부(1)에 영상을 표시하는 표시 기간 동안 통상의 영상 신호를 공급하고, 반면에 신호 처리부는 영상을 표시하지 않는 비표시 기간에 포함되는 검출 기간 동안에는 휘도 검출용 영상 신호를 화면부(1)에 공급한다. 신호 처리부는 각 프레임에서 검출용 영상 신호를 공급한다. 검출용 영상 신호는 1 프레임에서 검출 대상의 화소만이 발광하도록 허용하고, 나머지 화소는 비발광 상태에 있게 한다.
본 발명의 실시예에 따르면, 1개의 광센서가 수광가능한 범위의 화소(2)를 화소별로 점순차 방식으로 발광시키는 것이 허용된다. 또한, 복수의 광센서(8)에 대한 발광이 동시에 행해진다. 이에 의해, 발광 동작이 병렬로 처리될 수 있고, 이는 휘도 검출 시간을 상당히 줄일 수 있다. 검출 동작에서, 1개의 패널 "0"에서는, 광센서(8)와 동일한 수의 화소(1)가 동시에 발광하고, 발광은 점순차 구동에 의해 반복된다.
복수 화소의 동시 발광 제어는 패널에 입력된 영상 신호에 의해 행해진다. 화소의 동작 타이밍은 통상의 표시 기간과 동일한 방식으로 스캐너에 의한 선순차 주사에 의해 제어된다. 측정 오차의 발생을 방지하기 위해, 측정 대상의 화소 이외의 화소에 흑 레벨 영상 신호를 입력한다. 이상의 동작에 따라, 복수의 광센서에 의해 복수의 화소의 발광 휘도 데이터를 순차적으로 얻을 뿐만 아니라 동시에 얻을 수도 있고, 이는 수광 시간을 상당히 줄일 수 있다. 발광 휘도 검출은 화소별로 수행되는 것이 바람직하다. 컬러 표시의 경우에, 각 화소는 녹색 광을 발하는 화소, 적색 광을 발하는 화소, 및 청색 광을 발하는 화소를 포함한다. 이 경우, 다른 색의 광이 서로 섞이지 않도록, 화소별로 발광 휘도를 검출하는 것이 바람직하다. 광센서의 수광 감도를 고려하면, 1개의 광센서에 의해 측정되는 영역은, 그 광센서에 대하여 상하 좌우의 모든 방향으로 균등한 거리의 범위에 있는 것이 바람직하다.
[발광 휘도의 검출 동작 2]
도 10b는 도 10a에 도시된 발광 시퀀스의 다른 예를 도시하는 개략도이다. 본 예에서는, 도 10a에 도시된 이전 예와 동일한 방식으로 각 영역에서 화소를 점순차 방식으로 발광시킨다. 하지만, 본 예는, 점순차 구동의 이동 방향이 인접하는 영역 사이에서 반대 방향이 된다는 점에서, 이전 예와 다르다. 프레임 1에서는, 인접하는 영역에서 발광하는 화소가 서로 가장 멀리 떨어진 위치에 있다. 프레임 5에서는, 행 방향의 인접하는 영역에서 동시에 발광하는 화소가 서로 다시 근접하게 된다. 이 경우, 인접하는 화소로부터 발광하는 광이 혼합되지 않도록, 각 영역의 구획을 따라, 차광벽을 설치할 수 있다. 계속해서, 화소의 점순차 발광이 프레임별로 진행된다. 최후의 프레임 25에서는, 도시하지 않았지만 정방형으로 배치된 4개의 영역에서, 중심에 가장 가까운 4개의 화소가 동시에 발광하고, 화면부(1)에 포함되는 모든 화소의 발광 휘도가 측정된다.
[번인 현상]
도 11은 본 발명의 실시예의 처리 대상으로서 "번인"을 설명하는 개략도이다. (A1)은 번인의 원인이 되는 패턴 표시를 나타낸다. 예를 들어, 도면에 도시된 바와 같은 윈도우가 화면부(1)에 표시된다. 흰색 윈도우(white window)의 부분의 화소는 고휘도로 발광을 계속하고, 한편 주변 흑색 프레임(peripheral black frame) 부분의 화소는 비발광 상태에 놓인다. 윈도우 패턴이 장기간에 걸쳐서 표시되면, 흰색 부분의 화소의 휘도 열화가 진행하고, 한편 흑색 프레임 부분의 화소의 휘도 열화는 상대적으로 천천히 진행된다.
(A2)는 (A1)에 도시된 윈도우 패턴 표시를 소거하고, 화면부(1)에 올-오버 래스터(all-over raster) 표시를 행한 상태를 나타낸다. 부분적인 열화가 존재하지 않으면, 화면부(1)에 래스터 표시를 행할 때에 전체 화면에서 균일한 휘도 분포가 획득될 수 있다. 하지만, 이전에 흰색으로 표시된 중심 부분의 화소의 휘도 열화가 실제로 진행되므로, 중심 부분의 휘도는 주변 부분의 휘도보다 낮게 되며, 도면에 도시된 바와 같이 "번인"이 나타난다.
[번인 보정 처리]
도 12는 도 11에 도시된 "번인"의 보정 동작을 도시하는 개략도이다. (O)는 외부로부터 표시 장치의 신호 처리부에 입력되는 영상 신호를 나타낸다. 본 예에서는, 올-오버 영상 신호가 도시되어 있다.
(A)는 도 11에 도시된 바와 같은 "번인"이 이미 발생한 화면부에 (O)에 도시된 영상 신호를 표시했을 경우의 휘도 분포를 나타낸다. 올-오버 영상 신호를 입력하는 경우라도, 패널의 화면부에 부분적인 번인이 존재하므로, 중앙의 윈도우 부 분의 휘도가 주변 프레임 부분보다 어둡다.
(B)는 외부로부터 입력된 영상 신호 (O)를 각 화소의 발광 휘도의 검출 결과에 따라 보정함으로써 얻어진 영상 신호를 나타낸다. (B)에 도시된 번인 보정 후의 영상 신호에서, 중앙의 윈도우 부분의 화소에 기입될 영상 신호의 레벨은 상대적으로 더 높게 보정되며, 주변 프레임 부분의 화소에 기입될 영상 신호의 레벨은 상대적으로 더 낮게 보정된다. 상술된 바와 같이, 영상 신호가 (A)에 도시된 번인으로 인한 네가티브(negative) 휘도 분포를 제거하기 위해, (B)에 도시된 포지티브(positive) 휘도 분포를 갖도록 보정이 행해진다.
(C)는 번인 보정 후의 영상 신호를 화면부에 표시한 상태를 개략적으로 나타낸다. 패널의 화면부에 남겨진 번인으로 인한 불균일한 휘도 분포는, 번인 보정용 영상 신호에 의해 보상되어, 균일한 휘도 분포를 갖는 화면이 얻어진다.
[제1 실시예의 구체적 구성]
도 13a 및 도 13b는 본 발명의 제1 실시예에 따른 표시 장치의 구체적인 구성을 나타내는 개략도이다. 도 13a는 비교를 위해 인용된 참고예이며, 복수 센서의 병렬 구동을 나타낸다. 도면에 도시된 바와 같이, 패널 "0"에는 화면부(화소 어레이부)(1)가 형성된다. 화면부(1)는 복수의 영역으로 구획된다. 패널 "0"의 이면측에는, 복수의 영역에 대응해서 복수의 광센서(8)가 배치된다. 복수의 광센서(8)는 1 프레임에서 병렬 구동된다. 복수의 광센서는 개별적으로 배선을 통해서 신호 처리부(DSP)(10)에 접속된다. DSP(10)는, 예를 들어, ASIC 칩을 포함하며, 여기서 접속 핀은 복수의 광센서(8)의 수만큼 필요하다. 하지만, 광센서(8)의 수 가 증가하면, 범용 ASIC 칩에서는 핀수가 실제로 충분하지 않아, 접속에 대응하는 것이 곤란하다.
도 13b는 복수의 센서에 의한 위상 시프트 병렬 구동 방식을 도시하는 제1 실시예의 구체예를 나타낸다. 이해를 쉽게 하기 위해, 도 13a에 도시된 참고예와 대응하는 부분에는 대응하는 참조 번호가 부여된다. 도면에 도시된 바와 같이, 패널 "0"의 화면부(1)는 복수의 영역으로 구획되고, 각 영역에 대응해서 광센서(8)가 배치된다. 각 광센서(8)는 대응하는 영역에 속하는 화소의 발광 휘도를 검출하고, 대응하는 휘도 신호를 출력한다. 본 발명의 실시예의 특징 사항으로서, 광센서(8)와 DSP(10)의 사이에는 셀렉터(50)가 개재된다. 셀렉터(50)는 복수의 영역에 대응해서 배치된 복수의 광센서(8)로부터 출력된 휘도 신호를 절환하여 휘도 신호를 신호 처리부(DSP)(10)에 공급한다. 이런 방식으로, 셀렉터(50)를 개재시킴으로써, DSP(10)의 외부 접속용 단자의 수를 참고예와 비교해서 삭감할 수 있다. 이에 의해, 범용 ASIC 칩을 본 발명의 실시예에 따른 DSP(10)로서 사용할 수 있다.
도 13a에 도시된 단순한 병렬 구동 방식에서는, 패널 "0" 측으로부터 출력되는 휘도 신호의 수가 증가한다. 따라서, DSP(10)의 입력 핀수가 센서의 수에 비례해서 증가한다. 한편, 도 13b에 도시된 복수의 센서에 의한 위상 시프트 병렬 구동 방식에서는, 셀렉터(50)를 개재시킴으로써, DSP(10)의 입력 핀수를 삭감할 수 있다. 이에 의해, 패널 "0"과 DSP(10)의 접속 처리를 간략화할 수 있다.
상술된 바와 같이, 광센서(8)는 각 프레임에서 휘도 신호를 출력한다. 1 프레임의 시간 순서는 통상 "ms"이다. 한편, DSP(10)에 포함되는 IC의 동작 속도는 "ns" 또는 "μs"이다. DSP(10)의 처리 동작은 광센서(8)의 수광 동작보다 훨씬 더 빠르다. 본 발명의 실시예에서는, 본 실시예의 상기한 것을 사용하여 1 프레임 동안 복수의 광센서(8)로부터 출력된 휘도 신호를 셀렉터(50)에 의해 순차적으로 샘플링함으로써, DSP(10) 측에 입력한다. 즉, 셀렉터(50)는 신호의 병렬/직렬 변환을 행함으로써, DSP(10)의 입력 핀수를 삭감할 뿐만 아니라, 효율적으로 DSP(10)의 처리 능력을 활용할 수 있다.
[타이밍차트]
도 14a 및 도 14b는 도 13a 및 도 13b에 도시된 참고예 및 실시예의 동작을 설명하기 위한 타이밍차트를 도시한다. 도 14a에 도시된 복수의 센서의 병렬 구동에 대한 참고예에서는, 복수의 영역 1 내지 N에 속하는 화소가 1 프레임에서 동시에 발광한다. 발광 동작을 나타내는 타이밍차트에서는, 1 화소의 발광 기간이 1 프레임에 대응한다.
한편, 각 영역 1 내지 N에 대응해서 배치된 광센서 1 내지 N은, 대응하는 영역의 화소의 발광 휘도를 병렬로 수광하고, 결과를 휘도 신호로서 출력한다. 출력 신호의 타이밍차트에 도시된 바와 같이, 1 화소의 휘도 출력 신호는 1 프레임에서 모든 센서 1 내지 N으로부터 동시에 출력되어, DSP측에 공급된다. 이에 의해, 참고예의 복수의 센서의 병렬 구동에서는, 발광 동작 및 신호 출력 동작이 각 프레임에서 행해진다.
한편, 도 14b에 도시된 복수의 센서의 위상 시프트 병렬 구동에서는, 복수의 영역 1 내지 N에서, 검출 대상의 화소가 위상을 시프트하면서 발광 동작을 수행한 다. 도 14a에 도시된 참고예와 동일한 방식으로, 1 화소의 발광 기간은 1 프레임에 대응하지만, 영역 1 내지 N에서 위상은 시프트된다. 하지만, 본 발명은 이에 한정되는 것이 아니고, 영역 1 내지 N에서 발광 동작의 위상을 시프트 시킬 필요는 없다. 또한, 도 14a에 도시된 바와 같이 모든 영역 1 내지 N에서 발광 동작을 동시에 수행하는 것이 바람직하다. 한편, 광센서 측은 각 화소의 발광을 수광하여 대응하는 휘도 신호를 출력한다. 셀렉터는 휘도 신호를 순차적으로 샘플링하여 직렬화한 후, 휘도 신호를 DSP측에 공급한다. 도시된 예에서는, 1 프레임 기간에 N개의 화소의 휘도 출력 신호가 샘플링에 의해 압축되고, 이는 신호 처리의 속도를 증가시킨다.
도 15a 및 도 15b는 도 13a 및 도 13b에 도시된 실시예의 상세한 구성 및 동작을 더 설명하기 위한 개략도이다. 도 13a에 도시된 바와 같이, 셀렉터(50)는 개개의 센서와 DSP(10)의 공통 입력 핀의 사이에 삽입된 스위칭 트랜지스터를 포함한다. 스위칭 트랜지스터에는, 셀렉터(50)의 제어부(도시 생략)로부터 순차적으로 선택 신호 SEL1, SEL2, 및 SEL3이 공급된다.
도 15b에 도시된 바와 같이, 프레임 F0에서 센서(1)는 화소(1)의 발광을 검출하여 대응하는 휘도 신호를 출력한다. 다음 프레임 F1에서는, 센서(1)가 화소(2)의 휘도 신호를 출력하고, 센서(2)가 화소(4)의 휘도 신호를 출력하고, 센서(3)가 화소(7)의 휘도 신호를 출력한다. 다음 프레임 F2에서는, 센서(1)가 화소(3)의 휘도 신호를 출력하고, 센서(2)가 화소(5)의 휘도 신호를 출력하고, 센서(3)가 화소(8)의 휘도 신호를 출력한다. 다음 프레임 F3에서는, 센서(2)가 화 소(6)의 휘도 신호를 출력하고, 센서(3)가 화소(9)의 휘도 신호를 출력한다.
한편, 셀렉터(50)는 각 프레임 F에서 순차적으로 선택 신호 SEL2, SEL3, 및 SEL1을 출력하고, 대응하는 스위칭 트랜지스터를 턴온하고, 대응하는 센서로부터 휘도 신호를 샘플링하고, 휘도 신호를 DSP에 입력한다. 프레임 F0에서는, 화소(1)의 휘도 신호가 샘플링되어 DSP(10)에 입력된다. 다음 프레임 F1에서는, 화소(4), 화소(7), 및 화소(2)의 휘도 신호가 순차적으로 샘플링되어, DSP(10)에 입력된다. 이에 의해, 셀렉터(50)는 복수의 센서로부터 출력된 병렬의 휘도 신호를 직렬 신호로 변환하여 입력한다.
<제2 실시예>
[구성]
도 16은 제2 실시예를 도시하는 개략도이다. 제2 실시예에 따른 표시 장치는 기본적으로 화면부와, 구동부와, 신호 처리부(DSP)(10)를 포함한다. 화면부( 도시 생략)는 행 형태의 주사선과, 열 형태의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 매트릭스 형상의 화소와, 광센서를 포함하는 패널을 갖는다. 구동부(도시 생략)는 각 주사선에 제어 신호를 순차적으로 공급하는 스캐너와, 각 신호선에 영상 신호를 공급하는 드라이버를 포함한다. 화소(도시 생략)는 주사선으로부터 공급된 제어 신호에 따라 선택되었을 때, 신호선으로부터 영상 신호를 도입할 뿐만 아니라, 도입한 영상 신호에 따라 발광한다. 광센서는 각 화소의 발광 휘도를 검출하여 대응하는 휘도 신호를 출력한다. 신호 처리부(10)는 광센서로부터 출력된 휘도 신호에 따라 영상 신호를 보정할 뿐만 아니라, 보정된 영 상 신호를 구동부의 드라이버에 공급한다.
특징 사항으로서, 패널은 화면부에서 복수의 영역으로 구획되고, 각 영역에 대응해서 광센서가 배치된다. 도시된 예에서는, 광센서는 패널상에 배치되고, 센서(1 내지 6)이다. 각 센서(1 내지 6)는 대응하는 영역에 속하는 화소의 발광 휘도를 검출하여 대응하는 휘도 신호를 출력한다. 복수의 센서(1 내지 6)는 소정 개수의 센서마다 블록으로 그룹화된다. 본 예에서는, 도식적으로 센서(1 내지 3)의 3개의 센서가 1개의 블록으로 그룹화된다. 마찬가지로, 센서(4 내지 6)의 3개의 센서가 1개의 블록으로 그룹화된다. 신호 처리부(10)는 각 블록 단위로 번갈아 휘도 신호를 수신하고, 신호를 처리한다.
본 실시예는 각 광센서(1 내지 6)로부터 출력된 휘도 신호를 증폭하여 이 휘도 신호를 신호 처리부(10)에 공급하는 증폭기(60)를 포함한다. 증폭기(60)는 각 블록에 대응해서 배치된다. 즉, 증폭기(60)는 1개의 블록에 포함되는 3개의 센서(1 내지 3)에 의해 공유된다.
또한, 본 실시예는 광센서로부터 출력된 아날로그 휘도 신호를 디지털 휘도 신호로 변환하여 디지털 휘도 신호를 신호 처리부(10)에 공급하는 변환기(ADC)(9)를 포함한다. 변환기(9)는 각 블록에 대응해서 배치된다. 즉, 변환기(ADC)(9)는 1 개의 블록에 속하는 3개의 센서(1 내지 3)에 의해 공유된다.
광이 수광될 수 있는 범위는, 예를 들어, 수 백개의 화소를 포함한다. 화면부의 화소수가 대략 100만 화소인 경우, 화면에 포함되는 전체 화소의 발광 휘도를 측정하기 위해, 수천개의 광센서가 필요할 것이다. 이들 센서 출력은 증폭기에 의 해 증폭된 후, 디지털 변환되어 FPGA 등을 포함하는 신호 처리부(DSP)(10)에 입력된다. 이에 의해, 수천개의 증폭기 및 수천개의 아날로그/디지털 변환기가 또한 필요할 것이고, FPGA 칩의 입력 핀도 수천개 필요할 것이다. 하지만, 범용 FPGA에서는, 이렇게 큰 수의 입력 핀을 사용할 수 없다.
본 실시예에서, 복수의 광센서를 소정 개수의 센서마다 블록으로 그룹화한다. 신호 처리부는 각 블록 단위로 휘도 신호를 수신한다. 예를 들어, 수천개의 센서를 수십개의 블록으로 분할하여, 블록은 각각 대략 100개의 센서를 갖는다. 신호 처리부에 의한 보정 동작은 각 블록에서 순차적으로 행해진다. 이에 의해, 증폭기 및 아날로그/디지털 변환기가 각 블록에서 공유될 수 있다. 증폭기 및 변환기의 수를 블록의 수와 동일하게 할 수 있다. 동시에, FPGA의 입력 핀수도 블록의 수와 동일하게 할 수 있다.
[참고예]
도 17은 도 16에 도시된 제2 실시예와 비교되는 참고예를 나타낸다. 이해를 쉽게 하기 위해, 도 16에 도시된 제2 실시예와 대응하는 부분에는 대응하는 참조 번호가 부여된다. 도시된 참고예에서는, 각 광센서에 대응해서 증폭기(60) 및 아날로그/디지털 변환기(ADC)(9)가 제공된다. 따라서, 도면에서와 같이 6개의 광센서가 존재하는 경우, 6개의 증폭기(60)가 필요할 것이다. 또한, 6개의 ADC(9)가 필요할 것이다. 또한, 도 17에 도시된 참고예는 도시를 단순히 하기 위해 간략화되어 있지만, 본 예가 수천개의 광센서가 포함된 패널에 적용되는 경우, 동일한 수의 증폭기 및 ADC가 필요할 것이고, 이는 실용적이지 않다.
<제3 실시예>
도 18은 본 발명의 제3 실시예에 따른 표시 장치를 도시하는 개략도이다. 도 16에 도시된 제2 실시예와 대응하는 부분에는 대응하는 참조 번호가 부여된다. 다른 점은 각 블록의 복수의 센서와 증폭기(60) 사이에 셀렉터(50)가 삽입된다는 것이다. 예를 들어, 제1 블록에 주목해 볼 때, 3개의 센서(1 내지 3)로부터 병렬로 출력된 휘도 신호는 셀렉터(50)에서 직렬화되어 증폭기(60)에 입력된다. 이런 방식으로, 증폭기(60)는 센서(1 내지 3)에 의해 공유될 수 있다.
<제4 실시예>
도 19는 본 발명의 제4 실시예에 따른 표시 장치를 도시하는 블록도이다. 도 18에 도시된 제3 실시예와 대응하는 부분에는 대응하는 참조 번호가 부여되어 이해하기 쉽게 한다. 본 실시예에서는, 각 광센서에 대응해서 배치된 증폭기와 ADC(9) 사이에 셀렉터(60)를 삽입한다. 이에 의해, 각 블록에서 ADC(9)는 복수의 광센서에 의해 공유될 수 있다. 하지만, 증폭기(60)는 각 센서와 대응해서 제공된다.
<제5 실시예>
도 20은 본 발명의 제5 실시예에 따른 표시 장치의 개략적인 타이밍차트이다. 신호 처리부는 화면부에 영상을 표시하는 표시 기간 동안 통상의 영상 신호를 공급하고, 영상을 표시하지 않는 비표시 기간에 포함되는 검출 기간 동안 휘도 검출용 영상 신호를 공급한다. 휘도 검출용 영상 신호에서는, 소정 레벨의 영상 신호를 각 프레임에서 측정 대상의 화소에만 공급되고, 반면에 나머지 화소에는 흑레 벨 영상 신호가 공급된다. 이에 의해, 복수의 센서(1 내지 6)는 비표시 기간 동안 화면부에 포함되는 전체 화소의 발광 휘도를 검출하고, 대응하는 휘도 신호를 신호 처리부 측에 공급할 수 있다. 신호 처리부는 초기 단계에 광센서로부터 출력된 제1 휘도 신호와, 소정 시간이 경과된 후에 광센서로부터 출력된 휘도 신호를 비교함으로써, 발광 휘도의 저하분을 계산한다. 또한, 계산한 발광 휘도의 저하분을 보상하도록 영상 신호를 보정하여 "번인"을 개선한다.
상술된 바와 같이, 번인 보정은 패널의 사용을 개시한 후 소정 기간이 경과한 단계에서 행해진다. 소정 기간이 경과한 후의 보정 동작은 패널에 통상의 영상 신호가 입력되지 않는 시간대를 사용함으로써 행해진다. 예를 들어, 이 시간대는 장치가 모니터로서 동작하지 않는 기간이다. 노트북 퍼스널 컴퓨터 또는 셀룰러 폰의 경우에, 커버를 닫는 시간대가 바람직하다.
<제6 실시예>
[패널의 구성]
도 21은 본 발명의 제6 실시예에 따른 표시 장치의 패널 구성을 도시하는 블록도이다. 이해를 쉽게 하기 위해, 도 1에 도시된 제1 실시예의 패널 블록도와 동일한 부호를 적용하였다. 표시 장치는 기본적으로 화소 어레이부(화면부)(1)와, 화소 어레이부(1)를 구동하는 구동부를 포함한다. 화소 어레이부(1)는 행 형태의 제1 주사선 WS와, 마찬가지로 행 형태의 제2 주사선 DS와, 열 형태의 신호선 SL과, 각 제1 주사선 WS와 각 신호선 SL이 교차하는 부분에 배치된 매트릭스 형상의 화소(2)를 포함한다. 한편, 구동부는 기입 스캐너(4), 구동 스캐너(5) 및 수평 셀렉 터(3)를 포함한다. 기입 스캐너(4)는 각 제1 주사선 WS에 제어 신호를 출력함으로써 행별로 화소(2)를 선순차 주사한다. 구동 스캐너(5)도 각 제2 주사선 DS에 제어 신호를 출력함으로써 행별로 화소(2)를 선순차 주사한다. 기입 스캐너(4)와 구동 스캐너(5)에서는, 제어 신호가 출력되는 타이밍이 상이하다. 구동 스캐너(5)는 제1 실시예에서 사용된 전원 스캐너(6) 대신에 구동부에 배치된다. 전원 스캐너가 제거되므로, 급전선 또한 화소 어레이부(1)로부터 제거된다. 그 대신, 화소 어레이부(1)에는 일정한 전원 전위 Vdd를 공급하는 전원선이 배치된다. 수평 셀렉터(신호 드라이버)(3)는 스캐너(4 및 5)의 선순차 주사에 대응해서 열 형태의 신호선 SL에 영상 신호의 신호 전위와 기준 전위를 공급한다.
[화소 회로의 구성]
도 22는 도 21에 도시된 제6 실시예의 표시 패널에 포함되는 화소 회로의 구성을 도시한다. 제1 실시예의 화소 회로는 2개의 트랜지스터를 갖는 한편, 본 실시예의 화소는 3개의 트랜지스터를 포함한다. 도면에 도시된 바와 같이, 본 화소(2)는 기본적으로 발광 소자 EL과, 샘플링 트랜지스터 Tr1과, 구동 트랜지스터 Trd와, 스위칭 트랜지스터 Tr3과, 화소 용량 Cs를 포함한다. 샘플링 트랜지스터 Tr1는 그 제어 단부(게이트)가 주사선 WS에 접속하고, 한 쌍의 전류 단부(소스/드레인)의 한쪽이 신호선 SL에 접속하고, 전류 단부의 다른 쪽이 구동 트랜지스터 Trd의 제어 단부(게이트 G)에 접속한다. 구동 트랜지스터 Trd는 한 쌍의 전류단부(소스/드레인)의 한쪽(드레인)이 전원선 Vdd에 접속하고, 전류 단부의 다른 쪽(소스 S)이 발광 소자 EL의 애노드에 접속한다. 발광 소자 EL의 캐소드는 소정의 캐소드 전위 Vcath에 접속되어 있다. 스위칭 트랜지스터 Tr3는 그 제어 단부(게이트)가 주사선 DS에 접속하고, 한 쌍의 전류 단부(소스/드레인)의 한쪽이 고정 전위 Vss에 접속하고, 전류 단부의 다른 쪽이 구동 트랜지스터 Trd의 소스 S에 접속한다. 화소 용량 Cs는 그 일단이 구동 트랜지스터 Trd의 제어 단부(게이트 G)에 접속하고, 그 타단이 구동 트랜지스터 Trd의 다른 쪽의 전류 단부(소스 S)에 접속한다. 구동 트랜지스터 Trd의 다른 쪽의 전류 단부는 발광 소자 EL 및 화소 용량 Cs에 대한 출력 전류 단부이다. 본 화소 회로(2)에서는, 화소 용량 Cs를 보조하는 목적에서 보조 용량 Csub가 구동 트랜지스터 Trd의 소스 S와 전원 Vdd의 사이에 접속되어 있다.
상기 구성에 있어서, 구동부 측의 기입 스캐너(4)는 제1 주사선 WS에 샘플링 트랜지스터 Tr1의 절환 제어를 수행하기 위한 제어 신호를 공급한다. 구동 스캐너(5)는 제2 주사선 DS에 스위칭 트랜지스터 Tr3의 절환 제어를 수행하기 위한 제어 신호를 출력한다. 수평 셀렉터(3)는 신호선 SL에 신호 전위 Vsig와 기준 전위 Vref 간에 절환하는 영상 신호(입력 신호)를 공급한다. 주사선 WS, DS 및 신호선 SL의 전위는 상술된 바와 같이 선순차 주사에 따라 가변하지만, 전원선은 Vdd로 고정된다. 캐소드 전위 Vcath 및 고정 전위 Vss도 고정된다.
[화소 회로의 동작]
도 23은 도 22에 도시된 화소 회로의 동작을 설명하기 위한 타이밍차트이다. 도면에 도시된 바와 같이, 주사선 WS, 주사선 DS 및 신호선 SL의 전위 변화를 이들 선에 공통인 시간 축에 나타내었다. 샘플링 트랜지스터 Tr1은 N 채널형이며, 이는 주사선 WS가 고레벨이 되었을 때 턴온된다. 스위칭 트랜지스터 Tr3도 N 채널형이며, 이것도 주사선 DS가 고레벨이 되었을 때 턴온된다. 한편, 신호선 SL에 공급된 영상 신호는 1 수평 기간(1H) 내에 신호 전위 Vsig와 기준 전위 Vref 간에 절환한다. 타이밍차트는 시간축이 제1 주사선 WS, 제2 주사선 DS 및 신호선 SL의 전위 변화에 대응하도록 구동 트랜지스터 Trd의 게이트 G 및 소스 S의 전위 변화를 나타낸다. 구동 트랜지스터 Trd의 동작 상태는 게이트 G와 소스 S 사이의 전위차 Vgs에 따라 제어된다.
최초에, 화소가 이전 프레임의 발광 기간으로부터 비발광 기간으로 들어가면, 타이밍 T1에서 주사선 DS가 고레벨로 절환되고, 스위칭 트랜지스터 Tr3가 턴온된다. 이에 따라, 구동 트랜지스터 Trd의 소스 S의 전위가 고정 전위 Vss로 설정된다. 이때, 고정 전위 Vss는 발광 소자 EL의 임계 전압 Vthel과 캐소드 전위 Vcath의 합보다도 작게 설정된다. 즉, 고정 전위 Vss는 Vss < Vthel + Vcath로 설정되고, 발광 소자 EL은 역 바이어스 상태에 있고, 구동 전류 Ids는 발광 소자 EL에 흘러들지 않는다. 하지만, 구동 트랜지스터 Trd로부터 공급된 출력 전류 Ids는 소스 S를 통해서 고정 전위 Vss에 흐른다.
계속해서, 타이밍 T2에서, 신호선 SL의 전위가 Vref에 있는 상태에서 샘플링 트랜지스터 Trd를 턴온한다. 이에 의해, 구동 트랜지스터 Trd의 게이트 G를 기준 전위 Vref로 설정한다. 이에 의해, 구동 트랜지스터 Trd의 게이트 G와 소스 S 간의 전압 Vgs는 Vref-Vss 값일 것이다. 여기서, Vgs는 Vgs = Vref-Vss > Vth로 설정된다. Vref-Vss가 구동 트랜지스터 Trd의 임계 전압 Vth보다도 크지 않으면, 후 속의 임계 보정 동작을 정상적으로 수행하는 것이 곤란하다. 하지만, Vgs는 Vref-Vss > Vth이고, 따라서 구동 트랜지스터 Trd는 온 상태에 있으며, 드레인 전류는 전원 전위 Vdd로부터 고정 전위 Vss로 흐른다.
이후, 타이밍 T3에서, 동작은 임계 전압 보정 기간으로 들어가고, 여기서 스위칭 트랜지스터 Tr3를 턴오프하고, 구동 트랜지스터 Trd의 소스 S를 고정 전위 Vss로부터 컷오프시킨다. 여기서, 소스 S의 전위(즉, 발광 소자의 애노드 전위)가 캐소드 전위 Vcath에 발광 소자 EL의 임계 전압 Vthel을 가산함으로써 얻어진 값보다 작은 한, 발광 소자 EL은 여전히 역 바이어스 상태에 있고, 약간의 누설 전류만이 흐른다. 따라서, 전원선 Vdd로부터 구동 트랜지스터 Trd를 통해서 공급된 전류의 대부분은 화소 용량 Cs와 보조 용량 Csub을 충전하기 위해 사용된다. 이런 방식으로 화소 용량 Cs가 충전되므로, 구동 트랜지스터 Trd의 소스 전위는 시간이 흐름에 따라 Vss로부터 상승한다. 일정 기간 후에 구동 트랜지스터 Trd의 소스 전위는 Vref-Vth의 레벨에 도달하고, Vgs가 정확히 Vth가 된다. 이때, 구동 트랜지스터 Trd는 컷오프되고, Vth에 대응하는 전압이 구동 트랜지스터 Trd의 소스 S와 게이트 G의 사이에 배치된 화소 용량 Cs에 기입된다. 소스 전압 Vref-Vth는 캐소드 전위 Vcath에 발광 소자의 임계 전압 Vthel을 가산함으로써 얻어진 값보다 작다.
계속해서, 타이밍 T4에서, 처리는 기입 기간/이동도 보정 기간으로 진행한다. 타이밍 T4에서, 신호선 SL을 기준 전위 Vref로부터 신호 전위 Vsig로 절환한다. 신호 전위 Vsig는 계조에 대응하는 전압이다. 이 시점에, 샘플링 트랜지스터 Tr1은 온 상태에 있기 때문에, 구동 트랜지스터 Trd의 게이트 G의 전위는 Vsig일 것이다. 이에 의해, 구동 트랜지스터 Trd가 턴온되고 전원선 Vdd로부터 전류가 흐르므로, 소스 S의 전위가 시간이 흐름에 따라 상승한다. 소스 S의 전위가 여전히 발광 소자 EL의 임계 전압 Vthel과 캐소드 전압 Vcath의 합을 초과하지 않으므로, 발광 소자 EL에는 약간의 누설 전류만이 흐르며, 구동 트랜지스터 Trd로부터 공급된 전류의 대부분은 화소 용량 Cs와 보조 용량 Csub를 충전하기 위해 사용된다. 상술된 바와 같은 충전 처리에서 소스의 전위는 상승한다.
기입 기간에 이미 구동 트랜지스터 Trd의 임계 전압 보정 동작이 완료되기 때문에, 구동 트랜지스터 Trd로부터 공급된 전류는 이동도 μ를 반영한다. 구체적으로, 구동 트랜지스터 Trd의 이동도 μ가 높으면, 구동 트랜지스터 Trd가 공급하는 전류량이 커지고, 소스 S의 전위도 빠르게 상승한다. 한편, 이동도 μ가 낮으면, 구동 트랜지스터 Trd의 전류 공급량이 작고, 소스 S의 전위가 느리게 상승한다. 이런 방식으로 구동 트랜지스터 Trd의 출력 전류가 화소 용량 Cs에 부귀환되면, 결과적으로 구동 트랜지스터 Trd의 게이트 G와 소스 S 간의 전압 Vgs는 이동도 μ를 반영한 값일 될 것이고, 전압 Vgs는 일정 시간이 경과한 후에 이동도 μ가 완전하게 보정된 값이 될 것이다. 즉, 기입 기간에, 구동 트랜지스터 Trd의 이동도 μ의 보정은 구동 트랜지스터 Trd로부터 흘러나온 전류를 화소 용량 Cs에 부귀환시킴으로써 동시에 수행된다.
최후에, 타이밍 T5에서, 처리가 당해 프레임의 발광 기간으로 들어가면, 샘플링 트랜지스터 Tr1이 턴오프되고, 구동 트랜지스터 Trd의 게이트 G가 신호선 SL로부터 컷오프된다. 이에 의해, 게이트 G의 전위가 상승할 뿐만 아니라, 화소 용 량 Cs에 유지된 Vgs의 값을 일정하게 유지하면서 소스 S의 전위도 게이트 G의 전위 상승에 연동해서 상승한다. 이에 의해, 발광 소자 EL의 역 바이어스 상태가 해소되고, 구동 트랜지스터 Trd는 Vgs에 대응하는 드레인 전류 Ids를 발광 소자 EL에 흘린다. 소스 S의 전위는 발광 소자 EL에 전류가 흐를 때까지 상승하고, 발광 소자 EL이 발광한다. 여기서, 발광 소자의 전류/전압 특성은 발광 시간이 길어지면 변화할 것이다. 따라서, 소스 S의 전위도 변화한다. 하지만, 구동 트랜지스터 Trd의 게이트와 소스 간의 전압 Vgs는 부트스트랩 동작에 의해 일정 값으로 유지되어 있으므로, 발광 소자 EL에 흐르는 전류는 변화하지 않는다. 따라서, 발광 소자 EL의 전류/전압 특성이 열화하는 경우라도, 정전류 Ids가 일정하게 흐르도록 유지하고, 발광 소자 EL의 휘도가 변화하지 않는다. 본 발명의 실시예에 따른 번인 억제 시스템을 또한 포함시킴으로써, 발광 소자의 휘도 열화가 보상된다.
<제7 실시예>
[표시 패널의 블록 구성]
도 24는 본 발명의 제7 실시예에 따른 표시 장치의 표시 패널을 도시하는 블록도이다. 표시 장치는 기본적으로 화소 어레이부(1), 스캐너부, 및 신호부를 포함한다. 스캐너부와 신호부는 구동부를 구성한다. 화소 어레이부(1)는 행에 배치된 제1 주사선 WS, 제2 주사선 DS, 제3 주사선 AZ1 및 제4 주사선 AZ2과, 열에 배치된 신호선 SL과, 이들 주사선 WS, DS, AZ1, AZ2 및 신호선 SL에 접속된 매트릭스 형상의 화소 회로(2)와, 각 화소 회로(2)의 동작에 필요한 제1 전위 Vss1, 제2 전위 Vss2 및 제3 전위 Vdd를 공급하는 복수의 전원선을 포함한다. 신호부는 수평 셀렉터(3)를 포함하고, 수평 셀렉터(3)는 신호선 SL에 영상 신호를 공급한다. 스캐너부는 기입 스캐너(4), 구동 스캐너(5), 제1 보정 스캐너(71) 및 제2 보정 스캐너(72)를 포함하고, 이들은 제1 주사선 WS, 제2 주사선 DS, 제3 주사선 AZ1 및 제4 주사선 AZ2에 제어 신호를 공급함으로써 행별로 화소 회로(2)를 순차적으로 주사한다.
[화소 회로의 구성]
도 25는 도 24에 도시된 표시 장치에 통합되는 화소 구성을 도시하는 회로도이다. 본 실시예의 화소는 5개의 트랜지스터를 포함하는 것을 특징으로 한다. 도면에 도시된 바와 같이, 화소 회로(2)는 샘플링 트랜지스터 Tr1, 구동 트랜지스터 Trd, 제1 스위칭 트랜지스터 Tr2, 제2 스위칭 트랜지스터 Tr3, 제3 스위칭 트랜지스터 Tr4, 화소 용량 Cs, 및 발광 소자 EL을 포함한다. 샘플링 트랜지스터 Tr1은 소정의 샘플링 기간에 주사선 WS로부터 공급되는 신호에 따라 도통되고, 신호선 SL로부터 공급된 영상 신호의 신호 전위를 화소 용량 Cs에 샘플링하는 것을 수행한다. 화소 용량 Cs는 샘플링된 영상 신호의 신호 전위에 따라 구동 트랜지스터 Trd의 게이트 G에 입력 전압 Vgs를 인가한다. 구동 트랜지스터 Trd는 입력 전압 Vgs에 대응하는 출력 전류 Ids를 발광 소자 EL에 공급한다. 발광 소자 EL은 소정의 발광 기간 동안 구동 트랜지스터 Trd로부터 공급되는 출력 전류 Ids에 의해 영상 신호의 신호 전위에 대응하는 휘도로 발광한다.
제1 스위칭 트랜지스터 Tr2는 샘플링 기간(영상 신호 기입 기간)에 앞서 주사선 AZ1로부터 공급되는 제어 신호에 따라 도통되고, 구동 트랜지스터 Trd의 제어 단부로서 게이트 G를 제1 전위 Vss1로 설정한다. 제2 스위칭 트랜지스터 Tr3은 샘플링 기간에 앞서 주사선 AZ2로부터 공급되는 제어 신호에 따라 도통되고, 구동 트랜지스터 Trd의 한쪽의 전류 단부로서 소스 S를 제2 전위 Vss2로 설정한다. 제3 스위칭 트랜지스터 Tr4는 샘플링 기간에 앞서 주사선 DS로부터 공급되는 제어 신호에 따라 도통되고, 구동 트랜지스터 Trd의 다른 쪽의 전류 단부로서 드레인을 제3 전위 Vdd에 접속함으로써, 구동 트랜지스터 Trd의 임계 전압 Vth에 대응하는 전압을 화소 용량 Cs에 유지시켜서 임계 전압 Vth의 영향을 보정한다. 또한, 제3 스위칭 트랜지스터 Tr4는 발광 기간에 다시 주사선 DS로부터 공급되는 제어 신호에 따라 도통되고, 구동 트랜지스터 Trd를 제3 전위 Vdd에 접속하여 출력 전류Ids가 발광 소자 EL에 흐르도록 허용한다.
이상의 설명으로부터 명백해진 바와 같이, 화소 회로(2)는 5개의 트랜지스터 Tr1 내지 Tr4, 및 Trd와, 1개의 화소 용량 Cs와 1개의 발광 소자 EL을 포함한다. 트랜지스터 Tr1 내지 Tr3과 Trd는 N 채널형 폴리실리콘 TFT이다. 트랜지스터 Tr4만이 P 채널형 폴리실리콘 TFT이다. 하지만, 본 발명은 이에 한정되는 것이 아니고, N 채널형과 P 채널형의 TFT를 적절하게 혼합하는 것이 가능하다. 발광 소자 EL은 예를 들어, 애노드 및 캐소드를 포함한 다이오드형 유기 EL 디바이스이다. 하지만, 본 발명은 이에 한정되는 것이 아니고, 발광 소자는 통상적으로 전류 구동에 의해 발광하는 모든 유형의 디바이스를 포함한다.
도 26은 도 25에 도시된 표시 패널로부터 화소 회로(2)의 부분만을 취한 개략도이다. 이해를 쉽게 하기 위해, 샘플링 트랜지스터 Tr1에 의해 샘플링되는 영 상 신호의 신호 전위 Vsig, 구동 트랜지스터 Trd의 입력 전압 Vgs 및 출력 전류Ids, 나아가 발광 소자 EL에 포함된 용량 성분 Coled 등이 기입되어 있다. 이하, 본 실시예에 따른 화소 회로(2)의 동작을 도 27을 참조하여 설명할 것이다.
[제7 실시예의 동작]
도 27은 도 26에 도시된 화소 회로를 도시하는 타이밍차트이다. 도 27은 시간축 T를 따라 각 주사선 WS, AZ1, AZ2 및 DS에 인가되는 제어 신호의 파형을 나타낸다. 표기를 간략화하기 위해, 제어 신호를 대응하는 주사선의 부호와 동일한 부호로 나타내었다. 트랜지스터 Tr1, Tr2, 및 Tr3는 N 채널형이므로, 이들은 주사선 WS, AZ1, 및 AZ2이 각각 고레벨에 있을 때에, 턴온되고, 저레벨에 있을 때에 턴오프된다. 한편, 트랜지스터 Tr4는 P 채널형이므로, 트랜지스터 Tr4는 주사선 DS가 고레벨에 있을 때에 턴오프되며, 저레벨에 있을 때에 턴온된다. 또한, 타이밍차트는 각 제어 신호 WS, AZ1, AZ2, 및 DS의 파형 외에, 구동 트랜지스터 Trd의 게이트 G 및 소스 S의 전위 변화를 나타낸다.
도 27에 도시된 타이밍차트에서는, 타이밍 T1 내지 T8을 1 프레임(1f)으로서 카운팅한다. 1 프레임 동안 화소 어레이의 각 행이 일회 순차 주사된다. 타이밍차트는 1행의 화소들에 인가되는 각 제어 신호 WS, AZ1, AZ2, 및 DS의 파형을 나타낸다.
당해 프레임이 시작되기 전의 타이밍 T0에서, 모든 제어 선호 WS, AZ1, AZ2, 및 DS가 저레벨에 있다. 따라서, N 채널형 트랜지스터 Tr1, Tr2, 및 Tr3은 오프 상태에 있는 한편, P 채널형 트랜지스터 Tr4만이 온 상태에 있다. 구동 트랜지스 터 Trd는 온 상태의 트랜지스터 Tr4을 통해서 전원 Vdd에 접속되어 있으므로, 구동 트랜지스터 Trd는 소정의 입력 전압 Vgs에 따라 출력 전류 Ids를 발광 소자 EL에 공급한다. 따라서, 타이밍 T0에서 발광 소자 EL이 발광한다. 이때, 구동 트랜지스터 Trd에 인가되는 입력 전압 Vgs는 게이트 전위(G)와 소스 전위(S)의 차(difference)로 나타내어진다.
당해 프레임이 시작되는 타이밍 T1에서, 제어 신호 DS가 저레벨로부터 고레벨로 절환된다. 이에 의해, 스위칭 트랜지스터 Tr4가 턴오프되고, 구동 트랜지스터 Trd는 전원 Vdd로부터 컷오프되므로, 발광이 정지하고 장치가 비발광 기간으로 들어간다. 따라서, 타이밍 T1에서 모든 트랜지스터 Tr1 내지 Tr4가 턴오프된다.
계속해서 타이밍 T2로 진행하면, 제어 신호 AZ1 및 AZ2가 고레벨이 되므로, 스위칭 트랜지스터 Tr2 및 Tr3가 턴온된다. 결과적으로, 구동 트랜지스터 Trd의 게이트 G가 기준 전위 Vss1에 접속되고, 소스 S가 기준 전위 Vss2에 접속된다. 여기서, Vss1-Vss2 > Vth를 만족시키고, 그 후 타이밍 T3에서 행해질 Vth 보정의 준비가 Vss1-Vss2=Vgs > Vth를 허용함으로써 이루어진다. 즉, 기간 T2 내지 T3은 구동 트랜지스터 Trd의 리셋 기간에 대응한다. 발광 소자 EL의 임계 전압이 VthEL인 경우, VthEL > Vss2 라고 설정된다. 이에 의해, 발광 소자 EL에는 마이너스 바이어스가 인가되고, 소자는 소위 역 바이어스 상태가 된다. 역 바이어스 상태는 나중에 행해질 Vth 보정 동작 및 이동도 보정 동작을 정상적으로 행하기 위해 필요하다.
타이밍 T3에서는, 제어 신호 AZ2가 저레벨에 있을 뿐만 아니라, 직후에 제어 신호 DS도 저레벨에 있다. 이에 의해, 트랜지스터 Tr3이 턴오프되는 한편, 트랜지스터 Tr4가 턴온된다. 결과적으로, 드레인 전류 Ids가 화소 용량 Cs에 흘러들어 오고, Vth 보정 동작이 개시된다. 이때, 구동 트랜지스터 Trd의 게이트 G는 Vss1로 유지되고, 구동 트랜지스터 Trd가 컷오프될 때까지 전류 Ids가 흐른다. 구동 트랜지스터 Trd가 컷오프되면, 구동 트랜지스터 Trd의 소스 전위(S)는 Vss1-Vth가 될 것이다. 드레인 전류가 컷오프되는 타이밍 T4에서 제어 신호 DS가 다시 고레벨로 복귀되어, 스위칭 트랜지스터 Tr4가 턴오프되도록 허용한다. 또한, 제어 신호 AZ1도 저레벨로 복귀되어, 스위칭 트랜지스터 Tr2가 턴오프되도록 허용한다. 결과적으로, 화소 용량 Cs에 Vth가 유지 및 고정된다. 상술된 바와 같이, 타이밍 T3 내지 T4의 기간은 구동 트랜지스터 Trd의 임계 전압 Vth를 검출하는 기간이다. 여기서, 검출 기간 T3 내지 T4를 Vth 보정 기간이라 한다.
상술된 방식과 마찬가지로 Vth 보정을 행한 후, 타이밍 T5에서 제어 신호 WS를 고레벨로 절환하여, 샘플링 트랜지스터 Tr1을 턴온할 뿐만 아니라 영상 신호 Vsig를 화소 용량 Cs에 기입한다. 발광 소자 EL의 등가 용량 Coled에 비해 화소 용량 Cs는 충분히 작다. 결과적으로, 영상 신호 Vsig의 대부분이 화소 용량 Cs에 기입된다. 정확하게는, Vss1과 Vsig 간의 차인 Vsig-Vss1가 화소 용량 Cs에 기입된다. 따라서 구동 트랜지스터 Trd의 게이트 G와 소스 S 간의 전압 Vgs는 먼저 검출 및 유지된 Vth에 금회 샘플링된 Vsig-Vss1을 가산함으로써 얻어진 레벨 (Vsig-Vss1+Vth)이 될 것이다. 이후 설명을 용이하게 하기 위해, Vss1이 0V라고 가정하면, 게이트와 소스간의 전압 Vgs는 도 27의 타이밍차트에 도시된 바와 같이 Vsig+Vth가 될 것이다. 영상 신호 Vsig의 샘플링은 제어 신호 WS가 저레벨로 복귀되는 타이밍 T7까지 행해진다. 즉, 타이밍 T5 내지 T7의 기간은 샘플링 기간(영상 신호 기입 기간)에 대응한다.
샘플링 기간이 종료하는 타이밍 T7보다 앞선 타이밍 T6에서, 제어 신호 DS가 저레벨이 되어, 스위칭 트랜지스터 Tr4가 턴온된다. 이에 의해, 구동 트랜지스터 Trd가 전원 Vdd에 접속되므로, 화소 회로는 비발광 기간으로부터 발광 기간으로 진행한다. 샘플링 트랜지스터 Tr1이 여전히 온 상태일 뿐만 아니라, 스위칭 트랜지스터 Tr4도 턴온되는 기간 T6 내지 T7에서는, 구동 트랜지스터 Trd의 이동도 보정을 행한다. 즉, 본 예에서는, 샘플링 기간의 후방 부분과 발광 기간의 선두 부분이 겹치는 기간 T6 내지 T7에서 이동도 보정을 행한다. 이동도 보정을 행하는 발광 기간의 선두에서는, 발광 소자 EL이 역 바이어스 상태에 있으므로, 소자가 발광하지 않는다. 이동도 보정 기간 T6 내지 T7에서는, 구동 트랜지스터 Trd의 게이트 G가 영상 신호 Vsig의 레벨로 고정된 상태에서, 드레인 전류 Ids가 구동 트랜지스터 Trd에 흐른다. 여기서, 미리 Vss1-Vth < VthEL라고 설정함으로써 발광 소자 EL가 역 바이어스 상태에 있게 되므로, 발광 소자 EL은 다이오드 특성이 아니라 단순한 용량 특성을 나타낸다. 따라서, 구동 트랜지스터 Trd에 흐르는 전류 Ids는 화소 용량 Cs와 발광 소자 EL의 등가 용량 Coled를 결합함으로써 얻어진 용량 C=Cs+Coled에 기입된다. 이에 의해, 구동 트랜지스터 Trd의 소스 전위(S)는 상승된다. 도 27의 타이밍차트에서는, 상승분을 ΔV로 나타내었다. 상승분 ΔV은 결국 화소 용량 Cs에 유지된 게이트와 소스간 전압 Vgs로부터 감산되므로, 이는 부귀 환이 수행됨을 의미한다. 상기한 방식으로 구동 트랜지스터 Trd의 출력 전류 Ids를 그 구동 트랜지스터 Trd의 입력 전압 Vgs에 부귀환시킴으로써, 이동도 μ를 보정하는 것이 가능하다. 또한, 부귀환량 ΔV는 이동도 보정 기간 T6 내지 T7의 시간 폭 "t"을 조정함으로써 최적화될 수 있다.
타이밍 T7에서, 제어 신호 WS는 저레벨이 되어 샘플링 트랜지스터 Tr1이 턴오프되도록 허용한다. 결과적으로, 구동 트랜지스터 Trd의 게이트 G는 신호선 SL로부터 컷오프된다. 영상 신호 Vsig의 인가가 해제되므로, 구동 트랜지스터 Trd의 게이트 전위(G)는 소스 전위(S)와 함께 상승하는 것이 가능하다. 그 기간 동안 화소 용량 Cs에 유지된 게이트와 소스간 전압 Vgs는 (Vsig-ΔV+Vth)의 값을 유지한다. 소스 전위(S)의 상승과 함께 발광 소자 EL의 역 바이어스 상태가 해소되므로, 출력 전류 Ids의 유입에 의해 발광 소자 EL은 실제로 발광을 개시한다. 이때의 드레인 전류 Ids와 게이트 전압 Vgs의 관계는 특성식 1의 Vgs에 Vsig-ΔV+Vth를 대입함으로써 이하의 식으로 주어질 수 있다.
Ids=kμ(Vgs-Vth)2=kμ(Vsig-ΔV)2
상기 식에서, k=(1/2)(W/L)Cox이다. 특성식에 따르면, Vth의 항이 제거되고, 발광 소자 EL에 공급되는 출력 전류 Ids는 구동 트랜지스터 Trd의 임계 전압 Vth에 의존하지 않는다는 것을 알 수 있다. 기본적으로 드레인 전류 Ids는 영상 신호의 신호 전압 Vsig에 의해 결정된다. 즉, 발광 소자 EL은 영상 신호 Vsig에 대응하는 휘도로 발광한다. 그때, Vsig는 부귀환량 ΔV만큼 보정된다. 보정량 Δ V는 정확히 특성식의 계수부에 위치하는 이동도 μ의 효과를 상쇄하도록 작용한다. 따라서, 드레인 전류 Ids는 실질적으로 영상 신호 Vsig에만 의존한다.
최후에, 타이밍 T8에서는, 제어 신호 DS가 고레벨이 되어, 스위칭 트랜지스터 Tr4이 턴오프된다. 그 후, 발광이 종료할 뿐만 아니라, 당해 프레임이 종료한다. 그 다음, 처리는 다음 프레임으로 진행하고, 여기서 Vth 보정 동작, 이동도 보정 동작 및 발광 동작이 반복될 것이다.
<응용예>
본 발명의 실시예에 따른 표시 장치는 도 28에 도시된 바와 같이 박막 디바이스 구조를 갖는다. 도 28에서, TFT 부분은 하부(Bottom) 게이트 구조(게이트 전극이 채널 PS 층의 아래에 위치됨)를 갖는다. TFT 부분에 관해서는, 샌드위치(sandwich) 게이트 구조(채널 PS 층이 상부와 하부의 게이트 전극에 끼워짐), 및 상부(Top) 게이트 구조(게이트 전극이 채널 PS 층 위에 위치됨) 등의 변형이 존재한다. 본 도면은 절연성 기판상에 형성된 화소의 개략적인 단면 구조를 도시한다. 본 도면에 도시된 바와 같이, 화소는 복수의 박막 트랜지스터를 포함하는 트랜지스터부(본 도면에는 1개의 TFT가 예로서 도시됨), 화소 용량 등을 포함하는 용량부, 및 유기 EL 소자 등을 포함하는 발광부를 갖는다. 기판 위에, TFT 공정에 의해 트랜지스터부 및 용량부가 형성되고, 그 위에 유기 EL 소자 등의 발광부가 적층된다. 또한, 그 위에 접착제를 통해서 투명한 대향 기판을 부착해서 평면 패널(flat panel)을 얻는다.
본 발명의 실시예에 따른 표시 장치는 도 29에 도시된 바와 같이 평면 모듈 형상의 디바이스를 포함한다. 예를 들어, 각각 유기 EL 소자, 박막 트랜지스터, 박막 용량 등을 갖는 화소를 매트릭스 형상으로 집적하여 형성한 화소 어레이부를 제공하고, 화소 어레이부(화소 매트릭스부)를 둘러싸도록 접착제를 배치함으로써 유리 등으로 이루어진 대향 기판을 부착해서 표시 모듈을 얻는다. 투명한 대향 기판에는, 필요에 따라, 컬러 필터, 보호막, 차광막 등을 제공할 수 있다. 또한, 표시 모듈에는, 외부로부터 화소 회로에 대하여 신호 등을 입력 및 출력하기 위한 커넥터로서 FPC(flexible print circuit)을 제공하는 것이 바람직하다.
이상 설명한 본 발명의 실시예에 따른 표시 장치는 평면 패널 형상을 포함하고, 다양한 전자 기기, 예를 들어, 디지털 카메라, 노트북 퍼스널 컴퓨터, 셀룰러 폰, 비디오 카메라 등에 적용될 수 있다. 표시 장치는 전자 기기에 입력되거나 또는 전자 기기에서 생성되는 구동 신호를 화상 또는 영상으로서 표시할 수 있는 다양한 분야의 전자 기기의 디스플레이에 적용될 수 있다. 상기의 표시 장치가 적용된 전자 기기의 예가 하기에 도시될 것이다. 전자 기기는 기본적으로 정보를 처리하는 본체와, 본체에 입력되는 정보 또는 본체로부터 출력되는 정보를 표시하는 디스플레이를 포함한다.
도 30은 본 발명을 적용한 텔레비전 세트를 도시하며, 본 텔레비전 세트는 프론트 패널(front panel)(12), 필터 유리(13) 등을 갖는 영상 표시 화면(11)을 포함하며, 본 발명의 실시예에 따른 표시 장치를 영상 표시 화면(11)으로 사용함으로써 제작된다.
도 31은 본 발명이 적용된 디지털 카메라를 도시하며, 상부도는 정면도이고 하부도는 배면도이다. 디지털 카메라는 촬상 렌즈, 플래시용 발광부(15), 표시부(16), 제어 스위치, 메뉴 스위치, 셔터(19) 등을 포함하고, 본 발명의 실시예에 따른 표시 장치를 표시부(16)로 사용함으로써 제작된다.
도 32는 본 발명이 적용된 노트북 퍼스널 컴퓨터를 도시하며, 여기서 본체(20)는 문자 등을 입력할 때 조작되는 키보드(21)를 포함하고, 본체 커버는 화상을 표시하는 표시부(22)를 포함하며, 이는 본 발명의 실시예에 따른 표시 장치를 표시부(22)로 사용함으로써 제작된다.
도 33은 본 발명이 적용된 휴대 단말 장치를 도시한다. 좌측은 개방한 상태를 나타내고, 우측은 폐쇄한 상태를 나타낸다. 휴대 단말 장치는 상측 케이스(23), 하측 케이스(24), 연결부(이 경우에는 힌지부)(25), 디스플레이(26), 서브 디스플레이(27), 픽처 라이트(picture light)(28), 카메라(29) 등을 포함한다. 휴대 단말 장치는 본 발명의 실시예에 따른 표시 장치를 디스플레이(26) 또는 서브 디스플레이(27)로 사용함으로써 제작된다.
도 34는 본 발명이 적용된 비디오 카메라를 도시하며, 본 비디오 카메라는 본체부(30), 전방을 향한 측면에 피사체 촬영을 위한 렌즈(34), 촬영 시의 개시/중지 스위치(35), 모니터(36) 등을 포함하며, 본 발명의 실시예에 따른 표시 장치를 모니터(36)로 사용함으로써 제작된다.
본 출원은 2008년 11월 7일자로 일본 특허청에 출원된 일본 우선권 특허 출원 JP 2008-286781에 개시된 것과 관련된 대상을 포함하며, 그 전체 내용은 참조로서 본원에 포함된다.
본 분야의 숙련자는, 각종 수정, 결합, 부분-결합, 및 변경이 첨부된 청구항들 또는 그 등가물의 범위 내에 있는 한, 설계 요건 및 다른 요소에 따라 행해질 수 있음을 이해해야 한다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 패널의 블록도.
도 2는 제1 실시예에 따른 화소 회로도.
도 3은 제1 실시예의 동작을 설명하기 위한 타이밍차트.
도 4는 또한 동작을 설명하기 위한 타이밍차트.
도 5는 제1 실시예의 전체 구성을 도시하는 블록도.
도 6은 또한 전체 구성을 도시하는 블록도.
도 7은 패널의 개략적인 평면도 및 단면도.
도 8은 패널의 확대 단면도.
도 9는 광센서로부터 출력된 휘도 신호의 분포를 도시한 그래프.
도 10a는 제1 실시예의 동작을 설명하기 위한 개략도.
도 10b는 또한 동작을 설명하기 위한 개략도.
도 11은 번인 현상을 도시하는 개략도.
도 12는 영상 신호의 보정 처리를 도시하는 개략도.
도 13a 및 도 13b는 제1 실시예의 구성을 도시하는 개략도.
도 14a 및 도 14b는 또한 제1 실시예의 동작을 설명하기 위한 타이밍차트.
도 15a 및 도 15b는 또한 제1 실시예를 설명하기 위한 개략도.
도 16은 제2 실시예를 도시하는 블록도.
도 17은 참고예를 도시하는 블록도.
도 18은 제3 실시예를 도시하는 블록도.
도 19는 제4 실시예를 도시하는 블록도.
도 20은 제5 실시예를 도시하는 타이밍차트.
도 21은 본 발명의 제6 실시예에 따른 표시 장치의 패널 구성을 도시하는 블록도.
도 22는 화소 회로의 구성을 도시하는 회로도.
도 23은 동작을 설명하기 위한 타이밍차트.
도 24는 본 발명의 제7 실시예에 따른 표시 장치의 패널 구성을 도시하는 블록도.
도 25는 제7 실시예에 따른 화소 회로도.
도 26은 또한 화소 회로도.
도 27은 제7 실시예의 동작을 설명하기 위한 타이밍차트.
도 28은 본 발명의 응용예에 따른 표시 장치의 장치 구조를 도시하는 단면도.
도 29는 본 발명의 응용예에 따른 표시 장치의 모듈 구조를 도시하는 평면도.
도 30은 본 발명의 응용예에 따른 표시 장치를 포함하는 텔레비전 세트를 도시하는 사시도.
도 31은 본 발명의 응용예에 따른 표시 장치를 포함하는 디지털 스틸 카메라를 도시하는 사시도.
도 32는 본 발명의 응용예에 따른 표시 장치를 포함하는 노트북 퍼스널 컴퓨 터를 도시하는 사시도.
도 33은 본 발명의 응용예에 따른 표시 장치를 포함하는 휴대 단말 장치를 도시하는 개략도.
도 34는 본 발명의 응용예에 따른 표시 장치를 포함하는 비디오 카메라를 도시하는 사시도.
<도면의 주요 부분에 대한 부호의 설명>
0: 패널
1: 화면부(화소 어레이부)
2: 화소
3: 드라이버
4: 스캐너
8: 광센서
9: ADC
10: 신호 처리부
50: 셀렉터
60: 증폭기

Claims (10)

  1. 표시 장치로서,
    화면부와;
    구동부와;
    신호 처리부와;
    셀렉터를 포함하며,
    상기 화면부는 행 형태의 주사선과, 열 형태의 신호선과, 매트릭스 형상의 화소 회로와, 광센서를 포함하고,
    상기 구동부는 상기 주사선에 제어 신호를 공급하는 스캐너와 상기 신호선에 영상 신호를 공급하는 드라이버를 포함하고,
    상기 화면부는 복수의 화소 회로를 각기 구비하는 복수의 영역으로 구획되며,
    상기 화소 회로는 상기 영상 신호에 따라 발광하고,
    상기 광센서는 각 영역에 대하여 배치되어 상기 발광에 따라 휘도 신호를 출력하고,
    상기 셀렉터는 복수의 휘도 신호를 절환하여 이 휘도 신호를 상기 신호 처리부에 공급하고,
    상기 신호 처리부는 상기 휘도 신호에 따라 상기 영상 신호를 보정하여 상기 영상 신호를 상기 드라이버에 공급하는, 표시 장치.
  2. 제1항에 있어서,
    복수의 영역에 대응해서 배치된 복수의 광센서는 소정 개수의 센서마다 블록으로 그룹화되고,
    상기 신호 처리부는 각 블록 단위로 상기 휘도 신호를 처리하는, 표시 장치.
  3. 제2항에 있어서,
    상기 광센서로부터 출력된 아날로그 휘도 신호를 디지털 휘도 신호로 변환하여 상기 신호 처리부에 공급하는 변환기를 더 포함하고,
    상기 변환기는 각 블록에 대응해서 배치되는, 표시 장치.
  4. 제2항에 있어서,
    상기 광센서로부터 출력된 휘도 신호를 증폭하여 상기 신호 처리부에 공급하는 증폭기를 더 포함하고,
    상기 증폭기는 각 블록에 대응해서 배치되는, 표시 장치.
  5. 제1항에 있어서,
    상기 신호 처리부는 상기 화면부에 영상을 표시하는 표시 기간 동안에는 표시용 영상 신호를 공급하고, 상기 화면부에 영상을 표시하지 않는 검출 기간 동안에는 검출용 영상 신호를 공급하는, 표시 장치.
  6. 제5항에 있어서,
    상기 신호 처리부는 각 프레임에서 상기 검출용 영상 신호를 공급하고, 검출 대상의 화소 회로만이 발광하도록 허용하는, 표시 장치.
  7. 제1항에 있어서,
    상기 신호 처리부는 제1 기간 동안 상기 광센서로부터 출력된 제1 휘도 신호와, 상기 제1 기간 후의 제2 기간 동안 상기 광센서로부터 출력된 제2 휘도 신호를 비교하고, 비교 결과에 따라 상기 영상 신호를 보정하여 상기 드라이버에 공급하는, 표시 장치.
  8. 화면부와;
    구동부와;
    신호 처리부를 포함하고,
    상기 화면부는 행 형태의 주사선과, 열 형태의 신호선과, 매트릭스 형상의 화소 회로와, 광센서를 포함하고,
    상기 구동부는 상기 주사선에 제어 신호를 공급하는 스캐너와, 상기 신호선에 영상 신호를 공급하는 드라이버를 포함하고,
    상기 화면부는 복수의 화소 회로를 각기 구비하는 복수의 영역으로 구획되며,
    상기 화소 회로는 상기 영상 신호에 따라 발광하고,
    상기 광센서는 각 영역에 대응해서 배치되어, 소정 개수의 센서마다 블록으로 그룹화되며, 상기 발광에 따라 휘도 신호를 출력하고,
    상기 신호 처리부는 상기 휘도 신호에 따라 상기 영상 신호를 보정하여, 상기 영상 신호를 상기 드라이버에 공급하는, 표시 장치.
  9. 전자 기기로서,
    본체와;
    상기 본체에 입력되는 정보 또는 상기 본체로부터 출력되는 정보를 표시하는 디스플레이를 포함하고,
    상기 디스플레이는 화면부와, 구동부와, 신호 처리부와, 셀렉터를 포함하고,
    상기 화면부는 행 형태의 주사선과, 열 형태의 신호선과, 매트릭스 형상의 화소 회로와, 광센서를 포함하고,
    상기 구동부는 상기 주사선에 제어 신호를 공급하는 스캐너와, 상기 신호선에 영상 신호를 공급하는 드라이버를 포함하고,
    상기 화면부는 복수의 화소 회로를 각기 구비하는 복수의 영역으로 구획되며,
    상기 화소 회로는 상기 영상 신호에 따라 발광하고,
    상기 광센서는 각 영역에 대하여 배치되어, 상기 발광에 따라 휘도 신호를 출력하고,
    상기 셀렉터는 복수의 휘도 신호를 절환하여 이 휘도 신호를 상기 신호 처리부에 공급하고,
    상기 신호 처리부는 상기 휘도 신호에 따라 상기 영상 신호를 보정하여 상기 영상 신호를 상기 드라이버에 공급하는, 전자 기기.
  10. 전자 기기로서,
    본체와;
    상기 본체에 입력되는 정보 또는 상기 본체로부터 출력되는 정보를 표시하는 디스플레이를 포함하고,
    상기 디스플레이는 화면부와, 구동부와, 신호 처리부를 포함하고,
    상기 화면부는 행 형태의 주사선과, 열 형태의 신호선과, 매트릭스 형상의 화소 회로와, 광센서를 포함하고,
    상기 구동부는 상기 주사선에 제어 신호를 공급하는 스캐너와, 상기 신호선에 영상 신호를 공급하는 드라이버를 포함하고,
    상기 화면부는 복수의 화소 회로를 각기 구비하는 복수의 영역으로 구획되며,
    상기 화소 회로는 상기 영상 신호에 따라 발광하고,
    상기 광센서는 각 영역에 대응하여 배치되어, 소정 개수의 센서마다 블록으로 그룹화되며, 상기 발광에 따라 휘도 신호를 출력하고,
    상기 신호 처리부는 상기 휘도 신호에 따라 상기 영상 신호를 보정하여 상기 영상 신호를 상기 드라이버에 공급하는, 전자 기기.
KR1020090107044A 2008-11-07 2009-11-06 표시 장치 및 전자 기기 KR20100051570A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008286781A JP2010113229A (ja) 2008-11-07 2008-11-07 表示装置と電子機器
JPJP-P-2008-286781 2008-11-07

Publications (1)

Publication Number Publication Date
KR20100051570A true KR20100051570A (ko) 2010-05-17

Family

ID=42164785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090107044A KR20100051570A (ko) 2008-11-07 2009-11-06 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (2) US8847935B2 (ko)
JP (1) JP2010113229A (ko)
KR (1) KR20100051570A (ko)
CN (1) CN101739953A (ko)
TW (1) TWI428887B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5446217B2 (ja) * 2008-11-07 2014-03-19 ソニー株式会社 表示装置と電子機器
JP5446216B2 (ja) * 2008-11-07 2014-03-19 ソニー株式会社 表示装置及び電子機器
JP2010113227A (ja) * 2008-11-07 2010-05-20 Sony Corp 表示装置及び電子機器
JP5228823B2 (ja) * 2008-11-17 2013-07-03 ソニー株式会社 表示装置
US8564571B2 (en) * 2011-05-31 2013-10-22 Microsoft Corporation Birefringent lenslet camera
KR102009724B1 (ko) 2012-10-29 2019-08-13 삼성디스플레이 주식회사 플렉서블 표시 장치 및 표시 장치의 휘도 보정 방법
JP2014102319A (ja) * 2012-11-19 2014-06-05 Sony Corp 発光素子及び表示装置
JP6210801B2 (ja) * 2013-09-02 2017-10-11 キヤノン株式会社 露光光源及び画像形成装置
CN107665678B (zh) * 2017-09-19 2019-09-17 惠科股份有限公司 液晶显示器及其驱动方法
CN107591126A (zh) * 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种像素电路的控制方法及其控制电路、显示装置
US10726779B2 (en) * 2018-01-29 2020-07-28 Apple Inc. Electronic devices with displays having integrated display-light sensors
WO2019232032A1 (en) * 2018-05-29 2019-12-05 Interlink Electronics, Inc. Illuminated multi-modal matrix sensing array
KR102508792B1 (ko) * 2018-08-07 2023-03-13 엘지디스플레이 주식회사 표시 장치
JP7085018B2 (ja) * 2018-11-30 2022-06-15 オリンパス株式会社 表示装置、表示制御方法及び内視鏡システム
CN111540775B (zh) * 2020-05-11 2023-07-18 京东方科技集团股份有限公司 显示基板及其制备方法和亮度补偿方法、显示装置
KR20220015112A (ko) * 2020-07-30 2022-02-08 엘지디스플레이 주식회사 표시장치와 이를 포함한 모바일 단말기
US20230260454A1 (en) * 2020-11-27 2023-08-17 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, display panel and display apparatus

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07182995A (ja) * 1993-12-22 1995-07-21 Canon Inc 画像表示装置及びその制御方法
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
WO2003075256A1 (fr) 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP4195337B2 (ja) 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
CA2522396A1 (en) 2003-04-25 2004-11-11 Visioneered Image Systems, Inc. Led illumination source/display with individual led brightness monitoring capability and calibration method
JP2005092028A (ja) * 2003-09-19 2005-04-07 Casio Comput Co Ltd 表示駆動装置及び表示装置並びにその駆動制御方法
JP2005107890A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd Ｅｌ表示装置
US7336321B2 (en) * 2003-10-24 2008-02-26 Victor Company Of Japan, Limeited Video signal processor
US20060044234A1 (en) 2004-06-18 2006-03-02 Sumio Shimonishi Control of spectral content in a self-emissive display
JP4161373B2 (ja) * 2004-08-17 2008-10-08 カシオ計算機株式会社 表示装置
US7545397B2 (en) * 2004-10-25 2009-06-09 Bose Corporation Enhancing contrast
JP4200381B2 (ja) * 2004-12-16 2008-12-24 船井電機株式会社 映像表示装置及び映像表示方法
JP4923410B2 (ja) 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
US7636078B2 (en) * 2005-05-20 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP4884744B2 (ja) 2005-10-07 2012-02-29 シャープ株式会社 バックライト装置及びこれを備える表示装置
US7638754B2 (en) * 2005-10-07 2009-12-29 Sharp Kabushiki Kaisha Backlight device, display apparatus including backlight device, method for driving backlight device, and method for adjusting backlight device
US7663663B2 (en) * 2006-04-28 2010-02-16 Nvidia Corporation Burn-in control
JP5079384B2 (ja) * 2006-05-15 2012-11-21 株式会社ジャパンディスプレイウェスト 表示装置および電子機器
US7696964B2 (en) * 2006-06-09 2010-04-13 Philips Lumileds Lighting Company, Llc LED backlight for LCD with color uniformity recalibration over lifetime
US8199074B2 (en) 2006-08-11 2012-06-12 Chimei Innolux Corporation System and method for reducing mura defects
US7385402B2 (en) 2006-10-06 2008-06-10 Himax Display, Inc. Light source current sensing circuit and driving circuit in a display device
US20100053045A1 (en) * 2006-11-28 2010-03-04 Koninklijke Philips Electronics N.V. Active matrix light emitting display device and driving method thereof
KR101367133B1 (ko) 2007-02-15 2014-02-25 삼성디스플레이 주식회사 액정 표시 장치의 구동 방법 및 구동 장치
JP2008203478A (ja) * 2007-02-20 2008-09-04 Sony Corp 表示装置とその駆動方法
TWI341406B (en) * 2007-07-23 2011-05-01 Au Optronics Corp Diaply panel and its application
JP2009069421A (ja) * 2007-09-12 2009-04-02 Hitachi Displays Ltd 表示装置
JP2010113227A (ja) * 2008-11-07 2010-05-20 Sony Corp 表示装置及び電子機器

Also Published As

Publication number Publication date
US20100118003A1 (en) 2010-05-13
US20140232758A1 (en) 2014-08-21
US8847935B2 (en) 2014-09-30
TWI428887B (zh) 2014-03-01
TW201033969A (en) 2010-09-16
JP2010113229A (ja) 2010-05-20
CN101739953A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
US8847935B2 (en) Display device and electronic product having light sensors in plural pixel regions
US8723847B2 (en) Display device and electronic product
US8810554B2 (en) Display device and electronic product
KR101562030B1 (ko) 표시 장치, 표시 장치를 구동하는 방법, 및 전자 기기
US8212798B2 (en) Display device and electronic product
US8237639B2 (en) Image display device
JP4470960B2 (ja) 表示装置及びその駆動方法と電子機器
US8334822B2 (en) Display apparatus, driving method for display apparatus and electronic apparatus
KR20080103000A (ko) 표시장치, 그 구동방법, 및 전자기기
KR20100070298A (ko) 표시 장치
KR20100055343A (ko) 표시 장치
JP2009098430A (ja) 表示装置と電子機器
JP2010139788A (ja) 表示装置
JP2008287140A (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application