KR20100050286A - 소스 구동부 및 이를 구비하는 액정 표시 장치 - Google Patents

소스 구동부 및 이를 구비하는 액정 표시 장치 Download PDF

Info

Publication number
KR20100050286A
KR20100050286A KR1020080109505A KR20080109505A KR20100050286A KR 20100050286 A KR20100050286 A KR 20100050286A KR 1020080109505 A KR1020080109505 A KR 1020080109505A KR 20080109505 A KR20080109505 A KR 20080109505A KR 20100050286 A KR20100050286 A KR 20100050286A
Authority
KR
South Korea
Prior art keywords
data
voltage
current
clock
signal
Prior art date
Application number
KR1020080109505A
Other languages
English (en)
Other versions
KR100989736B1 (ko
Inventor
최우제
김종기
이규준
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080109505A priority Critical patent/KR100989736B1/ko
Priority to US12/608,804 priority patent/US8253715B2/en
Priority to TW098137488A priority patent/TW201019307A/zh
Priority to CN200910210684A priority patent/CN101739932A/zh
Publication of KR20100050286A publication Critical patent/KR20100050286A/ko
Application granted granted Critical
Publication of KR100989736B1 publication Critical patent/KR100989736B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/02—Networking aspects
    • G09G2370/025—LAN communication management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 소스 구동부 및 이를 구비하는 액정 표시 장치에 관한 것으로, 해결하고자 하는 기술적 과제는 데이터전류에 클록을 내장하며, 외부 주파수 및 저항에 영향 받지 않고 클록 신호와 데이터 신호를 복원하는 데 있다.
이를 위해 본 발명은 데이터 전류를 인가받아 전압으로 가변하여 데이터 전압과 클록 전압을 출력하는 트랜스 임피던스 증폭기 및 트랜스 임피던스와 전기적으로 연결되어, 트랜스 임피던스에서 인가받은 데이터 전압과 클록 전압의 전압 레벨을 변환해서 데이터 신호 및 클록 신호를 출력하는 비교기를 포함하는 소스 구동부 및 이를 구비하는 액정 표시 장치를 개시한다.
인터페이스, 트랜스 임피던스 증폭기, 비교기, 클록, 데이터

Description

소스 구동부 및 이를 구비하는 액정 표시 장치{SOURCE DRIVER AND THE LIQUID CRYSTAL DISPLAY THEREWITH}
본 발명은 소스 구동부 및 이를 구비하는 액정 표시 장치에 관한 것으로서, 보다 자세하게는 데이터전류에 클록을 내장하며, 외부 주파수 및 저항에 영향 받지 않고 클록 신호와 데이터 신호를 복원할 수 있는 소스 구동부 및 이를 구비하는 액정 표시 장치에 관한 것이다.
일반적으로 액정 표시 장치의 타이밍 컨트롤러(Timing Controller)와 소스 구동부(Source Driver)사이의 인터페이스로 스윙 감쇄형 차동 신호(Reduce Swing Differential Signaling, 이하 "RSDS") 또는 소형 저전압 차동 신호(mini Low Voltage Differential Signaling, 이하 "mini-LVDS")방식이 사용되어 왔다.
그러나 RSDS 또는 mini-LVDS 방식은 종단 저항(Termination Resistor)을 사용하여 데이터 전류를 전압으로 변환하여 복원하고, 멀티-드랍(multi-drop)방식을 사용하므로 액정 표시 장치의 패널이 고해상도, 대면적으로 가면서 종단 저항의 흔들림으로 인하여 전압 복원 및 신호를 전송시 전자파 등으로 인한 오류가 발생된다. 그리고 RSDS 또는 mini-LVDS 방식에서 사용되는 멀티-드랍방식은 소스 구동부 가 모든 신호선에 신호를 전송하므로 신호 전송의 질(quality)을 확보하기 어려웠다.
이러한 RSDS 또는 mini-LVDS 방식의 멀티-드랍방식으로 인해 발생되는 문제를 극복하기 위해서, 에이아이피아이(An-Advanced Intra Panel Interface, 이하 "AiPi")라는 인터페이스가 사용된다.
AiPi는 멀티 드랍 방식이 아닌 포인트 투 포인트(point-to-point) 방식으로 구동하고, 신호라인의 스큐(skew)를 없애기 위해서 클록 신호를 데이터 신호에 내장하여 소스 구동부로 전달한다.
AiPi는 데이터 라인이 멀티 레벨(multi-level)로 스윙(swing)을 하고, 고 기준전압과 저 기준전압을 설정하고, 고 기준전압보다 높거나 저 기준전압 보다 낮을 경우에는 클록신호로 인식하고, 고 기준 전압과 저 기준 전압 사이의 전압은 데이터 신호로 분류하게 된다.
그러나 AiPi는 신호 복원 측면에서 클록과 데이터를 구분하는 고 기준 전압과 저 기준전압은 소스 구동부에서 생성하게 되고, 입력되는 데이터 전류를 데이터전압으로 변환할 때 종단 저항(termination resistor)을 사용하게 되는데, 신호 라인의 저항이 커지게 되므로, 아이알 드롭(IR-Drop)이 발생되어 의해서 신호 복원시 오류가 발생된다.
그리고 요즘 사용되는 소형화 기기에서 사용되는 액정 표시 패널에서는 가격 경쟁력을 높이기 위해서 기존의 칩온필름(Chip-On-Film, COF) 또는 테이프 케리어 패키지(Tape Carrier Package, TCP)를 사용하여 연결하는 방식이 아닌 칩 온 글라 스(Chip On Glass, COG)방식을 사용한다. 그리고 상기 칩 온 글라스는 컨트롤 보드와 드라이버의 파워 및 컨트롤 신호등을 연결하기 위해서 연성인쇄회로(Flexible Printing Circuit, FPC)가 사용된다. 이러한 칩 온 글라스는 글라스 위에 칩을 형성하고 전원선 및 신호선을 형성하므로 연성인쇄회로의 면적을 줄일 수 있으므로 가격 경쟁력을 높일 수 있다. 그러나, 글라스 위에 형성된 전원선 및 신호선은 인쇄회로기판(printed circuit board, PCB)에 비해서 신호선의 저항이 증가하게 되므로, 현재 사용되고 있는 RSDS, mini-LVDS 및 AiPi 방식의 인터페이스 방식으로는 구동이 어렵다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 데이터전류에 클록을 내장하며, 전류의 레벨로 클록 신호와 데이터 신호를 복원하므로, 종단 저항 및 주파수에 영향을 받지 않으므로 신호 복원시 발생되는 오류를 제거할 수 있는 소스 구동부 및 이를 구비하는 액정 표시 장치를 제공하는데 있다.
또한, 본 발명의 다른 목적은 데이터 전류에 클록을 내장하여 전송하고, 트랜스 임피던스 증폭기를 통해서 데이터 신호와 클록 신호를 복원하므로 아이알-드롭을 제거하여 신호 복원시 발생되는 오류를 제거할 수 있으며, 작은 전류로도 신호를 복원할 수 있는 소스 구동부 및 이를 구비하는 액정 표시 장치를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 소스 구동부 및 이를 구비하는 액정 표시 장치는 데이터 전류를 인가받아 전압으로 가변하여 데이터 전압과 클록 전압을 출력하는 트랜스 임피던스 증폭기 및 상기 트랜스 임피던스와 전기적으로 연결되어, 상기 트랜스 임피던스에서 인가받은 상기 데이터 전압과 상기 클록 전압의 전압 레벨을 변환해서 데이터 신호 및 클록 신호를 출력하는 비교기를 포함할 수 있다.
상기 트랜스 임피던스 증폭기는 상기 데이터 전류 중에서 제1데이터 전류를 인가받아 전압으로 가변하여 상기 데이터 전압 중에서 제1데이터 전압을 출력하는 제1데이터 증폭기와, 상기 데이터 전류 중에서, 제2데이터 전류를 인가 받아 전압으로 가변하여 상기 데이터 전압 중에서 제2데이터 전압을 출력하는 제2데이터 증폭기 및 상기 제1데이터 전류와 상기 제2데이터전류를 인가받아 가변하여 상기 클록 전압을 출력하는 클록 증폭기를 포함할 수 있다.
상기 비교기는 상기 제1데이터 증폭기에서 인가되는 상기 제1데이터 전압의 전압 레벨을 변환해서 상기 데이터 신호 중에서 제1데이터 신호를 출력하는 제1데이터 비교기와, 상기 제2데이터 증폭기에서 인가되는 상기 제2데이터 전압의 전압 레벨을 변환해서 상기 데이터 신호 중에서 제2데이터 신호를 출력하는 제2데이터 비교기 및 상기 클록 증폭기에서 인가되는 상기 클록 전압의 전압 레벨을 변환해서 상기 클록신호를 출력하는 클록 비교기를 포함할 수 있다.
상기 트랜스 임피던스 증폭기에 인가되는 상기 제1데이터 전류와 상기 제2데이터 전류는 제1데이터 전압과 제2데이터 전압을 출력하기 위한 제1전류 레벨과 제2전류 레벨의 전류 레벨과, 상기 클록 전압을 출력하기 위한 제3전류 레벨과 제4전류 레벨을 가질 수 있다.
상기 제2전류 레벨은 상기 제1전류 레벨보다 더 높은 전류 레벨이고, 상기 제3전류 레벨은 상기 제2전류 레벨보다 더 높은 전류 레벨이며, 상기 제4전류 레벨은 상기 제1전류 레벨보다 더 낮은 전류 레벨일 수 있다.
상기 트랜스 임피던스 증폭기에서 상기 데이터 전류 중에서 제3데이터 전류 내지 제m데이터 전류를 인가받아 전압으로 가변하여 각각 상기 데이터 전압 중에서 제 3데이터 전압 내지 제m데이터 전류를 출력하는 제3데이터 증폭기 내지 제m데이터 증폭기 및 상기 비교기에서 상기 제3데이터 증폭기 내지 제m데이터 증폭기에서 인가되는 상기 제3데이터 전압 내지 제m데이터 전압의 전압 레벨을 변환해서 각각 상기 데이터 신호 중에서 제3데이터 신호 내지 제m데이터 신호를 출력하는 제3데이터 비교기 내지 제m데이터 비교기를 더 포함할 수 있다.
상기 제3데이터 전류 내지 제m데이터 전류는 상기 제4전류 레벨과 상기 제1전류 레벨의 전류를 가질 수 있다.
상기 비교기와 전기적으로 연결되어, 상기 클록 신호가 인가되면 다수의 펄스를 갖는 클록을 생성하는 지연 고정 루프를 더 포함할 수 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 소스 구동부 및 이를 구비하는 액정 표시 장치는 상기 소스 구동부와 전기적으로 연결되어 상기 데이터 전류를 상기 소스 구동부로 전달하는 타이밍 콘트롤로와, 게이트 신호를 출력하는 게이트 구동부 및 상기 게이트 구동부와 상기 소스 구동부와 전기적으로 연결되어, 상기 게이트 신호, 상기 데이터 신호 및 상기 클록 신호를 인가받아 액정의 배열을 결정하여 화상을 표시하는 액정 표시 패널을 포함할 수 있다.
상술한 바와 같이, 본 발명에 의한 소스 구동부 및 이를 구비하는 액정 표시 장치는 데이터전류에 클록을 내장하며, 전류의 레벨로 클록 신호와 데이터 신호를 복원하므로, 종단 저항 및 주파수에 영향을 받지 않으므로 신호 복원시 발생되는 오류할 수 있게 된다.
또한 상기와 같이 하여 본 발명에 의한 소스 구동부 및 이를 구비하는 액정 표시 장치는 데이터 전류에 클록을 내장하여 전송하고, 트랜스 임피던스 증폭기를 통해서 데이터 신호와 클록 신호를 복원하므로 아이알-드롭을 제거하여 신호 복원시 발생되는 오류를 제거할 수 있으며, 작은 전류로도 신호를 복원할 수 있게 된다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결(electrically coupled)되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치가 도시되어 있다.
도 1에서 도시된 바와 같이 액정 표시 장치(100)는 타이밍 컨트롤러(110), 소스 구동부(120), 게이트 구동부(130) 및 액정 표시 패널(130)을 포함할 수 있다. 그리고 이하에서, 데이터 선(Data[1],Data[2],…,Data[m])과 각각의 데이터 선에 인가되는 데이터 신호(Data[1],Data[2],…,Data[m])는 도면 부호를 동일하게 표기하였다.
상기 타이밍 컨트롤러(110)는 상기 소스 구동부(120)와 게이트 구동부(130)에 전기적으로 연결되어, 외부에서 신호를 인가받아 소스 구동부(120) 및 게이트 구동부(130)와 같은 액정 표시 장치의 각 구성 요소를 콘트롤하기 위한 다수의 콘트롤 신호를 발생시킨다. 그리고 상기 타이밍 컨트롤러(110)는 상기 소스 구동부(120)에 데이터 전류를 인가한다.
상기 소스 구동부(120)는 다수의 데이터선(Data[1],Data[2],…,Data[m])을 통하여 상기 액정 표시 패널(130)에 데이터 신호를 순차적으로 공급할 수 있다. 상기 소스 구동부(120)는 데이터 전류를 인가 받아서, 클록 신호와 데이터 신호로 복원하여 출력한다. 즉, 상기 소스 구동부(120)는 데이터 전류에 클록 신호가 될 레벨이 다른 전류 성분을 내장하여, 데이터 전류를 인가받아 전압 레벨의 데이터 신호와 클록 신호로 변환해서 복원한다. 그러므로 상기 소스 구동부(120)는 별도의 클록신호에 대한 신호 라인을 줄일 수 있으며, 별도의 기준 전압 없이 전압 레벨을 통해서 데이터 신호와 클록 신호를 복원할 수 있으므로 신호 복원이 용이합니다.
상기 게이트 구동부(130)는 다수의 게이트선(Gate[1],Gate[2],…,Gate[n])을 통하여 상기 액정 표시 패널(140)에 게이트 신호를 순차적으로 공급할 수 있다.
상기 액정 표시 패널(140)은 가로 방향으로 배열되어 있는 다수의 게이트선(Gate[1],Gate[2],…,Gate[n])과 세로 방향으로 배열되어 있는 다수의 데이터 선(Data[1],Data[2],…,Data[m]) 및 상기 다수의 게이트선(Gate[1],Gate[2],…, Gate[n])과 다수의 데이터선(Data[1],Data[2],…,Data[m])에 의해 정의되는 화소회로(141, Pixel)를 포함 할 수 있다.
여기서 상기 화소회로(141)는 이웃하는 두 게이트선과 이웃하는 두 데이터선에 의해 정의 되는 화소 영역에 형성 될 수 있다. 물론, 상술한 바와 같이 상기 게이트선(Gate[1],Gate[2],…,Gate[n])에는 상기 게이트 구동부(130)로 부터 게이트신호가 공급될 수 있고, 상기 데이터선(Data[1],Data[2],…,Data[m])에는 상기 소스 구동부(120)로 부터 데이터 신호가 공급될 수 있다.
상기 액정 표시 장치(100)는 소스 구동부(120)와 액정 표시 패널(140) 사이에 데이터 신호의 유지를 위한 래치, 상기 소스 구동부(120)에서 인가되는 데이터 신호를 아날로그 신호로 변환하는 D/A 컨버터(Digital-Analog Conver), 데이터 신호의 인가 속도를 조절하기 위한 버퍼등이 더 포함될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
도 2a 내지 도 2b를 참조하면, 본 발명의 일 실시예에 따른 소스 구동부를 도시한 블록도가 도시되어 있다.
도 2a 내지 도 2b에 도시된 바와 같이 상기 소스 구동부(120)는 트랜스 임피던스 증폭기(TIA)와 비교기(CO)를 포함한다. 그리고 상기 소스 구동부(120)는 지연 고정 루프(DLL)를 더 포함할 수 있다.
상기 트랜스 임피던스 증폭기(TIA)는 상기 타이밍 컨트롤러(110)와 상기 비 교기(CO)와 전기적으로 연결되어, 상기 타이밍 컨트롤러(110)를 통해서 인가받은 데이터 전류(D1P, D1N, D2P, D2N,…,DmP, DmN)를 전압으로 가변 하여, 데이터 전압(VD1P, VD1N, VD2P, VD2N,…, VDmP, VDmN)과 클록 전압(CLKP, CLKN)을 출력하여 상기 비교기(CO)로 전달한다. 상기 데이터 전류(D1P, D1N, D2P, D2N,…,DmP, DmN)는 소스 구동부(120)를 통해서 데이터 신호로 복원되어 각각의 데이터 선(Data[1],Data[2],…,Data[m])을 통해서 상기 액정 표시 패널(140)에 인가된다.
상기 트랜스 임피던스 증폭기(TIA)는 제1데이터 증폭기(TIA D1) 내지 제m데이터 증폭기(TIA Dm), 제1클록 증폭기(TIA C1) 및 제2클록 증폭기(TIA C2)를 포함한다. 그리고 상기 제1데이터 증폭기(TIA D1) 내지 제m데이터 증폭기(TIA Dm), 제1클록 증폭기(TIA C1) 및 제2클록 증폭기(TIA C2)는 각각의 내부저항을 가지며, 상기 내부저항과 데이터 전류(D1P, D1N, D2P, D2N,…,DmP, DmN)의 전류 레벨에 따라서 출력되는 데이터 전압(VD1P, VD1N, VD2P, VD2N,…, VDmP, VDmN)과 클록 전압(CLKP, CLKN)의 전압 레벨이 결정된다.
상기 제1데이터 증폭기(TIA D1) 내지 제m데이터 증폭기(TIA Dm)는 상기 타이밍 컨트롤러(110)를 통해서 인가받은 데이터 전류(D1P, D1N, D2P, D2N,…,DmP, DmN)를 데이터 전압(VD1P, VD1N, VD2P, VD2N,…, VDmP, VDmN)으로 가변 하여, 상기 비교기(CO)에 전달한다.
상기 제1클록 증폭기(TIA C1)와 제2클록 증폭기(TIA C2)는 상기 타이밍 컨트롤러(110)를 통해서 인가받은 제1데이터 전류(D1P, D1N)와 제2데이터 전류(D2P, D2N)를 클록 전압(CLKP, CLKN)으로 가변 하여, 상기 비교기(CO)에 전달할 수 있다.
상기 제1클록 증폭기(TIA C1)와 제2클록 증폭기(TIA C2)는 제1데이터 전류(D1P, D1N)와 제2데이터 전류(D2P, D2N)를 인가받아 클록 전압으로 가변한다. 이때, 제1클록 증폭기(TIA C1)와 제2클록 증폭기(TIA C2)에 인가되는 제1데이터 전류(D1P, D1N)와 제2데이터 전류(D2P, D2N)의 전류 레벨은 데이터 전압과 클록 전압을 모두 복원해야 하므로, 데이터 전압만 복원하는 다른 데이터 전류(D3P, D3N, D4P, D4N,…,DmP, DmN)의 전류 레벨에 두배가 되는 것이 바람직하다. 그리고 상기 제1클록 증폭기(TIA C1)와 제2클록 증폭기(TIA C2)는 제1데이터 전류(D1P, D1N)와 제2데이터 전류(D2P, D2N) 이외의 다른 데이터 전류(D3P, D3N, D4P, D4N,…,DmP, DmN)를 이용할 수 있으며, 이때 클록 증폭기에서 이용하는 데이터 전류의 레벨은 다른 데이터 전류의 레벨에 비해서 두배로 하는 것이 바람직하다. 그리고 본 발명에서 상기 클록 전압을 생성하기 위한 데이터 전류를 제1데이터 전류(D1P, D1N)와 제2데이터 전류(D2P, D2N)로 한정하는 것은 아니다.
상기 비교기(CO)는 상기 트랜스 임피던스 증폭기(TIA)에 전기적으로 연결되어, 상기 트랜스 임피던스 증폭기(TIA)에서 출력되는 데이터 전압(VD1P, VD1N, VD2P, VD2N,…, VDmP, VDmN) 및 클록 전압(CLKP, CLKN)을 인가받아 전압 레벨을 변환하여 액정 표시 패널(140)의 액정을 구동하기 위한 전압 레벨을 갖는 데이터 신호(Data[1],Data[2],…,Data[m])와 클록 신호(CLK IN)를 출력한다.
상기 비교기(CO)는 제1데이터 비교기(CO D1) 내지 제m데이터 비교기(CO Dm) 및 클록 비교기(CO C)를 포함한다.
상기 제1데이터 비교기(CO D1) 내지 제m데이터 비교기(CO Dm)는 각각 상기 제1데이터 증폭기(TIA D1) 내지 제m데이터 증폭기(TIA Dm)에 전기적으로 연결된다. 그리고 상기 제1데이터 비교기(CO D1) 내지 제m데이터 비교기(CO Dm)는 상기 제1데이터 증폭기(TIA D1) 내지 제m데이터 증폭기(TIA Dm)를 통해서 각각 제1데이터 전압(VD1P, VD1N) 내지 제m데이터 전압(VDmP, VDmN)을 인가받아, 액정을 구동하기 위한 전압 레벨을 갖는 제1 데이터 신호(Data[1]) 내지 제m데이터 신호(Data[m])를 출력한다. 이때, 상기 액정 표시 패널(140)은 제1데이터 신호(Data[1]) 내지 제m데이터 신호(Data[m])에 대응되도록 상기 액정 표시 패널(140)의 각각의 화소 회로를 동작시킨다.
상기 클록 비교기(CO C)는 상기 제1클록 증폭기(TIA C1)와 제2클록 증폭기(TIA C2)와 전기적으로 연결되어서, 상기 클록 전압(CLKP, CLKN)을 인가받아 각 구동부 및 액정 표시 패널(140)에 인가되는 클록 신호(CLK IN)의 전압 레벨로 변환하여 출력한다.
즉, 하나의 데이터 신호는 하나의 데이터 증폭기와 하나의 비교기를 통해서 복원되고, 하나의 클록 신호는 두 개의 클록 증폭기와 하나의 비교기를 통해서 복원될 수 있다.
그리고 상기 데이터 전류(D1P, D1N, D2P, D2N,…,DmP, DmN)는 1비트(DP, DN)로 하이레벨(D1P, D2P,…,DmP)과 로우레벨(D1N, D2N,…,DmN)을 가질 수 있다. 예를 들어서, 제1데이터 전류(D1P, D1N)는 하이레벨(D1P)과 로우레벨(D1N)의 전류 값을 가질 수 있으며, 이때 하이레벨(D1P)과 로우레벨(D1N)은 서로 레벨을 비교 하였을 때 전류 값이 더 큰 것이 하이레벨이 되고, 전류 값이 더 작은 것이 로우레벨이 된 다.
상기 지연 고정 루프(DLL)는 상기 비교기(CO)와 전기적으로 연결되어 상기 비교기(CO)에서 출력되는 상기 클록 신호(CLK IN)를 다수의 펄스를 갖는 클록(CLK OUT)으로 생성하여 출력한다. 즉, 상기 지연 고정 루프(DLL)는 데이터 신호 사이에 인가되는 클록 신호를 생성하기 위해 하나의 펄스를 갖는 클록 신호(CLK IN)를 다수의 펄스를 갖는 클록(CLK OUT)으로 출력한다.
그리고 상기 소스 구동부(120)는 각 구동부 및 액정 표시 패널(140)에 전원을 공급하기 위한 전원공급 장치와 상기 전원공급 장치에서 인가되는 전압의 레벨을 기준 전압 레벨로 변환하기 위한 저전압 강하 출력부(Low Drop Out, LDO)를 더 포함할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
그리고 상기 소스 구동부(120)의 구동은 이하 도 3a 내지 도 3c의 소스 구동부(120)의 구동 타이밍도를 참조하여 자세하게 설명하고자 한다.
도 3a 내지 도 3c를 참조하면, 도 2a 내지 도 2b의 소스 구동부의 구동 타이밍도가 도시되어 있다. 여기서 도 3a는 상기 소스 구동부(120)에 인가되는 제1데이터 전류(D1P, D1N)와 제2데이터전류(D2P, D2N)에 대한 타이밍도이고, 도 3b는 상기 트랜스 임피던스 증폭기(TIA)에서 출력되는 클록 신호(CLKP, CLKN)에 대한 타이밍도이며, 도 3c는 상기 트랜스 임피던스 증폭기(TIA)에서 출력되는 제1데이터 신호(VD1P, VD1N)와 제2데이터 신호(VD2P, VD2N)에 대한 타이밍도가 도시되어 있다.
도 3a 내지 도3c에 도시된 바와 같이 상기 소스 구동부(120)의 구동 타이밍 도는 데이터 구동 기간(TD)과 클록 구동 기간(TC)을 포함한다.
여기서 상기 제1데이터 전류(D1P, D1N)와 제2데이터전류(D2P, D2N)는 제1전류 레벨(2I), 제2전류 레벨(4I), 제3전류 레벨(5I) 및 제4전류 레벨(I)을 가질 수 있다. 이때, 상기 제2전류 레벨(4I)은 상기 제1전류 레벨(2I)보다 더 높은 전류 레벨이고, 상기 제3전류 레벨(5I)은 상기 제2전류 레벨(4I)보다 더 높은 전류 레벨이며, 상기 제4전류 레벨(I)은 상기 제1전류 레벨(2I)보다 더 낮은 전류 레벨이다. 이때, 상기 제1데이터 전류(D1P, D1N)와 제2데이터전류(D2P, D2N)가 제1전류 레벨(2I)과 제2전류 레벨(4I)의 전류 레벨을 갖는다면 데이터 전압으로 복원할 수 있고, 제3전류 레벨(5I) 또는 제4전류 레벨(I)을 갖는다면 클록 전압으로 복원할 수 있다.
그러나 데이터 전압만 복원하는 제3데이터 전류(D3P, D3N) 내지 제m데이터 전류(DmP, DmN)는 제4전류 레벨(I)과 제1전류 레벨(2I)의 전류 레벨을 가질때 데이터 전압으로 복원한다. 즉, 클록 전압과 데이터 전압를 복원하기 위한 상기 제1데이터 전류(D1P, D1N)와 제2데이터전류(D2P, D2N)의 전류 레벨(2I-4I)은 데이터 전압만 복원하는 제3데이터 전류(D3P, D3N) 내지 제m데이터 전류(DmP, DmN)의 전류 레벨(I-2I) 보다 두 배 큰 전류 레벨을 갖는다.
그리고 이하에서는 제1데이터 전류(D1P, D1N)와 제2데이터전류(D2P, D2N)를 통해서 제1데이터 전압(VD1P, VD1N), 제2데이터 전압(VD2P, VD2N), 제1클록 전압(CLKP) 및 제2클록 전압(CLKN)으로 변환하는 것을 설명하도록 한다.
그리고 상기 제1데이터 증폭기(TIA D1)와 제2데이터 증폭기(TIA D2)의 증폭 기 내부 저항은 R일 경우에, 제1클록 증폭기(TIA C1)의 내부저항은 R/3로 설정할 수 있으며, 제2클록 증폭기(TIA C2)의 내부저항은 2R/3로 설정할 수 있다. 이러한 내부 저항은 트랜스 임피던스 증폭기(TIA)에서 출력되는 전압의 크기를 결정하며, 전압의 크기에 따라 다르게 설정할 수 도 있다.
우선 데이터 구동 기간(TD)에는 상기 트랜스 임피던스 증폭기(TIA)가 데이터 전류를 인가받아 데이터 전압으로 변환하여 출력한다. 이때, 상기 제1데이터 전류(D1P, D1N)와 제2데이터 전류(D2P, D2N)의 전류 레벨은 제1전류 레벨(2I)과 제2전류 레벨(4I)의 전류 레벨을 갖는다.
그리고 상기 제1데이터 전류(D1P, D1N)는 제1데이터 증폭기(TIA D1)와 제1클록 증폭기(TIA C1)에 인가되므로, 제1데이터 증폭기(TIA D1)와 제1클록 증폭기(TIA C1)에 반씩 인가된다. 즉, 상기 제1데이터 증폭기(TIA D1)에 인가되는 전류는 제4전류 레벨(I)과 제1전류 레벨(2I)의 전류가 인가된다. 그리고 상기 제1클록 증폭기(TIA C1)에 인가되는 전류는 제4전류 레벨(I)과 제1전류 레벨(2I)의 전류가 인가된다. 그러므로 상기 제1클록 증폭기(TIA C1)에 인가되는 전류는 제4전류 레벨(I)과 제1전류 레벨(2I)을 합산한 제5전류 레벨(3I)에 해당하는 전류가 인가된다.
상기 제1데이터 증폭기(TIA D1)에서 출력되는 제1데이터 전압(VD1P, VD1N)은 증폭기 내부저항이 R이므로 제4전류 레벨(I)의 전류를 인가받을 경우 제1전압(VDD-IR)으로 변환되고, 제1전류 레벨(2I)를 인가받을 경우 제2전압(VDD-2IR)으로 변환된다.
상기 제1클록 증폭기(TIA C1)에서 출력되는 제1클록 전압(CLKP)은 증폭기의 내부저항이 R/3 이므로, 제5전류 레벨(3I)의 전류를 인가받아 제1전압(VDD-IR)으로 변환된다.
그리고 상기 제2데이터 전류(D2P, D2N)는 제2데이터 증폭기(TIA D2)와 제2클록 증폭기(TIA C2)에 인가되므로, 제2데이터 증폭기(TIA D2)와 제2클록 증폭기(TIA C2)에 반씩 인가된다. 즉, 상기 제2데이터 증폭기(TIA D2)에 인가되는 전류는 제4전류 레벨(I)과 제1전류 레벨(2I)의 전류가 인가된다. 그리고 상기 제2클록 증폭기(TIA C2)에 인가되는 전류는 제4전류 레벨(I)과 제1전류 레벨(2I)의 전류가 인가된다. 그러므로 상기 제2클록 증폭기(TIA C2)에 인가되는 전류는 제4전류 레벨(I)과 제1전류 레벨(2I)을 합산한 제5전류 레벨(3I)에 해당하는 전류가 인가된다.
상기 제2데이터 증폭기(TIA D2)에서 출력되는 제2데이터 전압(VD2P, VD2N)은 증폭기 내부저항이 R이므로 제4전류 레벨(I)의 전류를 인가받을 경우 제1전압(VDD-IR)으로 변환되고, 제1전류 레벨(2I)를 인가받을 경우 제2전압(VDD-2IR)으로 변환된다.
상기 제2클록 증폭기(TIA C2)에서 출력되는 제2클록 전압(CLKN)은 증폭기의 내부저항이 2R/3 이므로, 제5전류 레벨(3I)의 전류를 인가받아 제2전압(VDD-2IR)으로 변환된다.
다음, 클록 구동 기간(TC)에는 상기 트랜스 임피던스 증폭기(TIA)가 데이터 전류를 인가받아 클록 전압으로 변환하여 출력하므로, 제1데이터 전류(D1P, D1N)의 전류 레벨이 제3전류 레벨(5I)의 전류 레벨을 갖고, 제2데이터 전류(D2P, D2N)의 전류 레벨이 제4전류 레벨(I)의 전류 레벨을 갖는다.
상기 제1클록 증폭기(TIA C1)에서 출력되는 제1클록 전압(CLKP)은 증폭기의 내부저항이 R/3 이므로, 제3전류 레벨(5I)의 전류를 인가받아 제3전압(VDD-5IR/3)으로 변환된다. 그러므로 제1클록 전압(CLKP)은 데이터 구동 기간(TD)에 제1전압(VDD-IR)에서 클록 구동 기간(TC)에 제3전압(VDD-5IR/3)으로 전압의 레벨이 변하게 되는 클록 전압으로 복원할 수 있다.
상기 제2클록 증폭기(TIA C2)에서 출력되는 제2클록 전압(CLKN)은 증폭기의 내부저항이 2R/3 이므로, 제4전류 레벨(I)의 전류를 인가받아 제4전압(VDD-2IR/3)으로 변환된다. 그러므로 제2클록 전압(CLKN)은 데이터 구동 기간(TD)에 제2전압(VDD-2IR)에서 클록 구동 기간(TC)에 제4전압(VDD-2IR/3)으로 전압의 레벨이 변하게 되는 클록 전압으로 복원할 수 있다.
그러므로 상기 소스 구동부(120)는 클록을 데이터와 분리할때, 별도의 기준전압을 이용하지 않으므로, 기준전압이 변동되거나 타이밍 컨트롤러에서 전류가 인가 될 때 전류의 변동에 무관하게 클록 신호와 데이터 신호를 복원할 수 있다.
그리고 상기 소스 구동부(120)는 전류 레벨을 다르게 하여 클록 신호를 데이터 전류에 내장함으로써, 신호선을 줄일 수 있으므로 제조비용이 줄일 수 있고, 고속 동작하는 패널에도 이용할 수 있다.
그리고 상기 소스 구동부(120)는 데이터전류를 데이터전압과 클록전압으로 변환할 때 트랜스 임피던스 증폭기(TIA)를 이용하여 변환할 수 있으므로, 종단 저항(Termination resistor)을 사용하는 기존의 구조에서 발생되는 아이알-드롭(IR-Drop)을 제거할 수 있으므로, 신호 복원이 용이하고 작은 전류로도 신호 복원이 가 능하다.
그리고 상기 소스 구동부(120)는 미세 전류로도 신호 복원이 가능하므로, 신호 저항이 큰 COG(Chip On Glass)방식도 이용할 수 있으므로 인쇄 회로기판(Flexible PCB)의 면적을 줄일 수 있으므로 소형화가 가능하다.
이상에서 설명한 것은 본 발명에 의한 소스 구동부 및 이를 구비하는 액정 표시 장치를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 도시한 블록도이다.
도 2a 내지 도 2b는 본 발명의 일 실시예에 따른 소스 구동부를 도시한 블록도이다.
도 3a 내지 도 3c는 도 2a 내지 도 2b의 소스 구동부의 구동 타이밍도 이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100; 액정 표시 장치 110; 타이밍 콘트롤로
120; 소스 구동부 130; 게이트 구동부
140; 액정 표시 패널 TIA; 트랜스 임피던스 증폭기
TIA D1; 제1데이터 증폭기 TIA D2; 제2데이터 증폭기
TIA C1; 제1클록 증폭기 TIA C2; 제2클록 증폭기
CO; 비교기 CO D1; 제1데이터 비교기
CO D2; 제2데이터 비교기 CO C; 클록 비교기

Claims (10)

  1. 데이터 전류를 인가받아 전압으로 가변하여 데이터 전압과 클록 전압을 출력하는 트랜스 임피던스 증폭기; 및
    상기 트랜스 임피던스와 전기적으로 연결되어, 상기 트랜스 임피던스에서 인가받은 상기 데이터 전압과 상기 클록 전압의 전압 레벨을 변환해서 데이터 신호 및 클록 신호를 출력하는 비교기를 포함하여 이루어진 것을 특징으로 하는 소스 구동부.
  2. 제 1 항에 있어서,
    상기 트랜스 임피던스 증폭기는
    상기 데이터 전류 중에서 제1데이터 전류를 인가받아 전압으로 가변하여 상기 데이터 전압 중에서 제1데이터 전압을 출력하는 제1데이터 증폭기;
    상기 데이터 전류 중에서, 제2데이터 전류를 인가 받아 전압으로 가변하여 상기 데이터 전압 중에서 제2데이터 전압을 출력하는 제2데이터 증폭기; 및
    상기 제1데이터 전류와 상기 제2데이터전류를 인가받아 가변하여 상기 클록 전압을 출력하는 클록 증폭기를 포함하여 이루어진 것을 특징으로 하는 소스 구동부.
  3. 제 2 항에 있어서,
    상기 비교기는
    상기 제1데이터 증폭기에서 인가되는 상기 제1데이터 전압의 전압 레벨을 변환해서 상기 데이터 신호 중에서 제1데이터 신호를 출력하는 제1데이터 비교기;
    상기 제2데이터 증폭기에서 인가되는 상기 제2데이터 전압의 전압 레벨을 변환해서 상기 데이터 신호 중에서 제2데이터 신호를 출력하는 제2데이터 비교기; 및
    상기 클록 증폭기에서 인가되는 상기 클록 전압의 전압 레벨을 변환해서 상기 클록신호를 출력하는 클록 비교기를 포함하여 이루어진 것을 특징으로 하는 소스 구동부.
  4. 제 2 항에 있어서,
    상기 트랜스 임피던스 증폭기에 인가되는 상기 제1데이터 전류와 상기 제2데이터 전류는 제1데이터 전압과 제2데이터 전압을 출력하기 위한 제1전류 레벨과 제2전류 레벨의 전류 레벨과, 상기 클록 전압을 출력하기 위한 제3전류 레벨과 제4전류 레벨을 갖는 것을 특징으로 하는 소스 구동부.
  5. 제 4 항에 있어서,
    상기 제2전류 레벨은 상기 제1전류 레벨보다 더 높은 전류 레벨이고,
    상기 제3전류 레벨은 상기 제2전류 레벨보다 더 높은 전류 레벨이며,
    상기 제4전류 레벨은 상기 제1전류 레벨보다 더 낮은 전류 레벨인 것을 특징으로 하는 소스 구동부.
  6. 제 5 항에 있어서,
    상기 트랜스 임피던스 증폭기에서 상기 데이터 전류 중에서 제3데이터 전류 내지 제m데이터 전류를 인가받아 전압으로 가변하여 각각 상기 데이터 전압 중에서 제 3데이터 전압 내지 제m데이터 전류를 출력하는 제3데이터 증폭기 내지 제m데이터 증폭기; 및
    상기 비교기에서 상기 제3데이터 증폭기 내지 제m데이터 증폭기에서 인가되는 상기 제3데이터 전압 내지 제m데이터 전압의 전압 레벨을 변환해서 각각 상기 데이터 신호 중에서 제3데이터 신호 내지 제m데이터 신호를 출력하는 제3데이터 비교기 내지 제m데이터 비교기를 더 포함하는 것을 특징으로 하는 소스 구동부.
  7. 제 6 항에 있어서,
    상기 제3데이터 전류 내지 제m데이터 전류는 상기 제4전류 레벨과 상기 제1전류 레벨의 전류를 갖는 것을 특징으로 하는 소스 구동부.
  8. 제 1 항에 있어서,
    상기 비교기와 전기적으로 연결되어, 상기 클록 신호가 인가되면 다수의 펄스를 갖는 클록을 생성하는 지연 고정 루프를 더 포함하여 이루어진 것을 특징으로 하는 소스 구동부.
  9. 제 1 항 내지 제 8 항 중 어느 한 항의 소스 구동부를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.
  10. 제 9 항에 있어서,
    상기 소스 구동부와 전기적으로 연결되어 상기 데이터 전류를 상기 소스 구동부로 전달하는 타이밍 콘트롤로;
    게이트 신호를 출력하는 게이트 구동부; 및
    상기 게이트 구동부와 상기 소스 구동부와 전기적으로 연결되어, 상기 게이트 신호, 상기 데이터 신호 및 상기 클록 신호를 인가받아 액정의 배열을 결정하여 화상을 표시하는 액정 표시 패널을 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.
KR1020080109505A 2008-11-05 2008-11-05 소스 구동부 및 이를 구비하는 액정 표시 장치 KR100989736B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080109505A KR100989736B1 (ko) 2008-11-05 2008-11-05 소스 구동부 및 이를 구비하는 액정 표시 장치
US12/608,804 US8253715B2 (en) 2008-11-05 2009-10-29 Source driver and liquid crystal display device having the same
TW098137488A TW201019307A (en) 2008-11-05 2009-11-04 Source driver and liquid crystal display device having the same
CN200910210684A CN101739932A (zh) 2008-11-05 2009-11-05 源极驱动器及具有该源极驱动器的液晶显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080109505A KR100989736B1 (ko) 2008-11-05 2008-11-05 소스 구동부 및 이를 구비하는 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20100050286A true KR20100050286A (ko) 2010-05-13
KR100989736B1 KR100989736B1 (ko) 2010-10-26

Family

ID=42130803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109505A KR100989736B1 (ko) 2008-11-05 2008-11-05 소스 구동부 및 이를 구비하는 액정 표시 장치

Country Status (4)

Country Link
US (1) US8253715B2 (ko)
KR (1) KR100989736B1 (ko)
CN (1) CN101739932A (ko)
TW (1) TW201019307A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150026057A (ko) * 2013-08-30 2015-03-11 주식회사 실리콘웍스 디스플레이 패널을 구동하는 소스 드라이버 집적회로

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101320075B1 (ko) * 2010-06-18 2013-10-18 엘지디스플레이 주식회사 ｉＤＰ 인터페이스 기반의 픽셀 클럭 복원 방법과 이를 이용한 표시장치
KR101891971B1 (ko) * 2011-09-06 2018-10-01 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
CN110930929B (zh) * 2019-12-18 2022-08-30 京东方科技集团股份有限公司 一种信号处理方法、时序控制器及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3576382B2 (ja) * 1997-10-31 2004-10-13 シャープ株式会社 インターフェース回路及び液晶駆動回路
DE19815011A1 (de) * 1998-04-03 1999-10-14 Temic Semiconductor Gmbh Verfahren zur Übertragung von digitalen Sendesignalen
JP4145583B2 (ja) * 2002-07-02 2008-09-03 シャープ株式会社 信号伝送方法、信号伝送システム、論理回路、及び液晶駆動装置
JP2004341101A (ja) * 2003-05-14 2004-12-02 Nec Corp 表示パネル駆動装置
KR20050032319A (ko) * 2003-10-01 2005-04-07 삼성에스디아이 주식회사 전계방출표시장치 및 그 구동방법
EP1678703B1 (en) * 2003-10-22 2010-07-14 Nxp B.V. Method and device for transmitting data over a plurality of transmission lines
US7154495B1 (en) * 2003-12-01 2006-12-26 Analog Devices, Inc. Analog interface structures and methods for digital displays
US20060119592A1 (en) * 2004-12-06 2006-06-08 Jian Wang Electronic device and method of using the same
KR100562860B1 (ko) * 2005-09-23 2006-03-24 주식회사 아나패스 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법
KR20070066633A (ko) * 2005-12-22 2007-06-27 삼성전자주식회사 구동 장치 및 이를 포함하는 표시 장치
KR101294321B1 (ko) * 2006-11-28 2013-08-08 삼성디스플레이 주식회사 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150026057A (ko) * 2013-08-30 2015-03-11 주식회사 실리콘웍스 디스플레이 패널을 구동하는 소스 드라이버 집적회로

Also Published As

Publication number Publication date
US20100110064A1 (en) 2010-05-06
KR100989736B1 (ko) 2010-10-26
CN101739932A (zh) 2010-06-16
US8253715B2 (en) 2012-08-28
TW201019307A (en) 2010-05-16

Similar Documents

Publication Publication Date Title
US10235918B2 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
JP5179467B2 (ja) 直列化されたマルチレベルデータ信号を伝達するためのディスプレイ、タイミング制御部及びデータ駆動部
US20080246755A1 (en) Display, Column Driver Integrated Circuit, and Multi-Level Detector, and Multi-Level Detection Method
KR101192781B1 (ko) 액정표시장치의 구동회로 및 이의 구동방법
KR102248139B1 (ko) 표시장치
KR101891710B1 (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
US7936345B2 (en) Driver for driving a display panel
KR101514963B1 (ko) 데이터 수신 장치 및 방법
KR20190064092A (ko) 디스플레이 장치 및 그의 인터페이스 방법
KR20130011173A (ko) 인터페이스 구동회로 및 이를 포함하는 평판표시장치
KR100989736B1 (ko) 소스 구동부 및 이를 구비하는 액정 표시 장치
US20120206429A1 (en) Method of processing data and a display apparatus performing the method
KR20220022769A (ko) 표시장치 및 그의 구동방법
KR100653159B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR100653158B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR20150120620A (ko) 디스플레이 드라이버 ic와 이를 포함하는 디스플레이 시스템
KR20100078605A (ko) 데이터 송신 및 수신 장치들
US20080192030A1 (en) Serial Data Transmission Method and Related Apparatus for Display Device
JP4184345B2 (ja) スイング低減信号回路のための適応ヒステリシス
KR20200051226A (ko) 영상 표시장치 및 그 구동방법
KR102395214B1 (ko) 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
KR20170080328A (ko) Ｅｐｉ 프로토콜을 이용한 표시장치
KR20090060080A (ko) 액정표시장치의 구동회로 및 이의 구동방법
Nam et al. A cost‐effective 60hz FHD LCD using 800Mbps AiPi technology
KR101957739B1 (ko) 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130913

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160908

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170913

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 10