KR20100039252A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20100039252A
KR20100039252A KR1020090094598A KR20090094598A KR20100039252A KR 20100039252 A KR20100039252 A KR 20100039252A KR 1020090094598 A KR1020090094598 A KR 1020090094598A KR 20090094598 A KR20090094598 A KR 20090094598A KR 20100039252 A KR20100039252 A KR 20100039252A
Authority
KR
South Korea
Prior art keywords
pixels
luminance
pixel
light emitting
correction
Prior art date
Application number
KR1020090094598A
Other languages
English (en)
Inventor
게이스께 오모또
준이찌 야마시따
가쯔히데 우찌노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100039252A publication Critical patent/KR20100039252A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 자발광 소자들에 의해 발광되는 복수의 화소가 행렬로 배치된 패널과, 화소들의 휘도를 측정하도록 패널의 이면 상에 배치된 광검출기를 포함한다. 화소들의 각각은, 발광층으로부터 방출되는 광을 투과시키도록, 발광층 아래에 배치된 반사층 상에 개구부를 구비한다.
표시 장치, EL 패널, 광검출기, 샘플링용 트랜지스터, 자발광 소자

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것이다. 구체적으로, 본 발명은 고속으로 또한 높은 정밀도로 번인(image sticking)을 보정할 수 있는 표시 장치에 관한 것이다.
최근에는, 발광 소자로서 유기 EL(전자 발광) 디바이스를 이용하는 평면 자발광 디스플레이의 개발이 가속화되고 있다. 유기 EL 디바이스는 다이오드 특성을 갖고 있으며, 유기 박막에 인가되는 전계에 응답하여 유기 박막이 발광하는 현상을 이용한다. 유기 EL 디바이스는 10V 이하의 인가 전압에 의해 구동될 수 있고, 따라서 소비 전력이 낮다. 또한, 유기 EL 디바이스는 스스로 발광하며 조명 부재를 필요로 하지 않는 자발광 소자이며, 이는 표시 장치의 무게와 두께를 저감시킬 수 있게 한다. 게다가, 유기 EL 디바이스의 응답 속도는 수 마이크로초 정도로 매우 빨라서, 동영상을 표시하는 데 잔상(image lag)을 발생시키지 않는다.
화소에 유기 EL 디바이스를 이용하는 평면 자발광 표시 패널들 중에서는, 액티브 매트릭스 평면 자발광 표시 패널이 현저하게 개발되고 있다. 이러한 액티브 매트릭스 평면 자발광 표시 패널들은 예를 들어 일본 특허출원 공개번호 제2003-255856호, 제2003-271095호, 제2004-133240호, 제2004-029791호, 및 제2004-093682 호에 개시되어 있다.
그러나, 유기 EL 디바이스는 광량과 발광 시간이 증가함에 따라 발광 효율이 감소되는 특성을 갖고 있다. 유기 EL 디바이스의 휘도는 전류와 휘도 효율의 곱이므로, 휘도 효율의 감소는 휘도를 감소시킨다. 동일한 외양을 갖는 개별적인 화소들로 구성된 화상이 표시될 가능성은 작다. 일반적으로, 개별적인 화소들은 서로 다른 광량을 갖는다. 따라서, 동일한 구동 조건이라도, 개별적인 화소들은 과거의 발광 시간과 광량에 따라 서로 다른 휘도 감소를 나타낸다. 그 결과, 불균등한 휘도 감소가 시각적으로 인식될 수 있다. 이러한 현상은 번인(image sticking)이라고 알려져 있다.
개별적인 화소들의 휘도를 측정하고 번인으로 인한 휘도 감소를 보정함으로써 유기 EL 패널에서 번인을 방지하도록 개발된 기술들이 있다. 그러나, 종래 기술에 따른 번인 보정 기술들은 번인을 충분히 보정하지 못할 수 있다.
본 발명은 전술한 상황을 고려한 것이다. 이에 따라, 고속으로 또한 높은 정밀도로 번인 보정을 수행하는 기술이 필요하다.
본 발명의 일 실시예에 따른 표시 장치는, 자발광 소자들에 의해 발광되는 복수의 화소가 행렬로 배치된 패널과, 이 패널의 이면 상에 배치되고 화소들의 휘도를 측정하도록 구성된 광검출기(photodetector)를 포함한다. 화소들의 각각은, 발광층 아래에 배치된 반사층 상에 형성되며 발광층으로부터의 광을 투과시키도록 구성된 개구부를 구비한다.
이 표시 장치에서, 화소들의 각각은, 다이오드 특성을 가지며 구동 전류에 따라 발광하도록 구성된 발광 소자와, 영상 신호를 샘플링하도록 구성된 샘플링용 트랜지스터와, 발광 소자에 구동 전류를 공급하도록 구성된 구동용 트랜지스터와, 발광 소자의 애노드와 구동용 트랜지스터의 게이트에 접속되고 소정의 전위를 유지하는 축적 커패시터(storage capacitor)를 적어도 포함한다. 구동용 트랜지스터나 샘플링용 트랜지스터의 게이트 전극은 개구부 바로 아래의 위치로부터 이격되어 배치된다.
본 발명의 일 실시예에 따르면, 표시 장치는, 광검출기에 의해 측정된 화소들의 휘도에 기초하여, 화소 에이징(aging)으로 인한 휘도 감소를 보정하기 위한 보정 데이터를 계산하도록 구성된 연산부와, 보정 데이터에 기초하여, 화소 에이징으로 인한 휘도 감소를 보정한 영상 신호를 화소들에 공급하도록 구성된 구동 제어부를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 자발광 소자들에 의해 발광되는 복수의 화소가 행렬로 배치된 패널과, 이 패널의 이면 상에 배치되고 화소들의 휘도를 측정하도록 구성된 광검출기가 제공된다. 화소들의 각각은, 발광층 아래에 배치된 반사층 상에 형성되며 이 발광층으로부터의 광을 투과시키도록 구성된 개구부를 구비한다.
본 발명의 일 실시예에 따르면, 고속으로 또한 높은 정밀도로 번인 보정을 수행할 수 있다.
본 발명에 따르면, 고속으로 또한 높은 정밀도로 번인 보정을 수행할 수 있다. 또한, 광검출기의 검출 감도가 향상될 수 있다.
[표시 장치의 구성]
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성의 일 예를 도시하는 블록도이다.
표시 장치(1)는 EL(전자 발광) 패널(2), 복수의 광검출기(3)로 구성된 센서 그룹(4), 및 제어부(5)를 포함한다. EL 패널(2)은 유기 EL 디바이스를 자발광 소자로서 채용한다. 광검출기(3)는 EL 패널(2)의 휘도를 측정하는 것이다. 제어부(5)는 광검출기(3)에 의해 측정되는 EL 패널(2)의 휘도에 기초하여 EL 패널(2)의 표시를 제어한다.
[EL 패널의 구성]
도 2는 EL 패널의 구성을 도시하는 블록도이다.
EL 패널(2)은 화소 어레이부(102), 수평 셀렉터(HSEL; 103), 기입용 스캐너(write scanner(WSCN); 104), 구동용 스캐너(drive scanner(DSCN); 105)를 포함한다. 화소 어레이부(102)는 M x N 행렬로 배열된 화소들(화소 회로들; 101-(1,1) 내지 101-(N, M))로 구성되고, 여기서 M과 N은 서로 독립적인 1 이상의 정수들이다. 수평 셀렉터(HSEL; 103), 기입용 스캐너(WSCN; 104), 및 구동용 스캐너(DSCN; 105)는 화소 어레이부(102)를 구동하기 위한 구동부로서 동작한다.
또한, EL 패널(2)은 주사선들(WSL 10-1 내지 10-M), 구동선들(DSL 10-1 내지 10-M), 영상 신호선들(DTL 10-1 내지 10-N)을 구비한다.
이하, 주사선들(WSL 10-1 내지 10-M)은 구분이 필요하지 않는 한 간략하게 주사선(WSL 10)이라 칭한다. 영상 신호선들(DTL 10-1 내지 10-N)도 구분이 필요하지 않는 한 간략하게 영상 신호선(DTL 10)이라 칭한다. 마찬가지로, 화소들(101-(1,1) 내지 101-(N, M))과 구동선들(DSL 10-1 내지 10-M)도 구분이 필요하지 않는 한 이하에서 화소(101)와 구동선(DSL 10)이라 각각 칭한다.
화소들(101-(1,1) 내지 101-(N, M)) 중에서, 제1 행에 있는 화소들(101-(1,1) 내지 101-(N, 1))은 주사선(WSL 10-1)과 구동선(DSL 10-1)에 의해 기입용 스캐너(104)와 구동용 스캐너(105)에 각각 접속된다. 화소들(101-(1,1) 내지 101-(N, M)) 중에서, M번째 행에 있는 화소들(101-(1,M) 내지 101-(N, M))은 주사선(WSL 10-M)과 구동선(DSL 10-M)에 의해 기입용 스캐너(104)와 구동용 스캐너(105)에 각각 접속된다. 행으로 배치된 나머지 화소들도 마찬가지로 기입용 스캐너(104)와 구동용 스캐너(105)에 접속된다.
게다가, 화소들(101-(1,1) 내지 101-(N, M)) 중에서, 제1 열에 있는 화소들(101-(1,1) 내지 101-(1, M))은 영상 신호선(DTL 10-1)에 의해 수평 셀렉터(103)에 접속된다. 화소들(101-(1,1) 내지 101-(N, M)) 중에서, N번째 열에 있는 화소들(101-(N,1) 내지 101-(N, M))은 영상 신호선(DTL 10-N)에 의해 수평 셀렉터(103)에 접속된다. 마찬가지로, 열로 배치된 나머지 화소들도 수평 셀렉터(103)에 접속된다.
기입용 스캐너(104)는 각 수평 기간(1H)에 제어 신호들을 각 주사선들(WSL 10-1 내지 10-M)에 순차적으로 공급하여 화소들을 행 단위로 선 순차 주사(line-sequentially scan)한다. 선 순차 주사에 따르면, 구동용 스캐너(105)는 제1 전위의 공급 전압(후술하는 Vcc) 또는 제2 전위의 공급 전압(후술하는 Vss)을 각 구동선들(DSL 10-1 내지 10-M)에 제공한다. 선 순차 주사에 따르면, 수평 셀렉터(103)는 각 수평 기간(1H) 내에서 영상 신호에 대응하는 신호 전위(Vsig)와 기준 전위(Vofs)를 스위칭하고, 이러한 전위들 중 어느 하나를 열로 배치된 영상 신호선들(DTL 10-1 내지 10-N)에 공급한다.
[화소(101)의 배치]
도 3은 EL 패널(2)의 개별적인 화소들(101)에 의해 표현된 색들을 도시한다.
화소 어레이부(102) 내의 화소들(101)의 각각은 적색(R), 녹색(G), 또는 청색(B)을 발광하는 부화소(sub-pixel)에 대응한다. (도면에서 좌-우 방향으로) 행으로 배치된 R, G, B에 대응하는 세 개의 화소들(101)이 표시를 위한 하나의 화소부를 구성한다.
도 3에 도시한 구성은, 기입용 스캐너(104)가 화소 어레이부(102)의 좌측 상에 제공되고 주사선(WSL 10)과 구동선(DSL 10)이 화소들(101)의 하측으로부터 접속된다는 점에서, 도 2에 도시한 구성과 다르다. 수평 셀렉터(103), 기입용 스캐너(104), 구동용 스캐너(105), 개별적인 화소들(101)과 접속되는 배선들은 적절한 위치에 배치될 수 있다.
[화소(101)의 상세한 회로 구성]
도 4는 EL 패널(2)에 포함된 N x M 화소들(101)(이하 화소(101)라 칭함) 중 하나의 화소의 회로 구성을 상세히 도시하는 블록도이다.
도 4에서, 화소(101)는 주사선들(WSL 10), 영상 신호선들(DTL 10), 구동선들(DSL 10) 중 대응하는 하나에 각각 접속된다. 즉, 도 2의 경우에, 화소(101-(n,m); n=1, 2,...N, m=1, 2,...M)는 주사선(WSL 10-(n,m)), 영상 신호선(10-(n,m)), 구동선(DSL 10-(n,m))에 대응한다.
도 4의 화소(101)는 샘플링용 트랜지스터(31), 구동용 트랜지스터(32), 축적 커패시터(33), 발광 소자(34)를 구비한다. 샘플링용 트랜지스터(31)의 게이트는 주사선들(WSL 10)(이하 주사선(WSL 10)이라 칭함) 중 대응하는 하나에 접속된다. 샘플링용 트랜지스터(31)의 드레인은 영상 신호선들(DTL 10)(이하 영상 신호선(DTL 10)이라 칭함) 중 대응하는 하나에 접속된다. 샘플링용 트랜지스터(31)의 소스는 구동용 트랜지스터(32)의 게이트(g)에 접속된다.
구동용 트랜지스터(32)의 소스나 드레인 중에서, 어느 하나는 발광 소자(34)의 애노드에 접속되고 나머지 하나는 구동선(DSL 10)에 접속된다. 축적 커패시터(33)는 구동용 트랜지스터(32)의 게이트(g)와 발광 소자(34)의 애노드에 접속된다. 발광 소자(34)의 캐소드는 소정의 전위(Vcat)로 배선(35)에 접속된다. 전위(Vcat)는 그라운드로 설정되고, 따라서 배선(35)은 접지된다.
샘플링용 트랜지스터(31)와 구동용 트랜지스터(32)는 모두 N채널 트랜지스터이다. 따라서, 샘플링용 트랜지스터(31)와 구동용 트랜지스터(32)는 저온 폴리실리콘보다 비용이 덜 드는 비정질 실리콘으로 형성될 수 있다. 이는 화소 회로의 제조 비용을 저감시킨다. 물론, 샘플링용 트랜지스터(31)와 구동용 트랜지스터(32)는 저온 폴리실리콘, 단결정 실리콘 등으로 형성되어도 된다.
발광 소자(34)는 유기 EL 소자로 형성된다. 유기 EL 소자는 다이오드 특성을 나타내는 전류 구동 발광 소자이다. 따라서, 발광 소자(34)는 공급된 전류(Ids)량에 대응하는 계조로 발광한다.
전술한 구성을 갖는 화소(101)에서, 샘플링용 트랜지스터(31)는 주사선(WSL 10)을 통해 공급된 제어 신호에 응답하여 턴온(도통)되고, 영상 신호선(DTL 10)을 통해 계조에 대응하는 신호 전위(Vsig)에서 영상 신호를 샘플링한다. 축적 커패시터(33)는 영상 신호선(DTL 10)을 통해 수평 셀렉터(103)로부터 공급되는 전하를 축적하고 유지한다. 구동용 트랜지스터(32)는 제1 전위(Vcc)에서 구동선(DSL 10)으로부터 전류를 수신하고, 축적 커패시터(33)에서 유지되어 있는 신호 전위(Vsig)에 따라 구동 전류(Ids)를 발광 소자(34)에 공급한다. 소정량의 구동 전류(Ids)가 발광 소자(34)에 공급될 때 화소(101)가 발광한다.
화소(101)는 임계치 보정을 행할 수 있다. 임계치 보정은 축적 커패시터(33)로 하여금 구동용 트랜지스터(32)의 임계 전압(Vth)에 대응하는 전압을 축적하게 하는 기능이다. 임계치 보정 기능을 실행함으로써, EL 패널(2)의 화소들 간의 변동의 원인으로 되는 구동용 트랜지스터(32)의 임계 전압(Vth)의 영향을 제거할 수 있다.
전술한 임계치 보정에 더하여, 화소(101)는 이동도 보정을 행할 수도 있다. 이동도 보정은, 축적 커패시터(330에서 유지되는 신호 전위(Vsig)를 조절함으로써 구동용 트랜지스터(32)의 이동도(μ)를 보정하는 기능이다.
또한, 화소(101)는 부트스트렙(bootstrap) 기능을 갖는다. 부트스트랩 기능은 구동용 트랜지스터(32)의 게이트 전위(Vg)가 소스 전위(Vs)의 변경에 따라 변경될 수 있게 한다. 따라서, 부트스트랩 기능은 구동용 트랜지스터(32)의 게이트-소스 전압(Vgs)을 일정하게 유지할 수 있다.
[화소(101)의 동작]
도 5는 화소(101)의 동작을 도시하는 타이밍도이다.
도 5는 (도 5에서 횡 방향인) 동일한 시간축 상에서 주사선(WSL 10), 구동선(DSL 10), 영상 신호선(DTL 10)의 전위 변화, 및 구동용 트랜지스터(32)의 게이트 전위(Vg)와 소스 전위(Vs)의 관련된 변화를 도시한다.
도 5에서, 시간(t1)까지의 기간은 이전의 수평 기간(1H)에 대응하는 발광 기간(T1)이다.
발광 기간(T1)이 끝나는 시간(t1)에서 시작되고 시간(t4)에서 끝나는 기간은, 임계 전압 보정 동작을 준비하도록 구동용 트랜지스터(32)의 게이트 전위(Vg)와 소스 전위(Vs)가 초기화되는 임계치 보정 기간(T2)이다.
임계치 보정 준비 기간(T2)에서는, 시간(t1)에서, 구동용 스캐너(105)가 구동선(DSL 10)의 전위를 고 전위인 제1 전위(Vcc)로부터 저 전위인 제2 전위(Vss)로 스위칭한다. 이어서, 시간(t2)에서, 수평 셀렉터(103)는 영상 신호선(DTL 10)의 전위를 신호 전위(Vsig)로부터 기준 전위(Vofs)로 스위칭한다. 시간(t3)에서, 기입용 스캐너(104)는 샘플링용 트랜지스터(31)를 턴온하도록 주사선(WSL 10)의 전위 를 고 전위로 스위칭한다. 그 결과, 구동용 트랜지스터(32)의 게이트 전위(Vg)가 기준 전위(Vofs)로 리셋되고, 소스 전위(Vs)가 구동선(DSL 10)의 제2 전위로 리셋된다.
시간(t4)에서 시작되고 시간(t5)에서 끝나는 기간은 임계치 보정 동작이 수행되는 임계치 보정 기간(T3)이다. 임계치 보정 기간(T3)에서는, 시간(t4)에서, 구동용 스캐너(105)는 구동선(DSL 10)의 전위를 고 전위(Vcc)로 스위칭하고, 임계 전압(Vth)에 대응하는 전압은 구동용 트랜지스터(32)의 게이트와 소스 사이에 접속된 축적 커패시터(33)에 기입된다.
시간(t5)에서 시작되어 시간(t7)에서 끝나는 기입 준비/이동도 보정 준비 기간(T4)에서는, 주사선(WSL 10)의 전위가 고 레벨로부터 저 레벨로 스위칭된다. 시간(t6)에서, 수평 셀렉터(103)는 영상 신호선(DTL 10)의 전위를 기준 전위(Vofs)로부터 계조에 대응하는 신호 전위(Vsig)로 스위칭한다.
후속하여, 시간(t7)에서 시작되어 시간(t8)에서 끝나는 기입/이동도 보정 기간(T5)에서는, 영상 신호의 기입과 이동도 보정 동작이 수행된다. 구체적으로, 주사선(WSL 10)의 전위는 시간(t7) 내지 시간(t8)의 기간 동안 고 레벨로 설정된다. 그 결과, 영상 신호에 대응하는 신호 전위(Vsig)가 임계 전압(Vth)에 더해져 축적 커패시터(33)에 축적된다. 또한, 이동도 보정을 위한 전압(ΔVμ)은 축적 커패시터(33)에 축적되어 있는 전압으로부터 감산된다.
기입/이동도 보정 기간(T5)에 후속하는 시간(t8)에서, 주사선(WSL 10)의 전위는 저 레벨로 설정되고, 따라서 발광 시간(t6)이 시작된다. 이후, 발광 소 자(34)는 신호 전위(Vsig)에 대응하는 휘도로 발광한다. 신호 전위(Vsig)가 임계 전압(Vth)에 대응하는 전압과 이동도 보정을 위한 전압(ΔVμ)에 기초하여 조절되므로, 검출될 발광 소자(34)의 휘도는 구동용 트랜지스터(32)의 이동도(μ)와 임계 전압(Vth)의 변동으로 인한 영향을 받지 않는다.
발광 기간(T6)의 시작시, 부트스트랩 동작이 수행되고, 구동용 트랜지스터(32)의 소스 전위(Vs)와 게이트 전위(Vg)는 상승하는 한편 게이트-소스 전압(Vgs = Vsig + Vth - ΔVμ)은 일정하게 유지된다.
시간(t8) 이후로 소정의 시간이 경과한 후 도달되는 시간(t9)에서, 영상 신호선(DTL 10)의 전위는 신호 전위(Vsig)로부터 기준 전위(Vofs)로 하강된다. 도 5에서, 시간(t2) 내지 시간(t9)의 기간은 수평 기간(1H)에 대응한다.
전술한 방식에서, EL 패널(2) 내의 화소들(101)의 각각은 구동용 트랜지스터(32)의 이동도(μ)와 임계 전압(Vth)의 변동으로 인한 영향을 받지 않고서 발광 소자(34)를 발광시킬 수 있다.
[화소(101)의 동작의 다른 예]
도 6은 화소(101)의 동작의 다른 예를 도시하는 타이밍도이다.
전술한 도 5의 예에서, 임계치 보정 동작은 각 1H 기간마다 한번 수행된다. 그러나, 1H 기간이 짧은 경우, 1H 기간 내에 임계치 보정을 수행하는 것이 어려울 수 있다. 이러한 경우에, 임계치 보정은 다수의 1H 기간에 걸쳐 여러 번 수행될 수 있다.
도 6의 예에서, 임계치 보정은 연속되는 세 번의 1H 기간(3H 기간)에 걸쳐 수행된다. 즉, 임계치 보정 기간(T3)은 세 부분으로 분할된다. 이러한 구성을 제외하고는, 화소(101)의 동작이 도 5에 도시한 동작과 유사하다는 점에 주목하기 바라며, 따라서 이러한 동작의 설명은 생략한다.
[번인 보정 제어의 기능 블록도]
한편, 유기 EL 디바이스는 광량과 발광 시간의 증가에 비례하여 휘도가 감소되는 특성을 갖는다. 동일한 외양을 갖는 개별적인 화소들(101)로 구성된 화상이 EL 패널(2) 상에 표시될 가능성은 작다. 일반적으로, 개별적인 화소들(101)은 서로 다른 광량을 갖는다. 따라서, 소정의 시간이 경과하는 경우, 휘도 효율의 감소에 있어서 개별적인 화소들(101) 간의 차이는, 개별적인 화소들의 과거의 광량과 발광 시간에 따라 상당해진다. 그 결과, 동일한 구동 조건 하에서, 사용자는 번인이 발생한 것처럼 개별적인 화소들이 서로 다른 휘도를 갖는 현상을 시각적으로 인식한다(이하, 이러한 현상을 번인 현상이라 함). 화소들 간의 휘도 효율의 불균등한 감소로 인해 발생하는 이러한 번인 현상을 극복하고자, 표시 장치(1)는 번인 보정 제어를 수행한다.
도 7은 번인 보정 제어를 수행하는 데 필요한 표시 장치(1)의 기능적 구성을 도시하는 기능 블록도이다.
광검출기들(3)은 개별적인 화소들(101)의 발광을 차단하지 않도록 EL 패널(2)의 이면(표시면의 반대면) 상에 배치된다. 광검출기들(3)은 소정의 영역이 광검출기들(3) 중 하나를 포함하도록 균등한 간격으로 배치된다. 도 7의 예에서, 센서 그룹(4)을 구성하는 광검출기들(3)의 개수는 9이다. 그러나, 광검출기들(3) 의 개수는 9로 한정되지 않는다. 광검출기들(3)(이하, 광검출기(3)라고도 칭함)의 각각은 대응하는 영역에 포함된 화소들(101)의 휘도를 측정한다. 구체적으로, 대응하는 영역 내의 화소들(101)이 순차적으로 하나씩 발광하는 경우, 광검출기(3)는 EL 패널(2)의 전면(front surface) 상에서 유리 기판으로부터 반사된 입사광을 수광하고, 이 광의 휘도에 의존하는 아날로그 광검출 신호(analog photo-detection signal; 전압 신호)를 제어부(5)에 공급한다.
제어부(5)는 증폭부(51), AD 변환부(52), 보정 연산부(53), 보정 데이터 기억부(54), 및 구동 제어부(55)로 구성된다.
증폭부(51)는 광검출기들(3)의 각각으로부터 공급되는 아날로그 광검출 신호를 증폭하고, 증폭된 신호를 AD 변환부(52)에 공급한다. AD 변환부(52)는 증폭부(51)로부터 수신한 증폭된 아날로그 광검출 신호를 디지털 신호(휘도 데이터)로 변환한 후, 이 디지털 신호를 보정 연산부(53)에 공급한다.
보정 연산부(53)는, 화소들(101)의 각각에 대하여, 초기 상태(출하 상태)에서 취득된 휘도 데이터를 소정의 시간 경과 후(화소 에이징이 발생한 후)의 휘도 데이터와 비교함으로써, 화소들(101)의 각각의 휘도 감소량을 계산한다. 계산된 휘도 감소량에 기초하여, 보정 연산부(53)는 화소들(101)의 각각에 대하여 휘도 감소를 보정하기 위한 보정 데이터를 계산한다. 계산된 보정 데이터는 보정 데이터 기억부(54)에 기억된다. 보정 연산부(53)는 FPGA(field programmable gate array)와 ASIC(application specific integrated circuit)와 같은 신호 처리 IC에 의해 구현될 수 있다.
보정 데이터 기억부(54)는 보정 연산부(53)에 의해 계산된 개별적인 화소들(101)에 대응하는 보정 데이터를 기억한다. 또한, 보정 데이터 기억부(54)는 보정 연산용으로 사용되는 개별적인 화소들(101)의 초기 상태의 휘도 데이터를 기억한다.
구동 제어부(55)는 표시 장치(1)에 입력되는 영상 신호에 대응하는 신호 전위(Vsig)를 개별적인 화소들(101)에 제공하도록 수평 셀렉터(103)를 제어한다. 이때, 구동 제어부(55)는 보정 데이터 기억부(54)에 기억되는 개별적인 화소들(101)에 대응하는 보정 데이터를 취득하고, 화소 에이징으로 인한 휘도 감소가 보정된 신호 전위(Vsig)를 결정한다.
[화소(101)의 초기 데이터의 취득 처리]
도 8의 흐름도를 참조하여, 화소 어레이부(102) 내의 화소들(101)의 각각의 초기 상태의 휘도 데이터를 취득하기 위한 절차를 설명한다. 도 8에 도시한 절차는 광검출기들(3)에 대응하는 개별적인 영역들에서 병행하여 실행된다.
단계(S1)에서, 구동 제어부(55)는 휘도 데이터가 취득되지 않은 영역에 있는 화소들(101) 중 하나를 소정의 계조값(밝기)으로 발광시킨다. 단계(S2)에서, 그 영역에 대응하는 광검출기(3)는 화소의 검출된 휘도에 따라 아날로그 광검출 신호(전압 신호)를 제어부(5)의 증폭부(51)에 공급한다.
단계(S3)에서, 증폭부(51)는 광검출기(3)로부터 공급되는 광검출 신호를 증폭하고, 증폭된 신호를 AD 변환부(52)에 공급한다. 단계(S4)에서, AD 변환부(52)는 증폭된 아날로그 광검출 신호를 디지털 신호(휘도 데이터)로 변환하고, 변환된 디지털 신호를 보정 연산부(53)에 공급한다. 단계(S5)에서, 보정 연산부(53)는 수신된 휘도 데이터를 보정 데이터 기억부(54)에 공급한다.
단계(S6)에서, 구동 제어부(55)는 영역 내의 화소들(101) 모두의 휘도 데이터가 취득되었는지를 결정한다. 단계(S6)에서 영역 내의 화소들(101) 모두의 휘도 데이터가 취득되지 않았다고 결정되면, 처리 절차는 단계(S1)로 복귀하여 단계(S1) 내지 단계(S6)의 처리가 반복된다. 특히, 휘도 데이터가 취득되지 않은 영역 내의 화소들(101) 중 하나는 휘도 데이터를 취득하도록 소정의 계조값으로 발광된다.
반면에, 단계(S6)에서 영역 내의 화소들(101) 모두의 휘도 데이터가 취득되었다고 결정되면, 처리 절차는 종료된다.
[보정 데이터 취득 처리]
도 9는, 도 8에 도시한 처리의 완료 후 소정의 시간 기간이 경과한 후에 수행되는, 보정 데이터를 취득하기 위한 처리 절차를 도시하는 흐름도이다. 도 8의 처리와 마찬가지로, 이 보정 데이터 취득 처리는 개별적인 광검출기들(3)에 대응하는 개별적인 영역들에서 병행하여 실행된다.
단계(S21) 내지 단계(S24)의 처리는 단계(S1) 내지 단계(S4)의 처리와 각각 유사하고, 이에 따라 그 설명은 생략한다. 즉, 단계(S21) 내지 단계(S24)의 처리시, 화소들(101)의 휘도 데이터는 초기 데이터 취득 처리와 동일한 조건 하에서 취득된다.
단계(S25)에서, 보정 연산부(53)는 보정 데이터 기억부(54)로부터 초기 데이터 취득 처리가 수행된 화소들(101)의 휘도 데이터(초기 데이터)를 취득한다.
단계(S26)에서, 보정 연산부(53)는 화소들(101)의 각각의 휘도 감소량을 계산하도록 초기 상태의 휘도 데이터를 단계(S21) 내지 단계(S24)의 처리에 의해 취득된 휘도 데이터와 비교한다. 단계(S27)에서, 보정 연산부(53)는 계산된 휘도 감소량에 기초하여 보정 데이터를 계산하고, 계산된 보정 데이터를 보정 데이터 기억부(54)에 기억시킨다.
단계(28)에서, 구동 제어부(55)는 영역 내의 화소들(101) 모두의 보정 데이터가 취득되었는지를 결정한다. 단계(S28)에서 영역 내의 화소들(101) 모두의 보정 데이터가 취득되지 않았다고 결정되면, 처리 절차는 단계(S21)로 복귀하여 단계(S21) 내지 단계(S28)의 처리가 반복된다. 특히, 보정 데이터가 취득되지 않은 영역 내의 화소들(101) 중 하나의 휘도 데이터가 취득된다.
반면에, 단계(S28)에서 영역 내의 화소들(101) 모두의 보정 데이터가 취득되었다고 결정되면, 처리 절차가 종료된다.
도 8과 도 9를 참조하여 전술한 처리 절차를 이용하게 되면, 화소 어레이부(102) 내의 화소들(101) 모두에 대한 보정 데이터가 보정 데이터 기억부(54)에 기억된다.
보정 데이터가 취득된 후, 구동 제어부(55)의 제어 하에, 화소 에이징으로 인한 휘도 감소의 보정 결과로 취득된 신호 전위(Vsig)가 화소 어레이부(102) 내의 개별적인 화소들(101)에 공급된다. 특히, 구동 제어부(55)는, 보정 데이터로부터 계산된 신호 전위를 표시 장치(1)에 입력되는 영상 신호에 대응하는 신호 전위에 가산함으로써 취득되는 신호 전위(Vsig)가 화소들(101)에 공급되도록, 수평 셀렉 터(103)를 제어한다.
보정 데이터 기억부(54)에 기억되는 보정 데이터는 표시 장치(1)에 입력되는 영상 신호에 대응하는 신호 전위를 소정의 비로 승산함으로써 취득되는 값 또는 예를 들어 소정의 전압을 오프셋하는 값일 수 있다. 또한, 보정 데이터는 표시 장치(1)에 입력되는 영상 신호의 신호 전위에 대응하는 보정 데이터가 기억되는 보정 테이블로서 구성될 수 있다. 즉, 보정 데이터 기억부(54)에 기억되는 보정 데이터는 어떠한 형태라도 가질 수 있다.
이하에서는, 화소들(101)의 패턴 구조를 설명한다. 이 설명에 앞서, 종래 기술에 따른 화소들의 패턴 구조의 일 예를 설명한다.
[종래 기술에 따른 화소의 패턴 구조]
도 10은 종래 기술에 따른 화소의 개략적인 단면도와 상면도이다.
종래 기술에서, 화소는 절연 유리 등으로 형성된 지지 기판(71) 상에 구동용 트랜지스터(32)와 샘플링용 트랜지스터(31)의 게이트 전극(72)을 구비한다. 또한, 절연층(73)은 게이트 전극(72)을 덮도록 지지 기판(71) 상에 형성된다.
영상 신호선(DTL 10), 축적 커패시터(33)의 전극 등에 대응하는 금속층(74)은 절연층(73) 상에 형성된다. 금속층(74)은 평탄화 절연막(75)에 의해 덮힌다. 반사 전극(76)은 평탄화 절연막(75) 상에 배치된다. 또한, 발광층(77)은 반사 전극(76) 상에 배치된다. 평탄화 절연막(78)은 반사 전극(76) 주위에 형성된다.
이러한 방식으로, 종래 기술에 따른 화소에는, 방출 광을 전면으로 효율적으로 출력하기 위해 발광층(77) 아래에서 반사막으로서 기능하는 반사 전극(76)이 제 공된다. 반면에, 광검출기들(3)은 EL 패널(2)의 이면 상에 배치된다(도 10의 경우에, 지지 기판(71) 아래임) . 따라서, 이러한 광검출기들(3)에 의해 검출되는 휘도는 광검출기들이 표시면측 상에 배치된 경우보다 훨씬 낮다.
[검출되는 휘도에 있어서 표시면과 이면 간의 차이]
도 11은 검출되는 휘도에 있어서 표시면과 이면 간의 차이를 도시한다. 도 11의 가로 좌표는 영상 신호선(DTL 10)을 통해 공급되는 신호 전위(Vsig)를 나타내고, 세로 좌표는 광검출기(3)에 의해 검출되는 휘도를 나타낸다.
도 11에서, 직선(B1)은 광검출기(3)가 EL 패널의 표시면 상에 배치된 경우를 나타내고, 직선(B2)은 광검출기(3)가 EL 패널의 이면 상에 배치된 경우를 나타낸다. 이러한 두 가지 경우에서, 광검출기(3)의 위치가 아닌 다른 조건들은 동일하게 설정되어 있다.
도 11에 도시한 바와 같이, EL 패널의 이면 상에 배치된 광검출기(3)에 의해 검출될 수 있는 휘도는 표시면 상에 배치된 광검출기(3)에 의해 검출되는 휘도의 1/500이다.
광검출기(3)에 의해 검출될 수 있는 휘도가 매우 낮은 경우, 외부 광과 같은 노이즈의 영향은 상당하며, 이에 따라 보정 연산의 충분한 정밀도를 유지할지 못할 수 있다. 또한, 광검출기(3)의 출력 신호의 상승은 지연되고(응답 시간이 느려지고), 그 결과 휘도 측정이 실행될 때까지 걸리는 시간이 증가하게 된다. 그 결과 측정 시간이 짧아지게 되고, 이는 실제 휘도에 도달하기 전에 휘도 측정이 실행되 어 정밀하지 못한 보정 연산이 행해질 수 있다. 전술한 문제점을 해결하고자, EL 패널(2)은 도 10에 도시한 구성과는 다른 구성을 채용한다.
[EL 패널(2) 내의 화소(101)의 패턴 구조]
도 12는 도 10의 경우와 비교되도록 화소(101)의 개략적인 단면도와 상면도를 도시한다.
도 12에서, 도 10과 유사한 구성요소들의 설명은 생략하고, 도 10의 구성과 다른 구성을 갖는 구성요소들만 설명한다.
화소(101)에는 반사 전극(76)이 형성되어 있지 않은 중심부(점선으로 표시함)의 영역(이하, 개구부(79)라 칭함)이 제공된다. 다시 말하면, 화소(101)는 발광층(77)의 하면 상에 배치된 반사 전극(76; 반사막) 내에 발광층(77)으로부터의 광을 투과시키기 위한 개구부(79)를 구비한다. 단면도에서 도시한 바와 같이, 평탄화 절연막(78)을 이용함으로써, 반사 전극(76)과 동일한 층을 구성하도록 개구부(79)가 형성된다.
게다가, 도 12의 화소(101)에서, 게이트 전극(72)은 지지 기판(71) 상의 금속층(74) 근처에 배치되는 반면, 도 10의 경우에 게이트 전극(72)은 지지 기판(71)의 중심부에 형성된다. 다시 말하면, 투과율이 낮은 금속막인 게이트 전극(72)은, 발광층(77)으로부터 방출된 광이 이면으로 향하게 하는 경로로서 기능하는 개구부(79) 바로 아래의 위치로부터 이격되어 배치된다.
이러한 구성은 발광층(77)으로부터 방출된 광이 개구부(79)를 통과하여 EL 패널(2)의 이면으로 향하는 것을 용이하게 한다. 그 결과, 광검출기(3)의 검출 감 도가 보다 향상될 수 있다.
[화소(101)의 패턴 구성의 효과]
도 13은 화소(101)의 패턴 구성을 채용한 경우 EL 패널(2)의 이면 상에서 광검출기(3)에 의해 검출된 휘도를 도시한다.
직선(B3)은 도 12에 도시한 화소(101)의 패턴 구성을 채용한 경우 EL 패널(2)의 이면 상에 배치된 광검출기들(3)에 의해 검출된 휘도를 나타낸다. 직선(B3)으로부터 알 수 있듯이, 화소(101)의 패턴 구성을 채용함으로써 검출 감도가 향상된다.
도 14는 도 10에 도시한 종래 기술에 따른 화소의 패턴 구성의 경우와 도 12에 도시한 패턴 구성의 경우 간의 응답 속도를 비교한 그래프이다.
곡선(Y1)으로 표시한 바와 같이, 종래 기술에 따른 화소에서, 광검출기(3)의 출력 레벨은 낮고, 이에 따라 광검출기(3)의 출력 신호의 상승은 느리다. 그 결과, 정밀한(안정된) 측정을 준비하는 데 걸리는 시간이 길다. 반면에, 곡선(Y2)으로 표시한 바와 같이, 광검출기(3)의 출력 레벨은 높으며, 이는 광검출기(3)의 출력 신호의 상승 시간이 짧다는 것을 가리킨다. 따라서, 정밀한(안정된) 측정을 준비하는 데 걸리는 시간이 짧다.
이에 따라, 화소(101)의 패턴 구조를 채용하는 경우, 종래 기술에 따른 패턴 구조가 채용되는 경우와 비교할 때 휘도의 측정 시간이 저감될 수 있다. 또한, 광검출기(3)의 출력 레벨이 높으므로, 외부 광과 같은 노이즈의 영향이 저감될 수 있 고, 이는 보정 정밀도의 향상으로 이어진다. 따라서, 화소들(101)을 채용하는 EL 패널(2)에 따르면, 고속이면서 높은 정밀도로 번인 보정을 실현할 수 있다.
전술한 예에서, 평탄화 절연막(78)은 개구부(79) 내에 제공된다. 그러나, 발광층(77)을 개구부(79) 내에 제공할 수도 있다. 이 경우, 이면 상에 배치된 광검출기(3)의 검출 감도가 보다 향상될 수 있다.
[바람직한 실시예의 응용]
본 발명의 실시예가 전술한 예로 한정되지 않으며 본 발명의 범위를 벗어나지 않고서 다양한 수정을 행할 수 있다는 점에 주목하기 바란다.
예를 들어, 전술한 화소들(101)의 패턴 구조는, 유기 EL 디바이스를 이용하는 자발광형 패널뿐만 아니라 FED(전계 발광 디스플레이)와 같은 다른 자발광형 패널에도 적용될 수 있다.
게다가, 도 4를 참조하여 설명한 바와 같이 화소(101)가 두 개의 트랜지스터(즉, 샘플링용 트랜지스터(31)와 구동용 트랜지스터(32)와 하나의 커패시터(축적 커패시터(33)로 구성되어 있지만, 다른 회로 구성도 채용가능하다.
예를 들어, 두 개의 트랜지스터와 하나의 커패시터를 포함하는 구성(이하 2Tr/1C 화소 회로라고도 칭함) 대신에, 제1 내지 제3 트랜지스터를 추가함으로써 형성된 다섯 개의 트랜지스터와 하나의 커패시터(이하 5Tr/1C 화소 회로라고도 칭함)를 포함하는 구성을 채용해도 된다. 화소(101)가 5Tr/1C 화소 회로를 채용하는 경우, 영상 신호선(DTL 10)을 통해 수평 셀렉터(103)로부터 샘플링용 트랜지스터(31)로 공급되는 신호 전위(Vsig)는 일정하다. 결국, 샘플링용 트랜지스터(31) 는 샘플링용 트랜지스터(31)와 구동용 트랜지스터(32) 간의 신호 전위(Vsig)의 공급을 스위칭하는 기능으로만 동작한다. 또한, 구동선(DSL 10)을 통해 구동용 트랜지스터(32)에 공급되는 전위는 제1 전위(Vcc)로 고정된다. 추가된 제1 트랜지스터는 제1 전위(Vcc)의 공급을 구동용 트랜지스터(32)로 스위칭하고, 제2 트랜지스터는 제2 전위(Vss)의 공급을 구동용 트랜지스터(32)로 스위칭한다. 제3 트랜지스터는 기준 전위(Vofs)의 공급을 구동용 트랜지스터(32)로 스위칭한다.
또한, 2Tr/1C 화소 회로와 5Tr/1C 화소 회로 사이의 중간 구성을 갖는 다른 회로를 채용할 수도 있다. 구체적으로, 네 개의 트랜지스터와 하나의 커패시터로 구성된 화소 회로(4Tr/1C 화소 회로) 또는 세 개의 트랜지스터와 하나의 커패시터로 구성된 화소 회로(3Tr/1C 화소 회로)를 채용할 수도 있다. 3Tr/1C 화소 회로와 4Tr/1C 화소 회로의 경우에, 수평 셀렉터(103)로부터 샘플링용 트랜지스터(31)로 공급되는 신호 전위는 Vsig와 Vofs 사이에서 펄스화될 수 있다. 즉, 하나의 트랜지스터(제3 트랜지스터) 또는 두 개의 트랜지스터(제2 트랜지스터와 제3 트랜지스터)를 생략할 수 있다.
게다가, 2Tr/1C 화소 회로, 3Tr/1C 화소 회로, 4Tr/1C 화소 회로, 또는 5Tr/1C 화소 회로에서는, 유기 발광 재료의 용량을 보충하도록, 발광 소자(34)의 애노드와 캐소드 사이에 보조 커패시터를 추가할 수 있다.
전술한 실시예들에서, 흐름도에서 설명한 처리 단계들은 반드시 전술한 시간 순서로 수행될 필요가 없으며, 병렬적으로 또는 개별적으로 수행되어도 된다.
전술한 실시예들은 도 1에 도시한 표시 장치(1)뿐만 아니라 다양한 표시 디 바이스들에도 적용될 수 있다. 전술한 실시예들이 적용되는 표시 디바이스들은 다양한 전자 기기에 입력되거나 다양한 전자 기기에서 생성되는 영상 신호를 정지화상이나 동화상으로서 표시하기 위한 디스플레이일 수 있다. 이러한 전자 기기로는, 예를 들어, 디지털 스틸 카메라, 디지털 비디오 카메라, 랩탑 컴퓨터, 휴대 전화, 텔레비전 수상기가 있다. 이하에서는, 이러한 표시 디바이스를 채용하는 전자 기기의 예들을 설명한다.
본 발명을 적용할 수 있는 전자 기기의 일 예는 전면, 필터 유리 등으로 구성된 화상 표시 스크린을 갖는 텔레비전 수상기이다. 전술한 실시예에 따른 표시 장치는 화상 표시 스크린용으로 사용되는 것이다.
전자 기기의 다른 예는 문자 등을 입력하도록 본체 내에 설치된 키보드와 화상을 표시하도록 본체의 커버에 배치된 표시부를 구비하는 랩탑 퍼스널 컴퓨터이다. 랩탑 퍼스널 컴퓨터의 표시부는 전술한 실시예에 따른 표시 장치에 의해 구성될 수 있다.
또한, 전술한 실시예는 전자 기기의 일 예로서 상부 하우징과 하부 하우징을 갖는 휴대 전화에 적용될 수 있다. 휴대 전화는 두 개의 하우징이 함께 접히는 상태와 이러한 두 개의 하우징이 펴지는 상태를 나타낼 수 있다. 또한, 휴대 전화는 연결부(힌지부), 디스플레이, 서브 디스플레이, 백라이트, 카메라 등을 포함하고, 전술한 실시예에 따른 표시 장치는 디스플레이나 서브 디스플레이용으로 사용될 수 있다.
또한, 전술한 실시예는 전자 기기의 일 예인 디지털 비디오 카메라에 적용될 수도 있다. 디지털 비디오 카메라는 본체, 대상의 화상을 픽업하도록 전면 상에 배치된 렌즈, 화상 기록을 위한 시작/정지 버튼, 모니터 등을 포함한다. 전술한 실시예에 따른 표시 장치는 모니터용으로 사용될 수 있다.
이러한 응용은, 2008년 10월 17일자로 일본 특허청에 출원된 본원의 우선권인 일본 특허출원번호 제2008-260332호에 관한 요지를 포함하고, 그 전체 내용은 본 명세서에서 참고로 포함된다.
당업자라면 설계 요구사항과 기타 인자가 청구범위 또는 청구범위의 균등범위 내에 있는 한 이러한 설계 요구사항과 기타 인자에 따라 다양한 수정, 조합, 부조합, 변경이 발생할 수 있다는 점을 이해하기 바란다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성의 일 예를 도시하는 블록도.
도 2는 EL 패널의 구성의 일 예를 도시하는 블록도.
도 3은 화소들에 의해 표현된 색들의 구성을 도시하는 도.
도 4는 화소의 상세 회로 구성을 도시하는 블록도.
도 5는 화소의 동작을 도시하는 타이밍도.
도 6은 화소의 동작의 다른 예를 도시하는 타이밍도.
도 7은 번인 보정 제어에 관한 표시 장치의 기능 블록도.
도 8은 초기 데이터 취득 처리의 절차를 도시하는 흐름도.
도 9는 보정 데이터 취득 처리의 절차를 도시하는 흐름도.
도 10은 종래 기술에 따른 화소의 개략적인 단면도와 상면도.
도 11은 검출된 휘도에 있어서 EL 패널의 표시면과 이면 간의 차이를 도시하는 도.
도 12는 도 4에 도시한 화소의 개략적인 단면도와 상면도.
도 13은 도 12에 도시한 화소의 패턴 구성의 효과를 도시하는 도.
도 14는 도 12에 도시한 화소의 패턴 구성의 효과를 도시하는 도.
*도면의 주요 부분에 대한 부호 설명 *
1 표시 장치 2 EL 패널
3 수광 센서 5 제어부
31 샘플링용 트랜지스터 32 구동용 트랜지스터
33 축적 커패시터 34 발광 소자
53 보정 연산부 54 보정 데이터 기억부
55 구동 제어부 72 게이트 전극
76 반사 전극 77 발광층
79 개구부 101 화소

Claims (3)

  1. 표시 장치로서,
    자발광 소자(self-luminous element)들에 의해 발광되는 복수의 화소가 행렬로 배치된 패널과,
    상기 패널의 이면 상에 배치되고, 상기 화소들의 휘도를 측정하도록 구성된 광검출기(photodetector)를 포함하고,
    상기 화소들의 각각은, 발광층 아래에 배치된 반사층 상에 형성되며 상기 발광층으로부터의 광을 투과시키도록 구성된 개구부를 구비하는, 표시 장치.
  2. 제1항에 있어서,
    상기 화소들의 각각은,
    다이오드 특성을 가지며 구동 전류에 따라 발광하도록 구성된 발광 소자와,
    영상 신호를 샘플링하도록 구성된 샘플링용 트랜지스터와,
    상기 발광 소자에 상기 구동 전류를 공급하도록 구성된 구동용 트랜지스터와,
    상기 발광 소자의 애노드와 상기 구동용 트랜지스터의 게이트에 접속되고, 소정의 전위를 유지하는 축적 커패시터를 적어도 포함하고,
    상기 구동용 트랜지스터나 상기 샘플링용 트랜지스터의 게이트 전극은 상기 개구부 바로 아래의 위치로부터 이격되어 배치된, 표시 장치.
  3. 제1항에 있어서,
    상기 광검출기에 의해 측정된 상기 화소들의 휘도에 기초하여, 화소 에이징(aging)으로 인한 휘도 감소를 보정하기 위한 보정 데이터를 계산하도록 구성된 연산부와,
    상기 보정 데이터에 기초하여, 화소 에이징으로 인한 휘도 감소를 보정한 영상 신호를 상기 화소들에 공급하도록 구성된 구동 제어부
    를 더 포함하는, 표시 장치.
KR1020090094598A 2008-10-07 2009-10-06 표시 장치 KR20100039252A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-260332 2008-10-07
JP2008260332A JP4770906B2 (ja) 2008-10-07 2008-10-07 表示装置

Publications (1)

Publication Number Publication Date
KR20100039252A true KR20100039252A (ko) 2010-04-15

Family

ID=42075439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090094598A KR20100039252A (ko) 2008-10-07 2009-10-06 표시 장치

Country Status (5)

Country Link
US (1) US20100085340A1 (ko)
JP (1) JP4770906B2 (ko)
KR (1) KR20100039252A (ko)
CN (2) CN101714327B (ko)
TW (1) TW201030331A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5743048B2 (ja) * 2010-06-22 2015-07-01 株式会社Ｊｏｌｅｄ 画像表示装置、電子機器、画像表示システム、画像表示方法、プログラム
TWI424406B (zh) * 2010-12-27 2014-01-21 Chunghwa Picture Tubes Ltd 顯示面板之畫素電壓補償方法及其架構
EP3699577B1 (en) * 2012-08-20 2023-11-08 Illumina, Inc. System for fluorescence lifetime based sequencing
KR102215204B1 (ko) 2013-11-29 2021-02-16 삼성디스플레이 주식회사 표시 장치, 그 보상 데이터 산출 방법 및 그 구동 방법
KR102357378B1 (ko) 2015-07-07 2022-02-03 삼성디스플레이 주식회사 영상 처리 장치 및 이를 포함하는 표시 장치
CN105654876B (zh) * 2016-03-31 2019-04-05 Oppo广东移动通信有限公司 具有显示屏老化补偿功能的电子装置及老化补偿方法
KR102601350B1 (ko) * 2016-05-31 2023-11-13 엘지디스플레이 주식회사 데이터 압축 방법 및 이를 이용한 표시 장치
US10181278B2 (en) 2016-09-06 2019-01-15 Microsoft Technology Licensing, Llc Display diode relative age
CN106782319B (zh) * 2016-12-27 2023-10-24 京东方科技集团股份有限公司 一种像素电路、像素驱动方法、显示装置
KR102668689B1 (ko) * 2018-05-10 2024-05-24 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
CN110164362B (zh) 2018-06-26 2021-08-17 京东方科技集团股份有限公司 发光器件的补偿装置及方法、显示基板及其制作方法
CN109638047B (zh) 2018-12-13 2020-12-22 京东方科技集团股份有限公司 显示面板及其制作方法和驱动显示面板的方法
CN111369939A (zh) * 2018-12-26 2020-07-03 武汉华星光电半导体显示技术有限公司 显示设备和显示设备的补偿方法
CN110956925A (zh) * 2019-12-25 2020-04-03 北京集创北方科技股份有限公司 显示装置、电子设备和对显示面板进行老化补偿的方法
CN111627378B (zh) * 2020-06-28 2021-05-04 苹果公司 具有用于亮度补偿的光学传感器的显示器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392617B1 (en) * 1999-10-27 2002-05-21 Agilent Technologies, Inc. Active matrix light emitting diode display
JP4954404B2 (ja) * 2000-09-14 2012-06-13 株式会社半導体エネルギー研究所 表示装置
JP3883854B2 (ja) * 2001-11-29 2007-02-21 株式会社半導体エネルギー研究所 表示装置、コンピュータ、ナビゲーションシステム、ゲーム機器、及び携帯情報端末
US7184009B2 (en) * 2002-06-21 2007-02-27 Nokia Corporation Display circuit with optical sensor
US7205988B2 (en) * 2002-07-12 2007-04-17 Toshiba Matsushita Display Technology Co., Ltd. Display device
US7385572B2 (en) * 2002-09-09 2008-06-10 E.I Du Pont De Nemours And Company Organic electronic device having improved homogeneity
JP4048497B2 (ja) * 2003-11-07 2008-02-20 カシオ計算機株式会社 表示装置及びその駆動制御方法
JP2005173184A (ja) * 2003-12-11 2005-06-30 Casio Comput Co Ltd 表示装置及びその駆動制御方法
GB0406540D0 (en) * 2004-03-24 2004-04-28 Koninkl Philips Electronics Nv Electroluminescent display devices
US20060262055A1 (en) * 2005-01-26 2006-11-23 Toshiba Matsushita Display Technology Plane display device
JP2006323303A (ja) * 2005-05-20 2006-11-30 Sanyo Epson Imaging Devices Corp 表示装置
US9318053B2 (en) * 2005-07-04 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JPWO2008004290A1 (ja) * 2006-07-05 2009-12-03 日立プラズマディスプレイ株式会社 フラットパネルディスプレイ装置
US7524226B2 (en) * 2006-10-10 2009-04-28 Eastman Kodak Company OLED display device with adjusted filter array
JP4865512B2 (ja) * 2006-11-27 2012-02-01 株式会社 日立ディスプレイズ 画面入力機能付き画像表示装置
JP5145723B2 (ja) * 2007-02-13 2013-02-20 カシオ計算機株式会社 露光装置およびそれを備える画像形成装置
JP2008226746A (ja) * 2007-03-15 2008-09-25 Sony Corp 表示装置および電子機器
JP2009075503A (ja) * 2007-09-25 2009-04-09 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP4688229B2 (ja) * 2008-10-03 2011-05-25 東芝モバイルディスプレイ株式会社 表示装置

Also Published As

Publication number Publication date
TW201030331A (en) 2010-08-16
JP4770906B2 (ja) 2011-09-14
CN103106867B (zh) 2015-10-21
JP2010091703A (ja) 2010-04-22
CN101714327A (zh) 2010-05-26
CN103106867A (zh) 2013-05-15
CN101714327B (zh) 2012-07-18
US20100085340A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
KR20100039252A (ko) 표시 장치
US8723847B2 (en) Display device and electronic product
KR101562030B1 (ko) 표시 장치, 표시 장치를 구동하는 방법, 및 전자 기기
US8847935B2 (en) Display device and electronic product having light sensors in plural pixel regions
KR101572695B1 (ko) 표시 장치 및 전자 기기
TWI442364B (zh) 顯示器
KR20100051569A (ko) 표시 장치 및 전자 기기
KR101573941B1 (ko) 표시 장치
KR101562033B1 (ko) 표시 장치
JP5403322B2 (ja) 表示装置
JP2010139788A (ja) 表示装置
JP2011197772A (ja) 表示装置および電子機器
JP2010096907A (ja) 表示装置
JP2010145574A (ja) 表示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid