JP2011197772A - 表示装置および電子機器 - Google Patents
表示装置および電子機器 Download PDFInfo
- Publication number
- JP2011197772A JP2011197772A JP2010061092A JP2010061092A JP2011197772A JP 2011197772 A JP2011197772 A JP 2011197772A JP 2010061092 A JP2010061092 A JP 2010061092A JP 2010061092 A JP2010061092 A JP 2010061092A JP 2011197772 A JP2011197772 A JP 2011197772A
- Authority
- JP
- Japan
- Prior art keywords
- light
- transistor
- light receiving
- storage capacitor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 31
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims description 63
- 238000003860 storage Methods 0.000 claims description 53
- 238000005401 electroluminescence Methods 0.000 abstract description 47
- 238000001514 detection method Methods 0.000 abstract description 16
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 38
- 230000000052 comparative effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 11
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 11
- 230000007423 decrease Effects 0.000 description 11
- 101150013423 dsl-1 gene Proteins 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000012937 correction Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001443 photoexcitation Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010191 image analysis Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】受光部を有する表示装置において、素子数を増加させずに受光性能を向上させることが可能な表示装置および電子機器を提供する。
【解決手段】表示パネル10は、各々が発光素子としての有機EL素子12を含む複数の画素11R,11G,11B(発光部111)と、各々が、受光素子としての受光用トランジスタTr21および保持容量素子C1を含む複数の受光部112とを有している。受光用トランジスタTr21および保持容量素子C1はそれぞれ、MOS型構造により形成されている。表示パネル10上の上部パターン層83において、受光用トランジスタTr21および保持容量素子C1の形成領域に、選択的に開口110が設けられている。特に専用の素子を設けることなく、受光用トランジスタTr21の寄生容量増加に起因して有効に光検出を行えない期間(無効期間)の発生が、減少もしくは回避される。
【選択図】図6
【解決手段】表示パネル10は、各々が発光素子としての有機EL素子12を含む複数の画素11R,11G,11B(発光部111)と、各々が、受光素子としての受光用トランジスタTr21および保持容量素子C1を含む複数の受光部112とを有している。受光用トランジスタTr21および保持容量素子C1はそれぞれ、MOS型構造により形成されている。表示パネル10上の上部パターン層83において、受光用トランジスタTr21および保持容量素子C1の形成領域に、選択的に開口110が設けられている。特に専用の素子を設けることなく、受光用トランジスタTr21の寄生容量増加に起因して有効に光検出を行えない期間(無効期間)の発生が、減少もしくは回避される。
【選択図】図6
Description
本発明は、有機EL(Electro Luminescence)素子等の発光素子を用いて構成された表示装置、およびそのような表示装置を備えた電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL素子を用いた表示装置(有機EL表示装置)が開発され、商品化が進められている。
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL表示装置では光源(バックライト)が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
有機EL表示装置では、液晶表示装置と同様に、その駆動方式として、単純(パッシブ)マトリクス方式とアクティブマトリクス方式とが挙げられる。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、後者のアクティブマトリクス方式の開発が盛んに行なわれている。この方式では、画素ごとに配した有機EL素子に流れる電流を、有機EL素子ごとに設けた駆動回路内の能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御している。
ところで、このような有機EL表示装置では、有機EL素子の電流−電圧(I−V)特性が、時間の経過に従って劣化(経時劣化)することが知られている。有機EL素子を電流駆動する画素回路では、有機EL素子のI−V特性が経時変化すると、駆動トランジスタに流れる電流値が変化することから、有機EL素子自身に流れる電流値も変化し、それに応じて発光輝度も変化してしまう。
また、駆動トランジスタの閾値電圧Vthや移動度μが経時的に変化したり、製造プロセスのばらつきによって、これら閾値電圧Vthや移動度μが画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Vthや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくことになる。そのため、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時変化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したり画素回路ごとに異なったりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするための提案がなされている。具体的には、有機EL素子のI−V特性の変動に対する補償機能と、駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能とを組み込んだ表示装置が提案されている(例えば、特許文献1参照)。
ところで、上記のような有機EL表示装置において、表示パネル内に受光素子(光検出素子)を含む回路(受光部)を設けるようにした手法が提案されている。そのような受光部を設けることにより、例えば以下のようなシステムを構築することができる。すなわち、例えば有機EL素子からの発光光(表示光)を検出して映像信号にフィードバックすることにより、いわゆる焼き付き現象の発生を回避したり、有機EL素子における発光特性の経時劣化を抑えることができる。また、外光(環境光)を検出して所定の画像解析を行うことにより、有機EL表示装置をタッチパネルやポインターセンサ等として機能させることができる。
ここで、受光部の受光素子は、一般に、MOS(Metal Oxide Semiconductor)型構造のトランジスタ(MOS−TFTなど)を用いて構成されている。具体的には、このトランジスタ上には、平坦化層等を含むパターン層を設けない(パターン層に開口を設ける)ようし、光入射時の光励起を利用してリーク電流を増加させることにより、トランジスタを受光素子として機能させるようになっている。
ところが、このようにして受光用のトランジスタに対して光が入射すると、光励起により半導体層内にチャネル層が形成されることに起因して、ゲート−ソース間の寄生容量が増加し、その結果、受光部における受光性能が劣化してしまうという問題があった。具体的には、有効に光検出を行えない期間が発生するため、低輝度の(光量が小さい)光を検出できなくなったり、あるいは検出できたとしても、その分検出期間(受光期間)が長くなってしまうというものである。
なお、上記特許文献1では、トランジスタにおける寄生容量の増加に対して、専用の素子を設けて所定の電位を書き込むことにより対応している。ただし、この手法を受光部における受光用のトランジスタに採用した場合、素子数が増加するため、製造の際の歩留まりが低下することに加え、素子のレイアウトが困難となってしまう可能性がある。
このようにして従来の手法では、受光部を有する表示装置において、素子数を増加させずに受光性能を向上させる(受光性能の劣化を抑える)ことが困難であったため、改善するための手法の提案が望まれていた。なお、これまで説明した問題は、有機EL表示装置には限られず、他の種類の発光素子を用いた表示装置においても生じ得るものである。
本発明はかかる問題点に鑑みてなされたもので、その目的は、受光部を有する表示装置において、素子数を増加させずに受光性能を向上させることが可能な表示装置および電子機器を提供することにある。
本発明の表示装置は、各々が発光素子を含む複数の画素と、各々が受光素子および第1の保持容量素子を含む複数の受光部とを有する表示パネルと、画素に対する表示駆動および受光部に対する受光駆動をそれぞれ行う駆動部とを備えたものである。上記受光素子および第1の保持容量素子はそれぞれ、MOS型構造により形成されている。また、表示パネル上に、受光素子および第1の保持容量素子の形成領域にそれぞれ選択的に開口を有する上部パターン層が設けられている。
本発明の電子機器は、上記本発明の表示装置を備えたものである。
本発明の表示装置および電子機器では、受光部内の受光素子および第1の保持容量素子がそれぞれMOS型構造により形成されていると共に、表示パネル上の上部パターン層において、これらの受光素子および第1の保持容量素子の形成領域に選択的に開口が設けられている。これにより、開口を介して受光素子および第1の保持容量素子へそれぞれ光が入射した際に、受光素子の寄生容量における光入射に起因した容量増加による所定の電位変動(減少)が、第1の保持容量素子における光入射に起因した容量増加を利用して低減される。したがって、特に専用の素子を設けることなく、受光素子の寄生容量増加に起因して有効に光検出を行えない期間の発生が、減少もしくは回避される。
本発明の表示装置および電子機器によれば、受光部内の受光素子および第1の保持容量素子をそれぞれMOS型構造により形成すると共に、表示パネル上の上部パターン層において、受光素子および第1の保持容量素子の形成領域に選択的に開口を設けるようにしたので、特に専用の素子を設けることなく、受光素子の寄生容量増加に起因して有効に光検出を行えない期間の発生を減少もしくは回避することができる。よって、受光部を有する表示装置において、素子数を増加させずに受光性能を向上させることが可能となる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態(画素ごとに受光部を配置した例)
2.モジュールおよび適用例(電子機器への適用例)
3.変形例
1.実施の形態(画素ごとに受光部を配置した例)
2.モジュールおよび適用例(電子機器への適用例)
3.変形例
<実施の形態>
[表示装置の構成]
図1は、本発明の一実施の形態に係る表示装置1の概略構成をブロック図で表したものである。この表示装置1は、表示パネル10(表示部)および駆動回路20を備えている。
[表示装置の構成]
図1は、本発明の一実施の形態に係る表示装置1の概略構成をブロック図で表したものである。この表示装置1は、表示パネル10(表示部)および駆動回路20を備えている。
(表示パネル10)
表示パネル10は、複数の画素11R,11G,11Bがマトリクス状に配置された画素アレイ部13を有しており、外部から入力される映像信号20Aおよび同期信号20Bに基づいて、アクティブマトリクス駆動により画像表示を行うものである。なお、画素11R,11G,11Bはそれぞれ、赤(R),青(B),緑(G)の3原色の発光がなされる画素に対応している。
表示パネル10は、複数の画素11R,11G,11Bがマトリクス状に配置された画素アレイ部13を有しており、外部から入力される映像信号20Aおよび同期信号20Bに基づいて、アクティブマトリクス駆動により画像表示を行うものである。なお、画素11R,11G,11Bはそれぞれ、赤(R),青(B),緑(G)の3原色の発光がなされる画素に対応している。
画素アレイ部13は、行状に配置された複数の走査線WSL1(第1の走査線),WSL2(第2の走査線)と、列状に配置された複数の信号線DTL1(第1の信号線),DTL2(第2の信号線)とを有している。この画素アレイ部13はまた、走査線WSL1,WSL2に沿って行状に配置された複数の電源線DSL1(第1の電源線),DSL2(第2の電源線)および複数のゲート線GDLを有している。これらのうち、走査線WSL1と、映像信号線としての信号線DTL1と、電源線DSL1とはそれぞれ、後述する発光部(発光部111)における発光動作の際に用いられるものである。一方、走査線WSL2と、受光信号線としての信号線DTL2と、電源線DSL2と、ゲート線GDLとはそれぞれ、後述する受光部(受光部112)における受光動作(光検出動作)の際に用いられるものである。これらの走査線WSL1,WSL2、信号線DTL1,WSL2、電源線DSL1,WSL2およびゲート線GDLの一端側はそれぞれ、後述する駆動回路20に接続されている。また、上記した各画素11R,11G,11Bは、各走査線WSL1,WSL2、各電源線DSL1,DSL2および各ゲート線GDLと、各信号線DTL1,DTL2との交差部に対応して、行列状に配置(マトリクス配置)されている。
図2は、画素11R,11G,11Bの内部構成を模式的に表したものである。画素11R,11G,11Bはそれぞれ、各色に対応する発光動作を行う発光部111と、後述する所定の受光動作を行う受光部112とを有している。
(発光部111)
図3は、発光部111の内部構成(回路構成)の一例を表したものである。発光部111内には、有機EL素子12(発光素子)および画素回路14が設けられている。
図3は、発光部111の内部構成(回路構成)の一例を表したものである。発光部111内には、有機EL素子12(発光素子)および画素回路14が設けられている。
画素回路14は、書き込み(サンプリング用)トランジスタTr11(第4のトランジスタ)、駆動トランジスタTr12(第5のトランジスタ)および保持容量素子Cs(第2の保持容量素子)を用いて構成されている。すなわち、この画素回路14は、いわゆる「2Tr1C」の回路構成となっている。書き込みトランジスタTr11および駆動トランジスタTr12はそれぞれ、例えば、nチャネルMOS型のTFTにより構成されている。なお、TFTの種類は特に限定されるものではなく、例えば、逆スタガー構造(いわゆるボトムゲート型)であってもよいし、スタガー構造(いわゆるトップゲート型)であってもよい。
画素回路14では、書き込みトランジスタTr11のゲートが走査線WSL1に接続され、ドレインが信号線DTL1に接続され、ソースが、駆動トランジスタTr12のゲートおよび保持容量素子Csの一端に接続されている。駆動トランジスタTr12のドレインは電源線DSL1に接続され、ソースは、保持容量素子Csの他端および有機EL素子12のアノードに接続されている。なお、有機EL素子12のカソードは固定電位に設定されており、ここではグランド(接地電位)に設定されている。
(受光部112)
図4は、受光部112の内部構成(回路構成)の一例を表したものである。受光部112内には、受光素子として機能する受光用トランジスタTr21(第1のトランジスタ)と、トランジスタTr22(第2のトランジスタ)と、出力用トランジスタTr23(第3のトランジスタ)と、保持容量素子C1(第1の保持容量素子)と、抵抗素子R1とが設けられている。すなわち、この受光部112は、いわゆる「3Tr1C」の回路構成となっている。これらの素子のうち、受光用トランジスタTr21および保持容量素子C1はそれぞれ、後述するように、MOS型構造により形成されている。具体的には、ここでは、受光用トランジスタTr21、トランジスタTr22および出力用トランジスタTr23はそれぞれ、nチャネルMOS型のTFTにより構成されている。なお、上記した発光部111の画素回路14の場合と同様に、TFTの種類は特に限定されるものではない。
図4は、受光部112の内部構成(回路構成)の一例を表したものである。受光部112内には、受光素子として機能する受光用トランジスタTr21(第1のトランジスタ)と、トランジスタTr22(第2のトランジスタ)と、出力用トランジスタTr23(第3のトランジスタ)と、保持容量素子C1(第1の保持容量素子)と、抵抗素子R1とが設けられている。すなわち、この受光部112は、いわゆる「3Tr1C」の回路構成となっている。これらの素子のうち、受光用トランジスタTr21および保持容量素子C1はそれぞれ、後述するように、MOS型構造により形成されている。具体的には、ここでは、受光用トランジスタTr21、トランジスタTr22および出力用トランジスタTr23はそれぞれ、nチャネルMOS型のTFTにより構成されている。なお、上記した発光部111の画素回路14の場合と同様に、TFTの種類は特に限定されるものではない。
この受光部112では、受光用トランジスタTr21のゲートがゲート線GDLに接続され、ドレインが電源線DSL2に接続され、ソースが、保持容量素子C1の一端およびトランジスタTr22のゲートに接続されている。トランジスタTr22のドレインは電源線DSL2に接続され、ソースは出力用トランジスタTr23のドレインに接続されている。出力用トランジスタTr23のゲートは走査線WSL2に接続され、ソースは、信号線DTL2および抵抗素子R1の一端に接続されている。なお、保持容量素子C1の他端および抵抗素子R1の他端はそれぞれ、固定電位に設定されており、ここではグランド(接地電位)に設定されている。
図5は、受光部112における受光用トランジスタTr21および保持容量素子C1の断面構成例を表したものであり、(A)は受光用トランジスタTr21の断面構成例を、(B)は保持容量素子C1の断面構成例をそれぞれ示している。
図5(A)に示したように、受光用トランジスタTr21では、表示パネル10全体としての基板80上に、ゲート電極811、ゲート絶縁膜812、Si(シリコン)膜813、エッチングストッパ層としての絶縁膜814、ならびにソース電極815Sおよびドレイン電極815Dが、この順に形成されている。すなわち、この受光用トランジスタTr21は、前述したように、MOS型構造からなるトランジスタとなっている。基板80は、例えばSi基板やガラス基板である。ゲート電極811は例えばモリブデン(Mo)等の金属材料からなり、ゲート絶縁膜812および絶縁膜814はそれぞれ、酸化シリコン(SiO)や窒化シリコン(SiN)等の絶縁材料からなる。また、Si膜813は、アモルファス(非晶質)シリコン(a−Si)、多結晶シリコン(p−Si)または微結晶シリコン(μ−Si)等からなる。ソース電極815Sおよびドレイン電極815Dはそれぞれ、アルミニウム(Al)等の金属材料からなる。
一方、図5(B)に示したように、保持容量素子C1では、基板80上に、電極821、絶縁膜822、Si膜823、絶縁膜824および電極825がこの順に形成されている。すなわち、この保持容量素子C1もまた、前述したようにMOS型構造からなる容量素子となっている。電極821は例えばMo等の金属材料からなり、絶縁膜822および絶縁膜824はそれぞれ、SiOやSiN等の絶縁材料からなり、Si膜823はa−Siやp−Si、μ−Si等からなり、電極825は、Al等の金属材料からなる。
ここで本実施の形態では、図6に平面図で模式的に示したように、表示パネル10上の各画素11R,11G,11Bでは、各素子形成領域の上方に、以下説明する上部パターン層83が設けられている。ただし、図中に示したように、受光部112内の受光用トランジスタTr21および保持容量素子C1の形成領域にはそれぞれ、上部パターン層83において選択的に開口110が形成されている。これにより受光用トランジスタTr21では、開口110を介した光入射時の光励起を利用してリーク電流ILを増加させることができ、受光素子として機能するようになっている。
図7は、このような開口110を有する上部パターン層83等の断面構造を模式的に表したものである。図に示したように、この上部パターン層83は、基板80側から順に、平坦化膜831、アノード電極832、各色の発光層(青色発光層833R、緑色発光層833Gおよび青色発光層833B)、ウィンドウ層834ならびにカソード電極835が積層された構造となっている。平坦化膜831およびウィンドウ層834はそれぞれ、例えばSiOやSiN等の絶縁材料からなり、アノード電極はAlNd等の金属材料からなり、カソード電極835はMgAg等の金属材料からなる。ここで、基板80上の受光用トランジスタTr21および保持容量素子C1ではそれぞれ、図中に示したように、各色の発光層からの発光光(表示光)Lr(赤色光),Lg(緑色光),Lb(青色光)がそれぞれ、開口110を介して画素11R,11G,11Bごとに個別に入射する。また、それと共に、この開口110を介して外光(環境光)LOが共通して入射するようになっている。なお、以下では便宜上、このような発光光Lr,Lg,Lbおよび外光LOをまとめて、(受光用トランジスタTr21および保持容量素子C1への)入射光Lとして説明する。
(駆動回路20)
図1に示した駆動回路20は、画素アレイ部13(表示パネル10)に対して発光駆動(表示駆動)および受光駆動(光検出駆動)を行うものである。具体的には、画素アレイ部13における複数の画素11R,11G,11Bを順次選択しつつ、選択された画素11R,11B,11Gに対して映像信号20Aに基づく映像信号電圧を書き込むことにより、複数の画素11R,11G,11Bに対する表示駆動を行っている。また、詳細は後述するが、画素11R,11B,11G内の各受光部112に対して、受光信号(光検出信号)を取得するため所定の受光駆動を行っている。
図1に示した駆動回路20は、画素アレイ部13(表示パネル10)に対して発光駆動(表示駆動)および受光駆動(光検出駆動)を行うものである。具体的には、画素アレイ部13における複数の画素11R,11G,11Bを順次選択しつつ、選択された画素11R,11B,11Gに対して映像信号20Aに基づく映像信号電圧を書き込むことにより、複数の画素11R,11G,11Bに対する表示駆動を行っている。また、詳細は後述するが、画素11R,11B,11G内の各受光部112に対して、受光信号(光検出信号)を取得するため所定の受光駆動を行っている。
この駆動回路20は、映像信号処理回路21、タイミング生成回路22、走査線・電源線駆動回路23、信号線駆動回路24、受光駆動回路25および受光信号読み出し回路26を有している。これらのうち、映像信号処理回路21、走査線・電源線駆動回路23および信号線駆動回路24はそれぞれ、上記表示駆動を行うための回路である。一方、受光駆動回路25および受光信号読み出し回路26はそれぞれ、上記受光駆動を行うための回路である。
映像信号処理回路21は、外部から入力されるデジタルの映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号21Aを信号線駆動回路24に出力するものである。この所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
タイミング生成回路22は、外部から入力される同期信号20Bに基づいて制御信号22Aを生成し出力することにより、表示動作および受光動作がそれぞれ連動して動作するように制御するものである。具体的には、走査線・電源線駆動回路23および信号線駆動回路24がそれぞれ連動して表示動作を行うと共に、受光駆動回路25および受光信号読み出し回路26がそれぞれ連動して受光駆動を行うように、制御している。
走査線・電源線駆動回路23は、図示しない走査線駆動回路および電源線駆動回路を有している。
走査線駆動回路は、制御信号22Aに従って(同期して)複数の走査線WSL1に対して選択パルスを順次印加することにより、複数の画素11R,11G,11Bを順次選択するものである。具体的には、書き込みトランジスタTr11をオン状態に設定するときに印加する電圧Von1と、書き込みトランジスタTr11をオフ状態に設定するときに印加する電圧Voff1とを選択的に出力することにより、上記した選択パルスを生成するようになっている。ここで、電圧Von1は、書き込みトランジスタTr11のオン電圧以上の値(一定値)となっており、電圧Voff1は、書き込みトランジスタTr11のオン電圧よりも低い値(一定値)となっている。
電源線駆動回路は、制御信号22Aに従って(同期して)、複数の電源線DSL1に対して制御パルスを順次印加することにより、各有機EL素子12の発光動作および消光動作の制御を行うものである。具体的には、駆動トランジスタTr12に電流Idsを流すときに印加する電圧VH1と、駆動トランジスタTr12に電流Idsを流さないときに印加する電圧VL1とを選択的に出力することにより、上記した制御パルスを生成するようになっている。ここで、電圧VL1は、有機EL素子12における閾値電圧Vthelおよびカソード電圧Vcatを足し合わせた電圧値(Vthel+Vcat)よりも低い電圧値(一定値)となるように設定されている。一方、電圧VH1は、この電圧値(Vthel+Vcat)以上の電圧値(一定値)となるように設定されている。
信号線駆動回路24は、制御信号22Aに従って(同期して)、映像信号処理回路21から入力される映像信号21Aに対応するアナログの映像信号を生成し、各信号線DTL1に印加するものである。具体的には、この映像信号21Aに基づく各色用のアナログの映像信号電圧を、各信号線DTL1に対して個別に印加する。これにより、上記走査線駆動回路により選択された画素11R,11B,11Gに対して、映像信号の書き込みを行うようになっている。
受光駆動回路25は、制御信号22Aに従って(同期して)、複数の走査線WSL2、複数の電源線DSL2および複数のゲート線GDLに対してそれぞれ、後述する受光制御用のパルスを順次印加するものである。これにより、各受光部112の受光動作(光検出動作)の制御を行うようになっている。具体的には、各走査線WSL2に対しては、出力用トランジスタTr23をオン状態に設定するときに印加する電圧Von2と、出力用トランジスタTr23をオフ状態に設定するときに印加する電圧Voff2とを選択的に出力することにより、上記パルスを生成している。各電源線DSL2に対しては、受光用トランジスタTr21に後述するリーク電流IL(図4参照)を流すときに印加する電圧VH2と、受光用トランジスタTr21にリーク電流ILを流さないときに印加する電圧VL2とを選択的に出力することにより、上記パルスを生成している。各ゲート線GDLに対しては、受光用トランジスタTr21をオン状態に設定するときに印加する電圧Von3と、受光用トランジスタTr21をオフ状態に設定するときに印加する電圧Voff3とを選択的に出力することにより、上記パルスを生成している。
受光信号読み出し回路26は、制御信号22Aに従って(同期して)、受光信号線としての複数の信号線DTL2から出力される各受光信号(図4中の受光出力電圧Voutに対応)を読み出すための回路である。なお、このようにして得られた各受光信号からなる受光結果は、ここでは例えば図1中に示した制御信号26Aとして、映像信号処理回路21へフィードバックされるようになっている。このようにして、例えば各発光光Lr,Lg,Lbの受光結果を反映した制御信号26Aを用いて、映像信号処理回路21において映像信号20Aに対する補正処理等を随時行うことにより、いわゆる焼き付き現象の発生を回避したり、有機EL素子12における発光特性の経時劣化を抑えることが可能となる。なお、例えば外光LOを検出して所定の画像解析を行うようにした場合には、表示装置1(表示パネル10)をタッチパネルやポインターセンサ等として機能させることが可能となる。
[表示装置の作用・効果]
(表示動作)
この表示装置1では、図1〜図3に示したように、駆動回路20が、表示パネル10(画素アレイ部13)内の各画素11R,11B,11Gに対し、映像信号20Aおよび同期信号20Bに基づく表示駆動を行う。これにより、各画素11R,11B,11Gにおける発光部111内の有機EL素子12へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。その結果、表示パネル10において、映像信号20Aに基づく画像表示がなされる。
(表示動作)
この表示装置1では、図1〜図3に示したように、駆動回路20が、表示パネル10(画素アレイ部13)内の各画素11R,11B,11Gに対し、映像信号20Aおよび同期信号20Bに基づく表示駆動を行う。これにより、各画素11R,11B,11Gにおける発光部111内の有機EL素子12へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。その結果、表示パネル10において、映像信号20Aに基づく画像表示がなされる。
具体的には、図3を参照すると、発光部111では、以下のようにして映像信号の書き込み動作(表示動作)が行われる。まず、信号線DTL1の電圧が映像信号電圧となっており、かつ電源線DSL1の電圧が電圧VH1となっている期間中に、走査線・電源線駆動回路23が、走査線WSL1の電圧を電圧Voff1から電圧Von1に上げる。これにより、書き込みトランジスタTr11がオン状態となるため、駆動トランジスタTr12のゲート電位Vg12が、このときの信号線DTL1の電圧に対応する映像信号電圧へと上昇する。その結果、補助容量素子Csに対して映像信号電圧が書き込まれ、保持される。
このとき、有機EL素子12のアノード電圧は、この段階ではまだ、有機EL素子12における閾値電圧Velとカソード電圧Vca(=接地電位)とを足し合わせた電圧値(Vel+Vca)よりも小さく、有機EL素子12はカットオフ状態となっている。すなわち、この段階では、有機EL素子12のアノード−カソード間には電流が流れない(有機EL素子12が発光しない)。したがって、駆動トランジスタTr12から供給される電流Idsは、有機EL素子12のアノード−カソード間に並列に存在する素子容量(図示せず)へと流れ、この素子容量が充電される。
次に、信号線DTL1および電源線DSL1の電圧がそれぞれ、映像信号電圧および電圧VH1のまま保持されている期間中に、走査線・電源線駆動回路23が、走査線WSL1の電圧を電圧Von1から電圧Voff1へと下げる。これにより、書き込みトランジスタTr11がオフ状態となるため、駆動トランジスタTr12のゲートがフローティング状態となる。すると、この駆動トランジスタTr12のゲート−ソース間電圧Vgs12が一定に保持された状態で、駆動トランジスタTr12のドレイン−ソース間に電流Idsが流れる。その結果、この駆動トランジスタTr12のソース電位Vs12が上昇すると共に、駆動トランジスタTr12のゲート電位Vg12もまた、保持容量素子Csを介した容量カップリングにより、連動して上昇する。そして、これにより、有機EL素子12のアノード電圧が、この有機EL素子12における閾値電圧Velとカソード電圧Vcaとを足し合わせた電圧値(Vel+Vca)よりも大きくなる。よって、有機EL素子12のアノード−カソード間には、補助容量素子Csに保持された映像信号電圧、すなわち駆動トランジスタTr12におけるゲート−ソース間電圧Vgs12に応じた電流Idsが流れ、有機EL素子12が所望の輝度で発光する。
次いで、駆動回路20は、所定の期間が経過したのち、有機EL素子12の発光期間を終了させる。具体的には、走査線・電源線駆動回路23が、電源線DSL1の電圧を電圧VH1から電圧VL1へと下げる。すると、駆動トランジスタTr12のソース電位Vs12が下降していく。これにより、有機EL素子12のアノード電圧が、この有機EL素子12における閾値電圧Velとカソード電圧Vcaとを足し合わせた電圧値(Vel+Vca)よりも小さくなり、アノード−カソード間に電流Idsが流れなくなる。その結果、これ以降は有機EL素子12が消光する(消光期間へと移行する)。
なお、その後は、駆動回路20は、これまで説明した発光動作および消光動作がフレーム期間(1垂直期間、1V期間)ごとに周期的に繰り返されるように、表示駆動を行う。また、それと共に、駆動回路20は、例えば1水平期間(1H期間)ごとに、電源線DSL1に印加する制御パルスおよび走査線WSL1に印加する選択パルスをそれぞれ、行方向に走査させる。以上のようにして、表示装置1における表示動作(駆動回路20による表示駆動)が行われる。
(受光動作)
続いて、図1,図4に加えて図8を参照して、受光部112における受光動作について説明する。図8は、この受光動作の一例をタイミング波形図で表したものであり、(A)〜(E)はそれぞれ、電源線DSL2、ゲート線GDL、走査線WSL2、トランジスタTr22のゲート電位Vg22および信号線DTL2(受光出力電圧Vout)の電圧波形を示している。
続いて、図1,図4に加えて図8を参照して、受光部112における受光動作について説明する。図8は、この受光動作の一例をタイミング波形図で表したものであり、(A)〜(E)はそれぞれ、電源線DSL2、ゲート線GDL、走査線WSL2、トランジスタTr22のゲート電位Vg22および信号線DTL2(受光出力電圧Vout)の電圧波形を示している。
駆動回路20は、表示パネル10(画素アレイ部13)内の各画素11R,11B,11Gに対し、以下のようにして受光駆動を行う。すなわち、まず、タイミングt1において、受光駆動回路25が、電源線DSL2の電圧を電圧VH2から電圧VL2へと下げる。これにより、受光用トランジスタTr21にリーク電流ILが流れなくなり、トランジスタTr22のゲート電位Vg22および出力電圧Vout(信号線DTLの電圧)を初期化するための期間(初期化期間)が開始となる。
次に、タイミングt2において、受光駆動回路25は、ゲート線GDLの電圧をオフ電圧Voff3からオン電圧Von3へと上げる。これにより、受光用トランジスタTr21がオン状態となるため、保持容量素子C1の一端側に対して、このときの電源線DSL2の電圧(電圧VL2)が書き込まれ、ゲート電位Vg22の初期化が行われる。
次いで、タイミングt3において、受光駆動回路25は、走査線WSL2の電圧をオフ電圧Voff2からオン電圧Von2へと上げる。これにより、出力用トランジスタTr23がオン状態となり、トランジスタTr22およびこの出力用トランジスタTr23を介して、このときの電源線DSL2の電圧(電圧VL2)が信号線DTLへ書き込まれる(受光出力電圧Voutが電圧VL2となる)。その結果、受光出力電圧Vout(信号線DTLの電圧)の初期化が行われる。
次に、タイミングt4において、受光駆動回路25は、ゲート線GDLの電圧を再びオン電圧Von3からオフ電圧Voff3へと下げる。これにより、受光用トランジスタTr21が再びオフ状態となり、その結果、この受光用トランジスタTr21のゲート−ソース間の寄生容量(後述する寄生容量Cgs)による容量カップリングにより、ゲート電位Vg22も連動して下降する。また、これに伴い、信号線DTL2の電圧(受光出力電圧Vout)も下降する。
次いで、タイミングt5において、受光駆動回路25は、電源線DSL2の電圧を再び電圧VL2から電圧VH2へと上げる。これにより、受光用トランジスタTr21にリーク電流ILが流れるようになり、ゲート電位Vg22および受光出力電圧Vg(信号線DTL2の電圧)がそれぞれ上昇する。このとき、リーク電流ILの大きさは、受光用トランジスタTr21への入射光Lの光量(輝度)に応じたものとなるため、この受光用トランジスタTr21が受光素子(光検出素子)として機能することになる。すなわち、例えば図8(D)に示したように、光検出なしのときと比べて光検出ありのときのほうが、ゲート電位Vg22が上昇する。また、それに伴い、例えば図8(E)に示したように、黒出力時(光検出なし)のときと比べて白出力時(光検出あり)のときのほうが、受光出力電圧Vg(信号線DTL2の電圧)も上昇する。
このようにして、このタイミングt5から、走査線WSL2の電圧がオフ電圧Voff2へと下がるタイミングt6までの期間が、受光(光検出)期間Tsとなる。ここで、この受光期間Tsにおけるゲート電位Vg22の変化量ΔVg22は、保持容量素子C1の容量値をC11とすると、以下の(1)式により表わされる。また、このゲート電位Vg22の変化(上昇)に応じて、トランジスタTr22のソース−ドレイン間を流れる電流Ids22(以下の(2)式参照)も上昇する。なお、(2)式において、βは所定の定数であり、Vgs22,Vth22はそれぞれ、トランジスタTr22のゲート−ソース間電圧,閾値電圧を示している。また、このときの受光出力電圧Voutは、抵抗素子R1の抵抗値をR11とすると、以下の(3)式により表わされる。
ΔVg22=(1/C11)∫(IL)dt ……(1)
Ids22=(β/2)(Vgs22−Vth22) ……(2)
Vout=Ids22×R11 ……(3)
ΔVg22=(1/C11)∫(IL)dt ……(1)
Ids22=(β/2)(Vgs22−Vth22) ……(2)
Vout=Ids22×R11 ……(3)
なお、その後は、駆動回路20は、タイミングt1〜t5の非受光期間(初期化期間)およびタイミングt5〜t6の受光期間Tsがフレーム期間ごとに周期的に繰り返されるように、受光駆動を行う。また、それと共に、駆動回路20は、例えば1水平期間ごとに、電源線DSL2、走査線WSL2およびゲート線GDLに印加する受光制御用のパルスをそれぞれ、行方向に走査させる。以上のようにして、表示装置1における受光動作(駆動回路20による受光駆動)が行われる。
(特徴的部分の作用)
次に、本実施の形態の表示装置1における特徴的部分の作用について、比較例と比較しつつ詳細に説明する。
次に、本実施の形態の表示装置1における特徴的部分の作用について、比較例と比較しつつ詳細に説明する。
(比較例)
図9は、比較例に係る表示装置の画素101R,101B,101G内における上部パターン層108の開口構造を模式的に表したものである。この比較例の画素101R,101G,101Bでは、表示パネル上の各素子形成領域の上方に、図6および図7に示した本実施の形態と同様に、上部パターン層108が設けられている。ただし、この比較例では本実施の形態とは異なり、受光部112上の上部パターン層108において、受光用トランジスタTr21の形成領域には開口110が形成されている一方、保持容量素子C1の形成領域には開口110が形成されていない。このことに起因して、比較例の受光動作では以下の問題が生じる。
図9は、比較例に係る表示装置の画素101R,101B,101G内における上部パターン層108の開口構造を模式的に表したものである。この比較例の画素101R,101G,101Bでは、表示パネル上の各素子形成領域の上方に、図6および図7に示した本実施の形態と同様に、上部パターン層108が設けられている。ただし、この比較例では本実施の形態とは異なり、受光部112上の上部パターン層108において、受光用トランジスタTr21の形成領域には開口110が形成されている一方、保持容量素子C1の形成領域には開口110が形成されていない。このことに起因して、比較例の受光動作では以下の問題が生じる。
図10は、比較例の受光動作の一例をタイミング波形図で表したものであり、(A)〜(E)はそれぞれ、電源線DSL2、ゲート線GDL、走査線WSL2、トランジスタTr22のゲート電位Vg22および信号線DTL2(受光出力電圧Vout)の電圧波形を示している。なお、非受光期間(初期化期間)であるタイミングt101〜t105での動作は、図8に示した本実施の形態のタイミングt1〜t5での動作と同様であるため、その説明を省略する。
この受光動作の際、前述したように、受光用トランジスタTr21に対して開口110を介して入射光Lが入射し、受光用トランジスタTr21が受光素子として機能する。このとき、図11に示したようにして、入射光Lが入射していないとき(図11(A))と比べ、入射光Lが入射しているとき(図11(B))のほうが、受光用トランジスタTr21におけるゲート−ソース間の寄生容量Cgsが増加する。
具体的には、まず図11(A)に示したように、入射光Lが入射していないときには、寄生容量Cgsは、以下の寄生容量Cgs1,Cgs2の和により表わされる。ここで、寄生容量Cgs1は、ゲート電極811、ゲート絶縁膜812、Si膜813およびソース電極815Sの積層構造において形成されるものである。また、寄生容量Cgs2は、ゲート電極811、ゲート絶縁膜812、Si膜813、絶縁膜814およびソース電極815Sの積層構造において形成されるものである。
一方、図11(B)に示したように、入射光Lが入射しているときには、受光用トランジスタTr21におけるゲート−ソース間の寄生容量が、(Cgs+ΔCgs)=(Cgs1+Cgs3)へと増加する。すなわち、上記した寄生容量Cgs2が以下説明する寄生容量Cgs3へと増加する分だけ、ゲート−ソース間の寄生容量が全体としてΔCgsだけ増加する。ここで、この寄生容量Cgs3は、ゲート電極811、ゲート絶縁膜812、Si膜813、およびこのSi膜813内に形成されるチャネル層816の積層構造において形成されるものである。このように、入射光Lの入射時には、Si膜813において光励起によりチャネル層816が形成されるため、寄生容量Cgs2と比べて寄生容量Cgs3のほうが誘電体層の厚みが小さくなり、その結果、容量値が増加するのである。
すると、このとき図12および図10に示したようにして、比較例の受光動作の際に、受光部112における受光性能が劣化してしまうという問題が生じる。ここで、図12において、(A)は、受光部112の一部分の回路構成を示し、(B),(C)はそれぞれ、(A)中に示した符号P1内の等価回路構成((B)は入射光Lが入射されていないとき、(C)は入射光Lが入射されているとき)を示している。なお、図中の「C11」は、保持容量素子C1の容量値を示している。
まず、図12(B),(C)に示したように、上記した理由により、入射光Lの入射時には非入射時と比べ、受光用トランジスタTr21におけるゲート−ソース間の寄生容量が、Cgsから(Cgs+ΔCgs)へと増加する。すると、それに伴ってトランジスタTr22のゲート電位Vg22が、この寄生容量と保持容量素子C1との間の容量分配に起因して、(Vg22−ΔV22)へと減少する。すなわち、入射光Lの入射時には、以下の(4)式により表わされるΔV22の分だけ、ゲート電位Vg22が減少する。この(4)式により、(Vg22−Voff3)>0、すなわち(Voff3<Vg22)のとき、ΔV>0となるため、ゲート電位Vg22がこのΔVの分だけ減少することが分かる。
ΔV=(Vg22−Voff3)×ΔCgs/(Cgs+C11+ΔCgs) ……(4)
ΔV=(Vg22−Voff3)×ΔCgs/(Cgs+C11+ΔCgs) ……(4)
すると、例えば図10(D),(E)中の符号P101,P102で示したように、比較例の受光動作では、受光期間Ts内において、ゲート電位Vg22および受光出力電圧Voutが過剰に低下してしまう期間(無効期間:タイミングt105〜t106)が生じる。このような無効期間の発生により、低輝度の(光量が小さい)入射光Lを検出できなくなったり、あるいは検出できたとしても、この無効期間の分、有効期間を含む全体の受光期間Tsが長くなってしまう(タイミングt105〜t107の期間)。
このようにして比較例では、入射光Lの入射時に非入射時と比べ、受光用トランジスタTr21におけるゲート−ソース間の寄生容量Cgsが増加することにより、受光動作の際に、受光部112における受光性能が劣化してしまう。
(実施の形態)
これに対して、本実施の形態の表示装置1では、まず図5(A),(B)に示したように、受光部112内の受光用トランジスタTr21および保持容量素子C1がそれぞれ、MOS型構造により形成されている。そして、図6および図7に示したように、上記比較例(図9)とは異なり、表示パネル10上の上部パターン層83において、これらの受光用トランジスタTr21および保持容量素子C1の形成領域にそれぞれ、選択的に開口110が設けられている。すなわち、本実施の形態では、上部パターン層83において、比較例と同様の受光用トランジスタTr21の形成領域に加え、保持容量素子C1の形成領域においても開口110が形成されている。
これに対して、本実施の形態の表示装置1では、まず図5(A),(B)に示したように、受光部112内の受光用トランジスタTr21および保持容量素子C1がそれぞれ、MOS型構造により形成されている。そして、図6および図7に示したように、上記比較例(図9)とは異なり、表示パネル10上の上部パターン層83において、これらの受光用トランジスタTr21および保持容量素子C1の形成領域にそれぞれ、選択的に開口110が設けられている。すなわち、本実施の形態では、上部パターン層83において、比較例と同様の受光用トランジスタTr21の形成領域に加え、保持容量素子C1の形成領域においても開口110が形成されている。
これにより、本実施の形態では比較例とは異なり、受光動作の際に、受光用トランジスタTr21に加えて保持容量素子C1に対しても、開口110を介して入射光Lが入射する。したがって、図13に示したように、この保持容量素子C1においても、入射光Lが入射していないとき(図13(A))と比べ、入射光Lが入射しているとき(図13(B))のほうが、容量値C11が増加する。
具体的には、まず図13(A)に示したように、入射光Lが入射していないときには、保持用容量素子C1の容量値C11は、電極821、絶縁膜822、Si膜823、絶縁膜824および電極825の積層構造により表わされる。一方、図13(B)に示したように、入射光Lが入射しているときには、この保持容量素子C1の容量値が、C11からC12=(C11+ΔC1)へと増加する(ΔC1の分だけ増加する)。このときの容量値C12は、電極821、絶縁膜822、Si膜823、およびこのSi膜823内に形成されるチャネル層826の積層構造により表わされる。このように、本実施の形態では保持容量素子C1がMOS型構造であることから、前述した受光用トランジスタTr21の場合と同様に、入射光Lの入射時に、Si膜823において光励起によりチャネル層826が形成される。このため、光非入射時と比べて光入射時のほうが誘電体層の厚みが小さくなり、その結果、容量値が増加するのである。
したがって、本実施の形態では、図12中に示した受光部112の一部分における等価回路構成(入射光Lの入射時)は、図14に示したようなる。すなわち、受光用トランジスタTr21のゲート−ソース間の寄生容量が、Cgsから(Cgs+ΔCgs)へと増加すると共に、保持容量素子C1の容量値が、C11からC12=(C11+ΔC1)へと増加する。その結果、この寄生容量と保持容量素子C1との間の容量分配により、トランジスタTr22のゲート電位Vg22の変動(減少)が、比較例と比べて抑えられる。換言すると、入射光Lが入射した際に、受光用トランジスタTr21の寄生容量Cgsにおける光入射に起因した容量増加による、トランジスタTr22のゲート電位Vgssの変動(減少)が、保持容量素子C1における光入射に起因した容量増加を利用して低減される。したがって、本実施の形態では、特に専用の素子を設けることなく、受光用トランジスタTr21の寄生容量増加に起因して有効に光検出を行えない期間(図10中の無効期間)の発生が、減少もしくは回避される。具体的には、図8に示した例では、受光期間Ts内において、そのような無効期間の発生が回避されている。
また、このとき、本実施の形態では、以下の(5)式を満たすように設定されているのが望ましい。なお、この(5)式において、Vg22Lは、トランジスタTr22のゲートに対して印加される初期化電圧を示している。このように設定すれば、ΔCgsが発生しても容量結合により電位が変化することはないことから、上記した光入射時におけるゲート電位Vg22の減少が完全に回避されるためである。ここで、右辺の{ΔCgs/(ΔCgs+ΔC1)}という値は、入射光Lの光量(輝度)によって変化しないため、この値を予め測定により求めておき、左辺の電圧比を決定するようにすればよい。
(Voff3/Vg22L)={ΔCgs/(ΔCgs+ΔC1)} ……(5)
(Voff3/Vg22L)={ΔCgs/(ΔCgs+ΔC1)} ……(5)
以上のように本実施の形態では、受光部112内の受光用トランジスタTr21および保持容量素子C1をそれぞれ、MOS型構造により形成すると共に、表示パネル10上の上部パターン層83において、受光用トランジスタTr21および保持容量素子C1の形成領域に選択的に開口110を設けるようにしたので、特に専用の素子を設けることなく、受光用トランジスタTr21の寄生容量増加に起因して有効に光検出を行えない期間(無効期間)の発生を、減少もしくは回避することができる。したがって、例えば、低輝度の(光量が小さい)入射光Lを検出できなかったり、あるいは検出できたとしても、その分受光期間(光検出期間)Tsが長くなってしまうことを、抑制もしくは回避することができる。言い換えると、低輝度の入射光Lの検出をし易くしたり、受光期間Tsを短くすることができる。以上により、受光部を有する表示装置において、素子数を増加させずに受光性能を向上させることが可能となる。
<モジュールおよび適用例>
次に、図15〜図20を参照して、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置1は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
次に、図15〜図20を参照して、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置1は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
(モジュール)
表示装置1は、例えば、図15に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
表示装置1は、例えば、図15に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(適用例1)
図16は、表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300が表示装置1により構成されている。
図16は、表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300が表示装置1により構成されている。
(適用例2)
図17は、表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420が表示装置1により構成されている。
図17は、表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420が表示装置1により構成されている。
(適用例3)
図18は、表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530が表示装置1により構成されている。
図18は、表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530が表示装置1により構成されている。
(適用例4)
図19は、表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。そして、この表示部640が表示装置1により構成されている。
図19は、表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。そして、この表示部640が表示装置1により構成されている。
(適用例5)
図20は、表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750が、表示装置1により構成されている。
図20は、表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750が、表示装置1により構成されている。
<変形例>
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
例えば、上記実施の形態等では、表示パネル内において受光部が画素ごとに設けられている場合について説明したが、受光部は表示パネル内に設けられていればよく、必ずしも画素ごとに設けられていなくてもよい。
また、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路の構成は、上記実施の形態等で説明したものに限られない。すなわち、画素回路の構成は、上記実施の形態等で説明した「2Tr1C」の回路構成には限られず、例えば必要に応じて、容量素子やトランジスタ等を追加したり置き換えたりするようにしてもよい。その場合、画素回路の変更に応じて、上述した走査線・電源線駆動回路および信号線駆動回路の他に、必要な駆動回路を追加するようにしてもよい。また、同様に受光部の回路構成についても、上記実施の形態等で説明した「3Tr1C」の回路構成には限られず、例えば必要に応じて、容量素子やトランジスタ等を追加したり置き換えたりするようにしてもよい。
更に、上記実施の形態等では、走査線・電源線駆動回路、信号線駆動回路、受光駆動回路および受光信号読み出し回路における駆動動作をそれぞれ、タイミング生成回路が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線・電源線駆動回路、信号線駆動回路、受光駆動回路および受光信号読み出し回路に対する制御は、ハードウェア(回路)で行われるようにしてもよいし、ソフトウェア(プログラム)で行われるようにしてもよい。
加えて、上記実施の形態等では、画素回路内および受光部内のトランジスタがそれぞれ、nチャネルトランジスタ(nチャネルMOS型のTFT)により形成されている場合について説明したが、この場合には限られない。すなわち、これらのトランジスタがそれぞれ、pチャネルトランジスタ(pチャネルMOS型のTFT)により形成されていてもよい。
1…表示装置、10…表示パネル、11R,11G,11B…画素、110…開口、111…発光部、112…受光部、12…有機EL素子、13…画素アレイ部、14…画素回路、20…駆動回路、20A,21A…映像信号、20B…同期信号、21…映像信号処理回路、22…タイミング生成回路、22A…制御信号、23…走査線・電源線駆動回路、24…信号線駆動回路、25…受光駆動回路、26…受光信号読み出し回路、26A…制御信号、80…基板、811…ゲート電極、812…ゲート絶縁膜、813…Si膜、814…絶縁膜、815S…ソース電極、815D…ドレイン電極、816…チャネル層、821…電極、822…絶縁膜、823…Si膜、824…絶縁膜、825…電極、826…チャネル層、83…上部パターン層、831…平坦化膜、832…アノード電極、833R…赤色発光層、833G…緑色発光層、833B…青色発光層、834…ウィンドウ層、835…カソード電極、WSL1,WSL2…走査線、DTL1,DTL2…信号線、DSL1,DSL2…電源線、GDL…ゲート線、Tr11…書き込みトランジスタ、Tr12…駆動トランジスタ、Tr21…受光用トランジスタ、Tr22…トランジスタ、Tr23…出力用トランジスタ、Cs,C1…保持容量素子、R1…抵抗素子、Ids…電流(発光電流)、Von1,Von2,Von3,Voff1,Voff2,Voff3,VH1,VH2,VL1,VL2…電圧、Vg12,Vg22…ゲート電位、Vs12…ソース電位、Vgs12…ゲート−ソース間電圧、Vout…受光出力電圧、Cgs,Cgs1〜Cgs3…寄生容量、Lr,Lg,Lb…発光光(表示光)、LO…外光、L…入射光、t1〜t6…タイミング、Ts…受光(光検出)期間。
Claims (6)
- 各々が発光素子を含む複数の画素と、各々が受光素子および第1の保持容量素子を含む複数の受光部と、を有する表示パネルと、
前記画素に対する表示駆動および前記受光部に対する受光駆動をそれぞれ行う駆動部と
を備え、
前記受光素子および前記第1の保持容量素子がそれぞれ、MOS型構造により形成され、
前記表示パネル上に、前記受光素子および前記第1の保持容量素子の形成領域にそれぞれ選択的に開口を有する上部パターン層が設けられている
表示装置。 - 前記表示パネルは、各受光部に接続された第1の走査線、受光信号線としての第1の信号線、第1の電源線およびゲート線を有し、
各受光部は、前記受光素子として機能する第1のトランジスタと、第2および第3のトランジスタと、前記第1の保持容量素子と、抵抗素子とを含み、
前記第1のトランジスタのゲートが前記ゲート線に接続されると共に、ドレインが前記第1の電源線に接続され、
前記第1のトランジスタのソースが、前記第1の保持容量素子の一端および前記第2のトランジスタのゲートに接続され、
前記第2のトランジスタのドレインが前記第1の電源線に接続されると共に、ソースが前記第3のトランジスタのドレインに接続され、
前記第3のトランジスタのゲートが前記第1の走査線に接続されると共に、ソースが前記第1の信号線および前記抵抗素子の一端に接続され、
前記第1の保持容量素子の他端および前記抵抗素子の他端がそれぞれ、接地電位に設定されている
請求項1に記載の表示装置。 - 以下の(1)式を満たすように設定されている
請求項2に記載の表示装置。
(Voff/VgL)={ΔCgs/(ΔCgs+ΔC1)} ……(1)
但し、
Voff:前記ゲート線に対して前記駆動部から印加される前記第1のトランジスタのオフ電圧
VgL:前記第2のトランジスタのゲートに対して印加される初期化電圧
ΔCgs:前記第1のトランジスタのゲート−ソース間の寄生容量における光入射時の容量増加分
ΔC1:前記第1の保持容量素子における光入射時の容量増加分 - 前記受光部が前記画素ごとに設けられている
請求項1ないし請求項3のいずれか1項に記載の表示装置。 - 前記表示パネルは、各画素に接続された第2の走査線、映像信号線としての第2の信号線および第2の電源線を有し、
各画素は、前記発光素子としての有機電界発光素子と、第4および第5のトランジスタと、第2の保持容量素子とを含み、
前記第4のトランジスタのゲートが前記第2の走査線に接続され、
前記第4のトランジスタにおけるドレインおよびソースのうち、一方が前記第2の信号線に接続されると共に、他方が前記第5のトランジスタのゲートおよび前記第2の保持容量素子の一端に接続され、
前記第5のトランジスタにおけるドレインおよびソースのうち、一方が前記第2の電源線に接続されると共に、他方が前記第2の保持容量素子の他端および前記有機電界発光素子のアノードに接続され、
前記有機電界発光素子のカソードが固定電位に設定されている
請求項1ないし請求項3のいずれか1項に記載の表示装置。 - 表示装置を備え、
前記表示装置は、
各々が発光素子を含む複数の画素と、各々が受光素子および第1の保持容量素子を含む複数の受光部と、を有する表示パネルと、
前記画素に対する表示駆動および前記受光部に対する受光駆動をそれぞれ行う駆動部と
を備え、
前記受光素子および前記第1の保持容量素子がそれぞれ、MOS型構造により形成され、
前記表示パネル上に、前記受光素子および前記第1の保持容量素子の形成領域にそれぞれ選択的に開口を有する上部パターン層が設けられている
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061092A JP2011197772A (ja) | 2010-03-17 | 2010-03-17 | 表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061092A JP2011197772A (ja) | 2010-03-17 | 2010-03-17 | 表示装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011197772A true JP2011197772A (ja) | 2011-10-06 |
Family
ID=44875941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010061092A Pending JP2011197772A (ja) | 2010-03-17 | 2010-03-17 | 表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011197772A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190062988A (ko) * | 2017-11-29 | 2019-06-07 | 엘지디스플레이 주식회사 | 전계 발광 표시장치 |
JP2021512344A (ja) * | 2017-12-15 | 2021-05-13 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | 画像スキャン機能を有するamoledディスプレイパネル |
-
2010
- 2010-03-17 JP JP2010061092A patent/JP2011197772A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190062988A (ko) * | 2017-11-29 | 2019-06-07 | 엘지디스플레이 주식회사 | 전계 발광 표시장치 |
KR102390673B1 (ko) | 2017-11-29 | 2022-04-26 | 엘지디스플레이 주식회사 | 전계 발광 표시장치 |
JP2021512344A (ja) * | 2017-12-15 | 2021-05-13 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | 画像スキャン機能を有するamoledディスプレイパネル |
US11315990B2 (en) | 2017-12-15 | 2022-04-26 | Boe Technology Group Co., Ltd. | AMOLED display panel having image scanning function |
JP7088596B2 (ja) | 2017-12-15 | 2022-06-21 | 京東方科技集團股▲ふん▼有限公司 | 画像スキャン機能を有するamoledディスプレイパネル |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101821519B1 (ko) | 픽셀 회로, 그 구동 방법 및 디스플레이 디바이스 | |
JP4930501B2 (ja) | 表示装置および電子機器 | |
US8736521B2 (en) | Display device and electronic apparatus have the same | |
JP4508205B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
KR101647846B1 (ko) | 표시 장치 및 전자기기 | |
US8884854B2 (en) | Display, method for driving display, and electronic apparatus | |
US20180261153A1 (en) | Display device and electronic equipment | |
JP2009169071A (ja) | 表示装置 | |
KR20100069591A (ko) | 표시 장치, 표시 장치를 구동하는 방법, 및 전자 기기 | |
US20090262102A1 (en) | Display device, driving method of display device, and electronic device | |
US8471834B2 (en) | Display device, method of laying out wiring in display device, and electronic device | |
JP5531720B2 (ja) | 表示装置、表示装置の製造方法、及び、電子機器 | |
JP2011209434A (ja) | 表示装置および電子機器 | |
JP2010145446A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5459018B2 (ja) | 表示装置及び電子機器 | |
JP2009294508A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2012237805A (ja) | 表示装置及び電子機器 | |
JP5573686B2 (ja) | 有機el表示装置及び電子機器 | |
JP2012058634A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2010008718A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2013057726A (ja) | 表示パネル、表示装置および電子機器 | |
JP2011203660A (ja) | 表示装置および電子機器 | |
JP2011197772A (ja) | 表示装置および電子機器 | |
JP2010039117A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008292619A (ja) | 表示装置、表示装置の駆動方法および電子機器 |