JP2010096907A - 表示装置 - Google Patents

Abstract

【課題】高速かつ高精度な焼き付き補正を行うことができるようにする。
【解決手段】ＥＬパネル２に取り付けられた受光センサ３は、注目画素の発光輝度を測定し、アナログの受光信号として出力する。可変増幅部５１は、受光センサ３から出力された注目画素の受光信号を、所定の増幅率で増幅する。Ａ／Ｄ変換部５２は、増幅後の受光信号をデジタル信号に変換して出力する。信号処理部５３は、そのデジタルデータに基づいて、経時劣化による輝度低下の補正データを演算し、その補正データに基づいて、注目画素に対応する映像信号を補正し、補正された映像信号をＥＬパネル２の注目画素に供給させる。可変増幅部５１は、ＥＬパネル２における受光センサ３と注目画素との間の距離が遠距離になればなる程、増幅率を増加させる設定をする。本発明は、例えば、自発光素子を用いたパネルに適用できる。
【選択図】図７

Description

本発明は、表示装置に関し、特に、高精度な焼き付き補正を行うことができるようにする表示装置に関する。

発光素子として有機ＥＬ(Electro Luminescent)デバイスを用いた平面自発光型のパネル（ＥＬパネル）の開発が近年盛んになっている。有機ＥＬデバイスは、ダイオード特性を有し、有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは、印加電圧が１０Ｖ以下で駆動するため低消費電力であり、自ら光を発する自発光素子である。このため、有機ＥＬデバイスは、照明部材を必要とせず軽量化及び薄型化が容易であるという特長を有する。また、有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速である。よって、ＥＬパネルは、動画表示時の残像が発生しないという特性を有する。

有機ＥＬデバイスを画素に用いた平面自発光型のパネルの中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型平面自発光パネルは、例えば次の特許文献１乃至５に開示されている。

特開２００３−２５５８５６号公報 特開２００３−２７１０９５号公報 特開２００４−１３３２４０号公報 特開２００４−０２９７９１号公報 特開２００４−０９３６８２号公報

ところで、有機ＥＬデバイスはまた、発光量および発光時間に比例して輝度効率が低下するという特性を有している。有機ＥＬデバイスの発光輝度は電流値と輝度効率の積で表されるため、輝度効率の低下は発光輝度の低下につながる。画面に表示される内容として、各画素で一様な表示を行う画像は稀であり、画素ごとに発光量が異なるのが一般的である。従って、過去の発光量および発光時間の違いにより、同一の駆動条件下であっても各画素で発光輝度の低下の度合いが異なることになる。その結果、輝度効率の低下度合が他と比較して著しい画素において、あたかも焼き付きが生じているような現象（以下、焼き付き現象と称する）がユーザに視認される。

このため、従来の有機ＥＬデバイスを搭載する表示装置の中には、輝度効率低下がまちまちである各画素に対して、各輝度効率を統一にする補正（以下、焼き付き補正と称する）を行っているものも存在する。しかしながら、このような従来の表示装置であっても、焼き付き補正が十分に行われない場合があった。

本発明は、このような状況に鑑みてなされたものであり、高精度な焼き付き補正を行うことができるようにするものである。

本発明の一側面の表示装置は、自発光素子により発光する画素が行列状に複数配置されているパネルと、前記パネルに取り付けられ、前記パネルを構成する前記画素のうちの１つを注目画素として、前記注目画素の発光輝度を測定し、アナログの受光信号として出力する受光センサと、前記受光センサから出力された前記注目画素の受光信号を、所定の増幅率で増幅する増幅手段と、前記増幅手段による増幅後の前記受光信号をデジタルデータに変換して出力する変換手段と、前記変換手段から出力された前記デジタルデータに基づいて、経時劣化による輝度低下の補正データを演算し、その補正データに基づいて、前記注目画素に対応する映像信号を補正し、補正された前記映像信号を前記注目画素に供給させる信号処理手段と、前記パネルにおける受光センサと前記注目画素との間の距離が遠距離になればなる程、前記増幅手段における前記増幅率を増加させる設定をする増幅率可変設定手段とを備える。

前記増幅手段による増幅後の前記受光信号の最大電圧が、前記パネルを構成する前記画素の全てにおいて均一となるように、前記注目画素となっている画素の前記増幅率を可変設定する。

前記増幅手段は、オペアンプを用いた増幅回路を有し、前記増幅率可変手段は、前記増幅回路に接続され、前記増幅率をそれぞれ決定付ける複数の抵抗と、前記複数の抵抗を切り替える切替手段とを有し、前記表示装置は、前記切替手段の切り替えを制御する制御手段をさらに備える。

本発明の一側面においては、自発光素子により発光する画素が行列状に複数配置されているパネルと、前記パネルに取り付けられ、前記パネルを構成する前記画素のうちの１つを注目画素として、前記注目画素の発光輝度を測定し、アナログの受光信号として出力する受光センサと、前記受光センサから出力された前記注目画素の受光信号を、所定の増幅率で増幅する増幅手段と、前記増幅手段による増幅後の前記受光信号をデジタルデータに変換して出力する変換手段とを備える表示装置によって、次のような処理が実行される。即ち、前記変換手段から出力された前記デジタルデータに基づいて、経時劣化による輝度低下の補正データが演算され、その補正データに基づいて、前記注目画素に対応する映像信号が補正され、補正された前記映像信号が前記注目画素に供給される。また、前記パネルにおける受光センサと前記注目画素との間の距離が遠距離になればなる程、前記増幅手段における前記増幅率を増加させるように、前記増幅率が設定される。

本発明の一側面によれば、高精度な焼き付き補正を行うことができる。

＜本発明の実施の形態＞
［表示装置の構成］
図１は、本発明を適用した表示装置の一実施の形態の構成例を示すブロック図である。

図１の表示装置１は、ＥＬパネル２、複数の受光センサ３からなるセンサ群４、および制御部５を含むように構成されている。ＥＬパネル２は、有機ＥＬデバイスを自発光素子として用いたパネルとして構成されている。受光センサ３は、ＥＬパネル２の発光輝度を測定するセンサとして構成されている。制御部５は、複数の受光センサ３から得たＥＬパネル２の発光輝度に基づいてＥＬパネル２の表示を制御する。

［ＥＬパネルの構成］
図２は、ＥＬパネル２の構成例を示すブロック図である。

ＥＬパネル２は、画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５を含むように構成されている。画素アレイ部１０２は、Ｎ×Ｍ個（Ｎ,Ｍは相互に独立した１以上の整数値）の画素（画素回路）１０１−（１，１）乃至１０１−（Ｎ，Ｍ）が行列状に配置されて構成されている。水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５は、画素アレイ部１０２を駆動する駆動部として動作する。

また、ＥＬパネル２は、Ｍ本の走査線ＷＳＬ１０−１乃至１０−Ｍ、Ｍ本の電源線ＤＳＬ１０−１乃至１０−Ｍ、およびＮ本の映像信号線ＤＴＬ１０−１乃至１０−Ｎも有する。

なお、以下において、走査線ＷＳＬ１０−１乃至１０−Ｍそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬ１０と称する。また、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれを特に区別する必要がない場合、単に、映像信号線ＤＴＬ１０と称する。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）および電源線ＤＳＬ１０−１乃至１０−Ｍについても同様に、画素１０１および電源線ＤＳＬ１０と称する。

画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１行目の画素１０１−（１，１）乃至１０１−（Ｎ，１）は、走査線ＷＳＬ１０−１でライトスキャナ１０４と、電源線ＤＳＬ１０−１で電源スキャナ１０５とそれぞれ接続されている。また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｍ行目の画素１０１−（１，Ｍ）乃至１０１−（Ｎ，Ｍ）は、走査線ＷＳＬ１０−Ｍでライトスキャナ１０４と、電源線ＤＳＬ１０−Ｍで電源スキャナ１０５とそれぞれ接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の行方向に並ぶその他の画素１０１についても同様である。

また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１列目の画素１０１−（１，１）乃至１０１−（１，Ｍ）は、映像信号線ＤＴＬ１０−１で水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｎ列目の画素１０１−（Ｎ，１）乃至１０１−（Ｎ，Ｍ）は、映像信号線ＤＴＬ１０−Ｎで水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の列方向に並ぶその他の画素１０１についても同様である。

ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに水平周期（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する。電源スキャナ１０５は、線順次走査に合わせて電源線ＤＳＬ１０−１乃至１０−Ｍに第１電位（後述するＶｃｃ）または第２電位（後述するＶｓｓ）の電源電圧を供給する。水平セレクタ１０３は、線順次走査に合わせて各水平期間内（１Ｈ）で映像信号に対応する信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとを切換えて列状の映像信号線ＤＴＬ１０−１乃至１０−Ｍに供給する。

［画素１０１の配列構成］
図３は、ＥＬパネル２の各画素１０１が発光する色の配列を示している。

画素アレイ部１０２の各画素１０１は、赤（Ｒ）、緑（Ｇ）、または青（Ｂ）のいずれかの色を発光するいわゆる副画素（サブピクセル）に相当し、行方向（図面左右方向）に並ぶ赤、緑、および青の３つの画素１０１で表示単位としての１画素が構成される。

なお、図３では、ライトスキャナ１０４が画素アレイ部１０２の左側に配置されるとともに、走査線ＷＳＬ１０および電源線ＤＳＬ１０が画素１０１の下側から接続されている点が図２と異なる。水平セレクタ１０３、ライトスキャナ１０４、電源スキャナ１０５、および、各画素１０１と接続される配線は、必要に応じて適切な位置に配置することができる。

［画素１０１の詳細回路構成］
図４は、ＥＬパネル２に含まれるＮ×Ｍ個の画素１０１のうちの１つの画素１０１を拡大することにより、画素１０１の詳細な回路構成を示したブロック図である。

なお、図４において画素１０１と接続されている走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、および電源線ＤＳＬ１０のそれぞれは、図２に対応させると次のようになる。即ち、図２における画素１０１−（ｎ，ｍ）（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）に対する、走査線ＷＳＬ１０−（ｎ，ｍ）、映像信号線ＤＴＬ１０−（ｎ，ｍ）、および電源線ＤＳＬ１０−（ｎ，ｍ）のそれぞれが対応する。

図４の画素１０１は、サンプリング用トランジスタ３１、駆動用トランジスタ３２、蓄積容量３３、および発光素子３４を有する。サンプリング用トランジスタ３１のゲートは走査線ＷＳＬ１０と接続され、サンプリング用トランジスタ３１のドレインは映像信号線ＤＴＬ１０と接続されるとともに、ソースが駆動用トランジスタ３２のゲートｇと接続されている。

駆動用トランジスタ３２のソース及びドレインの一方は発光素子３４のアノードに接続され、他方が電源線ＤＳＬ１０に接続される。蓄積容量３３は、駆動用トランジスタ３２のゲートｇと発光素子３４のアノードに接続されている。また、発光素子３４のカソードは所定の電位Ｖｃａｔに設定されている配線３５に接続されている。この電位ＶｃａｔはGNDレベルであり、従って、配線３５は接地配線である。

サンプリング用トランジスタ３１および駆動用トランジスタ３２は、いずれもＮチャネル型トランジスタである。よって、サンプリング用トランジスタ３１および駆動用トランジスタ３２は、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができる。これにより、画素回路の製造コストをより安価にすることができる。勿論、サンプリング用トランジスタ３１および駆動用トランジスタ３２は、低温ポリシリコンや単結晶シリコンで作成しても構わない。

発光素子３４は、有機ＥＬ素子で構成される。有機ＥＬ素子はダイオード特性を有する電流発光素子である。よって、発光素子３４は、供給される電流値Ｉｄｓに応じた階調の発光を行う。

以上のように構成される画素１０１において、サンプリング用トランジスタ３１が、走査線ＷＳＬ１０からの制御信号に応じてオン（導通）し、映像信号線ＤＴＬ１０を介して階調に応じた信号電位Ｖｓｉｇの映像信号をサンプリングする。蓄積容量３３は、映像信号線ＤＴＬ１０を介して水平セレクタ１０３から供給された電荷を蓄積して保持する。駆動用トランジスタ３２は、第１電位Ｖｃｃにある電源線ＤＳＬ１０から電流の供給を受け、蓄積容量３３に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを発光素子３４に流す（供給する）。発光素子３４に所定の駆動電流Ｉｄｓが流れることにより、画素１０１が発光する。

画素１０１は、閾値補正機能を有する。閾値補正機能とは、駆動用トランジスタ３２の閾値電圧Ｖｔｈに相当する電圧を蓄積容量３３に保持させる機能である。閾値補正機能を発揮させることで、ＥＬパネル２の画素毎のばらつきの原因となる駆動用トランジスタ３２の閾値電圧Ｖｔｈの影響をキャンセルすることができる。

また、画素１０１は、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、蓄積容量３３に信号電位Ｖｓｉｇを保持する際、駆動用トランジスタ３２の移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。

さらに、画素１０１は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ３２のソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能である。ブートストラップ機能の発揮により、駆動用トランジスタ３２のゲートとソース間の電圧Ｖｇｓを一定に維持することが出来る。

［画素１０１の動作説明］
図５は、画素１０１の動作を説明するタイミングチャートである。

図５は、同一の時間軸（図面横方向）に対する走査線ＷＳＬ１０、電源線ＤＳＬ１０、および映像信号線ＤＴＬ１０の電位変化と、それに対応する駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。

図５において、時刻ｔ₁までの期間は、前の水平期間（１Ｈ）の発光がなされている発光期間Ｔ₁である。

発光期間Ｔ₁が終了した時刻ｔ₁から時刻ｔ₄までは、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾値電圧補正動作の準備を行う閾値補正準備期間Ｔ₂である。

閾値補正準備期間Ｔ₂では、時刻ｔ₁において、電源スキャナ１０５が、電源線ＤＳＬ１０の電位を高電位である第１電位Ｖｃｃから低電位である第２電位Ｖｓｓに切換える。そして、時刻ｔ₂において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに切換える。次に、時刻ｔ₃において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされ、且つ、ソース電位Ｖｓが映像信号線ＤＴＬ１０の第２電位Ｖｓｓにリセットされる。

時刻ｔ₄から時刻ｔ₅までは、閾値補正動作を行う閾値補正期間Ｔ₃である。閾値補正期間Ｔ₃では、時刻ｔ₄において、電源スキャナ１０５により、電源線ＤＳＬ１０の電位が高電位Ｖｃｃに切換えられ、閾値電圧Ｖｔｈに相当する電圧が、駆動用トランジスタ３２のゲートとソースとの間に接続された蓄積容量３３に書き込まれる。

時刻ｔ₅から時刻ｔ₇までの書き込み＋移動度補正準備期間Ｔ₄では、走査線ＷＳＬ１０の電位が高電位から低電位に一旦切換えられる。また、時刻ｔ₇の前の時刻ｔ₆において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。

そして、時刻ｔ₇から時刻ｔ₈までの書き込み＋移動度補正期間Ｔ₅において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻ｔ₇から時刻ｔ₈までの間、走査線ＷＳＬ１０の電位が高電位に設定され、これにより、映像信号に対応する信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で蓄積容量３３に書き込まれる。また、移動度補正用の電圧ΔＶ_μが蓄積容量３３に保持された電圧から差し引かれる。

書き込み＋移動度補正期間Ｔ₅終了後の時刻ｔ₈において、走査線ＷＳＬ１０の電位が低電位に設定され、それ以降、発光期間Ｔ₆として、信号電圧Ｖｓｉｇに応じた発光輝度で発光素子３４が発光する。信号電圧Ｖｓｉｇは、閾値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶ_μとによって調整されているため、発光素子３４の発光輝度は駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。

なお、発光期間Ｔ₆の最初でブートストラップ動作が行われ、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ＝Ｖｓｉｇ＋Ｖｔｈ−ΔＶ_μを一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

また、時刻ｔ₈から所定時間経過後の時刻ｔ₉において、映像信号線ＤＴＬ１０の電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。図５において、時刻ｔ₂から時刻ｔ₉までの期間は水平期間（１Ｈ）に相当する。

以上のようにして、ＥＬパネル２の各画素１０１では、駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、発光素子３４を発光させることができる。

［画素１０１の動作の別の例説明］
図６は、画素１０１の動作の別の例を説明するタイミングチャートである。

上述した図５の例では、閾値補正動作は１Ｈ期間に１回行われていた。ただし、１Ｈ期間が短く、１Ｈ期間内で閾値補正動作を行うことが難しい場合がある。そのような場合には、複数の１Ｈ期間にわたって複数回の閾値補正動作を行わせることができる。行うこともできる。

図６の例では、閾値補正動作は、連続する３Ｈ期間で行われる。即ち、図６の例では、閾値補正期間Ｔ₃が３回に分割されている。なお、その他の画素１０１の動作は、図５の例の動作と同様である。よって、これらの動作の説明については省略する。

［焼き付き補正制御の説明］

ところで、有機ＥＬデバイスは、発光量および発光時間に比例して発光輝度が低下する特性を有している。そのため、所定の時間が経過すると、同一の駆動条件下でも、それまでの発光量および発光時間に応じて各画素１０１の輝度効率の低下の度合いが異なってくる。このため、各画素１０１の輝度効率低下のばらつきにより、輝度効率の低下度合が他と比較して著しい画素１０１が生じる。その結果、かかる画素１０１において、あたかも焼き付きが生じているような現象（以下、焼き付き現象と称する）がユーザに視認される。そこで、表示装置１は、輝度効率低下がまちまちである各画素１０１に対して、各輝度効率を統一にする補正（以下、焼き付き補正と称する）を行っている。

［焼き付き補正制御を実行するために必要な表示装置１の機能的構成例］

図７は、焼き付き補正制御を実行するために必要な表示装置１の機能的構成例を示す機能ブロック図を示している。

受光センサ３は、ＥＬパネル２の表示面またはそれと対向する面（以下、前者の面を表面と、後者の面を裏面と、それぞれ称する）のうち、各画素１０１の発光の妨げとならない位置に配置される。また、ＥＬパネル２が複数の領域に区分され、その領域毎に１つの受光センサ３が配置されている。即ち、１つの領域につき１個の割合で均等に配置された複数の受光センサ３により、センサ群４が構成されている。例えば、図７の例では、センサ群４は９個の受光センサ３により構成されている。勿論ＥＬパネル２に配置される受光センサ３の個数は、図７の例に限定されるものではない。各受光センサ３のそれぞれは、自分の担当する領域内の各画素１０１の発光輝度を測定する。具体的には、所定領域内の各画素１０１が１つずつ順次発光する毎に、発光している画素１０１（以下、発光画素１０１と称する）の発光輝度が、その所定領域を担当する受光センサ３により順次測定される。即ち、受光センサ３は、発光画素１０１からの光を受光し、その受光輝度に応じたアナログの受光信号（電圧信号）を生成し、制御部５に供給する。なお、受光センサ３がＥＬパネル２の裏面に配置されている場合、発光画素１０１から発光された光は、ＥＬパネル２の前面のガラス基板等に反射して、受光センサ３に入射する。

図７の例では、制御部５は、可変増幅部５１、Ａ／Ｄ変換部５２、信号処理部５３、および補正制御部５４を含むように構成されている。

可変増幅部５１は、各受光センサ３から供給されるアナログの受光信号を増幅してＡ／Ｄ変換部５２に供給する。可変増幅部５１は、増幅率を調整できるように構成されている。Ａ／Ｄ変換部５２は、可変増幅部５１から供給される増幅後のアナログの受光信号をデジタルの信号（輝度データ）に変換し、信号処理部５３に供給する。

信号処理部５３のメモリ６１には、画素アレイ部１０２の各画素１０１について、輝度データの初期値（出荷状態時の輝度データ）が初期データとして記憶されている。信号処理部５３は、所定画素１０１についての輝度データがＡ／Ｄ変換部５２から供給されてきたとき、その輝度データを所定期間経過後（経時劣化後）の輝度データとして認識する。信号処理部５３は、所定画素１０１について、所定期間経過後（経時劣化後）の輝度データの初期データに対する輝度低下量を算出する。そして、信号処理部５３は、所定画素１０１について、輝度低下を補正する補正データを、その輝度低下量に基づいて演算する。このような補正データは、画素アレイ部１０２の各画素１０１毎に算出され、メモリ６１に記憶される。

なお、信号処理部５３のうち、上述の補正データを演算する部分は、例えば、FPGA（Field Programmable Gate Alley）、ASIC(Application Specific Integrated Circuit)などの信号処理ICで構成することができる。

なお、ここでは、説明の簡略上、輝度データそのものを用いて、補正データが作成された。しかしながら、本実施の形態では、制御部５の一部として後述する図１０の構成を採用することができる。この場合、Ａ／Ｄ変換部５２と信号処理部５３の一部により、暗電流補正部７１が構成される。この暗電流補正部７１と補正制御部５４の制御により、可変増幅部５１から出力されるアナログ信号は、受光センサ３の暗電流が補正された信号となる。よって、かかるアナログ信号がＡ／Ｄ変換部５２によりデジタル化されたデータは、受光センサ３の暗電流が補正された輝度データとなる。以下、かかる輝度データを、暗電流補正輝度データと称する。ただし、暗電流補正輝度データの詳細については、図１０以降の図面を参照して後述する。よって、図１０の説明までは、暗電流が補正されていない輝度データと、暗電流補正輝度データとを特に区別することなく、単に輝度データと称する。

以上説明したように、メモリ６１には、所定期間経過時点の各画素１０１の補正データが記憶される。また、メモリ６１には、各画素１０１についての初期データも記憶される。その他、メモリ６１には、後述する各種処理を実現する上で必要な各種情報も記憶される。

信号処理部５３はまた、水平セレクタ１０３を制御して、各画素１０１毎に、表示装置１に入力された映像信号に対応する信号電位Ｖｓｉｇを供給させる。このとき、信号処理部５３は、各画素１０１の補正データをメモリ６１から読み出して、経時劣化による輝度低下を補正した信号電位Ｖｓｉｇを決定する。

補正制御部５４は、焼き付き補正（暗電流補正含む）を行うための制御を行う。

［画素１０１の初期データ取得処理］

図８は、表示装置１が実行する処理のうち、初期データを取得するまでの一連の処理（以下、初期データ取得処理と称する）の一例を説明するフローチャートである。

図８の初期データ取得処理は、例えば、ＥＬパネル２が区分された各領域毎に並行して実行される。即ち、図８の初期データ取得処理は、各受光センサ３毎に並行して実行される。

ステップＳ１において、信号処理部５３は、領域を構成する各画素１０１のうち輝度データが取得されていない画素１０１を、注目画素に設定する。

ステップＳ２において、信号処理部５３は、注目画素を、予め決められた所定の階調（明るさ）で発光させる。

ステップＳ３において、受光センサ３は、注目画素の受光輝度に応じたアナログの受光信号（電圧信号）を制御部５の可変増幅部５１に出力する。

ステップＳ４において、可変増幅部５１は、受光センサ３の受光信号を所定の増幅率で増幅し、Ａ／Ｄ変換部５２に供給する。なお、制御部５の一部として後述する図１０の構成が採用されている場合、受光センサ３の受光信号そのものではなく、受光センサ３の暗電流が補正された受光信号が、ステップＳ４の処理結果として出力されて、Ａ／Ｄ変換部５２に供給される。

ステップＳ５において、Ａ／Ｄ変換部５２は、増幅後のアナログの受光信号を、デジタルの信号である輝度データに変換し、信号処理部５３に供給する。

ステップＳ６において、信号処理部５３は、輝度データを初期データとしてメモリ６１に記憶させる。なお、制御部５の一部として後述する図１０の構成が採用されている場合、暗電流補正輝度データが初期データとしてメモリ６１に記憶される。

ステップＳ７において、信号処理部５３は、領域内のすべての画素１０１について輝度データを取得したかを判定する。ステップＳ７において、領域内のすべての画素１０１についてまだ輝度データを取得していないと判定された場合、処理はステップＳ１に戻され、ステップＳ１乃至Ｓ７の処理のループ処理が繰り返される。即ち、領域を構成する各画素１０１のそれぞれが順次注目画素に設定され、かかるループ処理が繰り返し実行されることで、領域を構成する全画素１０１の初期データが取得されメモリ６１に記憶される。

これにより、ステップＳ７において、領域内のすべての画素１０１について輝度データを取得したと判定されて、初期データ取得処理は終了する。

［画素１０１の補正データ取得処理］
図９は、図８の初期データ処理を行ってから所定期間経過後に実行される処理であって、その所定期間経過時点の補正データを取得するまでの一連の処理（以下、補正データ取得処理と称する）の一例を説明するフローチャートである。補正データ取得処理も、図８の初期データ処理と同様に、ＥＬパネル２が区分された各領域毎に並行して実行される。

ステップＳ２１乃至Ｓ２５の処理は、上述した図８のステップＳ１乃至Ｓ５の処理とそれぞれ同様であるので、その説明は省略する。即ち、ステップＳ２１乃至Ｓ２５の処理によって、初期データ取得処理と同一の条件の下で、注目画素の輝度データが取得される。なお、制御部５の一部として後述する図１０の構成が採用されている場合、注目画素の暗電流補正輝度データが取得される。

ステップＳ２６において、信号処理部５３は、注目画素の初期データをメモリ６１から取得する。なお、制御部５の一部として後述する図１０の構成が採用されている場合、注目画素の初期データとして、初期データ取得処理実行時の注目画素の暗電流補正輝度データが取得される。

ステップＳ２７において、信号処理部５３は、注目画素の輝度データの初期データに対する輝度低下量を算出する。

ステップＳ２８において、信号処理部５３は、注目画素の輝度低下量に基づいて、注目画素の補正データを算出し、メモリ６１に記憶させる。

ステップＳ２９において、信号処理部５３は、領域内のすべての画素１０１について補正データを取得したかを判定する。ステップＳ２９において、領域内のすべての画素１０１についてまだ補正データを取得していないと判定された場合、処理はステップＳ２１に戻され、ステップＳ２１乃至Ｓ２９の処理のループ処理が繰り返される。即ち、領域を構成する各画素１０１のそれぞれが順次注目画素に設定され、かかるループ処理が繰り返し実行されることで、領域を構成する全画素１０１の補正データが取得されメモリ６１に記憶される。

これにより、ステップＳ２９において、領域内のすべての画素１０１について補正データを取得したと判定されて、補正データ取得処理は終了する。

以上のように、図８の初期データ取得処理実行後、図９の補正データ取得処理が所定時間経過後に実行されると、画素アレイ部１０２の各画素１０１についての補正データが、メモリ６１に記憶される。即ち、その後も、随時補正データ取得処理が実行される毎に、補正データが更新されてメモリ６１に記憶される。

これにより、信号処理部５３の制御の下、映像信号の信号電位として、補正データにより経時劣化による輝度低下が補正された信号電位Ｖｓｉｇが、画素アレイ部１０２の各画素１０１に供給されることになる。即ち、信号処理部５３は、表示装置１に入力された映像信号の信号電位として、補正データによる電位を上乗せした信号電位Ｖｓｉｇを画素１０１に供給するように水平セレクタ１０３を制御することができるようになる。

なお、メモリ６１に記憶される補正データは、表示装置１に入力された映像信号の信号電位に、所定の比率を乗算するような値でも良いし、所定の電圧値をオフセットさせるような値でもよい。また、表示装置１に入力された映像信号の信号電位に対応した補正テーブルとして保有することも可能である。即ち、メモリ６１に記憶される補正データの形態は特に限定されない。

［制御部５の詳細な説明］

次に、制御部５の詳細について説明する。

図１０は、増幅率制御と暗電流補正制御とを実現可能な制御部５の構成例を示すブロック図である。

図１０の例では、増幅率制御を行うべく、増幅率調整部８３を有する可変増幅部５１が制御部５に設けられている。また、暗電流補正制御を行うべく、暗電流補正部７１が制御部５に設けられている。

［増幅率制御の説明］

はじめに、増幅率制御について説明する。

上述のように、焼き付き補正制御では、注目画素の輝度データ（暗電流補正輝度データ含）が用いられる。注目画素の輝度データは、受光センサ３の受光信号が増幅され、増幅後のアナログの信号がデジタル化されたデータに基づいて生成される。

しかしながら、図７に示されるように、１つの画素１０１に対して１つの受光センサ３が用いられるのではなく、複数の画素１０１から構成される領域に対して１つの受光センサ３が用いられている。よって、領域を構成する複数の画素１０１のそれぞれと、受光センサ３との間の距離はまちまちになる。このような場合の受光センサ３の受光信号の出力電圧は図１１に示されるようになる。

図１１は、２０×２０の画素１０１から構成される領域の中心に受光センサ３が配置されている場合における、受光センサ３の出力電圧の関係の例を示す図である。前提として、２０×２０の各画素１０１の発光輝度自体は同一に保たれている。図１１のＡにおいて、横軸は、受光センサ３からの水平方向の距離（単位は画素数）を示しており、縦軸は、受光センサ３の出力電圧（mV）を示している。図１１のＢにおいて、横軸は、受光センサ３からの垂直方向の距離（単位は画素数）を示しており、縦軸は、受光センサ３の出力電圧（mV）を示している。なお、図１１には、２０×２０の画素１０１の受光センサ３の出力電圧が示されている。

図１１に示されるように、領域を構成する複数の画素１０１の発光輝度自体は同一に保っても、受光センサ３の受光信号の出力電圧は、各画素１０１と受光センサ３との間の距離が長くなるほど小さくなっていく特性が存在することがわかる。

従来の焼き付き補正制御では、このような特性を有する受光センサ３の受光信号が同一増幅率で増幅されてＡ／Ｄ変換が施されていた。そして、その結果得られるデジタルデータが、注目画素の輝度データとしてとして用いられていた。この場合、このデジタルデータの階調数は、Ａ／Ｄ変換前のアナログ信号の最大電圧で決定される、即ち、従来においては、受光センサ３の受光信号が同一増幅率で増幅された結果得られるアナログ信号の最大電圧で、デジタルデータの階調数が決められる。ここで、同一増幅率である限り、受光センサ３の受光信号の増幅後のアナログ信号の最大電圧は、受光センサ３の受光信号の最大電圧に比例する。そして、受光センサ３の受光信号の最大電圧は、注目画素とされた画素１０１と受光センサ３との距離が遠くなるほど小さくなっていく。よって、従来輝度データとして用いられていたデジタルデータの階調数は、図１２に示されるように、注目画素とされた画素１０１と受光センサ３との距離が遠くなるほど少なくなっていく。

図１２は、受光センサ３の受光信号の増幅後のアナログ信号の最大電圧と、そのアナログ信号がデジタル化された場合の階調数の関係を示す図である。図１２において、縦軸は、受光センサ３の受光信号の増幅後のアナログ信号の最大電圧を示している。横軸は、受光センサ３からの所定方向の距離（単位は画素数）を示している。

図１２に示されるように、注目画素として、受光センサ３との距離が画素数にして０だけ離れている画素１０１が設定された場合、受光センサ３の受光信号の増幅後のアナログ信号（同一増幅率）は、８ビットの２５６階調のデジタルデータに変換される。よって、かかるデジタルデータがそのまま、注目画素の輝度データとして採用された場合、注目画素の焼き付き補正の精度は、２５６階調の精度、即ち、０．４％毎の補正精度となる。

これに対して、注目画素として、受光センサ３との距離が画素数にして２０だけ離れている画素１０１が設定された場合、受光センサ３の受光信号の増幅後のアナログ信号（同一増幅率）は、８ビットの２６階調のデジタルデータに変換される。よって、かかるデジタルデータがそのまま、注目画素の輝度データとして採用された場合、注目画素の焼き付き補正の精度は、２６階調の精度、即ち、４％毎の補正精度となってしまう。

このように、注目画素として設定された画素１０１と受光センサ３との距離が遠方になればなる程、注目画素の焼き付き補正の精度は粗くなってしまう。その結果、焼き付き補正が十分に行われないおそれが生じてしまう。

そこで、本発明人は、注目画素についての受光センサ３の受光信号の増幅率を、受光センサ３と注目画素との距離に応じて可変設定する、という制御手法を発明した。以下、かかる制御手法を、増幅率制御手法と称する。即ち、増幅率制御手法により実現される制御こそが、増幅率制御である。

図１３は、本発明が適用される増幅率制御手法を説明する図である。

図１３のＡは、受光センサ３と各画素１０１との距離の関係を示す図である。即ち、図１３のＡの例では、受光センサ３の近傍画素の一例として、画素１０１−ａが示されている。また、受光センサ３の遠方画素の一例として、画素１０１−ｂが示されている。

図１３のＢは、増幅率の決定手法を説明する図である。図１３のＢにおいて、縦軸は電圧を示し、横軸は、受光センサ３からの距離（単位は画素数）を示している。

図１３のＢの増幅前のアナログ信号の曲線として示されるように、増幅前のアナログ信号の最大電圧、即ち、受光センサ３の受光信号自身の最大電圧は、注目画素の受光センサ３からの距離が遠くなるほど小さくなる。例えば、遠方画素１０１−ｂが注目画素に設定された場合の増幅前のアナログ信号の最大電圧は、近傍画素１０１−ａが注目画素に設定された場合の増幅前のアナログ信号の最大電圧に比較して遥かに小さくなる。なお、以下、遠方画素１０１−ｂが注目画素に設定された場合の増幅前のアナログ信号を、遠方アナログ信号と称する。また、近傍画素１０１−ａが注目画素に設定された場合の増幅前のアナログ信号を、近傍アナログ信号と称する。

本発明が適用される増幅率制御手法では、増幅前のアナログ信号に対する増幅率は、即ち、受光センサ３の受光信号自身に対する増幅率は、注目画素の受光センサ３からの距離が遠くなるほど大きくなるように設定される。例えば、近傍アナログ信号に対する増幅率Ｇａ（近傍画素１０１−ａについての増幅率Ｇａ）は小さく設定され、遠方アナログ信号に対する増幅率Ｇａ（遠方画素１０１−ｂについての増幅率Ｇｂ）は大きく設定される。

これにより、増幅前のアナログ信号に対して、可変設定された増幅率の増幅処理が行われると、増幅後のアナログ信号の最大電圧は、注目画素の受光センサ３からの距離によらず一定になる。例えば、図１３のＢの増幅後アナログ信号の直線として示されるように、近傍アナログ信号に対して増幅率Gaによる増幅が施された場合と、遠方アナログ信号に対して増幅率Gbによる増幅が施された場合とも、増幅後のアナログ信号の最大電圧は一致する。

これにより、図１４に示されるように、領域を構成する各画素１０１の全てについて、受光センサ３との間の距離によらず、増幅後のアナログ信号に対して、同階調の精度（例えば８ビットの２５６階調の精度）でデジタル変換することができるようになる。その結果、輝度劣化のデータ精度も高くすることができ、より一段と精度の高い輝度補正の実現が可能となる。

図１４は、増幅率制御が行われた場合の増幅後のアナログ信号の最大電圧と、そのアナログ信号がデジタル化された場合の階調数の関係を示す図である。図１４において、縦軸は、増幅率制御が行われた場合のアナログ信号の最大電圧を示している。横軸は、受光センサ３からの所定方向の距離（単位は画素数）を示している。

図１４に示されるように、受光センサ３との距離によらず、領域内の全画素１０１の全ての増幅後のアナログ信号の最大電圧は一定となる。よって、領域内の全画素１０１の全ての受光センサ３の全ての増幅後のアナログ信号は、８ビットの２５６階調のデジタルデータに変換される。よって、かかるデジタルデータが注目画素の輝度データとして採用された場合には、注目画素の焼き付き補正の精度は、２５６階調の精度、即ち、０．４％毎の補正精度で一定となる。

[可変増幅部５１の構成例と動作例]

かかる増幅率制御手法が適用された増幅部が、図７の可変増幅部５１であり、その具体的構成例が、図１０に示されている。即ち、図１０の例では、可変増幅部５１は、オペアンプOPを含む差動増幅器として構成されている。具体的には、抵抗R1は、一端が可変増幅部５１の入力端子Vin-に接続され、他端がオペアンプOPの端子V-に接続されている。また、抵抗R2は、一端が可変増幅部５１の入力端子Vin+に接続され、他端がオペアンプOPの端子V+に接続されている。また、オペアンプOPの端子V-には、スイッチSW2を介して、抵抗R4K（Kは、１乃至ｎの値）の一端が接続されている。抵抗R4Kの他端は設置されている。また、オペアンプの出力端子Voは、可変増幅部５１の出力端子Voutに接続されている。また、オペアンプの端子Vinの端子Voとの間には、スイッチSW1を介して抵抗R3Kが接続されている。

以下、このような構成の可変増幅部５１の動作例について説明する。例えば、抵抗R1と抵抗R2の大きさが等しく、各抵抗R3Kと各抵抗R4Kのそれぞれの大きさも等しいとする。この場合、入力端子Vin+と入力端子Vin-とにそれぞれ入力されたアナログ信号の差分電圧が、抵抗R1（＝抵抗R2）と抵抗R3K（＝抵抗R4K）との比に基づく増幅率GKで増幅され、増幅後の電圧を有するアナログ信号が出力端子Voutから出力される。即ち、入力端子Vin+と入力端子Vin-とにそれぞれ入力されたアナログ信号の差分電圧とは、後述するように、暗電流の補正が行われた後の受光センサ３の受光信号である。よって、暗電流の補正が行われた後の受光センサ３の受光信号が、増幅率GKで増幅され、その結果得られるアナログ信号が、可変増幅部５１の出力端子Voutから出力されて、Ａ／Ｄ変換部５２に出力される。

ここで、補正制御部５４が、スイッチSW1，SW2を制御して、抵抗R3K，R4Kをそれぞれ切り替えることができる。即ち、Kが1乃至ｎのうちの何れかに切り替えられる。これにより、増幅率GKも可変設定される。例えば、抵抗R31乃至R4nの順に、その大きさが大きくなっていくとすれば、増幅率G1乃至GNも、その順で大きくなっていく。よって、補正制御部５４は、現在注目画素に設定されている画素１０１と受光センサ３との間の距離が遠くなるに従い、Kを１乃至ｎの順で順次設定し、その設定に従ってスイッチSW1，SW2を切り替えればよい。このように、SW1、SW2、各抵抗R3K、および各抵抗R4Kにより、増幅率GKの可変設定が可能になる。そこで、以下、SW1、SW2、各抵抗R3K、および各抵抗R4Kをまとめて、増幅率調整部８３と称する。

このような図１０の構成の可変増幅部５１を採用することで、可変増幅部５１から出力されるアナログ信号の最大電圧、即ち、Ａ／Ｄ変換部５２に入力されるアナログ信号の最大電圧は、注目画素の受光センサ３からの距離によらず一定になる。よって、領域を構成する各画素１０１の全てについて、受光センサ３との間の距離によらず、Ａ／Ｄ変換部５２は、同階調の精度（例えば８ビットの２５６階調の精度）のデジタルデータを出力することができる。その結果、信号処理部５３は、より一段と精度の高い輝度補正をすることができる。

以上、増幅率制御の説明をした。

［暗電流補正制御の説明］

次に、暗電流補正制御について説明する。

受光センサ３は、図１５に示されるように、暗電流や外光の影響によって、受光信号としてオフセット成分を持った信号を出力してしまう。

図１５は、受光センサ３の輝度依存性を示す図である。図１５において、縦軸は、受光信号の出力電流（センサ出力）を示しており、横軸は、受光輝度を示している。

上述の如く、注目画素の輝度データの基になるデジタルデータは、注目画素の受光信号の増幅後のアナログ信号に対してＡ／Ｄ変換が施された結果得られるデータである。よって、デジタルデータの階調数は、増幅後のアナログ信号の最大電圧と最小電圧の差分電圧によって決められる。よって、上述の増幅率制御が行われて増幅後のアナログ信号の最大電圧が一律に保たれても、上述の暗電流に起因するオフセットにより増幅後のアナログ信号の最小電圧が上昇してしまうと、最大電圧と最小電圧の差分電圧は小さくなってしまう。その結果、デジタルの階調数は少なくなってしまう。このことを、図１６を参照して具体的に説明する。

図１６は、増幅後のアナログ信号の電圧と受光センサ３の受光輝度との関係の例を示している。即ち、縦軸は、増幅後のアナログ信号の電圧を示し、横軸は、受光センサ３の受光輝度を示している。

例えば、増幅後のオフセット電圧が１Ｖであり、増幅後のアナログ信号の最大電圧が３Ｖであたったとする。そして、３Ｖのアナログ信号が、８ビットの２５６階調のデジタル信号に変換されるとする。

この場合、図１６のＡに示されるように、増幅後のアナログ信号の最大電圧と最小電圧との差分電圧は２Ｖとなる。よって、この場合、増幅後のアナログ信号が８ビットのデジタル信号に変換されると、その階調数は１７０調（＝２５６階調×２／３）と減少してしまう。階調数の減少は、増幅率制御の説明において上述したように、焼き付き補正の補正精度が粗くなってしまうことを意味する。

さらに、外光の強い比較的明るい場所においては、暗電流に起因するオフセット成分が大きくなり、補正精度がより粗くなってしまう。具体的には例えば、増幅後のオフセット電圧が１Ｖから２Ｖに増えたとする。この場合、増幅後のアナログ信号が８ビットのデジタル信号に変換されると、その階調数は１７０調（＝２５６階調×２／３）と減少してしまう。

このように、暗電流に起因するオフセットがあると、焼き付き補正が十分に行われないおそれがある。また、焼き付き補正時の外光環境が変化した場合、焼き付き補正精度が大きく損なわれるおそれもある。

そこで、本発明人は、受光センサ３の受光信号から、暗電流に起因するオフセットを除去した上で、増幅をおこなうという、という制御手法を発明した。以下、かかる制御手法を、暗電流補正制御手法と称する。即ち、暗電流補正制御手法により実現される制御が、暗電流補正制御である。

かかる暗電流補正制御が実行されると、増幅後のアナログ信号の最小電圧は、外光環境の変化に関わらず、図１６のＣに示されるように０Ｖとなる。この場合、図１６のＣに示されるように、増幅後のアナログ信号の最大電圧と最小電圧との差分電圧は３Ｖとなる。よって、この場合、増幅後のアナログ信号が８ビットのデジタル信号に変換されると、その階調数は２５６階調になる。その結果、輝度劣化のデータ精度も高くすることができ、より一段と精度の高い輝度補正の実現が可能となる。

[暗電流補正部７１の構成例と動作例]

制御部５のうち、かかる暗電流補正制御手法が適用された部分が図７の暗電流補正部７１であり、その具体的構成例が図１０に示されている。図１０に示されるように、暗電流補正部７１は、メモリ６１、Ａ／Ｄ変換部５２に加え、切替部８１、およびＤ／Ａ変換部８２から構成されている。

暗電流補正部７１の動作について説明する。

暗電流補正制御は、初期データと、その後の一定時間経過後に測定される輝度データとの何れに対しても施される。

具体的には例えば、図８の初期データ取得処理の前と、図９の補正データ取得処理の前とのそれぞれにおいて、黒画面での受光センサ３の輝度データ（以下、黒画面輝度データと称する）を取得する処理（以下、黒画面輝度データ取得処理と称する）が実行される。

図１７は、表示装置１が実行する黒画面輝度データ取得処理の一例を説明するフローチャートである。

図１７の黒画面輝度データ取得処理は、例えば、ＥＬパネル２が区分された各領域毎に並行して実行される。即ち、図８の初期データ取得処理は、各受光センサ３毎に並行して実行される。また、黒画面輝度データ取得処理の開始前に、補正制御部５４は、図１０の暗電流補正部７１の切替部８１の出力先を、Ａ／Ｄ変換部５２に切り替える。

ステップＳ４１において、信号処理部５３は、ＥＬパネル２を黒画面にする（全画素１０１を消灯させる）。

ステップＳ４２において、受光センサ３は、オフセット分のアナログの受光信号（黒電流信号）を、暗電流補正部７１に出力する。このとき、上述の如く、暗電流補正部７１の切替部８１の出力先はＡ／Ｄ変換部５２に切り替えられている。よって、オフセット分のアナログの受光信号（黒電流信号）は、Ａ／Ｄ変換部５２に供給される。

ステップＳ４３において、Ａ／Ｄ変換部５２は、増幅後のアナログの受光信号を、デジタルの信号である黒画面輝度データに変換する。ステップＳ４４において、Ａ／Ｄ変換部５２は、黒画面輝度データをメモリ６１に記憶させる。

このようにして、黒画面輝度データがメモリ６１に記憶されると、補正制御部５４は、切替部８１の出力先を、可変増幅部５１の入力端子Vin+に切り替える。その後、図８の初期データ取得処理または、図９の補正データ取得処理が実行される。

例えば、図８の初期データ取得処理では、ステップＳ４の増幅処理として、次のような処理が実行される。

即ち、メモリ６１から黒画面輝度データが読み出されて、Ｄ／Ａ変換部８２に供給される。Ｄ／Ａ変換部８２は、黒画面輝度データをアナログ信号（以下、黒画面信号と称する）に変換し、可変増幅部５１の入力端子Vin−に入力させる。このとき、注目画素についての受光センサ３の受光信号は、切替部８１を介して、可変増幅部５１の入力端子Vin−に入力される。よって、受光センサ３の受光信号の電圧（入力端子Vin+の電圧）から、オフセット分の黒画面信号の電圧（入力端子Vin−の電圧）が減算された電圧が、増幅率調整部８３により調整された増幅率GKで増幅される。増幅後のアナログ信号が、図８のステップＳ５でいう「増幅後の受光信号」として、Ａ／Ｄ変換部５２に供給される。

この場合、Ａ／Ｄ変換部５２に供給される「増幅後の受光信号」の最大電圧が３Ｖの場合、図１６のＣに示されるように、その最大電圧と最小電圧との差分電圧は３Ｖとなる。よって、この場合、増幅後のアナログ信号が８ビットのデジタル信号に変換されると、その階調数は２５６階調になる。

これにより、その後、ステップＳ５，Ｓ６の処理が実行されることで、注目画素の暗電流補正輝度データが得られ、それが初期データとしてメモリ６１に供給される。

また例えば、図９の補正データ取得処理では、ステップＳ２４の処理として、上述したステップＳ４の増幅処理と同様の処理が実行される。よって、その後、ステップＳ２５の処理が実行されることで、注目画素の暗電流補正輝度データとして、例えば８ビットの２５６階調のデジタルデータが得られる。また、ステップＳ２６の処理で、初期データ取得処理実行時点の暗電流補正輝度データ、即ち８ビットの２５６階調のデジタルデータが初期データとして取得される。これにより、ステップＳ２７，Ｓ２８の処理により、０．４％の補正精度という高精度で、注目画素の補正データが算出され、メモリ６１に記憶されることになる。

このように、暗電流補正制御が行われることで、デジタル変換時の階調を最大限利用（例えば8bit256階調）してデジタル変換することができる。その結果、輝度劣化のデータ精度も高くする事ができ、焼き付き補正として精度の高い輝度補正の実行が可能となる。また、外光の強い比較的明るい場所のおいても、外光の強度に影響されることなく、精度の高い焼き付き補正が可能となる。

［暗電流補正部の別の構成例］

なお、暗電流補正部７１の構成は、図１０の構成に特に限定されない。例えば、図１８に示されるように、黒画面信号の電圧として一定電圧Ｖｃを可変増幅部５１に供給する構成の暗電流補正部７１を採用してもよい。

図１８は、暗電流補正部７１の構成例であって、図１０の例とは異なる構成例を示す図である。暗電流補正部７１には、定電圧源９１が設けられている。定電圧源９１は、黒画面信号の電圧（オフセット電圧）として一定電圧Ｖｃを、可変増幅部５１の入力端子Vin−に供給する。暗電流補正部７１として図１８の構成を取ることで、図８の初期データ取得処理や図９の補正データ取得処理の実行前に、図１７の黒画面輝度データ取得処理の実行は不要になる。

［本発明の適用先］

ところで、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

例えば、上述した画素１０１のパターン構造は、有機ＥＬ(Electro Luminescent)デバイスを用いた自発光型のパネルのほか、FED(Field Emission Display)などのその他の自発光型のパネルに採用することもできる。

また、上述した画素１０１は、図４を参照して説明したように、２個のトランジスタ（サンプリング用トランジスタ３１と駆動用トランジスタ３２）と１個のキャパシタ（蓄積容量３３）で構成されていたが、その他の回路構成を採用することもできる。

その他の画素１０１の回路構成としては、例えば、２個のトランジスタと１個のキャパシタの構成（以下、２Ｔｒ／１Ｃ画素回路とも称する）の他に、次のような回路構成を採用できる。即ち、第１乃至第３のトランジスタを加えた、５個のトランジスタと１個のキャパシタの構成（以下、５Ｔｒ／１Ｃ画素回路とも称する）を採用することもできる。５Ｔｒ／１Ｃ画素回路を採用した画素１０１では、水平セレクタ１０３から映像信号線ＤＴＬ１０を介してサンプリング用トランジスタ３１に供給される信号電位がＶｓｉｇ固定となる。その結果、サンプリング用トランジスタ３１は駆動用トランジスタ３２への信号電位Ｖｓｉｇの供給をスイッチングする機能としてのみ動作する。また、電源線ＤＳＬ１０を介して駆動用トランジスタ３２に供給される電位が第１電位Ｖｃｃ固定となる。そして、追加された第１のトランジスタは、駆動用トランジスタ３２への第１電位Ｖｃｃの供給をスイッチングする。第２のトランジスタは、駆動用トランジスタ３２への第２電位Ｖｓｓの供給をスイッチングする。また、第３のトランジスタは、駆動用トランジスタ３２への基準電位Ｖｏｆの供給をスイッチングする。

また、その他の画素１０１の回路構成としては、２Ｔｒ／１Ｃ画素回路と５Ｔｒ／１Ｃ画素回路の中間的な回路構成を採用することもできる。即ち、４個のトランジスタと１個のキャパシタからなる構成（４Ｔｒ／１Ｃ画素回路）や、３個のトランジスタと１個のキャパシタからなる構成（３Ｔｒ／１Ｃ画素回路）を採用することもできる。４Ｔｒ／１Ｃ画素回路および３Ｔｒ／１Ｃ画素回路としては、例えば、水平セレクタ１０３からサンプリング用トランジスタ３１に供給する信号電位をＶｓｉｇとＶｏｆｓでパルス化するなどする構成を取ることができる。即ち、第３のトランジスタの１つか、または、第２および第３のトランジスタの両方を省略した構成を取ることができる。

さらに、２Ｔｒ／１Ｃ画素回路、３Ｔｒ／１Ｃ画素回路、４Ｔｒ／１Ｃ画素回路、または５Ｔｒ／１Ｃ画素回路には、有機発光材料部の容量成分を補う等の目的で、発光素子３４のアノード−カソード間に補助容量を追加してもよい。

本明細書において、フローチャートに記述されたステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本発明は、図１の表示装置１に適用できたように、各種表示装置に適用可能である。また、本発明が適用される表示装置は、様々な電子機器に入力された、若しくは、様々な電子機器内で生成した映像信号を画像若しくは映像として表示するディスプレイに適用することが可能である。ここで、様々な電子機器としては、例えば、デジタルスチルカメラやデジタルビデオカメラ、ノート型パーソナルコンピュータ、携帯電話、テレビジョン受像機などが存在する。以下この様な表示装置が適用された電子機器の例を示す。

例えば、本発明は、電子機器の一例であるテレビジョン受像機に適用できる。このテレビジョン受像機は、フロントパネル、フィルターガラス等から構成される映像表示画面を含み、本発明の表示装置をその映像表示画面に用いることにより作製される。

例えば、本発明は、電子機器の一例であるノート型パーソナルコンピュータに適用できる。このノート型パーソナルコンピュータにおいて、その本体には文字等を入力するとき操作されるキーボードを含み、その本体カバーには画像を表示する表示部を含む。このノート型パーソナルコンピュータは、本発明の表示装置をその表示部に用いることにより作製される。

例えば、本発明は、電子機器の一例である携帯端末装置に適用できる。この携帯端末装置は、上部筺体と下部筺体とを有している。この携帯端末装置の状態としては、それらの２つの筺体が開いた状態と、閉じた状態とが存在する。この携帯端末装置は、上述した上側筐体と下側筐体との他、連結部（ここではヒンジ部）、ディスプレイ、サブディスプレイ、ピクチャーライト、カメラ等を含み、本発明の表示装置をそのディスプレイやサブディスプレイに用いることにより作製される。

例えば、本発明は、電子機器の一例であるデジタルビデオカメラに適用可能である。デジタルビデオカメラは、本体部、前方を向いた側面に被写体撮影用のレンズ、撮影時のスタート／ストップスイッチ、モニター等を含み、本発明の表示装置をそのモニターに用いることにより作製される。

本発明を適用した表示装置の一実施の形態の構成例を示すブロック図である。 図１の表示装置のＥＬパネルの構成例を示すブロック図である。 図２のＥＬパネルを構成する画素が発光する色の配列を示す図である。 図２のＥＬパネルを構成する画素の詳細な回路構成を示したブロック図である。 図２のＥＬパネルを構成する画素の動作の一例を説明するタイミングチャートである。 図２のＥＬパネルを構成する画素の動作の別の例を説明するタイミングチャートである。 図１の表示装置の機能的構成例であって、焼き付き補正制御を実行するために必要な表示装置の機能ブロック図である。 図１の表示装置が実行する初期データ取得処理の例を説明するフローチャートである。 図１の表示装置が実行する補正データ取得処理の例を説明するフローチャートである。 図１の表示装置の制御部の構成例であって、増幅率制御と暗電流補正制御とを実現可能な制御部の構成例を示すブロック図である。 図１の表示装置の受光センサの出力電圧の関係の例を示す図である。 図１の表示装置の受光センサの受光信号の増幅後のアナログ信号の最大電圧と、そのアナログ信号がデジタル化された場合の階調数の関係を示す図である。 本発明が適用される増幅率制御手法を説明する図である。 図１３の増幅率制御手法に従って、増幅率制御が行われた場合の増幅後のアナログ信号の最大電圧と、そのアナログ信号がデジタル化された場合の階調数の関係を示す図である。 図１の表示装置の受光センサの輝度依存性を示す図である。 本発明が適用される暗電流補正制御手法を説明する図である。 図１の表示装置が実行する黒画面輝度データ取得処理の例を説明するフローチャートである。 図１の表示装置の制御部の構成例であって、増幅率制御と暗電流補正制御とを実現可能な制御部の構成例を示すブロック図である。

符号の説明

１ 表示装置， ２ ＥＬパネル， ３ 受光センサ， ５ 制御部， ３１ サンプリング用トランジスタ， ３２ 駆動用トランジスタ， ３３ 蓄積容量， ３４ 発光素子， ５１ 可変増幅部， ５２ Ａ／Ｄ変換部， ５３ 信号処理部， ５４ 制御部， ６１ メモリ， ７１ 暗電流補正部， ８１ 切替部， ８２ Ｄ／Ａ変換部， ８３ 増幅率調整部， ９１ 定電圧源， １０１ 画素

Claims (3)

1. 自発光素子により発光する画素が行列状に複数配置されているパネルと、
   前記パネルに取り付けられ、前記パネルを構成する前記画素のうちの１つを注目画素として、前記注目画素の発光輝度を測定し、アナログの受光信号として出力する受光センサと、
   前記受光センサから出力された前記注目画素の受光信号を、所定の増幅率で増幅する増幅手段と、
   前記増幅手段による増幅後の前記受光信号をデジタルデータに変換して出力する変換手段と、
   前記変換手段から出力された前記デジタルデータに基づいて、経時劣化による輝度低下の補正データを演算し、その補正データに基づいて、前記注目画素に対応する映像信号を補正し、補正された前記映像信号を前記注目画素に供給させる信号処理手段と、
   前記パネルにおける受光センサと前記注目画素との間の距離が遠距離になればなる程、前記増幅手段における前記増幅率を増加させる設定をする増幅率可変設定手段と
   を備える表示装置。
2. 前記増幅手段による増幅後の前記受光信号の最大電圧が、前記パネルを構成する前記画素の全てにおいて均一となるように、前記注目画素となっている画素の前記増幅率を可変設定する
   請求項１に記載の表示装置。
3. 前記増幅手段は、オペアンプを用いた増幅回路を有し、
   前記増幅率可変手段は、
   前記増幅回路に接続され、前記増幅率をそれぞれ決定付ける複数の抵抗と、
   前記複数の抵抗を切り替える切替手段とを
   有し、
   前記表示装置は、前記切替手段の切り替えを制御する制御手段をさらに備える
   請求項１に記載の表示装置。

Images