KR101573941B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101573941B1
KR101573941B1 KR1020090110795A KR20090110795A KR101573941B1 KR 101573941 B1 KR101573941 B1 KR 101573941B1 KR 1020090110795 A KR1020090110795 A KR 1020090110795A KR 20090110795 A KR20090110795 A KR 20090110795A KR 101573941 B1 KR101573941 B1 KR 101573941B1
Authority
KR
South Korea
Prior art keywords
signal
pixel group
light
pixel
light receiving
Prior art date
Application number
KR1020090110795A
Other languages
English (en)
Other versions
KR20100055347A (ko
Inventor
준이찌 야마시따
가쯔히데 우찌노
Original Assignee
가부시키가이샤 제이올레드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이올레드 filed Critical 가부시키가이샤 제이올레드
Publication of KR20100055347A publication Critical patent/KR20100055347A/ko
Application granted granted Critical
Publication of KR101573941B1 publication Critical patent/KR101573941B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H04N5/70—Circuit details for electroluminescent devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

표시 장치는 영상 신호에 따라 발광하는 복수의 화소가 복수의 영역으로 구획되어 있는 패널과; 상기 영역 각각에 배치되어 발광 휘도에 따라 수광 신호를 출력하는 수광 센서와; 신호 처리 수단을 포함한다. 상기 영역은 적어도 1개의 화소를 포함하는 제1 화소 그룹과, 제1 화소 그룹 외의 복수의 화소를 포함하는 제2 화소 그룹을 포함한다. 상기 신호 처리 수단은 오프셋 값과 수광값의 산술 연산에 따른 산술 신호를 출력하는 산술 수단과; 산술 신호에 따라 디지털 데이터를 출력하는 변환 수단과; 디지털 데이터에 따라 영상 신호를 보정하여, 보정된 영상 신호를 제1 화소 그룹에 공급하는 보정 수단을 포함한다.
표시 장치, 자발광 소자, 패널, 휘도 신호, 디지털 데이터

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치 및 표시 제어 방법에 관한 것이며, 특히 버닝(burning) 보정을 고속으로 행할 수 있게 하는 표시 장치에 관한 것이다.
최근, 발광 소자로서 유기 EL(Electro　Luminescent) 디바이스를 포함한 평면 자발광 패널(ＥＬ 패널)의 개발이 왕성하게 행해지고 있다. 유기 EL 디바이스는 다이오드 특성을 갖고, 유기 박막에 전계를 인가하면 발광하는 현상을 이용한 디바이스이다. 유기 EL 디바이스는 10V이하의 인가 전압에서 구동되기 때문에, 저전력을 소비하는 자발광 소자이다. 자발광 소자는 스스로 발광한다. 따라서, 유기 EL 디바이스는 조명 부재를 필요로 하지 않고 경량화 및 박형화가 용이하다고 하는 특징을 갖는다. 유기 EL 디바이스의 응답 속도는 수 μｓ정도로 매우 고속이다. 따라서, ＥＬ 패널은 동화상 표시 동안 잔상이 발생하지 않는다고 하는 특징을 갖는다.
유기 EL 디바이스를 화소에 사용한 평면 자발광 패널 중에서도, 특히 구동 소자로서 화소에 집적되어 형성된 박막 트랜지스터를 포함하는 능동 매트릭스 패널의 개발이 왕성하다. 능동 매트릭스 평면 자발광 패널은 예를 들어, JP-A-2003- 255856, JP-A-2003-271095, JP-A-2004-133240, JP-A-2004-029791 및 JP-A-2004-093682에 개시되어 있다.
유기 EL 디바이스는 또한 발광량 및 발광 시간에 비례해서 휘도 효율이 저하한다고 하는 특징을 갖고 있다. 유기 EL 디바이스의 발광 휘도는 전류값과 휘도 효율의 곱(product)으로 나타내어진다. 따라서, 휘도 효율의 저하는 발광 휘도의 저하를 초래한다. 화면상의 표시로서, 영상은 각 화소에서 거의 균일하게 표시된다. 일반적으로, 발광량은 화소마다 다르다. 따라서, 동일한 구동 조건하에서도, 과거의 발광량 및 발광 시간의 차에 따라, 각 화소에서 발광 휘도의 저하의 정도가 다르게 된다. 그 결과, 사용자는 휘도 효율의 저하 정도가 다른 화소와 비교해서 현저하게 높은 화소에서 버닝이 발생하고 있는 것 같은 현상(이하, 버닝(burning) 현상이라 함)을 시각적으로 인식하게 된다.
따라서, 종래의 유기 EL 디바이스를 탑재한 표시 장치 중에서, 일부 표시 장치는 휘도 효율의 저하가 정도가 서로 다른 화소에 대해 휘도 효율을 균일화하는 보정(이하, 버닝 보정이라 함)을 행한다. 하지만, 이런 버닝 보정을 행할 경우, 일부 경우에, 보정 시스템 전체의 처리 시간이 길어진다.
따라서, 버닝 보정을 고속으로 행할 수 있게 하는 것이 바람직하다.
본 발명의 일 실시예에 따르면, 영상 신호에 따라 발광하는 복수의 화소가 복수의 영역으로 구획되어 있는 패널과; 상기 영역 각각에 배치되어 발광 휘도에 따라 수광 신호를 출력하는 수광 센서와; 수광 신호에 대한 처리를 행하는 신호 처리 수단을 포함하는 표시 장치가 제공된다. 상기 영역은 적어도 1개의 화소를 포함하는 제1 화소 그룹과; 제1 화소 그룹 외의 복수의 화소를 포함하는 제2 화소 그룹을 포함한다. 상기 신호 처리 수단은 제1 화소 그룹과 제2 화소 그룹을 소정의 발광 휘도로 발광하게 할 때에 얻어지는 수광 신호를 오프셋 값으로서 설정하고, 제2 화소 그룹을 소정의 발광 휘도로 발광하게 하고, 제1 화소 그룹의 발광 휘도를 변경할 때에 얻어지는 수광 신호를 수광값으로서 설정하며, 오프셋 값과 수광값의 산술 연산에 따른 산술 신호를 출력하는 산술 수단과; 산술 신호에 따라 디지털 데이터를 출력하는 변환 수단과; 디지털 데이터에 따라 영상 신호를 보정하고, 보정된 영상 신호를 제1 화소 그룹에 공급하는 보정 수단을 포함한다.
본 실시예에 따른, 표시 장치는 영상 신호에 따라 발광하는 복수의 화소가 복수의 영역으로 구획되어 있는 패널과, 상기 영역 각각에 배치되어 발광 휘도에 따라 수광 신호를 출력하는 수광 센서를 포함한다. 디지털 데이터는 수광 신호에 따라 출력된다. 디지털 데이터에 따라 수광 신호에 처리를 가한다. 상기 영역은 적어도 1개의 화소를 포함하는 제1 화소 그룹과, 제1 화소 그룹 외의 복수의 화소를 포함하는 제2 화소 그룹을 포함한다. 제1 화소 그룹과 제2 화소 그룹을 소정의 발광 휘도로 발광하게 할 때에 얻어지는 디지털 데이터를 오프셋 데이터로서 설정한다. 제2 화소 그룹의 발광 휘도를 유지하고, 제1 화소 그룹의 발광 휘도를 변경할 때에 얻어지는 디지털 데이터를 디지털 데이터로서 획득한다. 오프셋 데이터와 수광 데이터의 산술 연산에 따라 영상 신호를 보정한다. 보정된 영상 신호를 제1 화소 그룹에 공급한다.
본 발명의 다른 실시예에 따르면, 영상 신호에 대응하는 신호 전위에 따라 발광하는 복수의 화소가 복수의 영역으로 구획되어 있는 패널과; 상기 영역 각각에 배치되어 발광 휘도에 따라 수광 신호를 출력하는 수광 센서와; 수광 신호에 따라 디지털 데이터를 출력하는 변환 수단과; 디지털 데이터에 따라 수광 신호에 대한 처리를 행하는 신호 처리 수단을 포함하는 표시 장치가 제공된다. 상기 영역은 적어도 1개의 화소를 포함하는 제1 화소 그룹과, 제1 화소 그룹 외의 복수의 화소를 포함하는 제2 화소 그룹을 포함한다. 상기 신호 처리 수단은 제1 신호 전위를 제1 화소 그룹과 제2 화소 그룹에 공급할 때에 얻어지는 디지털 데이터를 오프셋 데이터로서 설정하고, 제1 신호 전위를 제2 화소 그룹에 공급하고 제2 신호 전위를 제1 화소 그룹에 공급할 때에 얻어지는 디지털 데이터를 수광 데이터로서 설정하고, 오프셋 데이터와 수광 데이터와의 차에 따라 영상 신호를 보정하고, 보정된 영상 신호를 제1 화소 그룹에 공급한다.
본 실시예에 따른, 표시 장치는 영상 신호에 대응하는 신호 전위에 따라 발광하는 복수의 화소가 복수의 영역으로 구획되어 있는 패널과, 상기 영역 각각에 배치되어 발광 휘도에 따라 수광 신호를 출력하는 수광 센서를 포함한다. 수광 신호에 따라 디지털 데이터를 출력한다. 디지털 데이터에 따라 수광 신호에 처리를 가한다. 상기 영역은 적어도 1개의 화소를 포함하는 제1 화소 그룹과, 제1 화소 그룹 외의 복수의 화소를 포함하는 제2 화소 그룹을 포함한다. 제1 신호 전위를 제1 화소 그룹과 제2 화소 그룹에 공급할 때에 얻어지는 디지털 데이터를 오프셋 데이터로서 설정한다. 제1 신호 전위를 제2 화소 그룹에 공급하고 제2 신호 전위를 제1 화소 그룹에 공급할 때에 얻어지는 디지털 데이터를 수광 데이터로서 설정한다. 오프셋 데이터와 수광 데이터와의 차에 따라 영상 신호를 보정한다. 보정된 영상 신호를 제1 화소 그룹에 공급한다.
본 발명의 실시예들에 따르면, 버닝 보정을 고속으로 행할 수 있다.
<본 발명의 실시예>
[표시 장치의 구성]
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성예를 도시하는 블록도이다.
도 1에 도시된 표시 장치(1)는 ＥＬ 패널(2), 복수의 수광 센서(3)를 포함하는 센서 그룹(4), 및 제어부(5)를 포함한다. ＥＬ 패널(2)은 유기 EL 디바이스를 자발광 소자로서 포함하는 패널로서 구성된다. 수광 센서(3)는 ＥＬ 패널(2)의 발광 휘도를 측정하는 센서로서 구성된다. 제어부(5)는 복수의 수광 센서(3)로부터 얻은 ＥＬ 패널(2)의 발광 휘도에 기초하여 ＥＬ 패널(2)의 표시를 제어한다.
[ＥＬ 패널의 구성]
도 2는 ＥＬ 패널(2)의 구성예의 블록도이다.
ＥＬ 패널(2)은 화소 어레이부(102), 수평 셀렉터(ＨＳＥＬ)(103), 기입 스 캐너(ＷＳＣＮ)(104), 및 전원 스캐너(ＤＳＣＮ)(105)를 포함한다. 화소 어레이부(102)에서는, N×M(N 및 M은 서로 독립된 1이상의 정수 값)개의 화소(화소 회로)(101-(1,1) 내지 101-(N,M))가 매트릭스 형상으로 배치된다. 수평 셀렉터(ＨＳＥＬ)(103), 기입 스캐너(ＷＳＣＮ)(104), 및 전원 스캐너(ＤＳＣＮ)(105)는 화소 어레이부(102)를 구동하는 구동부로서 동작한다.
ＥＬ 패널(2)은 또한 M개의 주사선 ＷＳＬ10-1 내지 ＷＳＬ10-M, M개의 전원선 ＤＳＬ10-1 내지 ＤＳＬ10-M, 및 Ｎ개의 영상 신호선 ＤＴＬ10-1 내지 ＤＴＬ10-N을 포함한다.
이하의 설명에서, 주사선 ＷＳＬ10-1 내지 ＷＳＬ10-M 을 구체적으로 구별할 필요가 없을 경우, 주사선 ＷＳＬ10-1 내지 ＷＳＬ10-M 을 단순히 주사선 ＷＳＬ10이라고 한다. 영상 신호선 ＤＴＬ10-1 내지 ＤＴＬ10-N을 구체적으로 구별할 필요가 없을 경우, 영상 신호선 ＤＴＬ10-1 내지 ＤＴＬ10-N을 단순히 영상 신호선 ＤＴＬ10이라고 한다. 마찬가지로, 화소(101-(1,1) 내지 101-(N,M)) 및 전원선 ＤＳＬ10-1 내지 ＤＳＬ10-M을, 각각 화소(101) 및 전원선 ＤＳＬ10이라고 한다.
화소(101-(1,1) 내지 101-(N,M)) 중에서 제1행의 화소(101-(1,1) 내지 101-(N,1))는 주사선 ＷＳＬ10-1에 의해 기입 스캐너(104)와 접속되고, 전원선 ＤＳＬ10-1에 의해 전원 스캐너(105)와 접속된다. 화소(101-(1,1) 내지 101-(N,M)) 중에서 제Ｍ행의 화소(101-(1,M) 내지 101-(N,M))는 주사선 ＷＳＬ10-M에 의해 기입 스캐너(104)와 접속되고, 전원선 ＤＳＬ10-M에 의해 전원 스캐너(105)와 접속된다. 화소(101-(1,1) 내지 101-(N,M)) 중에서 행 방향에 배치된 다른 화소(101)도 동일 한 방식으로 접속된다.
화소(101-(1,1) 내지 101-(N,M)) 중에서 제1열의 화소(101-(1,1) 내지 101-(1,M))는 영상 신호선 ＤＴＬ10-1에 의해 수평 셀렉터(103)와 접속된다. 화소(101-(1,1) 내지 101-(N,M)) 중에서 제N열의 화소(101-(N,1) 내지 101-(N,M))는 영상 신호선 ＤＴＬ10-N에 의해 수평 셀렉터(103)와 접속된다. 화소(101-(1,1) 내지 101-(N,M))의 열 방향에 배열되는 다른 화소(101)도 동일한 방식으로 접속된다.
기입 스캐너(104)는 주사선 ＷＳＬ10-1 내지 ＷＳＬ10-M에 수평 주기(1H)로 제어 신호를 순차적으로 공급해서 화소(101)를 행 단위로 선순차(line-sequentially) 주사한다. 전원 스캐너(105)는 선순차 주사에 따라 전원선 ＤＳＬ10-1 내지 ＤＳＬ10-M에 제1 전위(후술하는 Ｖｃｃ) 또는 제2 전위(후술하는 Ｖｓｓ)를 갖는 전원 전압을 공급한다. 수평 셀렉터(103)는 선순차 주사에 따라 각 수평 기간(1H) 내에 영상 신호에 대응하는 신호 전위 Ｖｓｉｇ과 기준 전위　Ｖｏｆｓ를 전환해서 열 형상으로 배치된 영상 신호선 ＤＴＬ10-1 내지 ＤＴＬ10-M에 신호 전위 Ｖｓｉｇ과 기준 전위 Ｖｏｆｓ를 공급한다.
[화소(101)의 배열 구성]
도 3은 ＥＬ 패널(2)의 화소(101)가 발광하는 색 배열의 도면이다.
화소 어레이부(102)의 화소(101)는 적(R), 녹(G) 및 청(B) 중 어느 하나의 광을 방출하는 소위 부-화소(sub-pixels)에 상당한다. 표시 단위로서의 1개의 화소는 행 방향(도면의 왼쪽에서 오른쪽 방향)에 배치되는 적, 녹, 및 청의 3개의 화소(101)를 포함한다.
도 3은 기입 스캐너(104)가 화소 어레이부(102)의 좌측에 배치되는 점에서 도 2와 상이하다. 주사선 ＷＳＬ10 및 전원선 ＤＳＬ10은 화소(101)의 하측으로부터 접속된다. 수평 셀렉터(103), 기입 스캐너(104), 전원 스캐너(105), 및 화소(101)와 접속되는 배선은, 필요에 따라 적절한 위치에 배치될 수 있다.
[화소(101)의 상세 회로 구성]
도 4는 ＥＬ 패널(2)에 포함되는 Ｎ×Ｍ개의 화소(101) 중에서 화소(101)의 상세 회로 구성의 확대도이다.
도 4에 있어서 화소(101)와 접속되어 있는 주사선 ＷＳＬ10, 영상 신호선 ＤＴＬ10, 및 전원선 ＤＳＬ10은, 도 2에 있어서 화소(101-(n,m)(n=1,2,…,N 및 m=1,2,…,M))에 대한 주사선 ＷＳＬ10-(n,m), 영상 신호선 ＤＴＬ10-(n,m) 및 전원선 ＤＳＬ10-(n, m)에 각각 대응한다.
도 4에 도시된 화소(101)는 샘플링 트랜지스터(31), 구동 트랜지스터(32), 저장 용량(33), 및 발광 소자(34)를 포함한다. 샘플링 트랜지스터(31)의 게이트는 주사선 ＷＳＬ10과 접속된다. 샘플링 트랜지스터(31)의 드레인은 영상 신호선　ＤＴＬ10과 접속되며, 그 소스는 구동 트랜지스터(32)의 게이트 g와 접속된다.
구동 트랜지스터(32)의 소스 및 드레인 중 한쪽은 발광 소자(34)의 애노드에 접속되며, 다른 쪽이 전원선 ＤＳＬ10에 접속된다. 저장 용량(33)은 구동 트랜지스터(32)의 게이트 g와 발광 소자(34)의 애노드에 접속된다. 발광 소자(34)의 캐소드는 발광 소자(34)의 소정의 전위 Ｖｃａｔ로 설정된 배선(35)에 접속된다. 전위 Ｖｃａｔ는 GND 레벨이다. 따라서, 배선(35)은 접지 배선이다.
샘플링 트랜지스터(31) 및 구동 트랜지스터(32) 모두는 N 채널 트랜지스터이다. 따라서, 샘플링 트랜지스터(31) 및 구동 트랜지스터(32)는 저온 폴리실리콘의 가격보다 저렴한 아몰퍼스 실리콘으로 형성될 수 있다. 이에 의해 화소 회로의 제조 비용을 보다 저렴하게 할 수 있다. 물론, 샘플링 트랜지스터(31) 및 구동 트랜지스터(32)는 저온 폴리실리콘 또는 단결정 실리콘으로 형성될 수 있다.
발광 소자(34)는 유기 EL 소자를 포함한다. 유기 EL 소자는 다이오드 특성을 갖는 전류 발광 소자이다. 따라서, 발광 소자(34)는 발광 소자(34)에 공급되는 전류값 Ｉｄｓ에 대응하는 계조에서 발광한다.
상술된 바와 같이 구성된 화소(101)에 있어서, 샘플링 트랜지스터(31)는 주사선 ＷＳＬ10으로부터의 제어 신호에 따라 턴온(도통)하고, 영상 신호선 ＤＴＬ10을 통해서 계조에 대응하는 신호 전위 Ｖｓｉｇ를 갖는 영상 신호를 샘플링한다. 저장 용량(33)은 영상 신호선 ＤＴＬ10을 통해서 수평 셀렉터(103)로부터 공급된 전하를 축적해서 저장한다. 구동 트랜지스터(32)는 제1 전위 Ｖｃｃ로 설정된 전원선 ＤＳＬ10으로부터 전류의 공급을 받고, 저장 용량(33)에 저장된 신호 전위 Ｖｓｉｇ에 따라 구동 전류 Ｉｄｓ를 발광 소자(34)에 흘린다(공급한다). 소정의 구동 전류 Ｉｄｓ가 발광 소자(34)에 흐를 때에, 화소(101)가 발광한다.
화소(101)는 임계치 보정 기능(threshold correcting function)을 갖는다. 임계치 보정 기능은 저장 용량(33)이 구동 트랜지스터(32)의 임계치 전압 Ｖｔｈ에 상당하는 전압을 저장하게 하는 기능이다. 화소(101)로 하여금 임계치 보정 기능을 발휘하게 함으로써, ＥＬ 패널(2)의 각 화소에서 변동(fluctuation)을 유발하는 구동 트랜지스터(32)의 임계치 전압 Ｖｔｈ의 영향을 제거할 수 있다.
또한, 화소(101)는 임계치 보정 기능 외에, 이동도 보정 기능을 갖는다. 이동도 보정 기능은 저장 용량(33)에 신호 전위 Ｖｓｉｇ을 저장할 때에, 구동 트랜지스터(32)의 이동도 μ에 대한 보정을 신호 전위 Ｖｓｉｇ에 행하는 기능이다.
또한, 화소(101)는 부트스트랩 기능을 갖는다. 부트스트랩 기능은 구동 트랜지스터(32)의 소스 전위 Ｖｓ의 변동과 게이트 전위 Ｖｇ을 연관시키는 기능이다. 화소(101)로 하여금 부트스트랩 기능을 발휘하게 함으로써, 구동 트랜지스터(32)의 게이트와 소스간의 전압 Ｖｇｓ를 일정하게 유지할 수 있다.
[화소(101)의 동작 설명]
도 5는 화소(101)의 동작을 설명하기 위한 타이밍차트이다.
도 5에서는, 동일한 시간축(도면 횡방향)에 대하여 주사선 ＷＳＬ10, 전원선 ＤＳＬ10, 및 영상 신호선 ＤＴＬ10의 전위 변화와, 이들 전위 변화에 대응하는 구동 트랜지스터(32)의 게이트 전위 Ｖｇ 및 소스 전위 Ｖｓ의 변화를 도시한다.
도 5에서, 시각 t1까지의 기간은 앞의 수평 기간(1H)에서 발광이 행해지는 발광 기간 T1이다.
발광 기간 T1이 종료한 시각 t1로부터 시각 t4까지의 기간은 구동 트랜지스터(32)의 게이트 전위 Ｖｇ 및 소스 전위 Ｖｓ를 초기화함으로써 임계치 전압 보정 동작의 준비를 행하는 임계치 보정 준비 기간 T2이다.
임계치 보정 준비 기간 T2에서는, 시각 t1에서, 전원 스캐너(105)가 전원선 ＤＳＬ10의 전위를 고전위인 제1 전위 Ｖｃｃ로부터 저전위인 제2 전위 Ｖｓｓ로 전환한다. 시각 t2에서, 수평 셀렉터(103)는 영상 신호선 ＤＴＬ10의 전위를 신호 전위 Ｖｓｉｇ로부터 기준 전위 Ｖｏｆｓ로 전환한다. 시각 t3에서, 기입 스캐너(104)는 주사선 ＷＳＬ10의 전위를 고전위로 전환하여 샘플링 트랜지스터(31)를 턴온한다. 결과적으로, 구동 트랜지스터(32)의 게이트 전위 Ｖｇ가 기준 전위 Ｖｏｆs로 리셋(reset)되고, 소스 전위 Ｖｓ가 영상 신호선 ＤＴＬ10의 제2 전위 Ｖｓｓ로 리셋된다.
시각 t4로부터 시각 t5까지의 기간은 임계치 보정 동작을 행하는 임계치 보정 기간 T3이다. 임계치 보정 기간 T3에서는, 시각 t4에서, 전원 스캐너(105)가 전원선 ＤＳＬ10의 전위를 고전위 Ｖｃｃ로 전환한다. 임계치 전압 Ｖｔｈ에 상당하는 전압이 구동 트랜지스터(32)의 게이트와 소스 사이에 접속된 저장 용량(33)에 기입된다.
시각 t5로부터 시각 t7까지의 기입 및 이동도 보정 준비 기간 T4에서는, 주사선 ＷＳＬ10의 전위가 고전위로부터 저전위로 일단 전환된다. 시각 t7 전의 시각 t6에서, 수평 셀렉터(103)는 영상 신호선 ＤＴＬ10의 전위를 기준 전위 Ｖｏｆｓ로부터 계조에 대응하는 신호 전위 Ｖｓｉｇ로 전환한다.
시각 t7로부터 시각 t8까지의 기입 및 이동도 보정 기간 T5에서는, 영상 신호의 기입과 이동도 보정 동작이 행해진다. 시각 t7로부터 시각 t8까지의 기간에, 주사선 ＷＳＬ10의 전위가 고전위로 설정된다. 결과적으로, 영상 신호에 대응하는 신호 전위 Ｖｓｉｇ가 임계치 전압 Ｖｔｈ에 더해져서 저장 용량(33)에 기입된다. 이동도 보정용 전압 ΔVμ이 저장 용량(33)에 저장된 전압으로부터 차감된다.
기입 및 이동도 보정 기간 T5의 종료 후의 시각 t8에서, 주사선 ＷＳＬ10의 전위는 저전위로 설정된다. 그 후, 발광 기간 T6에, 발광 소자(34)가 신호 전압 Ｖｓｉｇ에 대응하는 발광 휘도에서 발광한다. 신호 전압 Ｖｓｉｇ은 임계치 전압 Ｖｔｈ에 상당하는 전압과 이동도 보정용 전압 ΔVμ에 따라 조정된다. 따라서, 발광 소자(34)의 발광 휘도는 구동 트랜지스터(32)의 임계치 전압 Ｖｔｈ 및 이동도 μ의 변동에 의해 영향을 받지 않는다.
발광 기간 T6의 시작에서 부트스트랩 동작이 행해진다. 구동 트랜지스터(32)의 게이트-소스간 전압(gate-to-source voltage) Ｖｇｓ=Ｖｓｉｇ+Ｖｔｈ-ΔVμ이 일정하게 유지되는 동안, 구동 트랜지스터(32)의 게이트 전위 Ｖｇ 및 소스 전위 Ｖｓ가 상승한다.
시각 t8로부터 소정 시간이 경과한 후의 시각 t9에서, 영상 신호선 ＤＴＬ10의 전위가 신호 전위 Ｖｓｉｇ으로부터 기준 전위 Ｖｏｆｓ로 강하한다. 도 5에서, 시각 t2로부터 시각 t9까지의 기간은 수평 기간(1H)에 상당한다.
상술된 바와 같이, ＥＬ 패널(2)의 화소(101)에서는, 구동 트랜지스터(32)의 임계치 전압 Ｖｔｈ 및 이동도 μ의 변동에 의해 영향을 받지 않고, 발광 소자(34)가 발광하게 하는 것이 가능하다.
[화소(101)의 동작의 다른 예에 대한 설명]
도 6은 화소(101)의 동작의 다른 예를 설명하는 타이밍차트이다.
도 5에 도시된 예에서는, 임계치 보정 동작은 1H 기간에 1회 행해진다. 하지만, 1H 기간이 짧고 1H 기간 내에 임계치 보정 동작을 행하는 것이 어려울 경우가 있다. 이런 경우에는, 복수의 1H 기간에 걸쳐 임계치 보정 동작을 복수 회 행할 수 있다.
도 6에 도시된 예에서는, 임계치 보정 동작이 연속하는 3H 기간에 행해진다. 즉, 도 6에 도시된 예에서는, 임계치 보정 기간 T3이 3회로 분할된다. 그 밖에, 화소(101)의 동작은 도 5에 도시된 예의 동작과 동일하다. 따라서, 이 동작에 대한 설명은 생략한다.
[버닝 보정 제어의 설명]
유기 EL 디바이스는 발광량 및 발광 시간에 비례해서 발광 휘도가 저하하는 특성을 갖고 있다. 따라서, 이런 관점에서, 소정의 시간이 경과하면, 동일한 구동 조건 하에서도, 화소(101)의 휘도 효율의 저하의 정도가 발광량 및 발광 시간에 따라 달라진다. 따라서, 화소(101)의 휘도 효율의 저하의 변동으로 인해, 휘도 효율의 저하 정도가 다른 화소와 비교해서 현저하게 높은 화소(101)가 존재한다. 그 결과, 이런 화소(101)에서는, 사용자가 버닝이 발생하고 있는 것 같은 현상(이하, 버닝 현상이라고 함)을 시각적으로 인식한다. 따라서, 표시 장치(1)는 휘도 효율의 저하의 정도가 서로 다른 화소(101)에 대하여 휘도 효율을 균일화하는 보정(이하, 버닝 보정이라고 함)을 행한다.
[버닝 보정 제어를 실행하기 위해서 필요한 표시 장치(1)의 기능 구성예]
도 7은 버닝 보정 제어를 실행하기 위해서 필요한 표시 장치(1)의 기능 구성예의 기능 블록도이다.
수광 센서(3)는 ＥＬ 패널(2)의 표시면 또는 전면(front surface)과 대향하는 면(이하의 설명에서는, 전자를 전면이라 하고, 후자를 이면(rear surface)이라 함)상에서 수광 센서(3)가 화소(101)의 발광을 방해하지 않는 위치에 배치된다. ＥＬ 패널(2)은 복수의 영역으로 구획되며, 각 영역에는 1개의 수광 센서(3)가 배치된다. 센서 그룹(4)은 1개의 영역에 대해서 1개 수광 센서의 비율로 균등하게 배치된 복수의 수광 센서(3)를 포함한다. 예를 들어, 도 7에 도시된 예에서는, 센서 그룹(4)이 9개의 수광 센서(3)를 포함한다. 물론, ＥＬ 패널(2)에 배치되는 수광 센서(3)의 개수는 도 7에 도시된 예에 한정되는 것이 아니다.
수광 센서(3) 각각은 영역 내에 포함된 화소(101)로부터 수광하고, 여기서 수광 센서(3)는 발광 휘도를 측정한다. 수광 센서(3)가 수광량에 대응하는 아날로그 수광 신호(전압 신호)를 생성하여 아날로그 수광 신호를 제어부(5)에 공급한다. 수광 센서(3)가 ＥＬ 패널(2)의 이면에 배치되는 경우, 화소(101)로부터 발광된 광은 ＥＬ 패널(2)의 전면의 유리 기판 등에서 반사되어, 수광 센서(3)에 입사한다. 본 실시예에서는, 수광 센서(3)가 ＥＬ 패널(2)의 이면에 배치된다.
도 7에 도시된 예에서, 제어부(5)는 증폭부(51), A/D 변환부(52), 및 신호 처리부(53)를 포함한다.
증폭부(51)는 수광 센서(3)로부터 공급되는 아날로그 수광 신호를 증폭하고, 증폭된 아날로그 수광 신호를 A/D 변환부(52)에 공급한다. A/D 변환부(52)는 증폭부(51)로부터 공급되는 증폭된 아날로그 수광 신호를 디지털 데이터로 변환하여, 디지털 데이터를 신호 처리부(53)에 공급한다.
신호 처리부(53)의 메모리(61)에는, 화소 어레이부(102)의 화소(101)에 관한, 휘도 데이터의 초기값(출하 상태의 휘도 데이터)이 초기 데이터로서 저장된다. 처리 대상으로서 주목해야 할 화소(101)(이하, 주목 화소 P라고 함)에 관한 디지털 데이터가 A/D 변환부(52)에 공급될 때, 신호 처리부(53)는 디지털 데이터에 기초하여, 소정 기간 경과 후(경시 열화(aged deterioration) 후)의 주목 화소 P의 휘도 데이터를 인식한다. 신호 처리부(53)는 주목 화소 P에 관하여, 소정 기간 경과 후의 휘도값의 초기 데이터(초기 휘도값)에 대한 휘도 저하량을 산출한다. 신호 처리부(53)는, 주목 화소 P에 관하여, 휘도 저하량에 기초하여, 휘도 저하를 보정하기 위한 보정 데이터를 산출한다. 이런 보정 데이터는, 화소 어레이부(102)의 화소(101)가 주목 화소 P로서 순차적으로 설정되면, 각 화소(101)에 대해 산출되어 메모리(61)에 저장된다.
신호 처리부(53)에서 보정 데이터를 산출하는 부분은, 예를 들어, FPGA(Fi　eld　Programmable　Gate　Alley), 또는 ASIC(Application　Specific　Integrated Circuit) 등의 신호 처리 IC에 의해 구성될 수 있다.
상술된 바와 같이, 메모리(61)에는, 소정 기간이 경과한 시점에 화소(101)의 보정 데이터가 저장된다. 메모리(61)에는, 화소(101)에 관한 초기 데이터도 저장된다. 그 외, 메모리(61)에는, 후술하는 각종 처리를 실현하기 위해 필요한 각종 정보도 저장된다.
신호 처리부(53)는, 각 화소(101)에 대하여, 표시 장치(1)에 입력된 영상 신호에 대응하는 신호 전위 Ｖｓｉｇ를 공급하도록 수평 셀렉터(103)를 제어한다. 신호 전위 Ｖｓｉｇ를 공급할 때, 신호 처리부(53)는 화소(101)의 보정 데이터를 메모리(61)로부터 판독하고, 각 화소(101)에 대하여, 경시 열화로 인한 휘도 저하를 보정한 신호 전위 Ｖｓｉｇ를 결정한다.
[종래의 버닝 보정 제어]
본 발명의 해결하고자 하는 과제의 란에서 설명한 종래의 버닝 보정 제어의 문제점을 이하에 설명한다.
상술한 바와 같이, 버닝 보정 제어에서는, 주목 화소 P의 휘도 데이터가 사용된다. 주목 화소의 휘도 데이터는 수광 센서(3)의 수광 신호를 증폭하고 증폭된 아날로그 신호에 A/D 변환을 적용한 결과로서 얻어지는 디지털 데이터에 기초하여 생성된다.
하지만, 도 7에 도시된 바와 같이, 1개의 화소(101)에 대하여 1개의 수광 센서(3)가 사용되는 것이 아니고, 복수의 화소(101)를 포함하는 영역에 대하여 1개의 수광 센서(3)가 사용되고 있다. 따라서, 영역에 포함되는 화소(101) 각각과 수광 센서(3) 사이의 거리는 달라진다. 이런 경우에 수광 센서(3)의 수광 신호의 출력 전압은 도 8a 및 도 8b에 도시된 바와 같다.
도 8a 및 도 8b는 20×20개의 화소(101)를 포함하는 영역의 중심에 수광 센서(3)가 배치되는 경우, 수광 센서(3)로부터의 거리와 수광 센서(3)의 출력 전압 간의 관계 예의 그래프이다. 전제로서, 20×20개의 화소(101)의 발광 휘도 자체는 동일하게 유지된다. 도 8a에서, 횡축은 수광 센서(3)로부터의 수평 방향의 거리(단위는 화소수)를 나타내고, 종축은 수광 센서(3)의 출력 전압(mV)을 나타낸다. 도 8b에서, 횡축은 수광 센서(3)로부터의 수직 방향의 거리(단위는 화소수)를 나타내고, 종축은 수광 센서(3)의 출력 전압(mV)을 나타낸다.
도 8a 및 도 8b에 도시된 바와 같이, 영역에 포함되는 화소(101)의 발광 휘도가 동일하게 유지되어도, 수광 센서(3)의 수광 신호의 출력 전압은 화소(101)와 수광 센서(3) 사이의 거리가 증가함에 따라 감소한다. 이러한 특성을 일반화하면, 수광 센서(3)는 도 9에 도시된 바와 같은 특성을 갖는다.
도 9는 수광 센서(3)의 출력 전압과, 수광 센서(3)와 화소(101) 사이의 거리간의 의존성 관계의 그래프이다. 도 9에서, 종축은 수광 센서(3)의 출력 전압을 나타내고, 횡축은 수광 센서(3)로부터의 소정 방향의 거리(단위는 화소수)를 나타낸다.
도 10은 수광 센서(3)의 수광 시간과 수광 전류 간의 관계의 그래프이다. 도 10에서, 종축은 수광 센서(3)의 수광 시간(s)을 나타내고, 횡축은 수광 센서(3)의 수광 전류(A)를 나타낸다.
도 9에 도시된 바와 같이, 수광 센서(3)로부터 화소수 0만큼 이격된 화소(101)(이하, 거리 0의 화소(101)라고 함)가 주목 화소 P로서 설정된 경우, 수광 센서(3)의 출력 전압은 Ｖ0가 된다. 한편, 수광 센서(3)로부터 화소수 α(α은 1이상의 정수 값)만큼 이격된 화소(101)(이하, 거리 α의 화소(101)라고 함)가 주목 화소 P로서 설정된 경우, 주목 화소 P의 발광 휘도가 거리 0의 화소(101)의 발광 휘도와 동일하다 해도, 수광 센서(3)의 출력 전압은 Ｖ0보다 훨씬 낮은 Ｖα가 된다. 수광 센서(3)의 출력 전압의 감소는 수광 센서(3)의 수광 전류가 감소된다는 것을 의미한다. 도 10에 따르면, 수광 센서(3)는, 수광 전류가 감소함에 따라 수광 시간이 길어진다는 특성, 즉 출력 전압을 출력할 때까지의 응답 시간이 길어진다는 특성을 갖는다.
하지만, 이런 특성이 종래에는 고려되지 않았다. 이는 본 발명의 해결하고자 하는 과제란에 설명된 문제점, 즉 보정 시스템 전체의 처리 시간이 길어진다는 문제점의 원인이다. 도 11을 참조하여, 이것에 대해서 보다 상세하게 설명한다.
도 11은 종래의 버닝 보정 제어를 설명하는 도면이다.
도 11의 (Ａ) 내지 (Ｇ)에는, 5×5개의 화소(101)를 포함하는 영역이 도시되어 있다. 영역의 중심에는, 수광 센서(3)가 배치된다.
도 11의 (Ａ)에는, 버닝 보정 제어에 있어서의 주목 화소 P의 설정 순서를 도시한다. 처리 대상의 행이 제i행(도 11에 도시된 예에서, i는 정수 값 1 내지 5 중 어느 하나임)인 경우, 제i행에 배치된 5개의 화소(101) 각각은 좌측 단부(제1 열)의 화소(101)로부터 우측 단부(제5열)의 화소(101)를 향하여 순서대로 주목 화소 P로서 순차적으로 설정된다. 제i행의 우측 단부(제5열)의 화소(101)가 주목 화소 P로서 설정되면, 처리 대상의 행은 다음 제i+1행으로 천이한다. 주목 화소 P는 제i행에서와 동일한 순서대로 순차적으로 설정된다.
이 경우, 종래의 버닝 보정 제어에 있어서, 신호 처리부(53)는 주목 화소 P만이 미리 결정된 소정의 계조에서 발광하게 한다. 구체적으로, 신호 처리부(53)는 그 밖의 24개의 화소(101)를 소광(quench)시킨다.
도 11의 (Ｂ)에 도시된 바와 같이, 제1행이 처리 대상의 행으로 설정되고, 제1열의 화소(101)가 주목 화소 P로서 설정된다. 따라서, 제1행×제1열의 주목 화소 P만이 미리 결정된 소정의 계조에서 발광한다. 그 후, 수광 센서(3)는 주목 화소 P의 수광 휘도에 대응하는 수광 신호(전압 신호)를 제어부(5)에 출력한다. 제어부(5)는 주목 화소 P의 수광 신호에 기초하여 주목 화소 P의 보정 데이터를 산출하고, 메모리(61)로 하여금 보정 데이터를 저장하게 한다.
후속하여, 도 11의 (Ｃ)에 도시된 바와 같이, 신호 처리부(53)는 주목 화소 P로서 설정되었던 제1행×제1열의 화소(101)의 우측의 화소(101), 즉 제1행×제2열의 화소(101)를 주목 화소 P로서 설정한다. 따라서, 제1행×제2열의 주목 화소 P만이 미리 결정된 소정의 계조에서 발광한다. 그 후, 수광 센서(3)는 주목 화소 P의 수광 휘도에 대응하는 수광 신호(전압 신호)를 제어부(5)에 출력한다. 제어부(5)는 주목 화소 P의 수광 신호에 기초하여 주목 화소 P의 보정 데이터를 산출하고 메모리(61)로 하여금 보정 데이터를 저장하게 한다.
이하, 도 11의 (Ｄ) 내지 (Ｇ)에 도시된 바와 같이, 상술한 순서대로 주목 화소 P가 순차적으로 설정되어, 주목 화소 P의 수광 신호가 수광 센서(3)로부터 출력된다. 그 결과, 주목 화소 P의 수광 신호에 기초하여, 주목 화소 P의 보정 데이터가 산출되어 메모리(61)에 저장된다.
도 11의 (Ｂ)에 도시된 주목 화소 P와, 도 11의 (Ｆ)에 도시된 주목 화소 P에 주목해 본다. 이 경우, 도 11의 (Ｂ)에 도시된 주목 화소 P와 수광 센서(3) 사이의 거리는 도 11의 (Ｆ)에 도시된 주목 화소 P와 수광 센서(3) 사이의 거리보다 멀다. 따라서, 수광 센서(3)가 주목 화소 P로부터의 광을 수광한 때로부터 수광 센서(3)가 그 수광 신호를 출력할 때까지의 응답 시간은, 주목 화소 P가 도 11의 (Ｆ)에 도시된 경우보다도, 주목 화소 P가 도 11의 (Ｂ)에 도시된 경우에 더 길어진다. 그 결과, 도 11의 (Ｂ)에 도시된 주목 화소 P의 보정 데이터가 생성된 때로부터 그 보정 데이터가 메모리(61)에 저장될 때까지의 일련의 처리 시간은, 도 11의 (Ｆ)에 도시된 주목 화소 P에 관한 일련의 처리 시간보다도 더 길다.
주목 화소 P로서 설정된 화소(101)와 수광 센서(3) 사이의 거리가 증가하면, 화소(101)의 보정 데이터가 생성된 때로부터 그 보정 데이터가 메모리(61)에 저장될 때까지의 일련의 처리 시간은 더 길어진다. 구체적으로, 도 11의 (Ｂ)에 도시된 바와 같이 수광 센서(3)로부터 원거리에 위치하는 화소(101)가 존재하기 때문에, 버닝 보정 시스템 전체의 응답 시간은 길어진다. 이런 방식으로, 본 발명의 해결하고자 하는 과제란에 설명된 종래의 버닝 보정 제어의 문제점이 발생한다.
따라서, 본 문제점을 해결하기 위해, 즉 버닝 보정 시스템의 처리 시간의 단 축을 도모하기 위해, 본 발명자는 하기에 설명된 버닝 보정 제어 방법을 발명하였다. 본 발명자는 수광 센서(3)로부터의 먼 거리의 화소(101)에 대한 수광 센서(3)의 수광 강도를 증가시켜 버닝 보정을 행하는 버닝 보정 제어 방법을 발명하였다. 이하, 이런 방법을 본 실시예에 따른 버닝 보정 제어 방법이라고 한다.
[본 실시예에 따른 버닝 보정 제어 방법의 제1 예]
도 12는 본 실시예에 따른 버닝 보정 제어 방법의 제1 예를 설명하는 도면이다.
도 12의 (Ａ) 내지 (Ｈ)에는, 5×5개의 화소(101)를 포함하는 영역이 도시되어 있다. 이 영역의 중심에는, 수광 센서(3)가 배치된다. 도 12에서, 화소(101)를 나타내는 블록 내의 패턴들에서 하프톤 도트 메싱 패턴(halt-tone dot meshing pattern)(연한 패턴(thin pattern))은 화소(101)가 일정한 계조에서 발광하고 있음을 나타낸다. 한편, 우측 해칭 패턴(right hatching pattern)(짙은 패턴(thick pattern))은 화소(101)가 소광되어 있음을 나타낸다.
제1 예에서, 신호 처리부(53)는 영역에 포함되는 모든 화소(101)를 발광하게 한 후, 버닝 보정 제어를 행한다. 결과적으로, 수광 센서(3)의 수광 강도 증가시키고, 수광 센서(3)의 수광 시간을 단축하는 것, 즉 수광 센서(3)의 응답 속도를 증가시키는 것이 가능하다.
도 12의 (Ａ)에서는, 제1 예에서의 주목 화소 P의 설정 순서를 나타낸다. 주목 화소 P의 설정 순서 자체는 도 11의 (Ａ)에 도시된 주목 화소 P의 설정 순서와 동일하다.
초기 상태로서, 도 12의 (Ｂ)에 도시된 바와 같이, 신호 처리부(53)는 영역에 포함되는 화소(101)를 소정의 계조에서 균일하게 발광시킨다.
이하, 도 12의 (Ｃ) 내지 (Ｈ)에 도시된 바와 같이, 신호 처리부(53)는 영역에 포함되는 25개(5×5개)의 화소(101)를 1개씩 상술한 순서대로 주목 화소 P로서 순차적으로 설정한다. 신호 처리부(53)는 주목 화소 P로서 설정된 화소(101)만을 순차적으로 소광시킨다. 즉, 주목 화소 P 외의 24개의 화소(101)는 소정의 계조에서 발광을 유지한다.
이런 방식으로, 도 12의 (Ｂ)에 도시된 초기 상태에서, 영역에 포함되는 모든 화소(101)를 소정의 계조에서 균일하게 발광시킨다. 그 결과, 영역에 포함되는 화소(101)로부터 발광된 각각의 광이 수광 센서(3)에 도달한다. 따라서, 초기 상태의 수광 센서(3)의 출력 전압(수광 신호의 전압)은 이들 25개(=5×5개)의 화소(101)로부터 도달한 모든 광의 적산량(이하, 전체 화소 광 적산량이라 함)을 나타낸다. 도 12의 (Ｃ) 내지 (Ｈ)에 도시된 바와 같이, 주목 화소 P만을 소광시키는 경우, 수광 센서(3)의 출력 전압(수광 신호의 전압)은 전체 화소 광 적산값보다, 주목 화소 P의 소광에 상당하는 양(주목 화소 P의 발광 휘도)만큼 낮아진다. 따라서, 초기 상태의 수광 센서(3)의 수광 신호와, 주목 화소 P만 소광시킨 상태 (이하, 주목 화소 소광 상태라고 함)의 수광 센서(3)의 수광 신호와의 차(difference)를 산출하면, 주목 화소 P의 발광 휘도가 얻어진다.
따라서, 제1 예에서는, 초기 상태(도 12의 (Ｂ)에 도시된 상태)의 수광 센서(3)의 수광 신호를 증폭하고 이 수광 신호를 A/D 변환시킨 결과로서 얻어지는 디 지털 데이터가 오프셋 데이터(Offset Data)로서 미리 메모리(61)에 저장된다. 이 경우, 오프셋 데이터의 값은, 아날로그 신호로 환산하면 (A/D 변환 전의 상태에서는) 예를 들어, 도 13에 도시된 값이다.
도 13은 본 실시예에 따른 버닝 보정 제어 방법의 제1 예에서 주목 화소의 휘도값의 산출 방법을 설명하는 그래프이다. 도 13에서, 종축은 수광 센서(3)의 수광 신호의 증폭 후의 전압을 나타내고, 횡축은 수광 센서(3)로부터의 소정 방향의 거리(단위는 화소수)를 나타낸다.
주목 화소 소광 상태의 수광 센서(3)의 수광 신호를 증폭하고 이 수광 신호를 A/D 변환시킨 결과로서 얻어지는 디지털 데이터를 수광 데이터라고 한다. 이 경우, 수광 데이터의 아날로그 신호의 등가값(A/D 변환 전의 상태의 값)은 도 13에 도시된 바와 같이, 오프셋 데이터의 값보다, 주목 화소 P의 소광에 상당하는 값(주목 화소 P의 발광 휘도)만큼 낮아진다. 따라서, 신호 처리부(53)는 오프셋 데이터의 값으로부터 주목 화소 P의 수광 데이터의 값을 차감함으로써, 주목 화소 P의 휘도값을 산출할 수 있다.
도 13에서, 주목 화소 P가 수광 센서(3)에 가까울수록, 수광 데이터의 값이 더 작아진다. 이는, 도 9를 참조하여 설명한 바와 같이, 화소(101)의 발광 휘도 자체는 동일하여도, 주목 화소 P가 수광 센서(3)에 가까울수록, 수광 센서(3)가 감지하는 수광량이 더 커지기 때문이다. 즉, 전체 화소 광 적산값에서 주목 화소 P의 발광에 기초하는 수광량의 비율은, 주목 화소 P가 수광 센서(3)에 가까울수록 더 커진다.
주목해야 할 점은, 수광 센서(3)로부터 먼 곳의 화소(101)가 주목 화소 P로서 설정된 경우라도, 수광 데이터의 값이 일정 값 이상의 값을 유지한다는 점, 즉 오프셋 데이터의 값에 근접한 값을 유지한다는 점이다. 즉, 주목 화소 소광 상태의 수광 센서(3)의 출력 전압(수광 신호의 전압)은 수광 센서(3)와 주목 화소 P 사이의 거리에 관계없이 일정 값 이상의 값을 유지한다. 이는 수광 센서(3)가 통상적으로 주목 화소 P와 수광 센서(3) 사이의 거리에 관계없이, 일정 속도 이상의 응답 속도로 수광 신호를 출력할 수 있다는 것을 의미한다. 따라서, 버닝 보정 시스템 전체의 처리 시간을 종래의 것과 종합적으로 비교해 보면, 처리 시간의 단축을 도모할 수 있다. 즉, 상술한 문제점을 해결할 수 있다.
상술한 바와 같이, 주목 화소 P의 휘도값은, 단지 휘도값과 오프셋 데이터의 값과의 차를 측정할 수 있으면, 산출가능하다. 따라서, 주목 화소 P를 소광시키기 보다는, 주목 화소 P가 주목 화소 P 주위의 화소(101)의 발광 휘도의 계조보다 낮은 계조에서 발광하게 할 수 있다.
[본 실시예에 따른 버닝 보정 제어 방법의 제1 예가 적용된 초기 데이터 취득 처리]
도 14는 표시 장치(1)가 실행하는 처리에서 본 실시예에 따른 버닝 보정 제어 방법의 제1 예를 실현하기 위한 초기 데이터를 취득할 때까지의 일련의 처리(이하, 초기 데이터 취득 처리)의 일례를 설명하는 흐름도이다.
도 14에 도시된 일례의 초기 데이터 취득 처리는, 예를 들어, ＥＬ 패널(2)의 구획된 영역 각각에 대해 병렬로 실행된다. 즉, 도 14에 도시된 초기 데이터 취득 처리는 각 수광 센서(3)에 대해 병렬로 실행된다.
스텝 S1에서, 신호 처리부(53)는 도 13을 참조하여 설명된 오프셋 데이터를 생성하고 메모리(61)로 하여금 오프셋 데이터를 저장하게 한다. 이하, 오프셋 데이터를 생성하고 메모리(61)에 저장할 때까지의 일련의 처리를, 오프셋 값 취득 처리라고 한다. 오프셋 값 취득 처리의 상세예에 대해서, 도 15를 참조하여 설명한다.
[오프셋 값 취득 처리]
도 15는 본 실시예에 따른 오프셋 값 취득 처리의 일례를 설명하는 흐름도이다.
스텝 S21에서, 신호 처리부(53)는 영역에 포함된 화소(101)를 소정의 계조에서 발광시킨다.
스텝 S22에서, 수광 센서(3)는 영역에 포함된 화소(101) 전체의 수광 휘도에 대응하는 아날로그 수광 신호(전압 신호)를 제어부(5)의 증폭부(51)에 출력한다.
스텝 S23에서, 증폭부(51)는 수광 센서(3)의 수광 신호를 소정의 증폭률로 증폭하여 이 수광 신호를 A/D 변환부(52)에 공급한다.
스텝 S24에서, A/D 변환부(52)는 증폭된 아날로그 수광 신호를 디지털 신호인 오프셋 데이터로 변환하여 이 오프셋 데이터를 신호 처리부(53)에 공급한다.
스텝 S25에서, 신호 처리부(53)는 메모리(61)로 하여금 오프셋 데이터를 저장하게 한다.
결과적으로, 오프셋 값 취득 처리는 종료한다. 이 경우, 도 14의 스텝 S1의 처리가 종료하고, 처리는 스텝 S2로 진행한다.
스텝 S2에서, 신호 처리부(53)는 영역에 포함된 화소(101) 중에서 휘도 데이터가 취득되어 있지 않은 화소(101)를 주목 화소 P로서 설정한다. 주목 화소 P의 설정 순서는 도 12의 (Ａ)를 참조하여 설명한 대로이다.
스텝 S3에서, 신호 처리부(53)는 주목 화소 P를 소광시킨다. 도 12의 (Ｃ) 내지 (Ｈ)에 도시된 바와 같이, 영역에 포함된 화소(101) 중에서 주목 화소 P만을 소광시킨다. 다른 화소(101)는 발광을 유지한다.
스텝 S4에서, 수광 센서(3)는 영역에 포함된 화소(101) 중에서 주목 화소 P를 제외한 화소(101) 전체의 수광 휘도에 대응하는 아날로그 수광 신호(전압 신호)를 제어부(5)의 증폭부(51)에 출력한다.
스텝 S5에서, 증폭부(51)는 수광 센서(3)의 수광 신호를 소정의 증폭률로 증폭하여 이 수광 신호를 A/D 변환부(52)에 공급한다.
스텝 S6에서, A/D 변환부(52)는 증폭된 아날로그 수광 신호를 디지털 신호인 수광 데이터로 변환하여 이 수광 신호를 신호 처리부(53)에 공급한다.
스텝 S7에서, 신호 처리부(53)는 오프셋 데이터의 값과 수광 데이터의 값과의 차를 산출함으로써, 주목 화소 P의 휘도값을 산출한다(도 13 참조).
스텝 S8에서, 신호 처리부(53)는 메모리(61)로 하여금 주목 화소의 휘도값을 나타내는 휘도 데이터를 초기 데이터로서 저장하게 한다.
스텝 S9에서, 신호 처리부(53)는 영역에 포함된 모든 화소(101)에 대해서 휘도 데이터를 취득했는지를 판정한다. 스텝 S9에서, 영역에 포함된 모든 화소(101) 에 대해서 아직 휘도 데이터를 취득하지 않은 것으로 판정되면, 처리는 스텝 S2로 복귀되고, 스텝 S2 내지 S9의 처리의 루프 처리가 반복된다. 구체적으로, 영역에 포함된 화소(101) 각각이 순차적으로 주목 화소 P로 설정되어, 이런 루프 처리가 반복하여 실행됨으로써, 영역에 포함된 화소(101) 전체의 초기 데이터가 취득되어 메모리(61)에 저장된다.
결과적으로, 스텝 S9에서, 영역에 포함된 모든 화소(101)에 대해서 휘도 데이터를 취득했다고 판정된다. 초기 데이터 취득 처리는 종료한다.
[본 실시예에 따른 버닝 보정 제어 방법의 제1 예가 적용된 보정 데이터 취득 처리]
도 16은 도 14에 도시된 초기 데이터 처리를 행하고 나서 소정 기간이 경과된 뒤에 실행되는 처리로서, 보정 데이터를 취득할 때까지의 일련의 처리(이하, 보정 데이터 취득 처리라고 함)에 대한 일례를 설명하는 흐름도이다. 또한, 보정 데이터 취득 처리는 도 14에 도시된 초기 데이터 처리와 마찬가지로 ＥＬ 패널(2)의 구획된 영역 각각에 대하여 병렬로 실행된다.
스텝 S41 내지 S47의 처리는 상술한 도 14에 도시된 스텝 S1 내지 S7의 처리와 동일하다. 따라서, 이 처리에 대한 설명은 생략한다. 스텝 S41 내지 S47의 처리에 의해, 초기 데이터 취득 처리의 경우와 동일한 조건하에서, 주목 화소 P의 휘도값이 취득된다.
주목해야 할 점은, 보정 데이터 취득 처리에서는, 초기 데이터 취득 처리와는 별도로, 도 15에 도시된 오프셋 값 취득 처리가 다시 실행된다는 점이다. 구체 적으로, 도 12를 참조하여 설명한 바와 같이, 영역에 포함된 화소(101)가 균일하게 발광하게 된 후, 주목 화소 P만을 소광시킴으로써, 주목 화소 P의 휘도값이 취득된다는 점이다.
오프셋 값 취득 처리의 스텝 S21에서의 "소정의 계조"는, 화소(101)가 실제로 발생한 휘도의 계조라고 하는 점에서, 화소(101)가 열화하기 때문에, 도 14에 도시된 초기 데이터 취득 처리와 도 16에 도시된 보정 데이터 취득 처리와는 상이하다. 하지만, 화소(101)에 부여되는 목표의 계조라고 하는 점에서, 오프셋 값 취득 처리의 스텝 S21에서의 "소정의 계조"로서, 도 14에 도시된 초기 데이터 취득 처리와 도 16에 도시된 보정 데이터 취득 처리와 동일한 계조가 채용된다.
마찬가지로, 스텝 S43에서의 "소정의 계조"는, 주목 화소 P가 실제로 발생한 휘도의 계조라고 하는 점에서, 주목 화소 P로서 설정된 화소(101)가 열화하기 때문에, 도 14에 도시된 초기 데이터 취득 처리의 스텝 S3에서의 "소정의 계조"와는 상이하다. 하지만, 주목 화소 P에 부여되는 목표의 계조라고 하는 점에서, 스텝 S43에서의 "소정의 계조"로서, 도 14에 도시된 초기 데이터 취득 처리의 스텝 S3에서의 "소정의 계조"와 동일한 계조가 채용된다.
스텝 S48에서, 신호 처리부(53)는 주목 화소 P의 초기 데이터의 값(초기 휘도값)을 메모리(61)로부터 취득한다.
스텝 S49에서, 신호 처리부(53)는 주목 화소 P의 휘도값의 초기 휘도값에 대한 휘도 저하량을 산출한다.
스텝 S50에서, 신호 처리부(53)는 주목 화소 P의 휘도 저하량에 기초하여, 주목 화소 P의 보정 데이터를 산출하고 메모리(61)로 하여금 보정 데이터를 저장하게 한다.
스텝 S51에서, 신호 처리부(53)는 영역에 포함된 모든 화소(101)에 대해서 보정 데이터를 취득했는지를 판정한다. 스텝 S51에서, 영역에 포함된 모든 화소(101)에 대해서 아직 보정 데이터를 취득하지 않은 것으로 판정되면, 처리는 스텝 S42로 복귀되고, 스텝 S42 내지 S51의 처리의 루프 처리가 반복된다. 구체적으로, 영역에 포함된 화소(101) 각각이 순차적으로 주목 화소로 설정되어, 이런 루프 처리가 반복하여 실행됨으로써, 영역에 포함된 전체 화소(101)의 보정 데이터가 취득되어 메모리(61)에 저장된다.
결과적으로, 스텝 S51에서, 영역에 포함된 모든 화소(101)에 대해서 보정 데이터를 취득했다고 판정된다. 보정 데이터 취득 처리는 종료한다.
상술한 바와 같이, 도 14에 도시된 초기 데이터 취득 처리의 실행 후에, 소정 시간이 경과된 뒤에 도 16에 도시된 보정 데이터 취득 처리가 실행되면, 화소 어레이부(102)의 화소(101)에 관한 보정 데이터가 메모리(61)에 저장된다. 그 후, 보정 데이터 취득 처리가 실행될 때마다, 보정 데이터가 갱신되어 메모리(61)에 저장된다.
결과적으로, 신호 처리부(53)의 제어하에서, 경시 열화로 인한 휘도 저하가 보정 데이터에 의해 보정된 신호 전위 Ｖｓｉｇ가 영상 신호의 신호 전위로서 화소 어레이부(102)의 화소(101)에 공급된다. 구체적으로, 신호 처리부(53)는 표시 장치(1)에 입력된 영상 신호의 신호 전위로서, 보정 데이터에 의한 전위가 부가된 신 호 전위 Ｖｓｉｇ를 화소(101)에 공급하도록 수평 셀렉터(103)를 제어할 수 있다.
메모리(61)에 저장되는 보정 데이터는 표시 장치(1)에 입력된 영상 신호의 신호 전위에 소정의 비율을 승산한 값일 수 있거나, 또는 소정의 전압 값을 오프셋시킨 값일 수 있다. 또한, 표시 장치(1)에 입력된 영상 신호의 신호 전위에 대응한 보정 테이블로서 보정 데이터를 저장하는 것도 가능하다. 즉, 메모리(61)에 저장되는 보정 데이터의 형태는 특별히 한정되지 않는다.
[본 실시예에 따른 버닝 보정 제어의 제2 예]
본 실시예에 따른 버닝 보정 제어의 제2 예에 대해서 설명한다.
도 12를 참조하여 설명한 제1 예에서는, 초기 상태(도 12의 (Ｂ)에 도시된 상태)에서, 영역에 포함된 화소(101)의 발광 휘도(보다 정확하게는, 화소(101)의 열화 정도가 다르기 때문에, 목표 휘도값)가 동일한 계조로 균일하게 설정된다. 하지만, 이 경우, 도 13에 도시된 바와 같이, 수광 센서(3)에 가까운 곳의 화소(101)가 주목 화소 P로 설정된 경우, 먼 곳의 화소(101)와 비교해서, 수광 데이터의 값이 낮아진다. 결과적으로, 수광 센서(3)의 응답 시간, 즉 수광 신호가 출력될 때까지의 시간은, 먼 곳의 화소(101)가 소광되었을 경우와 비교해서, 가까운 곳의 화소(101)가 소광되었을 경우에 더 길어진다. 즉, 수광 센서(3)의 응답 시간은 주목 화소 P로서 설정된 화소(101)의 배치 위치에 따라 달라진다. 따라서, 초기 상태에서는, 즉 오프셋 값 취득 처리의 스텝 S21의 처리(도 15 참조)에서는, 영역에 포함된 화소(101)의 발광 휘도를 균일하게 설정하기 보다는, 수광 센서(3)로부터 더 먼 곳의 화소(101)를 더 밝게 설정한다. 구체적으로, 예를 들어, 발광 휘 도는 도 17의 (Ｂ)에 도시된 바와 같이 설정될 수 있다.
도 17은 본 실시예에 따른 버닝 보정 제어 방법의 제2 예를 설명하는 도면이다.
도 17의 (Ａ) 내지 (Ｈ)에는, 5×5개의 화소(101)를 포함하는 영역이 도시되어 있다. 이 영역의 중심에는, 수광 센서(3)가 배치되어 있다. 도 17에서, 화소(101)를 나타내는 블록 내의 패턴들에서 해칭 패턴 중의 연한 패턴(도 17에서 가장 연한 패턴)은, 일정한 제1 계조에서 주목 화소 P가 발광하고 있음을 나타낸다. 해칭 패턴 중의 짙은 패턴(도 17의 가장 연한 패턴보다 짙은 패턴)은, 일정한 제2 계조에서 주목 화소 P가 발광하고 있음을 나타낸다. 제2 계조는 제1 계조보다 어두운 계조이다. 도트 패턴은 주목 화소 P가 소광하고 있음을 나타낸다. 도 17의 제1 계조와 제2 계조는 다른 도면의 제1 계조와 제2 계조와 항상 동일한 것은 아니라는 점에 주목해야 한다.
제2 예에서는, 제1 예와 마찬가지로, 신호 처리부(53)가 영역에 포함된 모든 화소(101)를 발광시킨 다음, 버닝 보정 제어를 행한다. 따라서, 제2 예에서는, 제1 예와 마찬가지로, 수광 센서(3)의 수광 강도를 증가시킬 수 있으며, 수광 센서(3)의 수광 시간을 단축시킬 수 있으며, 즉 수광 센서(3)의 응답 속도를 증가시킬 수 있다.
도 17의 (Ａ)는 제2 예에서의 주목 화소 P의 설정 순서를 나타낸다. 주목 화소 P의 설정 순서 자체는 도 12의 (Ａ)에 도시된 제1 예에서의 주목 화소 P의 설정 순서와 동일하다.
초기 상태로서, 도 17의 (Ｂ)에 도시된 바와 같이, 신호 처리부(53)는 영역에 포함된 화소(101) 각각을 수광 센서(3)로부터 멀리 떨어질수록 더 밝게 되는(그라데이션에 의해 더 밝아짐) 계조로 발광시킨다.
도 17의 (Ｃ) 내지 (Ｈ)와, 도 12의 (Ｃ) 내지 (Ｈ)를 비교해서 알 수 있는 바와 같이, 제2 예의 후속 처리는 제1 예의 처리와 동일하다. 따라서, 제2 예에서는, 제1 예와 마찬가지로, 도 14 내지 도 16에 도시된 흐름도를 따른 처리를 그대로 적용할 수 있다.
[본 실시예의 버닝 보정 제어의 제3 예]
본 실시예에 따른 버닝 보정 제어의 제3 예에 대해서 설명한다.
제1 예와 제2 예에서 설명한 바와 같이, 본 실시예에 따른 버닝 보정 제어에서는, 초기 상태로서, 영역에 포함된 화소(101)를 발광시켰을 경우에 얻어지는 수광 센서(3)의 수광 신호의 값에 기초하여, 오프셋 데이터가 생성된다. 오프셋 데이터의 값과 수광 데이터의 값과의 차로부터, 주목 화소의 휘도값이 산출된다. 수광 데이터는 제1 예 및 제2 예에 한정되지 않는다. 이런 차는 단지 수광 데이터로부터 산출되어야 한다. 제1 예와 제2 예에서는, 도 13에 도시된 바와 같이, 오프셋 데이터의 값보다도 낮은 값을 갖는 수광 데이터가 채용되었다. 한편, 제3 예에서는, 오프셋 데이터의 값보다도 높은 값을 갖는 수광 데이터가 채용된다.
도 18은 본 실시예에 따른 버닝 보정 제어 방법의 제3 예를 설명하는 도면이다.
도 18의 (Ａ) 내지 (Ｈ)에는, 5×5개의 화소(101)를 포함하는 영역이 도시되 어 있다. 이 영역의 중심에는, 수광 센서(3)가 배치되어 있다. 도 18에서, 화소(101)를 나타내는 블록 내의 패턴들에서 해칭 패턴 중의 연한 패턴은 일정한 제1 계조에서 주목 화소 P가 발광하고 있음을 나타낸다. 해칭 패턴 중의 짙은 패턴은 일정한 제2 계조에서 주목 화소 P가 발광하고 있음을 나타낸다. 제2 계조는 제1 계조보다 어두운 계조이다. 도 18의 제1 계조와 제2 계조는 다른 도면의 제1 계조와 제2 계조와 항상 동일한 것은 아니라는 점에 주목해야 한다.
제3 예에서의 주목 화소 P의 설정 순서는 도 18의 (Ａ)에 도시되어 있다. 주목 화소 P의 설정 순서 자체는 도 12의 (Ａ)에 도시된 제1 예 및 도 17의 (Ａ)에 도시된 제2 예의 주목 화소 P의 설정 순서와 동일하다.
초기 상태로서, 도 18의 (Ｂ)에 도시된 바와 같이, 신호 처리부(53)는 영역에 포함된 화소(101)를 소정의 계조에서 균일하게 발광시킨다. 제3 예에서의 화소(101)의 균일한 계조는 도 12의 (Ｂ)에 도시된 제1 예의 초기 상태의 경우와 비교해서 적절히 어두운 계조이다. 이는, 제1 예에서 주목 화소 P를 소광시키거나, 또는 주목 화소 P를 초기 상태보다 어둡게 발광시킨 데 반하여, 제3 예에서는 주목 화소 P를 초기 상태보다 밝게 발광시키기 때문이다.
구체적으로, 초기 상태 후에, 도 18의 (Ｃ) 내지 (Ｈ)에 도시된 바와 같이, 신호 처리부(53)는 영역에 포함된 25개(5×5개)의 화소(101)를 1개씩, 상술한 순서대로 주목 화소 P로서 순차적으로 설정한다. 신호 처리부(53)는 주목 화소 P로서 설정된 화소(101)만을 초기 상태의 소정의 계조보다 밝은 계조에서 순차적으로 발광시킨다. 즉, 주목 화소 Ｐ 외의 24개의 화소(101)는 초기 상태의 소정의 계조에 서 발광을 유지한다.
도 18의 (Ｃ) 내지 (Ｈ)와, 도 12 또는 도 17의 (Ｃ) 내지 (Ｈ)를 비교해서 알 수 있는 바와 같이, 제3 예의 후속 처리는 제1 예 및 제2 예의 처리와 동일하다. 하지만, 제3 예에서는, 신호 처리부(53)가 주목 화소 P로 설정된 화소(101)만을 초기 상태의 소정의 계조보다 밝은 계조에서 순차적으로 발광시킨다.
이런 방식으로, 도 18의 (Ｂ)에 도시된 초기 상태에서, 영역에 포함된 모든 화소(101)가 소정의 계조에서 균일하게 발광한다. 따라서, 초기 상태의 수광 센서(3)의 출력 전압(수광 신호의 전압)은 전체 화소 광 적산량을 나타낸다. 도 18의 (Ｃ) 내지 (Ｈ)에 도시된 바와 같이, 주목 화소 P만을 초기 상태의 소정의 계조보다 밝은 계조에서 발광시키면, 수광 센서(3)의 출력 전압(수광 신호의 전압)이 전체 화소 광 적산량보다, 주목 화소 P의 발광량(주목 화소 P의 발광 휘도)만큼 높아진다. 따라서, 주목 화소 P만을 초기 상태의 소정의 계조보다 밝은 계조에서 발광시킨 주목 화소 발광 상태의 수광 센서(3)의 수광 신호와, 초기 상태의 수광 센서(3)의 수광 신호와의 차를 산출하면, 주목 화소 P의 발광 휘도가 얻어진다.
따라서, 제3 예에서는, 초기 상태(도 18의 (Ｂ)에 도시된 상태)의 수광 센서(3)의 수광 신호를 증폭하고, 이 수광 신호를 A/D 변환시킨 결과로서 얻어지는 디지털 데이터가 오프셋 데이터로서 메모리(61)에 미리 저장된다. 이 경우, 오프셋 데이터의 값은, 아날로그 신호로 환산하면 (A/D 변환 전의 상태에서는), 예를 들어 도 19에 도시된 값이다.
도 19는 본 실시예에 따른 버닝 보정 제어 방법의 제3 예에서 주목 화소의 휘도값의 산출 방법을 설명하는 그래프이다. 도 19에서, 종축은 수광 센서(3)의 증폭된 수광 신호의 전압을 나타내고, 횡축은 수광 센서(3)로부터 소정 방향의 거리(단위는 화소수)를 나타낸다.
주목 화소 발광 상태의 수광 센서(3)의 수광 신호를 증폭하고, 이 수광 신호를 A/D 변환시킨 결과로서 얻어지는 디지털 데이터, 즉 수광 데이터의 아날로그 신호 등가값(A/D 변환 전의 상태의 값)은, 도 19에 도시된 바와 같다. 도 19에 도시된 바와 같이, 수광 데이터의 아날로그 신호 등가값은 오프셋 데이터의 값보다, 주목 화소 P가 초기 상태의 소정의 계조보다 밝은 계조에서 발광한 양(주목 화소 P의 발광 휘도)만큼 높아진다. 따라서, 신호 처리부(53)는 수광 데이터의 값으로부터 오프셋 데이터의 값을 차감함으로써, 주목 화소 P의 휘도값을 산출할 수 있다.
도 19에서, 주목 화소 P가 수광 센서(3)에 가까울수록 수광 데이터의 값이 커진다. 이는 도 9를 참조하여 설명한 바와 같이 화소(101)의 발광 휘도 자체는 동일해도, 주목 화소 P로서 설정된 화소(101)가 수광 센서(3)에 가까울수록, 수광 센서(3)가 감지하는 수광량이 커지기 때문이다.
주목해야 할 점은, 제1 예와 마찬가지로, 주목 화소 발광 상태의 수광 센서(3)의 출력 전압(수광 신호의 전압)으로서, 수광 센서(3)와 주목 화소 P 사이의 거리 에 관계없이, 일정한 값 이상의 값이 확보된다는 점, 즉 제3 예에서는, 적어도 오프셋 데이터의 값 이상의 값이 확보된다는 점이다. 이는 수광 센서(3)가 통상적으로 주목 화소 P와 수광 센서(3) 사이의 거리에 관계없이, 일정한 속도 이상의 응답 속도로 수광 신호를 출력할 수 있다는 것을 의미한다. 따라서, 버닝 보정 시스템 전체의 처리 시간을 종래의 것과 종합적으로 비교해 보면, 처리 시간의 단축을 도모할 수 있다. 즉, 제3 예에서는, 제1 및 제2 예와 마찬가지로, 상술한 문제점을 해결할 수 있다.
[본 실시예에 따른 버닝 보정 제어 방법의 제3 예가 적용된 초기 데이터 취득 처리]
도 20은 표시 장치(1)가 실행하는 처리에서 본 실시예에 따른 버닝 보정 제어 방법의 제3 예를 실현하기 위한 초기 데이터 취득 처리의 일례를 설명하는 흐름도이다.
도 20에 도시된 일례의 초기 데이터 취득 처리는, 예를 들어, ＥＬ 패널(2)의 구획된 영역 각각에 대해 병렬로 실행된다. 즉, 도 20에 도시된 초기 데이터 취득 처리는 각 수광 센서(3)에 대해 병렬로 실행된다.
도 20과 도 14를 비교해서 용이하게 알 수 있는 바와 같이, 도 20에 도시된 예의 초기 데이터 취득 처리의 일련의 흐름은, 도 14에 도시된 예의 초기 데이터 취득 처리의 일련의 흐름과 기본적으로 동일하다. 따라서, 도 20에 도시된 예의 초기 데이터 취득 처리에서는, 도 14에 도시된 예의 초기 데이터 취득 처리와 상이한 처리에 대해서만 이하에 설명한다.
최초의 스텝 S61에서, 오프셋 값 취득 처리가 도 14에 도시된 스텝 S1의 처리와 동일하게 실행된다. 스텝 S61의 처리, 도 15에 도시된 오프셋 값 취득 처리가 실행된다. 하지만, 도 15에 도시된 스텝 S21의 처리에서 "소정의 계조"는, 상술한 바와 같이, 도 14에 도시된 예의 스텝 S1로서의 오프셋 값 취득 처리의 경우 보다도, 도 20에 도시된 예의 스텝 S61로서의 오프셋 값 취득 처리의 경우에 더 어두운 계조가 된다.
따라서, 도 14에 도시된 예의 스텝 S3의 처리로서 "주목 화소를 소광시킨다"라는 처리를 채용했던 것에 반하여, 도 20에 도시된 예의 스텝 S63의 처리로서 "주목 화소를 소정의 계조에서 발광시킨다"라는 처리를 채용하였다. 도 20에 도시된 예의 스텝 S61로서 오프셋 값 취득 처리에서, 스텝 S63의 "소정의 계조"는 도 15에 도시된 스텝 S21의 "소정의 계조"보다 밝은 계조이다.
도 14에 도시된 예의 스텝 S7의 처리로서 "오프셋 데이터의 값과 수광 데이터의 값과의 차를 산출함으로써, 주목 화소의 휘도값을 산출한다(도 13 참조)"라는 처리를 채용하였다. 한편, 도 20에 도시된 예의 스텝 S67의 처리로서 "수광 데이터의 값과 오프셋 데이터의 값과의 차를 산출함으로써, 주목 화소의 휘도값을 산출한다(도 19 참조)"라는 처리를 채용하였다.
[본 실시예에 따른 버닝 보정 제어 방법의 제3 예가 적용된 보정 데이터 취득 처리]
도 21은 도 20에 도시된 초기 데이터 취득 처리를 행하고 나서 소정 기간이 경과된 뒤에 실행되는 보정 데이터 취득 처리의 일례를 설명하는 흐름도이다. 도 20에 도시된 초기 데이터 취득 처리와 마찬가지로, 보정 데이터 취득 처리는 ＥＬ 패널(2)의 구획된 영역 각각에 대해 병렬로 실행된다.
도 21과 도 16을 비교해서 용이하게 알 수 있는 바와 같이, 도 21에 도시된 예의 보정 데이터 취득 처리의 일련의 흐름은, 도 16에 도시된 예의 보정 데이터 취득 처리의 일련의 흐름과 기본적으로 동일하다. 따라서, 도 21에 도시된 예의 보정 데이터 취득 처리에서는, 도 16에 도시된 예의 보정 데이터 취득 처리와 상이한 처리에 대해서만 설명한다.
도 16에 도시된 스텝 S41의 처리와 동일하게, 오프셋 값 취득 처리가 스텝 S81에서 실행된다. 스텝 S81의 처리로서, 도 15에 도시된 오프셋 값 취득 처리가 실행된다. 하지만, 도 15에 도시된 스텝 S21에서의 "소정의 계조"는, 상술한 바와 같이, 도 16에 도시된 예의 스텝 S41로서의 오프셋 값 취득 처리의 경우보다도, 도 21에 도시된 예의 스텝 S81로서의 오프셋 값 취득 처리의 경우에 더 어두운 계조가 된다.
즉, 오프셋 값 취득 처리의 스텝 S21에서의 "소정의 계조"는, 화소(101)가 실제로 발생한 휘도의 계조라고 하는 점에서, 화소(101)가 열화하기 때문에, 도 20에 도시된 초기 데이터 취득 처리와 도 21에 도시된 보정 데이터 취득 처리와 상이하다. 하지만, 화소(101)에 부여되는 목표의 계조라고 하는 점에서, 오프셋 값 취득 처리의 스텝 S21에서의 "소정의 계조"로서, 도 20에 도시된 초기 데이터 취득 처리와 도 21에 도시된 보정 데이터 취득 처리와 동일한 계조를 채용하였다.
따라서, 도 16에 도시된 예의 스텝 S43의 처리로서 "주목 화소를 소광시킨다"라는 처리를 채용했던 것에 반하여, 도 21에 도시된 예의 스텝 S83의 처리로서 "주목 화소를 소정의 계조에서 발광시킨다"라는 처리를 채용하였다.
스텝 S83에서의 "소정의 계조"는, 도 20에 도시된 예의 스텝 S61로서의 오프셋 값 취득 처리에서, 도 15에 도시된 스텝 S21에서의 "소정의 계조"보다 밝은 계 조이다.
즉, 스텝 S83에서의 "소정의 계조"는, 주목 화소 P로서 설정되는 화소(101)가 열화하기 때문에, 도 20에 도시된 초기 데이터 취득 처리의 스텝 S63에서의 "소정의 계조"와는 상이한 계조가 된다. 하지만, 주목 화소 P에 부여되는 목표의 계조라고 하는 점에서, 스텝 S83에서의 "소정의 계조"로서, 도 20에 도시된 초기 데이터 취득 처리의 스텝 S63에서의 "소정의 계조"와 동일한 계조를 채용하였다.
도 16에 도시된 예의 스텝 S47의 처리로서 "오프셋 데이터의 값과 수광 데이터의 값과의 차를 산출함으로써, 주목 화소의 휘도값을 산출한다(도 13 참조)"라는 처리를 채용하였다. 한편, 도 21에 도시된 예의 스텝 S87의 처리로서 "수광 데이터의 값과 오프셋 데이터의 값과의 차를 산출함으로써, 주목 화소의 휘도값을 산출한다(도 19 참조)"라는 처리를 채용하였다.
[본 실시예에 따른 버닝 보정 제어의 제4 예]
본 실시예에 따른 버닝 보정 제어의 제4 예에 대해서 설명한다.
도 18을 참조하여 설명한 제3 예에서는, 초기 상태(도 18의 (Ｂ)에 도시된 상태)에서, 영역에 포함된 화소(101)의 발광 휘도(보다 정확하게는, 화소(101)의 열화 정도가 다르기 때문에, 목표 휘도값)가 동일한 계조로 균일하게 설정되었다. 하지만, 본 실시예에 따른 버닝 보정 제어(후술하는 제5 예는 제외함)에서는, 오프셋 데이터의 값과, 수광 데이터의 값과의 차로부터, 주목 화소의 휘도값이 산출된다. 따라서, 오프셋 데이터의 값은 제3 예에 한정되지 않는다. 이런 차는 단지 오프셋 데이터의 값으로부터 산출되어야 한다. 제3 예에서는, 초기 상태에서 동일 한 계조로 발광하는 화소(101)가 영역에 포함된 모든 화소(101)이다. 하지만, 초기 상태에서 동일한 계조로 발광하는 화소(101)의 개수는 제3 예에 한정되지 않으며, 결정된 화소(101)가 발광하는 한, 임의의 개수일 수 있다. 제4 예에서는, 초기 상태에서, 영역에 포함된 화소(101) 중에서 소정의 일부의 화소(101)만이 동일한 계조에서 발광한다. 구체적으로, 예를 들어, 제4 예의 초기 상태는 도 22의 (Ｂ)에 도시된 바와 같다.
도 22는 본 실시예에 따른 버닝 보정 제어 방법의 제4 예를 설명하는 도면이다.
도 22의 (Ａ) 내지 (Ｈ)에는, 5×5개의 화소(101)를 포함하는 영역이 도시되어 있다. 이 영역의 중심에는, 수광 센서(3)가 배치되어 있다. 도 22에서, 화소(101)를 나타내는 블록 내의 패턴들에서 해칭 패턴 중의 연한 패턴(도 22에서 가장 연한 패턴)은, 일정한 제1 계조에서 주목 화소 P가 발광하고 있음을 나타낸다. 해칭 패턴 중의 짙은 패턴(도 22에서 가장 연한 패턴보다 짙은 패턴)은, 일정한 제2 계조에서 주목 화소 P가 발광하고 있음을 나타낸다. 제2 계조는 제1 계조보다 어두운 계조이다. 우측 해칭 패턴(도 22에서 가장 짙은 패턴)은, 주목 화소 P를 소광시키고 있음을 나타낸다. 도 22에 도시된 제1 계조와 제2 계조는 다른 도면의 제1 계조와 제2 계조와 항상 동일한 것은 아니라는 점에 주목해야 한다.
제4 예에서, 신호 처리부(53)는 영역에 포함된 화소(101) 중 일부를 발광시킨 다음, 버닝 보정 제어를 행한다. 따라서, 제4 예에서는, 수광 센서(3)의 수광 강도를 증가시킬 수 있고, 수광 센서(3)의 수광 시간을 단축시킬 수 있으며, 즉 수 광 센서(3)의 응답 속도를 증가시킬 수 있다.
도 22의 (Ａ)에는, 제4 예에서의 주목 화소 P의 설정 순서가 도시되어 있다. 주목 화소 P의 설정 순서 자체는 도 18의 (Ａ)에 도시된 제3 예 등의 주목 화소 P의 설정 순서와 동일하다.
초기 상태로서, 도 22의 (Ｂ)에 도시된 바와 같이, 신호 처리부(53)는 영역에 포함된 화소(101) 중 일부의 화소(101)(도 22의 (Ｂ)에 도시된 예에서는, 하측의 3개 행에 배치되어 있는 화소(101)) 각각을 일정한 계조에서 발광시킨다.
도 22의 (Ｃ) 내지 (Ｈ)와, 도 18의 (Ｃ) 내지 (Ｈ)를 비교해서 알 수 있는 바와 같이, 제4 예의 후속 처리는 제3 예의 처리와 동일하다. 따라서, 제4 예에 대해서도, 제3 예와 마찬가지로, 도 20, 도 21, 및 도 15에 도시된 흐름도에 따른 처리를 그대로 적용할 수 있다.
[본 실시예에 따른 버닝 보정 제어의 제5 예]
본 실시예에 따른 버닝 보정 제어의 제5 예에 대해서 설명한다. 상술한 본 실시예에 따른 버닝 보정 제어의 제1 내지 제4 예에서는, 오프셋 데이터의 값과 수광 데이터의 값과의 차로부터, 주목 화소의 휘도값이 산출된다. 오프셋 데이터의 값은, 초기 상태에서 영역에 포함된 화소(101) 중 적어도 일부를 발광시켰을 때에 얻어지는 수광 센서(3)의 수광 신호에 대응하는 값이다. 이런 초기 상태를 설정하는 목적은 수광 센서(3)의 응답 속도를 증가시키기 위함이다. 이 목적을 달성하기 위해, 오프셋 데이터가 필요하다. 하지만, 주목 화소 P의 버닝 보정의 정밀도의 관점에서, 오프셋 데이터가 존재하면, 오프셋 데이터로 인해 정밀도가 저하한다. 이는 또한 도 23a 및 도 23b를 참조하여 하기에 설명된다.
도 23a 및 도 23b는 수광 센서(3)의 수광 신호(아날로그 신호)의 최대 전압과, 아날로그 신호가 디지털화되었을 경우에 얻어지는 계조수 간의 관계에 대한 그래프이다. 구체적으로는, 도 23a는 본 실시예에 따른 버닝 보정 제어의 제3 예를 적용했을 경우의 그래프이다. 도 23b는 본 실시예에 따른 버닝 보정 제어의 제5 예를 적용했을 경우의 그래프이다. 도 23a 및 도 23b에서, 종축은 수광 센서(3)의 수광 신호의 아날로그 신호의 최대 전압을 나타내고, 횡축은 수광 센서(3)로부터 소정 방향의 거리(단위는 화소수)를 나타낸다.
도 23a에 도시된 바와 같이, 수광 센서(3)로부터 화소수 0만큼 이격된 화소(101)가 주목 화소 P로서 설정된 경우, 수광 센서(3)의 수광 신호의 전압 ＶＬ은 10이라고 가정한다. 또한, 초기 상태의 수광 센서(3)의 수광 신호의 전압 Ｖｏｆｆ은 1이라고 가정한다. 즉, 전압 Ｖｏｆｆ에 대응하는 디지털 데이터의 값이 오프셋 데이터의 값이다. 따라서, 수광 센서(3)의 수광 신호(아날로그 신호)의 전압 ＶＬ과 전압 Ｖｏｆｆ와의 차분 전압 Ｖｐ=9이, 주목 화소 P의 휘도값에 상당하는 아날로그 전압이다. 전압 10을 갖는 아날로그 신호가, 8비트의 256계조의 디지털 데이터로 변환된다고 가정한다. 이 경우, 8비트의 230계조의 디지털 데이터로 변환되는 차분 전압 Ｖｐ을 갖는 아날로그 신호가, 주목 화소 P의 휘도 데이터에 상당한다. 따라서, 이 경우의 주목 화소 P의 버닝 보정의 정밀도는 256계조의 정밀도(0.4%의 보정 정밀도)보다 낮은 230계조의 정밀도(약 0.45%의 정밀도)이다.
따라서, 제5 예에서는, 수광 센서(3)의 수광 신호(아날로그 신호)의 단계에서, 아날로그 전압으로부터 오프셋에 상당하는 아날로그 전압의 차가 산출된다. 차분 전압을 갖는 아날로그 신호는 적절하게 증폭된 뒤에, A/D 변환이 실시된다. 예를 들어, 도 23a 및 도 23b에 도시된 예에서는, 수광 센서(3)의 수광 신호(아날로그 신호)의 전압 ＶＬ과 전압 Ｖｏｆｆ와의 차분 전압 Ｖｐ=9을 갖는 아날로그 신호가 생성된다. 아날로그 신호는 10/9로 증폭된 뒤에, A/D 변환이 실시된다. 그 후, 도 23b에 도시된 바와 같이, 아날로그 신호는 8비트의 256계조의 디지털 데이터로 변환된다. 제5 예에서는, 이런 디지털 데이터가 주목 화소 P의 휘도 데이터로 사용된다. 그 결과, 주목 화소 P의 버닝 보정의 정밀도를 256계조의 정밀도, 즉 0.4%의 보정 정밀도인 최대 정밀도로 설정할 수 있다.
[버닝 보정 제어의 제5 예를 실행하기 위해서 필요한 표시 장치(1)의 기능 구성예]
도 24는 버닝 보정 제어의 제5 예를 실행하기 위해서 필요한 표시 장치(1)의 기능 구성예의 기능 블록도이다. 도 24에서, 도 7에 도시된 구성요소에 대응하는 구성요소는 동일한 참조 부호로 표기하였다. 이 구성요소에 대한 설명은 적절히 생략한다.
도 24에 도시된 예에서, 제어부(5)는 또한 도 7에 도시된 예의 구성의 아날로그 차분 회로(81)를 포함한다.
[아날로그 차분 회로(81)의 구성예와 동작 예]
도 25는 아날로그 차분 회로(81)의 구성예에 대한 도면이다.
아날로그 차분 회로(81)는 스위칭 소자로서 3개의 트랜지스터 Tr1 내지 Tr3( 이하, 스위치 Tr1 내지 Tr3이라고 함), 및 2개의 캐패시터 C1, C2를 포함한다. 구체적으로, 아날로그 차분 회로(81)의 입력 단자 IN과 출력 단자 OUT 사이에는 스위치 Tr1이 접속된다. 스위치 Tr2과 스위치 Tr3의 직렬 접속 회로에서, 스위치 Tr2측의 단부는 출력 단자 OUT와 접속되며, 스위치 Tr3측의 단부는 접지(GND) 된다. 캐패시터 C1과 캐패시터 C2의 직렬 접속 회로에서, 캐패시터 C2측의 단부는 출력 단자 OUT와 접속되며, 캐패시터 C1측의 단부는 수광 센서(3)의 수광 소자 LD의 전위 Vcc의 선과 접속된다. 스위치 Tr2와 캐패시터 C2는, 출력 단자 OUT와 접속되어 있는 단부와는 반대측의 단부(동일 전압 Va가 인가되는 단부)에 접속된다. 그 결과, 동일 전압 Vb이 반대측의 단부에 인가된다. 입력 단자 IN은 수광 센서(3)의 수광 소자 LD와 저항 R 사이에 접속된다.
도 26, 도 27, 및 도 28은 이러한 구성을 갖는 아날로그 차분 회로(81)의 동작 예를 설명하는 도면이다.
버닝 보정 제어 전체의 처리 흐름은 도 18에 도시된 제3 예의 버닝 보정 제어 전체의 처리 흐름과 기본적으로 동일하다.
최초에, 초기 상태로서, 도 18의 (Ｂ)에 도시된 바와 같이, 신호 처리부(53)는 영역에 포함된 화소(101)를 소정의 계조에서 균일하게 발광시킨다. 이때, 아날로그 차분 회로(81)는 도 26에 도시된 바와 같이 스위치 Tr1, Tr2를 턴온하고, 스위치 Tr3을 턴오프한다. 이 경우, 수광 센서(3)의 수광 신호에 기초하는 전하는 스위치 Tr1, Tr2을 통하여 캐패시터 C1에 기입된다. 캐패시터 C1과 캐패시터 C2 사이의 전압 Vb은 수광 센서(3)를 흐르는 전류 I1과 저항 R의 곱(product), 즉 Vb=I1×R이다. I1×R을 V1으로 기술하면, Vb는 초기 상태에서 V1과 동일하다. 이 전압 V1이 오프셋 데이터의 값에 대응하는 아날로그 전압 값(이하, 오프셋 아날로그 전압 값이라 함)이다.
초기 상태 후에, 도 18의 (Ｃ)에 도시된 주목 화소 P(제1행×제1열의 화소(101))의 발광이 개시되기 전에, 아날로그 차분 회로(81)는 도 27에 도시된 바와 같이 스위치 Tr1을 온 상태로 유지시키고, 스위치 Tr2를 온 상태로부터 오프 상태로 천이시키고, 스위치 Tr3을 오프 상태로 유지시킨다.
그 후, 신호 처리부(53)는 도 18의 (Ｃ)에 도시된 바와 같이 주목 화소 P로서 화소(101)만을 초기 상태의 소정의 계조보다 밝은 계조에서 발광시킨다. 이 경우, 수광 센서(3)의 수광 신호에 기초하는 전하는 스위치 Tr1을 통하여 캐패시터 C2에 기입된다. 캐패시터 C2의 출력 단자 OUT측의 전압 Va는 수광 센서(3)를 흐르는 전류 I2과 저항 R의 곱, 즉 Va=I2×R이다. I2×R을 V2로 표현하면, 이 시점에서, Va는 V2와 동일하다. 이 전압 V2는 수광 신호의 아날로그 전압 값, 즉 수광 데이터의 값에 대응하는 아날로그 전압이다. 캐패시터 C1, C2의 용량이 동일하다고 가정하면, Vb=(V2-V1)/2가 된다. 즉, 전압 Vb는 수광 신호의 아날로그 전압 값과 오프셋 아날로그 전압 값과의 아날로그 차분의 전압 값(정확하게는, 1/2의 전압 값)이 된다.
따라서, 아날로그 차분 회로(81)는 도 28에 도시된 바와 같이 스위치 Tr1을 온 상태로부터 오프 상태로 천이시키고, 스위치 Tr3을 오프 상태로부터 온 상태로 천이시킨다. 그 후, 전압 Vb는 GND 레벨까지 떨어진다. 결과적으로, Va=(V2-V1)/2가 된다. 따라서, 이 전압 (V2-V1)/2, 즉 수광 신호의 아날로그 전압 값과 오프셋 아날로그 전압 값과의 아날로그 차분의 전압 Va=(V2-V1)/2를 갖는 신호(이하, 아날로그 차분 신호라고 함)가, 아날로그 차분 회로(81)의 출력 단자 OUT로부터 출력된다.
[본 실시예에 따른 버닝 보정 제어 방법의 제5 예가 적용된 초기 데이터 취득 처리]
도 29는 표시 장치(1)가 실행하는 처리에서 본 실시예에 따른 버닝 보정 제어 방법의 제5 예를 실현하기 위한 초기 데이터 취득 처리의 일례를 설명하는 흐름도이다.
도 29에 도시된 예의 초기 데이터 취득 처리는, 예를 들어 ＥＬ 패널(2)의 구획된 영역 각각에 대해 병렬로 실행된다. 즉, 도 29에 도시된 초기 데이터 취득 처리는 각 수광 센서(3)에 대해 병렬로 실행된다.
도 29와 도 20을 비교해서 용이하게 알 수 있는 바와 같이, 도 29에 도시된 예의 초기 데이터 취득 처리의 일련의 흐름은 도 20에 도시된 예의 초기 데이터 취득 처리의 일련의 흐름과 유사하다. 따라서, 도 29에 도시된 예의 초기 데이터 취득 처리에서는, 도 20에 도시된 예의 초기 데이터 취득 처리와 상이한 처리에 대해서만 설명한다.
최초의 스텝 S101에서, 도 20에 도시된 스텝 S61의 오프셋 값 취득 처리 대신에, 아날로그 차분 회로(81)의 오프셋 값을 유지하기 위한 일련의 처리가 실행된 다. 이하, 이러한 처리를 오프셋 값 유지 처리라고 한다.
도 30은 스텝 S101의 오프셋 값 유지 처리의 상세예를 설명하는 흐름도이다.
도 30과 도 15를 비교해서 용이하게 알 수 있는 바와 같이, 도 30에 도시된 예의 스텝 S121과 S122의 처리는 도 15에 도시된 오프셋 값 취득 처리의 스텝 S21과 S22의 처리와 동일하다. 따라서, 이 처리에 대한 설명은 생략한다.
스텝 S123에서, 아날로그 차분 회로(81)는 오프셋 전압 값을 유지한다. 스텝 S123의 처리로서, 도 26 및 도 27을 참조하여 설명한 처리가 실행된다. 오프셋 값 유지 처리가 종료하면, 즉 도 29에 도시된 스텝 S101의 처리가 종료하면, 처리는 스텝 S102로 진행한다.
스텝 S102 내지 S104의 처리는 도 20에 도시된 스텝 S62 내지 S64의 처리와 동일하다. 따라서, 이 처리에 대한 설명은 생략한다.
스텝 S105에서, 아날로그 차분 회로(81)는 아날로그 수광 신호의 전압 값과 오프셋 전압 값과의 차분을 산출하고, 아날로그 차분 신호를 출력한다.
스텝 S106에서, 증폭부(51)는 아날로그 차분 신호를 소정의 증폭률에서 증폭하여, 이 차분 신호를 A/D 변환부(52)에 공급한다.
스텝 S107에서, A/D 변환부(52)는 증폭된 아날로그 차분 신호를, 디지털 신호인 휘도 데이터로 변환하여(도 23b 참조), 이 휘도 데이터를 신호 처리부(53)에 공급한다.
도 29에 도시된 예에서는, 스텝 S105의 처리에서, 아날로그 신호의 단계의 차분 처리가 행해진다. 따라서, 도 20에 도시된 예의 스텝 S67의 처리와 같은 디 지털 데이터의 단계의 차분 처리는 불필요하다.
스텝 S108에서, 신호 처리부(53)는 메모리(61)로 하여금 휘도 데이터를 초기 데이터로서 저장하게 한다.
스텝 S109에서, 신호 처리부(53)는 영역에 포함된 모든 화소(101)에 대해서 휘도 데이터를 취득했는지를 판정한다. 스텝 S109에서, 영역에 포함된 모든 화소(101)에 대해서 아직 휘도 데이터를 취득하지 않은 것으로 판정되면, 처리는 스텝 S101로 복귀되고, 스텝 S101 내지 S109의 처리의 루프 처리가 반복된다. 구체적으로, 영역에 포함된 화소(101) 각각이 순차적으로 주목 화소 P로 설정되어, 이런 루프 처리가 반복하여 실행됨으로써, 영역에 포함된 전체 화소(101)의 초기 데이터가 취득되어 메모리(61)에 저장된다.
결과적으로, 스텝 S109에서, 영역에 포함된 모든 화소(101)에 대해서 휘도 데이터를 취득했다고 판정된다. 초기 데이터 취득 처리는 종료한다.
[본 실시예에 따른 버닝 보정 제어 방법의 제5 예가 적용된 보정 데이터 취득 처리]
도 31은 도 29에 도시된 초기 데이터 처리를 행하고 나서 소정 기간이 경과된 뒤에 실행되는 보정 데이터 취득 처리의 일례를 설명하는 흐름도이다. 보정 데이터 취득 처리는 도 29에 도시된 초기 데이터 취득 처리와 마찬가지로 ＥＬ 패널(2)의 구획된 영역 각각에 대해 병렬로 실행된다.
스텝 S141 내지 S147의 처리는 상술한 도 29에 도시된 스텝 S101 내지 S107의 처리와 동일하다. 따라서, 이 처리에 대한 설명은 생략한다. 스텝 S148 내지 S150의 처리는 도 16에 도시된 스텝 S48 내지 S50의 처리와 동일하다. 따라서, 이 처리에 대한 설명은 생략한다.
스텝 S151에서, 신호 처리부(53)는 영역에 포함된 모든 화소(101)에 대해서 보정 데이터를 취득했는지를 판정한다. 스텝 S151에서, 영역에 포함된 모든 화소(101)에 대해서 아직 보정 데이터를 취득하지 않은 것으로 판정되면, 처리는 스텝 S141로 복귀되고, 스텝 S141 내지 S151의 처리의 루프 처리가 반복된다. 구체적으로, 영역에 포함된 화소(101) 각각이 순차적으로 주목 화소로 설정되어, 이런 루프 처리가 반복하여 실행됨으로써, 영역에 포함된 전체 화소(101)의 보정 데이터가 취득되어 메모리(61)에 저장된다.
결과적으로, 스텝 S151에서, 영역에 포함된 모든 화소(101)에 대해서 보정 데이터를 취득했다고 판정된다. 보정 데이터 취득 처리는 종료한다.
[본 실시예의 적용]
본 발명의 실시예들은 상술한 실시예에 한정되는 것이 아니다. 다양한 수정이 본 발명의 요지를 일탈하지 않는 범위 내에서 가능하다.
예를 들어, 상술한 화소(101)의 패턴 구조는 유기 EL(Electro　Luminescent) 디바이스를 포함한 자발광 패널 외에, FED(Field　Emission　Display) 등의 그 밖의 자발광 패널에 채용될 수 있다.
도 4를 참조하여 설명한 바와 같이, 화소(101)는 2개의 트랜지스터(샘플링 트랜지스터(31)와 구동 트랜지스터(32)) 및 1개의 캐패시터(저장 용량(33))를 포함한다. 하지만, 다른 회로 구성을 채용할 수도 있다.
화소(101)의 다른 회로 구성으로서, 예를 들어, 2개의 트랜지스터와 1개의 캐패시터를 포함하는 구성(이하, 2Ｔｒ/1C 화소 회로라고 함) 외에, 하기에 설명된 회로 구성을 채용할 수 있다. 이 회로 구성은 제1 내지 제3 트랜지스터를 부가하여 5개의 트랜지스터와 1개의 캐패시터를 포함하는 구성(이하, 5Ｔｒ/1C 화소 회로라고 함)이다. 5Ｔｒ/1C 화소 회로를 채용한 화소(101)에서는, 수평 셀렉터(103)로부터 영상 신호선 ＤＴＬ10을 통해서 샘플링 트랜지스터(31)에 공급되는 신호 전위가 Ｖｓｉｇ로 고정된다. 그 결과, 샘플링 트랜지스터(31)는 신호 전위 Ｖｓｉｇ의 공급을 구동 트랜지스터(32)에 스위칭하는 기능으로서 동작한다. 전원선 ＤＳＬ10을 통해서 구동 트랜지스터(32)에 공급되는 전위가 제1 전위 Ｖｃｃ로 고정된다. 부가된 제1 트랜지스터는 제1 전위 Ｖｃｃ의 공급을 구동 트랜지스터(32)에 스위칭한다. 제2 트랜지스터는 제2 전위 Ｖｓｓ의 공급을 구동 트랜지스터(32)에 스위칭한다. 제3 트랜지스터는 기준 전위 Ｖｏｆ의 공급을 구동 트랜지스터(32)에 스위칭한다.
화소(101)의 다른 회로 구성으로서, 2Ｔｒ/1C 화소 회로와 5Ｔｒ/1C 화소 회로의 중간적인 회로 구성을 채용할 수도 있다. 이 회로 구성은 4개의 트랜지스터와 1개의 캐패시터를 포함하는 구성(4Ｔｒ/1C 화소 회로)과 3개의 트랜지스터와 1개의 캐패시터를 포함하는 구성(3Ｔｒ/1C 화소 회로)이다. 4Ｔｒ/1C 화소 회로 및 3Ｔｒ/1C 화소 회로로서, 예를 들어, 수평 셀렉터(103)로부터 샘플링 트랜지스터(31)에 공급되는 신호 전위를 Ｖｓｉｇ과 Ｖｏｆｓ에서 펄스화하는 구성을 채용할 수 있다. 즉, 제3 트랜지스터, 또는 제2 트랜지스터와 제3 트랜지스터 양쪽을 생략한 구성을 채용할 수 있다.
2Ｔｒ/1C 화소 회로, 3Ｔｒ/1C 화소 회로, 4Ｔｒ/1C 화소 회로 또는 5Ｔｒ/1C 화소 회로에서, 유기 발광 성분의 용량 성분을 보충하기 위해, 발광 소자(34)의 애노드와 캐소드간에 보조 용량을 추가할 수 있다.
본 명세서에 있어서, 흐름도에 기술된 스텝은 기재된 순서에 따라 시계열적으로 행해지는 처리는 물론, 반드시 시계열적으로 처리되지 않더라도, 병렬적 혹은 개별적으로 실행되는 처리도 포함한다.
본 발명은 도 1에 도시된 표시 장치(1)에 적용될 수 있을 뿐만 아니라, 각종 표시 장치에도 적용될 수 있다. 또한, 본 발명이 적용되는 표시 장치는 각종 전자 기기에 입력되거나 또는 각종 전자 기기 내에서 생성된 영상 신호를 화상 혹은 영상으로서 표시하는 디스플레이에 적용될 수 있다. 각종 전자 기기의 예는, 디지털 스틸 카메라 및 디지털 비디오 카메라, 노트북 퍼스널 컴퓨터, 셀룰러 폰, 텔레비전 수상기를 포함한다. 이런 표시 장치가 적용된 전자 기기의 예를 하기에 설명한다.
예를 들어, 본 발명은 전자 기기의 일례인 텔레비전 수상기에 적용될 수 있다. 텔레비전 수상기는 프론트 패널 및 필터 유리를 포함하는 영상 표시 화면을 포함한다. 텔레비전 수상기는 본 실시예에 따른 표시 장치를 영상 표시 화면에 사용함으로써 제작된다.
예를 들어, 본 발명은 전자 기기의 일례인 노트북 퍼스널 컴퓨터에 적용될 수 있다. 노트북 퍼스널 컴퓨터에서는, 본체가 문자 등을 입력할 때 조작되는 키 보드를 포함한다. 본체의 본체 커버는 화상을 표시하는 표시부를 포함한다. 노트북 퍼스널 컴퓨터는 본 실시예에 따른 표시 장치를 표시부에 사용함으로써 제작된다.
예를 들어, 본 발명은 전자 기기의 일례인 휴대 단말 장치에 적용될 수 있다. 휴대 단말 장치는 상부 하우징과 하부 하우징을 포함한다. 휴대 단말 장치의 상태로서, 2개의 하우징을 개방한 상태와, 2개의 하우징을 폐쇄한 상태가 존재한다. 휴대 단말 장치는 상측 하우징과 하측 하우징 외에, 연결부(힌지부), 디스플레이, 서브 디스플레이, 픽처 라이트(picture light), 및 카메라를 포함한다. 휴대 단말 장치는 본 실시예에 따른 표시 장치를 디스플레이와 서브 디스플레이에 사용함으로써 제작된다.
예를 들어, 본 발명은 전자 기기의 일례인 디지털 비디오 카메라에 적용될 수 있다. 디지털 비디오 카메라는 본체부, 전방을 향한 측면에 피사체 촬영 렌즈, 촬영의 개시/중지 스위치, 및 모니터를 포함한다. 디지털 비디오 카메라는 본 실시예에 따른 표시 장치를 모니터에 사용함으로써 제작된다.
본 출원은 2008년 11월 17일자로 일본 특허청에 출원된 일본 우선권 특허 출원 JP 2008-293286에 개시된 것과 관련된 대상을 포함하며, 그 전체 내용은 참조로서 본원에 포함된다.
본 분야의 숙련자는, 각종 수정, 결합, 부분-결합, 및 변경이 첨부된 청구항들 또는 그 등가물의 범위 내에 있는 한, 설계 요건 및 다른 요소에 따라 행해질 수 있음을 이해해야 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성예의 블록도.
도 2는 도 1에 도시된 표시 장치의 ＥＬ 패널의 구성예의 블록도.
도 3은 도 2에 도시된 ＥＬ 패널에 포함되는 화소가 발광하는 색 배열의 도면.
도 4는 도 2에 도시된 ＥＬ 패널에 포함되는 화소의 상세한 회로 구성의 블록도.
도 5는 도 2에 도시된 ＥＬ 패널에 포함되는 화소의 동작의 일례를 설명하는 타이밍차트.
도 6은 도 2에 도시된 ＥＬ 패널에 포함되는 화소의 동작의 다른 예를 설명하는 타이밍차트.
도 7은 도 1에 도시된 표시 장치의 기능 구성예이며, 버닝 보정 제어를 실행하기 위해 필요한 표시 장치의 기능 블록도.
도 8a 및 도 8b는 수광 센서(3)로부터의 거리와 수광 센서(3)의 출력 전압 간의 관계의 예의 그래프.
도 9는 수광 센서(3)의 출력 전압과, 수광 센서(3)와 화소(101) 사이의 거리 간의 의존성 관계의 그래프.
도 10은 수광 센서(3)의 수광 시간과 수광 전류 간의 관계의 그래프.
도 11은 종래의 버닝 보정 제어를 설명하는 도면.
도 12는 본 실시예에 따른 버닝 보정 제어 방법의 제1 예를 설명하는 도면.
도 13은 본 실시예에 따른 버닝 보정 제어 방법의 제1 예에서 주목 화소의 휘도값의 산출 방법을 설명하는 그래프.
도 14는 본 실시예에 따른 버닝 보정 제어 방법의 제1 예를 실현하기 위한 초기 데이터 취득 처리의 일례를 설명하는 흐름도.
도 15는 본 실시예에 따른 오프셋 값 취득 처리의 일례를 설명하는 흐름도.
도 16은 도 14에 도시된 초기 데이터 취득 처리를 행하고 나서 소정 기간이 경과된 뒤에 실행되는 보정 데이터 취득 처리의 일례를 설명하는 흐름도.
도 17은 본 실시예에 따른 버닝 보정 제어 방법의 제2 예를 설명하는 도면.
도 18은 본 실시예에 따른 버닝 보정 제어 방법의 제3 예를 설명하는 도면.
도 19는 본 실시예에 따른 버닝 보정 제어 방법의 제3 예에서 주목 화소의 휘도값의 산출 방법을 설명하는 그래프.
도 20은 본 실시예에 따른 버닝 보정 제어 방법의 제3 예를 실현하기 위한 초기 데이터 취득 처리의 일례를 설명하는 흐름도.
도 21은 도 20에 도시된 초기 데이터 취득 처리를 행하고 나서 소정 기간이 경과된 뒤에 실행되는 보정 데이터 취득 처리의 일례를 설명하는 흐름도.
도 22는 본 실시예에 따른 버닝 보정 제어 방법의 제4 예를 설명하는 도면.
도 23a 및 도 23b는 수광 센서(3)의 수광 신호(아날로그 신호)의 최대 전압과, 그 아날로그 신호가 디지털화되었을 때에 얻어지는 계조수 간의 관계의 그래프.
도 24는 버닝 보정 제어의 제5 예를 실행하기 위해 필요한 표시 장치(1)의 기능 구성예의 기능 블록도.
도 25는 아날로그 차분 회로(81)의 구성예의 도면.
도 26은 아날로그 차분 회로(81)의 동작 예를 설명하는 도면.
도 27은 아날로그 차분 회로(81)의 동작 예를 설명하는 도면.
도 28은 아날로그 차분 회로(81)의 동작 예를 설명하는 도면.
도 29는 본 실시예에 따른 버닝 보정 제어 방법의 제5 예를 실현하기 위한 초기 데이터 취득 처리의 일례를 설명하는 흐름도.
도 30은 오프셋 값 유지 처리의 상세예를 설명하는 흐름도.
도 31은 도 29에 도시된 초기 데이터 처리를 행하고 나서 소정 기간이 경과된 뒤에 실행되는 보정 데이터 취득 처리의 일례를 설명하는 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 표시 장치
2　: ＥＬ 패널
3 : 수광 센서
5 : 제어부
31 : 샘플링 트랜지스터
32 : 구동 트랜지스터
33 : 저장 용량
34 : 발광 소자
51 : 증폭부
52　: A/D 변환부
53 : 신호 처리부
61 : 메모리

Claims (21)

  1. 표시 장치로서,
    영상 신호에 따라 발광하는 복수의 화소가 복수의 영역으로 구획되어 있는 패널과;
    상기 영역 각각에 배치되어 발광 휘도에 따라 수광 신호를 출력하는 수광 센서와;
    상기 수광 신호에 대한 처리를 행하는 신호 처리 수단
    을 포함하고,
    상기 영역은,
    적어도 1개의 화소를 포함하는 제1 화소 그룹과;
    상기 제1 화소 그룹 외의 복수의 화소를 포함하는 제2 화소 그룹
    을 포함하고,
    상기 신호 처리 수단은, 상기 제1 화소 그룹과 상기 제2 화소 그룹을 소정의 발광 휘도에서 발광하게 할 때에 얻어지는 수광 신호를 오프셋 값으로서 설정하고, 상기 제2 화소 그룹을 상기 소정의 발광 휘도에서 발광하게 하고, 상기 제1 화소 그룹의 발광 휘도를 변경할 때에 얻어지는 수광 신호를 수광값으로서 설정하며,
    상기 오프셋 값과 상기 수광값의 산술 연산(arithmetic operation)에 따른 산술 신호를 출력하는 산술 수단과;
    상기 산술 신호에 따라 디지털 데이터를 출력하는 변환 수단과;
    상기 디지털 데이터에 따라 상기 영상 신호를 보정하여, 보정된 상기 영상 신호를 상기 제1 화소 그룹에 공급하는 보정 수단
    을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 오프셋 값은 상기 제1 화소 그룹과 상기 제2 화소 그룹을 소정의 계조에서 균일하게 발광시킬 때에 얻어지는 수광 신호인, 표시 장치.
  3. 제1항에 있어서,
    상기 제2 화소 그룹은 상기 영역 내의 상기 제1 화소 그룹 외의 다른 모든 화소를 포함하는, 표시 장치.
  4. 제1항에 있어서,
    상기 제2 화소 그룹은 상기 영역 내의 상기 제1 화소 그룹 외의 다른 화소의 일부를 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 수광값은 상기 제2 화소 그룹의 발광 휘도를 유지하고 상기 제1 화소 그룹의 발광 휘도를 감소시킬 때에 얻어지는 수광 신호인, 표시 장치.
  6. 제1항에 있어서,
    상기 수광값은 상기 제2 화소 그룹의 발광 휘도를 유지하고 상기 제1 화소 그룹의 발광 휘도를 증가시킬 때에 얻어지는 수광 신호인, 표시 장치.
  7. 제1항에 있어서,
    상기 화소는 자발광 소자를 통해 발광하는, 표시 장치.
  8. 제1항에 있어서,
    상기 변환 수단은 A/D 변환 처리를 행하는, 표시 장치.
  9. 제1항에 있어서,
    상기 산술 연산은 차(difference)를 계산하는 처리인, 표시 장치.
  10. 제1항에 있어서,
    상기 수광 센서는 수광 소자 및 저항을 포함하고,
    상기 산술 수단은 제1 스위치, 제2 스위치, 제3 스위치, 제1 캐패시터, 및 제2 캐패시터를 포함하고,
    상기 제1 스위치는 상기 산술 수단의 입력 단자와 출력 단자 사이에 접속되고,
    상기 제2 스위치는 상기 출력 단자와 상기 제3 스위치 사이에 접속되고,
    상기 제3 스위치는 상기 제2 스위치와 제1 전원선 사이에 접속되고,
    상기 제1 캐패시터는 상기 제2 캐패시터와 제2 전원선 사이에 접속되고,
    상기 제2 캐패시터는 상기 제1 캐패시터와 상기 출력 단자 사이에 접속되고,
    상기 제2 스위치와 상기 제3 스위치 사이의 부분은 상기 제1 캐패시터와 상기 제2 캐패시터 사이에 접속되고,
    상기 입력 단자는 상기 수광 센서의 상기 수광 소자와 상기 저항 사이에 접속되는, 표시 장치.
  11. 제10항에 있어서,
    상기 산술 수단은, 상기 제1 스위치가 온(on)이고 상기 제2 스위치가 온(on)이고 상기 제3 스위치가 오프(off)인 상태에서는, 상기 제1 화소 그룹과 상기 제2 화소 그룹을 소정의 발광 휘도에서 발광하게 하고, 상기 제1 스위치가 온이고 상기 제2 스위치가 오프이고 상기 제3 스위치가 오프인 상태에서는, 상기 제2 화소 그룹을 상기 소정의 발광 휘도에서 발광하게 하고 상기 제1 화소 그룹의 발광 휘도를 변경하며, 상기 제1 스위치를 턴오프하고, 상기 제2 스위치를 턴오프하고, 상기 제3 스위치를 턴온하고, 상기 디지털 데이터를 상기 산술 신호로서 출력하는, 표시 장치.
  12. 표시 장치로서,
    영상 신호에 따라 발광하는 복수의 화소가 복수의 영역으로 구획되어 있는 패널과;
    상기 영역 각각에 배치되어 발광 휘도에 따라 수광 신호를 출력하는 수광 센서와;
    상기 수광 신호에 대한 처리를 행하는 신호 처리 수단
    을 포함하고,
    상기 영역은,
    적어도 1개의 화소를 포함하는 제1 화소 그룹과;
    상기 제1 화소 그룹 외의 복수의 화소를 포함하는 제2 화소 그룹
    을 포함하고,
    상기 신호 처리 수단은, 제1 신호 전위를 상기 제1 화소 그룹과 상기 제2 화소 그룹에 공급할 때에 얻어지는 수광 신호를 오프셋 값으로서 설정하고, 상기 제1 신호 전위를 상기 제2 화소 그룹에 공급하고 제2 신호 전위를 상기 제1 화소 그룹에 공급할 때에 얻어지는 수광 신호를 수광값으로서 설정하며,
    상기 오프셋 값과 상기 수광값의 산술 연산에 따른 산술 신호를 출력하는 산술 수단과;
    상기 산술 신호에 따라 디지털 데이터를 출력하는 변환 수단과;
    상기 디지털 데이터에 따라 상기 영상 신호를 보정하여, 보정된 상기 영상 신호를 상기 제1 화소 그룹에 공급하는 보정 수단
    을 포함하는, 표시 장치.
  13. 제12항에 있어서,
    상기 제2 화소 그룹은 상기 영역 내의 상기 제1 화소 그룹 외의 다른 모든 화소를 포함하는, 표시 장치.
  14. 제12항에 있어서,
    상기 제2 화소 그룹은 상기 영역 내의 상기 제1 화소 그룹 외의 다른 화소의 일부를 포함하는, 표시 장치.
  15. 제12항에 있어서,
    상기 제2 신호 전위는 상기 제1 신호 전위보다 높은, 표시 장치.
  16. 제12항에 있어서,
    상기 제2 신호 전위는 상기 제1 신호 전위보다 낮은, 표시 장치.
  17. 제12항에 있어서,
    상기 화소는 자발광 소자를 통해 발광하는, 표시 장치.
  18. 제12항에 있어서,
    상기 변환 수단은 A/D 변환 처리를 행하는, 표시 장치.
  19. 제12항에 있어서,
    상기 산술 연산은 차(difference)를 계산하는 처리인, 표시 장치.
  20. 표시 장치로서,
    영상 신호에 따라 발광하는 복수의 화소가 복수의 영역으로 구획되어 있는 패널과;
    상기 영역 각각에 배치되어 발광 휘도에 따라 수광 신호를 출력하는 수광 센서와;
    상기 수광 신호에 대한 처리를 행하도록 구성된 신호 처리부
    를 포함하고,
    상기 영역은,
    적어도 1개의 화소를 포함하는 제1 화소 그룹과;
    상기 제1 화소 그룹 외의 복수의 화소를 포함하는 제2 화소 그룹
    을 포함하고,
    상기 신호 처리부는, 상기 제1 화소 그룹과 상기 제2 화소 그룹을 소정의 발광 휘도에서 발광하게 할 때에 얻어지는 수광 신호를 오프셋 값으로서 설정하고, 상기 제2 화소 그룹을 상기 소정의 발광 휘도에서 발광하게 하고, 상기 제1 화소 그룹의 발광 휘도를 변경할 때에 얻어지는 수광 신호를 수광값으로서 설정하며,
    상기 오프셋 값과 상기 수광값의 산술 연산에 따른 산술 신호를 출력하도록 구성된 산술부와;
    상기 산술 신호에 따라 디지털 데이터를 출력하도록 구성된 변환부와;
    상기 디지털 데이터에 따라 상기 영상 신호를 보정하여, 보정된 상기 영상 신호를 상기 제1 화소 그룹에 공급하도록 구성된 보정부
    를 포함하는, 표시 장치.
  21. 표시 장치로서,
    영상 신호에 따라 발광하는 복수의 화소가 복수의 영역으로 구획되어 있는 패널과;
    상기 영역 각각에 배치되어 발광 휘도에 따라 수광 신호를 출력하는 수광 센서와;
    상기 수광 신호에 대한 처리를 행하도록 구성된 신호 처리부
    를 포함하고,
    상기 영역은,
    적어도 1개의 화소를 포함하는 제1 화소 그룹과;
    상기 제1 화소 그룹 외의 복수의 화소를 포함하는 제2 화소 그룹
    을 포함하고,
    상기 신호 처리부는, 제1 신호 전위를 상기 제1 화소 그룹과 상기 제2 화소 그룹에 공급할 때에 얻어지는 수광 신호를 오프셋 값으로서 설정하고, 상기 제1 신호 전위를 상기 제2 화소 그룹에 공급하고 제2 신호 전위를 상기 제1 화소 그룹에 공급할 때에 얻어지는 수광 신호를 수광값으로서 설정하며,
    상기 오프셋 값과 상기 수광값의 산술 연산에 따른 산술 신호를 출력하도록 구성된 산술부와;
    상기 산술 신호에 따라 디지털 데이터를 출력하도록 구성된 변환부와;
    상기 디지털 데이터에 따라 상기 영상 신호를 보정하여, 보정된 상기 영상 신호를 상기 제1 화소 그룹에 공급하도록 구성된 보정부
    를 포함하는, 표시 장치.
KR1020090110795A 2008-11-17 2009-11-17 표시 장치 KR101573941B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008293286A JP5239773B2 (ja) 2008-11-17 2008-11-17 表示装置
JPJP-P-2008-293286 2008-11-17

Publications (2)

Publication Number Publication Date
KR20100055347A KR20100055347A (ko) 2010-05-26
KR101573941B1 true KR101573941B1 (ko) 2015-12-02

Family

ID=42171739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110795A KR101573941B1 (ko) 2008-11-17 2009-11-17 표시 장치

Country Status (5)

Country Link
US (1) US10986304B2 (ko)
JP (1) JP5239773B2 (ko)
KR (1) KR101573941B1 (ko)
CN (1) CN101739941B (ko)
TW (1) TWI444969B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5228823B2 (ja) * 2008-11-17 2013-07-03 ソニー株式会社 表示装置
TWI444958B (zh) 2011-09-29 2014-07-11 E Ink Holdings Inc 偵測電路
US9286859B2 (en) 2011-11-25 2016-03-15 Mitsubishi Electric Corporation Brightness measurement method and brightness adjustment device for display elements
JP6150658B2 (ja) * 2013-08-05 2017-06-21 キヤノン株式会社 発光装置、その制御方法、及び画像表示装置
CN111261683A (zh) * 2020-01-22 2020-06-09 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092028A (ja) 2003-09-19 2005-04-07 Casio Comput Co Ltd 表示駆動装置及び表示装置並びにその駆動制御方法
JP2006058352A (ja) 2004-08-17 2006-03-02 Casio Comput Co Ltd 表示装置及びその駆動制御方法
JP2008216874A (ja) 2007-03-07 2008-09-18 Hitachi Displays Ltd 有機ｅｌ表示装置
JP2008270091A (ja) 2007-04-24 2008-11-06 Harison Toshiba Lighting Corp バックライト装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US7088052B2 (en) * 2001-09-07 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the same
JP4151263B2 (ja) * 2001-12-05 2008-09-17 ソニー株式会社 表示装置
JP3956347B2 (ja) * 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
US7876294B2 (en) * 2002-03-05 2011-01-25 Nec Corporation Image display and its control method
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP4195337B2 (ja) 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
US20040222954A1 (en) * 2003-04-07 2004-11-11 Lueder Ernst H. Methods and apparatus for a display
JP2005107059A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 表示装置
KR101080350B1 (ko) * 2004-04-07 2011-11-04 삼성전자주식회사 표시 장치 및 그 구동 방법
CN100474388C (zh) * 2005-03-24 2009-04-01 索尼株式会社 显示装置和显示方法
JP2007214053A (ja) * 2006-02-10 2007-08-23 Sharp Corp 光源モジュール、光源システム及び液晶表示装置
JP5079384B2 (ja) * 2006-05-15 2012-11-21 株式会社ジャパンディスプレイウェスト 表示装置および電子機器
US8446394B2 (en) * 2006-06-16 2013-05-21 Visam Development L.L.C. Pixel circuits and methods for driving pixels
JP2008176115A (ja) * 2007-01-19 2008-07-31 Sony Corp 表示装置、制御演算装置、表示駆動方法
JP5228823B2 (ja) * 2008-11-17 2013-07-03 ソニー株式会社 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092028A (ja) 2003-09-19 2005-04-07 Casio Comput Co Ltd 表示駆動装置及び表示装置並びにその駆動制御方法
JP2006058352A (ja) 2004-08-17 2006-03-02 Casio Comput Co Ltd 表示装置及びその駆動制御方法
JP2008216874A (ja) 2007-03-07 2008-09-18 Hitachi Displays Ltd 有機ｅｌ表示装置
JP2008270091A (ja) 2007-04-24 2008-11-06 Harison Toshiba Lighting Corp バックライト装置

Also Published As

Publication number Publication date
CN101739941B (zh) 2012-12-05
US10986304B2 (en) 2021-04-20
TW201033972A (en) 2010-09-16
JP5239773B2 (ja) 2013-07-17
JP2010122277A (ja) 2010-06-03
KR20100055347A (ko) 2010-05-26
CN101739941A (zh) 2010-06-16
TWI444969B (zh) 2014-07-11
US20100123837A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
JP4935979B2 (ja) 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法
US8847935B2 (en) Display device and electronic product having light sensors in plural pixel regions
JP4470955B2 (ja) 表示装置及びその駆動方法
US8723847B2 (en) Display device and electronic product
US9208721B2 (en) Organic EL display apparatus and method of fabricating organic EL display apparatus
JP4770906B2 (ja) 表示装置
US8212798B2 (en) Display device and electronic product
TW201030713A (en) Display device, method of driving display device, and electronic apparatus
JP2009180765A (ja) 表示駆動装置、表示装置及びその駆動方法
JP2008122848A (ja) 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP2010266492A (ja) 画素回路、表示装置、画素回路の駆動方法
JP2010243736A (ja) 表示装置
US8564581B2 (en) Organic electroluminescent device having a light-receiving sensor for data correction
KR101573941B1 (ko) 표시 장치
JP5540556B2 (ja) 表示装置及びその駆動方法
JP5716292B2 (ja) 表示装置、電子機器、表示装置の駆動方法
JP2010039176A (ja) 画像表示装置及び画像表示装置の駆動方法
KR101562033B1 (ko) 표시 장치
JP5403322B2 (ja) 表示装置
JP2008046157A (ja) 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法
JP2010096907A (ja) 表示装置
JP2010139788A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 4