KR101572695B1 - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR101572695B1
KR101572695B1 KR1020090107115A KR20090107115A KR101572695B1 KR 101572695 B1 KR101572695 B1 KR 101572695B1 KR 1020090107115 A KR1020090107115 A KR 1020090107115A KR 20090107115 A KR20090107115 A KR 20090107115A KR 101572695 B1 KR101572695 B1 KR 101572695B1
Authority
KR
South Korea
Prior art keywords
signal
period
video signal
pixel
display
Prior art date
Application number
KR1020090107115A
Other languages
English (en)
Other versions
KR20100051572A (ko
Inventor
쥰이찌 야마시따
가쯔히데 우찌노
Original Assignee
가부시키가이샤 제이올레드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이올레드 filed Critical 가부시키가이샤 제이올레드
Publication of KR20100051572A publication Critical patent/KR20100051572A/ko
Application granted granted Critical
Publication of KR101572695B1 publication Critical patent/KR101572695B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명에 따른 표시 장치는, 화면부와, 구동부와, 신호 처리부를 포함하고, 상기 화면부는 행 형태의 주사선과, 열 형태의 신호선과, 행렬 형상의 화소 회로와, 광 센서를 포함하고, 상기 구동부는 상기 주사선에 제어 신호를 공급하는 스캐너와, 상기 신호선에 영상 신호를 공급하는 드라이버를 포함하고, 상기 화소 회로는 상기 영상 신호에 따라서 발광하고, 상기 광 센서는 상기 발광에 따라서 휘도 신호를 출력하고, 상기 신호 처리부는 상기 휘도 신호에 따라 상기 영상 신호를 보정하여, 상기 드라이버에 공급한다.
표시 장치, 화면부, 구동부, 신호 처리부, 휘도 신호

Description

표시 장치 및 전자 기기{DISPLAY DEVICE AND ELECTRONIC PRODUCT}
본 발명은 화소마다 배열된 발광 소자를 전류 구동하여 화상을 표시하는 표시 장치에 관한 것이다. 또한, 본 발명은 이러한 표시 장치를 이용한 전자 기기에 관한 것이다. 상세하게는, 본 발명은 각 화소 회로내에 제공된 절연 게이트형 전계 효과 트랜지스터에 의해 유기 EL 소자 등의 발광 소자에 통전하는 전류량을 제어하는, 소위 액티브 매트릭스형의 표시 장치의 구동 방식에 관한 것이다.
표시 장치, 예를 들어 액정 디스플레이에서는, 다수의 화소를 매트릭스상으로 배열하고, 표시하려는 화상 정보에 따라서 화소마다 입사광의 투과 강도 및 반사 강도를 제어함으로써 화상을 표시한다. 이것은, 유기 EL 소자를 화소에 이용한 유기 EL 디스플레이에 있어서도 마찬가지이지만, 액정 화소와 다르게 유기 EL 소자는 자발광 소자이다. 이에 따라, 유기 EL 디스플레이는 액정 디스플레이와 비교하여, 예를 들어 화상의 시인성이 보다 높고, 백라이트가 불필요하고, 응답 속도가 보다 높다는 등의 이점을 갖는다. 추가로, 각 발광 소자의 휘도 레벨(계조)은 각 소자에 흐르는 전류값에 의해서 제어가능하며, 유기 EL 디스플레이는, 소위 전류 제어형에 속한다는 점에서, 전압 제어형에 속하는 액정 디스플레이와는 크게 다르 다.
유기 EL 디스플레이는, 액정 디스플레이와 마찬가지로, 그 구동 시스템으로서 패시브 매트릭스 방식과 액티브 매트릭스 방식을 갖는다. 전자는 구조가 단순하지만, 대형 고정밀도의 디스플레이의 실현이 곤란하다는 문제가 있기 때문에, 현재는 액티브 매트릭스 방식이 널리 개발되고 있다. 이 방식에서는, 각 화소 회로 내부의 발광 소자에 흐르는 전류를, 화소 회로 내부에 제공한 능동 소자(일반적으로는 박막 트랜지스터, TFT)에 의해 제어하며, 이하의 특허문헌에 기재되어 있다.
[특허문헌 1]: 일본특허 공개 제2003-255856호
[특허문헌 2]: 일본특허 공개 제2003-271095호
[특허문헌 3]: 일본특허 공개 제2004-133240호
[특허문헌 4]: 일본특허 공개 제2004-029791호
[특허문헌 5]: 일본특허 공개 제2004-093682호
[특허문헌 6]: 일본특허 공개 제2006-215213호
종래의 표시 장치는 기본적으로 화면부와 구동부를 포함하고 있다. 화면부는, 행 형태의 주사선과, 열 형태의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 형상의 화소를 갖고 있다. 구동부는 화면부의 주변에 배치되고, 각 주사선에 제어 신호를 순차적으로 공급하는 스캐너와, 각 신호선에 영상 신호를 공급하는 드라이버를 포함하고 있다. 화면부의 각 화소는, 대응하는 주사선으로부터 공급된 제어 신호에 따라서 선택되었을 때, 대응하는 신호선으로부터 영상 신호를 취입하고, 취입된 영상 신호에 따라서 발광한다.
각 화소는 발광 소자로서 예를 들어 유기 EL 디바이스를 포함하고 있다. 이 발광 소자에서는, 시간의 경과에 따라 전류/휘도 특성이 열화하는 경향이 있다. 이에 따라서, 유기 EL 디스플레이의 화소의 휘도는 시간의 경과와 더불어 저하하여 간다는 문제가 있다. 휘도 저하의 정도는, 각 화소의 누적 발광 시간에 의존하고 있다. 화면 상에서 각 화소의 누적 발광 시간이 상이한 경우, 휘도 불균일성이 발생하고, "번-인(burn-in)"이라고 불리는 화질 불량이 발생할 우려가 있다.
상술한 바를 감안하면, 화소의 휘도 저하를 보상가능한 표시 장치를 제공하는 것이 요망된다.
본 발명의 일 실시형태에 따르면, 화면부와, 구동부와, 신호 처리부를 포함하는 표시 장치가 제공된다. 상기 화면부는 행 형태의 주사선과, 열 형태의 신호 선과, 행렬 형상의 화소 회로와, 광 센서를 포함한다. 상기 구동부는 상기 주사선에 제어 신호를 공급하는 스캐너와 상기 신호선에 영상 신호를 공급하는 드라이버를 포함한다. 상기 화소 회로는 상기 영상 신호에 따라서 발광한다. 상기 광 센서는 상기 발광에 따라서 휘도 신호를 출력한다. 상기 신호 처리부는 상기 휘도 신호에 따라 상기 영상 신호를 보정하여, 상기 드라이버에 공급한다.
바람직하게는 상기 신호 처리부는, 상기 화면부에 영상을 표시하는 표시 기간 중에는 표시용 영상 신호를 공급하고, 상기 화면부에 영상을 표시하지 않는 검출 기간 중에는 검출용 영상 신호를 공급한다. 상기 신호 처리부는, 각 프레임에서 상기 검출용 영상 신호를 공급하고, 검출 대상이 되는 화소 회로만이 발광하도록 만든다. 상기 신호 처리부는, 제1 기간 중에 상기 광센서로부터 출력되는 제1 휘도 신호와, 상기 제1 기간 이후의 제2 기간 중에 상기 광센서로부터 출력되는 제2 휘도 신호를 비교하고, 그 비교 결과에 따라서 영상 신호를 보정하고 이 영상 신호를 상기 드라이버에 공급한다. 상기 광센서는 복수의 검출 기간에 걸쳐서 시분할적으로 상기 휘도 신호를 출력한다. 상기 검출 기간에 있어서의 상기 광 센서에 의한 수광량은, 상기 표시 기간에 있어서의 상기 광 센서에 의한 수광량보다 많다. 상기 신호 처리부는 표시용 영상 신호의 최대 레벨보다도, 검출용 영상 신호의 레벨을 크게 한다. 상기 구동부는, 1 프레임에서 상기 화소 회로가 발광하고 있는 발광 기간의 비율을 조정하여, 상기 표시 기간에 있어서의 발광 기간의 비율보다도 상기 검출 기간에 있어서의 발광 기간의 비율을 크게 한다.
본 발명의 실시형태에 따르면, 신호 처리부는 광센서로부터 출력된 휘도 신호에 따라 영상 신호를 보정하고 또한 보정된 영상 신호를 구동부의 드라이버에 공급하고 있다. 이러한 구성에 의해, 화소의 휘도 열화를 영상 신호의 보정에 의해 보상하는 것이 가능하므로, 종래 문제가 되어 있었던 "번-인"과 같은 화질 불량을 방지할 수 있다.
특히, 본 발명의 실시형태에서는, 광센서는 각 화소의 발광 휘도를 검출해서 대응하는 휘도 신호를 출력하고 있다. 개개의 화소마다 발광 휘도를 검출하고 있기 때문에, 화면상에서 국소적인 휘도 불균일이 나타날 경우에도, 화소 단위로 영상 신호의 보정을 행함으로써, 국소적인 휘도 불균일을 보정할 수 있다.
이하, 바람직한 실시형태(이하의 설명에서는 실시형태라고 함)에 대하여 설명한다. 설명은 이하의 순서로 한다.
제1 실시형태
제2 실시형태
제3 실시형태
제4 실시형태
제5 실시형태
제6 실시형태
응용 형태
(제1 실시 형태)
[패널의 전체 구성]
도 1은 본 발명의 일 실시형태에 따른 표시 장치의 주요부가 되는 패널을 도시하는 전체 구성도이다. 도 1에 도시하는 바와 같이, 본 표시 장치는 화소 어레이부(1)(화면부)와, 화소 어레이부(1)를 구동하는 구동부를 포함하고 있다. 화소 어레이부(1)는, 행 형태의 주사선(WS)과, 열 형태의 신호선(SL)과, 양자가 교차하는 부분에 배치된 행렬 형상의 화소(2)와, 각 화소(2)의 각 행에 대응하여 배치된 급전선(전원 라인)(VL)을 갖고 있다. 본 실시형태에서는, 각 화소(2)에 RGB 삼원색의 어느 하나가 할당되어 있고, 컬러 표시가 가능하다. 그러나, 본 발명은 이에 한정되는 것이 아니고 단색 표시 디바이스도 포함한다. 구동부는, 각 주사선(WS)에 순차적으로 제어 신호를 공급하여 화소(2)를 행 단위로 선-순차 주사하는 라이트 스캐너(4)와, 이 선-순차 주사에 대응하도록 각 급전선(VL)에 제1 전위와 제2 전위로 전환하는 전원 전압을 공급하는 전원 스캐너(6)와, 이 선-순차 주사에 대응하도록 열 형태의 신호선(SL)에 영상 신호가 되는 신호 전위와 기준 전위를 공급하는 수평 셀렉터(신호 드라이버)(3)를 포함하고 있다.
[화소의 회로 구성]
도 2는 도 1에 도시한 표시 장치에 포함된 화소(2)의 구체적인 구성 및 결선 관계를 도시하는 회로도이다. 도시한 바와 같이, 이 화소(2)는 유기 EL 디바이스 등으로 대표되는 발광 소자(EL)와, 샘플링 트랜지스터(Tr1)와, 드라이브 트랜지스터(Trd)와, 화소 용량(Cs)을 포함하고 있다. 샘플링 트랜지스터(Tr1)는, 그 제어 단부(게이트)가 대응하는 주사선(WS)에 접속하고, 한 쌍의 전류 단부(소스/드레인)의 한쪽이 대응하는 신호선(SL)에 접속하고, 다른 쪽이 드라이브 트랜지스터(Trd)의 제어 단부(게이트(G))에 접속한다. 드라이브 트랜지스터(Trd)는, 한 쌍의 전류 단부(소스/드레인)의 한쪽이 발광 소자(EL)에 접속하고, 다른 쪽이 대응하는 급전선(VL)에 접속하고 있다. 본 예에서는, 드라이브 트랜지스터(Trd)가 N 채널형이며, 그 드레인이 급전선(VL)에 접속하는 한편, 소스(S)가 출력 노드로서 발광 소자(EL)의 애노드에 접속하고 있다. 발광 소자(EL)의 캐소드는 소정의 캐소드 전위(Vcath)에 접속하고 있다. 화소 용량(Cs)은 드라이브 트랜지스터(Trd)의 한쪽의 전류 단부인 소스(S)와 제어 단부인 게이트(G) 사이에 접속하고 있다.
상기 구성에 있어서, 샘플링 트랜지스터(Tr1)는 주사선(WS)으로부터 공급된 제어 신호에 따라서 도통하게 되어, 신호선(SL)으로부터 공급된 신호 전위를 샘플링해서 화소 용량(Cs)에 유지한다. 드라이브 트랜지스터(Trd)는, 제1 전위(고 전위(Vdd))에 있는 급전선(VL)으로부터 전류의 공급을 받아, 화소 용량(Cs)에 유지된 신호 전위에 따라서 구동 전류가 발광 소자(EL)에 흐르도록 한다. 라이트 스캐너(4)는, 신호선(SL)이 신호 전위에 있는 시간대에 샘플링 트랜지스터(Tr1)를 도통 상태로 하기 위해서, 소정의 펄스폭을 갖는 제어 신호를 제어선(WS)에 출력함으로써, 화소 용량(Cs)에 신호 전위를 유지함과 동시에 드라이브 트랜지스터(Trd)의 이동도 μ에 대한 보정을 신호 전위에 더한다. 그 다음, 드라이브 트랜지스터(Trd)는 화소 용량(Cs)에 기입된 신호 전위(Vsig)에 대응하는 구동 전류를 발광 소자(EL)에 공급하고, 발광 동작에 들어간다.
화소 회로(2)는, 상술한 이동도 보정 기능에 더하여, 임계 전압 보정 기능도 포함하고 있다. 구체적으로는, 전원 스캐너(6)는 샘플링 트랜지스터(Tr1)가 신호 전위(Vsig)를 샘플링하기 전 제1 타이밍에서 급전선(VL)을 제1 전위(고 전위(Vdd))로부터 제2 전위(저 전위(Vss))로 전환한다. 라이트 스캐너(4)는, 역시 샘플링 트랜지스터(Tr1)가 신호 전위(Vsig)를 샘플링하기 전에, 제2 타이밍에서 샘플링 트랜지스터(Tr1)를 도통 상태로 하여 신호선(SL)으로부터 기준 전위(Vref)를 드라이브 트랜지스터(Trd)의 게이트(G)에 인가하는 동시에 드라이브 트랜지스터(Trd)의 소스(S)를 제2 전위(Vss)에 세트한다. 전원 스캐너(6)는 제2 타이밍 후의 제3 타이밍에서 급전선(VL)을 제2 전위(Vss)로부터 제1 전위(Vdd)로 전환하고, 드라이브 트랜지스터(Trd)의 임계 전압(Vth)에 상당하는 전압을 화소 용량(Cs)에 유지한다. 상기한 임계 전압 보정 기능에 따라서, 본 표시 장치는 화소에 따라서 변동되는 드라이브 트랜지스터(Trd)의 임계 전압(Vth)의 영향을 캔슬할 수 있다.
화소 회로(2)는 또한 부트스트랩 기능도 포함하고 있다. 즉, 라이트 스캐너(4)는 화소 용량(Cs)에 신호 전위(Vsig)가 유지된 단계에서 주사선(WS)에 대한 제어 신호의 인가를 해제하고, 샘플링 트랜지스터(Tr1)를 비도통 상태로 하여 드라이브 트랜지스터(Trd)의 게이트(G)를 신호선(SL)으로부터 전기적으로 컷오프함으로써, 드라이브 트랜지스터(Trd)의 소스(S)의 전위 변동에 게이트(G)의 전위가 연동하고, 게이트(G)와 소스(S) 사이의 전압(Vgs)을 일정하게 유지할 수 있다.
[타이밍 차트 1]
도 3은, 도 2에 도시한 화소 회로(2)의 동작을 설명하기 위한 타이밍 차트이 다. 도면에서는, 시간축을 공통으로 하여, 주사선(WS)의 전위 변화, 급전선(VL)의 전위 변화 및 신호선(SL)의 전위 변화를 나타내고 있다. 또한, 이들 전위 변화와 병행으로, 드라이브 트랜지스터의 게이트(G) 및 소스(S)의 전위 변화도 나타내어져 있다.
주사선(WS)에는, 샘플링 트랜지스터(Tr1)를 온으로 하기 위한 제어 신호 펄스가 인가된다. 이 제어 신호 펄스는 화소 어레이부의 선-순차 주사에 맞춰서 1 프레임(1f) 주기로 주사선(WS)에 인가된다. 이 제어 신호 펄스는 1 수평 주사 주기(1H) 중에 2 펄스를 포함하고 있다. 최초의 펄스를 제1 펄스(P1)라고 하고 후속의 펄스를 제2 펄스(P2)로 칭할 경우가 있다. 급전선(VL)은 역시 1 프레임 주기(1f) 중에 고 전위(Vdd)와 저전위(Vss) 사이에서 전환한다. 신호선(SL)에는 1 수평 주사 주기(1H) 중에 신호 전위(Vsig)와 기준 전위(Vref) 사이에서 전환하는 영상 신호를 공급하고 있다.
도 3의 타이밍 차트에 나타낸 바와 같이, 화소는 이전의 프레임의 발광 기간으로부터 당해 프레임의 비발광 기간으로 들어가고, 그 후 당해 프레임의 발광 기간으로 된다. 비발광 기간에서, 준비 동작, 임계 전압 보정 동작, 신호 기입 동작 및 이동도 보정 동작 등을 행한다.
이전 프레임의 발광 기간에서는, 급전선(VL)이 고전위(Vdd)에 있어, 드라이브 트랜지스터(Trd)가 구동 전류(Ids)를 발광 소자(EL)에 공급하고 있다. 구동 전류(Ids)는 고전위(Vdd)에 있는 급전선(VL)으로부터 드라이브 트랜지스터(Trd)를 통해서 발광 소자(EL)를 통과하여, 캐소드 라인으로 유입하고 있다.
계속해서, 당해 프레임의 비발광 기간에서, 타이밍(T1)에서 급전선(VL)을 고전위(Vdd)로부터 저전위(Vss)로 전환한다. 이에 따라서, 급전선(VL)은 (Vss)까지 방전되고, 또한 드라이브 트랜지스터(Trd)의 소스(S)는 (Vss)까지 하강한다. 이에 따라서, 발광 소자(EL)의 애노드 전위(즉, 드라이브 트랜지스터(Trd)의 소스 전위)는 역 바이어스 상태가 되므로, 구동 전류가 흐르지 않게 되어 소등된다. 또한, 드라이브 트랜지스터(Trd)의 소스(S)의 전위 강하에 연동하여 게이트(G)의 전위도 강하한다.
다음으로, 타이밍(T2)에서, 주사선(WS)을 저 레벨로부터 고 레벨로 전환함으로써, 샘플링 트랜지스터(Tr1)가 도통 상태가 된다. 이때, 신호선(SL)은 기준 전위(Vref)에 있다. 따라서, 드라이브 트랜지스터(Trd)의 게이트(G)의 전위는 도통한 샘플링 트랜지스터(Tr1)를 통해서 신호선(SL)의 기준 전위(Vref)가 된다. 이때, 드라이브 트랜지스터(Trd)의 소스(S)는 (Vref)보다도 충분히 낮은 전위(Vss)에 있다. 이와 같이 해서, 드라이브 트랜지스터(Trd)의 게이트(G)와 소스(S) 사이의 전압(Vgs)이 드라이브 트랜지스터(Trd)의 임계 전압(Vth)보다 커지도록 초기화된다. 타이밍(T1)으로부터 타이밍(T3)까지의 기간(T1∼T3)은 드라이브 트랜지스터(Trd)의 게이트(G)와 소스(S) 사이의 전압(Vgs)을 미리 (Vth) 이상으로 설정하는 준비 기간에 상당한다.
이후, 타이밍(T3)에서, 급전선(VL)이 저전위(Vss)로부터 고전위(Vdd)로 천이하고, 드라이브 트랜지스터(Trd)의 소스(S)의 전위가 상승을 개시한다. 이어서, 드라이브 트랜지스터(Trd)의 게이트(G)와 소스(S) 사이의 전압(Vgs)이 임계 전 압(Vth)이 될 때, 전류가 컷오프 된다. 이와 같이 해서, 드라이브 트랜지스터(Trd)의 임계 전압(Vth)에 상당하는 전압이 화소 용량(Cs)에 기입된다. 이것이 임계 전압 보정 동작이다. 이때, 전류가 오로지 화소 용량(Cs)측에 흘러들고, 발광 소자(EL)로는 흐르지 않도록 하기 위해서, 발광 소자(EL)가 컷오프 되도록 캐소드 전위(Vcath)를 설정해 둔다.
타이밍(T4)에서는, 주사선(WS)이 하이 레벨로부터 로우 레벨로 복귀된다. 환언하면, 주사선(WS)에 인가된 제1 펄스(P1)가 해제되어, 샘플링 트랜지스터는 오프 상태가 된다. 이상의 설명으로부터 명백해진 바와 같이, 제1 펄스(P1)는 임계 전압 보정 동작을 행하기 위해서, 샘플링 트랜지스터(Tr1)의 게이트에 인가된다.
이후, 신호선(SL)이 기준 전위(Vref)로부터 신호 전위(Vsig)로 전환된다. 계속해서, 타이밍(T5)에서 주사선(WS)이 다시 로우 레벨로부터 하이 레벨로 상승한다. 환언하면, 제2 펄스(P2)가 샘플링 트랜지스터(Tr1)의 게이트에 인가된다. 이에 따라서, 샘플링 트랜지스터(Tr1)는 다시 온 되고, 신호선(SL)으로부터 신호 전위(Vsig)를 샘플링한다. 따라서, 드라이브 트랜지스터(Trd)의 게이트(G)의 전위는 신호 전위(Vsig)가 된다. 여기서, 발광 소자(EL)는 시작에서 컷오프 상태(하이-임피던스 상태)에 있기 때문에, 드라이브 트랜지스터(Trd)의 드레인과 소스 사이에 흘러드는 전류는 오로지 화소 용량(Cs)과 발광 소자(EL)의 등가 용량으로 유입해 충전을 개시한다. 그 후, 샘플링 트랜지스터(Tr1)가 오프되는 타이밍(T6)까지, 드라이브 트랜지스터(Trd)의 소스(S)의 전위는 ΔV 만큼 상승한다. 이에 따라서, 영상 신호의 신호 전위(Vsig)가 (Vth)에 더해짐으로써 화소 용량(Cs)에 기입됨과 함 께, 이동도 보정용의 전압 ΔV이 화소 용량(Cs)에 유지된 전압으로부터 차감된다. 따라서, 타이밍(T5)으로부터 타이밍(T6)까지의 기간(T5∼T6)이 신호 기입 기간 및 이동도 보정 기간에 상당한다. 환언하면, 주사선(WS)에 제2 펄스(P2)가 인가되면, 신호 기입 동작 및 이동도 보정 동작이 행하여진다. 신호 기입 기간 및 이동도 보정 기간(T5∼T6)은 제2 펄스(P2)의 펄스폭과 동등하다. 즉, 제2 펄스(P2)의 펄스폭이 이동도 보정 기간을 규정하고 있다.
상술한 바와 같이, 신호 기입 기간(T5∼T6)에서는 신호 전위(Vsig)의 기입과 보정량 ΔV의 조정이 동시에 행해진다. (Vsig)이 높을수록 드라이브 트랜지스터(Trd)가 공급하는 전류(Ids)는 커지고, ΔV의 절대값도 커진다. 따라서, 발광 휘도 레벨에 대응하는 이동도 보정이 행해진다. (Vsig)을 일정하게 한 경우, 드라이브 트랜지스터(Trd)의 이동도 μ가 클수록 ΔV의 절대값이 커진다. 환언하면, 이동도 μ가 클수록 화소 용량(Cs)에 대한 부 귀환량 ΔV이 커지므로, 각 화소에서의 이동도 μ의 편차를 캔슬할 수 있다.
최후로, 타이밍(T6)에서, 전술한 바와 같이 주사선(WS)이 저 레벨 측으로 천이하고, 샘플링 트랜지스터(Tr1)는 오프 상태가 된다. 이에 따라서, 드라이브 트랜지스터(Trd)의 게이트(G)는 신호선(SL)으로부터 컷오프 된다. 이때, 드레인 전류(Ids)가 발광 소자(EL)에 흐르기 시작한다. 이에 따라서, 발광 소자(EL)의 애노드 전위는 구동 전류(Ids)에 따라서 상승한다. 발광 소자(EL)의 애노드 전위의 상승은, 정확히 드라이브 트랜지스터(Trd)의 소스(S)의 전위 상승이다. 드라이브 트랜지스터(Trd)의 소스(S)의 전위가 상승하면, 화소 용량(Cs)의 부트스트랩 동작에 의해 드라이브 트랜지스터(Trd)의 게이트(G)의 전위도 상승한다. 게이트 전위의 상승량은 소스 전위의 상승량과 동등하다. 그러므로, 발광 기간 동안에 드라이브 트랜지스터(Trd)의 게이트(G)와 소스(S) 사이의 입력 전압(Vgs)은 일정하게 유지된다. 게이트 전압(Vgs)의 값은 신호 전위(Vsig)에 임계 전압(Vth) 및 이동도 μ의 보정을 가한 것이다. 드라이브 트랜지스터(Trd)는 포화 영역에서 동작한다. 즉, 드라이브 트랜지스터(Trd)는, 게이트(G)와 소스(S) 사이의 입력 전압(Vgs)에 대응하는 구동 전류(Ids)를 출력한다. 이 게이트 전압(Vgs)의 값은 신호 전위(Vsig)에 임계 전압(Vth) 및 이동도 μ의 보정을 가한 것이다.
[타이밍 차트 2]
도 4는, 도 2에 도시된 화소 회로(2)의 동작을 설명하기 위한 또 다른 타이밍 차트이다. 도 4는 기본적으로는 도 3에 도시된 타이밍 차트와 동일하며, 대응하는 부분에는 대응하는 참조 번호를 붙이고 있다. 다른 점은, 임계 전압 보정 동작을 복수의 수평 기간에 걸쳐서 시분할적으로 반복해 행하고 있는 것이다. 도 4의 타이밍 차트의 예에서는, 1H 기간마다의 Vth 보정 동작을 2회 행하고 있다. 화면부가 고정밀화하면, 화소수가 증가하고 주사선수도 증가한다. 주사선 개수의 증가에 의해 1H 기간이 짧아진다. 선-순차 주사가 보다 고속으로 행해지면, 1H 기간에서는 Vth 보정 동작이 완료하지 않을 경우가 있다. 이에 따라서, 도 4의 타이밍 차트에서는, 임계 전압 보정 동작을 시분할적으로 2회 행하여, 드라이브 트랜지스터(Trd)의 게이트(G)와 소스(S) 사이의 전위(Vgs)가 확실하게 Vth까지 초기화될 수 있게 하고 있다. Vth 보정의 반복 횟수는 2회에 한정되는 것이 아니고, 필요에 따 라 시분할수를 늘릴 수 있다.
[표시 장치의 전체 구성]
도 5는, 본 발명의 일 실시형태에 따른 표시 장치의 전체 구성을 도시하는 모식적인 블럭도이다. 도시한 바와 같이, 본 표시 장치는 기본적으로 화면부(1)와, 구동부와, 신호 처리부(10)를 포함하고 있다. 화면부(화소 어레이부)(1)는, 행 형태의 주사선과, 열 형태의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 형상의 화소와, 광 센서(8)를 포함하는 패널 "0"을 갖는다. 구동부는, 각 주사선에 제어 신호를 순차적으로 공급하는 스캐너와, 각 신호선에 영상 신호를 공급하는 드라이버를 포함하고 있다. 본 실시형태에서는 스캐너 및 드라이버는, 화면부(1)를 둘러싸도록 패널 "0" 위에 탑재되어 있다.
화면부(1)에 포함되는 개개의 화소는, 대응하는 주사선으로부터 공급된 제어 신호에 따라서 선택되었을 때, 대응하는 신호선으로부터 영상 신호를 취입하고, 또한 취입한 영상 신호에 따라서 발광한다. 광 센서(8)는, 각 화소의 발광 휘도를 검출하고 대응하는 휘도 신호(A)를 출력한다. 본 실시형태에서는, 광 센서(8)는 패널 "0"의 표면측에 탑재되어 있다.
신호 처리부(DSP)(10)는, 광 센서(8)로부터 출력된 휘도 신호에 따라 영상 신호를 보정하고, 보정된 영상 신호를 구동부의 드라이버에 공급한다. 본 실시형태에서는, 광 센서(8)와 신호 처리부(10) 사이에 AD 컨버터(ADC)(9)가 삽입되어 있다. ADC(9)는 광 센서(8)로부터 출력된 아날로그의 휘도 신호(A)를 디지털의 휘도 신호(휘도 데이터)로 변환하고, 디지털 신호 처리부(DSP)(10)에 공급하고 있다.
본 발명의 실시형태에 따르면 신호 처리부(10)는, 광 센서(8)로부터 출력된 휘도 신호(A)에 따라서 영상 신호를 보정하고, 보정된 영상 신호(B)를 구동부의 드라이버에 공급하고 있다. 이에 따라서, 패널 "0"은 휘도 불균일이 보정된 화상(C)을 표시할 수 있다. 이러한 구성에 따르면, 화소의 휘도 열화를 영상 신호의 보정에 의해 보상하는 것이 가능하므로, 종래 문제가 되어 있었던 "번-인"과 같은 화질 불량을 방지할 수 있다. 특히, 본 발명의 실시형태에서는, 광 센서(8)는 각 화소의 발광 휘도를 검출하고 대응하는 휘도 신호를 출력하고 있다. 개개의 화소에 대하여 발광 휘도를 검출하고 있기 때문에, 화면에서 국소적인 휘도 불균일이 나타날 경우에도, 화소 단위로 영상 신호의 보정을 행함으로써, 국소적인 휘도 불균일을 보정할 수 있다.
신호 처리부(10)는, 화면부(1)에 영상을 표시하는 표시 기간 중에는 통상의 영상 신호를 드라이버에 공급하고, 영상을 표시하지 않는 비 표시 기간에 포함되는 검출 기간 중에는, 휘도 검출용 영상 신호를 드라이버에 공급한다. 신호 처리부(10)는, 프레임 단위(또는 필드 단위)로 검출용 영상 신호를 공급한다. 검출용 영상 신호는, 1 프레임(또는 1 필드)에서 검출 대상이 되는 화소만을 발광시키고 나머지의 화소는 비발광 상태로 한다. 신호 처리부(10)는, 초기 단계(예를 들어 제품의 공장 출시시)에 광 센서(8)로부터 출력된 제1 휘도 신호와, 상기 초기 단계로부터 소정 시간 경과 후에 광 센서(8)로부터 출력된 제2 휘도 신호를 비교해서 화소마다 발광 휘도의 저하분을 구하고, 구한 발광 휘도의 저하분을 보상하도록 영상 신호를 보정해서 구동부의 드라이버에 출력한다.
이상의 설명으로부터 명백해진 바와 같이, 본 발명의 실시형태에서는 패널 "0"에 광 센서(8)를 제공한다. 이 광 센서(8)를 사용하여 개개의 화소의 휘도 열화를 측정하고, 그 열화 정도에 대응하여 영상 신호의 레벨을 조정한다. 이에 따라서, "번-인"을 보정한 화상을 화면부(1)에 표시할 수 있다. 도 5에서는, "번-인"이 발생한 표시 패턴(A)과, "번-인" 보정후의 영상 신호의 패턴(B)과, "번-인" 보정후의 표시 패턴(C)이 모식적으로 나타내어져 있다. 패턴(A)과 패턴(B)의 서로의 불균일을 캔슬함으로써 불균일이 없는 패턴(C)이 얻어진다.
[번-인 현상]
도 6은, 본 발명의 실시형태에서 처리 대상으로 하는 "번-인"을 설명하는 모식도이다. (A1)은 "번-인"의 원인이 되는 패턴 표시를 나타내고 있다. 화면부(1)에 예를 들어 도시한 바와 같은 윈도우를 표시한다. 흰 윈도우의 부분의 화소는 고휘도로 발광을 지속하는 한편, 주변의 까만 프레임 부분의 화소는 비발광 상태로 놓여진다. 이 윈도우 패턴이 장시간에 걸쳐서 표시 될 경우, 흰 부분의 화소의 휘도 열화가 진행하는 한편, 까만 프레임 부분의 화소의 휘도 열화는 상대적으로 느리게 진행한다.
(A2)는, (A1)에 나타낸 윈도우 패턴 표시를 지우고, 화면부(1)에 전면 래스터(raster) 표시를 행한 상태를 나타내고 있다. 국소적인 열화가 없으면, 화면부(1)에 래스터 표시를 행할 경우에 전체 화면에서 균일한 휘도 분포가 얻어질 것이다. 그러나, 실제로는 이전에 흰 부분에 표시된 중앙 부분의 화소의 휘도 열화가 진행하고 있기 때문에, 중앙 부분의 휘도가 주변 부분의 휘도보다 낮아지고, 도 시한 바와 같이 "번-인"이 나타난다.
[발광 휘도의 검출 동작]
도 7은, 화소 휘도의 검출 동작을 도시하는 모식도이다. 도시한 바와 같이, 본 실시형태에서는 점-순차 방식에 의해 개개의 화소의 발광 휘도 검출을 행하고 있다. 점-순차 동작의 진행 방향으로서는, 화면부(1)에 있어서, 좌측위의 화소로부터 우측 아래의 화소까지 래스터 방식을 사용한다. 도시를 간략화하기 위해서, 화면부(1)는 5행 5열의 25개의 화소(2)를 포함하고 있다. 실제의 표시 장치는 예를 들어 수백만개의 화소를 포함하고 있다.
최초의 프레임(1)에서, 화면부(1)의 좌측위에 위치하는 화소(2)를 발광시키는 한편, 화면부(1)에 속하는 나머지의 화소(2)는 모두 비발광 상태로 한다. 이에 따라서, 광 센서는 화면부(1)의 좌측 상단 코너에 위치하는 화소(2)의 발광 휘도를 검출할 수 있다.
다음의 프레임(2)으로 진행하면, 좌측위로부터 2번째 위치의 화소(2)만이 발광하고, 그 휘도를 검출한다. 그 후, 계속 진행하여, 프레임(5)에서는 우측 상방 구석에 위치하는 화소(2)의 발광 휘도를 검출할 수 있다. 계속해서 프레임(6)에서는, 2줄째의 화소의 발광 휘도를 검출하고, 이어서 프레임(7)로부터 순서대로 프레임(10)으로 진행한다. 프레임(10)에서는 위에서 2줄째에서 우측 단부에 위치하는 화소(2)의 발광 휘도를 검출할 수 있다. 이에 따라서, 프레임(1)으로부터 프레임(25)까지, 화면부(1)에 포함되는 25개 화소의 발광 휘도를 점-순차 방식에 의해 검출할 수 있다. 예를 들어, 프레임 주파수를 30Hz라고 하면, 약 1초 이내에 모든 화소(2)의 발광 휘도를 검출할 수 있다.
이상의 설명으로부터 명백해진 바와 같이, 본 발명의 실시형태에서는 1 화소씩 점-순차 방식에 의해 발광시키고 있다. 컬러 표시 장치의 경우, 1 화소에 포함되는 발광 소자는 RGB 중 어느 하나의 광을 발광한다. 이 경우, 개개의 색의 각 화소(서브 픽셀)마다 발광 휘도의 검출을 행하는 것이 바람직하다. 경우에 따라서는, RGB 3색의 서브 픽셀이 서로 합쳐진 화소에 대하여 발광 휘도 검출을 행할 수도 있다. 점-순차 검출에 있어서의 개개의 화소의 발광 제어는, 패널 "0"에 입력되는 영상 신호에 의해서 행하고, 화소의 동작 타이밍은 통상의 화상 표시와 마찬가지로 행한다. 즉, 신호 처리부는 프레임 단위로 검출용 영상 신호를 공급한다. 이 검출용 영상 신호는, 1 프레임에서 검출 대상이 되는 화소만을 발광시키고 나머지의 화소는 비발광의 상태로 한다. 이 점-순차 주사에 의해, 1 개의 광 센서로 복수 화소의 휘도 데이터를 순차적으로 얻을 수 있다.
[번-인 보정 처리]
도 8은, 도 6에 도시한 "번-인"의 보정 동작을 도시하는 모식도이다. (0)은 본 표시 장치의 신호 처리부에 외부로부터 입력되는 영상 신호를 나타내고 있다. 본 예에서는, 전면 영상 신호를 도시하고 있다.
(A)는, 도 6에 나타낸 바와 같은 "번-인"이 이미 발생하고 있는 화면부에, (O)에서 나타낸 영상 신호를 표시했을 경우의 휘도 분포를 나타내고 있다. 전면 솔리드의 영상 신호를 입력하더라도, 패널의 화면부에 국소적인 "번-인"이 존재하고 있으므로, 중앙의 윈도우 부분의 휘도가 주변의 프레임 부분보다 어두워져 있 다.
(B)는, 외부로부터 입력된 영상 신호(O)를 각 화소의 발광 휘도의 검출 결과에 따라서 보정함으로써 얻은 영상 신호를 나타내고 있다. (B)에 나타낸 번-인 보정후의 영상 신호는, 중앙의 윈도우 부분의 화소에 기입되는 영상 신호의 레벨이 상대적으로 높게 보정되어 있고, 주변의 프레임 부분의 화소에 기입되는 영상 신호의 레벨은 상대적으로 낮게 보정되어 있다. 상술한 바와 같이, (A)에서 나타낸 "번-인"에 의한 부의 휘도 분포를 캔슬하기 위해, 영상 신호가 (B)에서 나타낸 정의 휘도 분포를 갖도록 보정을 행한다.
(C)는, "번-인" 보정 후의 영상 신호를 화면부에 표시한 상태를 모식적으로 나타내고 있다. 패널의 화면부에 남겨진 "번-인"에 의한 불균일한 휘도 분포는, "번-인" 보정용의 영상 신호에 의해 보상되어, 균일한 휘도 분포의 화면을 얻을 수 있다.
먼저, 패널 출하전에 각 화소를 하나씩 발광시켜, 각 화소의 휘도 데이터를 취득한다. 여기서, 각 화소에 동일한 신호 전압을 사용한다. 그러나, 각각의 서브 화소를 점등시키는 경우에는 RGB 각 색에서 신호 전압이 상이해도 상관없다. 또한 이때는, 드라이브 트랜지스터의 전류 편차를 없애기 위해서, 화소 회로는 Vth 보정 및 이동도 보정을 한 상태가 바람직하다.
소정 화소를 발광시켜, 그 휘도를 광 센서에서 수광하고, 얻어진 휘도 신호를 전압 데이터로 변환한다. 그 후, 신호 증폭을 행하고, 아날로그/디지털 변환을 행하고, 메모리에 그 데이터를 기억시킨다. 이 일련의 동작을 전체 화소에 대하여 행한다. 그리고나서, 패널 출하 후 등, 패널을 발광시킨 후 어느 정도의 시간이 경과한 단계에서, 상기와 동일한 동작을 행하고, "번-인" 후의 화소 휘도 데이터를 취득한다. 이때 입력되는 신호 전압은, 초기 단계에서 사용한 값과 동일한 신호값의 신호 전압이다. 초기 단계와 같은 방식으로 화소 구동 동작을 행한다. 이에 따라서, 발광 소자의 휘도 효율의 열화를 정확하게 측정할 수 있다. 여기서, 초기 단계와 같은 일정 신호를 사용하기 위해서, 경과 시간 후의 보정은, 패널에 영상 신호가 입력되고 있지 않은 시간대를 사용하여 행한다. 예를 들어, 장치가 모니터로서 동작하지 않고 있는 시간대를 사용한다. 노트북 퍼스널 컴퓨터 또는 휴대 전화기에서는 커버를 닫은 시간대를 사용하여도 된다.
이와 같이하여 얻어진, 초기 단계와 시간 경과 후의 단계에서의 화소 휘도 데이터를 비교하고, 전류 열화량을 산출한다. 이 전류 열화 데이터를 바탕으로, 입력된 영상 신호에 대하여 각 화소의 "번-인"을 보정하는 처리를 실시하고, 보정된 신호 전압을 패널에 입력한다. 그 결과, 도 8에 나타내는 바와 같이 "번-인"이 없는 매우 균일한 화상을 얻을 수 있다. 이상에 따라서, 화소마다의 휘도 열화를 검출하고, 신호 데이터의 보정을 행함으로써 "번-인"이 없는 화면을 얻을 수 있다. 이에 따라서, 자발광 패널의 문제이었던 "번-인"에 대한 대책을 마련할 수 있다. 본 발명의 실시형태에서는, 유기 EL 디바이스에 있어서, 패널 시스템에 광 센서를 제공하고, 화소를 하나씩 발광시켜서 화소의 휘도를 측정한다. 이 측정을 출하 전과 출하 후 일정한 발광 시간이 경과한 단계에서 행하고, 각 데이터를 비교함으로써, 화소마다의 휘도 열화량을 구한다. 이 휘도 열화량을 바탕으로, 입력되는 영 상 데이터에 대하여 "번-인" 보정을 행하고, 그 데이터를 패널에 입력한다. 이상에 따르면, EL 발광 소자의 휘도 효율 열화를 보정할 수 있고, "번-인"이 보정된 고화질의 패널을 얻을 수 있다.
(제2 실시형태)
[표시 장치의 전체 구성]
도 9는 본 발명의 제2 실시형태에 따른 표시 장치의 전체 구성을 나타내는 모식적인 블럭도이다. 도시한 바와 같이, 본 표시 장치는, 기본적으로 화면부(1)와, 구동부와, 신호 처리부(10)를 포함한다. 화면부(화소 어레이부)(1)는 행 형태의 주사선과, 열 형태의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 형상의 화소와, 광 센서(8)를 포함하는 패널 "0"을 갖는다. 구동부는 각 주사선에 순차 제어 신호를 공급하는 스캐너와, 각 신호선에 영상 신호를 공급하는 드라이버를 포함한다. 스캐너와 드라이버는, 화면부(1)를 둘러싸도록 패널 "0" 상에 탑재되어 있다.
화면부(1)에 포함되는 개개의 화소는, 대응하는 주사선으로부터 공급된 제어 신호에 따라서 선택되었을 때, 대응하는 신호선으로부터 영상 신호를 취입하고, 또한 취입한 영상 신호에 따라서 발광한다. 광 센서(8)는 각 화소의 발광 휘도를 검출해서 대응하는 휘도 신호를 출력한다. 본 실시형태에서는, 광 센서(8)는 패널 "0"의 이면측(발광면과는 반대측)에 탑재되어 있다.
신호 처리부(DSP)(10)는 광 센서(8)로부터 출력된 휘도 신호에 따라 영상 신호를 보정하고, 또한 보정된 영상 신호를 구동부의 드라이버에 공급한다. 본 실시 형태에서는, 광 센서(8)와 신호 처리부(10)와의 사이에 AD 컨버터(ADC)(9)가 삽입되고 있다. 이 ADC(9)는 광 센서(8)로부터 출력된 아날로그의 휘도 신호를 디지털의 휘도 신호(휘도 데이터)로 변환하고, 디지털 신호 처리부(DSP)(10)에 공급하고 있다.
본 실시형태의 특징 사항으로서, 패널 "0"은, 화면부(화소 어레이부)(1)에서 복수의 영역으로 구획되어 있고, 각 영역에 대응해서 광 센서(8)가 배치되어 있다. 각 광 센서(8)는, 대응하는 영역에 속하는 화소의 발광 휘도를 검출해서 대응하는 휘도 신호를 신호 처리부(10)에 공급한다. 바람직하게는, 광 센서(8)는 대응하는 영역의 중심에 배치되어 있다. 복수의 화소에 대해 1개의 광 센서(8)를 배치하고 있다.
[패널의 단면 구조]
도 10은 도 9에 나타낸 패널의 단면 구조를 나타낸다. 패널 "0"은, 하측의 유리 기판(101)과 상측의 유리 기판(108)을 겹친 구조를 갖고 있다. 유리 기판(101) 위에 TFT 프로세스에 의해 집적 회로(102)가 형성되어 있다. 이 집적 회로(102)는 도 2에 나타낸 화소 회로의 집합이다. 이 집적 회로(102) 위에는, 발광 소자(EL)의 애노드(103)가 화소에 개별적으로 형성되어 있다. 또 개개의 애노드(103)를 집적 회로(102)측에 접속하기 위한 배선(106)도 형성되어 있다. 애노드(103) 위에 유기 EL 재료 등으로 이루어지는 발광층(104)이 형성되어 있다. 그 위에 캐소드(105)가 전체 면에 걸쳐서 형성되어 있다. 캐소드(105)와 애노드(103) 및 양자간에 유지된 발광층(104)이 발광 소자를 형성하고 있다. 캐소드(105) 위에 는 밀봉층(107)을 통해서 유리 기판(108)이 접합되어 있다.
유기 EL 발광 소자는 자발광의 디바이스이다. 그 발광 방향은 패널 "0"의 표면 방향(상측의 유리 기판(108)의 방향)이 대부분이다. 그러나, 비스듬히 발광하는 성분 및 패널 "0"의 내부에서 반복적으로 반사 산란을 반복하고 패널 "0"의 이면(하측 유리 기판(101)의 방향)측으로 관통하는 광이 있다. 도 9에 나타낸 예에서는, 패널의 이면에 광 센서가 탑재되고 있어, 발광 소자로부터 패널 "0"의 이면측으로 관통하는 발광을 검출하고 있다. 이 경우, 광 센서 바로 위의 화소의 발광뿐만 아니라, 바로 위로부터 벗어난 주변 화소의 발광 휘도도 측정할 수 있다.
(제3 실시형태)
[타이밍 차트 1]
도 11은 본 발명의 제3 실시형태에 따른 표시 장치의 동작을 설명하기 위한 타이밍 차트이다. 도 11에서는, 시간축을 공통으로 하여, 주사선(WS)의 전위 변화, 급전선(VL)의 전위 변화 및 신호선(SL)의 전위 변화를 나타내고 있다. 또한, 이들의 전위 변화와 병행하여, 드라이브 트랜지스터의 게이트(G) 및 소스(S)의 전위 변화도 나타내고 있다. 기본적으로는 도 3에 나타낸 제1 실시형태의 타이밍 차트와 같다. 본 타이밍 차트는, 화면부에 영상을 표시하는 표시 기간에 있어서의 동작을 나타내고 있다. 표시 기간에서는 통상의 영상 신호를 공급한다.
주사선(WS)에는, 샘플링 트랜지스터(Tr1)를 온 하기 위한 제어 신호 펄스가 인가된다. 이 제어 신호 펄스는 화소 어레이부의 선-순차 주사에 맞춰서 1 프레임(1f) 주기로 주사선(WS)에 인가된다. 이 제어 신호 펄스는 1 수평 주사 주 기(1H) 중에 2 펄스를 포함하고 있다. 최초의 펄스를 제1 펄스(P1)라고 하고 후속의 펄스를 제2 펄스(P2)라고 칭할 경우가 있다. 급전선(VL)은 1 프레임 주기(1f) 중 고 전위(Vdd)와 저 전위(Vss) 사이에서 전환한다. 신호선(SL)에는 1 수평 주사 주기(1H) 중에 신호 전위(Vsig)와 기준 전위(Vref) 사이에서 전환하는 통상의 영상 신호가 공급된다.
도 11의 타이밍 차트에 나타낸 바와 같이, 화소는 이전의 프레임의 발광 기간으로부터 당해 프레임의 비발광 기간으로 들어가고, 그 후 당해 프레임의 발광 기간으로 된다. 비발광 기간에서, 준비 동작, 임계 전압 보정 동작, 신호 기입 동작 및 이동도 보정 동작 등을 행한다.
[타이밍 차트 2]
도 12도, 도 11에 나타낸 타이밍 차트와 마찬가지로 제3 실시형태의 동작을 나타내고 있다. 다른 점은, 본 타이밍 차트가 영상을 표시하지 않는 비 표시 기간에 포함되는 검출 기간에 있어서의 동작을 나타내고 있다는 것이다. 검출 기간에서는, 통상의 영상 신호 대신에 휘도 검출용 영상 신호를 공급한다. 그 밖의 동작은 통상의 표시 기간에서와 같다.
주사선(WS)에는, 샘플링 트랜지스터(Tr1)를 온 하기 위한 제어 신호 펄스가 인가된다. 이 제어 신호 펄스는 화소 어레이부의 선-순차 주사에 맞춰서 1 프레임(1f) 주기로 주사선(WS)에 인가된다. 이 제어 신호 펄스는 1 수평 주사 주기(1H) 중에 2 펄스(P1, P2)를 포함하고 있다. 급전선(VL)은 역시 1 프레임 주기(1f) 중에 고 전위(Vdd)와 저전위(Vss) 사이에서 전환한다. 신호선(SL)에는 1 수평 주사 주기(1H) 중에 신호 전위(Vsig)와 기준 전위(Vref) 사이에서 전환하는 검출용 영상 신호가 공급되고 있다.
도 12에 도시한 바와 같이, 화소는 이전의 프레임의 발광 기간으로부터 당해 프레임의 비발광 기간으로 들어가고, 그 후 당해 프레임의 발광 기간으로 된다. 이 비발광 기간에 준비 동작, 임계 전압 보정 동작, 신호 기입 동작, 이동도 보정 동작 등을 행한다.
본 발명의 제3 실시형태에서는, 화면부에 영상을 표시하는 표시 기간 중에 화소로부터 수광하는 양보다도, 영상을 표시하지 않는 비 표시 기간에 포함되는 검출 기간에서 화소로부터 수광하는 양이 많다. 이에 따라서, 수광 시간을 삭감할 수 있고, 번-인 보정 시스템의 시간 단축화가 가능해진다. 구체적으로는, 도 11과 도 12의 타이밍 차트를 비교하면 명백한 바와 같이, 신호 처리부는 표시 기간 중에는 통상의 영상 신호를 공급하고, 검출 기간에서는 휘도 검출용 영상 신호를 공급하고 있다. 통상의 영상 신호의 최대 레벨보다도 휘도 검출용 영상 신호의 레벨이 크다. 따라서, 표시 기간 중에 광 센서가 화소로부터 수광하는 양보다도, 검출 기간 중에 광 센서가 화소로부터 수광하는 양이 많아진다.
구동부는 프레임마다 화면부의 표시를 갱신하고 또한 1 프레임 기간 중에 화소가 발광하고 있는 기간의 비율을 나타내는 듀티를 조정하고, 표시 기간에 있어서의 듀티보다도 검출 기간에 있어서의 듀티를 크게 한다. 따라서, 표시 기간 중에 광 센서가 화소로부터 수광하는 양보다도, 검출 기간 중에 광 센서가 화소로부터 수광하는 양이 많아진다. 듀티는 프레임 기간에 있어서의 발광 시간과 비발광 시 간 사이의 비율을 나타내고 있다. 듀티가 커질수록 발광 시간의 비율이 높아진다.
본 보정 시스템에서는, 출하시에 화소마다의 휘도를 광 센서를 사용해서 측정하고, 그 휘도 데이터를 출력하고, 예컨대 디지털 데이터로 변환해서 메모리에 보존해 둔다. 그 후, 소정 시간 경과 후에 동일한 방식으로 측정한 휘도 데이터를 출력한다. 이들 휘도 데이터를 초기값과 비교하고, 휘도 저하량을 산출한다. 비교에 의해 얻어진 휘도 저하 데이터를 바탕으로 화소마다의 신호 전압을 조정해서 "번-인"을 보정한다. 이 보정 동작에 있어서, 수광 동작에 걸리는 시간이 보정 시스템 전체에 대해 걸리는 시간의 대부분을 차지해 버린다. 특히, 패널 이면의 광 센서를 사용해서 "번-인"을 보정할 경우, 패널 이면의 패널 누광 휘도는, 표면과 비교해서 대략 1/100로 저하해 버린다. 따라서, 이면 수광에서의 "번-인" 보정은 매우 긴 시간을 필요로 한다.
본 실시형태에 따른 통상 발광시의 타이밍 차트인 도 11에 나타낸 바와 같이, 통상 발광시에, 신호 전압 및 듀티는 휘도의 최대한의 값을 사용하지 않고 있다. 예를 들어, 신호 전압은 드라이버의 허용 범위내에서 마진을 가진 값을 사용하고 있다. 또 듀티에 관해서도, 긴 듀티에서는 동화상 표시 특성이 악화되어 버리기 때문에, 최대 듀티 미만의 듀티를 사용해서 통상의 발광을 행하고 있다.
한편, 수광 동작시의 타이밍 차트인 도 12에 나타낸 바와 같이, 최대 휘도는 수광 동작시에 바람직하게 얻어진다. 그 때문에, 본 발명에서는 통상 발광과 비교하여, 신호 전압을 상승시키고 발광 듀티를 보다 길게 설정함으로써, 통상 구동의 휘도보다 큰 휘도를 얻고 있다. 이에 따라서, 고휘도에서 화소 "번-인" 정보를 모 니터할 수 있고, 번-인 보정 시스템의 전체 시간을 단축할 수 있다.
(제4 실시형태)
[동작 시퀀스]
도 13은 본 발명의 제4 실시형태에 따른 표시 장치의 동작 시퀀스를 나타내고 있다. 신호 처리부는, 화면부에 영상을 표시하는 표시 기간에는 통상의 영상 신호를 공급하고, 영상을 표시하지 않는 비 표시 기간에 포함되는 검출 기간에서는 휘도 검출용 영상 신호를 공급한다. 광 센서는, 화면부에 포함되는 전체 화소의 발광 휘도를 검출해서 휘도 신호를 출력하기 위해서, 복수의 비 표시 기간에 걸쳐 시분할적으로 발광 휘도의 검출을 행한다. 도시의 예에서는, 화면이 에어리어 1로부터 에어리어 6까지 6 분할되어있다. 제1 비 표시 기간에서는, 에어리어 1 및 에어리어 4에 속하는 화소의 발광 휘도의 검출을 행한다. 다음의 비 표시 기간에서는, 에어리어 2 및 에어리어 5에 속하는 화소의 발광 휘도의 검출을 행한다. 또한, 다음의 비 표시 기간에서는 에어리어 3 및 에어리어 6에 속하는 화소의 발광 휘도의 검출을 행한다. 이에 따라서, 복수의 비 표시 기간에 걸쳐 시분할적으로 발광 휘도의 검출을 행한다.
"번-인" 보정은, 패널 발광 후 어느 정도의 시간이 경과한 단계에서 행한다. 초기 단계와 동일한 일정 신호를 사용하기 위해서, 경과 시간 후의 보정은, 패널에 영상 신호가 입력되지 않고 있는 시간대를 사용하여 행한다. 예를 들어, 모니터로서 동작하지 않고 있는 시간대이다. 노트북 퍼스널 컴퓨터 또는 휴대 전화에서는, 커버가 닫혀져 있는 시간대를 사용하여도 된다. 본 실시형태의 "번-인" 보정의 타 이밍은, 영상 신호가 입력되지 않고 있는 시간대에 행하면 된다. 도 13에 나타내는 바와 같이, 서로 다른 비 영상 입력 기간에 걸쳐서 행하여도 된다. 그 결과, 본 실시형태에서는 이전의 실시형태에서와 비교해서 보정 횟수가 감소한다. 그러나, 패널의 전류 열화는, 예를 들어 10 시간 정도에서는 1 % 미만이고, 모든 비 영상 입력 기간시에 "번-인" 보정을 행할 필요는 없다. 전원 오프 등의 비 영상 입력 기간은 일반적으로 10 시간에 일회는 발생하므로, 상기와 같이 서로 다른 비 영상 입력 기간으로 분할해서 보정을 행하여도 문제는 없다.
(제5 실시형태)
[패널 구성]
도 14는 본 발명의 제5 실시형태에 따른 표시 장치의 패널 구성을 도시하는 블럭도이다. 이해를 쉽게 하기 위해서, 도 1에 나타낸 제1 실시형태의 패널 블럭도와 같은 표기를 채용하고 있다. 본 표시 장치는 기본적으로 화소 어레이부(화면부)(1)와 이 화소 어레이부(1)를 구동하는 구동부를 포함하고 있다. 화소 어레이부(1)는 행 형태의 제1 주사선(WS)과, 마찬가지로 행 형태의 제2 주사선(DS)과, 열 형태의 신호선(SL)과, 각 제1 주사선(WS)과 각 신호선(SL)이 교차하는 부분에 배치된 행렬 형상의 화소(2)를 포함하고 있다. 한편, 구동부는 라이트 스캐너(4), 드라이브 스캐너(5) 및 수평 셀렉터(3)를 포함하고 있다. 라이트 스캐너(4)는 각 제1 주사선(WS)에 제어 신호를 출력해서 화소(2)를 행 단위로 선-순차 주사한다. 드라이브 스캐너(5)도 각 제2 주사선(DS)에 제어 신호를 출력해서 화소(2)를 행 단위로 선-순차 주사한다. 라이트 스캐너(4)와 드라이브 스캐너(5)는 제어 신호를 출 력하는 타이밍이 서로 다르다. 이 드라이브 스캐너(5)는 제1 실시형태에서 사용된 전원 스캐너(6) 대신에 구동부에 배치되어 있다. 전원 스캐너를 제거하였으므로, 급전선도 화소 어레이부(1)로부터 제거되어 있다. 그 대신에, 도시하지 않지만 화소 어레이부(1)에는 일정한 전원 전위(Vdd)를 공급하는 전원 라인이 제공되어 있다. 수평 셀렉터(신호 드라이버)(3)는, 스캐너(4, 5)의 선-순차 주사에 맞추어, 열 형태의 신호선(SL)에 영상 신호의 신호 전위와 기준 전위를 공급한다.
[화소 회로의 구성]
도 15는 도 14에 나타낸 제5 실시형태의 표시 패널에 포함되는 화소 회로의 구성을 나타내고 있다. 제1 실시형태의 화소 회로가 2개의 트랜지스터를 갖고 있는 것에 대해, 본 실시형태의 화소는 3개의 트랜지스터를 포함하고 있다. 도시한 바와 같이 본 화소(2)는 기본적으로 발광 소자(EL)와, 샘플링 트랜지스터(Tr1)와, 드라이브 트랜지스터(Trd)와, 스위칭 트랜지스터(Tr3)와, 화소 용량(Cs)을 포함한다. 샘플링 트랜지스터(Tr1)는, 그 제어 단부(게이트)가 주사선(WS)에 접속하고, 한 쌍의 전류 단부(소스/드레인)의 한쪽이 신호선(SL)에 접속하고, 다른 쪽이 드라이브 트랜지스터(Trd)의 제어 단부(게이트(G))에 접속하고 있다. 드라이브 트랜지스터(Trd)는, 한 쌍의 전류 단부(소스/드레인)의 한쪽(드레인)이 전원 라인(Vdd)에 접속하고, 다른 쪽(소스(S))이 발광 소자(EL)의 애노드에 접속하고 있다. 발광 소자(EL)의 캐소드는 소정의 캐소드 전위(Vcath)에 접속하고 있다. 스위칭 트랜지스터(Tr3)는, 그 제어 단부(게이트)가 주사선(DS)에 접속하고, 한 쌍의 전류 단부(소스/드레인)의 한쪽이 고정 전위(Vss)에 접속하고, 다른 쪽이 드라이브 트랜지스 터(Trd)의 소스(S)에 접속하고 있다. 화소 용량(Cs)은, 그 일단부가 드라이브 트랜지스터(Trd)의 제어 단부(게이트(G))에 접속하고, 그 타단부가 드라이브 트랜지스터(Trd)의 다른 쪽의 전류 단부(소스(S))에 접속하고 있다. 이 드라이브 트랜지스터(Trd)의 다른 쪽의 전류 단부는, 발광 소자(EL) 및 화소 용량(Cs)에 대한 출력 전류 단부로 된다. 본 화소 회로(2)에서는, 화소 용량(Cs)을 보조하는 목적에서, 보조 용량(Csub)이 드라이브 트랜지스터(Trd)의 소스(S)와 전원(Vdd) 사이에 접속되어 있다.
상기 구성에 있어서, 구동부측의 라이트 스캐너(4)는 제1 주사선(WS)에 샘플링 트랜지스터(Tr1)를 스위칭 제어하기 위한 제어 신호를 공급한다. 드라이브 스캐너(5)는 제2 주사선(DS)에 스위칭 트랜지스터(Tr3)를 스위칭 제어하기 위한 제어 신호를 출력한다. 수평 셀렉터(3)는 신호선(SL)에 신호 전위(Vsig)와 기준 전위(Vref) 사이에서 전환하는 영상 신호(입력 신호)를 공급한다. 이와 같이 주사선(WS, DS) 및 신호선(SL)의 전위가 선-순차 주사에 따라서 변동하지만, 전원 라인은 (Vdd)에 고정되어 있다. 또 캐소드 전위(Vcath) 및 고정 전위(Vss)도 일정하다.
[화소 회로의 동작]
도 16은, 도 15에 나타낸 화소 회로의 동작을 설명하기 위한 타이밍 차트이다. 도시한 바와 같이, 주사선(WS), 주사선(DS) 및 신호선(SL)의 전위 변화가 시간축을 공통으로 하여 나타내어져 있다. 샘플링 트랜지스터(Tr1)는 N 채널형이며, 주사선(WS)이 하이 레벨이 되었을 때 온 된다. 스위칭 트랜지스터(Tr3)도 N 채널 형이며, 주사선(DS)이 하이 레벨이 되었을 때 온 된다. 한편, 신호선(SL)에 공급된 영상 신호는, 1 수평 주기(1H)로 신호 전위(Vsig)와 기준 전위(Vref) 사이에서 전환한다. 이 타이밍 차트는, 제1 주사선(WS), 제2 주사선(DS) 및 신호선(SL)의 전위 변화와 시간축을 일치시켜서, 드라이브 트랜지스터(Trd)의 게이트(G) 및 소스(S)의 전위 변화를 나타내고 있다. 게이트(G)와 소스(S) 사이의 전위차(Vgs)에 따라서, 드라이브 트랜지스터(Trd)의 동작 상태를 제어하고 있다.
우선, 화소가 이전 프레임의 발광 기간으로부터 비발광 기간으로 들어가면, 타이밍(T1)에 주사선(DS)이 하이 레벨로 전환하고, 스위칭 트랜지스터(Tr3)가 온 된다. 이에 따라서, 드라이브 트랜지스터(Trd)의 소스(S)의 전위가 고정 전위(Vss)에 세트된다. 이때, 고정 전위(Vss)는 발광 소자(EL)의 임계 전압(Vthel)과 캐소드 전위(Vcath)의 합보다도 낮게 설정되어 있다. 즉, 고정 전위(Vss)는 Vss ＜ Vthel + Vcath 로 설정되고, 발광 소자(EL)는 역 바이어스 상태에 놓여지므로 구동 전류(Ids)는 발광 소자(EL)로는 유입하지 않는다. 그러나, 드라이브 트랜지스터(Trd)로부터 공급된 출력 전류(Ids)는 소스(S)를 통해서 고정 전위(Vss)로 흐른다.
계속해서, 타이밍(T2)이 되면, 신호선(SL)의 전위가 (Vref)에 있는 상태에서, 샘플링 트랜지스터(Tr1)를 온으로 한다. 이에 따라서, 드라이브 트랜지스터(Trd)의 게이트(G)를 기준 전위(Vref)에 설정한다. 이에 의해, 드라이브 트랜지스터(Trd)의 게이트(G)와 소스(S) 사이의 전압(Vgs)은 Vref-Vss라고 하는 값을 취한다. 여기서, Vgs=Vref-Vss>Vth로 설정되어 있다. Vref-Vss가 드라이브 트랜지 스터(Trd)의 임계 전압(Vth)보다 크지 않으면 후속의 임계 전압 보정 동작을 정상적으로 행할 수 없다. 그러나, Vgs=Vref-Vss>Vth이므로, 드라이브 트랜지스터(Trd)는 온 상태이며, 드레인 전류가 전원 전위(Vdd)로부터 고정 전위(Vss)를 향해서 흐른다.
이후, 타이밍(T3)이 되면, 임계 전압 보정 기간에 들어가고, 스위칭 트랜지스터(Tr3)를 오프해서 드라이브 트랜지스터(Trd)의 소스(S)를 고정 전위(Vss)로부터 컷오프 한다. 여기서, 소스(S)의 전위(즉, 발광 소자의 애노드 전위)가 캐소드 전위(Vcath)에 발광 소자(EL)의 임계 전압(Vthel)을 더한 값보다 낮은 한, 발광 소자(EL)는 여전히 역 바이어스 상태에 놓여져, 약간의 리크 전류만이 흐른다. 따라서, 전원 라인(Vdd)으로부터 드라이브 트랜지스터(Trd)를 통해서 공급된 전류는, 대부분 화소 용량(Cs)과 보조 용량(Csub)을 충전하기 위해서 사용된다. 이와 같이, 화소 용량(Cs)이 충전되므로, 드라이브 트랜지스터(Trd)의 소스 전위는 시간의 경과와 함께 (Vss)로부터 상승해 간다. 일정 기간 후 드라이브 트랜지스터(Trd)의 소스 전위는 Vref-Vth의 레벨에 도달하고, (Vss)가 정확히 (Vth)가 된다. 이 시점에서, 드라이브 트랜지스터(Trd)가 컷오프 되고, (Vth)에 상당하는 전압이 드라이브 트랜지스터(Trd)의 소스(S)와 게이트(G) 사이에 배치되어 있는 화소 용량(Cs)에 기입된다. 소스 전압(Vref-Vth)은 캐소드 전위(Vcath)에 발광 소자(EL)의 임계 전압(Vthel)을 더한 값보다 낮아져 있다.
계속해서, 타이밍(T4)에서, 기입 기간/이동도 보정 기간으로 진행한다. 타이밍(T4)에서는 신호선(SL)을 기준 전위(Vref)로부터 신호 전위(Vsig)로 전환한다. 신호 전위(Vsig)는 계조에 대응하는 전압으로 되어 있다. 이 시점에서. 샘플링 트랜지스터(Tr1)는 온 상태에 있기 때문에, 드라이브 트랜지스터(Trd)의 게이트(G)의 전위는 (Vsig)가 된다. 이에 의해, 드라이브 트랜지스터(Trd)가 온 되고 전원 라인(Vdd)으로부터 전류가 흐르기 때문에, 소스(S)의 전위가 시간에 따라 상승해 간다. 소스(S)의 전위가 발광 소자(EL)의 임계 전압(Vthel)과 캐소드 전압(Vcath)의 합을 여전히 초과하지 않고 있으므로, 발광 소자(EL)에는 약간의 리크 전류만이 흐르고, 드라이브 트랜지스터(Trd)로부터 공급된 전류는 그 대부분이 화소 용량(Cs)과 보조 용량(Csub)의 충전에 사용된다. 이 충전 과정에서 전술한 바와 같이 소스(S)의 전위가 상승해 간다.
기입 기간에서 이미 드라이브 트랜지스터(Trd)의 임계 전압 보정 동작은 완료하고 있기 때문에, 드라이브 트랜지스터(Trd)가 공급하는 전류는 그 이동도 μ를 반영한 것이 된다. 구체적으로 말하면, 드라이브 트랜지스터(Trd)의 이동도 μ가 큰 경우, 드라이브 트랜지스터(Trd)가 공급하는 전류량이 커지고, 소스(S)의 전위 상승도 빠르다. 한편, 이동도 μ가 작을 경우에는, 드라이브 트랜지스터(Trd)의 전류 공급량은 작고, 소스(S)의 전위 상승은 늦어진다. 이와 같이 드라이브 트랜지스터(Trd)의 출력 전류를 화소 용량(Cs)에 부 귀환시키는 결과로, 드라이브 트랜지스터(Trd)의 게이트(G)와 소스(S) 사이의 전압(Vgs)은 이동도 μ를 반영한 값이 되고, 일정 시간 경과 후에는 이동도 μ의 보정을 완료함으로써 얻어진 값이 된다. 즉, 이 기입 기간에서는, 드라이브 트랜지스터(Trd)로부터 흘러 나온 전류를 화소 용량(Cs)에 부 귀환시킴으로써, 드라이브 트랜지스터(Trd)의 이동도 μ의 보정도 동시에 행해지고 있다.
최후로, 타이밍(T5)에서 당해 프레임의 발광 기간에 들어가면, 샘플링 트랜지스터(Tr1)가 오프하고, 드라이브 트랜지스터(Trd)의 게이트(G)가 신호선(SL)으로부터 컷오프 된다. 이에 따라서, 게이트(G)의 전위의 상승이 가능해지고, 화소 용량(Cs)에 유지된 (Vgs)의 값을 일정하게 유지하면서, 게이트(G)의 전위 상승에 연동해서 소스(S)의 전위도 상승한다. 이에 따라서, 발광 소자(EL)의 역 바이어스 상태가 해소되고, 드라이브 트랜지스터(Trd)는 (Vgs)에 대응하는 드레인 전류(Ids)를 발광 소자(EL)에 흘린다. 소스(S)의 전위는 발광 소자(EL)에 전류가 흐를 때까지 상승하고, 발광 소자(EL)가 발광한다. 여기서, 발광 시간이 길어지면 발광 소자의 전류/전압 특성은 변화한다. 그러므로, 소스(S)의 전위도 변화한다. 그러나, 드라이브 트랜지스터(Trd)의 게이트와 소스 사이의 전압(Vgs)은 부트스트랩 동작에 의해 일정값으로 유지되므로, 발광 소자에 흐르는 전류는 변화하지 않는다. 따라서, 발광 소자(EL)의 전류/전압 특성이 열화되는 경우에도, 일정 전류(Ids)가 항상 계속해서 흐르고, 발광 소자(EL)의 휘도가 변화하지 않는다. 본 발명의 실시형태에 따른 번-인 억제 시스템을 더 포함시켜 넣음으로써, 발광 소자의 휘도 열화가 보상된다.
(제6 실시형태)
[표시 패널의 블럭 구성]
도 17은 본 발명의 제6 실시형태에 따른 표시 장치의 표시 패널을 도시하는 블럭도이다. 본 표시 장치는 기본적으로 화소 어레이부(1)와, 스캐너부와, 신호부 를 포함하고 있다. 스캐너부와 신호부가 구동부를 구성한다. 화소 어레이부(1)는 행 형태로 배치된 제1 주사선(WS), 제2 주사선(DS), 제3 주사선(AZ1) 및 제4 주사선(AZ2)과, 열 형태로 배치된 신호선(SL)과, 이들 주사선(WS, DS, AZ1, AZ2) 및 신호선(SL)에 접속한 행렬 형상의 화소 회로(2)와, 각 화소 회로(2)의 동작에 필요한 제1 전위 Vss1, 제2 전위 Vss2 및 제3 전위 Vdd를 공급하는 복수의 전원선을 포함하고 있다. 신호부는 수평 셀렉터(3)를 포함하고, 이 수평 셀렉터(3)는 신호선(SL)에 영상 신호를 공급한다. 스캐너부는 라이트 스캐너(4), 드라이브 스캐너(5), 제1 보정용 스캐너(71) 및 제2 보정용 스캐너(72)를 포함하고, 이들이 제1 주사선(WS), 제2 주사선(DS), 제3 주사선(AZ1) 및 제4 주사선(AZ2)에 제어 신호를 공급함으로써 화소 회로(2)를 행 단위로 순차 주사한다.
[화소 회로의 구성]
도 18은, 도 17에 도시된 표시 장치에 포함된 화소 구성을 도시하는 회로도이다. 본 실시형태의 화소는 5개의 트랜지스터를 포함하고 있는 점에 특징이 있다. 도시하는 바와 같이, 화소 회로(2)는 샘플링 트랜지스터(Tr1)와, 드라이브 트랜지스터(Trd)와, 제1 스위칭 트랜지스터(Tr2)와, 제2 스위칭 트랜지스터(Tr3)와, 제3 스위칭 트랜지스터(Tr4)와, 화소 용량(Cs)과, 발광 소자(EL)를 포함한다. 샘플링 트랜지스터(Tr1)는, 소정의 샘플링 기간에 주사선(WS)으로부터 공급되는 제어 신호에 따라 도통하게 되어 신호선(SL)으로부터 공급된 영상 신호의 신호 전위를 화소 용량(Cs)에 샘플링한다. 화소 용량(Cs)은, 샘플링된 영상 신호의 신호 전위에 따라서 드라이브 트랜지스터(Trd)의 게이트(G)에 입력 전압(Vgs)을 인가한다. 드라이브 트랜지스터(Trd)는, 입력 전압(Vgs)에 대응하는 출력 전류(Ids)를 발광 소자(EL)에 공급한다. 발광 소자(EL)는, 소정의 발광 기간 동안 드라이브 트랜지스터(Trd)로부터 공급되는 출력 전류(Ids)에 의해 영상 신호의 신호 전위에 대응하는 휘도로 발광한다.
제1 스위칭 트랜지스터(Tr2)는, 샘플링 기간(영상 신호 기입 기간)에 앞서서 주사선(AZ1)으로부터 공급되는 제어 신호에 따라 도통하게 되어 드라이브 트랜지스터(Trd)의 제어 단부인 게이트(G)를 제1 전위(Vss1)에 설정한다. 제2 스위칭 트랜지스터(Tr3)는, 샘플링 기간에 앞서서 주사선(AZ2)으로부터 공급되는 제어 신호에 따라 도통하게 되어 드라이브 트랜지스터(Trd)의 한쪽의 전류 단부인 소스(S)를 제2 전위(Vss2)에 설정한다. 제3 스위칭 트랜지스터(Tr4)는, 샘플링 기간에 앞서서 주사선(DS)으로부터 공급되는 제어 신호에 따라 도통하게 되어 드라이브 트랜지스터(Trd)의 다른 쪽의 전류 단부인 드레인을 제3 전위(Vdd)에 접속함으로써, 드라이브 트랜지스터(Trd)의 임계 전압(Vth)에 상당하는 전압을 화소 용량(Cs)에 유지시켜서 임계 전압(Vth)의 영향을 보정한다. 또한, 제3 스위칭 트랜지스터(Tr4)는, 발광 기간에 다시 주사선(DS)으로부터 공급되는 제어 신호에 따라 도통하게 되고 드라이브 트랜지스터(Trd)를 제3 전위(Vdd)에 접속하여 출력 전류(Ids)가 발광 소자(EL)에 흐르도록 한다.
이상의 설명으로부터 명백한 바와 같이, 화소 회로(2)는 5개의 트랜지스터(Tr1∼Tr4, Trd)와, 1개의 화소 용량(Cs)과, 1개의 발광 소자(EL)를 포함하고 있다. 트랜지스터(Tr1∼Tr3, Trd)는 N 채널형의 폴리실리콘 TFT이다. 트랜지스 터(Tr4)만이 P 채널형의 폴리실리콘 TFT이다. 그러나, 본 발명은 이에 한정되는 것이 아니고, N 채널형과 P 채널형의 TFT를 적절히 혼재시킬 수 있다. 발광 소자(EL)는, 예를 들어, 애노드 및 캐소드를 포함하는 다이오드형의 유기 EL 디바이스이다. 그러나, 본 발명은 이에 한정되는 것이 아니고, 발광 소자는 일반적으로 전류 구동에 의해 발광하는 모든 디바이스를 포함한다.
[제6 실시형태의 동작]
도 19는, 도 18에 도시한 표시 패널로부터 화소 회로(2)의 부분만을 취출한 모식도이다. 이해를 쉽게 하기 위해서, 샘플링 트랜지스터(Tr1)에 의해 샘플링되는 영상 신호의 신호 전위(Vsig), 드라이브 트랜지스터(Trd)의 입력 전압(Vgs) 및 출력 전류(Ids), 더 나아가 발광 소자(EL)에 포함된 용량 성분(Coled) 등을 기재하고 있다. 이하, 도 20에 기초하여 본 실시형태에 따른 화소 회로(2)의 동작을 설명한다.
도 20은, 도 19에 도시한 화소 회로의 타이밍 차트이다. 도 20은 시간축(T)에 따라 각 주사선(WS, AZ1, AZ2 및 DS)에 인가되는 제어 신호의 파형을 나타내고 있다. 표기를 간략화하기 위해서, 제어 신호는 주사선의 부호와 동일한 부호로 나타내고 있다. 트랜지스터(Tr1, Tr2, Tr3)는 N 채널형이므로, 이들은 주사선(WS, AZ1, AZ2)이 각각 하이 레벨일 때 온 되고, 로우 레벨일 때 오프된다. 한편, 트랜지스터(Tr4)는 P 채널형이므로, 주사선(DS)이 하이 레벨일 때 오프하고, 로우 레벨일 때 온 된다. 또한, 이 타이밍 차트는 각 제어 신호(WS, AZ1, AZ2, DS)의 파형과 함께, 드라이브 트랜지스터(Trd)의 게이트(G) 및 소스(S)의 전위 변화도 나타내 고 있다.
도 20에 도시된 타이밍 차트에서는, 타이밍(T1)∼타이밍(T8)을 1 프레임(1f)으로 하고 있다. 1 프레임 사이에 화소 어레이의 각 행이 일회 순차 주사된다. 이 타이밍 차트는, 1 행의 화소에 인가되는 각 제어 신호(WS, AZ1, AZ2, DS)의 파형을 나타내고 있다.
당해 프레임이 시작되기 전의 타이밍(T0)에서, 모든 제어 신호(WS, AZ1, AZ2, DS)가 로우 레벨에 있다. 따라서, N 채널형의 트랜지스터(Tr1, Tr2, Tr3)는 오프 상태에 있는 한편, P 채널형의 트랜지스터(Tr4)만이 온 상태이다. 드라이브 트랜지스터(Trd)는 온 상태의 트랜지스터(Tr4)를 통해서 전원(Vdd)에 접속하고 있으므로, 드라이브 트랜지스터(Trd)는 소정의 입력 전압(Vgs)에 따라서 출력 전류(Ids)를 발광 소자(EL)에 공급하고 있다. 따라서, 타이밍(T0)에서 발광 소자(EL)는 발광하고 있다. 이때, 드라이브 트랜지스터(Trd)에 인가되는 입력 전압(Vgs)은, 게이트 전위(G)와 소스 전위(S) 사이의 차로 나타내어진다.
당해 프레임이 시작되는 타이밍(T1)에서, 제어 신호(DS)가 로우 레벨로부터 하이 레벨로 전환된다. 이에 따라, 스위칭 트랜지스터(Tr4)가 오프하고, 드라이브 트랜지스터(Trd)는 전원(Vdd)으로부터 컷오프되므로, 발광이 정지하고 비발광 기간이 시작된다. 따라서, 타이밍(T1)에서 모든 트랜지스터가 오프로 된다.
계속해서, 타이밍(T2)으로 진행하면, 제어 신호(AZ1, AZ2)가 하이 레벨이 되므로, 스위칭 트랜지스터(Tr2, Tr3)가 온 된다. 그 결과, 드라이브 트랜지스터(Trd)의 게이트(G)가 기준 전위(Vss1)에 접속되고, 소스(S)가 기준 전위(Vss2)에 접속된다. 여기서, Vss1-Vss2>Vth를 만족하고 있어, Vss1-Vss2=Vgs>Vth로 함으로써, 그후의 타이밍(T3)에서 행하여지는 Vth 보정을 위한 준비를 행한다. 환언하면, 기간(T2∼T3)은 드라이브 트랜지스터(Trd)의 리셋 기간에 상당한다. 발광 소자(EL)의 임계 전압을 (VthEL)이라고 하면, VthEL>Vss2로 설정되어 있다. 이에 따라서, 발광 소자(EL)에 마이너스 바이어스가 인가되어, 발광 소자는 소위 역 바이어스 상태가 된다. 이 역 바이어스 상태는, 나중에 행하는 Vth 보정 동작 및 이동도 보정 동작을 정상적으로 행하기 위해서 필요하다.
타이밍(T3)에서는, 제어 신호(AZ2)를 로우 레벨로 하고, 직후 제어 신호(DS)도 로우 레벨로 하고 있다. 이에 따라서, 트랜지스터(Tr3)가 오프되는 한편, 트랜지스터(Tr4)가 온 된다. 그 결과, 드레인 전류(Ids)가 화소 용량(Cs)으로 유입하고, Vth 보정 동작을 개시한다. 이때, 드라이브 트랜지스터(Trd)의 게이트(G)는 Vss1에 유지되고 있고, 드라이브 트랜지스터(Trd)가 컷오프 될 때까지 전류(Ids)가 흐른다. 드라이브 트랜지스터(Trd)가 컷오프 되면, 드라이브 트랜지스터(Trd)의 소스 전위(S)는 Vss1-Vth가 된다. 드레인 전류가 컷오프 된 후의 타이밍(T4)에서 제어 신호(DS)를 다시 하이 레벨로 복귀시키고, 스위칭 트랜지스터(Tr4)를 오프한다. 또한, 제어 신호(AZ1)도 로우 레벨로 복귀시키고, 스위칭 트랜지스터(Tr2)도 오프한다. 그 결과, 화소 용량(Cs)에 Vth가 유지 고정된다. 상기한 바와 같이, 타이밍(T3)로부터 타이밍(T4)까지의 기간은 드라이브 트랜지스터(Trd)의 임계 전압 Vth을 검출하는 기간이다. 여기에서는, 이 검출 기간(T3∼T4)을 Vth 보정 기간이라고 부르고 있다.
이와 같이 Vth 보정을 행한 후에, 타이밍(T5)에서 제어 신호(WS)를 하이 레벨로 전환하고, 샘플링 트랜지스터(Tr1)를 온 하고 영상 신호(Vsig)를 화소 용량(Cs)에 기입한다. 발광 소자(EL)의 등가 용량(Coled)에 비교해서 화소 용량(Cs)은 충분히 작다. 그 결과, 영상 신호(Vsig)의 대부분이 화소 용량(Cs)에 기입된다. 정확하게는, Vss1와 Vsig 사이의 차분 Vsig-Vss1이 화소 용량(Cs)에 기입된다. 따라서, 드라이브 트랜지스터(Trd)의 게이트(G)와 소스(S) 사이의 전압(Vgs)은, 먼저 검출 유지된 Vth에 금회 샘플링된 Vsig-Vss1을 더한 레벨(Vsig-Vss1+Vth)이 된다. 이후 설명의 간이화를 위해, Vss1=0V라고 하면, 게이트와 소스 사이의 전압 Vgs은 도 20의 타이밍 차트에 나타낸 바와 같이 Vsig+Vth가 된다. 영상 신호(Vsig)의 샘플링은 제어 신호(WS)가 로우 레벨로 복귀되는 타이밍(T7)까지 행하여진다. 즉, 타이밍(T5)으로부터 타이밍(T7)까지의 기간이 샘플링 기간(영상 신호 기입 기간)에 상당한다.
샘플링 기간이 종료하는 타이밍(T7)보다 앞의 타이밍(T6)에서, 제어 신호(DS)가 로우 레벨이 되고 스위칭 트랜지스터(Tr4)가 온 된다. 이에 따라서, 드라이브 트랜지스터(Trd)가 전원(Vdd)에 접속되므로, 화소 회로는 비발광 기간으로부터 발광 기간으로 진행한다. 샘플링 트랜지스터(Tr1)가 아직 온 상태로 있고 스위칭 트랜지스터(Tr4)가 온으로 된 기간(T6∼T7)에서, 드라이브 트랜지스터(Trd)의 이동도 보정을 행한다. 즉, 본 예에서는, 샘플링 기간의 후방 부분과 발광 기간의 선두 부분이 겹치는 기간(T6∼T7)에서 이동도 보정을 행하고 있다. 이 이동도 보정을 행하는 발광 기간의 선두에서는, 발광 소자(EL)는 역 바이어스 상태에 있으므 로, 발광 소자(EL)는 발광하지 않는다. 이 이동도 보정 기간(T6∼T7)에서는, 드라이브 트랜지스터(Trd)의 게이트(G)가 영상 신호(Vsig)의 레벨에 고정된 상태에서, 드라이브 트랜지스터(Trd)에 드레인 전류(Ids)가 흐른다. 여기서, Vss1-Vth<VthEL로 미리 설정해 둠으로써 발광 소자(EL)는 역 바이어스 상태에 있기 때문에, 다이오드 특성이 아니라 단순한 용량 특성을 나타내게 된다. 따라서, 드라이브 트랜지스터(Trd)에 흐르는 전류(Ids)는 화소 용량(Cs)과 발광 소자(EL)의 등가 용량(Coled)의 양자를 결합한 용량 C=Cs+Coled에 기입된다. 이에 따라서, 드라이브 트랜지스터(Trd)의 소스 전위(S)는 상승한다. 도 20의 타이밍 차트에서는 이 상승분을 ΔV로 나타내고 있다. 이 상승분 ΔV은 결국 화소 용량(Cs)에 유지된 게이트와 소스 사이의 전압(Vgs)으로부터 차감되게 되므로, 이것은 부 귀환이 행하여졌음을 의미하게 된다. 이와 같이, 드라이브 트랜지스터(Trd)의 출력 전류(Ids)를 같은 드라이브 트랜지스터(Trd)의 입력 전압(Vgs)에 부 귀환시킴으로써, 이동도 μ를 보정하는 것이 가능하다. 부 귀환량 ΔV은 이동도 보정 기간(T6∼T7)의 시간폭 "t"을 조정함으로써 최적화 가능하다.
타이밍(T7)에서는, 제어 신호(WS)가 로우 레벨이 되어 샘플링 트랜지스터(Tr1)가 오프되게 한다. 그 결과, 드라이브 트랜지스터(Trd)의 게이트(G)는 신호선(SL)으로부터 컷오프 된다. 영상 신호(Vsig)의 인가가 해제되므로, 드라이브 트랜지스터(Trd)의 게이트 전위(G)는 소스 전위(S)와 함께 상승 가능하게 된다. 이 기간 중에 화소 용량(Cs)에 유지된 게이트와 소스 사이의 전압(Vgs)은 (Vsig-ΔV+Vth)의 값을 유지한다. 소스 전위(S)의 상승에 수반하여, 발광 소자(EL)의 역 바이어스 상태는 해소되어지므로, 출력 전류(Ids)의 유입에 의해 발광 소자(EL)는 실제로 발광을 개시한다. 이때의 드레인 전류(Ids)와 게이트 전압(Vgs) 사이의 관계는, 특성식 1의 Vgs에 Vsig-ΔV+Vth를 대입함으로써, 이하의 식과 같이 주어진다.
Ids=kμ(Vgs-Vth)2=kμ(Vsig-ΔV)2
상기 식에 있어서, k=(1/2)(W/L)Cox이다. 이 특성식에 따르면, Vth의 항이 소거되고 있어 발광 소자(EL)에 공급되는 출력 전류(Ids)는 드라이브 트랜지스터(Trd)의 임계 전압(Vth)에 의존하지 않는 것을 알 수 있다. 기본적으로 드레인 전류(Ids)는 영상 신호의 신호 전압(Vsig)에 의해 결정된다. 환언하면, 발광 소자(EL)는 영상 신호(Vsig)에 대응하는 휘도로 발광하게 된다. 이때, Vsig은 부 귀환량 ΔV에 의해 보정되어 있다. 이 보정량 ΔV은 정확히 특성식의 계수부에 위치하는 이동도 μ의 효과를 상쇄하도록 작용한다. 따라서, 드레인 전류(Ids)는 실질적으로 영상 신호(Vsig)에만 의존하게 된다.
최후로, 타이밍(T8)에서, 제어 신호(DS)가 하이 레벨이 되어 스위칭 트랜지스터(Tr4)가 오프되고, 이어서 발광이 종료하고 당해 프레임이 끝난다. 그 다음에, 다음 프레임으로 진행하고, 다음 프레임에서 Vth 보정 동작, 이동도 보정 동작 및 발광 동작이 반복되게 된다.
(응용 형태)
본 발명의 실시형태에 따른 표시 장치는, 도 21에 도시한 바와 같은 박막 디 바이스 구성을 갖는다. 도 21은, TFT 부분이 바텀(Bottom) 게이트 구조(게이트 전극이 채널(PS)층 아래에 위치됨)를 갖는다. TFT 부분에 관해서는, 샌드위치 게이트 구조(채널(PS)층을 상하의 게이트 전극 사이에 끼워넣음) 및 탑(Top) 게이트 구조(게이트 전극이 채널(PS)층 위에 위치됨)와 같은 변형이 있다. 도 21은 절연성 기판 상에 형성된 화소의 모식적인 단면 구조를 도시하고 있다. 도시한 바와 같이, 화소는 복수의 트랜지스터를 포함하는 트랜지스터부(도면에서는 1개의 TFT를 예시), 화소 용량 등을 포함하는 용량부 및 유기 EL 소자 등을 포함하는 발광부를 갖고 있다. 기판 위에는, TFT 프로세스에 의해 트랜지스터부 및 용량부가 형성되고, 그 위에 유기 EL 소자 등의 발광부가 적층되어 있다. 또한, 그 위에 접착제를 통해서 투명한 대향 기판을 부착해서 플랫 패널을 얻고 있다.
본 발명의 실시형태에 따른 표시 장치는, 도 22에 도시된 바와 같이 플랫형의 모듈 형상 디바이스를 포함한다. 예를 들어. 유기 EL 소자, 박막 트랜지스터, 박막 용량 등을 각각 갖는 화소를 매트릭스 형상으로 집적 형성한 화소 어레이부를 형성하고, 이 화소 어레이부(화소 매트릭스부)를 둘러싸도록 접착제를 배치함으로써 유리 등으로 만들어진 대향 기판을 부착하여, 표시 모듈을 얻는다. 이 투명한 대향 기판에, 필요에 따라 컬러 필터, 보호막, 차광막 등을 제공해도 된다. 표시 모듈에는, 외부로부터 화소 어레이 회로로의 신호 등을 입출력하기 위한 커넥터로서, 예를 들어 FPC(플렉시블 프린트 서킷)를 제공해도 된다.
이상 설명한 본 발명의 실시형태에 따른 표시 장치는, 플랫 패널 형상을 포함하고, 여러가지 전자 기기, 예를 들어, 디지털 카메라, 노트북 퍼스널 컴퓨터, 휴대 전화, 비디오 카메라 등에 적용 가능하다. 상기 표시 장치는 전자 기기에 입력되거나 또는, 전자 기기내에서 생성한 구동 신호를 화상 또는 영상으로서 표시할 수 있는 여러 분야의 전자 기기의 디스플레이에 적용하는 것이 가능하다. 이하, 상기 표시 장치가 적용된 전자 기기의 예를 든다. 전자 기기는 기본적으로 정보를 처리하는 본체와, 본체에 입력되는 정보 또는 본체로부터 출력되는 정보를 표시하는 디스플레이를 포함한다.
도 23은 본 발명이 적용된 텔레비전을 도시하며, 프론트 패널(12), 필터 유리(13) 등을 갖는 영상 표시 화면(11)을 포함하고, 본 발명의 실시형태에 따른 표시 장치를 그 영상 표시 화면(11)으로서 사용함으로써 제작된다.
도 24는 본 발명이 적용된 디지털 카메라를 도시하며, 위가 정면도이고 아래가 배면도이다. 이 디지털 카메라는 촬상 렌즈, 플래시용의 발광부(15), 표시부(16), 컨트롤 스위치, 메뉴 스위치, 셔터(19) 등을 포함하고, 본 발명의 실시형태에 따른 표시 장치를 그 표시부(16)로서 사용함으로써 제작된다.
도 25는 본 발명이 적용된 노트북 퍼스널 컴퓨터를 도시하며, 본체(20)에는 문자 등을 입력할 때 조작되는 키보드(21)를 포함하고, 본체 커버에는 화상을 표시하는 표시부(22)를 포함하고, 본 발명의 실시형태에 따른 표시 장치를 그 표시부(22)로서 사용함으로써 제작된다.
도 26은 본 발명이 적용된 휴대 단말 장치를 도시한다. 왼쪽이 개방한 상태를 나타내고, 오른쪽이 폐쇄한 상태를 나타내고 있다. 이 휴대 단말 장치는 상측 하우징(23), 하측 하우징(24), 연결부(여기서는 힌지부)(25), 디스플레이(26), 서 브 디스플레이(27), 픽처 라이트(28), 카메라(29) 등을 포함한다. 이 휴대 단말 장치는 본 발명의 실시형태에 따른 표시 장치를 그 디스플레이(26)나 서브 디스플레이(27)로서 사용함으로써 제작된다.
도 27은 본 발명이 적용된 비디오 카메라를 도시하며, 본체부(30), 전방을 향한 측면에 피사체 촬영용의 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36) 등을 포함하고, 본 발명의 실시형태에 따른 표시 장치를 그 모니터(36)로서 사용함으로써 제작된다.
본 출원은 2008년 11월 7일자로 일본 특허청에 출원된 일본 우선 특허출원 JP2008-286778호에 개시된 주제와 관련된 주제를 포함하며, 상기 일본 우선 특허출원의 전체 내용은 본원에 참조로서 포함되어 있다.
첨부된 특허청구의 범위 또는 그 균등물의 범위내에 있는 한, 설계 요구조건 및 다른 요소에 따라 각종 변경, 조합, 하위 조합 및 변형이 가능함은 당업자에게 자명하다.
도 1은 본 발명의 제1 실시형태에 따른 표시 장치의 패널의 블럭도.
도 2는 제1 실시형태에 따른 화소 회로도.
도 3은 제1 실시형태의 동작을 설명하기 위한 타이밍 차트.
도 4는 마찬가지로 동작을 설명하기 위한 타이밍 차트.
도 5는 제1 실시형태의 전체 구성을 도시하는 블럭도.
도 6은 "번-인" 현상을 도시하는 모식도.
도 7은 제1 실시형태에 따른 발광 휘도 검출의 점-순차 주사를 도시하는 모식도.
도 8은 제1 실시형태의 동작을 설명하기 위한 모식도.
도 9는 본 발명의 제2 실시형태의 전체 구성을 도시하는 블럭도.
도 10은 패널의 확대 단면도.
도 11은 본 발명의 제3 실시형태에 따른 표시 장치의 동작을 설명하기 위한 타이밍 차트.
도 12는 마찬가지로 제3 실시형태의 동작을 설명하기 위한 타이밍 차트.
도 13은 본 발명의 제4 실시형태에 따른 표시 장치를 설명하기 위한 모식도.
도 14는 본 발명의 제5 실시형태에 따른 표시 장치의 패널 구성을 도시하는 블럭도.
도 15는 화소 회로의 구성을 도시하는 회로도.
도 16은 동작을 설명하기 위한 타이밍 차트.
도 17은 본 발명의 제6 실시형태에 따른 표시 장치의 표시 패널을 도시하는 블럭도.
도 18은 제6 실시형태에 따른 화소 회로도.
도 19는 마찬가지로 화소 회로도.
도 20은 제6 실시형태의 동작을 설명하기 위한 타이밍 차트.
도 21은 본 발명의 응용형태에 따른 표시 장치의 디바이스 구성을 도시하는 단면도.
도 22는 본 발명의 응용 형태에 따른 표시 장치의 모듈 구성을 도시하는 평면도.
도 23은 본 발명의 응용 형태에 따른 표시 장치를 포함하는 텔레비젼 세트를 도시하는 사시도.
도 24는 본 발명의 응용 형태에 따른 표시 장치를 포함하는 디지털 스틸 카메라를 도시하는 사시도.
도 25는 본 발명의 응용 형태에 따른 표시 장치를 포함하는 노트북 퍼스널 컴퓨터를 도시하는 사시도.
도 26은 본 발명의 응용 형태에 따른 표시 장치를 포함하는 휴대 단말 장치를 도시하는 모식도.
도 27은 본 발명의 응용 형태에 따른 표시 장치를 포함하는 비디오 카메라를 도시하는 사시도.
<도면의 주요 부분에 대한 부호의 설명>
0: 패널 1: 화면부(화소 어레이부)
2: 화소 3: 드라이버
4: 스캐너 8: 광 센서
10: 신호 처리부

Claims (9)

  1. 표시 장치로서,
    화면부와,
    구동부와,
    신호 처리부를 포함하고,
    상기 화면부는 행 형태의 주사선과, 열 형태의 신호선과, 행렬 형상의 화소 회로와, 광 센서를 포함하고,
    상기 구동부는 상기 주사선에 제어 신호를 공급하는 스캐너와 상기 신호선에 영상 신호를 공급하는 드라이버를 포함하고,
    상기 화소 회로는 상기 영상 신호에 따라서 발광하고,
    상기 광 센서는 상기 발광에 따라서 휘도 신호를 출력하고,
    상기 신호 처리부는 상기 휘도 신호에 따라 상기 영상 신호를 보정하여, 상기 드라이버에 공급하고, 상기 화면부에 영상을 표시하는 표시 기간 중에는, 표시용 영상 신호를 공급하고, 상기 화면부에 영상을 표시하지 않는 검출 기간 중에는, 검출용 영상 신호를 공급하고,
    상기 검출 기간에 있어서의 상기 광 센서에 의한 수광량은, 상기 표시 기간에 있어서의 상기 광 센서에 의한 수광량보다 많은, 표시 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 신호 처리부는 각 프레임에서 상기 검출용 영상 신호를 공급하고, 검출 대상이 되는 화소 회로만이 발광하도록 하게 하는, 표시 장치.
  4. 제1항에 있어서,
    상기 신호 처리부는, 제1 기간 중에 상기 광 센서로부터 출력된 제1 휘도 신호와, 상기 제1 기간 이후의 제2 기간 중에 상기 광 센서로부터 출력된 제2 휘도 신호를 비교하고, 비교한 결과에 따라서 영상 신호를 보정하여 상기 드라이버에 공급하는, 표시 장치.
  5. 제1항에 있어서,
    상기 광 센서는 복수의 검출 기간에 걸쳐서 시분할적으로 상기 휘도 신호를 출력하는, 표시 장치.
  6. 삭제
  7. 제1항에 있어서,
    상기 신호 처리부는 표시용 영상 신호의 최대 레벨보다도, 검출용 영상 신호의 레벨을 크게 하는, 표시 장치.
  8. 제1항에 있어서,
    상기 구동부는, 1 프레임에서 상기 화소 회로가 발광하고 있는 발광 기간의 비율을 조정하여, 상기 표시 기간에 있어서의 발광 기간의 비율보다도 상기 검출 기간에 있어서의 발광 기간의 비율을 크게 하는, 표시 장치.
  9. 전자 기기로서,
    본체와,
    상기 본체에 입력된 정보 또는 상기 본체로부터 출력된 정보를 표시하는 디스플레이를 포함하고,
    상기 디스플레이는 화면부와, 구동부와, 신호 처리부를 포함하고,
    상기 화면부는 행 형태의 주사선과, 열 형태의 신호선과, 행렬 형상의 화소 회로와, 광 센서를 포함하고,
    상기 구동부는 상기 주사선에 제어 신호를 공급하는 스캐너와, 상기 신호선에 영상 신호를 공급하는 드라이버를 포함하고,
    상기 화소 회로는 상기 영상 신호에 따라서 발광하고,
    상기 광 센서는 상기 발광에 따라서 휘도 신호를 출력하고,
    상기 신호 처리부는 상기 휘도 신호에 따라 상기 영상 신호를 보정하여, 상기 드라이버에 공급하고, 상기 화면부에 영상을 표시하는 표시 기간 중에는, 표시용 영상 신호를 공급하고, 상기 화면부에 영상을 표시하지 않는 검출 기간 중에는, 검출용 영상 신호를 공급하고,
    상기 검출 기간에 있어서의 상기 광 센서에 의한 수광량은, 상기 표시 기간에 있어서의 상기 광 센서에 의한 수광량보다 많은, 전자 기기.
KR1020090107115A 2008-11-07 2009-11-06 표시 장치 및 전자 기기 KR101572695B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-286778 2008-11-07
JP2008286778A JP5446216B2 (ja) 2008-11-07 2008-11-07 表示装置及び電子機器

Publications (2)

Publication Number Publication Date
KR20100051572A KR20100051572A (ko) 2010-05-17
KR101572695B1 true KR101572695B1 (ko) 2015-11-27

Family

ID=42164781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090107115A KR101572695B1 (ko) 2008-11-07 2009-11-06 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US8212798B2 (ko)
JP (1) JP5446216B2 (ko)
KR (1) KR101572695B1 (ko)
CN (1) CN101739949B (ko)
TW (1) TW201033966A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5446217B2 (ja) * 2008-11-07 2014-03-19 ソニー株式会社 表示装置と電子機器
JP2010113227A (ja) * 2008-11-07 2010-05-20 Sony Corp 表示装置及び電子機器
JP5228823B2 (ja) * 2008-11-17 2013-07-03 ソニー株式会社 表示装置
JP2012141333A (ja) * 2010-12-28 2012-07-26 Sony Corp 信号処理装置、信号処理方法、表示装置及び電子機器
TW201426709A (zh) 2012-12-26 2014-07-01 Sony Corp 顯示裝置、顯示裝置之驅動方法及電子機器
JP6330215B2 (ja) * 2013-12-27 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、駆動方法および電子機器
CN104599641A (zh) * 2015-03-02 2015-05-06 京东方科技集团股份有限公司 Oled像素单元及其驱动方法、oled显示装置
CN104700783B (zh) * 2015-04-03 2018-09-11 合肥鑫晟光电科技有限公司 像素驱动电路的驱动方法
US9591720B2 (en) * 2015-08-05 2017-03-07 Mitsubishi Electric Corporation LED display apparatus
WO2017031268A1 (en) * 2015-08-19 2017-02-23 Valve Corporation Systems and methods for detection and/or correction of pixel luminosity and/or chrominance response variation in displays
KR102392709B1 (ko) * 2017-10-25 2022-04-29 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
CN107591126A (zh) * 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种像素电路的控制方法及其控制电路、显示装置
CN107911507B (zh) * 2017-11-22 2019-09-13 Oppo广东移动通信有限公司 显示屏组件及电子设备
WO2020110310A1 (ja) * 2018-11-30 2020-06-04 オリンパス株式会社 表示装置及び内視鏡システム
JP2020144343A (ja) * 2019-03-08 2020-09-10 シャープ株式会社 表示装置、制御装置、および表示装置の制御方法
CN112351268B (zh) * 2019-08-07 2022-09-02 杭州海康微影传感科技有限公司 一种热成像摄像机灼伤检测方法、装置及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092028A (ja) * 2003-09-19 2005-04-07 Casio Comput Co Ltd 表示駆動装置及び表示装置並びにその駆動制御方法
JP2006058352A (ja) 2004-08-17 2006-03-02 Casio Comput Co Ltd 表示装置及びその駆動制御方法
JP2008032761A (ja) * 2006-07-26 2008-02-14 Eastman Kodak Co 表示装置における画素電流測定方法および表示装置
JP2008292834A (ja) * 2007-05-25 2008-12-04 Hitachi Displays Ltd 表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1784092A (zh) * 2002-02-01 2006-06-07 精工爱普生株式会社 发光装置及其驱动方法以及电子仪器
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
US7109952B2 (en) 2002-06-11 2006-09-19 Samsung Sdi Co., Ltd. Light emitting display, light emitting display panel, and driving method thereof
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP4066953B2 (ja) * 2004-01-13 2008-03-26 セイコーエプソン株式会社 電気光学装置及び電子機器
US7545397B2 (en) * 2004-10-25 2009-06-09 Bose Corporation Enhancing contrast
JP4923410B2 (ja) 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP4645822B2 (ja) * 2005-04-19 2011-03-09 ソニー株式会社 画像表示装置および物体の検出方法
JP2010511182A (ja) * 2006-11-28 2010-04-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリクス発光ディスプレイ装置及びその駆動方法
JP2008203478A (ja) * 2007-02-20 2008-09-04 Sony Corp 表示装置とその駆動方法
KR101487548B1 (ko) * 2007-05-18 2015-01-29 소니 주식회사 표시 장치, 표시 장치의 제어 방법 및 컴퓨터 프로그램이 기록된 기록 매체
JP4845825B2 (ja) * 2007-07-25 2011-12-28 株式会社 日立ディスプレイズ 多色表示装置
TW200952503A (en) * 2008-06-05 2009-12-16 Delta Electronics Inc Display apparatus, control module and method for the display apparatus
JP2010113229A (ja) * 2008-11-07 2010-05-20 Sony Corp 表示装置と電子機器
JP5446217B2 (ja) * 2008-11-07 2014-03-19 ソニー株式会社 表示装置と電子機器
JP2010113227A (ja) * 2008-11-07 2010-05-20 Sony Corp 表示装置及び電子機器
JP5277926B2 (ja) * 2008-12-15 2013-08-28 ソニー株式会社 表示装置及びその駆動方法と電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092028A (ja) * 2003-09-19 2005-04-07 Casio Comput Co Ltd 表示駆動装置及び表示装置並びにその駆動制御方法
JP2006058352A (ja) 2004-08-17 2006-03-02 Casio Comput Co Ltd 表示装置及びその駆動制御方法
JP2008032761A (ja) * 2006-07-26 2008-02-14 Eastman Kodak Co 表示装置における画素電流測定方法および表示装置
JP2008292834A (ja) * 2007-05-25 2008-12-04 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
JP5446216B2 (ja) 2014-03-19
CN101739949A (zh) 2010-06-16
TW201033966A (en) 2010-09-16
CN101739949B (zh) 2012-07-04
JP2010113226A (ja) 2010-05-20
KR20100051572A (ko) 2010-05-17
US20100117998A1 (en) 2010-05-13
US8212798B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
KR101572695B1 (ko) 표시 장치 및 전자 기기
KR101590192B1 (ko) 표시 장치 및 전자 기기
KR101562030B1 (ko) 표시 장치, 표시 장치를 구동하는 방법, 및 전자 기기
US8723847B2 (en) Display device and electronic product
JP4306753B2 (ja) 表示装置及びその駆動方法と電子機器
KR101425892B1 (ko) 표시장치, 표시장치 구동방법 및 전자기기
JP4715850B2 (ja) 表示装置及びその駆動方法と電子機器
JP4600780B2 (ja) 表示装置及びその駆動方法
US8847935B2 (en) Display device and electronic product having light sensors in plural pixel regions
TWI407407B (zh) 顯示裝置及其驅動方法與電子裝置
JP5309470B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008287139A (ja) 表示装置及びその駆動方法と電子機器
JP4591511B2 (ja) 表示装置及び電子機器
KR20090085516A (ko) 표시 장치 및 그 구동 방법과 전자기기
JP4985303B2 (ja) 表示装置及びその駆動方法と電子機器
JP2010139897A (ja) 表示装置及びその駆動方法と電子機器
JP2008287140A (ja) 表示装置及び電子機器
JP2010122604A (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 4