KR20100020763A - 반도체 모듈 - Google Patents

반도체 모듈 Download PDF

Info

Publication number
KR20100020763A
KR20100020763A KR1020080079508A KR20080079508A KR20100020763A KR 20100020763 A KR20100020763 A KR 20100020763A KR 1020080079508 A KR1020080079508 A KR 1020080079508A KR 20080079508 A KR20080079508 A KR 20080079508A KR 20100020763 A KR20100020763 A KR 20100020763A
Authority
KR
South Korea
Prior art keywords
package
substrate
module
semiconductor
semiconductor chip
Prior art date
Application number
KR1020080079508A
Other languages
English (en)
Inventor
김지은
양승택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080079508A priority Critical patent/KR20100020763A/ko
Publication of KR20100020763A publication Critical patent/KR20100020763A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명에 따른 반도체 모듈은, 다수의 패키지 유닛들이 전기적으로 연결된 패키지 모듈; 및 상기 패키지 모듈과 전기적으로 연결됨과 아울러 상기 패키지 모듈을 감싸는 기판을 포함한다.

Description

반도체 모듈{Semiconductor module}
본 발명은 반도체 모듈에 관한 것으로서, 보다 상세하게는, 공정 비용 및 시간을 줄일 수 있고, 전체 크기를 줄일 수 있는 반도체 모듈에 관한 것이다.
전자산업의 발전으로 거의 모든 전자제품에 반도체를 사용하게 되면서 다양한 크기와 형태의 패키지가 필요하게 되었고, 특히 소형가전, 모바일 제품군에서는 빠른 처리 속도를 가지고, 경량화, 고집적화가 되어있는 반도체 칩이 더욱 요구된다.
웨이퍼 레벨 칩 사이즈 패키지는 상기 요구에 적합한 패키지 중의 하나로, 기존의 소잉 단계부터 시작하는 패키징 공정과는 달리 웨이퍼 전체를 한꺼번에 패키징하고 공정의 최종 단계에서 웨이퍼의 스크라이브 라인을 따라 절단하여 개개의 칩 레벨로 분리하여 제작한 것이다.
한편, 반도체 집적 소자에 대한 패키징 기술은 소형화 및 고용량화와 실장 효율성에 대한 요구로 지속적으로 발전하고 있음에 따라 상기 웨이퍼 레벨 칩 사이즈 패키지를 이용하여 스택된 형태의 반도체 모듈을 형성할 수 있다.
반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩 또는 패키 지를 수직으로 쌓아 올리는 기술로서, 메모리 소자의 경우, 반도체 집적 공정에서 구현 가능한 메모리 용량보다 큰 메모리 용량을 갖는 제품을 구현할 수 있고, 실장 면적 사용의 효율성을 높일 수 있다.
그러나, 상기 웨이퍼 레벨 칩 스케일 패키지들을 스택하거나 또는 다양하게 배열하여 반도체 모듈을 형성하는 경우, 웨이퍼 레벨 패키지들의 반도체 칩 부분들이 노출되어 봉지부의 형성과 같은 별도의 공정이 필요하게 됨에 따라 공정 비용 및 시간이 증가하게 된다.
아울러, 반도체 모듈은 실장된 반도체 칩들의 구동을 위하여 기판 상에 다양한 형태로 반도체 칩들을 스택한 후, 기판 상에 많은 수의 수동소자를 포함하는 임베디드(Embeded) 소자를 형성해야 한다. 따라서, 임베디드 소자를 형성하기 위하여 많은 공정 비용 및 시간이 증가하며, 임베디드 소자들에 의해 반도체 모듈의 전체 크기가 커진다.
본 발명은 공정 비용 및 시간을 줄일 수 있고, 전체 크기를 줄일 수 있는 반도체 모듈을 제공한다.
본 발명에 따른 반도체 모듈은, 다수의 패키지 유닛들이 전기적으로 연결된 패키지 모듈; 및 상기 패키지 모듈과 전기적으로 연결됨과 아울러 상기 패키지 모듈을 감싸는 기판을 포함한다.
상기 패키지 유닛은, 상면에 본딩 패드들이 배치된 반도체 칩; 상기 반도체 칩의 상면 상에 배치되며, 상기 본딩 패드들과 연결된 재배선들; 상기 재배선들 상에 부착된 다수의 접속단자들; 및 상기 재배선과 연결되도록 상기 반도체 칩을 관통하는 관통전극들을 포함한다.
상기 패키지 유닛들은 상호 스택된다.
상기 패키지 유닛들은 상부에 배치되는 패키지 유닛의 접속단자가 하부에 배치되는 패키지 유닛의 대응하는 관통전극과 연결되도록 스택된다.
상기 스택된 최하부 패키지 유닛은 접속단자를 매개로 기판과 전기적으로 연결된다.
상기 기판에 부착된 외부접속단자를 더 포함한다.
상기 패키지 유닛들은 수평으로 배열된다.
상기 기판은 플렉서블 기판을 포함한다.
상기 기판에 실장된 임베디드 소자들을 더 포함한다.
상기 임베디드 소자들은 수동 소자, 능동 소자 및 반도체 칩 중 적어도 어느 하나를 포함한다.
상기 기판의 내부에 절연되도록 배치된 방열 부재를 더 포함한다.
상기 패키지 모듈은 다른 종류의 패키지 유닛들을 포함한다.
본 발명은 웨이퍼 레벨 칩 스케일 패키지들을 스택 또는 수평으로 배열하고, 상기 웨이퍼 레벨 칩 스케일 패키지들을 플렉서블 기판으로 감싸는 방법으로 반도 체 모듈을 형성함으로써 별도의 봉지부 또는 캡핑막의 형성 없이 기판으로 웨이퍼 레벨 칩 스케일 패키지들을 외부환경으로 보호할 수 있다.
또한, 수동소자 등을 포함하는 임베디드 소자들이 내장된 기판을 이용하여 반도체 모듈을 형성함으로써 반도체 모듈의 실장 후, 추가적으로 기판 상에 수동소자 등을 형성할 필요가 없어 공정 비용 및 시간을 줄일 수 있고, 반도체 모듈의 크기를 줄일 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 모듈에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 반도체 모듈을 다양한 다른 형태로 구현할 수 있을 것이다.
본 발명에 따른 반도체 모듈은 다수의 패키지 유닛들이 전기적으로 연결된 패키지 모듈 및 상기 패키지 모듈과 전기적으로 연결됨과 아울러 상기 패키지 모듈을 감싸는 기판을 포함한다.
이하에서는, 본 발명의 다양한 실시예들에 따른 반도체 모듈 및 그의 제조 방법을 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 모듈을 도시한 단면도이고, 도 2는 본 발명의 실시예에 따른 패키지 유닛을 도시한 단면도이며, 도 3a 내지 도 3b는 본 발명의 실시예에 따른 도면을 도시한 도면이다.
도 1을 참조하면, 본 발명에 따른 반도체 모듈(100)은 패키지 모듈(110) 및 패키지 모듈(110)과 전기적으로 연결됨과 아울러 패키지 모듈(110)을 감싸는 기판(120)을 포함한다.
패키지 모듈(110)은 상호 스택되어 전기적으로 연결되는 다수의 패키지 유닛(130)들을 포함한다.
패키지 유닛(130)은, 도 2를 참조하면, 반도체 칩(140), 재배선(146), 관통전극(150) 및 접속단자(152)를 포함하며, 웨이퍼 레벨 칩 사이즈 패키지의 구조를 갖는다.
반도체 칩(140)은, 예를 들어, 직육면체의 형상를 가지며, 상면에 다수의 본딩 패드(142)들이 구비되며, 상면에 본딩 패드(142)를 노출시킴과 아울러 재배선(146)과의 절연을 위해 구비된 보호막(144)을 포함한다.
반도체 칩(140)의 상면, 즉, 보호막(144)의 상면 상에는 각각 대응하는 본딩 패드(142)와 개별적으로 연결되는 다수의 재배선(146)들이 구비된다.
반도체 칩(140)의 상면 상에는 재배선(146)들의 전기적인 절연 및 보호를 위하여 외부와의 전기적인 연결을 위한 접속단자들이 배치되는 부분이 노출되도록 절연막(148)이 구비된다.
반도체 칩(140)의 내부에는 반도체 칩(140)과의 전기적인 연결을 위하여 대응하는 재배선(146)과 각각 연결되는 다수의 관통전극(150)들이 구비된다. 관통전극(150)들은 재배선(146)을 관통하도록 형성되어 구비될 수 있다.
반도체 칩(140) 상면의 노출된 재배선(146) 상에는 외부와의 전기적인 연결 을 위하여 솔더볼과 같은 다수의 접속 단자(152)들이 부착된다.
도 1을 참조하면, 패키지 모듈(110)은 스택된 다수의 패키지 유닛(150)들을 포함하며, 패키지 유닛(150)들은 상부에 배치되는 패키지 유닛(130)의 접속단자(152)가 하부에 배치되는 패키지 유닛(150)의 대응하는 관통전극(150)과 연결되도록 스택되어 전기적으로 연결된다.
패키지 모듈(110)은 동일한 종류의 반도체 칩들로 이루어진 패키지 유닛(130)들 만이 사용하되 구성될 수 있으며, 또한, 다른 종류의 반도체 칩, 예를 들어, 메모리 칩 및 시스템 칩들로 이루어진 패키지 유닛(130)들을 함께 사용되어 구성될 수 있다. 이를 위해, 패키지 모듈(110)의 하면에는 관통전극(150)과 연결되는 재배선(미도시)이 구비될 수 있으며, 상부에 배치되는 패키지 유닛(130)의 접속단자(152)는 하부에 배치되는 패키지 유닛(150)의 재배선(미도시)과 연결될 수 있다.
패키지 모듈(110)은 상면에 다수의 접속 패드(122)가 구비되고, 하면에 볼랜드(124)들이 구비된 기판(120)의 상면에 부착된다. 바람직하게, 패키지 모듈(110)은 최하부 패키지 유닛(130)의 접속단자(152)가 기판(120)의 접속 패드(122)와 연결되도록 기판(120)에 부착되어 기판(120)과 전기적으로 연결된다.
기판(120) 하면의 볼랜드(124)에는 외부와의 전기적인 연결을 위하여 솔더볼과 같은 외부접속단자(126)가 부착된다.
기판(120)은 패키지 모듈(110)을 감싸도록 배치되며, 이에 따라, 기판(120)은, 바람직하게, 플렉서블(Flexible) 기판을 포함한다.
도 1과 도 3a 및 도 3b를 참조하면, 기판(120)은 패키지 모듈(110)을 감싸기 위하여 패키지 모듈(110)이 배치되는 부분을 포함하여 패키지 모듈(110)의 측면 및 상면으로 감싸도록 연장되는 크기를 갖는다.
기판(120)은 직육면체 형상을 갖는 패키지 유닛(130)들이 스택된 직육면체 형상을 갖는 패키지 모듈(110)의 적어도 일측면 이상을 감쌀 수 있는 형상을 가지며, 바람직하게, 도 3b에 도시된 바와 같이, 패키지 모듈(110) 전체를 감쌀 수 있는 형상을 갖는다.
기판(120)의 내부에는 패키지 모듈(110)의 구동 중 발생하는 열을 용이하게 방출시키기 위하여 방열 부재(170)가 배치된다.
기판(120)의 내부에는 공정 비용 및 시간을 줄임과 아울러 반도체 모듈의 크기를 줄이기 위하여 수동 소자, 능동 소자 및 반도체 칩 중 적어도 어느 하나를 포함하는 다수의 임베디드(Embeded) 소자(180)들이 구비된다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체 모듈의 제조 방법을 도시한 공정별 단면도이다.
도 4a를 참조하면, 상면에 다수의 본딩 패드(142)들이 구비된 반도체 칩(140)들로 이루어진 웨이퍼(140a)의 상면 상에 본딩 패드(142)를 노출시킴과 아울러 전기적인 절연을 위한 보호막(144)을 형성한다.
그런 다음, 웨이퍼(140a)의 각 반도체 칩(140) 상면의 보호막(144) 상에 각각 대응하는 본딩 패드(142)와 개별적으로 연결되는 다수의 재배선(146)들을 형성한다.
이어서, 웨이퍼(140a)의 각 반도체 칩(140) 상면 상에 재배선(146)들의 전기적인 절연 및 보호를 위하여 외부와의 전기적인 연결을 위한 접속단자들이 배치되는 부분이 노출되도록 절연막(148)을 형성한다. 절연막(148)의 형성 후, 반도체 칩(140)의 두께를 줄이기 위하여 웨이퍼(140a)의 하면으로 백그라인딩 공정을 수행할 수 있다.
이후, 웨이퍼(140a)의 각 반도체 칩(140)에 반도체 칩(140)을 관통하는 다수의 비아홀(V)들을 형성한다. 비아홀(V)들은, 바람직하게, 대응하는 각각의 재배선(146)들이 노출되도록 형성하거나, 또는, 대응하는 각각의 재배선(146)들을 관통하도록 형성한다.
도 4b를 참조하면, 각 비아홀(V) 내에 금속물질을 매립하여 각 반도체 칩(140)들에 대응하는 재배선(146)들과 전기적으로 연결되는 다수의 관통전극(150)들을 형성한다.
도 4c를 참조하면, 관통전극(150)들이 형성된 각 반도체 칩(150)의 노출된 재배선(146)들 부분 상에 전기적인 연결을 위한 접속 단자(152)들을 부착한다.
그런 다음, 웨이퍼(140a)들을 칩 레벨로 개별화하여 다수의 패키지 유닛(130)을 형성한다.
도 4d를 참조하면, 다수의 패키지 유닛(130)들을 상부에 배치되는 패키지 유닛(130)의 접속단자(152)가 하부에 배치되는 패키지 유닛(130)의 하면으로 노출된 관통전극과 연결되도록 스택하여 패키지 모듈(110)을 형성한다.
도 4e를 참조하면, 패키지 모듈(110)을 상면에 다수의 접속 단자(122)가 구 비되고, 하면에 볼랜드(124)들이 구비되며, 내부에 임베디드(Embeded) 소자(180) 및 방열 부재(170)가 배치되고, 패키지 모듈(110)을 감쌀 수 있도록 패키지 모듈(110)이 배치되는 부분의 외측으로 연장된 크기를 가지며, 플렉서블 기판을 포함하는 기판(120) 상에 부착한다. 패키지 모듈(110)은 최하부 패키지 유닛(130)의 접속단자(152)가 기판(120)의 접속 패드(122)와 연결되도록 기판(120)에 부착한다.
그런 다음, 웨이퍼 레벨 칩 사이즈 패키지 구조를 갖는 패키지 유닛(130)들이 스택된 패키지 모듈(110)을 외부로부터 보호하기 위하여 패키지 모듈(110)이 배치되는 부분의 외측으로 연장된 기판(120) 부분으로 패키지 모듈(110)을 감싼다.
이어서, 기판(120)의 볼랜드에 솔더볼과 같은 다수의 외부접속단자(126)를 부착하여 본 발명에 따른 반도체 모듈의 제조를 완료한다.
본 발명의 실시예에서, 반도체 모듈은 도 4d 내지 도4e의 방법을 대신하여 기판 상에 패키지 유닛을 부착시킨 후, 다수의 패키지 유닛을 실장하는 방법으로 형성할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 반도체 모듈을 도시한 단면도이다.
도 5는 앞서 도 1에 도시 및 설명된 반도체 모듈과 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭을 부여하기로 한다.
도 5를 참조하면, 본 발명에 따른 반도체 모듈(200)은 기판(220) 상에 다수의 패키지 유닛(230)들이 수평으로 배열되며, 기판(220)은 수평으로 배열된 전체 패키지 유닛(230)들을 감싸 외부환경으로부터 패키지 유닛(230)은 보호된다.
이상에서와 같이, 본 발명은 웨이퍼 레벨 칩 스케일 패키지들을 스택 또는 수평으로 배열하고, 상기 웨이퍼 레벨 칩 스케일 패키지들을 플렉서블 기판으로 감싸는 방법으로 반도체 모듈을 형성함으로써 별도의 봉지부 또는 캡핑막의 형성 없이 기판으로 웨이퍼 레벨 칩 스케일 패키지들을 외부환경으로 보호할 수 있다.
또한, 수동소자 등을 포함하는 임베디드 소자들이 내장된 기판을 이용하여 반도체 모듈을 형성함으로써 반도체 모듈의 실장 후, 추가적으로 기판 상에 수동소자 등을 형성할 필요가 없어 공정 비용 및 시간을 줄일 수 있고, 반도체 모듈의 크기를 줄일 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 모듈을 도시한 단면도.
도 2는 본 발명의 실시예에 따른 패키지 유닛을 도시한 단면도.
도 3a 내지 도 3b는 본 발명의 실시예에 따른 도면을 도시한 도면.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체 모듈의 제조 방법을 도시한 공정별 단면도.
도 5는 본 발명의 다른 실시예에 따른 반도체 모듈을 도시한 단면도.

Claims (12)

  1. 다수의 패키지 유닛들이 전기적으로 연결된 패키지 모듈; 및
    상기 패키지 모듈과 전기적으로 연결됨과 아울러 상기 패키지 모듈을 감싸는 기판;
    을 포함하는 반도체 모듈.
  2. 제 1 항에 있어서,
    상기 패키지 유닛은,
    상면에 본딩 패드들이 배치된 반도체 칩;
    상기 반도체 칩의 상면 상에 배치되며, 상기 본딩 패드들과 연결된 재배선들;
    상기 재배선들 상에 부착된 다수의 접속단자들; 및
    상기 재배선과 연결되도록 상기 반도체 칩을 관통하는 관통전극들;
    을 포함하는 것을 특징으로 하는 반도체 모듈.
  3. 제 2 항에 있어서,
    상기 패키지 유닛들은 상호 스택된 것을 특징으로 하는 반도체 모듈.
  4. 제 3 항에 있어서,
    상기 패키지 유닛들은 상부에 배치되는 패키지 유닛의 접속단자가 하부에 배치되는 패키지 유닛의 대응하는 관통전극과 연결되도록 스택된 것을 특징으로 하는 반도체 모듈.
  5. 제 2 항에 있어서,
    상기 스택된 최하부 패키지 유닛은 접속단자를 매개로 기판과 전기적으로 연결된 것을 특징으로 하는 반도체 모듈.
  6. 제 1 항에 있어서,
    상기 기판에 부착된 외부접속단자를 더 포함하는 것을 특징으로 하는 반도체 모듈.
  7. 제 1 항에 있어서,
    상기 패키지 유닛들은 수평으로 배열된 것을 특징으로 하는 반도체 모듈.
  8. 제 1 항에 있어서,
    상기 기판은 플렉서블 기판을 포함하는 것을 특징으로 하는 반도체 모듈.
  9. 제 1 항에 있어서,
    상기 기판에 실장된 임베디드 소자들을 더 포함하는 것을 특징으로 하는 반 도체 모듈.
  10. 제 9 항에 있어서,
    상기 임베디드 소자들은 수동 소자, 능동 소자 및 반도체 칩 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 모듈.
  11. 제 1 항에 있어서,
    상기 기판의 내부에 절연되도록 배치된 방열 부재를 더 포함하는 것을 특징으로 하는 반도체 모듈.
  12. 제 1 항에 있어서,
    상기 패키지 모듈은 다른 종류의 패키지 유닛들을 포함하는 것을 특징으로 하는 반도체 모듈.
KR1020080079508A 2008-08-13 2008-08-13 반도체 모듈 KR20100020763A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080079508A KR20100020763A (ko) 2008-08-13 2008-08-13 반도체 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080079508A KR20100020763A (ko) 2008-08-13 2008-08-13 반도체 모듈

Publications (1)

Publication Number Publication Date
KR20100020763A true KR20100020763A (ko) 2010-02-23

Family

ID=42090710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080079508A KR20100020763A (ko) 2008-08-13 2008-08-13 반도체 모듈

Country Status (1)

Country Link
KR (1) KR20100020763A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099313B2 (en) 2012-12-18 2015-08-04 SK Hynix Inc. Embedded package and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099313B2 (en) 2012-12-18 2015-08-04 SK Hynix Inc. Embedded package and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
KR102649471B1 (ko) 반도체 패키지 및 그의 제조 방법
TW201826461A (zh) 堆疊型晶片封裝結構
KR20140058268A (ko) 반도체 디바이스 및 그 제조 방법
KR20120094182A (ko) 웨이퍼 레벨 적층형 반도체 패키지 제조 방법
TW202017147A (zh) 半導體封裝
KR20120019091A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR20180133989A (ko) 반도체 패키지 및 그 제조 방법
KR20120005185A (ko) 스택 패키지
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
KR101013558B1 (ko) 인터포저 및 이를 이용한 반도체 패키지
KR101219086B1 (ko) 패키지 모듈
KR101345035B1 (ko) 반도체 패키지 및 그 제조 방법
US9362212B1 (en) Integrated circuit package having side and bottom contact pads
KR20100020763A (ko) 반도체 모듈
KR20090022771A (ko) 스택 패키지
TWI766192B (zh) 電子封裝件及其製法
CN116153873A (zh) 电子封装件及其制法
KR100900240B1 (ko) 스택 패키지 및 그의 제조 방법
TWI632603B (zh) 半導體封裝、半導體裝置及半導體封裝的製造方法
KR100959605B1 (ko) 스택 패키지 및 그의 제조 방법
KR101142336B1 (ko) 반도체 칩 및 이를 이용한 스택 패키지
CN112397497A (zh) 半导体封装件
KR20090096181A (ko) 스택 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid