KR20100014252A - 이중적층형 ｅｂｇ 구조체 - Google Patents

이중적층형 ｅｂｇ 구조체 Download PDF

Info

Publication number
KR20100014252A
KR20100014252A KR1020097011175A KR20097011175A KR20100014252A KR 20100014252 A KR20100014252 A KR 20100014252A KR 1020097011175 A KR1020097011175 A KR 1020097011175A KR 20097011175 A KR20097011175 A KR 20097011175A KR 20100014252 A KR20100014252 A KR 20100014252A
Authority
KR
South Korea
Prior art keywords
ebg
layer
layers
plane
conductive
Prior art date
Application number
KR1020097011175A
Other languages
English (en)
Other versions
KR101265245B1 (ko
Inventor
박종배
취 와이 앨버트 루
김정호
Original Assignee
에이전시 포 사이언스, 테크놀로지 앤드 리서치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이전시 포 사이언스, 테크놀로지 앤드 리서치 filed Critical 에이전시 포 사이언스, 테크놀로지 앤드 리서치
Publication of KR20100014252A publication Critical patent/KR20100014252A/ko
Application granted granted Critical
Publication of KR101265245B1 publication Critical patent/KR101265245B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

이중 적층형 전자기 밴드갭(EBG) 구조체에 있어서, 제1전도성 평면과 제2전도성 평면은 병렬로 떨어져서 이간되어 있다. 적어도 2개의 EBG 층은 상기 제1전도성 평면과 제2전도성 평면 사이에 병렬로 끼여있다. 상기 적어도 2개의 EBG 층은 상이한 저지대역 특성을 지닌다. 복수개의 중개부는 상기 제1 및 제2전도성 평면 중 한쪽에 각각 적어도 2개의 EBG 층을 접속한다. 적어도 상기 EBG 층 중 한쪽을 접속하는 중개부는 다른 EBG 층의 셀 내의 비아 홀을 관통한다.
이중 적층형 전자기 밴드갭 구조체, 전자장치, 저지대역 특성

Description

이중적층형 ＥＢＧ 구조체{DOUBLE-STACKED EBG STRUCTURE}
본 발명은 광범위하게는 전자기 밴드갭(EBG: electromagnetic bandgap) 구조체, 전자장치, 및 전자장치에서의 전자기적 잡음을 억제하는 방법에 관한 것이다.
디지털 신호와 아날로그 신호를 동시에 처리하는 반도체 전자장치에 있어서, 디지털 신호를 처리하는 반도체 장치와 아날로그 신호를 처리하는 반도체 장치는 개별적으로 제작된 후, 함께 조립된다. 반도체 전자장치가 소형화됨에 따라, 단일 반도체 장치 내에서 디지털 신호와 아날로그 신호를 처리하기 위한 기술이 개발되어 왔다.
블루투스 모듈 또는 RFID 모듈은 디지털 신호처리회로와 아날로그 신호처리회로의 양쪽 모두를 지닌 대표적인 반도체 장치이다. 이들 모듈은 단일 반도체 패키지 내에 디지털 회로(예컨대, 메모리, 연산 유닛 등) 및 RF 아날로그 회로(예컨대, RF 앰프, PLL, 안테나 증)를 포함한다. 이들 모듈은 혼합 신호 시스템이라 불린다. 단일 반도체 패키지에 있어서, 각종 프로세스에 의해 제작된 복수개의 수동 회로와 복수개의 반도체 장치가 단일 시스템 내에 집적되어 있다. 따라서, 이 반도체 패키지는 전형적으로 SiP(System-in-Package)로서 공지되어 있다.
혼합 신호를 처리하는 SiP에 있어서, 디지털 회로부와 아날로그 회로부는 서 로 평행하게(즉, 병렬로) 배열된 공통 전원면(common power plane)과 접지면을 공유할 수 있고, 또한, 이들을 개별적으로 사용할 수 있다. 어떤 경우에는, 이들 두 회로부가 각종 전자 기구를 통해서 직접 혹은 간접적으로 결합된다. 쟁점은 디지털 회로부의 전환 동작 및 클록 신호에 의해 발생되어 본질적으로 아날로그 회로부에 전파되는 광대역 전환 잡음(switching nose)이다. 전원면/접지면은 일종의 평행판 도파관(parallel plate waveguide)으로서 간주될 수 있다. 전원면/접지면에 형성된 복수개의 중개부(via)는 전환 잡음을 수신하는 안테나로서 작동한다. 전환 잡음은 광대역을 지니기 때문에, 아날로그 회로부가 작동하는 아날로그 신호대역과 중첩된다. 또한, 아날로그 회로는 전환 잡음에 매우 민감하기 때문에, 전환 잡음을 억제하는 것이 매우 중요하다.
평행판 전원면/접지면의 경우 전환 잡음을 줄이기 위하여 다양한 접근법이 개발되어 있다. 이러한 접근법의 예로는, 두 판 사이의 공동(cavity)에서 발생되는 공명을 억제하는 방법, 예컨대, 흡수제 혹은 감손 부품(loss component)을 이용해서 RF 신호를 감쇠시키는 방법, 그리고, 전원면을 분할하는 방법 등을 들 수 있다. 그러나, 이들 방법은 제한된 영역 내에서 수백 ㎒의 대역과 제한된 방향성을 가진 전자파에 대해서만 유효하다.
전자기 밴드갭(EBG) 구조체는 RF 아날로그 장치에서 발생되는 표면 전류를 억제하기 위해 개발되어 왔다. EBG 구조체는 전원면과 접지면 사이에 삽입되어, RF 대역저지 필터로서 작동한다. EBG 구조체는 평면 전방위 특성을 지니는 ㎓의 전자파에 대해서 매우 유효하고 SiP를 따라 뻗으며, 저비용으로 구현될 수 있다.
도 1은 종래의 EBG 구조체의 사시도이다. 도 1을 참조하면, 종래의 EBG 구조체(10)는 전원면(11), 접지면(12) 및 EBG 층(13)을 포함한다. 전원면(11)과 접지면(12)은 서로 병렬로 배열되고, EBG 층(13)은 이들 두 면(11), (12) 사이에 끼여있다(embeded). EBG 층(13)은 중개부(14)를 통해서 두 면(11), (12) 중 한쪽에 접속되어 있다. 도 1의 경우에 있어서, EBG 층(13)은 접지면(12)에 접속되어 있다. EBG 층(13)은 일정 기간에 반복적으로 배열되어 있는 셀들로 분할된다. 중개부(14)는 각 셀에서 EBG 층(13)을 두 면(11), (12) 중 한쪽에 접속한다. EBG 층(13)과 상기 두 면(11), (12) 사이에는 소정의 유전율을 지닌 유전체가 충전되어 있다. 저온 공-소성 세라믹(LTCC: low-temperature co-fired ceramic)은 주파수 안정형 유전 특성과 낮은 손실을 지니기 때문에, 유전체로서 널리 이용되고 있다.
접지면(12)과 EBG 층(13)은 그들의 물리적 형상에 따라 결정되는 자체-인덕턴스를 지닌다. 전원면(11)과 EBG 층(13)은 셀 간의 간극, 충전 재료의 유전율 및 셀의 크기에 따라 결정되는 소정의 정전용량(capacitance)을 지닌다. EBG 구조체(10)의 저지대역 중심 주파수(stopband center frequency)는 자체-인덕턴스와 정전용량에 따라 변화한다. 구체적으로는, 저지대역 중심 주파수는 √L/C에 비례하는 것으로 알려져 있다. 따라서, EBG 구조체(10)는 L/C 비를 결정함으로써 저지대역으로서 소정의 억압 대역을 설정할 수 있다. 정전용량이 증가함에 따라, 저지대역 폭은 증가한다.
이와 같이 해서, EBG 층(13)의 간극, 유전율 및 셀의 크기를 조절함으로써, 상이한 중심 주파수와 상이한 대역폭의 저지대역을 지닌 대역저지 필터는 EBG 구 조체(10)를 이용해서 구현될 수 있다. 예를 들어, 셀 크기가 작을 경우, 정전용량은 작아지고, 저지대역의 주파수는 높아진다. 이 경우, 그러나, 저지대역 폭은 협소해진다. 저지대역 폭이 패키지의 작은 크기에 대해서 크거나 넓게 되어 있다면, 종래의 EBG 구조체(10)는 이러한 요건에 적절하게 부응할 수 있다.
보다 넓고 유효한 저지대역 대역폭을 제공하기 위한 이중 적층형 EBG 구조체도 제안되어 있다. 이러한 이중 적층형 EBG 구조체에 있어서, 개별의 EBG 층은 상이한 중심 주파수와 저지대역을 얻기 위해 설계될 수 있다. 특히, 2개의 상이한 셀 크기가 2개의 EBG 층에 대해서 이용될 수 있고, 대안적으로 혹은 부가적으로 상이한 유전율 유전체층이 상이한 중심 주파수와 저지대역을 얻기 위해 각각의 EBG 층에 대해 이용될 수 있다. 그러나, 제안된 구조체는 셀 간의 간극에 접지면에 통전하기 위하여 셀의 접속용의 각각의 중개부를 수용하는 것으로 인해 셀의 크기 편차를 제한한다고 하는 단점을 지닌다. 그 결과, 제안된 설계는 유효한 저지대역 대역폭에 대해 낮은 개시 주파수에 의해 제한된다. 또한, 상이한 유전율의 유전체층을 이용하는 것에 의거한 설계 편차는 상이한 기계적 및 처리 특성을 가진 다수의 유전체를 집적해야 한다고 하는 단점을 지닌다.
따라서, 전술한 문제점들 중 적어도 하나를 해소하고자 시도하는 대안적인 이중 적층형 EBG 구조체를 제공하기 위한 요구가 존재하고 있다.
본 발명의 제1측면에 의하면, 병렬로 떨어져서 이간되어 있는 제1전도성 평면 및 제2전도성 평면; 상기 제1전도성 평면과 상기 제2전도성 평면 사이에 병렬로 끼여있으면서 상이한 저지대역 특성(stopband characteristics)을 지니는 적어도 2개의 EBG 층; 및 상기 제1 및 제2전도성 평면 중 한쪽에 각각 적어도 2개의 EBG 층을 접속하기 위한 복수개의 중개부(via)를 포함하되; 적어도 상기 EBG 층 중 한쪽을 접속하는 중개부는 다른 EBG 층의 셀 내의 비아홀(via hole)을 관통하는 것인, 이중 적층형 전자기 밴드갭(EBG) 구조체가 제공된다.
상기 적어도 2개의 EBG 층은 저지대역이 인접하도록 형성되어 있을 수 있다.
상기 적어도 2개의 EBG 층은 상이한 셀 크기를 지닐 수 있다.
상기 제1전도성 평면은 전원면일 수 있고, 상기 제2전도성 평면은 접지면일 수 있다.
상기 전원면에 접속된 EBG 층의 셀 크기는 상기 접지면에 접속된 EBG 층의 셀 크기보다 작을 수 있다.
상기 셀들은 실질적으로 직사각형 형상일 수 있다.
상기 이중 적층형 EBG 구조체는 상기 전도성 평면들과 상기 EBG 층 사이에 형성된 비전도층 혹은 유전체층을 추가로 포함할 수 있다.
상기 유전체층은 저온 공-소성 세라믹(LTCC)일 수 있다.
상기 전도층과 각각의 EBG 층 사이에 있는 유전체층은 균일한 두께를 지닐 수 있다.
하나의 EBG 층 내의 셀 크기의 다른 EBG 층 내의 셀 크기에 대한 비는 2:1 이상일 수 있다.
하나의 EBG 층 내의 각 셀은 다른 EBG 층 내의 정수(integer number)개의 셀과 중첩할 수 있다.
본 발명의 제2측면에 의하면, 소정의 기능을 지닌 전자회로; 및 전환 잡음의 전파를 억제하기 위한 기판을 포함하되; 상기 기판은 병렬로 떨어져서 이간되어 있는 제1전도성 평면 및 제2전도성 평면; 상기 제1전도성 평면과 상기 제2전도성 평면 사이에 병렬로 끼여있으면서 상이한 저지대역 특성을 지니는 적어도 2개의 EBG 층; 및 상기 제1 및 제2전도성 평면 중 한쪽에 각각 적어도 2개의 EBG 층을 접속하기 위한 복수개의 중개부를 포함하며, 적어도 상기 EBG 층 중 한쪽을 접속하는 중개부는 다른 EBG 층의 셀 내의 비아홀을 관통하는 것인 전자장치가 제공된다.
상기 전자회로는 디지털 신호와 아날로그 신호의 양쪽 모두를 처리하기 위한 혼합 신호 반도체 회로일 수 있고, 상기 전자장치는 SiP이다.
상기 적어도 2개의 EBG 층은 저지대역이 인접하도록 형성되어 있을 수 있다.
상기 적어도 2개의 EBG 층은 상이한 셀 크기를 지닐 수 있다.
상기 제1전도성 평면은 전원면일 수 있고, 상기 제2전도성 평면은 접지면일 수 있다.
상기 전원면에 접속된 EBG 층의 셀 크기는 상기 접지면에 접속된 EBG 층의 셀 크기보다 작을 수 있다.
상기 셀들은 실질적으로 직사각형 형상일 수 있다.
상기 전자장치는 상기 전도성 평면들과 상기 EBG 층 사이에 형성된 비전도층 혹은 유전체층을 추가로 포함할 수 있다.
상기 유전체층은 저온 공-소성 세라믹(LTCC)일 수 있다.
상기 전도층과 각각의 EBG 층 사이에 있는 유전체층은 균일한 두께를 지닐 수 있다.
하나의 EBG 층 내의 셀 크기의 다른 EBG 층 내의 셀 크기에 대한 비는 2:1 이상일 수 있다.
하나의 EBG 층 내의 각 셀은 다른 EBG 층 내의 정수개의 셀과 중첩할 수 있다.
본 발명의 제3측면에 의하면, 제1전도성 평면과 제2전도성 평면 사이에 상이한 저지대역을 지닌 적어도 2개의 EBG 층을 병렬로 형성하는 단계; 및 상기 적어도 2개의 EBG 층을 복수개의 중개부를 통해서 상기 제1 및 제2전도성 평면 중 하나에 각각 접속하는 단계를 포함하되; 적어도 상기 EBG 층 중 한쪽을 접속하는 중개부는 다른 EBG 층의 셀 내의 비아홀을 관통하는 것인, 제1전도성 평면과 제2전도성 평면을 구비한 전자장치에 있어서 전자기적 잡음을 억제하는 방법이 제공된다.
상기 적어도 2개의 EBG 층은 저지대역이 인접하도록 형성되어 있을 수 있다.
도 1은 종래의 EBG 구조체의 사시도;
도 2는 본 발명의 일 실시형태에 의한 이중 적층형 EBG 구조체의 사시도;
도 3은 도 2의 이중 적층형 EBG 구조체의 단면도;
도 4는 본 발명의 일 실시형태에 의한 이중 적층형 EBG 구조체를 지닌 SiP의 단면도;
도 5a, 도 5b 및 도 5c는 각각 SiP가 EBG 구조체를 지니지 않은 경우, SiP가 도 1의 EBG 구조체를 지닌 경우, 그리고 SiP가 도 2의 EBG 구조체를 지닌 경우 시간 도메인에서 전환 잡음 신호를 측정한 때의 결과를 나타낸 그래프;
도 6a 및 도 6b는 각각 SiP가 도 1의 EBG 구조체를 지닌 경우와 SiP가 도 2의 EBG 구조체를 지닌 경우에 있어서, 이들 두 경우를 SiP가 EBG 구조체를 지니지 않은 경우와 비교해서, 전원면 상의 두 위치 사이의 전력 잡음 커플링 계수(power noise coupling coefficient)가 주파수 도메인에서 측정된 때의 결과를 나타낸 그래프.
도 2는 본 발명의 일 실시형태에 의한 이중 적층형 EBG 구조체의 사시도이다.
이중 적층형 EBG(DS-EBG) 구조체는 병렬로 떨어져서 이간된 전원면과 접지면 사이에 2개 이상의 EBG 층을 포함한다. 도 2를 참조하면, 이중 적층형 EBG 구조체는 전원면(21)과 접지면(22) 사이에 2개의 EBG 층, 즉, 제1 EBG 층(23)과 제2 EBG 층(24)을 지닌다.
제1 EBG 층(23)과 제2 EBG 층(24)은 작은 셀로 분할된다. 제1 EBG 층(23)의 셀 크기는 제2 EBG 층(24)의 셀 크기와는 다르다. 이들 셀은 각종 형상을 지닐 수 있다. 예를 들어, 이들 셀은 사각형, 육각형 등일 수 있다. 어떤 경우, 면적을 효율적으로 이용하도록 하는 것이 바람직하다.
일반적으로, 셀 간의 간극 및 셀 크기는 소정의 저지대역의 주파수와 대역폭과 밀접한 관계를 지닌다. 또, 중개부 간의 간격은 저지대역의 중심 주파수에 대 응하는 파장보다 작은 것이 바람직하다. 이 때문에, 중개부 간의 간격은 저지대역의 중심 주파수에 의존해서 결정된다. 상기 배경기술 부분에서 언급한 바와 같이, 기존의 이중 적층형 EBG 구조체에서는, 중개부 간의 간격은 또한 셀 간의 간극 내에 해당 중개부를 수용하는 결과로서 셀 크기에 제한이 있다. 따라서, EBG 구조체의 인덕턴스와 정전용량을 조정하기 위하여, EBG 구조체의 전체 높이와, 상이한 유전체 재료, 또는 이들 양쪽 모두를 조정할 필요가 있다. 그러나, 실제로, 상기 시스템 혹은 기판의 전체 크기의 제한뿐만 아니라 상이한 기계적 및 처리 특성을 지닌 다수의 유전체를 집적하는 제조상의 논점은, 이러한 기존의 EBG 구조체가 바람직한 인덕턴스와 정전용량을 지니도록 설계하는 것을 곤란하게 한다.
이에 대해서, 도 2에 나타낸 EBG 구조체(20)에 있어서, EBG 층(23), (24)의 적어도 한쪽에 대해서, 상기 접속용 중개부가 다른 EBG 층 내에 형성된 비아 홀을 관통한다. 그 결과, 유리하게는, EBG 층(23), (24)의 적어도 한쪽의 셀 크기는 셀 간의 간극에 중개부를 수용함으로써 제한되지 않는다. 따라서, 전술한 바와 같이 저지대역의 중심 주파수에 의존해서 결정되는 중개부 간의 간격은 두 EBG 층의 셀 크기에 대해서 바람직하지 않은 제한을 부여하지 않는다.
EBG 층(23)은 제1중개부(25)를 통해서 접지면(22)에 접속되고, 제2 EBG 층(24)은 제2중개부(26)를 통해서 전원면(21)에 접속된다. 제1중개부(25)는 제2 EBG 층(24)의 셀의 에지가 접촉하는 빈 공간을 통과하면서 접지면(22)에 접속될 수 있다. 제2중개부(26)는 제1 EBG 층(23)에 형성된 비아 홀(27)을 통과한다. 비아 홀(27)은 제1 EBG 층(23)의 전자기 특성에 대해 무시할 수 있는 정도의 영향을 지 닐 수 있는 것으로 판명되어 있다.
하나의 구현예로서 제작하는 LTCC 기술에 있어서, 비아 홀(27)은, 세라믹 테이프에 펀치나 드릴에 의해 구멍을 뚫고, 해당 드릴 구멍 둘레의 세라믹 테이프의 한 면상에 EBG 층(23)용의 패턴을 인쇄 혹은 기타 공지의 기술에 의해 형성함으로써 형성될 수 있다. 이어서, 스텐실 충전을 이용해서 상기 구멍을 충전함으로써, 충전된 중개부를 형성한다. 다수의 테이프 층을 적층해서, 이중 적층형 EBG 구조체(20)를 형성한다. 마찬가지로, 블라인드 중개부(blind via), 예컨대, (25)는 LTCC를 이용해서 용이하게 실현될 수 있다.
제1 EBG 층(23)은 제2 EBG 층(24)의 셀 크기의 약 4배를 지니며, 제2 EBG 층(24)은 제1 EBG 층(23)의 저지대역 중심 주파수의 약 4배의 주파수를 지닌다. 제1 EBG 층(23)과 전원면(21)은 하나의 EBG 구조체를 형성하고, 제2 EBG 층(24)과 접지면(22)은 다른 EBG 구조체를 형성한다. 제1 EBG 층(23)이 전원면(21)과 제2 EBG 층(24) 사이에 끼여있거나, 또는 제2 EBG 층(24)이 접지면(22)과 제1 EBG 층(23) 사이에 끼여있기 때문에, 이중 적층형 EBG 구조체(20)는 종래의 단일-층 EBG 구조체(10)의 두께와 동일한 두께로 실현될 수 있다.
제1 EBG 층(23)과 제2 EBG 층(24)은 상이한 포텐셜을 지닌다. 부가적으로, EBG 층(23) 내의 셀은 EBG 층(24) 내의 정수개의 셀과 완전히 중첩되므로, 셀을 접속하는 중개부가 다른 EBG 층의 셀 간의 간극에 수용되어 있는 기존의 이중 적층형 EBG 구조체에 비해서, EBG 층(23), (24) 사이에 결합되는 정전용량을 증가시키게 된다. 이것은 유리하게는 보다 고차의 EBG 모드와 다수의 전송 제로를 발생할 수 있고, 정전용량과 인덕턴스는 부가적으로 제1 EBG 층(23)과 제2 EBG 층(24) 사이에서 얻어질 수 있다. 전술한 바와 같이, EBG 구조체의 정전용량과 인덕턴스는 저지대역의 중심 주파수와 주파수 대역을 결정함에 있어서 중요한 인자이다. 따라서, 상기 이중 적층형 EBG 구조체(20)를 이용하는 것은 소정의 저지대역의 중심 주파수와 주파수 대역을 더욱 자유롭게 설계할 수 있게 한다.
이중 적층형 EBG 구조체(20)는 물리적 사양에 의해 결정되는 중심 주파수와 주파수 대역을 지니는 서브 저지대역을 제공하는 2개의 EBG 구조체를 지닌다. 전체 저지대역은 서브 저지대역의 조합에 의해 형성된 형상을 지닌다. 중심 주파수와 주파수 대역이, 2개의 서브 저지대역이 인접하도록 결정된 경우, 전체 저지대역은 매우 넓은 대역폭을 지닐 수 있다.
도 3은 이중 적층형 EBG 구조체(20)의 단면도이다. 도 3을 참조하면, 제1 EBG 층(23)과 제2 EBG 층(24)은 전원면(21)과 접지면(22) 사이에 배열되어 있다. 제1 EBG 층(23)은 중개부(25)를 통해서 접지면(22)에 접속되고, 제2 EBG 층(24)은 중개부(26)를 통해서 전원면(21)에 접속되어 있다. 제1 EBG 층(23)과 제2 EBG 층(24)은 상이한 크기를 지니는 셀들로 분할된다. 제1 EBG 층(23)의 셀 크기는 제2 EBG 층(24)의 셀 크기보다 크다. 그러나, 다른 실시형태에 있어서, 제1 EBG 층(23)의 셀 크기는 제2 EBG 층(24)의 셀 크기보다 작을 수 있다. 중개부(25), (26)는 각각의 셀의 중심부에서 평면(21), (22)에 접속될 수 있다. 따라서, 작은 셀 크기를 지니는 제2 EBG 층(24)의 중개부(26)는 제1 EBG 층(23)의 비아 홀(27)을 통해서 전원면(21)에 접속될 수 있다. 이들 층 사이에 유전체가 충전되어 있다. 저온 공-소성 세라믹(LTCC)이 유전체로서 이용된다.
이중 적층형 EBG 구조체(20)에 있어서, 각 유전체층(30), (32), (34)의 두께는 균일한 것이 유리하다. 전술한 바와 같이, 기존의 이중 적층형 EBG 구조체에 있어서, EBG 층에 대한 셀 크기에 대한 제한으로 인해, 전형적으로 상이한 유전체 두께값은 저지대역의 소정의 중심 주파수와 대역폭을 시도하여 실현할 필요가 있다. 상이한 유전체 두께값의 이용은 인쇄 회로기판(PCB) 제조 프로세스에 의거해서 시스템에 용이하게 수용될 수 있는 반면, 이러한 상이한 유전체 두께값은 전형적으로 LTCC 제조 프로세스에는 바람직하지 않다. 이에 대해서, 이중 적층형 EBG 구조체(20)에 이용되는 균일한 두께의 유전체층(30), (32), (34)은 표준 LTCC 제조 프로세스에 대해 용이하게 적합하며, 따라서, 기존의 이중 적층형 EBG 구조체에 비해서 보다 얇은 기판 전체 두께를 지닌 구현예를 유리하게 실현할 수 있다.
도 4는 본 발명의 일 실시형태에 의한 이중 적층형 EBG 구조체를 지닌 SiP의 단면도이다.
도 4를 참조하면, SiP(40)는 반도체 칩(41) 및 패키지 기판(42)을 포함한다. 반도체 칩(41)은 혼합 신호 시스템이고, 이것은 상부에 디지털 회로부와 아날로그 회로부를 포함한다. 반도체 칩(41)의 아래쪽에는 패키지 기판(42)이 설치되어 있다. 패키지 기판(42)은, 전원면(44)과 접지면(43)이 삽입되고, 이들 전원면(44)과 접지면(43) 사이에 적어도 2개의 EBG 층(45), (46)이 배치되어 있는 이중 적층형 EBG 구조체를 지닌다.
도 5a, 도 5b 및 도 5c는 각각 SiP가 EBG 구조체를 지니지 않은 경우, SiP가 도 1의 EBG 구조체를 지닌 경우, 그리고 SiP가 도 2의 EBG 구조체를 지닌 경우 시간 도메인에서 전환 잡음 신호를 측정한 때의 결과를 나타낸 그래프이다.
시험은, 0.1㎜ 두께의 저감손 LTCC 층 및 금 도체로 이루어진 20㎜×20㎜×10㎜ 접지면과 20㎜×20㎜×10㎜ 전원면을 지니는 시험 장치를 이용해서 수행되었다. 도 1의 EBG 층의 셀 크기는 3.8㎜×3.8㎜, 셀 간극은 0.2 ㎜, 전력 분포면으로부터의 거리는 0.1㎜, 접지면으로부터의 거리는 0.2 ㎜였다. 도 2의 EBG 구조체에 있어서, 제1 EBG 층의 셀 크기는 3.8㎜×3.8㎜, 셀 간극은 0.2㎜, 전력 분포면으로부터의 거리는 0.1㎜였다. 제2 EBG 층의 셀 크기는 1.8㎜×1.8㎜, 셀 간극은 0.2㎜, 접지면으로부터의 거리는 0.1㎜였다. 2개의 EBG 층 간의 간극은 0.1㎜였다.
도 5a, 도 5b 및 도 5c에 있어서, 수직축은 측정된 전환 잡음(mV)을 나타내고, 수평축은 시간(ns)을 나타낸다. 도 5a를 참조하면, EBG 구조체가 이용되지 않은 경우, 잡음은 370 ㎷였다. 도 5b를 참조하면, 종래의 EBG 구조체가 이용된 경우, 잡음은 80 ㎷였다. 도 5c를 참조하면, 본 발명의 EBG 구조체가 이용되지 않은 경우, 잡음은 12 ㎷였다. 즉, 잡음은 현저하게 저감되어 있는 것을 알 수 있다.
도 6a 및 도 6b는 각각 SiP가 도 1의 EBG 구조체를 지닌 경우와 SiP가 도 2의 EBG 구조체를 지닌 경우에 있어서, 이들 두 경우를 SiP가 EBG 구조체를 지니지 않은 경우와 비교해서, 전원면 상의 두 위치 1 및 2 사이의 전력 잡음 커플링 계수(S21)가 주파수 도메인에서 측정된 때의 결과를 나타낸 그래프이다.
시험은 도 5에 도시된 시험 장치를 이용해서 수행되었다. 도 6a 및 도 6b에 있어서, 점선은 EBG 구조체가 이용되지 않은 경우의 측정된 전력 잡음 커플링 계수를 나타낸다. 저지대역이란, -30 dB 이하의 측정된 잡음 커플링 계수를 지닌 대역을 의미한다.
도 6a를 참조하면, 종래의 EBG 구조체가 이용된 경우, 저지대역은 3.5 ㎓ - 6.5 ㎓(약 3 ㎓), 6.6 ㎓ - 12.5 ㎓(약 6 ㎓), 및 17.5 ㎓ - 19.5 ㎓(약 2 ㎓)에서 나타났다. 도 6b를 참조하면, 본 발명의 EBG 구조체가 이용된 경우, 저지대역은 3 ㎓ - 16 ㎓ 및 17.5 ㎓ - 21 ㎓에서 나타난다. 도 6b의 경우는 도 6a의 경우보다 넓은 13 ㎓ 및 3 ㎓의 대역폭을 지닌다. 이것은, 전술한 이중 적층형 EBG 구조체에 있어서, 셀 치수 변수가 저지대역 대역폭의 증가를 달성하기 위하여 개별의 EBG 저지대역의 중첩을 실현하도록 설계되어 있는 것을 나타내고 있다. EBG 층 중 적어도 하나용의 중개부는 다른 EBG 층의 비아 홀을 관통하므로, 2개의 EBG 층 간의 셀 크기의 비는 예를 들어 약 2:1일 수 있고, 이것은 3:1 등의 정수배로 확장될 수도 있다.
본 발명의 전술한 이중 적층형 EBG 구조체에 있어서, 상이한 면적을 지닌 셀이 상이한 층에 배열되어 있고, 상이한 층의 셀은 상이한 평면에 접속되어 있다. 본 발명의 이중 적층형 EBG 구조체는 종래의 EBG 구조체에 비해서 보다 넓은 주파수 대역을 지닌 저지대역을 제공할 수 있다.
전술한 이중 적층형 EBG 구조체를 구비한 인쇄 회로기판 및 전술한 SiP는 혼합 신호(아날로그 및 디지털) 용도에 대해 실현될 수 있다.
전술한 이중 적층형 EBG 구조체를 구비한 인쇄 회로기판 및 전술한 SiP는 넓 은 주파수 대역을 지닌 저지대역을 이용함으로써 전환 잡음의 전파를 억제할 수 있다.
당업자라면, 폭넓게 설명된 바와 같이 본 발명의 정신이나 범위로부터 벗어나는 일없이 구체적인 실시형태에 나타낸 바와 같이 본 발명에 대해서 각종 변형 및/또는 수정이 이루어질 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 실시형태는 모든 점에서 제한하기 위한 것이 아니라 예시적인 것으로서 간주될 필요가 있다.
예를 들어, LTCC-기반 SiP를 설명하였지만, 본 발명은 인쇄 회로기판에도 적용될 수 있다.

Claims (25)

  1. 병렬로 떨어져서 이간되어 있는 제1전도성 평면 및 제2전도성 평면;
    상기 제1전도성 평면과 상기 제2전도성 평면 사이에 병렬로 끼여있으면서(embedded) 상이한 저지대역 특성(stopband characteristics)을 지니는 적어도 2개의 전자기 밴드갭(EBG: electromagnetic bandgap) 층; 및
    상기 제1 및 제2전도성 평면 중 한쪽에 각각 적어도 2개의 EBG 층을 접속하기 위한 복수개의 중개부(via)를 포함하되;
    적어도 상기 EBG 층 중 한쪽을 접속하는 중개부는 다른 EBG 층의 셀 내의 비아홀(via hole)을 관통하는 것인, 이중 적층형 전자기 밴드갭(EBG) 구조체.
  2. 제1항에 있어서, 상기 적어도 2개의 EBG 층은 저지대역이 인접하도록 형성되어 있는 것인 이중 적층형 EBG 구조체.
  3. 제1항 또는 제2항에 있어서, 상기 적어도 2개의 EBG 층은 상이한 셀 크기를 지니는 것인 이중 적층형 EBG 구조체.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1전도성 평면은 전원면이고, 상기 제2전도성 평면은 접지면인 것인 이중 적층형 EBG 구조체.
  5. 제4항에 있어서, 상기 전원면에 접속된 EBG 층의 셀 크기는 상기 접지면에 접속된 EBG 층의 셀 크기보다 작은 것인 이중 적층형 EBG 구조체.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 셀은 실질적으로 직사각형 형상인 것인 이중 적층형 EBG 구조체.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 전도성 평면들과 상기 EBG 층 사이에 형성된 비전도층 혹은 유전체층을 추가로 포함하는 이중 적층형 EBG 구조체.
  8. 제7항에 있어서, 상기 유전체층은 저온 공-소성 세라믹(LTCC: low-temperature co-fired ceramic)인 것인 이중 적층형 EBG 구조체.
  9. 제8항에 있어서, 상기 전도층과 각각의 EBG 층 사이에 있는 유전체층은 균일한 두께를 지니는 것인 이중 적층형 EBG 구조체.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 하나의 EBG 층 내의 셀 크기의 다른 EBG 층 내의 셀 크기에 대한 비는 2:1 이상인 것인 이중 적층형 EBG 구조체.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 하나의 EBG 층 내의 각 셀은 다 른 EBG 층 내의 정수(integer number)개의 셀과 중첩하는 것인 이중 적층형 EBG 구조체.
  12. 소정의 기능을 지닌 전자회로; 및
    전환 잡음의 전파를 억제하기 위한 기판을 포함하되;
    상기 기판은
    병렬로 떨어져서 이간되어 있는 제1전도성 평면 및 제2전도성 평면;
    상기 제1전도성 평면과 상기 제2전도성 평면 사이에 병렬로 끼여있으면서 상이한 저지대역 특성을 지니는 적어도 2개의 EBG 층; 및
    상기 제1 및 제2전도성 평면 중 한쪽에 각각 적어도 2개의 EBG 층을 접속하기 위한 복수개의 중개부를 포함하며,
    적어도 상기 EBG 층 중 한쪽을 접속하는 중개부는 다른 EBG 층의 셀 내의 비아홀을 관통하는 것인 전자장치.
  13. 제12항에 있어서, 상기 전자회로는 디지털 신호와 아날로그 신호의 양쪽 모두를 처리하기 위한 혼합 신호 반도체 회로이고, 상기 전자장치는 SiP(System-in-Package)인 것인 전자장치.
  14. 제12항 또는 제13항에 있어서, 적어도 2개의 EBG 층은 저지대역이 인접하도록 형성되어 있는 것인 전자장치.
  15. 제12항 내지 제15항 중 어느 한 항에 있어서, 상기 적어도 2개의 EBG 층은 상이한 셀 크기를 지니는 것인 전자장치.
  16. 제12항 내지 제16항 중 어느 한 항에 있어서, 상기 제1전도성 평면은 전원면이고, 상기 제2전도성 평면은 접지면인 것인 전자장치.
  17. 제16항에 있어서, 상기 전원면에 접속된 EBG 층의 셀 크기는 상기 접지면에 접속된 EBG 층의 셀 크기보다 작은 것인 전자장치.
  18. 제12항 내지 제17항 중 어느 한 항에 있어서, 상기 셀은 직사각형 형상인 것인 전자장치.
  19. 제12항 내지 제18항 중 어느 한 항에 있어서, 상기 전도성 평면들과 상기 EBG 층 사이에 형성된 비전도층 혹은 유전체층을 추가로 포함하는 전자장치.
  20. 제10항에 있어서, 상기 유전체층은 저온 공-소성 세라믹(LTCC)인 것인 전자장치.
  21. 제20항에 있어서, 상기 전도층과 각각의 EBG 층 사이에 있는 유전체층은 균 일한 두께를 지니는 것인 전자장치.
  22. 제12항 내지 제20항 중 어느 한 항에 있어서, 하나의 EBG 층 내의 셀 크기의 다른 EBG 층 내의 셀 크기에 대한 비는 2:1 이상인 것인 전자장치.
  23. 제12항 내지 제21항 중 어느 한 항에 있어서, 하나의 EBG 층 내의 각 셀은 다른 EBG 층 내의 정수개의 셀과 중첩하는 것인 전자장치.
  24. 제1전도성 평면과 제2전도성 평면을 구비한 전자장치에 있어서 전자기적 잡음을 억제하는 방법으로서,
    제1전도성 평면과 제2전도성 평면 사이에 상이한 저지대역을 지닌 적어도 2개의 EBG 층을 병렬로 형성하는 단계; 및
    상기 적어도 2개의 EBG 층을 복수개의 중개부를 통해서 상기 제1 및 제2전도성 평면 중 하나에 각각 접속하는 단계를 포함하되;
    적어도 상기 EBG 층 중 한쪽을 접속하는 중개부는 다른 EBG 층의 셀 내의 비아홀을 관통하는 것인, 전자장치에서의 전자기적 잡음의 억제 방법.
  25. 제24항에 있어서, 상기 적어도 2개의 EBG 층은 저지대역이 인접하도록 형성되어 있는 것인, 전자장치에서의 전자기적 잡음의 억제 방법.
KR1020097011175A 2006-11-01 2006-11-01 이중적층형 ｅｂｇ 구조체 KR101265245B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SG2006/000322 WO2008054324A1 (en) 2006-11-01 2006-11-01 Double-stacked ebg structure

Publications (2)

Publication Number Publication Date
KR20100014252A true KR20100014252A (ko) 2010-02-10
KR101265245B1 KR101265245B1 (ko) 2013-05-16

Family

ID=39344558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097011175A KR101265245B1 (ko) 2006-11-01 2006-11-01 이중적층형 ｅｂｇ 구조체

Country Status (3)

Country Link
US (1) US8159413B2 (ko)
KR (1) KR101265245B1 (ko)
WO (1) WO2008054324A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101989361B1 (ko) * 2017-12-13 2019-06-14 성균관대학교산학협력단 전자기 밴드갭 장치

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587480B2 (en) * 2006-08-31 2013-11-19 Amotech Co., Ltd. Patch antenna and manufacturing method thereof
KR100838246B1 (ko) * 2007-06-22 2008-06-17 삼성전기주식회사 전자기 밴드갭 구조물이 구비된 인쇄회로기판
KR100913363B1 (ko) * 2007-09-18 2009-08-20 삼성전기주식회사 멀티 비아를 포함하는 전자기 밴드갭 구조물 및인쇄회로기판
JP5380919B2 (ja) * 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板
JP5522042B2 (ja) * 2008-08-01 2014-06-18 日本電気株式会社 構造体、プリント基板、アンテナ、伝送線路導波管変換器、アレイアンテナ、電子装置
CN102171891A (zh) * 2008-10-02 2011-08-31 日本电气株式会社 电磁带隙结构、包括电磁带隙结构的元件、基板、模块、半导体装置及其制造方法
CN101960939B (zh) * 2008-12-26 2014-07-16 松下电器产业株式会社 电磁波滤波器装置
JP5326649B2 (ja) 2009-02-24 2013-10-30 日本電気株式会社 アンテナ、アレイアンテナ、プリント基板、及びそれを用いた電子装置
KR101055492B1 (ko) * 2009-06-23 2011-08-08 삼성전기주식회사 전자기파 차단 기판
KR101007288B1 (ko) * 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
KR101072591B1 (ko) * 2009-08-10 2011-10-11 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101038236B1 (ko) * 2009-09-16 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101021548B1 (ko) * 2009-09-18 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101023541B1 (ko) * 2009-09-22 2011-03-21 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101021552B1 (ko) * 2009-09-22 2011-03-16 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101021551B1 (ko) * 2009-09-22 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101092590B1 (ko) * 2009-09-23 2011-12-13 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
US9357633B2 (en) * 2010-03-08 2016-05-31 Nec Corporation Structure, wiring board, and method of manufacturing wiring board
WO2011111311A1 (ja) 2010-03-08 2011-09-15 日本電気株式会社 構造体、配線基板および配線基板の製造方法
KR20110134200A (ko) * 2010-06-08 2011-12-14 삼성전기주식회사 전자기 밴드갭 구조물을 포함하는 ｅｍｉ 노이즈 차폐 기판
CN102176544B (zh) * 2011-02-28 2013-10-16 复旦大学 一种超薄微波波片
CN102281708B (zh) * 2011-07-22 2013-09-25 西安电子科技大学 基于交指电容电磁带隙结构的电路板
US8749322B2 (en) * 2011-09-02 2014-06-10 National Taiwan University Multilayer circuit board structure and circuitry thereof
JP5701806B2 (ja) 2012-03-29 2015-04-15 株式会社東芝 Ｅｂｇ構造体および半導体装置
JP2013243428A (ja) * 2012-05-17 2013-12-05 Canon Inc 構造体
JP5998880B2 (ja) * 2012-11-28 2016-09-28 株式会社デンソーウェーブ アンテナ装置
JP6015399B2 (ja) * 2012-12-05 2016-10-26 株式会社デンソーウェーブ アンテナ装置
CN104080263A (zh) * 2013-03-29 2014-10-01 鸿富锦精密工业（深圳）有限公司 堆叠式电磁能隙结构
JP6132692B2 (ja) * 2013-07-19 2017-05-24 株式会社東芝 アンテナ装置
JP6168943B2 (ja) * 2013-09-20 2017-07-26 株式会社東芝 Ｅｂｇ構造体、半導体デバイスおよび回路基板
WO2015162656A1 (ja) * 2014-04-21 2015-10-29 株式会社日立製作所 多層プリント基板
US10231324B2 (en) * 2014-04-29 2019-03-12 Qualcomm Incorporated Staggered power structure in a power distribution network (PDN)
FR3047839B1 (fr) * 2016-02-11 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif a structure d'interconnexions pour former un chemin de conduction ou un plan conducteur a forte capacite de decouplage
US10349513B2 (en) 2016-07-28 2019-07-09 Qualcomm Incorporated Circuits and methods providing electronic band gap (EBG) structures at memory module electrical coupling
KR102528687B1 (ko) * 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법
CN116829359B (zh) * 2020-12-31 2024-06-04 维纳米技术公司 电磁带隙元件结构及制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215007B2 (en) 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
CN1914766B (zh) 2004-02-10 2012-09-05 艾利森电话股份有限公司 可调装置
US6967282B2 (en) * 2004-03-05 2005-11-22 Raytheon Company Flip chip MMIC on board performance using periodic electromagnetic bandgap structures
US7136029B2 (en) * 2004-08-27 2006-11-14 Freescale Semiconductor, Inc. Frequency selective high impedance surface
US7209082B2 (en) * 2005-06-30 2007-04-24 Intel Corporation Method and apparatus for a dual band gap wideband interference suppression

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101989361B1 (ko) * 2017-12-13 2019-06-14 성균관대학교산학협력단 전자기 밴드갭 장치

Also Published As

Publication number Publication date
KR101265245B1 (ko) 2013-05-16
US8159413B2 (en) 2012-04-17
WO2008054324A1 (en) 2008-05-08
US20100108373A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
KR101265245B1 (ko) 이중적층형 ｅｂｇ 구조체
US20220416396A1 (en) Vertical switched filter bank
US7215007B2 (en) Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US9648794B2 (en) Wiring board and electronic apparatus
TWI407461B (zh) 共模雜訊濾波電路、共模雜訊濾波元件及共模雜訊濾波結構
JP4535995B2 (ja) 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ
US9362603B2 (en) Via structures and compact three-dimensional filters with the extended low noise out-of-band area
US9107300B2 (en) Resonant via structures in multilayer substrates and filters based on these via structures
US20120119853A1 (en) Resonant elements designed vertically in a multilayer board and filters based on these elements
US8227704B2 (en) Printed circuit board having electromagnetic bandgap structure
CN109599646B (zh) 封装的平面集成双频带滤波器
CN112164846B (zh) 一种毫米波带通滤波器
WO2008127196A1 (en) Composite structure for an electronic circuit
US8242377B2 (en) Printed circuit board having electromagnetic bandgap structure
KR100844218B1 (ko) 공통모드 여파가 가능한 고주파 전송 선로 소자
KR102528687B1 (ko) 전자기 밴드갭 구조물 및 그 제조 방법
Bansode et al. Simultaneous switching noise reduction in high speed circuits
KR20120019634A (ko) 광대역 노이즈를 억제하는 전자기 밴드갭 구조
JP2003133471A (ja) 高周波信号用の配線基板
CN108269791B (zh) 混合印刷电路板
JP2012010069A (ja) 伝送線路
Wu et al. Systematic design of bandstop power distribution network using resonant vias
Kushta et al. Novel compact bandpass filters for high-density packaging applications
JP2005175874A (ja) 伝送線路及び高周波モジュール
Pan et al. Wideband Simultaneous Switching Noise Isolation in Power/Ground Cavity Structure with Complementary Split Ring Resonators

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee