KR20100001859A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20100001859A
KR20100001859A KR1020080061937A KR20080061937A KR20100001859A KR 20100001859 A KR20100001859 A KR 20100001859A KR 1020080061937 A KR1020080061937 A KR 1020080061937A KR 20080061937 A KR20080061937 A KR 20080061937A KR 20100001859 A KR20100001859 A KR 20100001859A
Authority
KR
South Korea
Prior art keywords
film
forming
bit line
contact hole
metal wiring
Prior art date
Application number
KR1020080061937A
Other languages
English (en)
Inventor
윤양한
김준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080061937A priority Critical patent/KR20100001859A/ko
Publication of KR20100001859A publication Critical patent/KR20100001859A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른, 반도체 소자의 금속배선 형성방법은, 반도체 기판 상부에 비트라인을 형성하는 단계와, 상기 비트라인을 덮도록 반도체 기판 상부에 층간절연막을 형성하는 단계와, 상기 층간절연막 내에 상기 비트라인을 노출시키는 콘택 홀을 형성하는 단계와, 상기 콘택 홀 표면에 절연막을 형성하는 단계와, 상기 비트라인 상에 형성된 절연막 부분을 제거하는 단계와, 상기 절연막이 형성된 콘택 홀을 매립하도록 도전막을 형성하는 단계를 포함한다.

Description

반도체 소자의 금속배선 형성방법{METHOD OF MANUFACTURING METAL WIRING FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 자세하게는, 반도체 소자의 금속배선 형성시, 절연막으로부터의 아웃-개싱(Out-Gassing)을 방지하여 금속배선을 용이하게 형성할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 상부 금속배선과 하부 금속배선 간의 연결을 위해 콘택 플러그가 형성된다.
또한, 반도체 소자의 고집적화 추세에 따라 디자인 룰(Design Rule)이 감소하고, 상기 콘택 플러그가 형성되는 콘택홀의 종횡비가 점차 증가하고 있어, 이에, 상기 금속배선 및 콘택 플러그를 형성하는 공정의 난이도와 중요성이 증가되고 있는 실정이다.
이하에서는, 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 간략하게 설명하도록 한다.
우선, 반도체 기판 상에 공지된 방법으로 게이트 및 비트라인과 같은 하부 패턴들을 형성하고, 이러한 하부 패턴들이 덮혀지도록, 상기 반도체 기판의 전면 상에 제1층간절연막을 형성한다. 그런다음, 공지된 식각 공정을 수행하여, 상기 제1층간절연막 내에 상기 하부 패턴과 전기적으로 연결됨과 아울러, 상기 하부 패턴의 소정 부분을 노출시키는 제1콘택 홀을 형성한다.
이어서, 상기 결과물의 상부에 티타늄막으로 이루어진 베리어 금속막을 증착한 후, 상기 베리어 금속막 상에 제1콘택 홀이 완전히 매립될 정도의 두께로 텅스텐막을 증착한다.
다음으로, 제1층간절연막이 노출될 때까지, 텅스텐막 및 베리어 금속막을 CMP(Chemical Mechanical Polishing)하여 상기 텅스텐막 및 베리어 금속막 간을 절연한다.
그리고나서, 상기 결과물의 상부에 제2층간절연막을 증착한 후, 상기 제2층간절연막을 식각하여, 콘택 플러그를 노출시키는 제2콘택홀을 형성하고, 상기 제2층간절연막 상에 상기 제2콘택홀을 통하여 콘택 플러그와 콘택되는 금속배선을 형성한다.
한편, 상기 제1 및 제2층간절연막은 일반적으로 SOD(Spin-On Dielectric) 방식에 의한 산화막으로 사용하고 있는 추세이다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 전술한 종래 기술의 경우에는, 상기 제1층간절연막으로 사용하는 SOD막을 완전히 SiO2막으로 변성시키지 않 고 후속 공정들을 수행하게 되면, 상기 SOD막이 공정 수행 중의 수분 등과 같은 여러 가스를 흡수하게 되어, 상기 SOD막 상에 형성되는 금속배선 도전막의 증착을 어렵게 한다.
즉, 상기 제1층간절연막을 식각하여 콘택 홀을 형성하고, 상기 콘택 홀 내에 텅스텐과 같은 도전막을 매립하여 금속배선 형성시, 상기 텅스텐의 증착 온도인 약 400℃에서 상기 수분 등과 같은 여러 가스를 흡수한 상기 SOD막에서 H2O, N2 및 NH3와 같은 가스들이 아웃-개싱(Out-Gassing)되어, 상기 텅스텐이 증착하는데 방해가 되는 것이다.
따라서, 상기와 같은 SOD막에의 아웃-개싱으로 인해 금속배선용 금속막인 텅스텐이 제대로 증착되지 못하면, 전체 반도체 소자의 동작이 원활하게 수행하지 못하게 되고, 결국, 전체 반도체 소자의 수율을 저하시키게 된다.
본 발명은 절연막으로부터의 아웃-개싱을 방지하여 금속배선용 도전막을 용이하게 증착시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공한다.
또한, 본 발명은 상기와 같이 금속배선용 도전막을 용이하게 증착시켜 반도체 소자의 동작을 원활하게 수행함과 아울러, 전체 반도체 소자의 수율 저하를 방지한 반도체 소자의 금속배선 형성방법을 제공한다.
본 발명에 따른 반도체 소자의 금속배선 형성방법은, 반도체 기판 상부에 비트라인을 형성하는 단계; 상기 비트라인을 덮도록 반도체 기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막 내에 상기 비트라인을 노출시키는 콘택 홀을 형성하는 단계; 상기 콘택 홀 표면에 절연막을 형성하는 단계; 상기 비트라인 상에 형성된 절연막 부분을 제거하는 단계; 및 상기 절연막이 형성된 콘택 홀을 매립하도록 도전막을 형성하는 단계;를 포함한다.
상기 층간절연막은 SOD(Spin-On Dielectric) 방식을 이용한 산화막으로 형성한다.
상기 콘택 홀을 형성하는 단계와, 상기 절연막을 형성하는 단계 사이에, 상기 콘택 홀이 형성된 반도체 기판을 플라즈마 질화 처리하여, 노출된 상기 비트라인 표면에 질화계열의 막을 형성하는 단계; 를 더 포함한다.
상기 질화계열의 막은 상기 비트라인 상에 형성된 절연막 부분의 제거시, 함께 제거한다.
상기 콘택 홀을 형성하는 단계와, 상기 절연막을 형성하는 단계 사이에, 상기 콘택 홀이 형성된 반도체 기판을 질소 분위기에서 열 처리하여 노출된 상기 비트라인 표면에 질화계열의 막을 형성하는 단계;를 더 포함한다.
상기 질화계열의 막은 상기 비트라인 상에 형성된 절연막 부분의 제거시, 함께 제거한다.
상기 절연막은 산화막으로 형성한다.
상기 산화막은 O3-USG(Undoped Silicate Glass)막으로 형성한다.
상기 절연막은 50∼1000Å의 두께로 형성한다.
또한, 본 발명에 따른 반도체 소자의 금속배선 형성방법은, 반도체 기판 상부에 비트라인을 형성하는 단계; 상기 비트라인을 덮도록 반도체 기판 상부에 SOD막을 형성하는 단계; 상기 SOD막 내에 상기 비트라인을 노출시키는 콘택 홀을 형성하는 단계; 상기 콘택 홀 표면에 O3-USG막을 형성하는 단계; 상기 비트라인 상에 형성된 O3-USG막 부분을 제거하는 단계; 및 상기 절연막이 형성된 콘택 홀을 매립하도록 텅스텐막을 형성하는 단계;를 포함한다.
상기 콘택 홀을 형성하는 단계와, 상기 O3-USG막을 형성하는 단계 사이에, 상기 콘택 홀이 형성된 반도체 기판을 플라즈마 질화 처리하여, 노출된 상기 비트라인 표면에 질화계열의 막을 형성하는 단계; 를 더 포함한다.
상기 질화계열의 막은 상기 비트라인 상에 형성된 O3-USG막 부분의 제거시, 함께 제거한다.
상기 콘택 홀을 형성하는 단계와, 상기 O3-USG막을 형성하는 단계 사이에, 상기 콘택 홀이 형성된 반도체 기판을 질소 분위기에서 열 처리하여 노출된 상기 비트라인 표면에 질화계열의 막을 형성하는 단계;를 더 포함한다.
상기 질화계열의 막은 상기 비트라인 상에 형성된 O3-USG막 부분의 제거시, 함께 제거한다.
상기 O3-USG막은 50∼1000Å의 두께로 형성한다.
본 발명은, 반도체 소자의 금속배선 형성시, SOD막으로 이루어진 층간절연막 내에 금속배선용 콘택 홀을 형성하고, 상기 콘택 홀 표면에 O3-USG(Undoped Silicate Glass)막과 같은 절연막을 형성한 다음, 금속배선을 형성함으로써, 상기 O3-USG막에 의해 상기 SOD막에의 H2O, N2 및 NH3와 같은 가스들이 아웃-개싱되는 것을 차단할 수 있으므로, 금속배선용 도전막인 텅스텐막을 용이하게 증착할 수 있다.
따라서, 본 발명은 전체 반도체 소자의 동작을 원활하게 수행할 수 있으므로, 전체 반도체 소자의 수율 저하를 방지할 수 있다.
본 발명은, 반도체 소자의 금속배선 형성시, SOD막으로 이루어진 층간절연막 내에 금속배선용 콘택 홀을 형성하고, 상기 콘택 홀 표면에 O3-USG(Undoped Silicate Glass)막과 같은 절연막을 형성한 다음, 금속배선을 형성한다.
이렇게 하면, 상기와 같이 금속배선용 콘택 홀 표면에 O3-USG막을 형성한 다음 금속배선을 형성함으로써, 금속배선 형성시, 상기 O3-USG막에 의해 금속배선용 도전막인 텅스텐막의 증착 온도인 약 400℃에서 발생하는 상기 SOD막에의 H2O, N2 및 NH3와 같은 가스들이 아웃-개싱되는 것을 차단할 수 있으므로, 상기 금속배선용 도전막인 텅스텐막을 용이하게 증착할 수 있다.
따라서, 상기와 같이 SOD막에서의 H2O, N2 및 NH3와 같은 가스들이 아웃-개싱되는 것을 차단하여 금속배선용 도전막인 텅스텐막의 증착을 용이하게 할 수 있으므로, 전체 반도체 소자의 동작을 원활하게 수행할 수 있어, 결국, 전체 반도체 소자의 수율 저하를 방지할 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
자세하게, 도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위해 도시한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 게이트와 같은 하부 구조물(도시안됨)이 구비된 반도체 기판(102) 상부에 상기 하부 구조물과 전기적으로 연결되는 비트라인 콘택용 홀(103)을 형성한 다음, 상기 비트라인 콘택용 홀(103) 표면 상에 베리어막(104)을 형성한다.
그런 다음, 상기 베리어막(104) 상에 상기 비트라인 콘택용 홀(103)을 매립하도록 비트라인용 도전막(106) 및 하드마스크막(108)을 형성한 다음, 상기 하드마스크막(108) 및 비트라인용 도전막(106)을 식각하여 상기 비트라인용 도전막(106) 및 하드마스크막(108)으로 이루어진 비트라인(110)을 형성한다.
여기서, 상기 비트라인용 도전막(106)은 텅스텐막으로 형성한다.
도 1b를 참조하면, 상기 비트라인(110)을 덮도록 층간절연막(112)을 형성한다.
상기 층간절연막(112)은 SOD(Spin-On Dielectric)막 방식을 이용한 산화막으로 형성한다.
그런 다음, 상기 층간절연막(112) 내에 상기 비트라인용 도전막(106)과 연결되는 금속배선용 콘택 홀(H)을 형성한다.
이때, 상기 층간절연막(112) 내에 형성된 상기 금속배선용 콘택 홀(H)에 의해 상기 비트라인용 도전막(106)이 일부 노출된다.
여기서, 상기 금속배선용 콘택 홀(H) 형성시, 상기 비트라인(110)의 중앙 부분에 형성되는 것이 일반적이지만, 도시된 바와 같이, 비트라인과 금속배선 간의 오버 랩 마진을 감안하여 상기 비트라인(110)의 일측 또는 타측에 상기 비트라인 콘택용 홀(H)이 형성될 수도 있다.
이어서, 상기 금속배선용 콘택 홀(H) 표면에 대해 후속의 산화막에 의한 상기 비트라인용 도전막(106)의 산화를 방지하기 위해 질소 처리(111)를 수행한다.
상기 질소 처리(111)는 플라즈마 방식을 이용한 질소 처리 또는 질소 분위기의 열 처리로 수행하는 것이 바람직하다.
이 경우, 상기 플라즈마 또는 열 처리에 의한 질소 처리(111)에 의해 상기 금속배선용 콘택 홀(H)에 의해 노출된 상기 비트라인용 도전막(106) 상에는 텅스텐 질화막(114)이 형성된다.
그런 다음, 상기 질소 처리(111)된 상기 금속배선용 콘택 홀(H) 표면을 포함한 반도체 기판(102)에 대해 상기 층간절연막(112) 내에 잔류된 가스를 완전히 제거하기 위해 열 처리한다.
도 1c를 참조하면, 상기 열 처리가 수행된 금속배선용 콘택 홀(H)을 포함하는 층간절연막(112) 상에 절연막(116)을 형성한다.
여기서, 상기 절연막(116)은 50∼1000Å의 두께를 갖는 산화막으로 형성하며, 바람직하게, 상기 절연막(116)은 O3-USG(Undoped Silicate Glass)막을 포함하는 산화막으로 형성한다.
이때, 상기 절연막(116)은, 상기 비트라인(110)의 하드마스크막(108)과 상기 층간절연막(112) 간이 서로 상이한 높이 차이를 갖기 때문에, 즉, 상기 하드마스크막(108) 보다 상기 층간절연막(112)이 더 낮은 높이에 형성되어 있기 때문에, 상기 금속배선용 콘택 홀(H) 하부에 형성된 두께가 상기 금속배선용 콘택 홀(H)의 다른 부분보다 더 두껍게 형성한다.
도 1d를 참조하면, 상기 금속배선용 콘택 홀(H) 저면에 형성된 절연막(116) 부분 및 상기 비트라인용 도전막(106) 상에 형성된 텅스텐 질화막(114) 부분을 스페이서 식각 방식을 이용하여 제거한다.
그런 다음, 상기 절연막(116) 및 텅스텐 질화막(114)이 제거된 금속배선용 콘택 홀(H) 및 비트라인용 도전막(106)을 포함한 절연막(116) 상에 상기 금속배선용 콘택 홀(H)을 매립하도록 금속배선용 도전막(118)을 형성하여 본 발명의 실시예 에 따른 반도체 소자의 금속배선을 완성한다.
상기 금속배선용 도전막(118)은 텅스텐막으로 형성한다.
전술한 바와 같이 본 발명은, 상기와 같이 SOD(Spin-On Dielectric)막으로 이루어진 층간절연막 내에 금속배선용 콘택 홀을 형성하고, 상기 콘택 홀 표면에 O3-USG(Undoped Silicate Glass)막과 같은 절연막을 형성한 다음, 금속배선을 형성함으로써, 금속배선 형성시, 상기 O3-USG막에 의해 상기 SOD막에의 H2O, N2 및 NH3와 같은 가스들이 아웃-개싱되는 것을 차단할 수 있으므로, 상기 금속배선용 도전막인 텅스텐막을 용이하게 증착할 수 있다.
따라서, 전체 반도체 소자의 동작을 원활하게 수행할 수 있어, 결국, 전체 반도체 소자의 수율 저하를 방지할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위해 도시한 공정별 단면도.

Claims (15)

  1. 반도체 기판 상부에 비트라인을 형성하는 단계;
    상기 비트라인을 덮도록 반도체 기판 상부에 층간절연막을 형성하는 단계;
    상기 층간절연막 내에 상기 비트라인을 노출시키는 콘택 홀을 형성하는 단계;
    상기 콘택 홀 표면에 절연막을 형성하는 단계;
    상기 비트라인 상에 형성된 절연막 부분을 제거하는 단계; 및
    상기 절연막이 형성된 콘택 홀을 매립하도록 도전막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 층간절연막은 SOD(Spin-On Dielectric) 방식을 이용한 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 콘택 홀을 형성하는 단계와, 상기 절연막을 형성하는 단계 사이에,
    상기 콘택 홀이 형성된 반도체 기판을 플라즈마 질화 처리하여, 노출된 상기 비트라인 표면에 질화계열의 막을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 3 항에 있어서,
    상기 질화계열의 막은 상기 비트라인 상에 형성된 절연막 부분의 제거시, 함께 제거하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 콘택 홀을 형성하는 단계와, 상기 절연막을 형성하는 단계 사이에,
    상기 콘택 홀이 형성된 반도체 기판을 질소 분위기에서 열 처리하여 노출된 상기 비트라인 표면에 질화계열의 막을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제 5 항에 있어서,
    상기 질화계열의 막은 상기 비트라인 상에 형성된 절연막 부분의 제거시, 함께 제거하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제 1 항에 있어서,
    상기 절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제 7 항에 있어서,
    상기 산화막은 O3-USG(Undoped Silicate Glass)막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 제 1 항에 있어서,
    상기 절연막은 50∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  10. 반도체 기판 상부에 비트라인을 형성하는 단계;
    상기 비트라인을 덮도록 반도체 기판 상부에 SOD막을 형성하는 단계;
    상기 SOD막 내에 상기 비트라인을 노출시키는 콘택 홀을 형성하는 단계;
    상기 콘택 홀 표면에 O3-USG막을 형성하는 단계;
    상기 비트라인 상에 형성된 O3-USG막 부분을 제거하는 단계; 및
    상기 절연막이 형성된 콘택 홀을 매립하도록 텅스텐막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  11. 제 10 항에 있어서,
    상기 콘택 홀을 형성하는 단계와, 상기 O3-USG막을 형성하는 단계 사이에,
    상기 콘택 홀이 형성된 반도체 기판을 플라즈마 질화 처리하여, 노출된 상기 비트라인 표면에 질화계열의 막을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  12. 제 11 항에 있어서,
    상기 질화계열의 막은 상기 비트라인 상에 형성된 O3-USG막 부분의 제거시, 함께 제거하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  13. 제 10 항에 있어서,
    상기 콘택 홀을 형성하는 단계와, 상기 O3-USG막을 형성하는 단계 사이에,
    상기 콘택 홀이 형성된 반도체 기판을 질소 분위기에서 열 처리하여 노출된 상기 비트라인 표면에 질화계열의 막을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  14. 제 13 항에 있어서,
    상기 질화계열의 막은 상기 비트라인 상에 형성된 O3-USG막 부분의 제거시, 함께 제거하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  15. 제 10 항에 있어서,
    상기 O3-USG막은 50∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020080061937A 2008-06-27 2008-06-27 반도체 소자의 금속배선 형성방법 KR20100001859A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080061937A KR20100001859A (ko) 2008-06-27 2008-06-27 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080061937A KR20100001859A (ko) 2008-06-27 2008-06-27 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20100001859A true KR20100001859A (ko) 2010-01-06

Family

ID=41812114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061937A KR20100001859A (ko) 2008-06-27 2008-06-27 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20100001859A (ko)

Similar Documents

Publication Publication Date Title
KR20150073595A (ko) 반도체 소자의 배선 구조물 및 그 형성 방법
KR100593446B1 (ko) 유기성 플루오라이드 계열 완충 용액을 사용해서 반도체장치를 제조하는 방법들
KR100852207B1 (ko) 절연막 제거방법 및 금속 배선 형성방법
KR100755524B1 (ko) 반도체 기판 상에 구리 배선을 형성하는 방법
KR100434187B1 (ko) 반도체 장치의 절연막 패턴 형성 방법
KR100945503B1 (ko) 반도체 소자의 금속배선 형성방법
KR20180030280A (ko) 배선 구조체를 갖는 반도체 소자
KR20100001859A (ko) 반도체 소자의 금속배선 형성방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100914976B1 (ko) 반도체 소자의 제조방법
KR100774642B1 (ko) 반도체 소자의 구리배선 형성방법
KR100866135B1 (ko) 반도체 소자의 제조방법
KR100599436B1 (ko) 반도체 소자의 배선 형성방법
KR100673886B1 (ko) 콘택 저항을 안정화시킬 수 있는 반도체 소자 제조 방법
KR100641488B1 (ko) 반도체 소자의 콘택 제조 방법
KR100575884B1 (ko) 반도체 소자의 금속배선 형성방법
KR100895434B1 (ko) 반도체 소자의 제조방법
KR100870299B1 (ko) 반도체 소자의 제조방법
KR20000044867A (ko) 반도체 소자의 콘택홀 형성 방법
KR20060000964A (ko) 반도체 장치의 제조방법
KR100580775B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR101005740B1 (ko) 반도체 소자의 구리배선 형성방법
KR100588640B1 (ko) 반도체 소자 제조방법
JP2006351731A (ja) 半導体装置の製造方法
KR20010009396A (ko) 반도체 소자의 배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application