KR20090126786A - 표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법 - Google Patents

표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법 Download PDF

Info

Publication number
KR20090126786A
KR20090126786A KR1020080053079A KR20080053079A KR20090126786A KR 20090126786 A KR20090126786 A KR 20090126786A KR 1020080053079 A KR1020080053079 A KR 1020080053079A KR 20080053079 A KR20080053079 A KR 20080053079A KR 20090126786 A KR20090126786 A KR 20090126786A
Authority
KR
South Korea
Prior art keywords
data
defect
compensation
information
memory
Prior art date
Application number
KR1020080053079A
Other languages
English (en)
Other versions
KR101274707B1 (ko
Inventor
김혜진
박주성
황종희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080053079A priority Critical patent/KR101274707B1/ko
Priority to CN2008101829859A priority patent/CN101599243B/zh
Priority to US12/318,023 priority patent/US8379034B2/en
Publication of KR20090126786A publication Critical patent/KR20090126786A/ko
Application granted granted Critical
Publication of KR101274707B1 publication Critical patent/KR101274707B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 영상 표시 장치의 보상 회로는 보상 데이터의 크기 증가를 억제하기 위하여, 표시 패널의 다수의 정형 결함 영역에 대한 위치 정보, 계조 구간 정보, 각 정형 결함 영역에 대한 결함 수준 데이터, 결함 수준 데이터 따른 다수의 보상 데이터 세트를 저장한 메모리와; 상기 정형 결함 영역에 표시될 입력 데이터가 입력되면 해당 정형 결함 영역의 결함 수준 데이터를 상기 메모리로부터 확인하고, 확인된 결함 수준 데이터에 해당하는 보상 데이터 세트를 선택하고, 선택된 보상 데이터 세트에서 상기 입력 데이터에 해당하는 보상 데이터를 선택하여 상기 입력 데이터를 보상하는 제1 보상부와; 상기 제1 보상부에서 보상된 데이터를 디더 패턴을 이용하여 공간적 및 시간적으로 분산시켜서 미세 보상하는 제2 보상부를 포함한다.

Description

표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및 방법{COMPENSATION CIRCUIT OF VIDEO DISPLAY DEVICE FOR COMPENSATING DISPLAY DEFECT AND METHOD THEREOF}
본 발명은 영상 표시 장치에 관한 것으로, 특히 다수의 정형 결함 영역에 대한 보상 데이터를 저장하는 메모리의 용량을 감소시킬 수 있는 영상 표시 장치의 보상 회로 및 방법에 관한 것이다.
최근 영상 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 디스플레이 패널(Plasma Dispaly Panel; PDP), 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 장치 등과 같은 평판 표시 장치가 주로 이용된다.
영상 표시 장치는 영상을 표시하는 표시 패널을 완성한 다음 표시 결함을 검출하는 검사 공정을 거치게 된다. 검사 공정에서 표시 결함으로 검출된 표시 패널은 결함 부분에 대한 리페어 공정을 거치지만, 리페어 공정으로도 해결할 수 없는 표시 결함이 존재하고 있다.
표시 결함은 주로 박막 패턴 형성 공정에서 이용되는 노광 장비의 멀티 노광 시 중첩 노광과 멀티렌즈들의 수차 등으로 인한 노광량 편차에서 기인한다. 노광량 편차로 인하여 박막 패턴의 폭이 가변되어서 박막 트랜지스터의 기생 용량 편차, 셀갭을 유지하는 컬럼 스페이서의 높이 편차, 신호 라인들 간의 기생 용량 편차 등이 발생된다. 이러한 편차는 표시 화상에서 휘도 편차를 유발하여 표시 결함을 초래한다. 노광량 편차로 인한 표시 결함은 노광 장비의 스캔 방향에 따라 세로선 또는 가로선 형태로 표시 패널에 표시된다. 이러한 세로선 또는 가로선 형태의 표시 결함은 공정기술의 개선을 통해서도 해결되지 못하고 있다.
또한, 표시 결함은 이물질이 유입된 결함 화소에 의해 포인트 결함으로 표시될 수 있다. 결함 화소에 대해서는 리페어 공정이 수행되지만, 리페어된 화소에 의해서도 포인트 결함이 발생된다. 예를 들면, 결함 화소가 리페어 공정에 의해 암점화된 경우 암점화된 화소는 화이트 화상에서 블랙 포인트 결함으로 표시될 수 있다. 또한, 암점화된 리페어 화소를 이웃한 정상 화소와 링크시키는 리페어 공정을 수행한 경우 정상 화소로 공급된 데이터가 서로 링크된 리페어 화소까지 분산되어 충전되어야 하므로, 링크된 화소들은 데이터 충전량 부족으로 인한 포인트 결함으로 표시될 수 있다.
이러한 표시 결함을 보상 데이터를 적용하여서 회로적으로 보상하는 방법이 고려되고 있다. 예를 들면, 본 출원인에 의해 특허출원된 제10-2006-0059285호 등에는 표시 결함 영역에 표시될 데이터를 보상 데이터를 이용하여 변조하는 방법으로 표시 결함 영역의 데이터를 보상하는 방법을 개시하고 있다.
직하형 백라이트 유닛을 필요로 하는 대형 액정 표시 장치는 슬림화를 위하 여 액정 패널과 백라이트 유닛 사이의 간격을 감소시킨다. 이에 따라, 백라이트 유닛으로부터의 광이 확산되는 경로가 부족하여서 액정 표시 장치에는 다수의 램프 위치에 따라 가로선 형태의 표시 결함이 표시될 수 있다. 예를 들어 26개의 램프가 적용된 액정 표시 장치에서는 램프로 인한 26개의 가로선 결함 영역이 발생할 수 있다. 이 경우, 램프로 인한 26개의 가로선 결함 영역을 각각 보상하기 위해서는 26개의 가로선 결함 영역 각각에 대한 보상 데이터가 결함 수준에 따라 저장되어야만 한다. 다시 말하여, 종래의 메모리는 다수의 정형 결함 영역 각각의 저장 공간에 다수의 결함 수준 데이터와 각 결함 수준 데이터에 포함되는 다수의 보상 데이터 세트를 저장하고 있다. 따라서, 종래의 보상 회로는 결함 영역의 수가 증가하면 보상 데이터의 용량이 증가하여 메모리의 크기가 증가되므로 제조 단가가 증가되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 결함 영역의 수가 증가하더라도 보상 데이터의 크기 증가를 억제할 수 있는 영상 표시 장치의 보상 회로 및 방법에 관한 것이다.
상기 과제를 해결하기 위하여, 본 발명의 제1 실시 예에 따른 영상 표시 장치의 보상 회로는 표시 패널의 다수의 정형 결함 영역에 대한 위치 정보, 계조 구간 정보, 각 정형 결함 영역에 대한 결함 수준 데이터, 결함 수준 데이터 따른 다 수의 보상 데이터 세트를 저장한 메모리와; 상기 정형 결함 영역에 표시될 입력 데이터가 입력되면 해당 정형 결함 영역의 결함 수준 데이터를 상기 메모리로부터 확인하고, 확인된 결함 수준 데이터에 해당하는 보상 데이터 세트를 선택하고, 선택된 보상 데이터 세트에서 상기 입력 데이터에 해당하는 보상 데이터를 선택하여 상기 입력 데이터를 보상하는 제1 보상부와; 상기 제1 보상부에서 보상된 데이터를 디더 패턴을 이용하여 공간적 및 시간적으로 분산시켜서 미세 보상하는 제2 보상부를 구비한다.
상기 제1 보상부는 상기 메모리로부터의 상기 계조 구간 정보를 이용하여 상기 입력 데이터에 해당하는 계조 구간 정보를 선택하여 출력하는 계조 판단부와; 상기 메모리로부터의 상기 결함 영역의 위치 정보와 상기 메모리 또는 외부로부터의 옵션핀을 통해 입력되는 정형 결함의 방향 정보에 따라 상기 입력 데이터에 해당하는 결함 영역의 위치 정보 및 정형 결함 영역의 검출 횟수를 출력하는 위치 판단부와; 상기 위치 판단부로부터의 위치 정보에 따라 상기 메모리로부터 해당 결함 수준 데이터를 읽어들여 출력하는 결함 수준 데이터 선택부와; 상기 결함 수준 데이터 선택부로부터의 해당 결함 수준 데이터에 따라 보상 데이터 세트를 선택하고, 선택된 보상 데이터 세트에서 상기 계조 판단부로부터의 상기 계조 구간 정보에 해당하는 보상 데이터를 선택하여 출력하는 보상 데이터 선택부와;; 상기 보상 데이터 선택부로부터의 보상 데이터를 상기 입력 데이터와 가산하는 가산기와; 상기 보상 데이터를 상기 입력 데이터에서 감산하는 감산기와; 상기 위치 판단부로부터 검출된 상기 정형 결함 영역의 검출 횟수에 따라 상기 메모리에 저장된 상기 정형 결 함 영역의 순서 정보 및 명암 정보를 선택적으로 출력하는 멀티플렉서와; 상기 멀티플렉서에서 선택된 정형 결함 영역의 순서 정보 및 명암 정보에 따라 상기 가산기 및 감산기 중 어느 하나의 출력을 선택하는 멀티플렉서를 구비한다.
상기 메모리는 상기 표시 패널의 포인트 결함 영역에 대한 포인트 결함 정보를 추가로 포함하고, 상기 보상 회로는 상기 입력 데이터를 비트 확장하여 상기 제1 보상부로 공급하는 비트 확장부와; 상기 제2 보상부로부터의 입력 데이터를 상기 메모리로부터의 포인트 결함 정보를 이용하여 보상하는 제3 보상부를 추가로 구비한다.
본 발명의 실시 예에 따른 영상 표시 장치의 보상 방법은 메모리에 표시 패널의 다수의 정형 결함 영역에 대한 위치 정보, 계조 구간 정보, 각 정형 결함 영역에 대한 결함 수준 데이터, 결함 수준 데이터 따른 다수의 보상 데이터 세트를 저장하는 단계와; 상기 위치 정보를 기초하여 상기 정형 결함 영역에 표시될 입력 데이터가 입력된 것으로 판단되면 해당 정형 결함 영역의 결함 수준 데이터를 상기 메모리로부터 확인하는 단계와; 상기 메모리로부터 확인된 결함 수준 데이터에 해당하는 보상 데이터 세트를 선택하는 단계와; 상기 선택된 보상 데이터 세트에서 상기 입력 데이터에 해당하는 보상 데이터를 선택하여 상기 정형 결함 영역의 입력 데이터를 보상하는 단계와; 상기 보상된 데이터를 디더 패턴을 이용하여 공간적 및 시간적으로 분산시켜서 미세 보상하는 단계를 포함하고, 상기 메모리로부터의 포인트 결함 정보를 이용하여 상기 입력 데이터가 포인트 결함 영역의 데이터로 판단되면 상기 포인트 결함 영역의 입력 데이터를 보상하는 단계를 추가로 포함한다.
본 발명의 실시 예에 따른 액정 표시 장치의 보상 회로는 외부 메모리에 다수의 정형 결함 영역의 데이터를 보상할 때 공용할 수 있도록 다수의 결함 수준 데이터와, 각 결함 수준 데이터에 해당되는 다수의 보상 데이터 세트를 룩-업 테이블 형태로 저장한다.
이에 따라, 제1 보상부에서 각 정형 결함 영역에 해당하는 결함 수준 데이터를 메모리로부터 확인하고, 확인된 결함 수준 데이터에 대응하는 보상 데이터 세트를 선택한 다음 선택된 보상 데이터 세트 내에서 입력 데이터의 계조값이 포함된 계조 구간 정보에 해당하는 보상 데이터를 선택하고, 선택된 보상 데이터를 입력 데이터에 가산하거나 감산함으로써 정형 결함 영역의 데이터를 보상할 수 있다.
따라서, 메모리에 다수의 정형 결함 영역 각각의 저장 공간에 다수의 결함 수준 데이터와 각 결함 수준 데이터에 포함되는 다수의 보상 데이터 세트를 저장하는 경우 보다 메모리의 저장 용량을 감소시킬 수 있다. 따라서, 직하형 백라이트 유닛의 적용시 발생되는 다량의 정형 결함 영역을 보상하는 경우에도 메모리에 저장되는 보상 데이터의 크기를 감소시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 결함 보상을 위한 액정 표시 장치를 나타낸다.
도 1에 도시된 액정 표시 장치는 보상 회로(100) 및 타이밍 컨트롤러(200)와, 액정 패널(400)을 구동하는 데이터 드라이버(310) 및 게이트 드라이버(320)와, 보상 회로(100)와 접속된 메모리(120)를 구비한다. 여기서, 보상 회로(100)는 타이밍 컨트롤러(200)에 내장되어 하나의 반도체 칩(Chip)으로 구현될 수 있다.
메모리(120)에는 세로선 및/또는 가로선과 같은 정형 결함 영역의 위치 정보(PD1), 계조 구간 정보(GD1), 보상 데이터(CD1), 결함 수준 데이터(LD)를 포함하는 정형 결함 정보가 저장된다. 여기서, 세로선 또는 가로선과 같은 정형 결함은 공정상 노광량 차이로 발생될 수 있으며, 직하형 백라이트 유닛에 적용된 다수의 램프에 의해 발생될 수 있다. 정형 결함 영역의 위치 정보(PD1)는 각 결함 영역의 시작 및 끝 위치 정보를 화소 수로 나타낸다. 예를 들면, 정형 결함 영역의 위치 정보(PD1)는 정형 결함 영역에 포함된 메인 영역과, 경계 영역을 분할한 다수의 분할 구간들 각각에 대한 시작 위치 정보와 끝 위치 정보를 화소 수로 나타낸다. 계조 구간 정보(GD1)는 감마 특성에 따라 분할된 다수의 계조 구간 정보를 나타낸다. 보상 데이터(CD1)는 정상 영역 대비 결함 영역의 휘도차 또는 색도차를 보상하기 위한 것으로, 계조 구간별로 구분되어 저장된다. 결함 수준 데이터(LD)는 정상 영역 대비 정형 결함 영역의 휘도차 또는 색도차 정도, 즉 결함 정도를 레벨로 구분한 것으로 예를 들면, 10개의 레벨로 구분될 수 있다. 각 정형 결함 영역에 대한 결함 수준 데이터(LD)는 액정 표시 장치의 검사 과정을 통해 결정되고, 검사 과정에서 결정된 각 정형 결함 영역의 결함 수준 데이터(LD)가 결함 영역 별로 저장된다. 그리고, 보상 데이터(PD1)는 각 정형 결함 영역에 따라 저장되지 않고, 각 결함 수준(LD)에 대응하여 보상 데이터 세트 형태로 저장되고, 각 보상 데이터 세트는 계조 구간 별로 구분된 다수의 보상 데이터를 포함한다. 이에 따라, 다수의 결 함 수준 데이터와, 각 결함 수준 데이터에 해당되는 다수의 보상 데이터 세트가 각 정형 결함 영역의 데이터 보상시 선택적으로 이용된다. 이에 따라, 메모리에 다수의 정형 결함 영역 각각의 저장 공간에 다수의 결함 수준 데이터와 각 결함 수준 데이터에 포함되는 다수의 보상 데이터 세트를 저장하는 경우 보다 메모리의 저장 용량을 감소시킬 수 있다. 정형 결함 영역의 보상 데이터(CD1)는 각 정형 결함 영역의 메인 영역과, 경계 영역의 분할 구간들 각각에 대하여 최적화된 보정치들을 포함한다. 또한, 메모리(120)에는 포인트 결함 영역에 대한 위치 정보(PD2), 계조 구간 정보(GD2), 보상 데이터(CD2)를 포함하는 포인트 결함 정보가 저장된다.
보상 회로(100)는 외부로부터 입력된 데이터(R, G, B)와, 다수의 동기 신호(Vsync, Hsync, DE, DCLK)를 입력한다. 보상 회로(100)는 외부 메모리(120)에 저장된 가로선 또는 세로선과 같은 정형 결함 영역의 정보(PD1, GD1, CD1, LD)를 이용하여 정형 결함 영역에 표시될 데이터를 보상하여 출력한다. 보상 회로(100)는 입력 데이터의 비트수를 확장하여 보상 데이터를 적용한다. 특히, 보상 회로(100)는 정형 결함 영역의 위치 정보(PD1)를 이용하여 입력 데이터(R, G, B)가 정형 결함 영역에 표시될 데이터로 판별되면, 메모리(120)로부터 해당 정형 결함 영역에 대응하는 결함 수준 데이터(LD)를 확인한다. 그리고, 보상 회로(100)는 확인된 결함 수준 데이터에 대응하는 보상 데이터 세트를 선택하고, 선택된 보상 데이터 세트에서 입력 데이터(R, G, B)의 계조 구간 정보에 해당하는 보상 데이터를 선택하여서, 선택된 보상 데이터를 입력 데이터(R, G, B) 각각에 가산하거나 감산함으로써 정형 결함 영역의 입력 데이터(R, G, B)를 보상한다. 보상 회로(100)는 정형 결 함 영역을 메인 영역과 경계 영역으로 구분하여 데이터를 보상하고, FRC 디더링 방법을 이용하여 보상된 데이터를 공간적 및 시간적으로 분산시킴으로써 미세 보상한다. 또한, 보상 회로(100)는 외부 메모리(120)에 저장된 포인트 결함 영역의 정보(PD2, GD2, CD2)를 이용하여 포인트 결함 영역에 표시될 데이터를 보상하여 출력한다. 그리고, 보상 회로(100)는 보상된 데이터(Rc, Gc, Bc)와 다수의 동기 신호(Vsync, Hsync, DE, DCLK)를 타이밍 컨트롤러(200)로 공급한다. 보상 회로(100)는 정상 영역에 표시될 데이터는 보상없이 타이밍 컨트롤러(200)로 공급한다.
타이밍 컨트롤러(200)는 보상 회로(100)로부터의 데이터(Rc, Gc, Bc)를 정렬하여 데이터 드라이버(310)로 출력한다. 또한, 타이밍 컨트롤러(200)는 다수의 동기신호(Vsync, Hsync, DE, DCLK)를 이용하여 데이터 드라이버(310)의 구동 타이밍을 제어하기 위한 데이터 제어 신호(DDC)와, 게이트 드라이버(320)의 구동 타이밍을 제어하기 위한 게이트 제어 신호(GDC)를 생성하여 출력한다.
데이터 드라이버(310)는 타이밍 컨트롤러(200)의 데이터 제어 신호(DDC)에 응답하여 타이밍 컨트롤러(200)로부터의 디지털 데이터(Ro, Go, Bo)를 감마 전압을 이용하여 아날로그 데이터로 변환하여서 액정 패널(400)의 데이터 라인으로 출력한다.
게이트 드라이버(320)는 타이밍 컨트롤러(200)의 게이트 제어 신호(GDC)에 응답하여 액정 패널(400)의 게이트 라인을 순차 구동한다.
액정 패널(400)은 다수의 화소들이 배열된 화소 매트릭스를 통해 영상을 표시한다. 각 화소는 데이터 신호에 따른 액정 배열의 가변으로 광투과율을 조절하 는 적, 녹, 청 서브화소의 조합으로 원하는 색을 구현한다. 각 서브화소는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)와 병렬 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 구비한다. 액정 커패시터(Clc)는 박막 트랜지스터(TFT)를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압(Vcom)과의 차전압을 충전하고 충전된 전압에 따라 액정을 구동하여 광투과율을 조절한다. 액정 패널(400)에 공정상 포함될 수 있는 세로선 또는 가로선과 같은 정형 결함 영역, 직하형 램프의 위치에 따른 정형 결함 영역, 포인트 결함 영역은 보상 회로(100)에 의해 보상된 데이터를 표시한다. 따라서, 액정 패널(400)에서 정상 영역과 결함 영역과의 휘도차가 방지되므로 화질을 향상시킬 수 있다.
도 2는 도 1에 도시된 액정 표시 장치의 보상 회로(100)의 내부 구성을, 도 3은 도 2에 도시된 제1 보상부(130)에서 위치 판단부(134)의 내부 구성을, 도 4는 도 2에 도시된 제2 보상부(180)의 내부 구성을, 도 5a 내지 도 5d는 도 4에 도시된 디더값 선택부(186)에 저장된 다수의 디더 패턴을, 도 6은 도 2에 도시된 제3 보상부(190)의 내부 구성을 나타낸다.
도 2에 도시된 보상 회로(100)는 비트 확장부(110)와, 비트 확장부(110)로부터의 입력 데이터(Re, Ge, Be)에서 정형 결함 영역의 데이터를 보상하는 제1 보상부(130)와, 제1 보상부(130)에서 보상된 데이터(Rm1, Gm1, Bm1)를 FRC 디더링 방법으로 미세 보정하는 제2 보상부(180)와, 제2 보상부(180)로부터의 입력 데이터(Rm2, Gm2, Bm2)에서 포인트 결함 영역의 데이터를 보상하는 제3 보상부(190)를 구비한다.
메모리(120)에는 전술한 정형 결함 정보(PD1, CD1, GD1, LD) 및 포인트 결함 정보(PD2, CD2, GD2)가 저장되어 있다. 정형 결함 정보(PD1, CD1, GD1, LD)로는 세로선 결함 영역 정보 또는 가로선 결함 영역 정보가 저장되어 있다. 또한, 메모리(120)에는 정형 결함 영역이 세로선 결함인지 가로선 결함인지를 지시하는 정형 결함 영역의 방향 정보와, 정형 결함 영역의 유무를 나타내어서 정형 결함 영역의 보상 여부를 지시하는 정형 결함 보상 유무 정보와, 포인트 결함 영역의 보상 여부를 지시하는 포인트 보상 유무 정보를 포함하는 제1 제어 정보(CS)가 저장될 수 있다. 예를 들면, 상기 제1 제어 정보(CS)로 할당된 한 바이트 중 3비트 데이터 각각이 상기 정형 결함 영역의 방향 정보, 정형 결함 영역의 유무 정보, 포인트 결함 영역의 유무 정보를 나타낸다. 한편, 상기 제1 제어 정보(CS)는 상기 보상 회로(100)가 내장된 타이밍 컨트롤러(200)의 3개의 옵션핀의 값으로 설정될 수 있다. 또한, 메모리(120)에는 다수의 정형 결함 영역에 대한 순서 정보와 함께, 정형 결함 영역이 정상 영역 보다 밝은 결함인지 어두운 결함인지를 나타내는 정형 결함 영역의 명암 정보를 포함하는 제2 제어 정보(CS2)가 저장될 수 있다.
비트 확장부(110)는 외부로부터의 입력 데이터(R, G, B)를 비트 확장하여 제1 보상부(130)로 공급한다. 예를 들면, 비트 확장부(110)는 입력 데이터(R, G, B) 각각의 8비트에서 최하위 비트 뒤에 더미 3비트(000)를 부가하여 11비트로 확장한 다음 11비트로 확장된 데이터(Re, Ge, Be)를 제1 보상부(130)로 공급한다.
제1 보상부(130)는 메모리(120)로부터의 정형 결함 정보(PD1, GD1, CD1, LD) 를 이용하여 세로선 또는 가로선과 같은 정형 결함 영역에 표시될 입력 데이터(Re, Ge, Be)를 보상하여 출력한다. 이를 위하여, 제1 보상부(130)는 계조 판단부(132), 위치 판단부(134), 결함 수준 데이터 선택부(135), 보상 데이터 선택부(136)와, 가산기(140) 및 감산기(142)와 MUX(138, 144)를 구비한다.
계조 판단부(132)는 입력 데이터(Re, Ge, Be) 각각의 계조값을 분석하고, 메모리(120)로부터 읽어들인 계조 구간 정보(GD1)에서 입력 데이터(Re, Ge, Be)가 각각 포함되는 계조 구간 정보를 선택하여 보상 데이터 선택부(136)로 출력한다. 계조 구간 정보(GD1)는 256계조를 감마 특성에 따라 6개의 계조 구간(계조 구간1: 30-70계조, 계조 구간2: 71-120계조 등)으로 분할될 수 있다. 계조 판단부(132)는 상기 6개의 계조 구간 정보 중 입력 데이터(Re, Ge, Be) 각각의 계조값이 포함되는 계조 구간 정보를 선택하여 출력한다.
위치 판단부(134)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 이네이블 신호(DE), 도트클럭(DCLK) 중 적어도 하나의 동기 신호를 이용하여 입력 데이터(Re, Ge, Be)의 가로 방향 또는 세로 방향의 화소 위치를 판단하고, 정형 결함 영역의 검출 횟수(M)를 카운트하여서 MUX(138)로 출력한다.
구체적으로, 위치 판단부(134)는 도 3에 도시된 바와 같이 입력 데이터(Re, Ge, Be)의 가로 방향에서의 화소 위치를 판단하는 제1 위치 판단부(340), 세로 방향에서의 화소 위치를 판단하는 제2 위치 판단부(342), 제1 제어 정보(CS1)에 포함된 정형 결함의 방향 정보에 따라 제1 위치 판단부(340) 또는 제2 위치 판단부(342)의 출력을 선택하는 MUX(344)을 구비한다.
도 3에 도시된 제1 위치 판단부(340)는 데이터 이네이블 신호(DE)의 이네이블 기간에서 도트클럭(DCLK)을 카운팅하면서 입력 데이터(Re, Ge, Be)의 가로 방향에서의 화소 위치를 판단한다. 제1 위치 판단부(340)는 입력 데이터(Re, Ge, Be)의 화소 위치를 메모리(120)로부터의 정형 결함 영역 위치 정보(PD1)와 비교하여, 세로선 결함 영역으로 검출되면 해당 결함 영역의 위치 정보를 선택하여 MUX(344)로 출력한다. 또한, 제1 위치 판단부(340)는 세로선 결함 영역의 검출 횟수(M)를 카운트하여서 MUX(138)로 출력한다.
제2 위치 판단부(342)는 수직 동기 신호(Vsync)와 데이터 이네이블 신호(DE)가 동시에 이네이블된 기간에서 수평 동기 신호(Hsync)를 카운팅하면서 입력 데이터(Re, Ge, Be)의 세로 방향에서의 화소 위치를 판단한다. 제2 위치 판단부(342)는 입력 데이터(Re, Ge, Be)의 화소 위치를 메모리(120)로부터의 정형 결함 영역 위치 정보(PD1)와 비교하여, 가로선 정형 결함 영역으로 검출되면 해당 결함 영역의 위치 정보를 선택하여 MUX(344)로 출력한다. 또한, 제2 위치 판단부(342)는 가로선 결함 영역의 검출 횟수(M)를 카운트하여서 MUX(138)로 출력한다.
MUX(344)는 제1 제어 정보(CS1)에 포함된 정형 결함의 방향 정보에 따라 제1 위치 판단부(340) 또는 제2 위치 판단부(342)로부터 입력되는 정형 결함 영역의 위치 정보를 결함 수준 데이터 선택부(135)로 공급하고, 결함 영역의 검출 횟수(M)를 MUX(138)로 공급한다. 다시 말하여, MUX(344)는 제1 제어 정보(CS1)가 세로선 결함 영역을 지시하는 경우 제1 위치 판단부(340)로부터의 위치 정보를 결함 수준 데이터 선택부(135)로 공급하고 결함 영역의 검출 횟수(M)를 MUX(138)로 공급한다. 반면에, MUX(344)는 제1 제어 정보(CS1)가 가로선 결함 영역을 지시하는 경우 제2 위치 판단부(342)로부터의 위치 정보를 결함 수준 데이터 선택부(135)로 공급하고 결함 영역의 검출 횟수(M)를 MUX(138)로 공급한다.
도 2에 도시된 결함 수준 데이터 선택부(135)는 위치 판단부(134)로부터 출력된 위치 정보에 대응하는 결함 수준 데이터(LD)를 메모리(120)로부터 읽어들여서 보상 데이터 선택부(136)로 공급한다.
보상 데이터 선택부(136)는 다수의 결함 수준 데이터(LD)에 해당하는 다수의 보상 데이터 세트를 메모리(120)로부터 읽어들여 저장한다. 그리고, 결함 수준 데이터 선택부(135)로부터 선택된 결함 수준 데이터에 해당하는 보상 데이터 세트를 선택하고 선택된 보상 데이터 세트 내에서 계조 판단부(132)에서 선택된 계조 구간 정보에 대응하는 보상 데이터를 선택하여서 출력한다. 예를 들면, 보상 데이터는 10비트 크기를 갖는다.
가산기(140)는 보상 데이터 선택부(136)로부터 출력된 보상 데이터와 입력 데이터(Re, Ge, Be)를 가산하여 출력한다. 감산기(142)는 보상 데이터 선택부(136)로부터 출력된 보상 데이터를 입력 데이터(Re, Ge, Be)에서 감산하여 출력한다.
MUX(138)는 정형 결함 영역의 명암 여부 정보를 정형 결함 영역의 순서에 따라 순차적으로 출력하여 상기 가산기(140) 또는 감산기(142)의 출력을 선택하는 MUX(144)를 제어한다. 정형 결함 영역의 명암 여부 정보는 정형 결함 영역의 순서 정보와 함께 메모리(120)에 제2 제어 정보(CS2)로 저장되어 있다. MUX(138)는 메모 리(120)로부터 읽어들인 다수의 제2 제어 정보(CS2) 중에서 위치 판단부(134)로부터 출력되는 정형 결함 영역의 검출 횟수(M)에 따라 하나의 제2 제어 정보(CS2)를 선택하여 MUX(144)로 공급한다. MUX(144)는 MUX(138)로부터 공급된 제2 제어 정보(CS2) 내에 포함된 명암 여부 정보에 따라 상기 가산기(140) 또는 감산기(142)의 출력을 선택하여 제2 보상부(180)로 공급한다.
제2 보상부(180)는 제1 보상부(130)에서 보상된 데이터(Rm1, Gm1, Bm1)를 FRC 디더링 방법을 이용하여 공간적 및 시간적으로 분산시켜서 휘도를 미세 보상한다. 이를 위하여, 제2 보상부(180)는 프레임 판단부(182), 위치 판단부(184), 디더값 선택부(186), 가산기(188)를 구비한다.
프레임 판단부(182)는 다수의 동기 신호(Vsync, Hsync, DE, DCLK) 중 수직 동기 신호(Vsync)를 카운팅하여 프레임 수를 감지하고, 감지된 프레임 수 정보를 디더값 선택부(186)로 출력한다.
위치 판단부(184)는 데이터 이네이블 신호(DE)의 이네이블 기간에 도트클럭(DCLK)을 카운팅하여 입력 데이터(Rm1, Gm1, Bm1)의 가로 위치를 감지하고, 수직 동기 신호(Vsync)와 데이터 이네이블 신호(DE)가 동시에 이네이블된 기간에서 수평 동기 신호(Vsync)를 카운팅하여 입력 데이터(Rm1, Gm1, Bm1)의 세로 위치를 감지하며, 감지된 화소 위치 정보를 디더값 선택부(186)로 출력한다.
디더값 선택부(186)는 제1 보상부(130)에서 보상된 데이터(Rm1, Gm1, Bm1) 각각의 하위 3비트에 해당하는 계조값과, 프레임 판단부(182)로부터 입력된 프레임 수 정보와, 화소 위치 판단부(184)로부터 입력된 화소 위치 정보를 이용하여, 다수 의 디더 패턴에서 해당되는 디더값(Dr, Dg, Db)을 선택하여 출력한다.
예를 들면, 디더값 선택부(186)는 도 5a 내지 도 5d에 도시된 바와 같이 8*32 크기를 갖고, 0, 1/8, 2/8, 3/8, 4/8, 5/8, 6/8, 7/8, 1의 계조값에 따라 디더값이 "1"(검은색)인 화소 수가 점진적으로 증가하도록 배열된 다수의 디더 패턴들을 룩-업 테이블 형태로 저장하고 있다(1의 계조값을 갖는 디더패턴은 미도시). 또한, 동일한 계조값에 대해서도 디더값이 "1"인 화소들의 위치가 프레임 별로 다른, 즉 다수의 프레임(FRAME1~FRAME8) 각각에서 "1"의 화소 위치가 다른 다수의 디더 패턴들을 저장하고 있다. 다시 말하여, 디더값 선택부(186)은 계조별 및 프레임별로 서로 다른 다수의 디더 패턴들을 저장하고 있다. 디더 패턴들의 크기와 디더 패턴들 각각에서 디더값이 "1"인 화소의 위치는 설계자의 필요에 따라 다양하게 변화될 수 있다. 이러한 디더 패턴들에 의해 제1 보상부(130)에서 보상된 데이터(Rm1, Gm1, Bm1)가 공간적 및 시간적으로 분산되므로 정형 결함 영역의 휘도차를 미세하게 보상할 수 있다.
제1 보상부(130)로부터 입력된 데이터(Rm1, Gm1, Bm1) 각각의 11비트 중 하위 3비트는 디더값 선택부(186)로 공급되고, 나머지 8비트는 가산기(188)로 공급된다. 디더값 선택부(186)는 도 5a 내지 5d와 같은 디더 패턴들 중에서 상기 입력 데이터(Rm1, Gm1, Bm1) 각각의 하위 3비트에 해당되는 계조값과, 프레임 판단부(182)로부터의 프레임 수 정보에 해당하는 하나의 디더 패턴을 선택하고, 선택된 디더 패턴에서 위치 판단부(184)로부터의 화소 위치 정보를 이용하여 입력 데이터(Rm1, Gm1, Bm1) 각각의 화소 위치에 해당하는 1비트씩의 디더값(Dr, Dg, Db)을 선택하여 가산기(188)로 출력한다.
가산기(188)는 입력 데이터(Rm1, Gm1, Bm1) 각각의 상위 8비트와, 디더값 선택부(186)에서 선택된 디더값(Dr, Dg, Db)을 각각 가산하여 MUX(170)로 출력한다.
도 2에 도시된 제3 보상부(190)는 메모리(120)에 저장된 포인트 결함 정보(PD2, GD2, CD2)를 이용하여 포인트 결함 영역에 표시될 데이터(Rm2, Gm2, Bm2)를 보상한다. 제3 보상부(190)는 정상 영역의 데이터는 보상없이 출력한다. 이를 위하여, 제3 보상부(190)는 도 6에 도시된 바와 같이 계조 판단부(192), 위치 판단부(194), 보상 데이터 선택부(196)와, 연산기(198)를 구비한다.
도 6에 도시된 계조 판단부(192)는 포인트 결함 영역의 링크 화소에 공급될 입력 데이터(Rm2, Gm2, Bm2) 각각의 계조값을 분석하고, 메모리(120)로부터의 계조 구간 정보(GD2)에서 입력 데이터(Rm2, Gm2, Bm2)가 각각 포함되는 계조 구간 정보를 선택하여 보상 데이터 선택부(196)로 출력한다.
위치 판단부(194)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 이네이블 신호(DE), 도트클럭(DCLK) 중 적어도 하나의 동기 신호를 이용하여 입력 데이터(Rm2, Gm2, Bm2)의 화소 위치를 판단한다. 예를 들면, 위치 판단부(194)는 데이터 이네이블 신호(DE)의 이네이블 기간에 도트클럭(DCLK)을 카운팅하여 입력 데이터(Rm2, Gm2, Bm2))의 가로 위치를 감지하고, 수직 동기 신호(Vsync)와 데이터 이네이블 신호(DE)가 동시에 이네이블된 기간에서 수평 동기 신호(Hsync)를 카운팅하여 입력 데이터(Rm2, Gm2, Bm2))의 화소 세로 위치를 감지한다. 위치 판단부(194)는 감지된 입력 데이터(Rm2, Gm2, Bm2)의 화소 위치가 메모리(120)로부터의 포인트 결함 영역의 위치 정보(PD2)와 비교하여, 포인트 결함 영역으로 검출되면 감지된 화소 위치 정보를 보상 데이터 선택부(196)로 출력한다.
보상 데이터 선택부(196)는 계조 판단부(192)에서 선택된 계조 구간 정보와, 위치 판단부(194)에서 선택된 위치 정보에 응답하여 메모리(120)로부터의 보상 데이터(CD2) 중 입력 데이터(Rm2, Gm2, Bm2)에 해당하는 보상 데이터를 선택하여 출력한다.
연산기(178)는 보상 데이터 선택부(196)로부터 출력된 보상 데이터와 입력 데이터(Rm2, Gm2, Bm2)를 가감하여 출력한다.
이와 같이, 본 발명의 실시 예에 따른 액정 표시 장치의 보상 회로는 외부 메모리에 다수의 정형 결함 영역의 데이터를 보상할 때 공용할 수 있도록 다수의 결함 수준 데이터와, 각 결함 수준 데이터에 해당되는 다수의 보상 데이터 세트를 룩-업 테이블 형태로 저장한다. 이에 따라, 제1 보상부에서 각 정형 결함 영역에 해당하는 결함 수준 데이터를 메모리로부터 확인하고, 확인된 결함 수준 데이터에 대응하는 보상 데이터 세트를 선택한 다음 선택된 보상 데이터 세트 내에서 입력 데이터의 계조값이 포함된 계조 구간 정보에 해당하는 보상 데이터를 선택하고, 선택된 보상 데이터를 입력 데이터에 가산하거나 감산함으로써 정형 결함 영역의 데이터를 보상할 수 있다. 이에 따라, 메모리에 다수의 정형 결함 영역 각각의 저장 공간에 다수의 결함 수준 데이터와 각 결함 수준 데이터에 포함되는 다수의 보상 데이터 세트를 저장하는 경우 보다 메모리의 저장 용량을 감소시킬 수 있다. 따라서, 직하형 백라이트 유닛의 적용시 발생되는 다량의 정형 결함 영역을 보상하는 경우에도 메모리에 저장되는 보상 데이터의 크기를 감소시킬 수 있다.
한편, 상술한 본 발명의 실시예에 따른 데이터 보상 회로는 액정 표시 장치 뿐만 아니라, OLED, PDP 등과 같은 다른 영상 표시 장치에도 적용될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명의 실시 예에 따른 액정 표시 장치를 나타낸 도면.
도 2는 도 1에 도시된 보상 회로의 내부 블록도.
도 3은 도 2에 도시된 위치 판단부의 내부 블록도.
도 4는 도 2에 도시된 제2 보상부의 내부 블록도.
도 5a 내지 도 5d는 도 4에 도시된 디더값 선택부에 저장된 디더 패턴을 나타낸 도면.
도 6은 도 2에 도시된 제3 보상부의 내부 블록도.

Claims (5)

  1. 표시 패널의 다수의 정형 결함 영역에 대한 위치 정보, 계조 구간 정보, 각 정형 결함 영역에 대한 결함 수준 데이터, 결함 수준 데이터 따른 다수의 보상 데이터 세트를 저장한 메모리와;
    상기 정형 결함 영역에 표시될 입력 데이터가 입력되면 해당 정형 결함 영역의 결함 수준 데이터를 상기 메모리로부터 확인하고, 확인된 결함 수준 데이터에 해당하는 보상 데이터 세트를 선택하고, 선택된 보상 데이터 세트에서 상기 입력 데이터에 해당하는 보상 데이터를 선택하여 상기 입력 데이터를 보상하는 제1 보상부와;
    상기 제1 보상부에서 보상된 데이터를 디더 패턴을 이용하여 공간적 및 시간적으로 분산시켜서 미세 보상하는 제2 보상부를 포함하는 것을 특징으로 하는 영상 표시 장치의 보상 회로.
  2. 청구항 1에 있어서,
    상기 제1 보상부는
    상기 메모리로부터의 상기 계조 구간 정보를 이용하여 상기 입력 데이터에 해당하는 계조 구간 정보를 선택하여 출력하는 계조 판단부와;
    상기 메모리로부터의 상기 결함 영역의 위치 정보와 상기 메모리 또는 외부로부터의 옵션핀을 통해 입력되는 정형 결함의 방향 정보에 따라 상기 입력 데이터 에 해당하는 결함 영역의 위치 정보 및 정형 결함 영역의 검출 횟수를 출력하는 위치 판단부와;
    상기 위치 판단부로부터의 위치 정보에 따라 상기 메모리로부터 해당 결함 수준 데이터를 읽어들여 출력하는 결함 수준 데이터 선택부와;
    상기 결함 수준 데이터 선택부로부터의 해당 결함 수준 데이터에 따라 보상 데이터 세트를 선택하고, 선택된 보상 데이터 세트에서 상기 계조 판단부로부터의 상기 계조 구간 정보에 해당하는 보상 데이터를 선택하여 출력하는 보상 데이터 선택부와;
    상기 보상 데이터 선택부로부터의 보상 데이터를 상기 입력 데이터와 가산하는 가산기와;
    상기 보상 데이터를 상기 입력 데이터에서 감산하는 감산기와;
    상기 위치 판단부로부터 검출된 상기 정형 결함 영역의 검출 횟수에 따라 상기 메모리에 저장된 상기 정형 결함 영역의 순서 정보 및 명암 정보를 선택적으로 출력하는 멀티플렉서와;
    상기 멀티플렉서에서 선택된 정형 결함 영역의 순서 정보 및 명암 정보에 따라 상기 가산기 및 감산기 중 어느 하나의 출력을 선택하는 멀티플렉서를 구비하는 것을 특징으로 하는 영상 표시 장치의 보상 회로.
  3. 청구항 1에 있어서,
    상기 메모리는 상기 표시 패널의 포인트 결함 영역에 대한 포인트 결함 정보 를 추가로 포함하고,
    상기 입력 데이터를 비트 확장하여 상기 제1 보상부로 공급하는 비트 확장부와;
    상기 제2 보상부로부터의 입력 데이터를 상기 메모리로부터의 포인트 결함 정보를 이용하여 보상하는 제3 보상부를 추가로 구비하는 것을 특징으로 하는 영상 표시 장치의 보상 회로.
  4. 메모리에 표시 패널의 다수의 정형 결함 영역에 대한 위치 정보, 계조 구간 정보, 각 정형 결함 영역에 대한 결함 수준 데이터, 결함 수준 데이터 따른 다수의 보상 데이터 세트를 저장하는 단계와;
    상기 위치 정보를 기초하여 상기 정형 결함 영역에 표시될 입력 데이터가 입력된 것으로 판단되면 해당 정형 결함 영역의 결함 수준 데이터를 상기 메모리로부터 확인하는 단계와;
    상기 메모리로부터 확인된 결함 수준 데이터에 해당하는 보상 데이터 세트를 선택하는 단계와;
    상기 선택된 보상 데이터 세트에서 상기 입력 데이터에 해당하는 보상 데이터를 선택하여 상기 정형 결함 영역의 입력 데이터를 보상하는 단계와;
    상기 보상된 데이터를 디더 패턴을 이용하여 공간적 및 시간적으로 분산시켜서 미세 보상하는 단계를 포함하는 것을 특징으로 하는 영상 표시 장치의 보상 방법.
  5. 청구항 4에 있어서,
    상기 메모리는 상기 표시 패널의 포인트 결함 영역에 대한 포인트 결함 정보를 추가로 포함하고,
    상기 메모리로부터의 포인트 결함 정보를 이용하여 상기 입력 데이터가 포인트 결함 영역의 데이터로 판단되면 상기 포인트 결함 영역의 입력 데이터를 보상하는 단계를 추가로 포함하는 것을 영상 표시 장치의 보상 방법.
KR1020080053079A 2008-06-05 2008-06-05 표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법 KR101274707B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080053079A KR101274707B1 (ko) 2008-06-05 2008-06-05 표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법
CN2008101829859A CN101599243B (zh) 2008-06-05 2008-12-15 用于补偿视频显示器中的显示缺陷的电路和方法
US12/318,023 US8379034B2 (en) 2008-06-05 2008-12-19 Circuit and method for compensating display defect in video display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080053079A KR101274707B1 (ko) 2008-06-05 2008-06-05 표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법

Publications (2)

Publication Number Publication Date
KR20090126786A true KR20090126786A (ko) 2009-12-09
KR101274707B1 KR101274707B1 (ko) 2013-06-12

Family

ID=41399900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080053079A KR101274707B1 (ko) 2008-06-05 2008-06-05 표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법

Country Status (3)

Country Link
US (1) US8379034B2 (ko)
KR (1) KR101274707B1 (ko)
CN (1) CN101599243B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102930827A (zh) * 2011-08-11 2013-02-13 台达电子工业股份有限公司 图像补偿、建立内建补偿矩阵组的方法及电子纸显示装置
KR20210034674A (ko) * 2018-09-17 2021-03-30 애플 인크. 메모리-인-픽셀 디스플레이의 결함 메모리에 대한 보정

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130087927A (ko) * 2012-01-30 2013-08-07 삼성디스플레이 주식회사 영상 신호 처리 장치 및 영상 신호 처리 방법
KR102354392B1 (ko) * 2014-12-01 2022-01-24 삼성디스플레이 주식회사 유기발광 디스플레이 장치, 디스플레이 시스템 및 유기발광 디스플레이 장치의 구동 방법
KR102227636B1 (ko) * 2014-12-31 2021-03-16 삼성디스플레이 주식회사 표시 장치용 데이터 저장 장치 및 이의 저장 방법
CN106531045B (zh) * 2015-09-11 2021-06-22 三星电子株式会社 时序控制器及包含该时序控制器的显示装置
CN109801581B (zh) * 2019-01-31 2022-04-19 武汉天马微电子有限公司 显示面板补偿灰阶值确定方法和装置、显示装置
KR20210079463A (ko) * 2019-12-19 2021-06-30 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
WO2024128666A1 (ko) * 2022-12-15 2024-06-20 삼성전자주식회사 디더 마스크를 이용하는 디스플레이 장치 및 그 제어 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751005B1 (en) * 2002-12-20 2004-06-15 Eastman Kodak Company Compensating for pixel defects by spatial translation of scene content
KR101136286B1 (ko) * 2005-10-17 2012-04-19 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법
KR101137856B1 (ko) * 2005-10-25 2012-04-20 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법
KR101186049B1 (ko) * 2005-12-02 2012-09-25 엘지디스플레이 주식회사 평판표시장치와 그 제조방법, 제조장치, 화질제어방법 및화질제어장치
KR100769194B1 (ko) * 2006-02-06 2007-10-23 엘지.필립스 엘시디 주식회사 평판표시장치와 그 제조방법, 화질제어 방법 및 장치
KR101182327B1 (ko) * 2006-06-29 2012-09-24 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102930827A (zh) * 2011-08-11 2013-02-13 台达电子工业股份有限公司 图像补偿、建立内建补偿矩阵组的方法及电子纸显示装置
KR20210034674A (ko) * 2018-09-17 2021-03-30 애플 인크. 메모리-인-픽셀 디스플레이의 결함 메모리에 대한 보정
US11417298B2 (en) 2018-09-17 2022-08-16 Apple Inc. Correction for defective memory of a memory-in-pixel display
US11790873B2 (en) 2018-09-17 2023-10-17 Apple Inc. Correction for defective memory of a memory-in-pixel display

Also Published As

Publication number Publication date
US8379034B2 (en) 2013-02-19
CN101599243B (zh) 2012-01-04
CN101599243A (zh) 2009-12-09
KR101274707B1 (ko) 2013-06-12
US20090303243A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
JP5068222B2 (ja) 表示欠陥を補償するための映像表示装置
KR101308465B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치
KR101274707B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법
KR101136286B1 (ko) 평판표시장치 및 그 화질제어방법
KR101385476B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치
KR101127829B1 (ko) 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법
KR101127843B1 (ko) 평판표시장치 및 그 화질제어방법
KR101319341B1 (ko) 영상 표시 장치의 결함 보상 영역 생성 방법
US8189017B2 (en) Apparatus and method for controlling picture quality of flat panel display
KR20160083349A (ko) 표시장치
KR101675852B1 (ko) 얼룩 보상을 위한 영상 표시 장치
US8378941B2 (en) Liquid crystal display device and method of driving the same
TWI405171B (zh) 具有補償顯示缺陷能力之視頻顯示裝置
KR101296655B1 (ko) 영상 표시 장치의 데이터 보상 회로 및 방법
KR101611919B1 (ko) 얼룩 보상 영역 설정 방법과 그를 이용한 영상 표시 장치
KR101329074B1 (ko) 평판표시장치의 화질제어 장치 및 방법
KR101286537B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치
KR20080047891A (ko) 평판표시장치의 선 결함 보상방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7