KR20090126602A - Pcb assembly - Google Patents

Pcb assembly Download PDF

Info

Publication number
KR20090126602A
KR20090126602A KR1020080052765A KR20080052765A KR20090126602A KR 20090126602 A KR20090126602 A KR 20090126602A KR 1020080052765 A KR1020080052765 A KR 1020080052765A KR 20080052765 A KR20080052765 A KR 20080052765A KR 20090126602 A KR20090126602 A KR 20090126602A
Authority
KR
South Korea
Prior art keywords
insulating substrate
circuit board
printed circuit
circuit pattern
electronic device
Prior art date
Application number
KR1020080052765A
Other languages
Korean (ko)
Other versions
KR101480554B1 (en
Inventor
윤혜선
한준욱
이은정
황정호
최재봉
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR20080052765A priority Critical patent/KR101480554B1/en
Publication of KR20090126602A publication Critical patent/KR20090126602A/en
Application granted granted Critical
Publication of KR101480554B1 publication Critical patent/KR101480554B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PURPOSE: A PCB assembly is provided to allow a user to make a printed circuit board assembly slim by forming a protective layer on one side of the printed circuit board. CONSTITUTION: In a device, an electric component(120) is arranged on an insulating substrate(110). A circuit pattern(112) is inserted into the insulating substrate, and it has a side exposed to the outside. A conductive pad(114) is formed at least part of one side exposed to the outside and is electrically connected to the electric component. A protective layer(113) is coated on the insulating substrate in order to cover the exposed side and protects the circuit pattern. The electric component is arranged in the opposite side in which the circuit pattern is inserted into the insulating substrate. A penetration hole is formed at the insulating substrate.

Description

인쇄회로기판 조립체{PCB ASSEMBLY}Printed Circuit Board Assembly {PCB ASSEMBLY}

본 발명은 인쇄회로기판과 전자소자를 구비한 인쇄회로기판 조립체에 관한 것이다.The present invention relates to a printed circuit board assembly having a printed circuit board and an electronic device.

전자기기의 소형화 추세에 따라 이에 적용시킬 수 있도록 고집적화된 회로 적 연결이 구현되고 있다. 이에 반해 전자기기의 기능을 구현하는 하드웨어의 탑재를 위한 인쇄회로기판은 둘 이상으로 이루어지는 경우가 많다.In line with the miniaturization of electronic devices, highly integrated circuit connections are being implemented. On the other hand, printed circuit boards for mounting hardware that implements the functions of electronic devices are often made of two or more.

이러한 회로적 연결의 일부로서 사용되는 인쇄회로기판 조립체는 전자소자인 반도체칩을 인쇄회로기판에 의하여 지지하고 이를 외부의 기판에 장착하여 반도체 칩과 외부기판을 연결하는 기능을 한다. The printed circuit board assembly used as part of such a circuit connection functions to support a semiconductor chip, which is an electronic device, by a printed circuit board, and mount it on an external substrate to connect the semiconductor chip and the external substrate.

일반적으로 인쇄회로기판에는 회로패턴이 형성되며, 인쇄회로기판 조립체를 구성하는 전자소자와 전기적으로 연결된다. 이러한 전기적 연결은 보다 슬림화된 구조가 고려될 수 있다.In general, a circuit pattern is formed on the printed circuit board, and is electrically connected to the electronic elements constituting the printed circuit board assembly. Such electrical connection may be considered a slimmer structure.

인쇄회로기판 조립체는 전자소자와 외부의 기판의 통전 수단에 따라 다양한 형태가 고려될 수 있다. 일 예로 연결 단자를 이용하여 반도체칩과 외부의 기판을 전기적으로 연결하는 구성이 있으며 이러한 방식은 연결 단자 간의 간격을 작도록 고려될 수 있다.The printed circuit board assembly may be considered in various forms depending on the current supply means of the electronic device and the external substrate. As an example, there is a configuration in which a semiconductor terminal is electrically connected to an external substrate by using a connection terminal. Such a method may be considered to have a small gap between the connection terminals.

본 발명의 일 목적은 보다 고밀도의 인쇄회로기판 조립체를 구성할 수 있는 통전 수단을 제공하는 것이다.One object of the present invention is to provide a power supply means that can constitute a denser printed circuit board assembly.

이와 같은 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일실시예에 따르는 인쇄회로기판 조립체는 절연기판과 절연기판에 결합되는 전자소자를 포함한다. 절연기판에는 회로패턴이 삽입되며, 회로패턴은 절연기판의 외부로 노출되는 면을 가진다. 노출되는 면의 적어도 일부분에는 도전 패드가 형성되어, 전자소자와 전기적으로 연결된다. 회로패턴은 노출되는 면이 절연기판의 일면과 동일 평면을 이루도록 삽입될 수 있다.In order to achieve the object of the present invention, a printed circuit board assembly according to an embodiment of the present invention includes an insulating substrate and an electronic device coupled to the insulating substrate. The circuit pattern is inserted into the insulating substrate, and the circuit pattern has a surface exposed to the outside of the insulating substrate. A conductive pad is formed on at least a portion of the exposed surface, and is electrically connected to the electronic device. The circuit pattern may be inserted such that the exposed surface is coplanar with one surface of the insulating substrate.

본 발명의 일 측면에 따르면, 회로패턴을 보호하는 보호층을 더 포함한다. 보호층은 노출되는 면을 덮도록 절연기판에 도포되어 형성된다.According to an aspect of the present invention, it further comprises a protective layer for protecting the circuit pattern. The protective layer is formed on the insulating substrate so as to cover the exposed surface.

본 발명의 다른 측면에 따르면, 전자소자는 절연기판에 회로패턴이 삽입되는 면의 반대면에 배치된다. 반대면은 외부로 노출되는 노출 영역과 전자소자가 결합되는 결합 영역을 형성할 수 있다. 결합 영역에는 결합제가 배치될 수 있다. 결합제는 전자소자의 적어도 일부와 접촉하여 전자소자를 절연기판에 결합시킨다.According to another aspect of the invention, the electronic device is disposed on the opposite side of the surface on which the circuit pattern is inserted into the insulating substrate. The opposite side may form a coupling area where the exposed area exposed to the outside and the electronic device are coupled. A binder can be disposed in the binding region. The binder contacts at least a portion of the electronic device to couple the electronic device to the insulating substrate.

본 발명의 또 다른 측면에 따르면, 절연기판에는 관통공이 형성되며, 인쇄회로기판 조립체에는 관통공을 통과하는 도전 와이어가 포함될 수 있다. 도전 와이어의 일단부는 전자소자와 연결되고 타단부는 도전 패드와 연결될 수 있다.According to another aspect of the invention, the through hole is formed in the insulating substrate, the printed circuit board assembly may include a conductive wire passing through the through hole. One end of the conductive wire may be connected to the electronic device and the other end may be connected to the conductive pad.

본 발명은 회로패턴이 절연기판에 삽입되어, 회로패턴과 전자소자의 전기적 연결을 보다 고밀도로 할 수 있다.According to the present invention, a circuit pattern is inserted into an insulating substrate, so that the electrical connection between the circuit pattern and the electronic device can be made higher.

본 발명은 회로패턴을 보호하는 보호층을 절연 기판의 일면에서 형성하여 인쇄회로기판 조립체를 보다 슬림하게 할 수 있다.According to the present invention, a protective layer for protecting a circuit pattern may be formed on one surface of an insulating substrate, thereby making the printed circuit board assembly more slim.

이하, 본 발명에 관련된 인쇄회로기판 조립체에 대하여 도면을 참조하여 보다 상세하게 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일·유사한 구성에 대해서는 동일·유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.Hereinafter, a printed circuit board assembly according to the present invention will be described in more detail with reference to the accompanying drawings. In the present specification, the same or similar reference numerals are assigned to the same or similar configurations in different embodiments, and the description thereof is replaced with the first description.

도 1은 본 발명의 일 실시예에 따르는 인쇄회로기판 조립체(100)의 개략적 단면도이다. 도 2는 도 1의 회로패턴(112)이 삽입된 절연기판(111)의 개략적 단면도이다.1 is a schematic cross-sectional view of a printed circuit board assembly 100 according to an embodiment of the present invention. FIG. 2 is a schematic cross-sectional view of the insulating substrate 111 into which the circuit pattern 112 of FIG. 1 is inserted.

본 발명의 인쇄회로기판 조립체(100)는 인쇄회로기판(110)과 이에 결합하는 전자소자(120)를 포함한다.The printed circuit board assembly 100 of the present invention includes a printed circuit board 110 and an electronic device 120 coupled thereto.

상기 인쇄회로기판 조립체(100)는 반도체 패키지, 예를 들어 BGA(Ball Grid Array) 반도체 패키지 등이 될 수 있다. 반도체 패키지는 외부의 인쇄회로기판인 마더보드(mother board) 등과 전기적으로 연결될 수 있다. 이러한 전기적 연결에 의하여 외부 인쇄회로기판과 입출력 신호를 교환할 수 있게 된다.The printed circuit board assembly 100 may be a semiconductor package, for example, a ball grid array (BGA) semiconductor package. The semiconductor package may be electrically connected to a mother board, which is an external printed circuit board. Such electrical connection enables exchange of input and output signals with an external printed circuit board.

도 2를 참조하면, 인쇄회로기판(110)의 몸체를 이루는 절연기판(111)에는 회 로패턴(112)이 삽입된다.Referring to FIG. 2, a circuit pattern 112 is inserted into an insulating substrate 111 constituting the body of the printed circuit board 110.

절연기판(111)은 전기 절연성을 가지는 것으로서, 예를 들면 에폭시 수지, BT(Bismaleimide Triazine)수지 또는 아라미드(Aramid) 수지 등을 기재로 하여 형성될 수 있다. 회로패턴(112)은, 예를 들어 구리(Cu) 박막 등으로 형성될 수 있다.The insulating substrate 111 is electrically insulating, and may be formed based on, for example, an epoxy resin, a BT (Bismaleimide Triazine) resin, an aramid resin, or the like. The circuit pattern 112 may be formed of, for example, a copper (Cu) thin film.

이러한 인쇄회로기판(110)은 반경화 상태의 절연기판(111)에 미리 형성시켜 놓은 회로패턴(112)을 프레스 등을 이용하여 가압함으로써 형성될 수 있다. 회로패턴(112)은 절연기판(111)에 외부로 노출되는 면(112a)을 가지도록 삽입된다.The printed circuit board 110 may be formed by pressing the circuit pattern 112 previously formed on the insulating substrate 111 in a semi-cured state by using a press or the like. The circuit pattern 112 is inserted to have a surface 112a exposed to the outside of the insulating substrate 111.

회로패턴(112)은 노출되는 면(112a)이 절연기판(111)의 일면과 동일 평면을 이루도록 삽입될 수 있다.The circuit pattern 112 may be inserted such that the exposed surface 112a is coplanar with one surface of the insulating substrate 111.

다시 도 1을 참조하면, 노출되는 면(112a)의 적어도 일부분에는 회로패턴(112)을 감싸도록 도전 패드(114)가 형성된다. Referring back to FIG. 1, a conductive pad 114 is formed on at least a portion of the exposed surface 112a to surround the circuit pattern 112.

도전 패드(114)는 노출되는 면(112a)에서 전기 도금에 의하여 형성될 수 있다. 도전 패드(114)은 도전성이 있는 금속 재질이면 충분하지만, 금(Au) 또는 은(Ag) 등으로 형성될 수 있으며 금속재질의 합금을 사용할 수 있다. The conductive pad 114 may be formed by electroplating on the exposed surface 112a. The conductive pad 114 may be formed of a conductive metal, but may be formed of gold (Au), silver (Ag), or the like, and may use an alloy of metal material.

도전 패드(114)는 도시한 바와 같이 복수의 금속 재질이 적층되는 형태를 가질 수 있다. 이는 노출되는 면(112a)에 제1 도전 금속(114a)을 도금하고, 제1 도전 금속(114a)에 다시 제2 도전 금속(114b)을 도금하여 형성될 수 있다. 제1 도전 금속(114a)은 회로패턴(112)과 결합성이 좋은 금속, 예를 들어 니켈(Ni) 등이 될 수 있다. 제2 도전 금속(114b)은, 예를 들어 금(Au) 등으로 형성될 수 있다.As illustrated, the conductive pad 114 may have a form in which a plurality of metal materials are stacked. This may be formed by plating the first conductive metal 114a on the exposed surface 112a and plating the second conductive metal 114b on the first conductive metal 114a again. The first conductive metal 114a may be a metal having good bondability with the circuit pattern 112, for example nickel (Ni). The second conductive metal 114b may be formed of, for example, gold (Au).

인쇄회로기판의 회로패턴은 절연기판의 외면에 형성되는 것이 일반적이다. 이에 반해 본 발명과 관련된 인쇄회로기판(110)에서는 회로패턴(112)이 절연기판(111)의 내부로 삽입되므로, 회로패턴(112)이 삽입되는 면(111a)에서 외부로 돌출되는 도전 패드(114)의 돌출량(H1)이 일반적인 인쇄회로기판보다 작아진다. 이로 인하여 인쇄회로기판(110)의 두께가 보다 작아질 수 있으며, 슬림화된 인쇄회로기판 조립체(100)가 구성될 수 있다.The circuit pattern of the printed circuit board is generally formed on the outer surface of the insulating substrate. In contrast, in the printed circuit board 110 according to the present invention, since the circuit pattern 112 is inserted into the insulating substrate 111, a conductive pad protruding outward from the surface 111a into which the circuit pattern 112 is inserted ( Protrusion amount H1 of 114 becomes smaller than that of a general printed circuit board. Due to this, the thickness of the printed circuit board 110 may be smaller, and the slimmed printed circuit board assembly 100 may be configured.

만약 회로패턴(212)이 절연기판(211)의 외부로 돌출되어 있다면 절연기판(211)의 회로패턴(212)이 삽입되는 면(211a)과 수직으로 형성되어 노출되는 면(212a', 이상 도 4a 참조)이 형성될 수 있다. 수직으로 형성되어 노출되는 면(212a')에 제1 도전 금속(214a)이 형성되므로, 도전 패드(214)의 길이(L2)은 제1 도전 금속(214a)의 두께가 포함되게 된다.If the circuit pattern 212 protrudes out of the insulating substrate 211, the surface 212a ′, which is formed perpendicular to the surface 211a into which the circuit pattern 212 of the insulating substrate 211 is inserted, is exposed. 4a) may be formed. Since the first conductive metal 214a is formed on the surface 212a ′ that is vertically formed and exposed, the length L2 of the conductive pad 214 includes the thickness of the first conductive metal 214a.

이에 반해 본 발명과 관련된 인쇄회로기판(110)에서는 회로패턴(112)의 노출되는 면(112a)이 절연기판(111)의 일면과 동일 평면을 이루도록 삽입되므로, 도전 패드(114)의 길이(L1)에는 제1 도전 금속(114a)의 두께가 포함되지 않게 된다. 이는 노출되는 면(112a)이 절연기판(111)의 일면(111a)보다 돌출되지 않도록 형성되기 때문에 가능하다.On the other hand, in the printed circuit board 110 according to the present invention, since the exposed surface 112a of the circuit pattern 112 is inserted to form the same plane as one surface of the insulating substrate 111, the length L1 of the conductive pad 114. ) Does not include the thickness of the first conductive metal 114a. This is possible because the exposed surface 112a is formed so as not to protrude from the one surface 111a of the insulating substrate 111.

절연기판(111)에는 회로패턴(112)을 보호하는 보호층(113)이 형성될 수 있다. 보호층(112)은 노출되는 면(112a)을 덮도록 절연기판(111)에 도포되어 형성된다. 보호층(113)은, 예를 들어 BGA(Ball Grid Array) 반도체 패키지에서 주로 사용하는 솔더 마스크(Solder Mask) 등이 될 수 있다.A protective layer 113 may be formed on the insulating substrate 111 to protect the circuit pattern 112. The protective layer 112 is formed on the insulating substrate 111 so as to cover the exposed surface 112a. The protective layer 113 may be, for example, a solder mask mainly used in a ball grid array (BGA) semiconductor package.

이와 같이 구성된 인쇄회로기판(110)에는 전자소자(120), 예를 들어 반도체 칩 등이 탑재될 수 있다.The printed circuit board 110 configured as described above may include an electronic device 120, for example, a semiconductor chip.

본 도면을 참조하면, 절연기판(111)의 회로패턴이 삽입되는 면(111a)의 반대면(111b)에는 전자소자(120)가 결합된다. 이러한 반대면(111b)은 외부로 노출되는 노출 영역(160a)과 전자소자(120)가 결합되는 결합 영역(160b)을 형성한다.Referring to the figure, the electronic device 120 is coupled to the opposite surface 111b of the surface 111a into which the circuit pattern of the insulating substrate 111 is inserted. The opposite surface 111b forms a coupling region 160b to which the exposed region 160a exposed to the outside and the electronic device 120 are coupled.

노출 영역(160a)에는 절연기판(111)의 회로패턴이 삽입되는 면(111a)에 형성된 보호층(113)을 형성하지 않도록 하는 것이 바람직하다. 이로 인하여 보호층(113)의 두께만큼 인쇄회로기판 조립체(100)의 두께를 줄일 수 있기 때문이다.It is preferable not to form the protective layer 113 formed on the surface 111a into which the circuit pattern of the insulating substrate 111 is inserted in the exposed region 160a. This is because the thickness of the printed circuit board assembly 100 can be reduced by the thickness of the protective layer 113.

결합 영역(160b)에는 전자소자(120)를 절연기판(111)에 결합시키기 위하여 전자소자(120)의 적어도 일부와 접촉하는 결합제(161)가 배치된다. 결합제(161)는 얇은 막의 수치층을 형성하면서 전자소자(120)를 인쇄회로기판(110)에 부착시키는 합성수지, 예를 들어 에폭시 수지 등이 될 수 있다. 합성수지와 절연기판(111)을 같은 재질로 하여 전자소자(120)와 절연기판(111)의 결합력을 보다 높게 할 수도 있다.In the coupling region 160b, a binder 161 is disposed to contact at least a portion of the electronic device 120 to couple the electronic device 120 to the insulating substrate 111. The binder 161 may be a synthetic resin, for example, an epoxy resin, which attaches the electronic device 120 to the printed circuit board 110 while forming a numerical layer of a thin film. The bonding force between the electronic device 120 and the insulating substrate 111 may be made higher by using the synthetic resin and the insulating substrate 111 as the same material.

전자소자(120)를 인쇄회로기판(110)과 전기적으로 연결하기 위하여 도전 와이어(130)가 전자소자(120)와 도전 패드(114)에 각각 결합된다. 도전 와이어(130)의 일단부는 전자소자(120)와, 예를 들어 와이어 본딩에 의하여 연결되고 타단부는 도전 패드(114)와 연결된다.In order to electrically connect the electronic device 120 with the printed circuit board 110, a conductive wire 130 is coupled to the electronic device 120 and the conductive pad 114, respectively. One end of the conductive wire 130 is connected to the electronic device 120, for example, by wire bonding, and the other end is connected to the conductive pad 114.

본 도면을 참조하면, 인쇄회로기판(110)에는 관통공(140)이 형성될 수 있다. 관통공(140)은 드릴이나 레이저 등을 이용하여 절연기판(111)을 관통하여 형성된다. 도전 와이어(130)는 관통공(140)을 통과하여 절연기판(111)의 양면(111a, 111b)에 각각 배치되는 도전 패드(114)와 전자소자(120)를 연결한다. 이는 도전 와이어(130)가 짧은 경로로 전기적 연결을 구성하도록 하기 위함이다.Referring to this figure, a through hole 140 may be formed in the printed circuit board 110. The through hole 140 is formed through the insulating substrate 111 by using a drill or a laser. The conductive wire 130 passes through the through hole 140 to connect the conductive pad 114 and the electronic device 120 disposed on both surfaces 111a and 111b of the insulating substrate 111, respectively. This is for the conductive wire 130 to make an electrical connection in a short path.

인쇄회로기판 조립체(100)에는 전자소자(120), 도전 와이어(130) 및 도전 패드(114)등을 보호하기 위하여 봉지재(170)가 충전되어 덮어 씌워질 수 있다. 봉지재(170)는, 예를 들어 에폭시 수지 등의 합성수지가 될 수 있다.The printed circuit board assembly 100 may be filled with an encapsulant 170 to protect the electronic device 120, the conductive wire 130, the conductive pad 114, and the like. The encapsulant 170 may be, for example, a synthetic resin such as an epoxy resin.

인쇄회로기판(110)에는 전자소자(120)와 외부 소자가 전기적으로 연결될 수 있도록 연결 단자(150)가 형성된다. 이러한 연결 단자(150)는 도전성 재질로 형성되며 예를 들어 납(Pb) 등이 될 수 있다. The printed circuit board 110 is provided with a connection terminal 150 so that the electronic device 120 and the external device can be electrically connected to each other. The connection terminal 150 may be formed of a conductive material, for example, lead (Pb), or the like.

연결 단자(150)는 용융상태의 도전체를 도전 패드(114)의 일면을 덮도록 인쇄회로기판에 도포한 후 응고시키거나 또는 도전 패드(114)의 일면에서 도금하는 방식에 의하여 형성될 수 있다.The connection terminal 150 may be formed by coating a molten conductor on a printed circuit board so as to cover one surface of the conductive pad 114 and then solidifying or plating the conductive pad 114 on one surface of the conductive pad 114. .

예를 들어 구리 박막으로 형성되는 회로패턴(112)은 납으로 형성되는 연결 단자(150)와 결합력이 약하다. 본 발명과 관련하여, 연결 단자(150)은 도전 패드(114)와 결합하므로 회로패턴(112)에 직접 결합하는 것보다 결합력이 강해진다. 이로 인하여 연결 단자(150)가 외부 기판과 결합된 후에 연결 단자(150)가 외부 하중이나 환경 변화(예를 들어 온도변화)에 의해 인쇄회로기판(110)에서 분리 이탈되는 현상이 완화 또는 방지될 수 있다. For example, the circuit pattern 112 formed of a copper thin film has a weak coupling force with the connection terminal 150 formed of lead. In connection with the present invention, since the connection terminal 150 is coupled to the conductive pad 114, the coupling force is stronger than that of the direct connection to the circuit pattern 112. Accordingly, after the connection terminal 150 is coupled to the external substrate, the phenomenon in which the connection terminal 150 is separated and separated from the printed circuit board 110 by an external load or an environmental change (for example, a temperature change) may be alleviated or prevented. Can be.

도 3은 도 1의 인쇄회로기판 조립체(100)의 배면에서 바라본 개념도이다. 다만 본 도면은 도 1의 봉지재(170)는 제외하고 도시한 것이다.3 is a conceptual view as seen from the back of the printed circuit board assembly 100 of FIG. However, this drawing is shown except the encapsulant 170 of FIG.

도전 패드(114)와 연결 단자(150)는 일정 간격으로 전자소자(120)의 길이 방 향으로 배열되어 있다. 도전 패드(114)와 연결 단자(150)의 배열은 각각 피치 P1, P2를 가질 수 있다. 도전 패드(114)의 길이(L1, 도 1 참조)가 작아짐에 따라 도전 패드(114)와 연결 단자(150)의 피치 P1, P2는 보다 조밀하게 형성될 수 있다. 이로 인하여 회로패턴(112)과 전자소자(120)의 전기적 연결이 보다 고밀도로 될 수 있다.The conductive pads 114 and the connection terminals 150 are arranged in the length direction of the electronic device 120 at regular intervals. The arrangement of the conductive pads 114 and the connection terminals 150 may have pitches P1 and P2, respectively. As the length L1 of the conductive pad 114 is reduced, the pitches P1 and P2 of the conductive pad 114 and the connection terminal 150 may be more densely formed. As a result, the electrical connection between the circuit pattern 112 and the electronic device 120 may be more dense.

도 4a 내지 도 4c는 본 발명의 다른 실시예에 따르는 인쇄회로기판 조립체의 회로패턴들(212, 312, 412) 및 도전 패드들(214, 314, 414)을 나타낸 개략적 단면도이다.4A through 4C are schematic cross-sectional views illustrating circuit patterns 212, 312 and 412 and conductive pads 214, 314 and 414 of a printed circuit board assembly according to another exemplary embodiment of the present invention.

도 4a를 참조하면, 절연기판(211)에 회로패턴(212)의 일부분이 삽입되어 있다. 회로패턴(212)의 삽입 깊이만큼 도전 패드(114)의 돌출량(H2)이 회로패턴의 삽입이 없는 인쇄회로기판보다 작아질 수 있다.Referring to FIG. 4A, a portion of the circuit pattern 212 is inserted into the insulating substrate 211. The protrusion amount H2 of the conductive pad 114 may be smaller than the printed circuit board without the insertion of the circuit pattern by the insertion depth of the circuit pattern 212.

도 4b를 참조하면, 절연기판(311)에는 회로패턴(312)의 완전히 삽입되어 있으며, 제1 도전 금속(314a)의 일부가 삽입되어 있다. 이는 회로패턴(312)의 노출되는 면(312a)이 회로패턴(312)의 삽입되는 면(311a)보다 절연기판(311)의 내부를 향하여 인입되게 회로패턴(312)을 삽입함으로써 가능하게 된다.Referring to FIG. 4B, the circuit pattern 312 is completely inserted into the insulating substrate 311, and a part of the first conductive metal 314a is inserted. This is possible by inserting the circuit pattern 312 so that the exposed surface 312a of the circuit pattern 312 is drawn toward the inside of the insulating substrate 311 than the surface 311a to which the circuit pattern 312 is inserted.

도 4c를 참조하면, 절연기판(411)에는 회로패턴(412) 및 제1 도전 금속(414a)이 절연기판(411)의 외부로 돌출되지 않도록 삽입되어 있다. 제1 도전 금속(414a)이 절연기판(411)의 회로패턴(412)이 삽입되는 면(411a)과 수직으로 형성되어 노출되는 면을 형성하지 않게 된다. 따라서 도전 패드(414)의 길이(L4)에는 제2 도전 금속(414b)의 두께가 포함되지 않고 회로패턴(412)의 길이와 같아지게 된 다. Referring to FIG. 4C, the circuit pattern 412 and the first conductive metal 414a are inserted into the insulating substrate 411 so as not to protrude out of the insulating substrate 411. The first conductive metal 414a is formed perpendicular to the surface 411a into which the circuit pattern 412 of the insulating substrate 411 is inserted so as not to form an exposed surface. Therefore, the length L4 of the conductive pad 414 does not include the thickness of the second conductive metal 414b and is equal to the length of the circuit pattern 412.

상기와 같은 인쇄회로기판 조립체는 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.The printed circuit board assembly as described above is not limited to the configuration and method of the embodiments described above, but the embodiments may be configured by selectively combining all or some of the embodiments so that various modifications can be made.

도 1은 본 발명의 일 실시예에 따르는 인쇄회로기판 조립체의 개략적 단면도.1 is a schematic cross-sectional view of a printed circuit board assembly according to an embodiment of the present invention.

도 2는 도 1의 회로패턴이 삽입된 절연기판의 개략적 단면도.FIG. 2 is a schematic cross-sectional view of an insulating substrate having the circuit pattern of FIG. 1 inserted therein. FIG.

도 3은 도 1의 인쇄회로기판 조립체의 배면 개념도.3 is a rear conceptual view of the printed circuit board assembly of FIG. 1.

도 4a는 본 발명의 다른 실시예에 따르는 인쇄회로기판 조립체의 회로패턴 및 도전 패드의 개략적 단면도.4A is a schematic cross-sectional view of a circuit pattern and a conductive pad of a printed circuit board assembly according to another embodiment of the present invention.

도 4b는 본 발명의 다른 실시예에 따르는 인쇄회로기판 조립체의 회로패턴 및 도전 패드의 개략적 단면도.4B is a schematic cross-sectional view of a circuit pattern and a conductive pad of a printed circuit board assembly according to another embodiment of the present invention.

도 4c는 본 발명의 다른 실시예에 따르는 인쇄회로기판 조립체의 회로패턴 및 도전 패드의 개략적 단면도.4C is a schematic cross-sectional view of a circuit pattern and a conductive pad of a printed circuit board assembly according to another embodiment of the present invention.

Claims (7)

전자소자가 결합되는 절연 기판; An insulating substrate to which the electronic device is coupled; 상기 절연 기판에 삽입되며, 외부로 노출되는 면을 가지는 회로패턴; 및A circuit pattern inserted into the insulating substrate and having a surface exposed to the outside; And 상기 노출되는 면의 적어도 일부분에 형성되어, 상기 전자소자와 전기적으로 연결되는 도전 패드를 포함하는 인쇄회로기판 조립체.And a conductive pad formed on at least a portion of the exposed surface and electrically connected to the electronic device. 제1항에 있어서,The method of claim 1, 상기 노출되는 면을 덮도록 상기 절연기판에 도포되어, 상기 회로패턴을 보호하는 보호층을 더 포함하는 인쇄회로기판 조립체.The printed circuit board assembly further comprises a protective layer applied to the insulating substrate to cover the exposed surface, to protect the circuit pattern. 제1항에 있어서,The method of claim 1, 상기 전자소자는 상기 절연기판에 회로패턴이 삽입되는 면의 반대면에 배치되는 것을 특징으로 하는 인쇄회로기판 조립체.The electronic device is a printed circuit board assembly, characterized in that disposed on the opposite side of the surface into which the circuit pattern is inserted into the insulating substrate. 제3항에 있어서,The method of claim 3, 상기 반대면은 외부로 노출되는 노출 영역과 상기 전자소자가 결합되는 결합 영역을 형성하는 것을 특징으로 하는 인쇄회로기판 조립체.The opposite side is a printed circuit board assembly, characterized in that for forming the bonding area is coupled to the exposed area and the electronic device exposed to the outside. 제4항에 있어서,The method of claim 4, wherein 상기 결합 영역에는 상기 전자소자의 적어도 일부와 접촉하여 상기 전자소자를 상기 절연기판에 결합시키는 결합제가 배치되는 것을 특징으로 하는 인쇄회로기판 조립체.And a binder for contacting at least a portion of the electronic device to couple the electronic device to the insulating substrate in the coupling area. 제3항에 있어서,The method of claim 3, 상기 절연기판에는 관통공이 형성되며,Through holes are formed in the insulating substrate, 일단부는 상기 전자소자와 연결되고 타단부는 상기 관통공을 통과하여 상기 도전 패드와 연결되는 도전 와이어를 더 포함하는 인쇄회로기판 조립체.And a conductive wire having one end connected to the electronic device and the other end passing through the through hole and connected to the conductive pad. 제1항에 있어서,The method of claim 1, 상기 회로패턴은 상기 노출되는 면이 상기 절연기판의 일면과 동일 평면을 이루도록 삽입되는 것을 특징으로 하는 인쇄회로기판 조립체.The circuit pattern is a printed circuit board assembly, characterized in that the exposed surface is inserted so as to form the same plane as one surface of the insulating substrate.
KR20080052765A 2008-06-04 2008-06-04 Pcb assembly KR101480554B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080052765A KR101480554B1 (en) 2008-06-04 2008-06-04 Pcb assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080052765A KR101480554B1 (en) 2008-06-04 2008-06-04 Pcb assembly

Publications (2)

Publication Number Publication Date
KR20090126602A true KR20090126602A (en) 2009-12-09
KR101480554B1 KR101480554B1 (en) 2015-01-08

Family

ID=41687689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080052765A KR101480554B1 (en) 2008-06-04 2008-06-04 Pcb assembly

Country Status (1)

Country Link
KR (1) KR101480554B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103767B1 (en) * 2009-12-24 2012-01-06 엘지이노텍 주식회사 PCB and Manufacturing method of PCB
WO2013157782A1 (en) * 2012-04-16 2013-10-24 Lg Innotek Co., Ltd. Method of manufacturing chip package substrate amd method of manufacturing chip package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060027653A (en) * 2004-09-23 2006-03-28 삼성전자주식회사 Printed circuit board having contact area for wire bonding inspection
KR20080029706A (en) * 2006-09-29 2008-04-03 주식회사 하이닉스반도체 Semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103767B1 (en) * 2009-12-24 2012-01-06 엘지이노텍 주식회사 PCB and Manufacturing method of PCB
WO2013157782A1 (en) * 2012-04-16 2013-10-24 Lg Innotek Co., Ltd. Method of manufacturing chip package substrate amd method of manufacturing chip package

Also Published As

Publication number Publication date
KR101480554B1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
US7261596B2 (en) Shielded semiconductor device
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
KR20050022336A (en) Semiconductor device
US8399993B2 (en) Embedded package and method for manufacturing the same
JP5041593B2 (en) Manufacturing method of chip type semiconductor device
KR101480554B1 (en) Pcb assembly
KR20020010489A (en) An integrated circuit package
JP2798108B2 (en) Hybrid integrated circuit device
KR20110017153A (en) Ball grid array(bga) package board and method for manufacturing the same
KR101089647B1 (en) Board on chip package substrate and manufacturing method thereof
JP3297959B2 (en) Semiconductor device
KR100331070B1 (en) Structure of chip size semiconductor package and fabricating method thereof
KR101351188B1 (en) Ball grid array package printed-circuit board and manufacturing method thereof
JP2019050297A (en) Semiconductor device
KR101510379B1 (en) Printed circuit board assembly
KR101168413B1 (en) Leadframe and method of manufacturig same
KR20050006547A (en) PCB for fabricating semiconductor package and semiconductor package using the same
WO2015129185A1 (en) Resin-sealed semiconductor device, production method therefor, and mounting body therefor
KR100891652B1 (en) Substrate for mounting a semiconductor chip on
WO2019194200A1 (en) Component-embedded substrate
KR20090112434A (en) Pcb assembly
KR100661653B1 (en) Printed circuit board assembly
JP6121830B2 (en) Wiring board
KR200147513Y1 (en) Surface mounted semiconductor package
KR20020005823A (en) Ball grid array package using tape trace substrate

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 6