KR100891652B1 - Substrate for mounting a semiconductor chip on - Google Patents
Substrate for mounting a semiconductor chip on Download PDFInfo
- Publication number
- KR100891652B1 KR100891652B1 KR1020020063529A KR20020063529A KR100891652B1 KR 100891652 B1 KR100891652 B1 KR 100891652B1 KR 1020020063529 A KR1020020063529 A KR 1020020063529A KR 20020063529 A KR20020063529 A KR 20020063529A KR 100891652 B1 KR100891652 B1 KR 100891652B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- substrate
- insulating layer
- bump
- pad
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
본 발명은 반도체 패키지용 기판에 관한 것으로, 보다 상세하게는 유연성을 가지는 금속성의 기판 본체 위에 범프를 형성하고, 이 범프 위에 반도체 칩을 플립칩 본딩(flip chip bonding)시키는 반도체 칩 실장용 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate for a semiconductor package, and more particularly, to a semiconductor chip mounting substrate in which bumps are formed on a flexible metallic body and flip chip bonding a semiconductor chip on the bumps. will be.
본 발명에 의한 반도체 칩 실장용 기판은, 소정의 회로형상에 따라 가공되고, 상면에 플립칩 본딩되는 반도체 칩의 칩패드와 연결되는 범프패드가 형성되고, 두께 방향으로 유연성을 가지는 금속성의 기판 본체; 와 상기 기판본체 위에 고상의 필름 타입 또는 액상의 유전물질이 부착 또는 도포되어 적층되는 것으로, 상기 범프패드가 형성되는 위치에 관통홀이 형성되는 절연층; 및 상기 범프패드 위에 상기 절연층의 관통홀을 관통하여, 상기 반도체 칩의 칩패드와 접촉되도록 형성되는 범프를 구비하는 것을 특징으로 한다.In the semiconductor chip mounting substrate according to the present invention, a bump pad that is processed according to a predetermined circuit shape and connected to a chip pad of a semiconductor chip that is flip chip bonded to an upper surface thereof is formed, and has a metal substrate body having flexibility in the thickness direction. ; And an insulating layer in which a solid film type or liquid dielectric material is attached or coated on the substrate body and laminated, and a through hole is formed at a position where the bump pad is formed. And a bump formed on the bump pad so as to contact the chip pad of the semiconductor chip through the through hole of the insulating layer.
그리하여, 통상의 플립칩 본딩 방식의 반도체 패키지 제작에 적용될 뿐만 아니라 유연성이 필요한 스마트 카드나 리드 프레임을 구비하는 RF 장비용 등에 다양한 방식으로 적용될 수 있는 반도체 칩 실장용 기판을 제공한다.Thus, the present invention provides a semiconductor chip mounting substrate that can be applied not only to fabrication of a conventional flip chip bonding type semiconductor package but also to various applications such as a smart card or a RF device having a lead frame requiring flexibility.
Description
도 1은 종래의 플립칩 본딩 방법에 의해 형성된 반도체 패키지의 일 예를 도시한 도면이고,1 is a view showing an example of a semiconductor package formed by a conventional flip chip bonding method,
도 2는 도 1의 반도체 칩 실장용 기판과 반도체 칩의 일부를 자세히 도시한 도면이고,2 is a view illustrating in detail a portion of the semiconductor chip mounting substrate and the semiconductor chip of FIG.
도 3은 본 발명에 의한 플립칩 본딩용 반도체 칩 실장용 기판을 도시한 도면이고,3 is a view illustrating a semiconductor chip mounting substrate for flip chip bonding according to the present invention;
도 4는 도 3의 반도체 칩 실장용 기판의 구성요소를 분리하여 도시한 도면이고,4 is a diagram illustrating components of the semiconductor chip mounting substrate of FIG. 3 separated from each other;
도 5a는 스마트 카드용 반도체 칩 실장용 기판의 반도체 칩이 실장되는 면을 도시한 도면이고,5A is a view showing a surface on which a semiconductor chip of a semiconductor chip mounting substrate for a smart card is mounted;
도 5b는 도 5a의 컨택패드(contact pad) 면을 도시한 도면이고,FIG. 5B is a view illustrating a contact pad surface of FIG. 5A;
도 6은 도 5a와 도 5b의 반도체 칩 실장용 기판 위에 반도체 칩이 실장된 반도체 패키지를 도시한 도면이고,6 illustrates a semiconductor package in which a semiconductor chip is mounted on the semiconductor chip mounting substrate of FIGS. 5A and 5B.
도 7a는 듀얼 타입(dual type)의 리드 프레임 위에 고상의 유전물질 필름으로 절연층을 형성하여 제작되는 반도체 칩 실장용 기판을 도시한 도면이고,FIG. 7A is a diagram illustrating a semiconductor chip mounting substrate manufactured by forming an insulating layer from a solid dielectric film on a dual type lead frame.
도 7b는 쿼드 타입(quad type)의 리드 프레임 위에 고상의 유전물질 필름으 로 절연층을 형성하여 제작되는 반도체 칩 실장용 기판을 도시한 도면이고,FIG. 7B is a diagram illustrating a semiconductor chip mounting substrate fabricated by forming an insulating layer with a solid dielectric film on a quad type lead frame.
도 8a는 듀얼 타입(dual type)의 리드 프레임 위에 액상의 유전물질을 도포하여 절연층을 형성하여 제작되는 반도체 칩 실장용 기판을 도시한 도면이고,FIG. 8A is a diagram illustrating a semiconductor chip mounting substrate manufactured by applying an insulating dielectric layer to a liquid dielectric material on a dual type lead frame. FIG.
도 8b는 쿼드 타입(quad type)의 리드 프레임 위에 액상의 유전물질을 도포하여 절연층을 형성하여 제작되는 반도체 칩 실장용 기판을 도시한 도면이고,FIG. 8B is a diagram illustrating a semiconductor chip mounting substrate fabricated by applying an insulating dielectric layer to form a dielectric layer on a quad type lead frame. FIG.
도 9는 도 7a, 도 7b, 도 8a, 및 도 8b의 반도체 칩 실장용 기판 위에 반도체 칩이 실장된 반도체 패키지를 도시한 도면이다.FIG. 9 illustrates a semiconductor package in which a semiconductor chip is mounted on the semiconductor chip mounting substrates of FIGS. 7A, 7B, 8A, and 8B.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
2, 3, 4: 반도체 칩 실장용 기판 21: 기판 본체2, 3, 4: board for semiconductor chip mounting 21: substrate body
22, 32, 42: 절연층 23, 33, 43: 범프22, 32, 42:
24, 44: 범프패드 35, 45: 반도체 칩24 and 44:
36, 46: 충전재 31: 컨택패드 36, 46: Filling material 31: Contact pad
41: 리드 프레임41: lead frame
본 발명은 반도체 패키지용 기판에 관한 것으로, 보다 상세하게는 유연성을 가지는 금속성의 기판 본체 위에 범프를 형성하고, 이 범프 위에 반도체 칩을 플립칩 본딩(flip chip bonding)시키는 반도체 칩 실장용 기판에 관한 것이다.BACKGROUND OF THE
오늘날 집적회로가 경박 단소화되는 경향에 따라 기판에 실장되는 반도체 칩(semiconductor chip)의 크기는 작아지고 칩의 리드(lead)는 증가되어 리드의 간격이 미세화되고 있다. 이에 따라 종래의 인쇄회로기판(PCB, printed circuit board)으로는 반도체 칩을 직접 기판에 실장할 수 없는 문제가 대두되었고, 이를 해결하기 위하여 응용 패키지(package)가 등장하게 되었다. 현재 가장 일반적인 패키지의 형태는 BGA(ball grid array) 패키지 방식으로 범프(bump)를 이용하여 반도체 칩과 주기판(mother board)을 연결한다.As the integrated circuits become thinner and shorter, the size of semiconductor chips mounted on a substrate becomes smaller and leads of chips become smaller, thereby minimizing lead spacing. As a result, a problem arises in that a semiconductor chip cannot be directly mounted on a substrate using a conventional printed circuit board (PCB), and an application package has appeared to solve this problem. Currently, the most common type of package is a ball grid array (BGA) package, which uses a bump to connect a semiconductor chip and a mother board.
이때, BGA 패키지는 반도체 칩 실장용 기판(substrate) 위에 반도체 칩을 실장시키는데, 종래에는 보통 와이어 본딩(wire bonding)에 의하여 상기 반도체 칩의 입출력 단자를 상기 반도체 칩 실장용 기판의 입출력회로(lead)와 연결하였다. 하지만, 종래의 와이어 본딩 방법의 경우 더욱 미세화되는 리드 간격과 고속의 작업이 요구되는 제품에 적용하는데 한계가 있고 조립 비용이 비싼 문제점이 있다. In this case, the BGA package mounts a semiconductor chip on a substrate for mounting a semiconductor chip. In the related art, an input / output terminal of the semiconductor chip is usually connected to a semiconductor chip mounting substrate by wire bonding. Connected with. However, in the case of the conventional wire bonding method, there is a limitation in applying to products requiring more finer lead spacing and high speed operation, and there is a problem in that assembly cost is high.
따라서 최근에는 반도체 칩 또는 기판에 미리 금속 범프를 형성하고, 상기 금속 범프를 연결부재로 하여 반도체 칩 상의 회로부가 반도체 칩 실장용 기판을 향하도록 뒤집어서 실장하는 플립칩 본딩 방법을 사용함으로써, 제조공정을 단순화시키고 생산성을 향상시키도록 하고 있다.Therefore, in recent years, a manufacturing process is achieved by using a flip chip bonding method in which a metal bump is formed in advance on a semiconductor chip or a substrate, and the circuit part on the semiconductor chip is inverted and mounted to the semiconductor chip mounting substrate using the metal bump as a connecting member. Simplify and increase productivity.
상기와 같이 미리 기판 위에 금속 범프를 형성하고 플립칩 본딩하여 제조하는 반도체 패키지에 사용되는 반도체 칩 실장용 기판과 그 제조 방법이 공개특허공보의 특2001-0001600에 개시되어 있다.As described above, a semiconductor chip mounting substrate and a method of manufacturing the same, which are used in a semiconductor package in which metal bumps are formed on a substrate in advance and flip-chip bonded, are disclosed in Japanese Patent Laid-Open No. 2001-0001600.
도 1과 도 2는 종래의 플립칩 본딩 방법에 의해 형성된 반도체 패키지의 일 예와 이에 사용된 반도체 칩 실장용 기판과 반도체 칩의 일부를 자세히 도시한 도 면이다.1 and 2 are views illustrating in detail an example of a semiconductor package formed by a conventional flip chip bonding method and a part of a semiconductor chip mounting substrate and a semiconductor chip used therein.
반도체 패키지(1)는 반도체 칩(11), 기판(12), 범프(13), 및 충전재(14)를 구비하여 이루어진다. 이때, 상기 기판(12)의 하면에는 외부연결단자(15)가 형성되어 상기 반도체 칩(11)을 외부회로(미도시)와 연결시켜주며, 상기 범프(13)는 상기 반도체 칩(11)과 상기 기판(12)사이에 개재되어 상기 반도체 칩의 칩패드(16)를 상기 기판(12)에 연결하고, 상기 충전재(14)는 상기 반도체 칩(11)과 상기 기판(12) 사이를 채워준다. 또한, 상기 기판(12)은 기판 본체(121)의 표면에 회로패턴(122)을 형성하고, 상기 회로패턴(122)을 보호하도록 커버코트(123)를 플레이팅(plating)하여 형성된다.The
이때, 상기 반도체 패키지(1)는 상기 기판(12)의 상기 반도체 칩에 형성된 상기 칩패드(16)가 위치되는 영역에 상기 범프(13)를 형성하고, 상기 범프(13)에 상기 반도체 칩(11) 상의 상기 칩패드(16)가 부착되도록 상기 반도체 칩(11)을 뒤집어서 실장하여 제작된다.In this case, the
최근에는 반도체 칩이 다양한 분야에서 반도체 패키지 타입으로 사용되고 있는데, 통상의 인쇄회로기판에 장착되어 사용될 뿐만 아니라 고도의 정밀도와 유연성을 필요로 하는 LCD(liquid crystal display)나 스마트 카드 또는 RF(radio frequency) 장비용 등에 다양하게 사용된다. 따라서 반도체 칩 실장용 기판의 경우에도 더욱 얇고 단순한 구조를 가져 고속으로 생산될 수 있으며, 다양한 환경에 적용될 수 있는 유연성이 필요하다.In recent years, semiconductor chips have been used as semiconductor package types in various fields. They are not only mounted on a conventional printed circuit board but also require a high precision and flexibility, such as a liquid crystal display (LCD), a smart card, or a radio frequency (RF). It is widely used for equipment. Therefore, even in the case of a semiconductor chip mounting substrate has a thinner and simpler structure can be produced at a high speed, it needs a flexibility that can be applied to various environments.
본 발명은 이와 같은 문제점들을 해결하기 위한 것으로, The present invention is to solve such problems,
통상의 플립칩 본딩 방식의 반도체 패키지 제작에 적용될 뿐만 아니라 유연성이 필요한 스마트 카드나 리드 프레임을 구비하는 RF 장비용 등에 다양한 방식으로 적용될 수 있도록, 유연성을 가지는 금속성의 기판 본체 위에 범프를 형성하고, 상기 범프 위에 반도체 칩을 플립칩 본딩시키는 반도체 칩 실장용 기판을 제공하는 것을 목적으로 한다.A bump is formed on a flexible metallic substrate main body to be applied not only to fabrication of a conventional flip chip bonding type semiconductor package but also to be applied in various ways to a smart card or a RF device having a lead frame requiring flexibility. An object of the present invention is to provide a semiconductor chip mounting substrate for flip chip bonding a semiconductor chip onto a bump.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 반도체 칩 실장용 기판은,In order to achieve the above object, the semiconductor chip mounting substrate according to the present invention,
소정의 회로형상에 따라 가공되고, 상면에 플립칩 본딩되는 반도체 칩의 칩패드와 연결되는 범프패드가 형성되고, 두께 방향으로 유연성을 가지는 금속성의 기판 본체; 와A metal substrate main body which is processed according to a predetermined circuit shape and has bump pads connected to chip pads of a semiconductor chip flip-bonded on an upper surface thereof, and having flexibility in a thickness direction; Wow
상기 기판본체 위에 고상의 필름 타입 또는 액상의 유전물질이 부착 또는 도포되어 적층되는 것으로, 상기 범프패드가 형성되는 위치에 관통홀이 형성되는 절연층; 및An insulating layer in which a solid film type or a liquid dielectric material is attached or coated on the substrate body and laminated, wherein a through hole is formed at a position where the bump pad is formed; And
상기 범프패드 위에 상기 절연층의 관통홀을 관통하여, 상기 반도체 칩의 칩패드와 접촉되도록 형성되는 범프를 구비하는 것을 특징으로 한다.And bumps formed through the through-holes of the insulating layer on the bump pads to contact the chip pads of the semiconductor chip.
이때, 상기 기판 본체는 컨택패드 타입 또는 리드 프레임으로 구성될 수 있다.In this case, the substrate body may be configured as a contact pad type or a lead frame.
또한, 절연층의 두께가 상기 기판 본체의 두께보다 얇게 형성되는 것을 특징 으로 한다.In addition, the thickness of the insulating layer is characterized in that it is formed thinner than the thickness of the substrate body.
또한, 상기 범프는 솔더 볼 삽입 방식 또는 스크린 프린팅 방식으로 형성될 수 있다.In addition, the bumps may be formed by solder ball insertion or screen printing.
이하, 첨부한 도면들을 참조하여 본 발명에 의한 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 의한 플립칩 본딩용 반도체 칩 실장용 기판을 도시한 도면이고, 도 4는 도 3의 반도체 칩 실장용 기판의 구성요소를 분리하여 도시한 도면이다.3 is a view illustrating a semiconductor chip mounting substrate for flip chip bonding according to the present invention, and FIG. 4 is a diagram illustrating components of the semiconductor chip mounting substrate of FIG. 3.
도면을 참조하면, 반도체 칩 실장용 기판(2)은 기판 본체(21), 절연층(22), 범프(23)를 구비하여 이루어진다. 이때, 상기 기판 본체(21) 위의 반도체 칩(미도시)의 칩패드와 연결되는 위치에 범프패드(24)가 형성되고, 상기 범프패드(24)가 형성되는 위치에 관통홀이 형성되는 상기 절연층(22)이 상기 기판 본체(21) 위에 적층되고, 상기 범프(23)가 상기 범프패드(24)위에 상기 절연층(22)의 관통홀(221)을 관통하여 상기 절연층(22) 위로 돌출되도록 형성된다. 그리고 상기 반도체 칩은 상기 범프(23)의 상기 절연층(22) 위로 돌출된 부분이 상기 반도체 칩의 칩패드와 연결되도록 상기 반도체 칩 실장용 기판(2) 위에 실장된다.Referring to the drawings, the semiconductor
통상적으로 상기 반도체 칩은 소정의 전기소자, 상기 전기소자들을 연결하는 회로, 및 상기 회로를 상기 반도체 칩 실장용 기판(2)을 통하여 외부회로와 연결하기 위한 단자 역할을 하는 칩패드를 구비하여 이루어진다. 그리고, 상기 반도체 칩은 플립칩 본딩 방법에 의하여 상기 칩패드가 하면을 향하여 상기 범프(23)에 연결 되도록 뒤집혀서 상기 반도체 칩 실장용 기판(2) 위에 실장된다. 하지만 본 발명에 의한 상기 반도체 칩 실장용 기판(2)은 상기한 플립칩 본딩에 의한 반도체 칩 실장의 경우에만 한정되어 사용될 수 있는 것은 아니다.Typically, the semiconductor chip includes a predetermined electric element, a circuit connecting the electric elements, and a chip pad serving as a terminal for connecting the circuit with an external circuit through the semiconductor
상기 기판 본체(21)는 얇은 판상의 금속성 재질을 상기 반도체 칩을 외부 회로와 연결시킬 수 있는 회로를 구성할 수 있는 형상으로 가공된다. 상기 기판 본체(21)로는 상기 반도체 칩의 내부 회로와 연결되도록 도전성을 가지는 구리(Cu) 또는 합금(Alloy)등의 금속성 소재를 사용하는 것이 바람직하며, 그 두께는 필요한 전기적 특성과 강도, 및 유연성을 가지도록 75~125㎛가 되는 것이 바람직하다. 이때, 상기 기판 본체(21)의 두께를 상기 절연층(22)의 두께보다 두껍게 구성하여 상기 반도체 칩 실장용 기판(2)을 구성하는 것이 바람직하다.The substrate
종래의 경우, 기판 본체 하단에 단단한 재질의 BT 수지(Bismaleimide - Triazine resin) 등을 상대적으로 두꺼운 판상으로 준비하고, 그 위에 박막의 구리판을 접합시킨 후에 식각등의 방법으로 회로를 제작한 다음 회로에 니켈(Ni) 또는 금(Au) 등을 도금하여 기판을 제작하나, 본 발명에서는 회로패턴에 해당하는 금속층으로 상기 기판 본체(21)를 상대적으로 두꺼운 판상으로 가공하고, 그 위에 상기 기판 본체(21)보다 얇게 유전물질(dielectric material)을 부착하여 상기 절연층(22)을 형성하여, 상기 반도체 칩 실장용 기판(2)을 제작한다.In the conventional case, a relatively thick plate of BT resin (Bismaleimide-Triazine resin), etc., is prepared at the bottom of the substrate body, a thin copper plate is bonded thereon, and then a circuit is manufactured by etching or the like. The substrate is manufactured by plating nickel (Ni) or gold (Au) or the like, but in the present invention, the substrate
또한, 상기 기판 본체(21)위에는 상기 반도체 칩의 실장시에 상기 반도체 칩의 칩패드와 연결되는 위치에 상기 범프패드(24)가 형성된다. 상기 범프패드(24)는 필요한 형상으로 가공된 상기 기판 본체(21) 위의 필요한 위치에 금(Au), 은(Ag), 팔라듐(Pd) 등의 금속으로 도금하여 형성할 수 있는데, 필요에 따라 점 도금(spot plating)을 하여 형성할 수 있다. 이때, 상기 범프패드(24)는 상기 반도체 칩과 연결되는 상기 기판 본체(21)의 단자 역할을 한다. In addition, the
또한, 상기 기판 본체(21)는 스마트 카드 혹은 RF(radio frequency)용 기기 등에 사용할 수 있도록 컨택패드(contact pad) 타입이나 리드 프레임(lead frame) 타입으로 하여 상기 반도체 칩 실장용 기판(2)의 제작에 적용할 수 있을 것이다.In addition, the substrate
상기 절연층(22)이 상기 반도체 칩과 상기 기판 본체(21) 사이에 개재되어, 상기 기판 본체(21)와 상기 절연층(22)의 상호 대향하는 면에 형성되어 상기 범프(23)에 의하여 상호 전기적으로 연결되는 입출력단자들을 제외한 부분을 상호 절연시키고, 필요한 형상으로 가공된 상기 기판 본체(21)를 지지 및 유지시킨다. 이때, 상기 반도체 칩의 상기 기판 본체(21)를 향하는 면의 칩패드와 상기 기판 본체(21)의 상기 반도체 칩을 향하는 면의 상기 범프패드(24)가 상기 입출력단자들을 구성하게 된다. The insulating
또한, 상기 절연층(22)은 유전물질(dielectric material)을 고상(solid)의 필름 타입으로 만들어 상기 기판 본체(21) 위에 부착되어 제공될 수 있다. 또한, 상기 절연층(22)에는 상기 칩패드와 상기 범프패드(24)를 연결시키는 상기 범프(23)가 관통되어 형성될 수 있도록, 상호 연결되는 위치에 관통홀(221)이 형성된다. In addition, the insulating
상기 절연층(22)은 유전물질의 필름을 필요한 크기와 형상으로 준비를 하고, 상기 필름에 상기 관통홀(221)을 가공하여, 준비된 상기 기판 본체(21) 위에 라미 네이팅(laminating) 등의 방법으로 부착시켜 형성된다. 이때, 상기 절연층(22)은 상기한 방법과 순서를 바꾸어, 먼저 준비된 유전물질의 필름을 준비한 다음, 상기 기판 본체(21) 위에 라미네이팅 등의 방법으로 부착시킨 후에, 상기 관통홀(221)을 가공하는 방법으로 형성될 수 도 있을 것이다.The insulating
이때, 상기 관통홀(221)은 금형이나 레이저 드릴링 등의 기계적인 가공에 의하여 형성되거나, 에칭(etching) 등의 화학적인 가공에 의하여 형성될 수 있다. 또한, 상기 관통홀(221)은 상호 접속되는 상기 칩패드와 상기 범프패드(24)의 크기 및 상기 범프(23)의 크기를 고려하여 형성될 수 있는데, 그 지름이 50~1000㎛의 크기를 가지는 것이 바람직하다.In this case, the through
또한, 상기 절연층(22)은 상대적으로 두꺼운 판상으로 가공된 상기 기판 본체(21)보다 얇은 두께를 가지도록 상기 기판 본체(21) 위에 형성되는데, 그 두께를 10~75㎛로 하는 것이 바람직하다. 이때, 상기 범프(23)를 형성하는 방법에 따라서는, 상기 절연층(22)의 두께를 조절하여 상기 범프(23)의 높이를 조절하여 형성할 수도 있다.In addition, the insulating
또한, 본 실시예의 경우 상기 절연층(22)이 유전물질의 고상(solid)의 필름을 상기 기판 본체(21) 위에 부착시켜 형성되는 경우에 대하여 기술하였으나, 다른 실시예에서는 액상(liquid)의 유전물질을 상기 기판 본체(21)에 도포하여 형성될 수 도 있을 것이다.In the present embodiment, the insulating
상기 범프(23)는 상기 기판 본체(21) 위에 형성된 상기 범프패드(24) 위에 상기 절연층(22)에 형성된 상기 관통홀(221)을 관통하여 끝단부가 상기 절연층(22) 의 상면 위로 돌출되도록 형성된다. 이때, 상기 범프(23)의 끝단부가 상기 반도체 칩의 칩패드와 접촉되도록 한 후 상호 접합시켜, 상기 반도체 칩을 상기 반도체 칩 실장용 기판(2) 위에 실장시킨다.The
이때, 상기 범프(23)가 형성되는 방법은 여러 가지가 있을 수 있는데, 솔더 볼 삽입 방법, 스크린 프린팅 방법, 또는 전해도금에 의한 방법 등이 있을 수 있다. 이때, 상기 솔더 볼 삽입 방법에 의한 경우, 상기 기판 본체(21) 위의 상기 범프패드(24)와 상기 기판 본체(21) 위에 부착된 상기 절연층(22)에 형성된 상기 관통홀(221)에 의해 만들어진 공간 내에 솔더 볼(solder ball)을 삽입시킨 후에, 노에서 리플로우(reflow)를 실시하여 상기 범프를 형성시킨다. 이때, 삽입되는 솔더 볼의 크기를 조절하여 상기 범프(23)의 높이를 조절할 수 있다.In this case, the
또한, 상기 스크린 프린팅 방법에 의한 경우, 상기 기판 본체(21) 위의 상기 범프(23)가 형성되는 위치와 대응하는 위치에 구멍이 형성된 스크린판을 상기 절연층(22) 위에 올려놓은 후, 상기 관통홀(221)에 액상의 솔더 페이스트(solder paste)를 블레이드로 밀어서 상기 스크린판의 구멍을 통하여 액상의 솔더 페이스트를 채워지도록 한 다음, 상기 스크린판을 제거한 후에, 노에서 상기 솔더 페이스트를 리플로우(reflow)를 실시하여 상기 범프(23)를 형성시킨다. 이때, 상기 스크린판의 두께를 조절하여 상기 범프(23)의 높이를 조절할 수 있다.In addition, in the screen printing method, a screen plate having a hole formed at a position corresponding to a position at which the
이때, 상기 반도체 칩이 상기 반도체 칩 실장용 기판(2) 위에 안정적으로 실장될 수 있도록 하기 위하여, 상기 범프(23)의 높이를 상기 절연층(22)의 두께에 대하여 3/4배 ~ 7/4배로 하는 것이 바람직하다.
At this time, in order to allow the semiconductor chip to be stably mounted on the semiconductor
도 5a, 도 5b, 및 도 6은 다른 실시예로서 스마트 카드용 반도체 칩 실장용 기판을 도시한 도면이다. 보다 상세하게는, 도 5a는 스마트 카드용 반도체 칩 실장용 기판의 반도체 칩이 실장되는 면을 도시한 도면이고, 도 5b는 도 5a의 컨택패드 (contact pad) 면을 도시한 도면이고, 도 6은 도 5a와 도 5b의 반도체 칩 실장용 기판 위에 반도체 칩이 실장된 반도체 패키지를 도시한 도면이다.5A, 5B, and 6 are diagrams illustrating a semiconductor chip mounting substrate for a smart card as another embodiment. More specifically, FIG. 5A is a view showing a surface on which a semiconductor chip of a smart chip semiconductor chip mounting substrate is mounted, FIG. 5B is a view showing a contact pad surface of FIG. 5A, and FIG. 6. 5A and 5B illustrate a semiconductor package in which a semiconductor chip is mounted on the semiconductor chip mounting substrate of FIGS. 5A and 5B.
도면을 참조하면, 반도체 칩 실장용 기판(3)은 컨택패드(31), 절연층(32), 범프(33)를 구비하여 이루어진다. 이때, 스마트 카드와 같이 반도체 패키지를 얇은 판 위에 장착시키는 경우에는, 통상의 경우에서처럼 기판 본체 아래에 솔더 볼 단자를 형성하는 대신에, 상기 컨택패드(31)를 적용하여 직접 접촉되도록 하는 것이 바람직하다. Referring to the drawings, the semiconductor
또한, 상기 컨택패드(31) 위의 반도체 칩(35)의 칩패드와 연결되는 위치에 관통홀이 형성되는 상기 절연층(32)이 상기 컨택패드(31) 위에 적층되고, 상기 범프(33)가 상기 컨택패드(33)위에 상기 절연층(32)의 관통홀을 관통하여 상기 절연층(32) 위로 돌출되도록 형성된다. 이때, 상기 컨택패드(31)의 금속성의 얇은 패드위의 상기 범프(33)가 형성되는 부위는 니켈/금(Ni/Au)나 니켈/팔라듐(Ni/Pd)으로 도금되는 것이 바람직하다.In addition, the insulating
또한, 상기 반도체 칩(35)은 상기 범프(33)의 상기 절연층(32) 위로 돌출된 부분이 상기 반도체 칩의 칩패드와 연결되도록 상기 반도체 칩 실장용 기판(3) 위에 실장된다. 또한, 상기 범프(33)가 노출되는 상기 반도체 칩 실장용 기판(3) 위의 상기 반도체 칩(35)이 실장되는 영역과 상기 반도체 칩(35) 주위를 충전재(36) 로 도포하여, 외부로 노출되는 상기 범프(33)와 상기 반도체 칩(35)의 외부가 산화 및 부식되는 것을 방지할 수 있다. In addition, the
이때, 상기 충전재(36)는 도 6에 도시된 바와 같이 감싸는 타입(encapsulant type)과 상기 반도체 칩(35)과 상기 반도체 칩 실장용 기판(3)의 사이를 채워주는 타입(underfill type)이 있을 수 있다. 그런데, 후자의 경우 상기 반도체 칩(35)의 칩패드(미도시)가 형성된 면의 반대면은 외부로 노출되어, 상기 반도체 칩(35)의 회로동작시 발생되는 열을 효과적으로 방출시킬 수 있는 장점도 있다. 이때, 상기 충전재로는 에폭시 수지 등이 사용될 수 있다.In this case, the
본 실시예에서는 이전 실시예의 경우와 동일한 사항에 대해서는 자세한 설명을 생략하고, 본 실시예에서도 동일하게 적용할 수 있을 것이다.In the present embodiment, detailed descriptions of the same matters as in the previous embodiment will be omitted, and the present invention may be similarly applied.
도 7a, 도 7b, 도 8a, 및 도 8b, 및 도 9는 또 다른 실시예로서 리드 프레임을 기판 본체로 하는 반도체 칩 실장용 기판을 도시한 도면이다. 보다 상세하게는, 도 7a와 도 7b는 각각 듀얼 타입(dual type)과 쿼드 타입(quad type)의 리드 프레임 위에 고상의 유전물질 필름으로 절연층을 형성하여 제작되는 반도체 칩 실장용 기판을 도시한 도면이이고, 도 8a와 도 8b는 듀얼 타입(dual type)과 쿼드 타입(quad type)의 리드 프레임 위에 액상의 유전물질을 도포하여 절연층을 형성하여 제작되는 반도체 칩 실장용 기판을 도시한 도면이고, 도 9는 도 7a, 도 7b, 도 8a, 및 도 8b의 반도체 칩 실장용 기판 위에 반도체 칩이 실장된 반도체 패키지를 도시한 도면이다.7A, 7B, 8A, 8B, and 9 are diagrams illustrating a semiconductor chip mounting substrate having a lead frame as a substrate body as still another embodiment. More specifically, FIGS. 7A and 7B illustrate a semiconductor chip mounting substrate fabricated by forming an insulating layer of a solid dielectric film on a dual type and quad type lead frame, respectively. 8A and 8B illustrate a semiconductor chip mounting substrate fabricated by coating an insulating layer by coating a liquid dielectric material on a dual type and quad type lead frame. 9 is a diagram illustrating a semiconductor package in which a semiconductor chip is mounted on the semiconductor chip mounting substrates of FIGS. 7A, 7B, 8A, and 8B.
도면을 참조하면, 반도체 칩 실장용 기판(4)은 리드 프레임(41), 절연층(42), 범프(43)를 구비하여 이루어진다. 이때, 상기 리드 프레임(41) 위의 반도체 칩(45)의 칩패드와 연결되는 위치에 범프패드(44)가 형성되고, 상기 범프패드(44)가 형성되는 위치에 관통홀이 형성되는 상기 절연층(42)이 상기 리드 프레임(41) 위에 적층되고, 상기 범프(43)가 상기 범프패드(44)위에 상기 절연층(42)의 관통홀을 관통하여 상기 절연층(42) 위로 돌출되도록 형성된다. 그리고 상기 반도체 칩은 상기 범프(43)의 상기 절연층(42) 위로 돌출된 부분이 상기 반도체 칩의 칩패드와 연결되도록 상기 반도체 칩 실장용 기판(4) 위에 실장된다.Referring to the drawings, the semiconductor
이때, 상기 절연층(42)이 상기 리드 프레임(41) 위에 고상의 유전물질 필름을 착되어 형성되는 경우에는, 도 7a와 도 7b에 도시된 바와 같이 상기 절연층(42)이 인접하는 일련의 상기 리드 프레임(41)들을 상호 연결하여 형성되고, 상기 절연층(42)의 상기 반도체 칩(45)과 상기 리드 프레임(41)이 연결되는 위치에 관통홀이 형성되고, 상기 관통홀에 상기 범프(43)가 형성되어, 상기 반도체 칩 실장용 기판(4)이 형성된다. In this case, when the insulating
따라서, 듀얼 타입의 리드 프레임의 경우에는 상기 절연층(42)은 평면상 상호 대향하는 두줄의 리드 프레임의 각각의 줄이 상호 분리된 두개의 스트립 형상으로 연결되어 형성된다. 또한, 쿼드 타입의 리드 프레임의 경우에는 상기 절연층(42)은 평면상 스트립 형상을 가지는 네 개의 절연층이 상호 연결되어 사각형의 각 변을 형성하는 형상으로 형성된다.Accordingly, in the case of the dual type lead frame, the insulating
또한, 상기 절연층(42)이 상기 리드 프레임(41) 위에 액상의 유전물질을 도포하여 절연층이 형성되는 경우에는, 도 8a와 도 8b에 도시된 바와 같이 하나 하나 의 모든 리드 프레임마다 각각의 절연층이 각각 형성되어 상호 분리되어 형성되고, 상기 절연층(42)의 상기 반도체 칩(45)과 상기 리드 프레임(41)이 연결되는 위치에 관통홀이 형성되고, 상기 관통홀에 상기 범프(43)가 형성되어, 상기 반도체 칩 실장용 기판(4)이 형성된다.In addition, when the insulating
또한, 상기 범프(43)가 노출되는 상기 반도체 칩 실장용 기판(4) 위의 상기 반도체 칩(45)이 실장되는 영역과 상기 반도체 칩(45) 주위는 충전재(46)로 도포될 수 있다. 마찬가지로, 상기 충전재(46)는 감싸는 타입(encapsulant type)과 상기 반도체 칩(5)과 상기 반도체 칩 실장용 기판(3)의 사이를 채워주는 타입(underfill type)이 있을 수 있다. In addition, a
본 실시예에서는 이전 실시예의 경우와 동일한 사항에 대해서는 자세한 설명을 생략하고, 본 실시예에서도 동일하게 적용할 수 있을 것이다.In the present embodiment, detailed descriptions of the same matters as in the previous embodiment will be omitted, and the present invention may be similarly applied.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
본 발명에서는, 유연성을 가지는 금속성의 기판 본체 위에 범프를 형성하고, 상기 범프 위에 반도체 칩을 플립칩 본딩시키는 반도체 칩 실장용 기판을 제공하여, 반도체 실장용 기판을 더욱 얇고, 단순한 구조를 가질 수 있도록 하였다. The present invention provides a semiconductor chip mounting substrate which forms a bump on a flexible metallic body and flip-bonds a semiconductor chip on the bump, so that the semiconductor mounting substrate can have a thinner and simpler structure. It was.
또한, 유전물질의 절연층에 의하여 범프를 반도체 칩 실장용 기판 위로 노출시켜 주므로, 조립시 틀어짐이 없고, 치수 안정성을 얻을 수 있다.In addition, since the bump is exposed on the semiconductor chip mounting substrate by the insulating layer of the dielectric material, there is no distortion during assembly and dimensional stability can be obtained.
또한, 절연층의 두께와 관통홀의 크기에 따라 범프의 크기와 높이를 조절할 수 있다.In addition, the size and height of the bump may be adjusted according to the thickness of the insulating layer and the size of the through hole.
또한, 소재의 유연성으로 인하여, 낱장 타입(sheet type)으로 생산할 수 있지만, 릴타입(reel to reel type)으로 반도체 칩 실장용 기판을 제작할 수 있어 양산성이 뛰어나다.In addition, due to the flexibility of the material, it can be produced in a sheet type (sheet type), but can be manufactured in a reel type (reel to reel type) substrate for semiconductor chip mounting is excellent in mass productivity.
또한, 통상의 플립칩 본딩 방식의 반도체 패키지 제작에 적용될 뿐만아니라 유연성이 필요한 스마트 카드나 리드 프레임을 구비하는 RF 장비용 등에 다양한 방식으로 적용될 수 있도록 하였다.In addition, it is not only applied to the fabrication of a conventional flip chip bonding semiconductor package, but also to be applied in various ways to RF equipment having a smart card or a lead frame that requires flexibility.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020063529A KR100891652B1 (en) | 2002-10-17 | 2002-10-17 | Substrate for mounting a semiconductor chip on |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020063529A KR100891652B1 (en) | 2002-10-17 | 2002-10-17 | Substrate for mounting a semiconductor chip on |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040034885A KR20040034885A (en) | 2004-04-29 |
KR100891652B1 true KR100891652B1 (en) | 2009-04-02 |
Family
ID=37333884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020063529A KR100891652B1 (en) | 2002-10-17 | 2002-10-17 | Substrate for mounting a semiconductor chip on |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100891652B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100726242B1 (en) * | 2005-12-14 | 2007-06-11 | 삼성전기주식회사 | Method for manufacturing substrate used to mount flip chip |
WO2007114537A1 (en) * | 2006-04-03 | 2007-10-11 | International Display Solutions Co., Ltd. | Flexible printed circuit board having flip chip bonding area with top layer bump and inner layer trace aligned therein |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0562979A (en) * | 1991-08-30 | 1993-03-12 | Fujitsu Ltd | Semiconductor device and mounting method thereof |
JPH11260961A (en) * | 1998-03-12 | 1999-09-24 | Sumitomo Bakelite Co Ltd | Board for mounting semiconductor and its manufacture, and method of mounting semiconductor chip |
JPH11340357A (en) * | 1998-05-28 | 1999-12-10 | Sumitomo Bakelite Co Ltd | Semiconductor mounting board, manufacture therefor and semiconductor chip mounting method |
JP2000091380A (en) * | 1998-09-09 | 2000-03-31 | Mitsubishi Electric Corp | Flip-chip mounting structure |
-
2002
- 2002-10-17 KR KR1020020063529A patent/KR100891652B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0562979A (en) * | 1991-08-30 | 1993-03-12 | Fujitsu Ltd | Semiconductor device and mounting method thereof |
JPH11260961A (en) * | 1998-03-12 | 1999-09-24 | Sumitomo Bakelite Co Ltd | Board for mounting semiconductor and its manufacture, and method of mounting semiconductor chip |
JPH11340357A (en) * | 1998-05-28 | 1999-12-10 | Sumitomo Bakelite Co Ltd | Semiconductor mounting board, manufacture therefor and semiconductor chip mounting method |
JP2000091380A (en) * | 1998-09-09 | 2000-03-31 | Mitsubishi Electric Corp | Flip-chip mounting structure |
Also Published As
Publication number | Publication date |
---|---|
KR20040034885A (en) | 2004-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0169820B1 (en) | Chip scale package with metal wiring substrate | |
US6414849B1 (en) | Low stress and low profile cavity down flip chip and wire bond BGA package | |
US20030006494A1 (en) | Thin profile stackable semiconductor package and method for manufacturing | |
US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
JP2007318076A (en) | Sip module | |
US20090102049A1 (en) | Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method | |
US20060157865A1 (en) | Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor | |
KR20050022336A (en) | Semiconductor device | |
KR980012316A (en) | Semiconductor device and manufacturing method thereof | |
US6441486B1 (en) | BGA substrate via structure | |
US6653219B2 (en) | Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device | |
KR100271676B1 (en) | Package and semiconductor device for semiconductor device and their manufacturing method | |
KR100510316B1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
JPH09312355A (en) | Semiconductor device and its manufacture | |
KR100891652B1 (en) | Substrate for mounting a semiconductor chip on | |
KR20030081549A (en) | Method of producing a semiconductor device package | |
JPH08148526A (en) | Semiconductor device | |
KR20010042682A (en) | Semiconductor device and process for manufacturing the same | |
JP3692810B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JPH10154768A (en) | Semiconductor device and its manufacturing method | |
US10679920B2 (en) | Semiconductor device having semiconductor package in a wiring board opening | |
KR20070019359A (en) | Two sided mount type substrate having window for encapsulating and method for manufacturing a multi-chip package using the same | |
US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
JP2001127245A (en) | Semiconductor device and method of manufacturing the same circuit board and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140227 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150303 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160304 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170302 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190225 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20200225 Year of fee payment: 12 |