KR20070019359A - Two sided mount type substrate having window for encapsulating and method for manufacturing a multi-chip package using the same - Google Patents

Two sided mount type substrate having window for encapsulating and method for manufacturing a multi-chip package using the same Download PDF

Info

Publication number
KR20070019359A
KR20070019359A KR1020050074258A KR20050074258A KR20070019359A KR 20070019359 A KR20070019359 A KR 20070019359A KR 1020050074258 A KR1020050074258 A KR 1020050074258A KR 20050074258 A KR20050074258 A KR 20050074258A KR 20070019359 A KR20070019359 A KR 20070019359A
Authority
KR
South Korea
Prior art keywords
chip
substrate
double
mounting
chip mounting
Prior art date
Application number
KR1020050074258A
Other languages
Korean (ko)
Inventor
송근호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050074258A priority Critical patent/KR20070019359A/en
Publication of KR20070019359A publication Critical patent/KR20070019359A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices

Abstract

본 발명은 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및 그를 이용하는 멀티 칩 패키지의 제조방법에 관한 것으로서, 양면 실장형 기판을 이용하여 멀티 칩 패키지를 제조하는 경우 기판의 상부면 및 하부면에 구비된 칩 실장 영역을 한 번의 밀봉 공정을 통해 밀봉할 수 있는 것을 목적으로 한다.The present invention relates to a double-sided mounting substrate having an opening for sealing resin injection and a method for manufacturing a multi-chip package using the same. When manufacturing a multi-chip package using the double-sided mounting substrate, the present invention relates to a top surface and a bottom surface of a substrate. An object of the provided chip mounting region can be sealed through a single sealing process.

이를 위해 본 발명에 따른 양면 실장형 기판은 상부면 및 하부면에 각각 구비된 칩 실장 영역에 상부면에서 하부면을 관통하는 적어도 하나 이상의 밀봉 수지 주입용 개구부를 구비하고, 본 발명에 따른 멀티 칩 패키지의 제조방법은 본 발명에 따른 양면 실장형 기판을 이용하는 것을 특징으로 한다. To this end, the double-sided mounting substrate according to the present invention includes at least one or more sealing resin injection openings penetrating from the upper surface to the lower surface in chip mounting regions respectively provided on the upper and lower surfaces thereof, and according to the present invention, the multi-chip according to the present invention. The manufacturing method of the package is characterized by using the double-sided mounting substrate according to the present invention.

따라서, 본 발명에 따르면 기판의 상부면 및 하부면에 구비된 칩 실장 영역을 한 번의 밀봉 공정을 통해 밀봉할 수 있고, 밀봉 공정 시 기판의 휨(Warpage) 현상이 발생되지 않는다. 이에, 제품의 불량률이 줄어들고, 패키지의 제조시 소모되는 공정 시간 및 공정비가 절감된다Therefore, according to the present invention, the chip mounting regions provided on the upper and lower surfaces of the substrate may be sealed through a single sealing process, and warpage of the substrate may not occur during the sealing process. Therefore, the defective rate of the product is reduced, and the process time and the process cost consumed in manufacturing the package are reduced.

양면 실장형 기판, 인쇄회로기판, 멀티 칩 패키지, 와이어 본딩, 플립 칩 본딩(Flip Chip Bonding), 적층, 밀봉(Encapsulation), 휨(Warpage) Double Sided Board, Printed Circuit Board, Multi Chip Package, Wire Bonding, Flip Chip Bonding, Lamination, Encapsulation, Warpage

Description

밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및 그를 이용하는 멀티 칩 패키지의 제조방법{TWO SIDED MOUNT TYPE SUBSTRATE HAVING WINDOW FOR ENCAPSULATING AND METHOD FOR MANUFACTURING A MULTI-CHIP PACKAGE USING THE SAME}TWO SIDED MOUNT TYPE SUBSTRATE HAVING WINDOW FOR ENCAPSULATING AND METHOD FOR MANUFACTURING A MULTI-CHIP PACKAGE USING THE SAME}

도 1a는 와이어 본딩기술에 의해 기판의 양면에 칩이 각각 실장된 구조를 갖는 멀티 칩 패키지를 개략적으로 나타낸 단면도.1A is a schematic cross-sectional view of a multi-chip package having a structure in which chips are mounted on both sides of a substrate by wire bonding technology;

도 1b는 도 1a에 나타낸 기판의 상부면을 개략적으로 나타낸 평면도.1B is a plan view schematically showing the upper surface of the substrate shown in FIG. 1A;

도 2a는 플립 칩 본딩기술에 의해 기판의 양면에 칩이 각각 실장된 구조를 갖는 멀티 칩 패키지를 개략적으로 나타낸 단면도.FIG. 2A is a schematic cross-sectional view of a multichip package having a structure in which chips are mounted on both sides of a substrate by flip chip bonding technology; FIG.

도 2b는 도 2a에 나타낸 기판의 상부면을 개략적으로 나타낸 평면도.FIG. 2B is a plan view schematically showing the upper surface of the substrate shown in FIG. 2A; FIG.

도 3a는 본 발명의 일 실시예에 따른 양면 실장형 기판을 개략적으로 나타낸 단면도.Figure 3a is a cross-sectional view schematically showing a double-sided mounting board according to an embodiment of the present invention.

도 3b는 도3a에 나타낸 양면 실장형 기판의 상부면을 나타낸 평면도.3B is a plan view showing an upper surface of the double-sided mounting substrate shown in FIG. 3A.

도 3c는 도3a에 나타낸 양면 실장형 기판의 하부면을 나타낸 평면도.FIG. 3C is a plan view showing a bottom surface of the double-sided mounting substrate shown in FIG. 3A. FIG.

도 4는 본 발명의 다른 실시예에 따른 양면 실장형 기판의 칩 실장 영역을 설명하기 위해 기판의 상부면을 나타낸 평면도.4 is a plan view showing a top surface of a substrate for explaining a chip mounting region of a double-sided mounting substrate according to another embodiment of the present invention.

도 5a 내지 도 5d는 본 발명에 따른 양면 실장형 기판을 이용하는 멀티 칩 패키지의 제조방법을 설명하기 위해 개략적으로 도식화한 단면도.5A to 5D are schematic cross-sectional views illustrating a method of manufacturing a multichip package using a double-sided mounting substrate according to the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

100, 200: 멀티 칩 패키지 110, 210, 310, 510: 기판100, 200: multi-chip package 110, 210, 310, 510: substrate

111, 211, 311, 411, 511: 상부면 112, 212, 312, 512: 하부면111, 211, 311, 411, 511: upper surface 112, 212, 312, 512: lower surface

113, 213, 313, 413: 칩 실장 영역 114, 314: 주변 영역113, 213, 313, 413: chip mounting area 114, 314: peripheral area

120, 220, 520: 칩 121, 521: 본딩 패드120, 220, 520: chip 121, 521: bonding pad

130, 230, 530: 밀봉부 140, 540: 본딩 와이어 130, 230, 530: seal 140, 540: bonding wire

315: 칩 탑재부 316: 본딩부315: chip mounting portion 316: bonding portion

115, 317, 417: 기판 패드 318: 접속 패드115, 317, and 417: substrate pad 318: connection pad

319: 관통 전극 350, 450, 550: 개구부319: through electrode 350, 450, 550: opening

415: 칩 실장부 416: 더미(Dummy)부415: chip mounting portion 416: dummy portion

551: 밀봉 수지 561: 상부 금형551: sealing resin 561: upper mold

562: 하부 금형 570: 외부 단자562: lower mold 570: external terminal

본 발명은 양면 실장형 기판 및 그를 이용하는 멀티 칩 패키지의 제조방법에 관한 것으로서, 더욱 상세하게는 양면에 적어도 하나 이상의 칩이 실장되는 양면 실장형 기판을 이용하여 멀티 칩 패키지를 제조할 시, 기판의 양면에 각각 구비되는 칩 실장 영역을 한 번의 밀봉 공정을 통해 밀봉할 수 있도록 하는 양면 실장형 기판 및 그를 이용하는 멀티 칩 패키지의 제조방법에 관한 것이다. The present invention relates to a double-sided mounting board and a method for manufacturing a multi-chip package using the same, and more particularly, when manufacturing a multi-chip package using a double-sided mounting board on which at least one chip is mounted on both sides. The present invention relates to a double-sided mounting substrate and a method of manufacturing a multi-chip package using the double-sided mounting substrate which can seal the chip mounting regions respectively provided on both sides through one sealing process.

최근에는 전자·정보기기의 소형화, 경량화, 및 대용량화가 요구되고 있으며, 이러한 요구에 따라 반도체 패키지의 소형화, 박형화 및 고집적화가 이루어지고 있는 추세이다. 이러한 요구를 충족하기 위한 한 방안으로서, 소정의 회로 배선가 형성된 기판의 일면이 아닌 양면에 복수 개의 칩을 실장하여 실장 밀도를 높일 수 있는 멀티 칩 패키지가 개발되었다.In recent years, miniaturization, light weight, and large capacity of electronic and information devices are required, and according to such demands, miniaturization, thinning, and high integration of semiconductor packages have been made. As a way to meet these requirements, a multi-chip package has been developed that can increase the mounting density by mounting a plurality of chips on both sides instead of one side of a substrate on which a predetermined circuit wiring is formed.

이에 대해 도면을 참조하여 좀 더 자세히 살펴보면 다음과 같다.This will be described in more detail with reference to the drawings.

도 1a는 와이어 본딩기술에 의해 기판(110)의 양면에 칩(120)이 각각 실장된 구조를 갖는 멀티 칩 패키지(100)를 개략적으로 나타낸 단면도이고, 도 1b는 도 1a에 나타낸 기판(110)의 상부면(111)을 개략적으로 나타낸 평면도이다.FIG. 1A is a schematic cross-sectional view of a multi-chip package 100 having a structure in which chips 120 are mounted on both surfaces of a substrate 110 by wire bonding technology, and FIG. 1B is a substrate 110 shown in FIG. 1A. Is a plan view schematically showing an upper surface 111 of the.

도 1a 및 도 1b를 참조하면, 멀티 칩 패키지(100)는 상부면(111)과 하부면(112)을 갖는 양면 실장형 기판(110)을 포함하고, 상부면(111) 및 하부면(112)에는 복수 개의 본딩 패드(121)들을 갖는 칩(120)이 실장되는 칩 실장 영역(113)과 주변 영역(114)이 각각 형성되어 있다. 칩 실장영역(113)에는 칩(120)이 각각 탑재되어 있고, 본딩 와이어(140)에 의해 칩(120)의 본딩 패드(121)들과 기판(110)의 기판 패드(115)들이 전기적으로 각각 연결되어 있으며, 기판(110)의 상부면(111) 및 하부면(112)에 위치한 칩(120)과 본딩 와이어(140)는 외부로부터 보호되도록 각각의 밀봉부(130)에 의해 밀봉된 구성을 갖는다. 1A and 1B, the multichip package 100 includes a double-sided mounting substrate 110 having an upper surface 111 and a lower surface 112, and includes an upper surface 111 and a lower surface 112. ) Are formed with a chip mounting region 113 and a peripheral region 114 on which a chip 120 having a plurality of bonding pads 121 is mounted. The chip 120 is mounted in the chip mounting region 113, and the bonding pads 121 of the chip 120 and the substrate pads 115 of the substrate 110 are electrically connected to each other by the bonding wire 140. The chip 120 and the bonding wire 140, which are connected to each other and positioned on the upper surface 111 and the lower surface 112 of the substrate 110, are sealed by the respective sealing portions 130 so as to be protected from the outside. Have

도 2a는 플립 칩 본딩기술에 의해 기판(210)의 양면에 칩(220)이 각각 실장된 구조를 갖는 멀티 칩 패키지(200)를 개략적으로 나타낸 단면도이고, 도 2b는 도 2a에 나타낸 기판(210)의 상부면(211)을 개략적으로 나타낸 평면도다.2A is a cross-sectional view schematically illustrating a multi-chip package 200 having a structure in which chips 220 are mounted on both surfaces of a substrate 210 by flip chip bonding technology, and FIG. 2B is a substrate 210 illustrated in FIG. 2A. Is a plan view schematically showing the upper surface 211 of the substrate.

도 2a 및 도 2b를 참조하면, 멀티 칩 패키지(200)는 도 1에 나타낸 멀티 칩 패키지(도 1의 100)와 마찬가지로, 양면 실장형 기판(210)의 상부면(211) 및 하부면(212)에 형성되어 있는 각각의 칩 실장 영역(213)에 칩(220)이 실장되고, 밀봉부(230)에 의해 칩 실장 영역(213)이 밀봉된 구조를 갖는다. 반면, 기판(210)의 칩 실장 영역(213)에 실장된 칩(220)은 본딩 와이어를 이용하는 와이어 본딩 기술이 아닌 플립 칩 본딩 기술에 의해 실장된 구성을 갖는다. 2A and 2B, the multi-chip package 200, like the multi-chip package shown in FIG. 1 (100 in FIG. 1), may have an upper surface 211 and a lower surface 212 of the double-sided substrate 210. The chip 220 is mounted in each of the chip mounting regions 213 formed in the C-type, and the chip mounting region 213 is sealed by the sealing portion 230. On the other hand, the chip 220 mounted in the chip mounting region 213 of the substrate 210 has a configuration in which the chip 220 is mounted by flip chip bonding technology rather than wire bonding technology using a bonding wire.

이와 같은 구성을 갖는 종래 기술에 따른 멀티 칩 패키지들(100, 200)은 기판의 상부면 및 하부면 상에 각각 위치한 칩 실장 영역을 밀봉하기 위해 두 번의 밀봉 공정을 거친다. 예컨대, 한 번의 밀봉 공정을 완료한 다음 그 결과물을 뒤집은 후 다시 밀봉 공정을 시행함으로써 밀봉 공정을 완료한다. 그러나, 이와 같은 밀봉 공정 시에는 양면에 칩이 실장된 기판의 일측 부위에만 열압착이 가해짐에 따라 기판의 휨(Warpage) 현상이 발생될 수 있다. 이에, 기판에 실장된 칩과 기판과의 전기적 연결 부위가 끊어지는 등 패키지의 불량이 유발될 수 있다. 또한, 두 번의 밀봉 공정을 시행해야 하므로 생산성이 저하될 뿐만 아니라, 그에 따른 공정 시간이 증가됨으로 인해 제품의 단가상승을 초래할 수 있다. The multi-chip packages 100 and 200 according to the related art having such a configuration undergo two sealing processes to seal chip mounting regions respectively located on the upper and lower surfaces of the substrate. For example, the sealing process is completed by completing one sealing process, then inverting the resultant and then performing the sealing process again. However, during the sealing process, warpage of the substrate may occur as thermocompression is applied only to one side of the substrate on which the chips are mounted on both surfaces. As a result, defects in the package may be caused, such as an electrical connection between the chip mounted on the substrate and the substrate is broken. In addition, since the two sealing processes have to be performed, not only the productivity is lowered, but also the increase in the processing time may result in an increase in the unit cost of the product.

따라서, 본 발명은 양면 실장형 기판의 상부면 및 하부면 상에 각각 위치되는 칩 실장 영역을 한 번의 밀봉 공정으로도 각각 밀봉할 수 있도록 하는 양면 실장형 기판을 제공하고, 그를 이용하는 멀티 칩 패키지의 제조방법을 제공하고자 한 다. Accordingly, the present invention provides a double-sided mounting substrate which can seal the chip mounting regions respectively located on the upper and lower surfaces of the double-sided mounting substrate in one sealing process, and provides a multi-chip package using the same. To provide a manufacturing method.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 양면 실장형 기판은 상부면과 상부면에 반대면인 하부면을 갖고 상부면 및 하부면에 각각 적어도 하나 이상의 칩이 실장되는 양면 실장형 기판으로서, 상부면 및 하부면의 중앙에 각각 위치되어 적어도 하나 이상의 칩이 실장되고 밀봉 수지에 의해 밀봉되는 칩 실장 영역과, 상부면 및 하부면의 칩 실장 영역 주변에 위치되어 외부 기기와 접속하기 위한 외부 단자가 형성되는 접속 패드들을 구비한 주변 영역을 포함하고, 칩 실장 영역에는 상부면에서 하부면을 관통하는 적어도 하나 이상의 밀봉 수지 주입용 개구부가 구비되는 것을 특징으로 한다. 이때, 개구부의 형상은 기판의 일면에서 볼 때, 슬릿(Slit), 원(Circle), 사각, 및 삼각을 포함하는 그룹에서 선택된 어느 하나의 형상인 것이 바람직하다. A double-sided mounting substrate according to the present invention for achieving the above object is a double-sided mounting board having a lower surface opposite to the upper surface and the upper surface and at least one chip is mounted on the upper surface and the lower surface, respectively, A chip mounting region positioned at the center of the upper and lower surfaces, respectively, at least one chip is mounted and sealed by a sealing resin, and an external terminal positioned around the chip mounting regions of the upper and lower surfaces to connect with an external device; And a peripheral area having connection pads formed thereon, wherein the chip mounting area is provided with at least one opening for injecting sealing resin penetrating from the upper surface to the lower surface. In this case, the shape of the opening is preferably any one selected from the group consisting of a slit, a circle, a square, and a triangle when viewed from one surface of the substrate.

한편, 본 발명에 따른 양면 실장형 기판에 있어서, 칩 실장 영역은 칩이 탑재되는 칩 탑재부와 칩의 본딩 패드들과 대응되는 복수 개의 기판 패드들이 형성된 본딩부를 포함하는 것이 바람직하고, 밀봉 수지 주입용 개구부는 본딩부에 형성되는 것이 바람직하다. Meanwhile, in the double-sided mounting substrate according to the present invention, the chip mounting region preferably includes a chip mounting portion on which the chip is mounted and a bonding portion on which a plurality of substrate pads corresponding to the bonding pads of the chip are formed. The opening is preferably formed in the bonding portion.

다른 한편, 본 발명에 따른 양면 실장형 기판에 있어서, 칩 실장 영역은 칩이 탑재되고 칩의 본딩 패드들과 대응되는 복수 개의 기판 패드들이 형성된 칩 실장부와 칩 실장부 외측에 형성되는 더미(Dummy)부를 포함하는 것이 바람직하고, 밀봉 수지 주입용 개구부는 더미부에 형성되는 것이 바람직하다. On the other hand, in the double-sided mounting substrate according to the present invention, the chip mounting region is a chip mounting portion formed with a chip and formed with a plurality of substrate pads corresponding to the bonding pads of the chip and a dummy formed outside the chip mounting portion. It is preferable to include a) part, and it is preferable that the opening part for sealing resin injection is formed in a dummy part.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 양면 실장형 기판을 이용하는 멀티 칩 패키지의 제조방법은 (a)제1항에 기재된 양면 실장형 기판을 준비하는 단계; (b)기판의 칩 실장 영역에 적어도 하나 이상의 칩을 실장하는 단계; 및 (c)칩 실장 영역을 밀봉 수지로 밀봉(Encapsulation)하는 단계를 포함하고, (c)단계에서는 기판에 구비된 밀봉 수지 주입용 개구부를 통해 밀봉 수지를 상부면 하부면으로 동시에 공급함에 따라 상부면 및 하부면에 위치한 칩 실장 영역이 한꺼번에 밀봉되고, 개구부는 밀봉부 내에 위치되는 것을 특징으로 한다. Method for producing a multi-chip package using a double-sided mounting substrate according to the present invention for achieving the above object (a) preparing a double-sided mounting substrate according to claim 1; (b) mounting at least one chip in a chip mounting area of the substrate; And (c) encapsulating the chip mounting region with the sealing resin, and in step (c), the sealing resin is simultaneously supplied to the lower surface of the upper surface through the sealing resin injection opening provided in the substrate. The chip mounting regions located on the face and the bottom face are sealed at once, and the opening is located in the seal.

본 발명에 따른 멀티 칩 패키지의 제조방법에 있어서, (b)단계에서 칩은 기판에 플립 칩 본딩 또는 와이어 본딩될 수 있으며, 어느 하나의 칩 실장 영역에는 와이어 본딩기술을 이용하여 칩과 기판을 전기적으로 연결하고, 다른 하나의 칩 실장 영역에는 플립 칩 본딩기술을 이용하여 칩과 기판을 전기적으로 연결할 수도 있다. 이때, 칩은 하나 또는 다수 개가 적층된 상태로 실장될 수 있다. In the method of manufacturing a multi-chip package according to the present invention, in step (b), the chip may be flip chip bonded or wire bonded to the substrate, and the chip and the substrate may be electrically connected to one chip mounting region using a wire bonding technique. The chip and the substrate may be electrically connected to another chip mounting region by using flip chip bonding technology. In this case, one or more chips may be mounted in a stacked state.

한편, 본 발명에 따른 멀티 칩 패키지의 제조방법은 주변 영역에 형성된 접속 패드들 상에 외부 단자를 형성하는 (d)단계를 더 포함하는 것이 바람직하다. On the other hand, the method of manufacturing a multi-chip package according to the present invention preferably further comprises the step (d) of forming an external terminal on the connection pads formed in the peripheral area.

이하, 첨부 도면을 참조하여 본 발명에 따른 양면 실장형 기판 및 그를 이용하는 멀티 칩 패키지의 제조방법에 대한 바람직한 실시예들을 설명하고자 한다. Hereinafter, exemplary embodiments of a double-sided mounting substrate and a method of manufacturing a multichip package using the same according to the present invention will be described with reference to the accompanying drawings.

도 3a는 본 발명의 일 실시예에 따른 양면 실장형 기판을 개략적으로 나타낸 단면도이고, 도 3b는 도3a에 나타낸 양면 실장형 기판의 상부면을 나타낸 평면도이며, 도 3c는 도3a에 나타낸 양면 실장형 기판의 하부면을 나타낸 평면도이다.3A is a cross-sectional view schematically showing a double-sided mounting substrate according to an embodiment of the present invention, FIG. 3B is a plan view showing a top surface of the double-sided mounting substrate shown in FIG. 3A, and FIG. 3C is a double-sided mounting shown in FIG. 3A. It is a top view which shows the lower surface of a type | mold board | substrate.

도 3a 내지 도 3c를 참조하면, 본 실시예에 따른 양면 실장형 기판(310)은 전도성의 배선 패턴이 표면 및/또는 내부에 소정의 패턴으로 형성되어 있는 인쇄회로기판(PCB:Printed Circuit Board)으로서 예컨대, FR-4 기판이다. 이때, 배선 패턴은 예컨대, 구리 금속 패턴이다. 3A to 3C, the double-sided mounting board 310 according to the present exemplary embodiment includes a printed circuit board (PCB) in which conductive wiring patterns are formed in a predetermined pattern on a surface and / or inside thereof. For example, it is a FR-4 substrate. At this time, the wiring pattern is, for example, a copper metal pattern.

기판(310)은 상부면(311)과 상부면(311)에 반대면인 하부면(312)을 갖고, 상부면(311) 및 하부면(312)에는 칩 실장 영역(313)과, 주변 영역(314)이 각각 형성되어 있다. The substrate 310 has an upper surface 311 and a lower surface 312 opposite to the upper surface 311, and a chip mounting region 313 and a peripheral region are disposed on the upper surface 311 and the lower surface 312. 314 are formed, respectively.

칩 실장 영역(313)은 칩이 실장되는 곳으로서 기판(310)의 상부면(311) 및 하부면(312)의 중앙에 위치되고, 도 3b에 나타낸 바와 같이 칩이 탑재되는 칩 탑재부(315)와 본딩부(316)를 포함한다. 이때, 본딩부(316)에는 칩의 본딩 패드들과 각각 대응되는 위치에 기판 패드(317)들이 형성되어 있다. The chip mounting area 313 is where the chip is mounted and is positioned at the center of the upper surface 311 and the lower surface 312 of the substrate 310, and the chip mounting portion 315 on which the chip is mounted as shown in FIG. 3B. And a bonding part 316. In this case, the substrate pads 317 are formed in the bonding portion 316 at positions corresponding to the bonding pads of the chip, respectively.

주변 영역(314)은 외부 기기 혹은 외부 단자와 접속되는 접속 패드(318)들이 형성되는 곳으로서, 칩 실장 영역(313)의 외측에 각각 위치된다. 접속 패드(318)들은 칩 실장 영역(313)의 기판 패드(317)들과 배선 패턴으로 각각 연결되어 있으며, 기판(310)의 상부면(311) 및 하부면(312) 사이의 접속 패드(318)들은 예컨대 관통 전극(319)과 같은 배선 패턴에 의해 전기적으로 연결되어 있다.The peripheral area 314 is where the connection pads 318 which are connected to an external device or an external terminal are formed, and are positioned outside the chip mounting area 313, respectively. The connection pads 318 are connected to the substrate pads 317 of the chip mounting area 313 in a wiring pattern, respectively, and the connection pads 318 between the upper surface 311 and the lower surface 312 of the substrate 310. ) Are electrically connected to each other by a wiring pattern such as through electrode 319.

이와 같은 구성을 갖는 본 실시예에 따른 양면 실장형 기판(310)은 종래 기술에 따른 기판과는 달리, 칩 실장 영역(313)에 상부면(311)에서 하부면(312)을 관통하는 적어도 하나 이상의 밀봉 수지 주입용 개구부(350)가 구비되어 있다. 개구부(350)는 도 3b 또는 도 3b에 나타낸 바와 같이 본딩부(316)에 형성되어 있으며, 기판(310)의 일면에서 볼 때 슬릿 형상을 가진다. 이와 같은 개구부(350)는 예컨 대, 펀칭(Punching) 공정에 의해 형성될 수 있다. 한편, 본 실시예에서는 개구부(350)의 형상을 슬릿 형상으로 형성하였으나, 동 분야에서 통상의 지식을 가진 자에 의해 여러 가지의 형상으로 변형이 가능하다. 예컨대, 원형, 사각형, 삼각형 등의 형상으로 형성될 수 있다. Unlike the substrate according to the related art, at least one of the double-sided mounting board 310 according to the present embodiment having such a configuration penetrates the lower surface 312 from the upper surface 311 to the chip mounting region 313. The opening 350 for sealing resin injection | pouring mentioned above is provided. The opening 350 is formed in the bonding portion 316 as shown in FIG. 3B or 3B, and has an slit shape when viewed from one surface of the substrate 310. Such an opening 350 may be formed by, for example, a punching process. On the other hand, in the present embodiment, the shape of the opening 350 is formed in a slit shape, it can be modified into various shapes by those skilled in the art. For example, it may be formed in the shape of a circle, a square, a triangle or the like.

따라서, 본 실시예에 따른 양면 실장형 기판은 기판의 일면에 형성된 칩 실장 영역으로 밀봉 수지가 공급되면, 공급되는 밀봉 수지는 밀봉 수지 주입용 개구부를 통해 다른 면으로 흘러들어가게 된다. 이에, 본 실시예에 따른 기판을 이용하여 멀티 칩 패키지를 제조하는 경우에는 기판의 양면에 형성된 칩 실장 영역을 한 번의 밀봉 공정을 통해 동시에 밀봉할 수 있다. Therefore, in the double-sided mounting substrate according to the present embodiment, when the sealing resin is supplied to the chip mounting region formed on one surface of the substrate, the supplied sealing resin flows to the other surface through the opening for sealing resin injection. Thus, when the multi-chip package is manufactured using the substrate according to the present embodiment, the chip mounting regions formed on both sides of the substrate may be simultaneously sealed through one sealing process.

도 4는 본 발명의 다른 실시예에 따른 양면 실장형 기판의 칩 실장 영역을 설명하기 위해 기판의 상부면을 나타낸 평면도이다. 본 실시예에 따른 기판은 도 3a에 나타낸 기판과 대부분의 구성이 동일하다. 다만, 기판의 상부면 및 하부면에 형성된 칩 실장 영역의 구성만이 다르므로, 여기서는 칩 실장 영역에 대해서만 설명하기로 한다.4 is a plan view illustrating a top surface of a substrate in order to describe a chip mounting region of a double-sided mounting substrate according to another exemplary embodiment of the present disclosure. The substrate according to the present embodiment has the same configuration as most of the substrate shown in Fig. 3A. However, since only the configurations of the chip mounting regions formed on the upper and lower surfaces of the substrate are different, only the chip mounting regions will be described herein.

도 4를 참조하면, 본 실시예에 따른 양면 실장형 기판은 칩 실장 영역(413)에 실장되는 칩이 와이어 본딩이 아닌 플립 칩 본딩에 의해 실장되도록 구성되어 있다. 즉, 칩 실장 영역(413)은 복수 개의 기판 패드(417)들이 형성되어 있고 기판 패드(417)들과 전기적으로 대응되도록 칩이 탑재되는 칩 실장부(415)와, 칩 실장부(415)의 외측에 형성되는 더미(Dummy)부(416)를 포함하고, 더미부(416)에 기판의 상부면(411)과 하부면을 관통하는 밀봉 수지 주입용 개구부(450)가 구비되는 것을 특징으로 한다. Referring to FIG. 4, the double-sided mounting substrate according to the present exemplary embodiment is configured such that the chip mounted in the chip mounting region 413 is mounted by flip chip bonding instead of wire bonding. That is, the chip mounting area 413 includes a chip mounting part 415 on which a plurality of substrate pads 417 are formed and on which the chip is mounted so as to electrically correspond to the substrate pads 417 and the chip mounting part 415. The dummy part 416 is formed on the outside, and the dummy part 416 is provided with a sealing resin injection opening 450 penetrating the upper surface 411 and the lower surface of the substrate. .

도 5a 내지 도 5d는 본 발명에 따른 양면 실장형 기판을 이용하는 멀티 칩 패키지의 제조방법을 설명하기 위해 개략적으로 도식화한 단면도이다. 여기서, 도 5a 내지 도 5d에 나타난 기판은 본 실시예에 따른 멀티 칩 패키지의 제조방법에 대한 설명의 편의성을 위해 개략적으로 나타내어졌다.5A to 5D are schematic cross-sectional views illustrating a method of manufacturing a multichip package using a double-sided mounting substrate according to the present invention. Here, the substrates shown in FIGS. 5A to 5D are schematically shown for convenience of description of the manufacturing method of the multi-chip package according to the present embodiment.

도 5a를 참조하면, 본 실시예에 따른 멀티 칩 패키지의 제조방법은 먼저, 양면에 칩이 실장되는 양면 실장형 기판(510)을 준비한다. 이때, 기판(510)은 상부면(511) 및 하부면(512)에 각각 구비된 칩 실장 영역에 상부면(511)에서 하부면(512)을 관통하는 밀봉 수지 주입용 개구부(550)가 구비된 것으로서, 도 3a에 나타낸 양면 실장형 기판(도 3a의 310)과 동일한 구성 및 구조를 갖는다. Referring to FIG. 5A, in the method of manufacturing a multi-chip package according to the present embodiment, first, a double-sided mounting substrate 510 having a chip mounted on both surfaces thereof is prepared. At this time, the substrate 510 is provided with a sealing resin injection opening 550 penetrating the lower surface 512 from the upper surface 511 to the chip mounting regions provided on the upper surface 511 and the lower surface 512, respectively. It has the same structure and structure as the double-sided mounting substrate (310 in FIG. 3A) shown in FIG. 3A.

다음으로, 도 5b에 나타낸 바와 같이 기판(510)의 상부면(511) 및 하부면(512)에 형성된 칩 실장 영역에 칩(520)을 각각 실장한다. 이는 예컨대, 칩 실장 영역의 칩 탑재부에 소정의 접착제를 사용하여 칩(520)을 각각 부착시킨 다음, 칩(520)의 본딩 패드(521)들과 기판(510)의 기판 패드(도시 되지 않음)들을 본딩 와이어(540)로 연결한다. 한편, 본 실시예에서는 칩(520)과 기판(510)을 전기적으로 연결할 시 와이어 본딩기술을 이용하였으나, 플립 칩 본딩기술을 이용하여도 무관하다. 다만, 플립 칩 본딩기술을 이용하는 경우 칩 실장 영역은 도 4에 나타낸 바와 같이 칩 실장부(도 4의 415)와 더미부(도 4의 416)를 포함하는 것이 바람직하다. 또한, 기판(510)의 어느 한 면에 구비된 칩 실장 영역에는 와이어 본딩기술을 이용하여 칩(520)과 기판(510)을 전기적으로 연결하고, 기판(510)의 다른 면에 형 성된 칩 실장 영역에는 플립 칩 본딩기술을 이용하여 칩(520)과 기판(510)을 전기적으로 연결할 수도 있다. 이때, 기판(510)의 일면 또는 양면에 실장되는 칩(520)은 싱글(Single) 칩 또는 싱글 칩이 복수 개가 적층된 적층(Stack) 칩 구조를 가질 수 있다. Next, as illustrated in FIG. 5B, the chips 520 are mounted in chip mounting regions formed on the upper surface 511 and the lower surface 512 of the substrate 510, respectively. This is, for example, by attaching the chips 520 to the chip mounting portion of the chip mounting area using a predetermined adhesive, respectively, and then bonding pads 521 of the chip 520 and substrate pads of the substrate 510 (not shown). To the bonding wires 540. Meanwhile, in the present embodiment, a wire bonding technique is used when the chip 520 and the substrate 510 are electrically connected. However, flip chip bonding may be used. However, when the flip chip bonding technique is used, the chip mounting region preferably includes the chip mounting portion 415 of FIG. 4 and the dummy portion 416 of FIG. 4, as shown in FIG. 4. In addition, the chip mounting region provided on one side of the substrate 510 is electrically connected to the chip 520 and the substrate 510 by using wire bonding technology, and the chip mounting formed on the other side of the substrate 510. The chip 520 and the substrate 510 may be electrically connected to each other by using a flip chip bonding technique. In this case, the chip 520 mounted on one surface or both surfaces of the substrate 510 may have a stack chip structure in which a single chip or a plurality of single chips are stacked.

다음으로, 칩 실장 영역을 밀봉 수지로 밀봉(Encapsulation)한다. 이는 예컨대, 도 5c에 나타낸 바와 같이 금형을 사용하여 시행할 수 있다. 즉, 상부 금형(561)과 하부 금형(562) 사이에 칩(510)이 실장된 기판(510)을 위치시키고, 금형에 구비된 게이트를 통해 기판(510)의 상부면(511)에 위치한 칩 실장 영역으로 밀봉 수지(551)를 공급시킨다. 이때, 사용되는 밀봉 수지(551)로는 예컨대 에폭시 몰딩 컴파운드(Epoxy Molding Compound)를 사용하는 것이 바람직하다. 이후, 칩 실장 영역으로 공급된 밀봉 수지(551)가 기판(510)의 상부면(511) 뿐만 아니라 기판(510)에 구비된 밀봉 수지 주입용 개구부(550)를 통해 하부면(512)으로도 공급된 후 경화된다. 따라서, 본 실시예에서는 한 번의 밀봉 공정을 통해 기판(510)의 상부면(511) 및 하부면(512)에 각각 구비된 칩 실장 영역을 동시에 밀봉시킨다. 이때, 개구부(550)는 도 5d에 나타낸 바와 같이 밀봉부(530) 내에 위치하게 된다.Next, the chip mounting area is encapsulated with a sealing resin. This can be done, for example, using a mold as shown in FIG. 5C. That is, the chip 510 is mounted between the upper mold 561 and the lower mold 562, and the chip is disposed on the upper surface 511 of the substrate 510 through a gate provided in the mold. The sealing resin 551 is supplied to the mounting area. At this time, it is preferable to use an epoxy molding compound (Epoxy Molding Compound) as the sealing resin 551 to be used. Subsequently, the sealing resin 551 supplied to the chip mounting region is not only connected to the upper surface 511 of the substrate 510 but also to the lower surface 512 through the sealing resin injection opening 550 provided in the substrate 510. It is cured after being fed. Therefore, in the present exemplary embodiment, the chip mounting regions of the upper and lower surfaces 511 and 512 of the substrate 510 are simultaneously sealed through one sealing process. At this time, the opening 550 is located in the seal 530 as shown in FIG. 5D.

다음으로, 도 5d를 참조하면 기판(510)의 하부면(512)에 위치한 주변 영역에 형성되어 있는 접속 패드들 상에 외부 기기와 접속되는 외부 단자를 형성한다. 외부 단자는 일반적으로 널리 사용되고 있는 납(Pb)-주석(Sn) 합금 재질의 솔더 볼(Solder Ball)이고, 솔더 볼은 스크린 프린팅(Screen Printing) 방법 등을 이용하여 형성할 수 있다.Next, referring to FIG. 5D, external terminals connected to external devices are formed on the connection pads formed in the peripheral area of the lower surface 512 of the substrate 510. The external terminal is a solder ball made of a lead (Pb) -tin (Sn) alloy material, which is widely used, and the solder ball may be formed using a screen printing method or the like.

한편, 본 발명은 상기한 실시예들에 한정되지 않으며, 본 발명이 속한 기술적 분야에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다. 예를 들어, 본 발명에 따른 양면 실장형 기판은 다수 개가 스트립 형태로 연결되어 제조될 수 있으며, 본 발명에 따른 멀티 칩 패키지의 제조방법은 양면 실장형 기판을 사용하여 제조되는 모든 반도체 패키지에 적용될 수 있다. 특히, 멀티 칩 패키지가 다수 개가 적층된 멀티 스택 패키지에도 적용될 수 있다.On the other hand, the present invention is not limited to the above embodiments, it is obvious that many modifications are possible by those skilled in the art in the technical field to which the present invention belongs. For example, a plurality of double-sided mounting boards according to the present invention may be manufactured by connecting a plurality of strips, and the manufacturing method of the multi-chip package according to the present invention may be applied to all semiconductor packages manufactured using the double-sided mounting boards. Can be. In particular, the multi-chip package may be applied to a multi-stack package in which a plurality of multi-chip packages are stacked.

이상에서 살펴본 바와 같이, 본 발명에 따른 양면 실장형 기판은 칩이 실장되고 밀봉 수지에 의해 밀봉되는 칩 실장 영역에 상부면에서 하부면을 관통하는 밀봉 수지 주입용 개구부를 구비한다. 따라서, 본 발명은 기판의 주변 영역에 형성되는 접속 패드들의 형성위치에 영향을 미치지 않을 뿐만 아니라, 칩 실장 영역의 밀봉 후에는 밀봉부 내에 위치되므로 외관상으로도 보기가 좋다.As described above, the double-sided mounting substrate according to the present invention includes an opening for sealing resin injection through the lower surface of the chip mounting region in which the chip is mounted and sealed by the sealing resin. Therefore, the present invention not only affects the formation position of the connection pads formed in the peripheral area of the substrate, but also looks good in appearance since it is located in the sealing part after sealing of the chip mounting area.

그리고, 본 발명에 따른 멀티 칩 패키지 제조방법은 본 발명에 따른 양면 실장형 기판을 이용한다. 따라서, 본 발명은 한 번의 밀봉 공정으로도 기판의 양면에 각각 위치한 칩 실장 영역을 동시에 밀봉할 수 있음으로써, 밀봉 공정 시 기판의 휨(Warpage) 현상이 발생되지 않는다. 이에, 제품의 불량률이 줄어들고, 패키지의 제조시 소모되는 공정 시간 및 공정비가 절감된다.In addition, the multi-chip package manufacturing method according to the present invention uses a double-sided mounting substrate according to the present invention. Therefore, the present invention can simultaneously seal the chip mounting regions located on both sides of the substrate even in one sealing process, so that warpage of the substrate does not occur during the sealing process. As a result, the defect rate of the product is reduced, and the process time and the process cost consumed in manufacturing the package are reduced.

Claims (12)

상부면과 상기 상부면에 반대면인 하부면을 갖고, 상기 상부면 및 상기 하부면에 각각 적어도 하나 이상의 칩이 실장되는 양면 실장형 기판에 있어서,In a double-sided mounting substrate having a top surface and a bottom surface opposite to the top surface, wherein at least one chip is mounted on the top surface and the bottom surface, respectively, 상기 상부면 및 상기 하부면의 중앙에 각각 위치되어 적어도 하나 이상의 칩이 실장되고 밀봉 수지에 의해 밀봉되는 칩 실장 영역과, A chip mounting region positioned at the center of the upper surface and the lower surface, respectively, in which at least one chip is mounted and sealed by a sealing resin; 상기 상부면 및 상기 하부면의 상기 칩 실장 영역 주변에 위치되어 외부 기기와 접속하기 위한 외부 단자가 형성되는 접속 패드들을 구비한 주변 영역을 포함하고, A peripheral area having connection pads positioned around the chip mounting area of the upper surface and the lower surface to form external terminals for connecting to an external device, 상기 칩 실장 영역에는 상기 상부면에서 상기 하부면을 관통하는 적어도 하나 이상의 밀봉 수지 주입용 개구부가 구비되는 것을 특징으로 하는 양면 실장형 기판.And at least one or more sealing resin injection openings are formed in the chip mounting region and penetrate the lower surface from the upper surface. 제1항에 있어서, 상기 개구부의 형상은 상기 기판의 일면에서 볼 때 슬릿(Slit), 원(Circle), 사각, 및 삼각을 포함하는 그룹에서 선택된 어느 하나의 형상인 것을 특징으로 하는 양면 실장형 기판. The double-sided mounting type of claim 1, wherein the opening has a shape selected from the group consisting of slit, circle, square, and triangle when viewed from one side of the substrate. Board. 제1항에 있어서, 상기 칩 실장 영역은 상기 칩이 탑재되는 칩 탑재부와, 상기 칩 탑재부의 외측에 형성되고 상기 칩의 본딩 패드들과 대응되는 복수 개의 기판 패드들이 형성된 본딩부를 포함하는 것을 특징으로 하는 양면 실장형 기판.The chip mounting area of claim 1, wherein the chip mounting area includes a chip mounting part on which the chip is mounted, and a bonding part on which a plurality of substrate pads are formed on the outside of the chip mounting part and correspond to bonding pads of the chip. Double-sided mounting board. 제3항에 있어서, 상기 밀봉 수지 주입용 개구부는 상기 본딩부에 형성되는 것을 특징으로 하는 양면 실장형 기판.The double-sided mounting substrate according to claim 3, wherein the opening for sealing resin injection is formed in the bonding portion. 제1항에 있어서, 상기 칩 실장 영역은 상기 칩이 탑재되고 상기 칩의 본딩 패드들과 대응되는 복수 개의 기판 패드들이 형성된 칩 실장부와, 상기 칩 실장부의 외측에 형성되는 더미(Dummy)부를 포함하는 것을 특징으로 하는 양면 실장형 기판.The chip mounting area of claim 1, wherein the chip mounting area includes a chip mounting part in which the chip is mounted and a plurality of substrate pads corresponding to the bonding pads of the chip, and a dummy part formed outside the chip mounting part. A double-sided mounting substrate, characterized in that. 제5항에 있어서, 상기 밀봉 수지 주입용 개구부는 상기 더미부에 형성되는 것을 특징으로 하는 양면 실장형 기판.6. The double-sided mounting substrate according to claim 5, wherein the opening for sealing resin injection is formed in the dummy portion. (a)제1항에 기재된 양면 실장형 기판을 준비하는 단계;(a) preparing a double-sided mounting substrate according to claim 1; (b)상기 기판의 칩 실장 영역에 적어도 하나 이상의 칩을 실장하는 단계; 및(b) mounting at least one chip in a chip mounting area of the substrate; And (c)상기 칩 실장 영역을 밀봉 수지로 밀봉(Encapsulation)하는 단계를 포함하고, (c) encapsulating the chip mounting region with a sealing resin, 상기 (c)단계에서는 상기 칩 실장 영역으로 상기 밀봉 수지가 공급되고, 상기 밀봉 수지가 상기 기판에 구비된 밀봉 수지 주입용 개구부를 통해 상기 상부면 및 상기 하부면으로 동시에 공급됨에 따라 상기 상부면 및 상기 하부면에 위치한 상기 칩 실장 영역이 한꺼번에 밀봉되고, 상기 개구부가 상기 밀봉부 내에 위치되 는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.In the step (c), the sealing resin is supplied to the chip mounting area, and the sealing resin is simultaneously supplied to the upper surface and the lower surface through the sealing resin injection opening provided in the substrate, so that the upper surface and And the chip mounting region located on the bottom surface is sealed at a time, and the opening is located in the seal. 제7항에 있어서, 상기 (b)단계에서 상기 칩은 상기 기판에 플립 칩 본딩되는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.The method of claim 7, wherein in the step (b), the chip is flip chip bonded to the substrate. 제7항에 있어서, 상기 (b)단계에서 상기 칩은 상기 기판과 본딩 와이어로 연결되는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.The method of claim 7, wherein in the step (b), the chip is connected to the substrate by a bonding wire. 제7항에 있어서, 상기 (b)단계에서는 어느 하나의 상기 칩 실장 영역에는 와이어 본딩기술을 이용하여 상기 칩과 상기 기판을 전기적으로 연결하고, 다른 하나의 상기 칩 실장영역에는 플립 칩 본딩기술을 이용하여 상기 칩과 상기 기판을 전기적으로 연결하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.The method of claim 7, wherein in step (b), the chip and the substrate are electrically connected to one of the chip mounting regions using a wire bonding technique, and a flip chip bonding technique is applied to the other chip mounting region. The chip and the method of manufacturing a multi-chip package, characterized in that for electrically connecting the substrate. 제7항에 있어서, 상기 (b)단계에서는 싱글 칩 또는 적층 칩 구조를 갖는 상기 칩을 실장하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.The method of claim 7, wherein in the step (b), the chip having a single chip or a stacked chip structure is mounted. 제7항에 있어서, 상기 주변 영역에 형성된 접속 패드들 상에 외부 단자를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.The method of claim 7, further comprising forming external terminals on the connection pads formed in the peripheral area.
KR1020050074258A 2005-08-12 2005-08-12 Two sided mount type substrate having window for encapsulating and method for manufacturing a multi-chip package using the same KR20070019359A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050074258A KR20070019359A (en) 2005-08-12 2005-08-12 Two sided mount type substrate having window for encapsulating and method for manufacturing a multi-chip package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050074258A KR20070019359A (en) 2005-08-12 2005-08-12 Two sided mount type substrate having window for encapsulating and method for manufacturing a multi-chip package using the same

Publications (1)

Publication Number Publication Date
KR20070019359A true KR20070019359A (en) 2007-02-15

Family

ID=43652430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074258A KR20070019359A (en) 2005-08-12 2005-08-12 Two sided mount type substrate having window for encapsulating and method for manufacturing a multi-chip package using the same

Country Status (1)

Country Link
KR (1) KR20070019359A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679928B2 (en) 2008-07-04 2010-03-16 Samsung Electro-Mechanics Co., Ltd. System-in-package module and mobile terminal having the same
WO2019194517A1 (en) * 2018-04-04 2019-10-10 엘지이노텍 주식회사 Printed circuit board and printed circuit board strip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679928B2 (en) 2008-07-04 2010-03-16 Samsung Electro-Mechanics Co., Ltd. System-in-package module and mobile terminal having the same
WO2019194517A1 (en) * 2018-04-04 2019-10-10 엘지이노텍 주식회사 Printed circuit board and printed circuit board strip
US11039536B2 (en) 2018-04-04 2021-06-15 Lg Innotek Co., Ltd. Printed circuit board and printed circuit board strip

Similar Documents

Publication Publication Date Title
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
US5854512A (en) High density leaded ball-grid array package
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US6972214B2 (en) Method for fabricating a semiconductor package with multi layered leadframe
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
KR100430861B1 (en) Wiring substrate, semiconductor device and package stack semiconductor device
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US5849608A (en) Semiconductor chip package
US20030015782A1 (en) Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture
US20050173788A1 (en) Semiconductor package having wire bonded die and multi layer metal bumps
JP2012104790A (en) Semiconductor device
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR100521279B1 (en) Stack Chip Package
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
KR19990085107A (en) Semiconductor chip package and manufacturing method
KR20070019359A (en) Two sided mount type substrate having window for encapsulating and method for manufacturing a multi-chip package using the same
KR20010063236A (en) Stack package and manufacturing method thereof
US20050239237A1 (en) Method for producing a BGA chip module and BGA chip module
JP4038021B2 (en) Manufacturing method of semiconductor device
KR100650049B1 (en) Assembly-stacked package using multichip module
KR19980043249A (en) Chip Scale Package with Grooved Printed Circuit Board
KR100247641B1 (en) Package and method of manufacturing the same
KR100907730B1 (en) Semiconductor package and manufacturing method thereof
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid