KR20060027653A - Printed circuit board having contact area for wire bonding inspection - Google Patents

Printed circuit board having contact area for wire bonding inspection Download PDF

Info

Publication number
KR20060027653A
KR20060027653A KR1020040076537A KR20040076537A KR20060027653A KR 20060027653 A KR20060027653 A KR 20060027653A KR 1020040076537 A KR1020040076537 A KR 1020040076537A KR 20040076537 A KR20040076537 A KR 20040076537A KR 20060027653 A KR20060027653 A KR 20060027653A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
wire bonding
wire
front surface
Prior art date
Application number
KR1020040076537A
Other languages
Korean (ko)
Inventor
김상우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040076537A priority Critical patent/KR20060027653A/en
Publication of KR20060027653A publication Critical patent/KR20060027653A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 와이어 본딩 검사 영역을 구비한 단일층 인쇄회로기판에 관한 것이다. 종래의 단일층 인쇄회로기판에서 와이어 본딩의 정상 유무를 확인할 수 없는 문제점을 해결하기 위하여, 본 발명에 따른 인쇄회로기판은 와이어 본딩 검사 영역을 구비하는 것이 특징이다. 인쇄회로기판은 앞면과, 집적회로 칩이 부착되는 뒷면을 포함하며, 앞면과 뒷면을 관통하고 집적회로 칩의 칩 패드를 노출시키는 홈을 포함한다. 인쇄회로기판의 앞면에는 본딩 와이어에 접속되는 와이어 패드들과 솔더 볼이 형성되는 볼 랜드들이 형성된다. 와이어 본딩 검사 영역은 인쇄회로기판 앞면의 특정 지점에 형성되어 와이어 패드들과 전기적으로 연결되며, 와이어 본딩 설비와 전기적 접촉을 통하여 와이어 본딩의 정상 유무를 검사할 수 있도록 한다.The present invention relates to a single layer printed circuit board having a wire bonding inspection region. In order to solve the problem that wire bonding in the conventional single-layer printed circuit board can not be confirmed, the printed circuit board according to the present invention is characterized by having a wire bonding inspection area. The printed circuit board includes a front side and a back side to which the integrated circuit chip is attached, and includes a groove penetrating the front side and the rear side and exposing the chip pad of the integrated circuit chip. On the front surface of the printed circuit board, wire pads connected to the bonding wires and ball lands on which solder balls are formed are formed. The wire bonding inspection region is formed at a specific point on the front surface of the printed circuit board to be electrically connected to the wire pads, and to check whether the wire bonding is normal through electrical contact with the wire bonding facility.

반도체 패키지, 단일층 인쇄회로기판, 와이어 본딩 검사Semiconductor package, single layer printed circuit board, wire bonding inspection

Description

와이어 본딩 검사 영역을 구비한 단일층 인쇄회로기판 {printed circuit board having contact area for wire bonding inspection}Printed circuit board having contact area for wire bonding inspection

도 1은 본 발명의 실시예에 따른 인쇄회로기판의 앞면 구조를 나타내는 도시한 평면도이다.1 is a plan view illustrating a front structure of a printed circuit board according to an exemplary embodiment of the present invention.

도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도 3은 도 2에 도시된 인쇄회로기판을 사용하여 제조한 반도체 패키지의 구조를 나타내는 단면도이다.3 is a cross-sectional view illustrating a structure of a semiconductor package manufactured using the printed circuit board shown in FIG. 2.

도 4는 본 발명의 실시예에 따른 인쇄회로기판의 스트립 구조를 나타내는 평면도이다.4 is a plan view illustrating a strip structure of a printed circuit board according to an exemplary embodiment of the present invention.

<도면에 사용된 참조 번호의 설명><Description of Reference Number Used in Drawing>

10: 인쇄회로기판(printed circuit board; PCB)10: printed circuit board (PCB)

11, 12: 인쇄회로기판의 앞면(front side), 뒷면(rear side)11, 12: front side and rear side of the printed circuit board

13: 홈(window)13: home

14: 와이어 패드(wire pad)14: wire pad

15: 볼 랜드(ball land)15: ball land

16: 배선 패턴(circuit pattern)16: circuit pattern

20: 반도체 패키지(semiconductor package) 20: semiconductor package                 

21: 집적회로 칩(integrated circuit chip; IC chip)21: integrated circuit chip (IC chip)

22: 본딩 와이어(bonding wire)22: bonding wire

23: 보호 수지(encapsulating resin)23: encapsulating resin

24: 솔더 볼(solder ball)24: solder ball

30: 인쇄회로기판 스트립(PCB strip)30: PCB strip

31: 보호막(protective layer)31: protective layer

32: 와이어 본딩 검사 영역(contact area for wire bonding inspection)32: contact area for wire bonding inspection

본 발명은 인쇄회로기판에 관한 것으로서, 보다 구체적으로는 와이어 본딩 검사 영역을 구비한 단일층 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a single layer printed circuit board having a wire bonding inspection region.

반도체 집적회로 칩은 웨이퍼에서 분리된 후 다양한 형태의 패키지로 조립되어 제품화된다. 패키지 조립에서는 통상적으로 집적회로 칩을 부착하여 고정하고 집적회로 칩과 외부 시스템의 전기적 연결 경로를 제공하기 위하여 기판이 사용된다. 최근에는 기판 없이 웨이퍼 상태에서 칩 위에 직접 패키지 조립이 진행되는 웨이퍼 레벨 패키지도 소개되어 있지만, 대부분의 보편적인 패키지는 패키지 기판으로서 리드프레임(lead frame) 또는 인쇄회로기판을 사용한다.Semiconductor integrated circuit chips are separated from the wafer and then assembled into various types of packages and commercialized. In package assembly, a substrate is typically used to attach and secure an integrated circuit chip and to provide an electrical connection path between the integrated circuit chip and an external system. Recently, wafer-level packages have been introduced, in which package assembly is directly performed on a chip in a wafer state without a substrate, but most common packages use lead frames or printed circuit boards as package substrates.

이 중에서 특히 인쇄회로기판을 사용하는 패키지는 리드프레임을 사용하는 것에 비하여 솔더 볼과 같은 패키지 단자를 인쇄회로기판의 표면에 2차원적으로 배 치할 수 있는 장점이 있다. 따라서 패키지 조립에서 인쇄회로기판의 사용이 점점 증가하고 있는 추세에 있는데, 그 중의 하나가 단일층 인쇄회로기판이다.Among them, a package using a printed circuit board, in particular, has a merit that a package terminal such as solder balls can be two-dimensionally disposed on the surface of a printed circuit board, compared to using a lead frame. As a result, the use of printed circuit boards in package assembly is increasing. One of them is a single layer printed circuit board.

단일층 인쇄회로기판은 다층 인쇄회로기판과 달리 배선 패턴이 인쇄회로기판의 한 층, 한쪽 표면에만 형성된다. 이러한 단일층 인쇄회로기판을 사용하는 패키지 구조에 있어서, 집적회로 칩은 배선 패턴이 형성되어 있지 않은 면을 통하여 인쇄회로기판에 부착되고, 배선 패턴이 형성되어 있는 반대쪽 면과는 인쇄회로기판에 형성된 홈을 통하여 와이어 본딩된다. 따라서, 본딩 와이어가 접속되는 와이어 패드와 솔더 볼이 형성되는 볼 랜드가 인쇄회로기판의 한쪽 면에 형성될 수 있다.Unlike a multilayer printed circuit board, a single layer printed circuit board has a wiring pattern formed on only one layer and one surface of the printed circuit board. In a package structure using such a single layer printed circuit board, the integrated circuit chip is attached to the printed circuit board through a surface on which the wiring pattern is not formed, and formed on the printed circuit board on the opposite side where the wiring pattern is formed. Wire bonding through the grooves. Thus, a ball pad to which a solder pad is formed and a wire pad to which a bonding wire is connected may be formed on one side of the printed circuit board.

그런데, 이러한 단일층 인쇄회로기판에서는 와이어 본딩이 정상적으로 이루어졌는지 확인할 수 있는 방법이 없는 실정이다. 일반적으로 와이어 본딩 설비는 와이어 본딩의 정상 유무를 검사할 수 있는 기능을 가지고 있다. 즉, 와이어 본딩이 완료되면 와이어 본딩 설비에서 와이어에 미세 전류를 인가하여 이를 측정함으로써 와이어 본딩이 정상적으로 이루어졌는지 검사한다. 칩 패드 표면의 오염, 설비 파라미터의 설정 오류, 본딩 캐필러리(capillary) 및 본딩 와이어와 같은 원부자재의 결함 등에 의하여 와이어 본딩이 정상적으로 이루어지지 않는 경우가 종종 있기 때문이다.However, in such a single layer printed circuit board, there is no way to check whether wire bonding is normally performed. In general, wire bonding facilities have a function of inspecting whether wire bonding is normal. In other words, when the wire bonding is completed, the wire bonding equipment applies a fine current to the wire and measures the wire to check whether the wire bonding is normally performed. This is because wire bonding is not normally performed due to contamination of the chip pad surface, setting parameters of the equipment, defects in raw materials such as bonding capillary and bonding wire, and the like.

따라서, 와이어에 검사 전류를 인가하려면 설비의 검사 장치가 접촉할 수 있는 영역이 인쇄회로기판에 마련되어 있어야 하는데, 단일층 인쇄회로기판은 그러한 영역이 없기 때문에 설비를 이용한 와이어 본딩 검사가 이루어지지 못하고 작업자의 육안 검사에 의존하는 실정이다.Therefore, in order to apply the inspection current to the wire, an area in which the inspection device of the facility can be contacted must be provided on the printed circuit board. Since the single layer printed circuit board does not have such an area, the wire bonding inspection using the facility cannot be performed and the operator The situation depends on visual inspection.

본 발명은 상기한 종래 기술에서의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 와이어 본딩 설비를 통하여 와이어 본딩이 정상적으로 이루어졌는지 검사할 수 있는 단일층 인쇄회로기판을 제공하기 위한 것이다.The present invention is to solve the above problems in the prior art, an object of the present invention is to provide a single layer printed circuit board that can check whether the wire bonding is normally made through a wire bonding facility.

이러한 목적을 달성하기 위하여, 본 발명은 와이어 본딩 검사 영역을 구비하는 단일층 인쇄회로기판을 제공한다.In order to achieve this object, the present invention provides a single layer printed circuit board having a wire bonding inspection region.

본 발명에 따른 인쇄회로기판은, 앞면, 집적회로 칩이 부착되는 뒷면, 상기 앞면과 뒷면을 관통하며 상기 집적회로 칩의 칩 패드를 노출시키는 홈, 상기 앞면에 형성되며 본딩 와이어에 접속되는 다수의 와이어 패드들, 상기 앞면에 형성되며 솔더 볼이 형성되는 다수의 볼 랜드들을 포함하여 이루어진다.The printed circuit board according to the present invention includes a front surface, a back surface to which an integrated circuit chip is attached, a groove penetrating the front surface and a back surface to expose a chip pad of the integrated circuit chip, and formed on the front surface and connected to a bonding wire. Wire pads are formed on the front surface and include a plurality of ball lands on which solder balls are formed.

특히, 본 발명에 따른 인쇄회로기판은, 상기 앞면의 특정 지점에 형성되어 상기 와이어 패드들과 전기적으로 연결되며, 와이어 본딩 설비와 전기적 접촉을 통하여 와이어 본딩의 정상 유무를 검사할 수 있는 와이어 본딩 검사 영역을 구비하는 것이 특징이다.In particular, the printed circuit board according to the present invention is formed at a specific point of the front surface and is electrically connected to the wire pads, the wire bonding inspection that can check the normal presence of wire bonding through electrical contact with the wire bonding equipment. It is characterized by having an area.

본 발명에 따른 인쇄회로기판은, 상기 와이어 패드와 상기 볼 랜드를 제외하고 상기 앞면 전체를 덮는 보호막을 더 포함할 수 있으며, 상기 와이어 본딩 검사 영역은 상기 보호막이 제거되어 형성될 수 있다.The printed circuit board according to the present invention may further include a protective film covering the entire front surface except for the wire pad and the ball land, and the wire bonding inspection region may be formed by removing the protective film.

본 발명에 따른 인쇄회로기판은 동일한 구조가 반복 형성되어 스트립 형태를 이루는 것이 바람직하다. In the printed circuit board according to the present invention, it is preferable that the same structure is repeatedly formed to form a strip.                     

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다.In describing the embodiments, descriptions of technical contents which are well known in the technical field to which the present invention belongs and are not directly related to the present invention will be omitted. This is to more clearly communicate without obscure the subject matter of the present invention by omitting unnecessary description.

마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.For the same reason, some components in the accompanying drawings are exaggerated, omitted, or schematically illustrated, and the size of each component does not entirely reflect the actual size. The same or corresponding components in each drawing are given the same reference numerals.

실시예Example

도 1은 본 발명의 실시예에 따른 인쇄회로기판의 앞면 구조를 나타내는 도시한 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단한 단면도이다.1 is a plan view illustrating a front structure of a printed circuit board according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도 1과 도 2를 참조하면, 인쇄회로기판(10)은 앞면(11)과 뒷면(12)을 포함하고 있으며, 또한 중앙을 따라 길게 형성되며 앞면(11)과 뒷면(12)을 관통한 홈(13)을 포함하고 있다. 인쇄회로기판(10)의 앞면(11)에는 홈(13)의 양쪽 가장자리를 따라 다수의 와이어 패드(14)들이 규칙적으로 배열되어 있고, 또한 앞면(11) 전체에 걸쳐 다수의 볼 랜드(15)들이 규칙적으로 형성되어 있다. 이와 같이 본 발명에 적용되는 인쇄회로기판(10)은 와이어 패드(14)와 볼 랜드(15), 즉 배선 패턴(16)이 앞면(11)에만 형성된 단일층 인쇄회로기판이다. 와이어 패드(14)와 볼 랜드(15) 사 이에도 양자를 연결하는 배선 패턴이 형성되지만, 도면이 복잡해지는 것을 피하기 위하여 도시를 생략하였다.1 and 2, the printed circuit board 10 includes a front face 11 and a rear face 12, and is formed to extend along a center and penetrates the front face 11 and the rear face 12. It includes (13). The front face 11 of the printed circuit board 10 is regularly arranged with a plurality of wire pads 14 along both edges of the groove 13, and also the plurality of ball lands 15 throughout the front face 11. Are regularly formed. As described above, the printed circuit board 10 applied to the present invention is a single layer printed circuit board in which the wire pad 14 and the ball land 15, that is, the wiring pattern 16 are formed only on the front surface 11. Although a wiring pattern for connecting both is formed between the wire pad 14 and the ball land 15, the illustration is omitted to avoid the complexity of the drawings.

이러한 구성의 단일층 인쇄회로기판(10)을 사용하여 제조한 반도체 패키지(20)의 구조가 도 3에 도시되어 있다.The structure of the semiconductor package 20 manufactured using the single layer printed circuit board 10 having such a configuration is shown in FIG.

도 3을 참조하면, 인쇄회로기판(10)의 뒷면(12)에는 집적회로 칩(21)이 부착되고, 앞면(11)에는 패키지 단자인 다수의 솔더 볼(24)들이 형성된다. 집적회로 칩(21)은 칩 패드(도시되지 않음)들이 형성된 활성면이 인쇄회로기판(10)의 뒷면과 접하도록 접착제(도시되지 않음)를 통하여 부착된다. 이 때, 집적회로 칩(21)의 칩 패드들은 인쇄회로기판(10)의 홈(13)을 통하여 외부로 노출된다. 따라서, 본딩 와이어(22)는 홈(13)을 통하여 칩 패드와 인쇄회로기판(10) 앞면(11)의 와이어 패드(14)를 상호 연결할 수 있다. 인쇄회로기판(10)의 홈(13) 내부와 그 주변에는 보호 수지(23)가 도포되어 본딩 와이어(22)를 고정하고 외부 환경으로부터 보호한다.Referring to FIG. 3, an integrated circuit chip 21 is attached to the rear surface 12 of the printed circuit board 10, and a plurality of solder balls 24 serving as package terminals are formed on the front surface 11. The integrated circuit chip 21 is attached through an adhesive (not shown) so that the active surface on which the chip pads (not shown) are formed is in contact with the rear surface of the printed circuit board 10. At this time, the chip pads of the integrated circuit chip 21 are exposed to the outside through the groove 13 of the printed circuit board 10. Therefore, the bonding wire 22 may interconnect the chip pad and the wire pad 14 of the front surface 11 of the printed circuit board 10 through the groove 13. A protective resin 23 is applied to the inside and the periphery of the groove 13 of the printed circuit board 10 to fix the bonding wire 22 and protect it from the external environment.

이상 설명한 반도체 패키지(20)는 개별적으로 제조되는 것이 아니라, 다수의 패키지들이 일괄적으로 제조되는 것이 보통이다. 따라서, 인쇄회로기판(10) 역시 일괄적인 제조가 가능하도록 스트립(strip) 형태를 가지는 것이 일반적이다. 스트립 형태의 인쇄회로기판(30)이 도 4에 도시되어 있다.The semiconductor packages 20 described above are not manufactured individually, but a plurality of packages are usually manufactured in a batch. Therefore, the printed circuit board 10 also generally has a strip shape to enable batch manufacturing. The printed circuit board 30 in the form of a strip is shown in FIG.

도 4를 참조하면, 인쇄회로기판 스트립(30)은 전술한 인쇄회로기판(10)의 구조가 격자형으로 반복 형성되어 있는 구성을 가진다. 즉, 도 4에서는 종횡으로 3개씩 모두 9개의 단위 인쇄회로기판(10)이 매트릭스(matrix) 형태로 배열된 후, 이러한 것들이 다시 일정한 간격을 따라 일렬로 배치된 형태를 예시하고 있다. 그러나, 이러한 형태는 하나의 예에 불과하며, 본 발명이 이러한 형태에 한정되는 것은 아니다. 또한, 도 4에서 각각의 단위 인쇄회로기판(10)은 도 1과 도 2에 도시된 것과 동일한 구조를 가지므로 도면이 복잡해지는 것을 피하기 위하여 상세 구조를 도시하지 않았다. 한편, 인쇄회로기판 스트립(30)의 표면은 와이어 패드(도 1의 14)와 볼 랜드(도 1의 15)을 제외하고 모두 보호막(31)으로 덮여 있다. 보호막(31)은 예컨대 포토 솔더 레지스트(photo solder resist; PSR)와 같은 물질이다.Referring to FIG. 4, the printed circuit board strip 30 has a configuration in which the above-described structure of the printed circuit board 10 is repeatedly formed in a lattice shape. That is, in FIG. 4, after nine unit printed circuit boards 10 are arranged in a matrix form, the units are arranged in a row at regular intervals. However, this form is only one example, and the present invention is not limited to this form. In addition, in FIG. 4, each unit printed circuit board 10 has the same structure as that shown in FIGS. 1 and 2, and thus the detailed structure of the unit printed circuit board 10 is not shown. On the other hand, the surface of the printed circuit board strip 30 is covered with the protective film 31, except for the wire pad (14 in FIG. 1) and the ball land (15 in FIG. 1). The protective film 31 is, for example, a material such as a photo solder resist (PSR).

인쇄회로기판 스트립(30)은 와이어 본딩 검사 영역(32)을 구비하고 있는 것이 특징이다. 와이어 본딩 검사 영역(32)은 보호막(31)이 부분적으로 제거된 것으로, 배선 패턴 중의 일부가 노출되거나 배선 패턴과 연결된 도전성 영역이다. 따라서, 와이어 패드(도 1의 14)에 접속되는 본딩 와이어(도 3의 22)와 전기적으로 연결될 수 있다. 와이어 본딩 검사 영역(32)은 와이어 본딩 설비의 검사 장치(도시되지 않음)가 접촉할 수 있는 영역을 제공하므로, 인쇄회로기판 스트립(30)의 앞면에 형성하는 것이 바람직하다. 와이어 본딩 검사 영역(32)은 도 4에 예시된 바와 같이 인쇄회로기판 스트립(30)의 한쪽 가장자리를 따라 일정한 간격으로 형성될 수 있지만, 그 위치가 특정 지점에 제한되는 것은 아니다.The printed circuit board strip 30 is characterized by having a wire bonding inspection region 32. The wire bonding test region 32 is a conductive region in which the protective film 31 is partially removed, and a portion of the wiring pattern is exposed or connected to the wiring pattern. Thus, it may be electrically connected to the bonding wire 22 of FIG. 3 connected to the wire pad 14 of FIG. 1. Since the wire bonding inspection region 32 provides an area where the inspection apparatus (not shown) of the wire bonding facility can contact, it is preferably formed on the front surface of the printed circuit board strip 30. The wire bonding inspection region 32 may be formed at regular intervals along one edge of the printed circuit board strip 30 as illustrated in FIG. 4, but the position is not limited to a specific point.

이상 설명한 바와 같이, 본 발명에 따른 인쇄회로기판은 와이어 본딩 검사 영역을 구비하고 있으므로 와이어 본딩 설비를 통하여 전기적 접촉이 가능하여 와이어 본딩이 정상적으로 이루어졌는지 용이하게 검사할 수 있는 장점이 있다. 따라서, 비정상적인 와이어 본딩에 따른 제품 불량을 미연에 방지하여 수율 향상과 제 품 신뢰도 향상에 기여할 수 있다.As described above, since the printed circuit board according to the present invention includes a wire bonding inspection region, electrical contact is possible through the wire bonding facility, and thus, there is an advantage of easily inspecting whether the wire bonding is normally performed. Therefore, it is possible to prevent product defects due to abnormal wire bonding in advance, thereby contributing to improvement of yield and product reliability.

본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.In the present specification and drawings, preferred embodiments of the present invention have been disclosed, and although specific terms have been used, these are merely used in a general sense to easily explain the technical contents of the present invention and to help the understanding of the present invention. It is not intended to limit the scope. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.

Claims (3)

앞면, 집적회로 칩이 부착되는 뒷면, 상기 앞면과 뒷면을 관통하며 상기 집적회로 칩의 칩 패드를 노출시키는 홈, 상기 앞면에 형성되며 본딩 와이어에 접속되는 다수의 와이어 패드들, 상기 앞면에 형성되며 솔더 볼이 형성되는 다수의 볼 랜드들을 포함하는 인쇄회로기판에 있어서,A front surface, a back surface to which an integrated circuit chip is attached, a groove penetrating the front surface and a back surface to expose a chip pad of the integrated circuit chip, a plurality of wire pads formed on the front surface and connected to a bonding wire, and formed on the front surface In a printed circuit board comprising a plurality of ball lands on which solder balls are formed, 상기 앞면의 특정 지점에 형성되어 상기 와이어 패드들과 전기적으로 연결되며, 와이어 본딩 설비와 전기적 접촉을 통하여 와이어 본딩의 정상 유무를 검사할 수 있는 와이어 본딩 검사 영역을 구비하는 것을 특징으로 하는 인쇄회로기판.A printed circuit board formed at a specific point on the front surface and electrically connected to the wire pads and having a wire bonding inspection region capable of inspecting whether wire bonding is normal through electrical contact with a wire bonding facility; . 제1 항에 있어서, 상기 와이어 패드와 상기 볼 랜드를 제외하고 상기 앞면 전체를 덮는 보호막을 더 포함하며, 상기 와이어 본딩 검사 영역은 상기 보호막이 제거되어 형성되는 것을 특징으로 하는 인쇄회로기판.The printed circuit board of claim 1, further comprising a passivation layer covering the entire front surface except for the wire pad and the ball land, wherein the wire bonding inspection region is formed by removing the passivation layer. 제1 항 또는 제2 항에 있어서, 동일한 구조가 반복 형성되어 스트립 형태를 이루는 것을 특징으로 하는 인쇄회로기판.The printed circuit board according to claim 1 or 2, wherein the same structure is repeatedly formed to form a strip.
KR1020040076537A 2004-09-23 2004-09-23 Printed circuit board having contact area for wire bonding inspection KR20060027653A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040076537A KR20060027653A (en) 2004-09-23 2004-09-23 Printed circuit board having contact area for wire bonding inspection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040076537A KR20060027653A (en) 2004-09-23 2004-09-23 Printed circuit board having contact area for wire bonding inspection

Publications (1)

Publication Number Publication Date
KR20060027653A true KR20060027653A (en) 2006-03-28

Family

ID=37138630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040076537A KR20060027653A (en) 2004-09-23 2004-09-23 Printed circuit board having contact area for wire bonding inspection

Country Status (1)

Country Link
KR (1) KR20060027653A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480554B1 (en) * 2008-06-04 2015-01-08 엘지이노텍 주식회사 Pcb assembly
KR101510379B1 (en) * 2008-02-29 2015-04-06 엘지이노텍 주식회사 Printed circuit board assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510379B1 (en) * 2008-02-29 2015-04-06 엘지이노텍 주식회사 Printed circuit board assembly
KR101480554B1 (en) * 2008-06-04 2015-01-08 엘지이노텍 주식회사 Pcb assembly

Similar Documents

Publication Publication Date Title
JP3772066B2 (en) Semiconductor device
US5824569A (en) Semiconductor device having ball-bonded pads
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US8791492B2 (en) Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same
KR100472286B1 (en) Semiconductor chip package that adhesive tape is attached on the bonding wire
KR100236633B1 (en) Printed circuit strip sturucture and making method of semiconductor package using the same
JP3999720B2 (en) Semiconductor device and manufacturing method thereof
US7002241B1 (en) Packaging of semiconductor device with a non-opaque cover
JP2005322921A (en) Flip-chip semiconductor package for testing bumps and method of fabricating same
JP2995552B2 (en) Chip size semiconductor package and method of manufacturing the same
US20040245651A1 (en) Semiconductor device and method for fabricating the same
US7238962B2 (en) Semiconductor chip with test pads and tape carrier package using the same
EP1212791A1 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
JP4970994B2 (en) Semiconductor package
US8871532B2 (en) Method of manufacturing semiconductor device
KR20060027653A (en) Printed circuit board having contact area for wire bonding inspection
JP4498336B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2003229533A (en) Semiconductor device and method for manufacturing same
US6772510B1 (en) Mapable tape apply for LOC and BOC packages
JP3923944B2 (en) Semiconductor device
KR100871386B1 (en) Semicodnuctor package and method of manufacturing the same
KR20070079654A (en) Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same
JPH01187846A (en) Semiconductor device
JP3538179B2 (en) Semiconductor device
JPH03293739A (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid