JP4498336B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents
Semiconductor device and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4498336B2 JP4498336B2 JP2006280833A JP2006280833A JP4498336B2 JP 4498336 B2 JP4498336 B2 JP 4498336B2 JP 2006280833 A JP2006280833 A JP 2006280833A JP 2006280833 A JP2006280833 A JP 2006280833A JP 4498336 B2 JP4498336 B2 JP 4498336B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- conductor
- pad
- protective film
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73209—Bump and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73217—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、チップサイズパッケージを用い、マルチチップ化した半導体装置および半導体装置の製造方法に関するものである。 The present invention relates to a multi-chip semiconductor device using a chip size package and a method for manufacturing the semiconductor device.
近年の電子機器の小型化に伴い,半導体装置を実装する際,高密度実装を可能にするさまざまな方法が検討されている。そのなかで,半導体装置の小型化と,複数の部品実装の高密度化を進める方法がある。半導体装置の小型化については,ICチップを内蔵する半導体パッケージの小型化が検討され,ICチップとほぼ同一のサイズをもつチップサイズパッケージ(以下,CSPと略す)と称する半導体パッケージがある。複数の部品実装の高密度化については,複数のICチップやその他の部品を単一のモジュールあるいはパッケージに内蔵した,マルチチップモジュール(以下,MCMと略す)あるいはマルチチップパッケージ(以下,MCPと略す)がある。 With the recent miniaturization of electronic devices, various methods enabling high-density mounting are being studied when mounting semiconductor devices. Among these methods, there are methods for reducing the size of semiconductor devices and increasing the density of mounting multiple components. As for miniaturization of semiconductor devices, miniaturization of semiconductor packages incorporating IC chips has been studied, and there is a semiconductor package called a chip size package (hereinafter abbreviated as CSP) having substantially the same size as the IC chip. For increasing the density of mounting of multiple components, a multichip module (hereinafter abbreviated as MCM) or a multichip package (hereinafter abbreviated as MCP) in which a plurality of IC chips and other components are built in a single module or package. )
従来のCSPの構造の一例を図17に示す。ICチップ1上にはアルミ電極パッド2が形成されている。アルミ電極パッド2は,ICチップ1の内部集積回路と電気的に接続されている。アルミ電極パッド2に接続して,その上には,柱状の導体である銅ポスト5が形成されている。樹脂30は,上記導体およびICチップ1の少なくとも集積回路形成面を封止している。
An example of the structure of a conventional CSP is shown in FIG. An
銅ポスト5上および,樹脂30上の所定位置には,表面に金,スズ等のメッキが施された再配線パターン6が間隔をおいて複数形成されている。再配線パターン6上には,外部接続端子用のハンダボール7が形成されている。アルミ電極パッド2,銅ポスト5,再配線パターン6,ハンダボール7は電気的に接続されている。これにより,ICチップ1の内部集積回路は外部基板と電気的に接続可能となっている。このようにして,ICチップ1とほぼ同一サイズのパッケージを構成している。
A plurality of rewiring patterns 6 whose surfaces are plated with gold, tin or the like are formed at predetermined positions on the copper posts 5 and the
しかしながら,上記のCSPの中でも,特にインターポーザーと称する中間基板を内蔵しないCSPは,その外形サイズと構造から複数のICチップを内蔵できず,MCP化するのが困難であった。そのため,実装基板上の複数の半導体パッケージを電気的に配線する場合,配線長が長くなり,高密度実装のみならず最終的な電子機器の高速化という点においても障害になっていた。 However, among the CSPs described above, a CSP that does not incorporate an intermediate substrate, particularly called an interposer, cannot incorporate a plurality of IC chips due to its external size and structure, and it has been difficult to make an MCP. For this reason, when a plurality of semiconductor packages on a mounting board are electrically wired, the wiring length becomes long, which is an obstacle not only in high-density mounting but also in speeding up the final electronic equipment.
一方,インターポーザーを内蔵する半導体パッケージにおいては,複数のICチップをインターポーザー上に実装可能であるが,パッケージサイズがICチップより大きくなり,さらにインターポーザーを内蔵するためパッケージのコストが高価になるという問題があった。 On the other hand, in a semiconductor package with a built-in interposer, a plurality of IC chips can be mounted on the interposer, but the package size is larger than that of the IC chip, and the package cost is high due to the built-in interposer. There was a problem.
本発明は,このような問題に鑑みてなされたもので,その目的とするところは,インターポーザーを内蔵しないCSPにおいてMCP化が可能な半導体装置および半導体装置の製造方法を提供することにある。 The present invention has been made in view of such problems, and an object of the present invention is to provide a semiconductor device capable of being MCPed in a CSP without a built-in interposer and a method for manufacturing the semiconductor device.
上記課題を解決するために,本発明のある観点によれば,第1のパッドが形成された主表面を有する第1のICチップと、第1のパッドの一部を露出するように第1のICチップの主表面を覆う第1の保護膜と、第2のパッドが形成された第1面と第1面と対向する第2面とを有し第2面が第1の保護膜と対向するように第1の保護膜上に設けられる第2のICチップと、第2のパッドの一部を露出するように第2のICチップの第1面を覆う第2の保護膜と、第2のパッド及び第2の保護膜上に設けられ第2のパッドと電気的に接続される導体と、導体上に設けられ導体と電気的に接続される柱状導体と、柱状導体の一端を露出するように第1及び第2の保護膜と導体と第2のICチップの側面とを覆う樹脂と、樹脂から露出した柱状導体の一端に設けられた第1の外部端子と、第1のパッド及び第1の保護膜上に設けられ第1のパッドと電気的に接続される第2の導体と、一端が樹脂から露出するように第2の導体上に設けられ導体と電気的に接続される第2の柱状導体と、樹脂から露出した第2の柱状導体の一端に設けられた第2の外部端子とを備えた半導体装置が提供される。 In order to solve the above-described problem, according to one aspect of the present invention, a first IC chip having a main surface on which a first pad is formed and a first part so as to expose a part of the first pad. A first protective film covering the main surface of the IC chip, a first surface on which a second pad is formed, and a second surface opposite to the first surface, the second surface being the first protective film A second IC chip provided on the first protective film so as to oppose, a second protective film covering the first surface of the second IC chip so as to expose a part of the second pad, A conductor provided on the second pad and the second protective film and electrically connected to the second pad; a columnar conductor provided on the conductor and electrically connected to the conductor; and one end of the columnar conductor A resin covering the first and second protective films, the conductor, and the side surface of the second IC chip so as to be exposed, and a columnar conductor exposed from the resin A first external terminal provided at one end, a second conductor provided on the first pad and the first protective film and electrically connected to the first pad, and one end exposed from the resin A semiconductor device comprising: a second columnar conductor provided on the second conductor and electrically connected to the conductor; and a second external terminal provided at one end of the second columnar conductor exposed from the resin. Is provided.
上記課題を解決するために,本発明の別の観点によれば,パッドが形成された主表面を有する第1のICチップと、パッドの一部を露出するように第1のICチップの主表面を覆う保護膜と、パッド及び保護膜上に設けられパッドと電気的に接続される導体と、導体上に設けられ導体と電気的に接続される柱状導体と、導体上に設けられる第2のICチップと、柱状導体の一端を露出するように保護膜と導体と第2のICチップとを覆う樹脂と、樹脂から露出した柱状導体の一端に設けられた第1の外部端子と、第2のICチップは第2のパッドが形成された第1面と導体に対向する第2面を有し、第2のパッドの一部を露出するように第2のICチップの第1面を覆う第2の保護膜と、第2のパッド及び第2の保護膜上に設けられ第2のパッドと電気的に接続される第2の導体と、一端が樹脂から露出するように第2の導体上に設けられ導体と電気的に接続される第2の柱状導体と、樹脂から露出した第2の柱状導体の一端に設けられた第2の外部端子とを備えたことを特徴とする半導体装置が提供される。 In order to solve the above problems, according to another aspect of the present invention, a first IC chip having a main surface on which a pad is formed and a main part of the first IC chip so as to expose a part of the pad. A protective film covering the surface; a pad; a conductor provided on the protective film and electrically connected to the pad; a columnar conductor provided on the conductor and electrically connected to the conductor; and a second provided on the conductor An IC chip, a resin covering the protective film, the conductor, and the second IC chip so as to expose one end of the columnar conductor, a first external terminal provided at one end of the columnar conductor exposed from the resin, The second IC chip has a first surface on which a second pad is formed and a second surface facing the conductor, and the first surface of the second IC chip is exposed so that a part of the second pad is exposed. A second protective film covering the second pad and the second pad provided on the second pad and the second protective film; A second conductor that is electrically connected to the conductor, a second columnar conductor that is provided on the second conductor so that one end is exposed from the resin, and is electrically connected to the conductor, and a second conductor that is exposed from the resin And a second external terminal provided at one end of each of the two columnar conductors.
上記課題を解決するために,本発明の別の観点によれば、第1のパッドが形成された主表面を有する第1のICチップと、第1のパッドの一部を露出するように第1のICチップの主表面を覆う第1の保護膜と、第2のパッドが形成された第1面と第1面と対向する第2面とを有し第2面が第1の保護膜と対向するように第1の保護膜上に設けられる第2のICチップと、第2のパッドの一部を露出するように第2のICチップの第1面を覆う第2の保護膜と、第1及び第2のパッド及び第1及び第2の保護膜上に設けられ第1及び第2のパッドと電気的に接続される導体と、第1のICチップの主表面上に形成された導体上に設けられ導体と電気的に接続される第1の柱状導体と、第2のICチップの主表面上に形成された導体上に設けられ導体と電気的に接続される第2の柱状導体と、第1及び第2の柱状導体の一端を露出するように第1及び第2の保護膜と導体と第2のICチップの側面とを覆う樹脂と、樹脂から露出した第1の柱状導体の一端に設けられた第1の外部端子と、樹脂から露出した第2の柱状導体の一端に設けられた第2の外部端子とを備えたことを特徴とする半導体装置が提供される。 In order to solve the above-described problem, according to another aspect of the present invention, a first IC chip having a main surface on which a first pad is formed and a first IC chip so that a part of the first pad is exposed. A first protective film that covers the main surface of one IC chip; a first surface on which a second pad is formed; and a second surface that faces the first surface. The second surface is the first protective film. A second IC chip provided on the first protective film so as to oppose to the second protective film, and a second protective film covering the first surface of the second IC chip so as to expose a part of the second pad A conductor provided on the first and second pads and the first and second protective films and electrically connected to the first and second pads; and formed on the main surface of the first IC chip. A first columnar conductor provided on the first conductor and electrically connected to the conductor; and a conductor provided on the main surface of the second IC chip. A second columnar conductor that is electrically connected to the conductor, and first and second protective films, a conductor, and a side surface of the second IC chip so as to expose one end of the first and second columnar conductors. A resin for covering, a first external terminal provided at one end of the first columnar conductor exposed from the resin, and a second external terminal provided at one end of the second columnar conductor exposed from the resin. A semiconductor device is provided.
上記課題を解決するために,本発明の別の観点によれば、第1のパッドが形成された主表面を有する第1のICチップと、第1のパッドの一部を露出するように第1のICチップの主表面を覆う保護膜と、第2のパッドが形成された第1面と第1面と対向する第2面とを有し第2面が第1のICチップの主表面と対向するように主表面上に形成され第2のパッドの一部を除き第1面及び第2面が保護膜に覆われている第2のICチップと、第1及び第2のパッド及び保護膜上に設けられ第1及び第2のパッドと電気的に接続される導体と、第2のICチップ上の導体上に設けられ導体と電気的に接続される第1の柱状導体と、第1のICチップ上の導体上に設けられ導体と電気的に接続される第2の柱状導体と、第1及び第2の柱状導体の一端を露出するように保護膜と導体とを覆う樹脂と、樹脂から露出した第1の柱状導体の一端に設けられた第1の外部端子と、樹脂から露出した第2の柱状導体の一端に設けられた第2の外部端子とを備えた半導体装置が提供される。 In order to solve the above-described problem, according to another aspect of the present invention, a first IC chip having a main surface on which a first pad is formed and a first IC chip so that a part of the first pad is exposed. A protective film covering the main surface of one IC chip, a first surface on which a second pad is formed, and a second surface facing the first surface, the second surface being the main surface of the first IC chip A second IC chip which is formed on the main surface so as to face the first surface and the first surface and the second surface are covered with a protective film except for a part of the second pad, and the first and second pads, A conductor provided on the protective film and electrically connected to the first and second pads; a first columnar conductor provided on the conductor on the second IC chip and electrically connected to the conductor; A second columnar conductor provided on a conductor on the first IC chip and electrically connected to the conductor; and one of the first and second columnar conductors A resin covering the protective film and the conductor so as to expose, a first external terminal provided at one end of the first columnar conductor exposed from the resin, and an end of the second columnar conductor exposed from the resin There is provided a semiconductor device including the second external terminal.
上記課題を解決するために,本発明の別の観点によれば、第1のパッドが形成された主表面を有する第1のICチップと、第1のパッド上に設けられパッドと電気的に接続される第1の柱状導体と、第2のパッドが形成された第1面と第1面に対向する第2面とを有し第2面が第1のICチップの主表面と対向するように第1のICチップの主表面上に設けられる第2のICチップと、第2のパッド上に設けられパッドと電気的に接続される第2の柱状導体と、第1及び第2の柱状導体の一端を露出するように第1のICチップの主表面と第2のICチップの第1面及び側面とを覆う樹脂と、樹脂から露出した第1の柱状導体の一端に設けられる第1の外部端子と、樹脂から露出した第2の柱状導体の一端に設けられる第2の外部端子とを備えたことを特徴とする半導体装置が提供される。 In order to solve the above problems, according to another aspect of the present invention, a first IC chip having a main surface on which a first pad is formed, and a pad provided on the first pad and electrically connected to the pad. The first columnar conductor to be connected, the first surface on which the second pad is formed, and the second surface facing the first surface, the second surface facing the main surface of the first IC chip. The second IC chip provided on the main surface of the first IC chip, the second columnar conductor provided on the second pad and electrically connected to the pad, the first and second A resin covering the main surface of the first IC chip and the first surface and the side surface of the second IC chip so as to expose one end of the columnar conductor, and a first provided on one end of the first columnar conductor exposed from the resin. 1 external terminals and a second external terminal provided at one end of the second columnar conductor exposed from the resin. The semiconductor device is provided, characterized in that the.
上記課題を解決するために,本発明の別の観点によれば、表面に形成された第1の電極パッドと、第1の電極パッドの一部を露出するように表面に設けられる第1の保護膜と、第1の電極パッド上及び第1の保護膜の一部上に設けられる第1の導体と、導体上に設けられる第1の柱状電極と、第1の柱状電極の先端に設けられる第1の外部端子と、外部端子を除き第1の保護膜と第1の導体と第1の柱状電極の側面とを覆う第1の樹脂とを備えた第1のICチップを準備する工程と、第2及び第3の電極パッドが形成された表面を有する第2のICチップを準備する工程と、第2及び第3の電極パッドの一部を露出するように第2のICチップの表面に第2の保護膜を設ける工程と、第2の電極パッド上及び第2の保護膜の一部上に第2の導体を設ける工程と、第3の電極パッド上及び第2の保護膜の一部上に第3の導体を設ける工程と、第1の外部端子が第2の導体と接触するように第1のICチップを第2のICチップ上に設ける工程と、第3の導体上に第2の柱状電極を設ける工程と、第2の柱状電極の先端に第2の外部端子を設ける工程と、第2の外部端子を除き第1のICチップと第2の導体と第2の保護膜とを樹脂で第2の樹脂で覆う工程とを備えたことを特徴とする半導体装置の製造方法が提供される。 In order to solve the above problems, according to another aspect of the present invention, a first electrode pad formed on the surface and a first electrode provided on the surface so as to expose a part of the first electrode pad are exposed. A protective film, a first conductor provided on the first electrode pad and a part of the first protective film, a first columnar electrode provided on the conductor, and provided at the tip of the first columnar electrode Preparing a first IC chip comprising: a first external terminal, and a first resin that covers the first protective film, the first conductor, and the side surface of the first columnar electrode except for the external terminal And preparing a second IC chip having a surface on which the second and third electrode pads are formed; and exposing the second IC chip so as to expose a part of the second and third electrode pads. A step of providing a second protective film on the surface, and a second conductive film on the second electrode pad and a part of the second protective film. A step of providing a third conductor on the third electrode pad and a part of the second protective film, and a first IC so that the first external terminal is in contact with the second conductor. A step of providing the chip on the second IC chip, a step of providing the second columnar electrode on the third conductor, a step of providing the second external terminal at the tip of the second columnar electrode, There is provided a method for manufacturing a semiconductor device, comprising: a step of covering a first IC chip, a second conductor, and a second protective film with a second resin except for external terminals.
以上,詳細に説明したように本発明によれば,インターポーザーを内蔵しないCSPにおいてMCP化が可能な半導体装置および半導体装置の製造方法を提供できる。 As described above in detail, according to the present invention, it is possible to provide a semiconductor device and a method for manufacturing the semiconductor device that can be made MCP in a CSP that does not incorporate an interposer.
以下に添付図面を参照しながら,本発明の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the present specification and drawings, components having substantially the same functional configuration are denoted by the same reference numerals, and redundant description is omitted.
図1は本発明の第1の実施の形態を示す構造断面図である。支持基板となるICチップ101上に別のICチップ111がダイボンディングされてパッケージに内蔵されている。支持基板となるICチップ101とパッケージのサイズは同等である。
FIG. 1 is a structural cross-sectional view showing a first embodiment of the present invention. Another
ICチップ101上にはパッド102と,2層の表面保護膜103,104が形成されている。パッド102はICチップ101の内部集積回路と電気的に接続されている。表面保護膜103および104は,集積回路の表面保護のためのものであり,パッド102上に開口部を有する。さらに,パッド102に接続し表面保護膜104上に導体105,導体105に接続して柱状の導体106,導体106上に接続材料107が形成されている。
A
導体105,106によりパッド102からパッケージの外部端子へ電気的に接続でき,接続材料107により,パッケージを外部基板(図示せず)に接続できる。すなわち,一連の接続されたパッド102,導体105,106,接続材料107により,ICチップ101の内部集積回路と外部基板とを電気的に接続できる。
The
表面保護膜104上には,ダイボンディング材料108を介してICチップ111がダイボンディングされている。ICチップ111は,支持基板となるICチップ101とは別のチップであり,ICチップ101より小さく,かつ同一パッケージに内蔵できる程薄く研削されている。
An
ICチップ111上にはパッド112と,2層の表面保護膜113,114が形成されている。パッド112はICチップ111の内部集積回路と電気的に接続されている。表面保護膜113および114は,集積回路の表面保護のためのものであり,パッド112上に開口部を有する。さらに,パッド112に接続し表面保護膜114上に導体115,導体115に接続して柱状の導体116,導体116上に接続材料117が形成されている。そして,樹脂130は全てのICチップの少なくとも集積回路形成面を封止している。
A
導体115,116によりパッド112からパッケージの外部端子へ電気的に接続でき,接続材料117により,パッケージを外部基板へ接続できる。すなわち,一連の接続されたパッド112,導体115,116,接続材料117により,ICチップ111の内部集積回路とパッケージの外部基板とを電気的に接続できる。
The
表面保護膜103,104および113,114は,それぞれICチップ101および111の表面保護膜である。ここでは表面保護膜103および113はシリコン酸化膜もしくはシリコン窒化膜とし,表面保護膜104および114はポリイミドなどの高分子樹脂からなる膜とする。これらの表面保護膜は単層構成でもよいが複合層構成にすることにより,ICチップ上の導体形成やダイボンディングなどの加工の影響,およびパッケージを基板へ接続した後の熱応力の影響から集積回路をより保護できる。
The surface
導体105,115は,それぞれパッド102と導体106,パッド112と導体116を結ぶ導体配線である。ここではチタンおよび銅からなる複合層構成の金属材料によるものとする。この場合,チタン層はパッドや表面保護膜との密着性や拡散防止機能のために形成され,銅層は主として電気的な接続材料としての機能のために形成する。無論,単層構成でもよいし材料構成を問うものではない。複合層構成の場合の材料構成例については,クロム−銅,クロム−金,ニッケル−銅,ニッケル−金,チタン/タングステン−銅,チタン/タングステン−金等さまざまなものが考えられる。
The
導体106,116は,それぞれ導体105,115からパッケージ外部へ電気的接続を施すための導体で,少なくも樹脂130よりその一部が露出している必要がある。材料としては電気抵抗の低い材料が好ましく銅,金,アルミニウムなどが挙げられる。
The
なお,図1では支持基板となるICチップ以外の内蔵ICチップは,ICチップ111の1つしか示していないが,複数のICチップであってもよい。この点は,以下に述べる実施の形態についても同様である。ここで,支持基板となるICチップ101をロジック系チップとし,内蔵されるICチップ111をメモリ系チップとすれば,ロジック系とメモリ系の混載が可能となる。またICチップの組み合わせは上記に限定されるものではなく,メモリ系の半導体素子同士,ロジック系半導体素子同士でも可能である。
In FIG. 1, only one
図8は,図1に示した構造の半導体パッケージを実装基板に実装した図である。ICチップ101,111を内蔵した半導体装置100が,実装基板150に実装基板上配線151により実装されている。なお,図8では半導体装置100の上下は図1とは逆になっている。半導体装置100を実装基板150に実装することにより,ICチップ101,111が実装基板上配線151に電気的に接続される。半導体装置100単体の状態ではICチップ101,111間は電気的には直接接続されていないが,実装基板150に実装した状態では実装基板上配線151を介して,ICチップ101とICチップ111は接続されている。
FIG. 8 is a diagram in which the semiconductor package having the structure shown in FIG. 1 is mounted on a mounting substrate. The semiconductor device 100 incorporating the IC chips 101 and 111 is mounted on the mounting
以下に,図9を参照しながら,ICチップ101にICチップ111を搭載する方法を説明する。まず,ICチップ101においては,パッド102,表面保護膜103,104,導体105,106が形成された状態,ICチップ111においては,パッド112,表面保護膜113,114,導体115,116が形成された状態のものを準備する。ここで,ICチップ101は既にダイシングされ個片化されたものでもダイシング前のウエハ状態でもかまわない。
Hereinafter, a method of mounting the
ICチップ101へICチップ111をダイボンディングする際,ICチップ101が個片化されたICチップの場合は,図9(1)に示すように,個片化されたICチップ199を個片化されたICチップ191上にダイボンディング材料108でボンディングすることになる。ICチップ101がダイシング前のウエハ状態であれば図9(2)に示すように,個片化されたICチップ199をウエハ181上にダイボンディング材料108でボンディングすることになる。
When the
半導体パッケージには可能限界までの小型化が要求されるので,ICチップ101とICチップ111は可能な限り薄く並行にダイボンディングされることが望まれる。したがって,ダイボンディング材料108は薄くかつ均一な厚さが得られるものが好ましい。ダイボンディング材料108は,銀を主材料とする導電性ペーストや液状ポリイミド,シート状接着剤などさまざまなものが考えられる。
Since the semiconductor package is required to be miniaturized to the limit possible, it is desired that the
個片化されたICチップを支持基板となるICチップへ搭載する場合は,これら2つのICチップに傷が生じるなどの心配がない。一方,個片化されたICチップを個片化される前のウエハ状態のICへ搭載する場合は,以後の工程をウエハ単位で一括処理できるので製造が容易になるという利点がある。 When the separated IC chip is mounted on the IC chip as the support substrate, there is no concern that the two IC chips are damaged. On the other hand, when an individualized IC chip is mounted on an IC in a wafer state before being separated into individual pieces, there is an advantage that the subsequent processes can be collectively processed in units of wafers, thereby facilitating manufacturing.
次に,図10を参照しながら,半導体パッケージの外部へ電気的接続を施すための柱状の導体106および116において,パッケージの同一表面に導体を露出させる方法について述べる。前述したICチップ101にICチップ111を搭載すると,その上に形成されている導体106および116は,一般に図10に示すように高さが不揃いとなる。柱状の導体106および116の形成は,厚膜レジストでパターンを形成しメッキにより行うか,既存の微細な柱状部品を接着・固定することにより行われる。しかし,ICチップ101にICチップ111を搭載した時に導体106および116の最上面が同一表面に均一に露出するように,上記の導体形成時に導体106および116の高さをあらかじめ調整するのは困難である。
Next, a method of exposing the conductors on the same surface of the package in the
よって,ICチップ101にICチップ111を搭載し,導体106および116の高さが不揃いの状態で,両者の最上面より高い面1001まで樹脂130により封止する。次に,樹脂130を1002の面まで研磨もしくはエッチングする。この時,導体106および116も同時に研磨もしくはエッチングする。これにより,各IC上に形成された柱状の導体106および116を,パッケージの同一表面に露出することができる。
Therefore, the
次に,本発明で提供するMCP化された半導体装置の電気的試験方法について説明する。これには,半導体装置の状態により2つの方法が考えられる。1つは,MCP化された半導体装置が個片化された状態であり,その個片化された1つのパッケージ毎に試験する方法である。もう1つの方法は,支持基板となるICがウエハの状態であり,かつ内蔵されるICチップが搭載され樹脂封止され柱状導体が露出した時点で試験する方法である。 Next, an electrical test method for an MCP semiconductor device provided in the present invention will be described. There are two methods for this depending on the state of the semiconductor device. One is a state in which an MCP semiconductor device is singulated, and a test is performed for each singulated package. The other method is a test method in which an IC serving as a support substrate is in a wafer state, and a built-in IC chip is mounted, resin-sealed, and a columnar conductor is exposed.
前者の試験方法は,個別に試験を行うことができるので,確実に試験が行われ,不良品については判明した時点で良品と分別可能である。後者の試験方法は,いわゆるブロービング方式が応用可能で,前者の試験方法と比較すると特別な試験用ソケットなどの特殊な治具を準備する必要がない。いずれにしても,内蔵される各ICを個々に試験した後組み合わせるだけではなく,MCP化された半導体装置で電気的試験を行うことにより,内蔵される複数のIC間の電気的接続,および組み合わせて初めて確認可能な機能の試験が可能になる。 Since the former test method can be tested individually, the test is performed reliably, and defective products can be separated from non-defective products when they are identified. The latter test method can be applied to the so-called blowing method, and it is not necessary to prepare a special jig such as a special test socket as compared with the former test method. In any case, it is not only combined after individually testing each built-in IC, but by conducting an electrical test on the MCP-made semiconductor device, the electrical connection and combination between a plurality of built-in ICs It is possible to test functions that can be confirmed for the first time.
以上より,本実施の形態によれば,以下に述べる多数の効果が得られる。インターポーザーを使用することなく,複数のICチップを内蔵できるMCPであり,かつそのパッケージサイズは内蔵されるICチップの中で最大のものと同サイズでよいため,実装基板上に高密度実装が可能になる。また,複数のICチップが半導体パッケージに内蔵され,全て樹脂封止されているので,パッケージ外部に別のICチップを装着したものに比較して耐湿性等における信頼性が高い。複数のICチップを同時に実装できるので,実装基板に対する実装加工工程が少なくなりコストが低減できる。実装基板に1つのMCPを実装することにより,内蔵された複数のICチップを同時に電気的に接続することができる。 As described above, according to the present embodiment, a number of effects described below can be obtained. Since it is an MCP that can incorporate multiple IC chips without using an interposer, and the package size may be the same as the largest IC chip built-in, high-density mounting on the mounting board is possible. It becomes possible. In addition, since a plurality of IC chips are built in the semiconductor package and all are sealed with resin, reliability in moisture resistance and the like is higher than that in which another IC chip is mounted outside the package. Since a plurality of IC chips can be mounted at the same time, the number of mounting processes for the mounting substrate is reduced, and the cost can be reduced. By mounting one MCP on the mounting substrate, a plurality of built-in IC chips can be electrically connected simultaneously.
また,支持基板となるICが個片化された状態の場合は,個片化されたICチップ上に別の個片化されたICチップを搭載するので,個片化される前に隣接していたICチップに傷をつけるなどの不具合がなくなる。支持基板となるICがウエハ状態の場合は,ウエハ上に複数の個片化されたICチップを搭載し,以後の工程となる樹脂封止および導体露出,端子処理をウエハ単位で一括処理できるので,製造が容易になる。 In addition, when the IC as the support substrate is separated, another IC chip is mounted on the separated IC chip, so that the adjacent IC chip is separated before being separated. This eliminates problems such as scratching the IC chip. When the IC as the support substrate is in a wafer state, a plurality of individual IC chips can be mounted on the wafer, and the subsequent steps of resin sealing, conductor exposure, and terminal processing can be performed in batch units. , Manufacturing becomes easier.
支持基板となるIC上に複数の個片化されたICチップを搭載し,樹脂封止後
各IC上に形成された柱状の導体を樹脂とともに研磨しあるいはエッチングすることにより,容易に半導体パッケージの同一表面に柱状の導体を均一に露出させることができる。
A plurality of individual IC chips are mounted on an IC serving as a support substrate, and after sealing the resin, the columnar conductor formed on each IC is polished or etched together with the resin, so that the semiconductor package can be easily formed. Columnar conductors can be uniformly exposed on the same surface.
1つの半導体パッケージに複数のICチップが内蔵された状態で電気的検査を行う試験方法を採用することにより,確実に試験が行われるとともに不良品についてはその時点で良品と分別することが可能である。支持基板となるICがウエハの状態であり,他の個片化されたICチップを搭載し,樹脂封止し,支持基板となるICを個片化する前に電気的検査を行う試験方法の場合は,いわゆるブロービング方式が応用可能で前者の試験方法と比較して特別に試験用ソケットなど特殊な治具の準備を必要としない。MCP化された半導体装置で電気的試験を行うことにより,内蔵される複数のIC間の電気的接続,および組み合わせて初めて確認可能な機能の試験が可能になる。 By adopting a test method that conducts electrical inspection with multiple IC chips built into a single semiconductor package, it is possible to ensure that the test is performed and that defective products can be separated from non-defective products at that time. is there. A test method in which an IC serving as a support substrate is in a wafer state, and another IC chip is mounted, resin-sealed, and an electrical inspection is performed before the IC serving as a support substrate is separated. In this case, the so-called blowing method can be applied, and special jigs such as test sockets are not required compared to the former test method. By performing an electrical test on a semiconductor device that has been made into an MCP, it is possible to test electrical functions between a plurality of built-in ICs and functions that can be confirmed only in combination.
図2は,本発明の第2の実施の形態を示す構造断面図である。本実施の形態では,導体105の1つが導体205に代替されている。導体205はICチップ111のダイボンディング領域まで延長され,その上にICチップ111がダイボンディング材料208によりボンディングされている。ダイボンディング材料208は導電性を有する。
FIG. 2 is a structural cross-sectional view showing a second embodiment of the present invention. In the present embodiment, one of the
このような構造により,ICチップ111の裏面は,接続材料107およびICチップ101の内部集積回路と,ダイボンディング材料208,導体205を介して電気的に接続されている。よって,図2で示す半導体装置を実装基板に接続すると,接続材料107,導体205,ダイボンディング材料208を介してICチップ111の裏面電位を固定できる。
With such a structure, the back surface of the
本実施の形態によれば,第1の実施の形態の効果に加えて,半導体パッケージに内蔵されるICチップの裏面電位を固定することができ,半導体装置の安定した機能が得られる。 According to the present embodiment, in addition to the effects of the first embodiment, the back surface potential of the IC chip incorporated in the semiconductor package can be fixed, and a stable function of the semiconductor device can be obtained.
図3は,本発明の第3の実施の形態を示す構造断面図である。本実施の形態では,第1の実施の形態における導体105および115に代わり,導体305および315が設けられ,そして新たにICチップ111の側面に絶縁材料309が設けられている。導体305および315は延長され絶縁材料309の表面を介して接続されている。
FIG. 3 is a structural cross-sectional view showing a third embodiment of the present invention. In the present embodiment,
導体305および315が接続されたことにより,支持基板となるICチップ101と内蔵されるICチップ111がパッケージ内部で電気的に接続される。また,ICチップ101上に複数のICチップをダイボンディングする場合,それらのICチップにも導体305および315と同様の導体を設け,適宜配置することにより,支持基板以外の内蔵される複数のICチップ間を電気的に接続することができる。なお,本実施の形態においては導体116,接続材料117は必ずしも必要ではない。
By connecting the
本実施の形態によれば,第1の実施の形態の効果に加えて,半導体パッケージに内蔵される複数のICチップ間の電気的接続を半導体パッケージ内部で施すことが可能である。これにより,内蔵されるICチップ間の電気的接続を考慮した配線を,半導体装置を接続する接続基板上に形成する必要がない。また,半導体パッケージに内蔵される複数のICチップ間の電気的接続がより短い配線を使用し施すことが可能になるため,半導体装置の高速化が図れる。 According to the present embodiment, in addition to the effects of the first embodiment, electrical connection between a plurality of IC chips built in the semiconductor package can be made inside the semiconductor package. As a result, it is not necessary to form a wiring considering the electrical connection between the built-in IC chips on the connection substrate to which the semiconductor device is connected. In addition, since the electrical connection between the plurality of IC chips incorporated in the semiconductor package can be performed using a shorter wiring, the speed of the semiconductor device can be increased.
図4は,本発明の第4の実施の形態を示す構造断面図である。本実施の形態ではさらに,表面保護膜104に代わり表面保護膜104よりも厚みを増した表面保護膜404を設けている。そして,表面保護膜404は,ICチップ111と同等サイズの孔部,およびパッド102上に設けられた開口部を有する。ICチップ111は,孔部に埋め込まれてダイボンディングされる。導体405はパッド102に接続した後は表面保護膜404の表面上を延長し,導体415と接続している。ここで,表面保護膜404の材料としてはポリイミドなどの高分子樹脂を用いている。
FIG. 4 is a structural cross-sectional view showing a fourth embodiment of the present invention. In the present embodiment, a surface
導体405および415が接続されたことにより,支持基板となるICチップ101と内蔵されるICチップ111がパッケージ内部で電気的接続される。また,ICチップ101上に複数のICチップをダイボンディングする場合,それら複数の内蔵されるICチップ間も,支持基板となるICチップの表面に形成される導体を介して電気的に接続される。さらに,厚みを増した表面保護膜404に孔部を設けその中にICチップ111を埋め込むようにしたことにより,支持基板となるICチップ101にダイボンディングされるICチップ111の厚さによって生じる段差を少なくとも第3の実施の形態に比較して改善できる。
By connecting the
このような構造は,個片化されたICチップを個片化される前のウエハ状態のICへ搭載する製造方法を選択する場合に有利となる。というのは,ウエハおよびICチップ111の表面に同時に導体形成およびそのパターニングを施すことができ,導体405と415を電気的に接続する構造の形成が一括して行えるからである。また,半導体パッケージの内部の樹脂封止される面がより平坦化されるため,樹脂130による封止も容易になる。なお,本実施の形態においては導体116,接続材料117は必ずしも必要ではない。
Such a structure is advantageous when selecting a manufacturing method in which an individualized IC chip is mounted on an IC in a wafer state before being individualized. This is because conductor formation and patterning can be simultaneously performed on the wafer and the surface of the
本実施の形態によれば,第3の実施の形態の効果に加えて,支持基板となるICチップにダイボンディングされるICチップの厚さによって生じる段差が改善されているため,支持基板となるICチップ上の導体と内蔵されるそれ以外のICチップ上の導体を電気的に接続する構造の形成が容易になる。また,樹脂封止も容易になる。 According to the present embodiment, in addition to the effects of the third embodiment, the level difference caused by the thickness of the IC chip die-bonded to the IC chip serving as the support substrate is improved, so that the support substrate is obtained. It is easy to form a structure for electrically connecting the conductor on the IC chip and the conductor on the other IC chip to be built therein. Also, resin sealing becomes easy.
図5は,本発明の第5の実施の形態を示す構造断面図である。本実施の形態が前述の実施の形態と大きく異なる点は,支持基板となるICチップ101上に,別のICチップ511がフェイスダウンボンディングされてパッケージに内蔵されている点である。ICチップ511は,支持基板となるICチップ101とは別のチップであり,ICチップ101より小さく,かつ同一パッケージに内蔵できる程薄く研削されている。
FIG. 5 is a structural cross-sectional view showing a fifth embodiment of the present invention. The present embodiment is greatly different from the above-described embodiment in that another
ICチップ511にはパッド512と,表面保護膜513が形成されている。パッド512はICチップ511の内部集積回路と電気的に接続されている。表面保護膜513は,集積回路の表面保護のためのものであり,ICチップ512表面を覆い,パッド512上に開口部を有する。さらに,パッド512に接続し表面保護膜513の外側に電極接続材料518が形成されている。電極接続材料518としては,例えばバンプ電極や印刷などで形成される導電性樹脂などを用いることができる。ICチップ101のパッド102に接続している導体505は,第1の実施の形態の導体105に比べ延長されて形成され,電極接続材料518と電気的に接続されている。
A
導体505と電極接続材料518が接続されたことにより,支持基板となるICチップ101と内蔵されるICチップ511がパッケージ内部で電気的接続される。また,支持基板となるICチップ101以外の複数の内蔵されるチップ間も,支持基板となるICチップの表面に形成される導体を介して電気的接続される。また,ICチップ511は,電極接続材料518により外部端子と接続するため,前述の実施の形態で用いた導体115,116,接続材料117等が不要になる。また,導体115,116がないため,1層の表面保護膜513だけで十分となり,表面保護膜114も不要になる。
By connecting the
本実施の形態によれば,第1の実施の形態の効果に加えて,半導体パッケージに内蔵される複数のICチップ間の電気的接続を半導体パッケージ内部で施すことが可能である。これにより,内蔵されるICチップ間の電気的接続を考慮した配線を,半導体装置を接続する接続基板上に形成する必要がない。また,半導体パッケージに内蔵される複数のICチップ間の電気的接続をより短い配線で行うことが可能になるため,半導体装置の高速化が図れる。さらに,前述の実施の形態に比べ,半導体パッケージに内蔵される,支持基板になるICチップ以外のICチップに対する加工が簡素化できる。 According to the present embodiment, in addition to the effects of the first embodiment, electrical connection between a plurality of IC chips built in the semiconductor package can be made inside the semiconductor package. As a result, it is not necessary to form a wiring considering the electrical connection between the built-in IC chips on the connection substrate to which the semiconductor device is connected. In addition, since it is possible to make electrical connection between a plurality of IC chips built in the semiconductor package with shorter wiring, the speed of the semiconductor device can be increased. Further, as compared with the above-described embodiment, the processing for IC chips other than the IC chip to be a support substrate built in the semiconductor package can be simplified.
図6は,本発明の第6の実施の形態を示す構造断面図である。本実施の形態も,第5の実施の形態と同様に,支持基板となるICチップ101上に,別のICチップ511がフェイスダウンボンディングされてパッケージに内蔵されている。ただし,本実施の形態では,ICチップ101上に新たに,パッド602,パッド602に接続して表面保護膜104上に導体605が形成されている。パッド602はICチップ101の内部集積回路と電気的に接続されている。表面保護膜103および104は,パッド602上に開口部を有する。導体605は,ここではICチップ101とICチップ511の間に形成されており,ICチップ511の電極接続材料518と電気的に接続されている。導体605は,導体105とは異なり,外部端子に接続可能な導体106および接続材料107とは接続されていない。パッド602は,導体605と電極接続材料518が接続されるのに好適な位置に配置される。
FIG. 6 is a structural cross-sectional view showing a sixth embodiment of the present invention. Similarly to the fifth embodiment, in this embodiment, another
パッド602,導体605を設け,導体605と電極接続材料518が接続されたことにより,支持基板となるICチップ101と内蔵されるICチップ511がパッケージ内部で電気的接続される。さらに,ICチップ101上に複数のICチップをボンディングする場合,それら複数の内蔵されるICチップ間を,導体605を介して電気的に接続することができる。
By providing the
本実施の形態によれば,第5の実施の形態の効果に加えて,支持基板になるICチップとそれ以外の半導体パッケージに内蔵されるICチップの間でそれぞれの内部集積回路の電気的接続が可能であり,配線の自由度が高まり,より高密度な内部配線構造を提供できる。 According to the present embodiment, in addition to the effects of the fifth embodiment, electrical connection of each internal integrated circuit between the IC chip serving as the support substrate and the IC chip incorporated in the other semiconductor package. This increases the degree of freedom of wiring and provides a higher-density internal wiring structure.
図7は,本発明の第7の実施の形態を示す構造断面図である。本実施の形態も,第5,第6の実施の形態と同様に,支持基板となるICチップ101上に,別のICチップ711がフェイスダウンボンディングされてパッケージに内蔵されている。ただし,本実施の形態では,第5の実施の形態の構造に加えて,ICチップ711内部に,新たに貫通電極719を設ける。貫通電極719はICチップ711を貫通し,内部に導体720を有する。導体720は,ICチップ711の半導体基板とは絶縁されている。ここでは貫通電極719は貫通孔と貫通孔側壁に設けた導体720からなるものとして図示しているが,上記以外の構造であってもよい。例えば,ICチップ711を貫通する柱状の導体を設け,ICチップ711の半導体基板と絶縁するよう構成してもよい。
FIG. 7 is a structural cross-sectional view showing a seventh embodiment of the present invention. Similarly to the fifth and sixth embodiments, in this embodiment, another
ICチップ101に対向するICチップ711の表面には,パッド712,表面保護膜513,電極接続材料518が形成されている。パッド712は,貫通電極719に接続し,かつICチップ101の内部集積回路と電気的に接続されている。表面保護膜513は,ICチップ711表面を覆い,パッド712上に開口部を有する。電極接続材料518は,パッド712に接続し,かつICチップ101上の導体505にも接続している。
On the surface of the
また,ICチップ711の裏面には,裏面電極722と,2層の表面保護膜713,714が形成されている。裏面電極722は,貫通電極719に電気的に接続されている。表面保護膜713,714は,ICチップ711の裏面の形成された配線の表面保護のためのものであり,裏面電極722上に開口部を有する。さらに,裏面電極722に接続し表面保護膜714上に導体715,導体715に接続して柱状の導体116,導体116上に接続材料117が形成されている。
Further, on the back surface of the
上記のような構成により,貫通電極719の一端は電極接続材料518,導体505を介してICチップ101に接続されており,他端はパッケージ外部への導体と接続されている。これより,ICチップ711から貫通電極719を通して直接パッケージ外部へ電気的接続が可能になる。
With the configuration described above, one end of the through electrode 719 is connected to the
本実施の形態によれば,第5の実施の形態の効果に加えて,支持基板になるICチップとそれ以外の半導体パッケージに内蔵されるICチップの間でそれぞれのICの電気的接続が可能である。また,支持基板以外の内蔵されるICチップから,半導体パッケージ外部へ直接電気的接続が可能になる。これより,多ピン化された半導体パッケージを提供することができ,配線の自由度が高まる。 According to the present embodiment, in addition to the effects of the fifth embodiment, each IC can be electrically connected between the IC chip serving as the support substrate and the IC chip incorporated in the other semiconductor package. It is. In addition, an electrical connection can be made directly from the built-in IC chip other than the support substrate to the outside of the semiconductor package. As a result, a multi-pin semiconductor package can be provided, and the degree of freedom of wiring is increased.
上記では,接続材料107,117を設けた例について説明したが,導体106,116の表面は,樹脂130表面に露出しているため,接続材料107,117を省略した場合においても外部との電気的接続は可能である。本発明の効果は得られる。接続材料107,117を省略した場合には,より低コストの半導体装置を提供できるという利点がある。
In the above, the example in which the
図11は本発明の第8の実施の形態を示す構造断面図である。これは,図17に示した従来のCSPに本発明を適用した例の1つである。支持基板となるICチップ801上に別のICチップ811がダイボンディングされてパッケージに内蔵されている。支持基板となるICチップ801とパッケージのサイズは同等である。
FIG. 11 is a structural cross-sectional view showing an eighth embodiment of the present invention. This is one example in which the present invention is applied to the conventional CSP shown in FIG. Another
ICチップ801上にはアルミ電極パッド802が形成されている。アルミ電極パッド802は,ICチップ801の内部集積回路と電気的に接続されている。アルミ電極パッド802に接続して,柱状の導体である銅ポスト805が形成されている。さらに,ICチップ801上には,接着シート808を介してICチップ811が固定されている。ICチップ811は,支持基板となるICチップ801とは別のチップであり,ICチップ801より小さく,かつ同一パッケージに内蔵できる程薄く研削されている。ICチップ811上にはアルミ電極パッド812が形成されている。アルミ電極パッド812は,ICチップ811の内部集積回路と電気的に接続されている。アルミ電極パッド812に接続して,金バンプ815が形成されている。
An
樹脂830は,全てのICチップの少なくとも集積回路形成面を封止している。樹脂830上の所定位置,および銅ポスト805上,金毛図巣バンプ815上には,表面に金,スズ等のメッキが施された再配線パターン806が間隔をおいて複数形成されている。再配線パターン806上には,外部接続端子用のハンダボール807が形成されている。
The
銅ポスト805によりアルミ電極パッド802からパッケージの外部端子へ電気的に接続でき,ハンダボール807により,パッケージを外部基板へ接続できる。すなわち,一連の接続されたアルミ電極パッド802,銅ポスト805,再配線パターン806,ハンダボール807により,ICチップ801の内部集積回路とパッケージの外部基板とを電気的に接続できる。
A
同様に,金バンプ815によりアルミ電極パッド812からパッケージの外部端子へ電気的に接続でき,ハンダボール807により,パッケージを外部基板へ接続できる。すなわち,一連の接続されたアルミ電極パッド812,金バンプ815,再配線パターン806,ハンダボール807により,ICチップ811の内部集積回路とパッケージの外部基板とを電気的に接続できる。また,再配線パターン806,ハンダボール807により,ICチップ801とICチップ811を接続することもできる。以上より,本実施の形態によれば,第1の実施の形態と同様の効果が得られる。
Similarly, the gold bumps 815 can be electrically connected from the
以下に,図15を参照しながら,第8の実施の形態の製造方法の一例を示す。まず,ICチップ801においては,アルミ電極パッド802が形成された状態,ICチップ811においては,アルミ電極パッド812と,その上に金バンプ815が形成された状態のものを準備する。ここでは,ICチップ801については,個片化される前のウエハ状態の場合について説明する。図15(a)において,ウエハ881はICチップ801となる半導体素子が形成されたウエハであり,その上にはアルミ電極パッド802が形成されている。
An example of the manufacturing method according to the eighth embodiment will be described below with reference to FIG. First, the
次に図15(b)に示すように,アルミ電極パッド802上に銅ポスト805を形成する。銅ポスト805の形成は,ウエハ881全面への金属膜の蒸着,感光性レジストの塗布,パターニング,銅メッキ,感光性レジスト除去,余分な金属膜の剥離の工程を順に行うことにより得られる。次に図15(c)に示すように,アルミ電極パッド812,金バンプ815が形成されたICチップ811を,接着シート808を用いてウエハ881に搭載する。
Next, as shown in FIG. 15B, a
その後,図15(d)に示すように,ウエハ881上の全てを樹脂830で封止し,保護する。この状態では,銅ポスト805,金バンプ815とも,樹脂830内部に埋まっている。次に図15(e)に示すように,樹脂830の上面を銅ポスト805,金バンプ815が露出するまで削る。
Thereafter, as shown in FIG. 15D, everything on the
次に図15(f)に示すように,樹脂830,銅ポスト805,金バンプ815上に再配線パターン806を形成する。再配線パターン806の形成は,樹脂830全面への金属膜の蒸着,感光性レジストの塗布,パターニング,銅メッキ,感光性レジスト除去,余分な金属膜の剥離,無電解スズ(あるいは金)メッキの工程を順に行うことにより得られる。
Next, as shown in FIG. 15 (f), a
次に図15(g)に示すように,再配線パターン806上にハンダボール807を形成する。最後にウエハをダイシングし,図15(h)に示すように個片化して第8の実施の形態のCSPが完成する。
Next, as shown in FIG. 15G,
図12は本発明の第9の実施の形態を示す構造断面図である。これも,図17に示した従来のCSPに本発明を適用した例の1つである。第8の実施の形態と大きく異なる点は,支持基板となるICチップ801上に別のICチップ911がフェイスダウンボンディングされてパッケージに内蔵されている点である。支持基板となるICチップ801とパッケージのサイズは同等である。ICチップ911は,支持基板となるICチップ801とは別のチップであり,ICチップ801より小さく,かつ同一パッケージに内蔵できる程薄く研削されている。
FIG. 12 is a structural sectional view showing a ninth embodiment of the present invention. This is also one example in which the present invention is applied to the conventional CSP shown in FIG. A major difference from the eighth embodiment is that another
本実施の形態では,第8の実施の形態と比べ,アルミ電極パッド802に加え,アルミ電極パッド902が,ICチップ801上のICチップ911と対向する位置に形成されている。そして,アルミ電極パッド812に代わり,アルミ電極パッド912が,ICチップ911のICチップ801と対向する面に形成されている。アルミ電極パッド902とアルミ電極パッド912の間には,両者と接続して金バンプ915が形成されている。このように,ICチップ911をボンディングするにあたり,接着シート808を用いない構成となっている。また,ICチップ911と再配線パターン806を直接接続する導体はない。その他の構成は第8の実施の形態と同じである。
In the present embodiment, compared to the eighth embodiment, in addition to the
アルミ電極パッド802,902は,ICチップ801の内部集積回路と電気的に接続されている。アルミ電極パッド912は,ICチップ911の内部集積回路と電気的に接続されている。よって,ICチップ801とICチップ911の内部集積回路は,パッケージ内部で電気的に接続される。ICチップ911を外部基板に接続したい場合は,ICチップ801および再配線パターン806,ハンダボール807を介して接続することが可能である。本実施の形態では,接着シート808を用いないため,安価なCSPを提供することができる。以上より,本実施の形態によれば,第5の実施の形態と同様の効果が得られる。
The
以下に,図16を参照しながら,第9の実施の形態の製造方法の一例を示す。まず,ICチップ801においては,アルミ電極パッド802,902が形成された状態,ICチップ911においては,アルミ電極パッド912と,その上に金バンプ915が形成された状態のものを準備する。ここでは,ICチップ801については,個片化される前のウエハ状態の場合について説明する。図16(a)において,ウエハ881はICチップ801となる半導体素子が形成されたウエハであり,その上にはアルミ電極パッド802,902が形成されている。
An example of the manufacturing method according to the ninth embodiment will be described below with reference to FIG. First, the
次に図16(b)に示すように,アルミ電極パッド802上に銅ポスト805を形成する。銅ポスト805の形成は,図15(b)での説明と同様に行う。次に図16(c)に示すように,アルミ電極パッド912,金バンプ915が形成されたICチップ911を,フェイスダウンボンディングによりウエハ881に搭載する。その後,図16(d)に示すように,ウエハ881上の全てを樹脂830で封止する。次に図16(e)に示すように,樹脂830の上面を銅ポスト805が露出するまで削る。
Next, as shown in FIG. 16B, a
次に図16(f)に示すように,樹脂830,銅ポスト805上に再配線パターン806を形成する。再配線パターン806の形成は,図15(f)での説明と同様に行う。その後の図16(g),図16(h)に示す工程は,図15(g),図15(h)で説明したものと同じである。以上のようにして,第9の実施の形態のCSPが完成する。
Next, as shown in FIG. 16F, a
図13は本発明の第10の実施の形態を示す構造断面図である。これは,第9の実施の形態からハンダボール807を無くしたものである。その他の構成は第9の実施の形態と同じである。ハンダボール807を省くことにより,更なる低コストのCSPを提供することができる。
FIG. 13 is a structural cross-sectional view showing a tenth embodiment of the present invention. This is obtained by eliminating the
図14は本発明の第11の実施の形態を示す構造断面図である。これは,フェイスダウンボンディングにより内蔵されるICチップの数を2つにしたものである。その他の構成は第9の実施の形態と同じである。内蔵されるICチップ921,931は,同一のものでも,別のものでも構わない。また,内蔵されるICチップの数は,2つではなく,3つ以上でも構わない。内蔵されるICチップの数を増やすことにより,更なる高機能なCSPを提供することができる。
FIG. 14 is a structural sectional view showing an eleventh embodiment of the present invention. In this case, the number of IC chips incorporated by face-down bonding is two. Other configurations are the same as those of the ninth embodiment. The built-in
以上,添付図面を参照しながら本発明にかかる好適な実施形態について説明したが,本発明はかかる例に限定されないことは言うまでもない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において,各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。 As mentioned above, although preferred embodiment concerning this invention was described referring an accompanying drawing, it cannot be overemphasized that this invention is not limited to this example. It is obvious for those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea described in the claims. It is understood that it belongs to.
100 半導体装置
101,111 ICチップ
102,112 パッド
103,104,113,114 表面保護膜
105,106,115,116 導体
107,117 接続材料
108 ダイボンディング材料
130 樹脂
100
Claims (14)
前記第1のパッドの一部を露出するように,前記第1のICチップの主表面を覆う第1の保護膜と、
第2のパッドが形成された第1面と該第1面と対向する第2面とを有し,該第2面が前記第1の保護膜と対向するように,該第1の保護膜上に設けられる第2のICチップと、
前記第2のパッドの一部を露出するように,前記第2のICチップの第1面を覆う第2の保護膜と、
前記第2のパッド及び前記第2の保護膜上に設けられ,前記第2のパッドと電気的に接続される導体と、
前記導体上に設けられ,該導体と電気的に接続される柱状導体と、
前記柱状導体の一端を露出するように,前記第1及び第2の保護膜と前記導体と前記第2のICチップの側面とを覆う樹脂と、
前記樹脂から露出した前記柱状導体の一端に設けられた第1の外部端子と、
前記第1のパッド及び前記第1の保護膜上に設けられ,前記第1のパッドと電気的に接続される第2の導体と、
一端が前記樹脂から露出するように前記第2の導体上に設けられ,該導体と電気的に接続される第2の柱状導体と、
前記樹脂から露出した前記第2の柱状導体の一端に設けられた第2の外部端子とを備えたことを特徴とする半導体装置。 A first IC chip having a main surface on which a first pad is formed;
A first protective film covering a main surface of the first IC chip so as to expose a part of the first pad;
The first protective film has a first surface on which a second pad is formed and a second surface opposite to the first surface, and the second surface faces the first protective film. A second IC chip provided above;
A second protective film covering the first surface of the second IC chip so as to expose a part of the second pad;
A conductor provided on the second pad and the second protective film and electrically connected to the second pad;
A columnar conductor provided on the conductor and electrically connected to the conductor;
A resin covering the first and second protective films, the conductor, and a side surface of the second IC chip so as to expose one end of the columnar conductor;
A first external terminal provided at one end of the columnar conductor exposed from the resin;
A second conductor provided on the first pad and the first protective film and electrically connected to the first pad;
A second columnar conductor provided on the second conductor such that one end is exposed from the resin and electrically connected to the conductor;
A semiconductor device, comprising: a second external terminal provided at one end of the second columnar conductor exposed from the resin.
前記パッドの一部を露出するように,前記第1のICチップの主表面を覆う保護膜と、
前記パッド及び前記保護膜上に設けられ,前記パッドと電気的に接続される導体と、
前記導体上に設けられ,該導体と電気的に接続される柱状導体と、
前記導体上に設けられる第2のICチップと、
前記柱状導体の一端を露出するように、前記保護膜と前記導体と前記第2のICチップとを覆う樹脂と、
前記樹脂から露出した前記柱状導体の一端に設けられた第1の外部端子と、
前記第2のICチップは第2のパッドが形成された第1面と前記導体に対向する第2面を有し、
前記第2のパッドの一部を露出するように、前記第2のICチップの第1面を覆う第2の保護膜と、
前記第2のパッド及び前記第2の保護膜上に設けられ,前記第2のパッドと電気的に接続される第2の導体と、
一端が前記樹脂から露出するように前記第2の導体上に設けられ、該導体と電気的に接続される第2の柱状導体と、
前記樹脂から露出した前記第2の柱状導体の一端に設けれた第2の外部端子とを備えたことを特徴とする半導体装置。 A first IC chip having a main surface with a pad formed thereon;
A protective film covering the main surface of the first IC chip so as to expose a part of the pad;
A conductor provided on the pad and the protective film and electrically connected to the pad;
A columnar conductor provided on the conductor and electrically connected to the conductor;
A second IC chip provided on the conductor;
A resin covering the protective film, the conductor, and the second IC chip so as to expose one end of the columnar conductor;
A first external terminal provided at one end of the columnar conductor exposed from the resin;
The second IC chip has a first surface on which a second pad is formed and a second surface facing the conductor;
A second protective film covering the first surface of the second IC chip so as to expose a part of the second pad;
A second conductor provided on the second pad and the second protective film and electrically connected to the second pad;
A second columnar conductor provided on the second conductor so that one end is exposed from the resin, and electrically connected to the conductor;
A semiconductor device, comprising: a second external terminal provided at one end of the second columnar conductor exposed from the resin.
第2のパッドが形成された第1面と該第1面と対向する第2面とを有し、該第2面が前記第1の保護膜と対向するように、該第1の保護膜上に設けられる第2のICチップと、前記第2のパッドの一部を露出するように、前記第2のICチップの第1面を覆う第2の保護膜と、
前記第1及び第2のパッド及び前記第1及び第2の保護膜上に設けられ、前記第1及び第2のパッドと電気的に接続される導体と、
前記第1のICチップの主表面上に形成された前記導体上に設けられ,該導体と電気的に接続される第1の柱状導体と、
前記第2のICチップの主表面上に形成された前記導体上に設けられ,該導体と電気的に接続される第2の柱状導体と、
前記第1及び第2の柱状導体の一端を露出するように、前記第1及び第2の保護膜と前記導体と前記第2のICチップの側面とを覆う樹脂と、
前記樹脂から露出した前記第1の柱状導体の一端に設けられた第1の外部端子と、
前記樹脂から露出した前記第2の柱状導体の一端に設けられた第2の外部端子とを備えたことを特徴とする半導体装置。 A first IC chip having a main surface on which a first pad is formed; a first protective film covering the main surface of the first IC chip so as to expose a part of the first pad; ,
The first protective film has a first surface on which a second pad is formed and a second surface opposite to the first surface, and the second surface faces the first protective film. A second IC chip provided on the second IC chip; a second protective film covering the first surface of the second IC chip so as to expose a part of the second pad;
A conductor provided on the first and second pads and the first and second protective films and electrically connected to the first and second pads;
A first columnar conductor provided on the conductor formed on the main surface of the first IC chip and electrically connected to the conductor;
A second columnar conductor provided on the conductor formed on the main surface of the second IC chip and electrically connected to the conductor;
A resin that covers the first and second protective films, the conductor, and a side surface of the second IC chip so as to expose one end of the first and second columnar conductors;
A first external terminal provided at one end of the first columnar conductor exposed from the resin;
A semiconductor device, comprising: a second external terminal provided at one end of the second columnar conductor exposed from the resin.
前記第1のパッドの一部を露出するように、前記第1のICチップの主表面を覆う保護膜と、
第2のパッドが形成された第1面と該第1面と対向する第2面とを有し、前記第2面が前記第1のICチップの主表面と対向するように前記主表面上に形成され、該第2のパッドの一部を除き、 該第1面及び第2面が該保護膜に覆われている第2のICチップと、
前記第1及び第2のパッド及び前記保護膜上に設けられ、前記第1及び第2のパッドと電気的に接続される導体と、
前記第2のICチップ上の前記導体上に設けられ、該導体と電気的に接続される第1の柱状導体と、
前記第1のICチップ上の前記導体上に設けられ、該導体と電気的に接続される第2の柱状導体と、
前記第1及び第2の柱状導体の一端を露出するように、前記保護膜と前記導体とを覆う樹脂と、
前記樹脂から露出した前記第1の柱状導体の一端に設けられた第1の外部端子と、
前記樹脂から露出した前記第2の柱状導体の一端に設けられた第2の外部端子とを備えたことを特徴とする半導体装置。 A first IC chip having a main surface on which a first pad is formed;
A protective film covering the main surface of the first IC chip so as to expose a part of the first pad;
A first surface on which a second pad is formed, and a second surface opposite to the first surface, the second surface facing the main surface of the first IC chip. A second IC chip formed on the first pad and excluding a part of the second pad, wherein the first surface and the second surface are covered with the protective film;
A conductor provided on the first and second pads and the protective film and electrically connected to the first and second pads;
A first columnar conductor provided on the conductor on the second IC chip and electrically connected to the conductor;
A second columnar conductor provided on the conductor on the first IC chip and electrically connected to the conductor;
A resin that covers the protective film and the conductor so as to expose one end of the first and second columnar conductors;
A first external terminal provided at one end of the first columnar conductor exposed from the resin;
A semiconductor device, comprising: a second external terminal provided at one end of the second columnar conductor exposed from the resin.
前記第1のパッド上に設けられ、該パッドと電気的に接続される第1の柱状導体と、
第2のパッドが形成された第1面と該第1面に対向する第2面とを有し、該第2面が前記第1のICチップの主表面と対向するように、接着シートによって該第1のICチップの主表面上に設けられる第2のICチップと、
前記第2のパッド上に設けられ、該パッドと電気的に接続される第2の柱状導体と、
前記第1及び第2の柱状導体の一端を露出するように、前記第1のICチップの主表面と、前記接着シートによって前記第1のICチップの前記主表面上に搭載された前記第2のICチップの第1面及び側面とを覆う樹脂と、
前記樹脂から露出した前記第1の柱状導体の一端に設けられる第1の外部端子と、
前記樹脂から露出した前記第2の柱状導体の一端に設けられる第2の外部端子とを備えたことを特徴とする半導体装置。 A first IC chip having a main surface on which a first pad is formed;
A first columnar conductor provided on the first pad and electrically connected to the pad;
An adhesive sheet having a first surface on which a second pad is formed and a second surface facing the first surface, the second surface facing the main surface of the first IC chip; A second IC chip provided on the main surface of the first IC chip;
A second columnar conductor provided on the second pad and electrically connected to the pad;
The main surface of the first IC chip and the second surface mounted on the main surface of the first IC chip by the adhesive sheet so as to expose one end of the first and second columnar conductors. A resin covering the first surface and the side surface of the IC chip;
A first external terminal provided at one end of the first columnar conductor exposed from the resin;
A semiconductor device comprising: a second external terminal provided at one end of the second columnar conductor exposed from the resin.
第2及び第3の電極パッドが形成された表面を有する第2のICチップを準備する工程と、前記第2及び第3の電極パッドの一部を露出するように前記第2のICチップの前記表面に、第2の保護膜を設ける工程と、
前記第2の電極パッド上及び前記第2の保護膜の一部上に、第2の導体を設ける工程と、
前記第3の電極パッド上及び前記第2の保護膜の一部上に、第3の導体を設ける工程と、
前記第1の外部端子が前記第2の導体と接触するように、前記第1のICチップを前記第2のICチップ上に設ける工程と、
前記第3の導体上に、第2の柱状電極を設ける工程と、
前記第2の柱状電極の先端に、第2の外部端子を設ける工程と、
前記第2の外部端子を除き、前記第1のICチップと前記第2の導体と前記第2の保護膜とを樹脂で第2の樹脂で覆う工程とを備えたことを特徴とする半導体装置の製造方法。 A first electrode pad formed on the surface; a first protective film provided on the surface so as to expose a part of the first electrode pad; the first electrode pad; and the first electrode pad. A first conductor provided on a part of the protective film, a first columnar electrode provided on the conductor, a first external terminal provided at a tip of the first columnar electrode, and the external terminal Preparing a first IC chip including a first resin that covers the first protective film, the first conductor, and a side surface of the first columnar electrode;
Preparing a second IC chip having a surface on which second and third electrode pads are formed; and exposing the second IC chip so as to expose a part of the second and third electrode pads. Providing a second protective film on the surface;
Providing a second conductor on the second electrode pad and a part of the second protective film;
Providing a third conductor on the third electrode pad and on a part of the second protective film;
Providing the first IC chip on the second IC chip such that the first external terminal is in contact with the second conductor;
Providing a second columnar electrode on the third conductor;
Providing a second external terminal at the tip of the second columnar electrode;
A semiconductor device comprising: a step of covering the first IC chip, the second conductor, and the second protective film with a second resin except for the second external terminal. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006280833A JP4498336B2 (en) | 2006-10-16 | 2006-10-16 | Semiconductor device and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006280833A JP4498336B2 (en) | 2006-10-16 | 2006-10-16 | Semiconductor device and manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004003385A Division JP3923944B2 (en) | 2004-01-08 | 2004-01-08 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007053395A JP2007053395A (en) | 2007-03-01 |
JP4498336B2 true JP4498336B2 (en) | 2010-07-07 |
Family
ID=37917573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006280833A Expired - Lifetime JP4498336B2 (en) | 2006-10-16 | 2006-10-16 | Semiconductor device and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4498336B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5690466B2 (en) | 2008-01-31 | 2015-03-25 | インヴェンサス・コーポレイション | Manufacturing method of semiconductor chip package |
WO2013051182A1 (en) | 2011-10-07 | 2013-04-11 | パナソニック株式会社 | Semiconductor device and method for manufacturing same |
EP3474327A4 (en) * | 2016-06-20 | 2019-06-19 | Sony Corporation | Semiconductor chip package |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1084076A (en) * | 1996-09-05 | 1998-03-31 | Hitachi Ltd | Semiconductor device and method for manufacturing the same |
JPH11145189A (en) * | 1997-11-04 | 1999-05-28 | Oki Electric Ind Co Ltd | Element mounting construction and manufacture therefor |
JPH11176870A (en) * | 1997-12-16 | 1999-07-02 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
-
2006
- 2006-10-16 JP JP2006280833A patent/JP4498336B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1084076A (en) * | 1996-09-05 | 1998-03-31 | Hitachi Ltd | Semiconductor device and method for manufacturing the same |
JPH11145189A (en) * | 1997-11-04 | 1999-05-28 | Oki Electric Ind Co Ltd | Element mounting construction and manufacture therefor |
JPH11176870A (en) * | 1997-12-16 | 1999-07-02 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2007053395A (en) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3772066B2 (en) | Semiconductor device | |
JP3999720B2 (en) | Semiconductor device and manufacturing method thereof | |
US7915077B2 (en) | Methods of making metal core foldover package structures | |
US6630372B2 (en) | Method for routing die interconnections using intermediate connection elements secured to the die face | |
US7338837B2 (en) | Semiconductor packages for enhanced number of terminals, speed and power performance | |
US6441500B1 (en) | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes | |
US7074696B1 (en) | Semiconductor circuit module and method for fabricating semiconductor circuit modules | |
KR20070007151A (en) | Land grid array packaged device and method of forming same | |
JP2002170918A (en) | Semiconductor device and its manufacturing method | |
JP2007158331A (en) | Packaging method of semiconductor device | |
JP2007123466A (en) | Laminated semiconductor device and lower-layer module thereof | |
US7667473B1 (en) | Flip-chip package having thermal expansion posts | |
JP3651346B2 (en) | Semiconductor device and manufacturing method thereof | |
US9917073B2 (en) | Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package | |
US20040012078A1 (en) | Folded tape area array package with one metal layer | |
KR20090009164A (en) | Semiconductor apparatus, and method of manufacturing semiconductor apparatus | |
JP2005026363A (en) | Semiconductor device and its manufacturing method | |
US6476475B1 (en) | Stacked SRAM die package | |
JP4498336B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR100713931B1 (en) | Semiconductor package having high-speed and high-performance | |
JP4649792B2 (en) | Semiconductor device | |
JP3923944B2 (en) | Semiconductor device | |
US20020125568A1 (en) | Method Of Fabricating Chip-Scale Packages And Resulting Structures | |
JP4313742B2 (en) | Manufacturing method of semiconductor device | |
JPH1167985A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080613 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4498336 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |