JPH11145189A - Element mounting construction and manufacture therefor - Google Patents
Element mounting construction and manufacture thereforInfo
- Publication number
- JPH11145189A JPH11145189A JP30162397A JP30162397A JPH11145189A JP H11145189 A JPH11145189 A JP H11145189A JP 30162397 A JP30162397 A JP 30162397A JP 30162397 A JP30162397 A JP 30162397A JP H11145189 A JPH11145189 A JP H11145189A
- Authority
- JP
- Japan
- Prior art keywords
- columnar electrode
- mounting structure
- electrode
- pad
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、素子実装構造及び
その製造方法に関するものである。The present invention relates to a device mounting structure and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来、このような分野の技術としては、
例えば、本多 進 編，「最適ＳＭＴ実装技術ハンドブ
ック」，ＳＣＩＥＮＣＥ ＦＯＲＵＭ，１９９０，ｐ．
３４５〜３４６に開示されるものがあった。図４は従来
の素子実装構造を示す図（その１）である。2. Description of the Related Art Conventionally, techniques in such a field include:
For example, Susumu Honda, “Optimal SMT Packaging Technology Handbook”, SCIENCE FORUM, 1990, p.
345-346. FIG. 4 is a diagram (part 1) showing a conventional device mounting structure.
【０００３】この図に示すように、素子４３をフェース
ダウン実装する際の実装構造としては、配線基板４１上
に形成された電極４２Ａと、素子４３上に形成されたパ
ッド４４とを、例えば、はんだバンプ４５等により接合
し、配線基板４１と素子４３との電気的接続を行うもの
であった。なお、４２は配線パターンである。As shown in FIG. 1, as a mounting structure when the element 43 is mounted face down, an electrode 42A formed on a wiring board 41 and a pad 44 formed on the element 43 are, for example, The connection is made by solder bumps 45 or the like, and the wiring board 41 and the element 43 are electrically connected. In addition, 42 is a wiring pattern.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記し
た従来の素子実装構造では、素子が実装されたエポキシ
樹脂等に代表される配線基板の使用環境下における温度
変化や、素子駆動時における発熱による温度変化のため
に、素子と配線基板の熱膨張係数が異なることにより、
発生する応力が前記バンプ接続部に集中し、バンプ高さ
が十分でないために、応力を分散・吸収しきれずに、ク
ラックを生じる等の接続信頼性の低下が起こり、問題と
なっていた。However, in the above-described conventional element mounting structure, a temperature change in a use environment of a wiring board typified by an epoxy resin or the like on which the element is mounted, or a temperature due to heat generation during element driving. Due to the change, the element and the wiring board have different thermal expansion coefficients,
Since the generated stress concentrates on the bump connection portion and the bump height is not sufficient, the stress cannot be completely dispersed and absorbed, and the connection reliability such as generation of cracks is reduced.
【０００５】また、セラミック基板上に導電ペーストを
用いて、高さの高い柱状電極を形成する方法があるが、
セラミック基板では基板を構成するシートを高温で焼結
させるために、樹脂で構成される安価な樹脂基板には、
この方法を適用することができない。また、図５に示す
ように、実装した素子５３と配線基板５１との隙間をバ
ンプ接続部を含めて樹脂５６で埋め込み、応力を分散さ
せ、バンプ接続部に応力が集中するのを防ぐ方法があ
る。この図において、５２は配線パターン、５２Ａは電
極、５４は素子のパッド、５５ははんだバンプである。There is also a method of forming a high columnar electrode using a conductive paste on a ceramic substrate.
In the case of ceramic substrates, in order to sinter the sheets that make up the substrate at high temperatures, inexpensive resin substrates made of resin include:
This method cannot be applied. In addition, as shown in FIG. 5, a method of embedding a gap between the mounted element 53 and the wiring board 51 with a resin 56 including a bump connection portion to disperse the stress and prevent the stress from being concentrated on the bump connection portion. is there. In this figure, 52 is a wiring pattern, 52A is an electrode, 54 is an element pad, and 55 is a solder bump.
【０００６】しかしながら、特に、弾性表面波（ＳＡ
Ｗ）素子のように、素子に形成されたパターンと配線基
板との間に隙間を有する必要がある場合には、この実装
方法を採用することができない。本発明は、上記問題点
を除去し、柱状電極を形成することにより、素子に形成
されたパターンと配線基板との間に十分な隙間を形成
し、接続信頼性の向上を図り得る素子実装構造及びその
製造方法を提供することを目的とする。However, in particular, surface acoustic waves (SA
W) When a gap needs to be provided between the pattern formed on the element and the wiring board as in the element, this mounting method cannot be adopted. The present invention is directed to an element mounting structure that eliminates the above problems and forms a columnar electrode to form a sufficient gap between a pattern formed on the element and a wiring board, thereby improving connection reliability. And a method for producing the same.
【０００７】[0007]
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕素子実装構造において、配線基板の電極上に形成
される柱状電極と、この柱状電極上に接続部を介してフ
ェースダウンボンディングにより実装される素子とを設
けるようにしたものである。In order to achieve the above object, the present invention provides: [1] In an element mounting structure, a columnar electrode formed on an electrode of a wiring board and a connection portion on the columnar electrode are provided. And an element to be mounted by face-down bonding.
【０００８】〔２〕上記〔１〕記載の素子実装構造にお
いて、前記フェースダウンボンディングにより実装され
る素子が弾性表面波素子である。 〔３〕素子実装構造の製造方法において、配線基板上の
電極に対してめっきレジストを形成する工程と、前記め
っきレジストに開口部を形成する工程と、前記開口部に
対してめっき法により柱状電極を形成する工程と、前記
めっきレジストを除去する工程と、フェースダウンボン
ディングにより前記柱状電極と素子上のパッドとを接続
させる工程とを施すようにしたものである。[2] In the element mounting structure according to the above [1], the element mounted by face-down bonding is a surface acoustic wave element. [3] In the method of manufacturing an element mounting structure, a step of forming a plating resist on an electrode on a wiring board, a step of forming an opening in the plating resist, and a step of forming a columnar electrode in the opening by plating. , A step of removing the plating resist, and a step of connecting the columnar electrode and the pad on the element by face-down bonding.
【０００９】〔４〕上記〔３〕記載の素子実装構造の製
造方法において、前記素子上のパッドに設けられたバン
プによって前記柱状電極と前記素子上のパッドとを電気
的に接続するようにしたものである。 〔５〕上記〔４〕記載の素子実装構造の製造方法におい
て、前記バンプをリフローによって接続するようにした
ものである。[4] In the method of manufacturing an element mounting structure according to the above [3], the columnar electrode and the pad on the element are electrically connected by a bump provided on the pad on the element. Things. [5] The method for manufacturing an element mounting structure according to the above [4], wherein the bumps are connected by reflow.
【００１０】〔６〕上記〔４〕記載の素子実装構造の製
造方法において、前記バンプを金バンプとなし、超音波
ボンディングを用いて接続するようにしたものである。 〔７〕上記〔３〕記載の素子実装構造の製造方法におい
て、前記柱状電極上にめっき法により形成した接続部に
よって前記素子上のパッドと前記柱状電極とを電気的に
接続するようにしたものである。[6] The method for manufacturing an element mounting structure according to the above [4], wherein the bumps are formed as gold bumps and connected using ultrasonic bonding. [7] The method for manufacturing an element mounting structure according to the above [3], wherein a pad on the element and the columnar electrode are electrically connected by a connecting portion formed on the columnar electrode by a plating method. It is.
【００１１】[0011]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示す素子実装構造の製造工程断面図であ
る。ここでは、モジュール化のための素子の配線基板へ
の実装方法について説明する。 （１）まず、図１（ａ）に示すように、従来の方法によ
り製造された外形が加工されていない配線基板１には、
素子実装面側に形成された配線パターン２と、この配線
パターン２と一体化した電極２Ａがあり、配線パターン
２はスルーホール７によって、配線基板１の裏面側へ電
気的に導かれ、接続用パッド８に接続されている。ま
た、前記スルーホール７には、給電用パターン９も電気
的に接続されている。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a sectional view showing a manufacturing process of an element mounting structure according to a first embodiment of the present invention. Here, a method of mounting elements for modularization on a wiring board will be described. (1) First, as shown in FIG. 1A, a wiring board 1 manufactured by a conventional method and having an unprocessed outer shape is provided with:
There is a wiring pattern 2 formed on the element mounting surface side and an electrode 2A integrated with the wiring pattern 2, and the wiring pattern 2 is electrically guided to the back surface side of the wiring board 1 by a through hole 7, and is used for connection. Connected to pad 8. A power supply pattern 9 is also electrically connected to the through hole 7.
【００１２】（２）次に、図１（ｂ）に示すように、配
線基板１の素子実装面側に、例えば、ドライフィルムレ
ジスト１０をラミネートする。 （３）次に、図１（ｃ）に示すように、柱状電極を形成
する電極２Ａ上のみ光遮光性としたフォトマスク１１
を、ドライフィルムレジスト１０上に合わせて紫外線露
光を行う。(2) Next, as shown in FIG. 1B, for example, a dry film resist 10 is laminated on the element mounting surface side of the wiring board 1. (3) Next, as shown in FIG. 1C, a photomask 11 having a light shielding property only on the electrode 2A on which the columnar electrode is formed.
Is applied to the dry film resist 10 to perform ultraviolet exposure.
【００１３】（４）次に、図１（ｄ）に示すように、例
えば、１ｗｔ％−Ｎａ2 ＣＯ3 水溶液を用いてドライフ
ィルムレジスト１０を現像処理し、めっきレジストとし
て、例えば、５０μｍの厚さの柱状電極用レジスト１２
を形成する。 （５）続いて、図１（ｅ）に示すように、例えば、電解
めっき法により給電用パターン９に所定の電流を流すこ
とにより、前記柱状電極用レジスト１２の開口部に、例
えば、４０μｍ〜５０μｍの高さの柱状電極６が形成さ
れる。(4) Next, as shown in FIG. 1 (d), the dry film resist 10 is developed using, for example, a 1 wt% -Na 2 CO 3 aqueous solution to form a plating resist having a thickness of, for example, 50 μm. Columnar electrode resist 12
To form (5) Subsequently, as shown in FIG. 1 (e), for example, a predetermined current is passed through the power supply pattern 9 by an electrolytic plating method, so that, for example, 40 μm to 40 μm A columnar electrode 6 having a height of 50 μm is formed.
【００１４】（６）次に、図１（ｆ）に示すように、例
えば、３ｗｔ％−ＮａＯＨ水溶液を用いて不要となった
柱状電極用レジスト１２〔図１（ｅ）参照〕を膨潤剥離
し、素子実装の際の接続部となる柱状電極６を有する配
線基板１を得る。 （７）その後、図１（ｇ）に示すように、配線基板１を
所定の外形サイズにするため、例えば、打ち抜き加工な
どによってスルーホール７の部分で個々の配線基板１に
切り離す。(6) Next, as shown in FIG. 1 (f), the resist 12 for columnar electrodes (see FIG. 1 (e)) which is no longer needed is swelled and peeled off using, for example, a 3 wt% -NaOH aqueous solution. Then, the wiring substrate 1 having the columnar electrodes 6 serving as the connection portions at the time of element mounting is obtained. (7) Thereafter, as shown in FIG. 1G, the wiring board 1 is cut into individual wiring boards 1 at the through holes 7 by, for example, punching or the like in order to make the wiring board 1 have a predetermined outer size.
【００１５】（８）次に、図１（ｈ）に示すように、素
子３上のパッド４には、例えば、はんだ（錫−鉛合金）
によるバンプ５を設け、当該素子３のバンプ５形成面側
を前記外形加工された配線基板１へ対向させ、柱状電極
６とバンプ５とを位置合わせする。 （９）その後、図１（ｉ）に示すように、例えば、リフ
ローなどによりバンプ５を溶融させ、柱状電極６と素子
３上のパッド４とを電気的に接続することにより、素子
３の配線基板１への実装が終了する。(8) Next, as shown in FIG. 1H, the pad 4 on the element 3 is, for example, solder (tin-lead alloy)
The bumps 5 are formed, and the bump 5 forming surface side of the element 3 is opposed to the wiring board 1 having the outer shape processed, and the columnar electrodes 6 and the bumps 5 are aligned. (9) Thereafter, as shown in FIG. 1 (i), for example, the bumps 5 are melted by reflow or the like, and the columnar electrodes 6 and the pads 4 on the elements 3 are electrically connected, so that the wiring of the elements 3 is formed. The mounting on the substrate 1 is completed.
【００１６】このように、第１実施例によれば、柱状電
極をめっき法により形成するようにしたので、安価な樹
脂基板による配線基板においても、任意の高さの柱状電
極を容易に形成することができ、素子と配線基板との間
に生じる応力の度合いによって、柱状電極の高さを増減
させ、応力緩和構造を有するモジュールを得ることがで
きる。As described above, according to the first embodiment, since the columnar electrodes are formed by the plating method, the columnar electrodes having an arbitrary height can be easily formed even on a wiring board using an inexpensive resin substrate. The height of the columnar electrode can be increased or decreased depending on the degree of stress generated between the element and the wiring board, and a module having a stress relaxation structure can be obtained.
【００１７】次に、本発明の第２実施例について説明す
る。図２は本発明の第２実施例を示す素子実装構造の要
部製造工程断面図である。この実施例においても、上記
した第１実施例の工程（１）から（６）まで、つまり、
配線基板１に対して、柱状電極６を形成し、個々の配線
基板１に切り離すまでの工程〔図１（ａ）〜（ｆ）は、
第１実施例と同様であるので、ここでは、その説明は省
略する。Next, a second embodiment of the present invention will be described. FIG. 2 is a sectional view showing a main part manufacturing process of an element mounting structure according to a second embodiment of the present invention. Also in this embodiment, steps (1) to (6) of the above-described first embodiment, that is,
Steps until the columnar electrode 6 is formed on the wiring board 1 and separated into individual wiring boards 1 [FIGS. 1 (a) to 1 (f)
Since it is the same as the first embodiment, the description is omitted here.
【００１８】（１）図２（ａ）に示すように、配線基板
１に対して、柱状電極６を形成し、個々の配線基板１に
切り離す。 （２）次に、図２（ｂ）に示すように、素子３上のパッ
ド４には、金バンプ２１が形成されており、この素子３
の金バンプ２１の形成面側を前記外形加工された配線基
板１へ対向させ、柱状電極６と金バンプ２１とを位置合
わせする。(1) As shown in FIG. 2A, columnar electrodes 6 are formed on the wiring board 1 and cut into individual wiring boards 1. (2) Next, as shown in FIG. 2B, a gold bump 21 is formed on the pad 4 on the element 3.
The surface on which the gold bumps 21 are formed is opposed to the wiring substrate 1 whose outer shape has been processed, and the columnar electrodes 6 and the gold bumps 21 are aligned.
【００１９】（３）その後、図２（ｃ）に示すように、
例えば、超音波ボンディング装置を用いて、ボンディン
グツール（図示なし）を素子３の裏面側に当て、超音波
を印加することにより、柱状電極６と素子３上のパッド
４とが金バンプ２１を介して電気的に接続され、素子３
の配線基板１への実装が終了する。このように、第２実
施例によれば、柱状電極と素子上のパッドとを超音波ボ
ンディングを用いて金バンプで接続するようにしたの
で、例えば、リフローなどのような高温雰囲気に晒され
ることに不具合のある素子においても、容易に本発明の
素子実装構造が得られ、素子と配線基板との間に生じる
応力について応力緩和構造を有するモジュールを得るこ
とができる。(3) Thereafter, as shown in FIG.
For example, a bonding tool (not shown) is applied to the back surface of the element 3 using an ultrasonic bonding apparatus, and ultrasonic waves are applied, so that the columnar electrode 6 and the pad 4 on the element 3 are interposed via the gold bump 21. And electrically connected to each other,
Is completed on the wiring board 1. As described above, according to the second embodiment, since the columnar electrodes and the pads on the element are connected by the gold bumps by using the ultrasonic bonding, they are exposed to a high-temperature atmosphere such as reflow. The device mounting structure of the present invention can be easily obtained even in a device having the above-mentioned problem, and a module having a stress relieving structure for a stress generated between the device and the wiring board can be obtained.
【００２０】第１及び第２実施例では、素子上のパッド
に電気的接続部となるバンプを、予め形成しておく例に
ついて説明したが、これに限定されるものではない。図
３は本発明の第３実施例を示す素子実装構造の要部製造
工程断面図である。この実施例では、素子上のパッドへ
のバンプの形成を必要とせずに、本発明の素子実装構造
を得る方法について説明する。In the first and second embodiments, an example has been described in which a bump serving as an electrical connection portion is formed in advance on a pad on an element. However, the present invention is not limited to this. FIG. 3 is a cross-sectional view of a main part manufacturing process of an element mounting structure according to a third embodiment of the present invention. In this embodiment, a method for obtaining the device mounting structure of the present invention without the need to form bumps on pads on the device will be described.
【００２１】上記した第１実施例の工程（１）から
（５）まで、つまり、配線基板１に対して、柱状電極用
レジスト１２に柱状電極６を形成するまでの工程〔図１
（ａ）〜（ｅ）〕は、第１実施例と同様であるので、こ
こではその説明は省略する。 （１）上記したように、配線基板１に対して、柱状電極
６をめっき法で形成する。続いて、図３（ａ）に示すよ
うに、その柱状電極６上に接続部３１を、例えば、はん
だ、金などの金属をめっき法で形成する。The steps (1) to (5) of the first embodiment described above, that is, the steps until the columnar electrode 6 is formed on the columnar electrode resist 12 for the wiring board 1 [FIG.
(A) to (e)] are the same as those in the first embodiment, and a description thereof will not be repeated. (1) As described above, the columnar electrode 6 is formed on the wiring board 1 by the plating method. Subsequently, as shown in FIG. 3A, a connection portion 31 is formed on the columnar electrode 6 by plating a metal such as solder or gold.
【００２２】（２）その後は、第１、第２実施例で示し
たように、素子３を、例えば、リフローや超音波ボンデ
ィングなどにより、図３（ｂ）に示すように、柱状電極
６と素子３上のパッド４とを電気的に接続し、配線基板
１への素子３の実装が終了する。このように、第３実施
例によれば、柱状電極を形成した後に、続いて接続部を
めっき法で得るようにしたので、素子上のパッドに対し
て、予め接続部となるバンプを形成する必要がなくなる
ので、素子へのバンプ形成工程を省略でき、その結果、
素子の歩留まりの向上を図ることができる。(2) Thereafter, as shown in the first and second embodiments, the element 3 is connected to the columnar electrode 6 by, for example, reflow or ultrasonic bonding as shown in FIG. The pads 4 on the element 3 are electrically connected, and the mounting of the element 3 on the wiring board 1 is completed. As described above, according to the third embodiment, after the columnar electrode is formed, the connection portion is subsequently obtained by the plating method. Therefore, a bump serving as the connection portion is formed in advance on the pad on the element. Since there is no need for this, the step of forming bumps on the device can be omitted, and
The yield of elements can be improved.
【００２３】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。It should be noted that the present invention is not limited to the above embodiment, and various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
【００２４】[0024]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、柱状電極を形成す
ることにより、素子に形成されたパターンと配線基板と
の間に十分な隙間を形成し、接続信頼性の向上を図る。As described above, according to the present invention, the following effects can be obtained. (1) According to the first aspect of the present invention, by forming the columnar electrodes, a sufficient gap is formed between the pattern formed on the element and the wiring board, and the connection reliability is improved.
【００２５】（２）請求項２記載の発明によれば、前記
フェースダウンボンディングにより実装される素子が弾
性表面波素子であるので、パターンと配線基板との間に
十分な隙間を形成することができ、的確な実装を行うこ
とができる。 （３）請求項３乃至５記載の発明によれば、柱状電極を
めっき法により形成するようにしたので、安価な樹脂基
板による配線基板においても、任意の高さの柱状電極を
容易に形成することができ、素子と配線基板との間に生
じる応力の度合いによって、柱状電極の高さを増減さ
せ、応力緩和構造を有するモジュールを得ることができ
る。(2) According to the second aspect of the present invention, since the element mounted by the face-down bonding is a surface acoustic wave element, a sufficient gap can be formed between the pattern and the wiring board. It is possible to perform accurate implementation. (3) According to the third to fifth aspects of the present invention, since the columnar electrodes are formed by plating, the columnar electrodes having an arbitrary height can be easily formed even on a wiring board using an inexpensive resin substrate. The height of the columnar electrode can be increased or decreased depending on the degree of stress generated between the element and the wiring board, and a module having a stress relaxation structure can be obtained.
【００２６】（６）請求項６記載の発明によれば、柱状
電極と素子上のパッドとを超音波ボンディングを用いて
金バンプで接続するようにしたので、例えば、リフロー
などのような高温雰囲気に晒されることに不具合のある
素子においても、容易に本発明の素子実装構造が得ら
れ、素子と配線基板との間に生じる応力について応力緩
和構造を有するモジュールを得ることができる。(6) According to the invention of claim 6, since the columnar electrode and the pad on the element are connected by the gold bump using the ultrasonic bonding, for example, a high temperature atmosphere such as a reflow is used. The element mounting structure of the present invention can be easily obtained even for an element having a problem of being exposed to the module, and a module having a stress relaxation structure for a stress generated between the element and the wiring board can be obtained.
【００２７】（７）請求項７記載の発明によれば、柱状
電極を形成した後に、続いて接続部をめっき法で得るよ
うにしたので、素子上のパッドに対して、予め接続部と
なるバンプを形成する必要がなくなるので、素子へのバ
ンプ形成工程を省略でき、その結果、素子の歩留まりの
向上を図ることができる。(7) According to the seventh aspect of the present invention, after the columnar electrode is formed, the connection portion is subsequently obtained by plating, so that the connection portion is formed in advance with respect to the pad on the element. Since there is no need to form a bump, a step of forming a bump on an element can be omitted, and as a result, the yield of the element can be improved.
【図１】本発明の第１実施例を示す素子実装構造の製造
工程断面図である。FIG. 1 is a sectional view showing a manufacturing process of an element mounting structure according to a first embodiment of the present invention.
【図２】本発明の第２実施例を示す素子実装構造の要部
製造工程断面図である。FIG. 2 is a cross-sectional view of a main part manufacturing step of an element mounting structure according to a second embodiment of the present invention.
【図３】本発明の第３実施例を示す素子実装構造の要部
製造工程断面図である。FIG. 3 is a cross-sectional view of a main part manufacturing step of an element mounting structure according to a third embodiment of the present invention.
【図４】従来の素子実装構造を示す図（その１）であ
る。FIG. 4 is a diagram (part 1) showing a conventional device mounting structure.
【図５】従来の素子実装構造を示す図（その２）であ
る。FIG. 5 is a diagram (part 2) showing a conventional element mounting structure.
１ 配線基板 ２ 配線パターン ２Ａ 電極 ３ 素子 ４ パッド ５ バンプ ６ 柱状電極 ７ スルーホール ８ 接続用パッド ９ 給電用パターン １０ ドライフィルムレジスト １１ フォトマスク １２ 柱状電極用レジスト ２１ 金バンプ ３１ 接続部（めっき法による） DESCRIPTION OF SYMBOLS 1 Wiring board 2 Wiring pattern 2A Electrode 3 Element 4 Pad 5 Bump 6 Column electrode 7 Through hole 8 Connection pad 9 Power supply pattern 10 Dry film resist 11 Photo mask 12 Column electrode resist 21 Gold bump 31 Connection part (by plating method) )
Claims (7)
電極と、（ｂ）該柱状電極上に接続部を介してフェース
ダウンボンディングにより実装される素子とを具備する
ことを特徴とする素子実装構造。1. A semiconductor device comprising: (a) a columnar electrode formed on an electrode of a wiring board; and (b) an element mounted on the columnar electrode by face-down bonding via a connection portion. Device mounting structure.
前記フェースダウンボンディングにより実装される素子
が弾性表面波素子であることを特徴とする素子実装構
造。2. The device mounting structure according to claim 1, wherein
An element mounting structure, wherein the element mounted by the face-down bonding is a surface acoustic wave element.
ジストを形成する工程と、（ｂ）前記めっきレジストに
開口部を形成する工程と、（ｃ）前記開口部に対してめ
っき法により柱状電極を形成する工程と、（ｄ）前記め
っきレジストを除去する工程と、（ｅ）フェースダウン
ボンディングにより前記柱状電極と素子上のパッドとを
接続させる工程とを施すことを特徴とする素子実装構造
の製造方法。3. A step of: (a) forming a plating resist on an electrode on a wiring board; (b) forming an opening in the plating resist; and (c) plating the opening by plating. A step of forming a columnar electrode by the following steps: (d) a step of removing the plating resist; and (e) a step of connecting the columnar electrode and a pad on the element by face-down bonding. Manufacturing method of mounting structure.
において、前記素子上のパッドに設けられたバンプによ
って前記柱状電極と前記素子上のパッドとを電気的に接
続することを特徴とする素子実装構造の製造方法。4. The method according to claim 3, wherein the columnar electrode and the pad on the element are electrically connected by a bump provided on the pad on the element. Manufacturing method of element mounting structure.
において、前記バンプをリフローによって接続すること
を特徴とする素子実装構造の製造方法。5. The method for manufacturing an element mounting structure according to claim 4, wherein the bumps are connected by reflow.
において、前記バンプを金バンプとなし、超音波ボンデ
ィングを用いて接続することを特徴とする素子実装構造
の製造方法。6. The method for manufacturing an element mounting structure according to claim 4, wherein said bumps are formed as gold bumps and connected using ultrasonic bonding.
において、前記柱状電極上にめっき法により形成した接
続部によって前記素子上のパッドと前記柱状電極とを電
気的に接続することを特徴とする素子実装構造の製造方
法。7. The method for manufacturing an element mounting structure according to claim 3, wherein a pad on the element and the columnar electrode are electrically connected by a connection portion formed on the columnar electrode by a plating method. Manufacturing method of the element mounting structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30162397A JPH11145189A (en) | 1997-11-04 | 1997-11-04 | Element mounting construction and manufacture therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30162397A JPH11145189A (en) | 1997-11-04 | 1997-11-04 | Element mounting construction and manufacture therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145189A true JPH11145189A (en) | 1999-05-28 |
Family
ID=17899181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30162397A Withdrawn JPH11145189A (en) | 1997-11-04 | 1997-11-04 | Element mounting construction and manufacture therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145189A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053395A (en) * | 2006-10-16 | 2007-03-01 | Oki Electric Ind Co Ltd | Semiconductor device and method of manufacturing semiconductor device |
-
1997
- 1997-11-04 JP JP30162397A patent/JPH11145189A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053395A (en) * | 2006-10-16 | 2007-03-01 | Oki Electric Ind Co Ltd | Semiconductor device and method of manufacturing semiconductor device |
| JP4498336B2 (en) * | 2006-10-16 | 2010-07-07 | Ｏｋｉセミコンダクタ株式会社 | Semiconductor device and manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6081044B2 (en) | Manufacturing method of package substrate unit | |
| JP2004207566A (en) | Semiconductor device, display apparatus, and manufacturing method thereof | |
| JP2000349194A (en) | Semiconductor device and its manufacture | |
| JP2002076055A (en) | Packaging method and packaging structure of semiconductor device | |
| US6763585B2 (en) | Method for producing micro bump | |
| JPH11145189A (en) | Element mounting construction and manufacture therefor | |
| JP2000315706A (en) | Manufacture of circuit substrate and circuit substrate | |
| JPH088293A (en) | Structure for connecting electronic parts and connection method therefor | |
| JP4100685B2 (en) | Semiconductor device | |
| JP2001267449A (en) | Lsi package and internal connection method for use therein | |
| JPH05211256A (en) | Semiconductor device | |
| JPH09129675A (en) | Packaging structure and method of packaging element | |
| JP2002289998A (en) | Circuit board and manufacturing method thereof | |
| JP3258564B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100320447B1 (en) | Method for Manufacturing Semiconductor Package | |
| JPH09246416A (en) | Semiconductor device | |
| JP3480005B2 (en) | Substrate for mounting semiconductor devices | |
| JPH07273267A (en) | Method of bonding lead | |
| JP2501168B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3256949B2 (en) | Semiconductor mounting substrate and method of manufacturing the same | |
| JPH06112275A (en) | Manufacture of circuit wiring board provided with terminal for mounting circuit component | |
| JP2000133920A (en) | Printed wiring board and printing unit structure | |
| JPH03192793A (en) | Mounting of electric circuit component | |
| JPH07122589A (en) | Semiconductor device and manufacture thereof | |
| JPH1065048A (en) | Manufacturing method for carrier substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |