JPH11176870A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH11176870A
JPH11176870A JP9346545A JP34654597A JPH11176870A JP H11176870 A JPH11176870 A JP H11176870A JP 9346545 A JP9346545 A JP 9346545A JP 34654597 A JP34654597 A JP 34654597A JP H11176870 A JPH11176870 A JP H11176870A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor device
conductor pattern
layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9346545A
Other languages
Japanese (ja)
Other versions
JP3398319B2 (en
Inventor
Michio Horiuchi
道夫 堀内
Yoichi Harayama
洋一 原山
Shigeji Muramatsu
茂次 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP34654597A priority Critical patent/JP3398319B2/en
Publication of JPH11176870A publication Critical patent/JPH11176870A/en
Application granted granted Critical
Publication of JP3398319B2 publication Critical patent/JP3398319B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device, which is able to sufficiently absorb the stresses applied on a conductor pattern accompanied by temperature changes without restriction by manufacturing facilities and the like. SOLUTION: A conductor pattern 16 is formed between a first insulating layer 14, provided at one-surface side of a semiconductor element 10 where an electrode 12 is formed, and a second insulating layer 18. One end part of the conductor pattern 16 is connected electrically to the electrode terminal 12 through a via 20 which penetrates the first insulating layer 14. The other end part of the conductor pattern 16 is connected electrically to an outer connecting terminal 22 provided through penetrating a second insulating layer 18. The respective first insulating layer 14 and the second insulating layer 18 are formed of elastic devices, whose Young' modulus under a room temperature becomes 10<8> Pa or less, so that the conductor pattern 16 can be extended or shortened in the direction of the layer corresponding to the expansion of the respective first insulating layer 14 and the second insulating layer 18 caused by the temperature change. Furthermore, the respective conductor pattern 16 is bent and formed on the first insulating layer 14, so that the pattern becomes longer than the straight-line distance between the via 20 and the external connecting terminal 22.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、更に詳細には半導体素子の電極端子が
形成された一面側に設けられている第1絶縁層と第2絶
縁層と間に挟まれて導体パターンが形成され、前記導体
パターンの一端部が第1絶縁層を貫通するヴィアを介し
て前記電極端子と電気的に接続されていると共に、前記
導体パターンの他端部が第2絶縁層を貫通して設けられ
た外部接続端子と電気的に接続されて成る半導体装置及
びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same. One end of the conductor pattern is electrically connected to the electrode terminal via a via penetrating the first insulating layer, and the other end of the conductor pattern is connected to the second terminal. The present invention relates to a semiconductor device electrically connected to an external connection terminal provided through an insulating layer and a method for manufacturing the same.

【0002】[0002]

【従来の技術】半導体装置には、導体パターンの部分を
透視して示した図12に示す様に、半導体素子100と
略同サイズの半導体装置、いわゆるチップサイズパッケ
ージがある。この図12に示す半導体装置では、半導体
素子100の周縁部に設けられた電極端子102、10
2・・・の各々と、半導体素子100上に設けられた外
部接続端子104、104とは、導体パターン106、
106・・によって電気的に接続されている。かかる導
体パターン106は、図13の部分断面図に示す如く、
半導体素子100の電極端子102が設けられた一面側
にエラストマー等の弾性体から成る第1絶縁層108と
ポリイミドフィルム等の第2絶縁層110とによって挟
まれて形成されている。更に、導体パターン106は、
その一端部が第2絶縁層110を貫通するはんだボール
等の外部接続端子104と接続され、且つその他端部が
第1絶縁層108と第2絶縁層110との側端部外方に
おいて、S字状に曲折されて電極端子102に接続され
ている。
2. Description of the Related Art As a semiconductor device, there is a semiconductor device having substantially the same size as a semiconductor element 100, that is, a so-called chip size package, as shown in FIG. In the semiconductor device shown in FIG. 12, electrode terminals 102, 10
2 and the external connection terminals 104, 104 provided on the semiconductor element 100
106.. Are electrically connected. As shown in the partial cross-sectional view of FIG.
On one surface side of the semiconductor element 100 on which the electrode terminals 102 are provided, the first insulating layer 108 made of an elastic material such as an elastomer and a second insulating layer 110 made of a polyimide film or the like are sandwiched. Furthermore, the conductor pattern 106
One end is connected to an external connection terminal 104 such as a solder ball penetrating the second insulating layer 110, and the other end is outside the side end of the first insulating layer 108 and the second insulating layer 110. It is bent in the shape of a letter and connected to the electrode terminal 102.

【0003】[0003]

【発明が解決しようとする課題】ところで、シリコンか
ら成る半導体素子100と樹脂から成る第1絶縁層10
8及び第2絶縁層110とは、その熱膨張係数等の物性
を異にする。また、半導体装置が実装基板に実装された
場合、実装基板と半導体素子100等の半導体装置の構
成部材との熱膨張係数等の物性も異にする。しかも、半
導体装置には、その信頼性を保証すべく、例えば温度変
化が−65〜+125℃の温度サイクル試験が施され
る。この様な温度変化が半導体装置或いは実装基板に実
装された半導体装置に加えられると、半導体装置の構成
部材間や実装基板等との物性差に因る伸縮が導体パター
ン106に応力として加わる。かかる応力は、導体パタ
ーン106の他端部に形成されたS字状の屈曲部112
の伸縮によって吸収される。しかしながら、屈曲部11
2の伸縮のみによって、導体パターン106に加えられ
る応力を吸収せんとする場合、吸収し得る応力は屈曲部
112の伸縮量で決定され、第1絶縁層108の厚さが
薄くなると、屈曲部112の屈曲が小さくなって伸縮量
が低下するため、導体パターン106に加えられる応力
を充分に吸収できない事態も発生する。この様な事態が
発生すると、第1絶縁層108と第2絶縁層110とに
挟まれた導体パターン106の部分と屈曲部112との
境界部近傍に応力が集中して導体パターン106が断線
し易くなるおそれがある。
The semiconductor element 100 made of silicon and the first insulating layer 10 made of resin are used.
8 and the second insulating layer 110 have different physical properties such as thermal expansion coefficient. In addition, when the semiconductor device is mounted on a mounting substrate, physical properties such as a coefficient of thermal expansion between the mounting substrate and components of the semiconductor device such as the semiconductor element 100 are different. In addition, the semiconductor device is subjected to a temperature cycle test at a temperature change of, for example, -65 to + 125 ° C in order to guarantee its reliability. When such a temperature change is applied to a semiconductor device or a semiconductor device mounted on a mounting substrate, expansion and contraction due to a difference in physical properties between constituent members of the semiconductor device and a mounting substrate or the like is applied to the conductor pattern 106 as stress. The stress is caused by the S-shaped bent portion 112 formed at the other end of the conductor pattern 106.
Is absorbed by the expansion and contraction of However, the bend 11
In the case where the stress applied to the conductor pattern 106 is absorbed only by the expansion and contraction of No. 2, the stress that can be absorbed is determined by the amount of expansion and contraction of the bent portion 112. Since the bending of the conductor pattern 106 is reduced and the amount of expansion and contraction is reduced, the stress applied to the conductor pattern 106 may not be sufficiently absorbed. When such a situation occurs, stress concentrates near the boundary between the bent portion 112 and the portion of the conductive pattern 106 sandwiched between the first insulating layer 108 and the second insulating layer 110, and the conductive pattern 106 is disconnected. It may be easier.

【0004】一方、導体パターン106に加えられる応
力を充分に吸収すべく、弾性体から成る第1絶縁層10
8を厚くして曲折部112の曲折を大とする場合には、
半導体装置の製造設備等の制約を受け易くなる。また、
半導体素子100が大形となり、導体パターン106が
長くなった場合等には、曲折部112のみでは導体パタ
ーン106に加えられる応力を吸収できなくなる。そこ
で、本発明の課題は、温度変化に伴って導体パターンに
加えられる応力を充分に吸収でき且つ製造装置等の制約
を受け難い半導体装置及びその製造方法を提供すること
にある。
On the other hand, in order to sufficiently absorb the stress applied to the conductor pattern 106, the first insulating layer 10 made of an elastic material is used.
When the bend 8 is made thicker and the bend of the bend portion 112 is increased,
It is easy to be restricted by semiconductor device manufacturing facilities and the like. Also,
When the semiconductor element 100 becomes large and the conductive pattern 106 becomes long, for example, the bent portion 112 alone cannot absorb the stress applied to the conductive pattern 106. SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device which can sufficiently absorb stress applied to a conductor pattern due to a temperature change, and which is not easily restricted by a manufacturing apparatus or the like, and a method of manufacturing the same.

【0005】[0005]

【課題を解決するための手段】本発明等は、前記課題を
解決するには、温度変化に伴って導体パターンに加えれ
る応力を、第1絶縁層と第2絶縁層とに挟まれている導
体パターンの部分で吸収することが有効であると考え検
討した結果、低ヤング率の弾性体で形成した第1絶縁層
と第2絶縁層とによって挟まれて形成された導体パター
ンの部分に曲折部を形成することによって、導体パター
ンに加えられた応力に応じて屈曲部が伸縮可能であるこ
と見出し、本発明に到達した。すなわち、本発明は、半
導体素子の電極端子が形成された一面側に設けられてい
る第1絶縁層と第2絶縁層との間に挟まれて導体パター
ンが形成され、前記導体パターンの一端部が第1絶縁層
を貫通するヴィアを介して前記電極端子と電気的に接続
されていると共に、前記導体パターンの他端部が第2絶
縁層を貫通して設けられた外部接続端子と電気的に接続
されて成る半導体装置であって、該第1絶縁層と第2絶
縁層との各々が、前記第1絶縁層及び第2絶縁層の温度
変化に因る層方向への伸縮に応じて前記導体パターンが
層方向に伸縮可能となるように、室温下でのヤング率が
108 Pa以下となる弾性体により形成され、且つ前記導
体パターンの各々が、前記ヴィアと外部接続端子との間
の直線距離よりも長くなるように、前記第1絶縁層上に
曲折されて形成されていることを特徴とする半導体装置
にある。
According to the present invention, in order to solve the above-mentioned problems, a stress applied to a conductor pattern due to a temperature change is sandwiched between a first insulating layer and a second insulating layer. As a result of considering that it is effective to absorb at the conductor pattern portion, it was found that the conductor pattern portion bent between the first insulating layer and the second insulating layer formed of an elastic body having a low Young's modulus was bent. By forming the portion, the inventors have found that the bent portion can expand and contract in accordance with the stress applied to the conductor pattern, and have reached the present invention. That is, according to the present invention, a conductor pattern is formed between a first insulation layer and a second insulation layer provided on one surface side of a semiconductor element on which an electrode terminal is formed, and one end of the conductor pattern is formed. Are electrically connected to the electrode terminals via vias penetrating the first insulating layer, and the other end of the conductor pattern is electrically connected to an external connection terminal provided through the second insulating layer. Wherein each of the first insulating layer and the second insulating layer responds to expansion and contraction in a layer direction due to a temperature change of the first insulating layer and the second insulating layer. The conductor pattern is formed of an elastic body having a Young's modulus at room temperature of 10 8 Pa or less so that the conductor pattern can expand and contract in the layer direction, and each of the conductor patterns is formed between the via and an external connection terminal. The first insulation so as to be longer than the linear distance of Lying in the semiconductor device according to claim being formed is bent upward.

【0006】また、本発明は、半導体素子の電極端子が
形成された一面側に設けられている第1絶縁層と第2絶
縁層との間に挟まれて導体パターンが形成され、前記導
体パターンの一端部が第1絶縁層を貫通するヴィアを介
して前記電極端子と電気的に接続されていると共に、前
記導体パターンの他端部が第2絶縁層を貫通して設けら
れた外部接続端子と電気的に接続されて成る半導体装置
を製造する際に、該導体パターンの一端部が第1絶縁層
を貫通するヴィアに接続されていると共に、前記導体パ
ターンの他端部が第2絶縁層を貫通して形成された外部
接続端子用凹部が露出して成るパターン形成体を形成
し、次いで、前記パターン形成体を半導体素子の電極端
子が形成された一面側に積層して前記パターン形成体の
ヴィアと前記半導体素子の電極端子との各々を電気的に
接続することを特徴とする半導体装置の製造方法にあ
る。
Further, the present invention provides a semiconductor device, wherein a conductor pattern is formed between a first insulating layer and a second insulating layer provided on one surface side on which electrode terminals of a semiconductor element are formed. An external connection terminal, one end of which is electrically connected to the electrode terminal via a via penetrating the first insulating layer, and the other end of the conductor pattern is provided penetrating the second insulating layer. When manufacturing a semiconductor device electrically connected to the first insulating layer, one end of the conductive pattern is connected to a via penetrating the first insulating layer, and the other end of the conductive pattern is connected to the second insulating layer. Forming a pattern formed body having a recess for an external connection terminal formed therethrough, and then laminating the pattern formed body on one surface side on which an electrode terminal of a semiconductor element is formed. Vias and the semiconductor In a method of manufacturing a semiconductor device characterized by electrically connecting each of the electrode terminals of the child.

【0007】本発明に係る半導体装置によれば、第1絶
縁層と第2絶縁層とが低ヤング率の弾性体によって形成
されているため、両絶縁層によって挟まれた導体パター
ンの部分に形成された曲折部が、温度変化に因る半導体
素子や第1絶縁層等の伸縮差に基づいて加えられる応力
変化に対して伸縮できる。このため、両絶縁層によって
挟まれた導体パターンの部分に充分な曲折量を形成して
おけば、第1絶縁層の厚さをそのままで半導体素子を大
型化しても、温度変化に基づく導体パターンに加えられ
る応力を充分に吸収できる。
According to the semiconductor device of the present invention, since the first insulating layer and the second insulating layer are formed of an elastic body having a low Young's modulus, the first insulating layer and the second insulating layer are formed in a portion of the conductor pattern sandwiched between the two insulating layers. The bent portion can expand and contract with respect to a change in stress applied based on a difference in expansion and contraction of the semiconductor element and the first insulating layer due to a change in temperature. For this reason, if a sufficient amount of bending is formed in the portion of the conductor pattern sandwiched between the two insulating layers, even if the semiconductor element is enlarged while keeping the thickness of the first insulating layer, the conductor pattern based on temperature change can be used. Can be sufficiently absorbed.

【0008】[0008]

【発明の実施の形態】本発明に係る半導体装置の一例を
図1に示す。図1に示す半導体装置は、半導体素子10
の電極端子12が設けられた一面側に積層されて成る第
1絶縁層14と第2絶縁層18との挟まれて導体パター
ン16が形成されている。この導体パターン16は、そ
の一端部が第1絶縁層14を貫通するヴィア20によっ
て電極端子12と電気的に接続されていると共に、その
他端部が第2絶縁層18を貫通して設けられた外部接続
端子22と電気的に接続されている。かかる外部接続端
子22としては、はんだから成るはんだボール、中心部
に銅材等のコア部が形成されたはんだボール等が用いら
れる。
FIG. 1 shows an example of a semiconductor device according to the present invention. The semiconductor device shown in FIG.
A conductor pattern 16 is formed between a first insulating layer 14 and a second insulating layer 18 that are stacked on one surface on which the electrode terminals 12 are provided. One end of the conductor pattern 16 is electrically connected to the electrode terminal 12 by a via 20 penetrating the first insulating layer 14, and the other end is provided through the second insulating layer 18. It is electrically connected to the external connection terminal 22. As the external connection terminal 22, a solder ball made of solder, a solder ball having a core made of a copper material or the like formed at the center, or the like is used.

【0009】図1に示す半導体装置においては、第1絶
縁層14と第2絶縁層18との各々が、室温下でヤング
率が108 Pa以下、好ましくは室温〜260℃の範囲に
おいてヤング率が104 〜107 Pa、特に好ましくは−
50℃においてもヤング率が107 Pa程度の弾性体によ
って形成されていることが大切である。この様に、低ヤ
ング率の弾性体に挟まれて形成された導体パターン16
は、半導体装置の信頼性上目標とする温度変化、例えば
温度サイクル試験において−65〜+125℃の温度変
化が半導体装置に加えられたとき、第1絶縁層16等の
伸縮に応じて導体パターン16が伸縮できる。ここで、
第1絶縁層14と第2絶縁層18との各々が室温下でヤ
ング率108Paを越える弾性体によって形成されている
場合、前記温度変化が半導体装置に加えられても、第1
絶縁層14等の伸縮に応じて導体パターン16が伸縮で
き難くなる。かかる低ヤング率の弾性体としては、変形
を惹起した応力が除去されても変形の全てが元に戻らな
い不完全弾性体が好ましく、具体的にはシリコーンゴム
系エラストマーやポリオレフィン系エラストマーを好適
に挙げることができる。
In the semiconductor device shown in FIG. 1, each of the first insulating layer 14 and the second insulating layer 18 has a Young's modulus of 10 8 Pa or less at room temperature, preferably in the range of room temperature to 260 ° C. Is 10 4 to 10 7 Pa, particularly preferably −
It is important that the elastic material has a Young's modulus of about 10 7 Pa even at 50 ° C. In this manner, the conductor pattern 16 formed between the elastic bodies having a low Young's modulus is formed.
When a temperature change targeted for reliability of the semiconductor device, for example, a temperature change of −65 to + 125 ° C. in a temperature cycle test is applied to the semiconductor device, the conductor pattern 16 is formed in accordance with expansion and contraction of the first insulating layer 16 and the like. Can expand and contract. here,
When each of the first insulating layer 14 and the second insulating layer 18 is formed of an elastic body having a Young's modulus exceeding 10 8 Pa at room temperature, the first insulating layer 14 and the second insulating layer 18 are not affected by the temperature change even if the temperature change is applied to the semiconductor device.
It becomes difficult for the conductor pattern 16 to expand and contract according to expansion and contraction of the insulating layer 14 and the like. As such an elastic body having a low Young's modulus, an incomplete elastic body in which all of the deformation does not return to its original state even when the stress causing the deformation is removed is preferable. Specifically, a silicone rubber-based elastomer or a polyolefin-based elastomer is preferably used. Can be mentioned.

【0010】更に、低ヤング率の第1絶縁層14と第2
絶縁層18とによって挟まれて形成された全導体パター
ン16の各水平部26は、図1に示す様に、半導体素子
10の一面と略平行に形成されていると共に、図2に示
す様に、左右方向に曲折されて形成されている。この曲
折は滑らかな曲線状であることが応力が分散されるため
好ましい。ここで、図12に示す如く、半導体素子10
0の電極端子102と外部接続端子104とを直線で結
ぶ導体パターン106が一本でも存在すると、半導体装
置が受け得る温度変化程度は、直線状の導体パターン1
06が耐え得る範囲の温度変化程度に規制される。この
様に曲折されて形成された導電パターン16の長さは、
上述した様に、温度サイクル試験で採用される温度変化
において、第1絶縁層14等の伸縮を吸収し得る長さと
する。この際に、実装基板に実装した半導体装置に対
し、半導体装置の信頼性上目標とする温度変化を加えた
とき、第1絶縁層の厚み方向及び前記実装基板の伸縮を
吸収し得るように、導体パターン16の長さを決定する
ことが好ましく、具体的には、導体パターン16の長さ
(L)を下記数3の式が満足する長さとすることが好ま
しい。
Further, the first insulating layer 14 having a low Young's modulus
Each horizontal portion 26 of the entire conductor pattern 16 formed between the insulating layers 18 is formed substantially parallel to one surface of the semiconductor element 10 as shown in FIG. , Are bent in the left-right direction. This bend is preferably a smooth curve because stress is dispersed. Here, as shown in FIG.
If there is at least one conductor pattern 106 that connects the zero electrode terminal 102 and the external connection terminal 104 with a straight line, the degree of temperature change that the semiconductor device can receive is limited to the linear conductor pattern 1.
06 is restricted to a temperature change within a range that can be endured. The length of the conductive pattern 16 formed by bending in this manner is:
As described above, the length is set so as to be able to absorb expansion and contraction of the first insulating layer 14 and the like in the temperature change adopted in the temperature cycle test. At this time, when a temperature change targeted for reliability of the semiconductor device is applied to the semiconductor device mounted on the mounting substrate, the thickness direction of the first insulating layer and the expansion and contraction of the mounting substrate can be absorbed. It is preferable to determine the length of the conductor pattern 16, and specifically, it is preferable that the length (L) of the conductor pattern 16 be a length that satisfies the following equation (3).

【数3】 かかる数3の式において、αb に代えて(αb −αs
を使用してもよい。このαs は第1絶縁層14の熱膨張
係数である。
(Equation 3) In the equation (3), instead of α b , (α b −α s )
May be used. This α s is the coefficient of thermal expansion of the first insulating layer 14.

【0011】図1及び図2に示す半導体装置は、図3に
示す様に、導体パターン16等を複数個の半導体素子1
0が形成されたウェハー30上に形成した後、個々の半
導体装置にダイシングすることによって形成できる。図
3に示す半導体装置の製造方法では、先ず、複数個の半
導体素子10が形成されたウェハー30上に、第1絶縁
層14を形成する〔図3(a)の工程〕。この第1絶縁
層14は、室温下でヤング率が108 Pa以下、好ましく
は室温〜260℃の範囲においてヤング率が104 〜1
7 Pa、特に好ましくは−50℃においてもヤング率が
107 Pa程度の弾性体によって形成する。かかる第1絶
縁層14を、例えばシリコーンゴム系エラストマー等の
熱硬化性樹脂を用いて形成する場合には、熱硬化性樹脂
をウェハー上に塗布してからキュアすることによって形
成できる。かかる第1絶縁層14には、ウェハー30に
形成された各半導体素子10の電極端子12が底面に露
出するように、レーザやエッチング等によって第1絶縁
層14にヴィア用穴部34を形成する〔図3(b)の工
程〕。このヴィア用穴部34の開口周縁部は、角張って
いると応力の集中が発生し易いため、曲面状に形成する
ことが好ましい。
As shown in FIG. 3, the semiconductor device shown in FIG. 1 and FIG.
After being formed on the wafer 30 on which the “0” is formed, it can be formed by dicing into individual semiconductor devices. In the method for manufacturing a semiconductor device shown in FIG. 3, first, a first insulating layer 14 is formed on a wafer 30 on which a plurality of semiconductor elements 10 are formed [step of FIG. The first insulating layer 14 has a Young's modulus of 10 8 Pa or less at room temperature, preferably 10 4 to 1 at room temperature to 260 ° C.
It is formed of an elastic material having a Young's modulus of about 10 7 Pa even at 0 7 Pa, particularly preferably at −50 ° C. When the first insulating layer 14 is formed using a thermosetting resin such as a silicone rubber-based elastomer, the first insulating layer 14 can be formed by applying a thermosetting resin on a wafer and then curing the same. Via holes 34 are formed in the first insulating layer 14 by laser or etching or the like so that the electrode terminals 12 of the respective semiconductor elements 10 formed on the wafer 30 are exposed on the bottom surface in the first insulating layer 14. [Step of FIG. 3B]. The peripheral edge portion of the opening of the via hole 34 is preferably formed in a curved surface because stress concentration easily occurs when the peripheral portion is angular.

【0012】次いで、ヴィア用穴部34の電極端子12
が露出する底面及び内壁面を含む第1絶縁層14の表面
に金属層36を形成する〔図3(c)の工程〕。この金
属層36は、銅等の金属を無電解めっきによって薄膜金
属層を形成した後、電解めっきを施して所望厚さとす
る。かかる無電解めっきの際に、第1絶縁層14の表面
に金属を析出し易くして薄膜金属層を容易に形成すべ
く、第1絶縁層14を形成する樹脂中に酸化ケイ素等の
無機粉末を配合することが好ましい。この無機粉末の配
合によって、樹脂粘度等も調整できる。但し、無機粉末
の配合量が多過ぎると、第1絶縁層14のヤング率が高
くなる傾向にあるため、無機粉末の配合量を30体積%
程度とすることが好ましい。尚、薄膜金属層をスッパタ
法で形成してもよい。かかるスッパタ法で薄膜金属層を
形成する場合は、チタンやパラジウム等の金属により薄
膜金属層を形成することが、第1絶縁層14との接着性
等を良好とすることができる。
Next, the electrode terminals 12 in the via holes 34 are formed.
A metal layer 36 is formed on the surface of the first insulating layer 14 including the bottom surface and the inner wall surface where the metal layer 36 is exposed [step of FIG. The metal layer 36 has a desired thickness by forming a thin film metal layer on a metal such as copper by electroless plating and then performing electrolytic plating. In the case of such electroless plating, in order to easily deposit a metal on the surface of the first insulating layer 14 and easily form a thin film metal layer, an inorganic powder such as silicon oxide is contained in a resin for forming the first insulating layer 14. Is preferably blended. The viscosity of the resin and the like can be adjusted by blending the inorganic powder. However, if the amount of the inorganic powder is too large, the Young's modulus of the first insulating layer 14 tends to be high.
It is preferable to set the degree. Incidentally, the thin film metal layer may be formed by a sputtering method. When the thin film metal layer is formed by such a sputtering method, forming the thin film metal layer with a metal such as titanium or palladium can improve the adhesiveness to the first insulating layer 14 and the like.

【0013】この様にして形成した金属層36には、フ
ォトリソ法等によってパターニングを施して導体パター
ン16、16・・を形成する〔図3(d)の工程〕。こ
の導体パターン16の各々には、図2に示す様に、半導
体素子10の電極端子12と接続されたヴィア20が一
端部に形成されていると共に、他端部には外部接続端子
22と接続されるランド部24が形成されている。更
に、ヴィア20とランド部24とを連結する水平部26
は、図3(d)に示す様に、ウェハー30の一面に沿っ
て略平行に形成されていると共に、図2に示す様に、左
右方向に曲折されて形成されている。かかる導体パター
ン16の長さ(L)は、前述した数3の式を満足するも
のであることが好ましい。
The metal layer 36 thus formed is patterned by photolithography or the like to form conductor patterns 16, 16,... [Step in FIG. 3 (d)]. As shown in FIG. 2, each of the conductor patterns 16 has a via 20 connected to the electrode terminal 12 of the semiconductor element 10 at one end and an external connection terminal 22 at the other end. A land portion 24 is formed. Further, a horizontal portion 26 connecting the via 20 and the land portion 24 is provided.
Are formed substantially in parallel along one surface of the wafer 30 as shown in FIG. 3D, and are bent in the left-right direction as shown in FIG. It is preferable that the length (L) of the conductor pattern 16 satisfies the expression (3).

【0014】更に、形成された導体パターン16、16
・・を第2絶縁層18によって被覆した後、図2に示す
ランド部24が底面を形成する外部接続端子用凹部38
をレーザやエッチングによって形成する〔図3(e)の
工程〕。かかる第2絶縁層18も、室温下でヤング率が
108 Pa以下、好ましくは室温〜260℃の範囲におい
てヤング率が104 〜107 Pa、特に好ましくは−50
℃においてもヤング率が107 Pa程度の弾性体によって
形成する。この第2絶縁層18は、第1絶縁層14と同
一樹脂でもよく、異なる樹脂であってもよい。但し、第
1絶縁層14と接着性が良好な樹脂で第2絶縁層18を
形成することが、両層の剥離防止等の観点から好まし
い。その後、外部接続端子用凹部38に、はんだボール
等の外部接続端子22を装着した後、ウェハー30を所
定箇所、例えは図3(f)で示す一点鎖線Aの箇所で切
断して個片とし、図1に示す半導体装置を得ることがで
きる〔図3(f)の工程〕。尚、はんだボール等の外部
接続端子22の装着は、ウェハー30を所定箇所で切断
して個片とした後に行ってもよい。
Further, the formed conductor patterns 16, 16
After being covered with the second insulating layer 18, the land portion 24 shown in FIG.
Is formed by laser or etching [step of FIG. 3E]. The second insulating layer 18 also has a Young's modulus of 10 8 Pa or less at room temperature, preferably 10 4 to 10 7 Pa at room temperature to 260 ° C., particularly preferably −50 Pa.
It is formed of an elastic body having a Young's modulus of about 10 7 Pa even at ℃. The second insulating layer 18 may be the same resin as the first insulating layer 14 or a different resin. However, it is preferable to form the second insulating layer 18 with a resin having good adhesion to the first insulating layer 14 from the viewpoint of preventing separation of both layers. Thereafter, after the external connection terminals 22 such as solder balls are mounted in the external connection terminal concave portions 38, the wafer 30 is cut into predetermined pieces, for example, at the positions indicated by alternate long and short dash lines A shown in FIG. The semiconductor device shown in FIG. 1 can be obtained [step of FIG. The mounting of the external connection terminals 22 such as solder balls may be performed after the wafer 30 is cut at a predetermined position into individual pieces.

【0015】図3に示す半導体装置及び半導体装置の製
造方法では、ウェハー30上にシリコーンゴム系エラス
マー等の樹脂を塗布して第1絶縁層14を形成していた
が、図4に示す様に、第1絶縁層14を接着剤層28に
よって半導体素子10又はウェハー30に接着してもよ
い。この場合には、接着性フィルム上に第1絶縁層14
を予め形成した二層構造フィルムを用いることが好まし
い。特に、第1絶縁層14を熱硬化性樹脂を用いて形成
するとき、接着性フィルム上に熱硬化性樹脂のプライマ
ーを形成した二層構造フィルムを用いることができる。
In the semiconductor device and the method of manufacturing the semiconductor device shown in FIG. 3, the first insulating layer 14 is formed by applying a resin such as a silicone rubber-based elastomer on the wafer 30, but as shown in FIG. Alternatively, the first insulating layer 14 may be bonded to the semiconductor element 10 or the wafer 30 by the adhesive layer 28. In this case, the first insulating layer 14 is formed on the adhesive film.
Is preferably used. In particular, when the first insulating layer 14 is formed using a thermosetting resin, a two-layer structure film in which a primer of a thermosetting resin is formed on an adhesive film can be used.

【0016】図1〜図4に示す半導体装置は、ウェハー
30上に第1絶縁層14等から成るパターン形成体の各
部分を順次造り込む方法で製造されているが、形成され
たパターン形成体に欠陥が存在していた場合、最終的に
得られた半導体装置の多くが欠陥品となるおそれがあ
る。このため、予めパターン形成体を形成しておき、欠
陥が存在しないパターン形成体のみをウェハー30上に
接合した後、ダイシングすることが好ましい。この様に
して得られた半導体装置を図5に示す。この半導体装置
は、パターン形成体40と半導体素子10とが接着剤層
32により接着されたものである。かかるパターン形成
体40は、第1絶縁層14上に半導体素子10の一面側
に沿って形成された導体パターン16が第2絶縁層18
によって被覆されている。更に、この導体パターン16
は、その一端部が第1絶縁層14を貫通するヴィア20
と接続されていると共に、他端部が第2絶縁層18を貫
通する外部接続端子22と接続されている。かかるパタ
ーン形成体40のヴィア20は、後述する様に、第1絶
縁層14に形成されたヴィア用穴部にめっき金属を充填
して形成したものあり、半導体素子10の電極端子12
に接続されている。また、接着剤層32は、熱可塑性樹
脂から成る接着剤によって形成することが好ましい。
尚、図5の第1絶縁層14及び第2絶縁層18を形成す
る樹脂の種類や物性、或いは導体パターン16の形状や
長さは、前述した図1〜図4に示す半導体装置と同様で
あるため、ここでは詳細な説明を省略する。
The semiconductor device shown in FIGS. 1 to 4 is manufactured by a method in which respective portions of a pattern formed body including the first insulating layer 14 and the like are sequentially formed on a wafer 30. , There is a possibility that many of the finally obtained semiconductor devices will be defective. For this reason, it is preferable that a pattern forming body is formed in advance, and only the pattern forming body having no defect is bonded on the wafer 30 and then diced. FIG. 5 shows the semiconductor device thus obtained. In this semiconductor device, the pattern forming body 40 and the semiconductor element 10 are bonded by an adhesive layer 32. In the pattern forming body 40, the conductor pattern 16 formed on the first insulating layer 14 along one surface of the semiconductor element 10 is formed by the second insulating layer 18.
Covered by Further, the conductor pattern 16
Is a via 20 whose one end penetrates through the first insulating layer 14.
The other end is connected to the external connection terminal 22 penetrating the second insulating layer 18. The vias 20 of the pattern forming body 40 are formed by filling plating metal into via holes formed in the first insulating layer 14 as described later.
It is connected to the. Further, the adhesive layer 32 is preferably formed by an adhesive made of a thermoplastic resin.
The type and physical properties of the resin forming the first insulating layer 14 and the second insulating layer 18 in FIG. 5, or the shape and length of the conductor pattern 16 are the same as those in the semiconductor device shown in FIGS. Therefore, detailed description is omitted here.

【0017】図5に示す半導体装置は、図6に示す方法
で得られたパターン形成体40を図7に示す方法でウェ
ハー30に接着した後、所定箇所を切断することによっ
て製造できる。先ず、パターン形成体40を製造する際
には、第1絶縁層14と銅箔等の金属箔42とを接着剤
層32によって接着した三層構造フィルムを形成する
〔図6(a)の工程〕。この接着剤層32は、熱可塑性
接着剤によって形成することが、エッチング処理やめっ
き処理に対して化学的に安定で且つ熱履歴を受けた後で
も充分な接着能を有するため好ましい。得られた三層構
造フィルムには、レーザやエッチングによって、ヴィア
用穴部34を第1絶縁層14及び接着剤層32に形成す
る〔図6(b)の工程〕。このヴィア用穴部34の底面
は金属箔42の表面によって形成される。
The semiconductor device shown in FIG. 5 can be manufactured by bonding the pattern forming body 40 obtained by the method shown in FIG. 6 to the wafer 30 by the method shown in FIG. First, when manufacturing the pattern forming body 40, a three-layer structure film in which the first insulating layer 14 and a metal foil 42 such as a copper foil are bonded by an adhesive layer 32 is formed [Step of FIG. ]. The adhesive layer 32 is preferably formed of a thermoplastic adhesive because it is chemically stable to etching and plating and has a sufficient adhesive ability even after receiving a heat history. Via holes 34 are formed in the first insulating layer 14 and the adhesive layer 32 in the obtained three-layer structure film by laser or etching [step of FIG. 6B]. The bottom surface of the via hole 34 is formed by the surface of the metal foil 42.

【0018】かかるヴィア用穴部34には、金属箔42
を電極の一方として電解めっきによって金属を充填して
ヴィア20を形成する〔図6(c)の工程〕。この金属
としては、はんだを用いることができ、特にPb-Sn 系は
んだ、Ag-Sn 系はんだ、或いは前記はんだ又はSnをベー
スにしてBi、Sb、Zn等を添加したはんだを好適に用いる
ことができる。更に、ヴィア20の表面を含む第1絶縁
層14の表面に、無電解めっきによって銅等の薄膜金属
層を形成した後、電解めっきを施して所望厚さとした銅
等の金属から成る金属層36を形成する〔図6
(d)〕。かかる第1絶縁層14を形成する樹脂中に、
30体積%以下の酸化ケイ素等の無機粉末を配合するこ
とによって、第1絶縁層14の表面に金属が容易に析出
して薄膜金属層を無電解めっきによって形成し易い。
尚、薄膜金属層をスッパタ法で形成してもよい。かかる
スッパタ法で薄膜金属層を形成する場合は、チタンやパ
ラジウム等の金属により薄膜金属層を形成することが、
第1絶縁層14との接着性等を良好とすることができ
る。
A metal foil 42 is formed in the via hole 34.
Is filled with metal by electrolytic plating to form a via 20 [FIG. 6 (c)]. As this metal, a solder can be used, and in particular, a Pb-Sn-based solder, an Ag-Sn-based solder, or a solder containing Bi, Sb, Zn, or the like based on the aforementioned solder or Sn is preferably used. it can. Further, after a thin metal layer such as copper is formed on the surface of the first insulating layer 14 including the surface of the via 20 by electroless plating, the metal layer 36 made of a metal such as copper having a desired thickness is formed by electrolytic plating. [FIG. 6
(D)]. In the resin forming the first insulating layer 14,
By blending 30% by volume or less of inorganic powder such as silicon oxide, a metal is easily deposited on the surface of the first insulating layer 14 and a thin film metal layer is easily formed by electroless plating.
Incidentally, the thin film metal layer may be formed by a sputtering method. When forming the thin film metal layer by such a sputtering method, forming the thin film metal layer with a metal such as titanium or palladium,
Adhesion with the first insulating layer 14 and the like can be improved.

【0019】形成した金属層36には、フォトリソ法等
によって所望パターンの導体パターン16、16・・を
形成する〔図6(e)の工程〕。この導体パターン16
の各々は、金属箔42に略平行に形成されているが、図
2に示す様に、半導体素子30の電極端子12と接続さ
れたヴィア20が一端部に形成されていると共に、他端
部には外部接続端子22と接続されるランド部24が形
成されている。更に、この導体パターン16は、図2に
示す様に、左右方向に曲折されて形成されており、その
長さ(L)は、前述した数3の式を満足するものである
ことが好ましい。次いで、導体パターン16、16・・
を第2絶縁層18により被覆した後、図2に示すランド
部24が底面を形成する外部接続端子用凹部38をレー
ザやエッチングにより形成してパターン形成体40を完
成する〔図6(f)の工程〕。また、金属箔42は、導
体パターン16等を形成した後、或いは第2絶縁層18
や外部接続端子用凹部38を形成した後に剥離する。
On the formed metal layer 36, conductor patterns 16, 16,... Of a desired pattern are formed by a photolithography method or the like (step of FIG. 6E). This conductor pattern 16
Are formed substantially parallel to the metal foil 42. As shown in FIG. 2, a via 20 connected to the electrode terminal 12 of the semiconductor element 30 is formed at one end, and the other end is formed at the other end. Is formed with a land portion 24 connected to the external connection terminal 22. Further, as shown in FIG. 2, the conductor pattern 16 is formed by being bent in the left-right direction, and its length (L) preferably satisfies the above equation (3). Next, the conductor patterns 16, 16,.
Is covered with a second insulating layer 18, and external connection terminal recesses 38 in which the lands 24 shown in FIG. 2 form bottom surfaces are formed by laser or etching to complete the pattern forming body 40 (FIG. 6F). Process). The metal foil 42 may be formed after the formation of the conductor pattern 16 or the like, or after the formation of the second insulating layer
Or after forming the concave portion 38 for the external connection terminal.

【0020】図6に示す工程で得られたパターン形成体
40は、図7(a)に示す様に、ウェハー30に接着す
る。この際に、パターン形成体40の接着剤層32を熱
可塑性接着剤によって形成することにより、金属箔42
を剥離した後、直ちにパターン形成体40をウェハー3
0に加熱接着できる。熱可塑性接着剤は熱履歴を受けた
後でも充分な接着能を有するためである。その後、外部
接続端子用凹部38に、はんだボール等の外部接続端子
22を装着した後、ウェハー30を所定箇所、例えは図
7(b)で示す一点鎖線Aの箇所で切断して個片とし、
図5に示す半導体装置を得ることができる。尚、はんだ
によってヴィア20を形成した場合、パターン形成体4
0をウェハー30に接着する際に、ヴィア20を溶融し
て電極端子12と接続するようにしてもよく、はんだボ
ール等の外部接続端子22の装着は、ウェハー30を所
定箇所で切断して個片とした後に行ってもよい。
The pattern forming body 40 obtained in the step shown in FIG. 6 is bonded to the wafer 30 as shown in FIG. At this time, by forming the adhesive layer 32 of the pattern forming body 40 with a thermoplastic adhesive, the metal foil 42
Immediately after peeling, the pattern forming body 40 is
0 can be bonded by heating. This is because the thermoplastic adhesive has a sufficient adhesive ability even after receiving a thermal history. Then, after the external connection terminals 22 such as solder balls are mounted in the external connection terminal concave portions 38, the wafer 30 is cut into predetermined pieces, for example, at the points indicated by the dashed-dotted line A shown in FIG. ,
The semiconductor device shown in FIG. 5 can be obtained. When the via 20 is formed by solder, the pattern forming body 4
When bonding the semiconductor chip 0 to the wafer 30, the via 20 may be melted and connected to the electrode terminal 12, and the external connection terminal 22 such as a solder ball may be attached by cutting the wafer 30 at a predetermined position. It may be performed after slicing.

【0021】図5に示す半導体装置において、ヴィア2
0は一種類の金属によって形成しているが、図8に示す
様に、二種類の金属層20a、20bから成るものであ
ってもよい。この様に、金属層20a、20bによって
ヴィア20を形成することによって、例えばはんだから
成る金属層20bと銅又は金から成る金属層20aとに
よって形成されたヴィア20を形成できる。かかるヴィ
ア20によれば、半導体素子10の電極端子12或いは
導体パターン16との接続を良好とすることができ、且
つはんだよりも銅又は金は電気抵抗が低いため、電気的
特性を良好とすることができる。また、金属層20aを
はんだによって形成した場合、導体パターン16をエッ
チング液によって形成する際に、塗布されたエッチング
レジストの位置ずれ等によって、金属層20bの端面が
エッチングレジストから露出することがある。この様
に、露出した金属層20bの端面がエッチング液に触れ
ると、金属層20bを形成するはんだも同時にエッチン
グされる。このため、金属層20aをエッチング液によ
りエッチングされ難い金属、例えば錫又はニッケルによ
って形成することによって、金属層20bがエッチング
されることを防止できる。更に、ヴィア20を実質的に
銅やニッケル等の金属によって形成し、ヴィア20の表
面に金めっきを施した場合、電極端子12の表面に錫め
っきを施すことによって、ヴィア20と電極端子12と
を金と錫との共晶合金に因る接合を行うことができる。
かかる共晶合金に因る接合は、ヴィア20の表面に錫め
っきを施し且つ電極端子12の表面に金めっきを施した
場合でも行うことができる。かかる二種類の金属層から
成るヴィア20は、図6(c)の工程において、二種類
の金属めっきを施すことによって形成できる。
In the semiconductor device shown in FIG.
Although 0 is formed of one type of metal, as shown in FIG. 8, it may be formed of two types of metal layers 20a and 20b. In this manner, by forming the vias 20 with the metal layers 20a and 20b, the vias 20 formed by the metal layer 20b made of, for example, solder and the metal layer 20a made of copper or gold can be formed. According to the via 20, the connection with the electrode terminal 12 or the conductor pattern 16 of the semiconductor element 10 can be improved, and copper or gold has lower electric resistance than solder, so that the electric characteristics are improved. be able to. When the metal layer 20a is formed by solder, the end face of the metal layer 20b may be exposed from the etching resist due to a displacement of the applied etching resist when the conductive pattern 16 is formed by the etching solution. As described above, when the exposed end face of the metal layer 20b comes into contact with the etching solution, the solder forming the metal layer 20b is simultaneously etched. For this reason, the metal layer 20b can be prevented from being etched by forming the metal layer 20a from a metal that is not easily etched by the etchant, for example, tin or nickel. Furthermore, when the via 20 is substantially formed of a metal such as copper or nickel, and the surface of the via 20 is plated with gold, the surface of the electrode terminal 12 is plated with tin, so that the via 20 and the electrode terminal 12 Can be joined by a eutectic alloy of gold and tin.
The joining by the eutectic alloy can be performed even when the surface of the via 20 is plated with tin and the surface of the electrode terminal 12 is plated with gold. The via 20 composed of the two types of metal layers can be formed by applying two types of metal plating in the step of FIG.

【0022】図5又は図8に示す半導体装置では、前述
した様に、予め形成したパターン形成体40をウェハー
30に接着して製造しているが、図9に示す様に、半導
体素子10側端部に突出部20cが形成されたヴィア2
0を具備するパターン形成体40を、異方性導電接着フ
ィルム44によって半導体素子10に接合して成る半導
体装置であってもよい。かかる異方性導電接着フィルム
44は、導電性粉粒体が接着剤層中に配合されたもので
あって、ヴィア20の突出部20cによって押圧力が加
えられた異方性導電接着フィルム44の部分では、接着
剤が押し出されて導電性粉粒体が残留して導電性が得ら
れる。尚、押圧力が加えられなかった部分は、接着剤に
よって導電性粉粒体が絶縁されており、絶縁性が維持さ
れている。
As described above, the semiconductor device shown in FIG. 5 or FIG. 8 is manufactured by bonding the pre-formed pattern forming body 40 to the wafer 30, but as shown in FIG. Via 2 having projecting portion 20c formed at the end
0 may be a semiconductor device in which the pattern forming body 40 having 0 is bonded to the semiconductor element 10 by the anisotropic conductive adhesive film 44. The anisotropic conductive adhesive film 44 is formed by mixing conductive particles in an adhesive layer, and the anisotropic conductive adhesive film 44 is pressed by the protrusion 20 c of the via 20. In the portion, the adhesive is extruded, and the conductive powder remains to obtain conductivity. Note that the conductive powder is insulated from the portion where no pressing force is applied by the adhesive, and the insulating property is maintained.

【0023】図9に示す半導体装置を形成するパターン
形成体40は、図10に示す工程によて形成できる。こ
の図9の第1絶縁層14及び第2絶縁層18を形成する
樹脂の種類や物性、或いは導体パターン16の形状や長
さは、前述した図1〜図8に示す半導体装置と同様であ
るため、ここでは詳細な説明を省略する。図10に示す
工程では、先ず、銅等の金属箔42上に第1絶縁層14
を形成した二層構造フィルムを形成した後、第1絶縁層
14にヴィア用穴部34を第1絶縁層14及び接着剤層
32にレーザやエッチングによって形成する〔図10
(a)(b)の工程〕。このヴィア用穴部34の底面は
金属箔42によって形成される。ヴィア用穴部34に
は、金属箔42を電極の一方として電解めっきによって
金属を充填してヴィア20を形成する〔図10(c)の
工程〕。かかる電解めっきは、ヴィア20の先端部に第
1絶縁層14から突出する突出部20が形成されるまで
継続する。このヴィア20を形成する金属としては、図
5に示す半導体装置と同様に、はんだ、銅、ニッケルを
用いることができる。尚、ヴィア20を形成する際に、
二種類の金属めっきを施し、図8に示す様に、二種類の
金属層から成るヴィア20を形成してもよい。
The pattern forming body 40 for forming the semiconductor device shown in FIG. 9 can be formed by the steps shown in FIG. The type and physical properties of the resin forming the first insulating layer 14 and the second insulating layer 18 in FIG. 9 or the shape and length of the conductor pattern 16 are the same as those in the semiconductor device shown in FIGS. Therefore, detailed description is omitted here. In the step shown in FIG. 10, first, the first insulating layer 14 is formed on a metal foil 42 such as copper.
After the formation of the two-layer structure film, the via holes 34 are formed in the first insulating layer 14 by laser or etching in the first insulating layer 14 and the adhesive layer 32 [FIG.
(Steps of (a) and (b))]. The bottom surface of the via hole 34 is formed by a metal foil 42. The via hole 34 is filled with metal by electrolytic plating using the metal foil 42 as one of the electrodes to form the via 20 (step of FIG. 10C). The electrolytic plating is continued until the protrusion 20 protruding from the first insulating layer 14 is formed at the tip of the via 20. As the metal forming the via 20, solder, copper, or nickel can be used as in the semiconductor device shown in FIG. When forming the via 20,
Two types of metal plating may be applied to form vias 20 made of two types of metal layers as shown in FIG.

【0024】次いで、金属箔42にフォトリソ法等によ
って所望パターンの導体パターン16、16・・を形成
する〔図10(d)の工程〕。この導体パターン16の
各々は、図2に示す形状及び長さに形成されている。更
に、導体パターン16、16・・を第2絶縁層18によ
り被覆した後、図2に示すランド部24が底面を形成す
る外部接続端子用凹部38をレーザやエッチングにより
形成してパターン形成体40を完成する〔図10(e)
の工程〕。
Next, conductor patterns 16, 16,... Of a desired pattern are formed on the metal foil 42 by a photolithography method or the like (step of FIG. 10D). Each of the conductor patterns 16 is formed in the shape and length shown in FIG. Further, after the conductor patterns 16, 16,... Are covered with the second insulating layer 18, the external connection terminal concave portions 38 in which the lands 24 shown in FIG. Is completed [Fig. 10 (e).
Process).

【0025】完成したパターン形成体40は、図11
(a)に示す様に、異方性導電接着フィルム44を介し
てウェハー30に押圧して圧着する。この押圧の際に、
ヴィア20の突出部20cとウェハー30に形成された
電極端子12とによって押圧力が加えられた異方性導電
接着フィルム44の部分では、接着剤が押し出されて導
電性粉粒体が残留し、ヴィア20と電極端子12とを電
気的に接続できる。その後、外部接続端子用凹部38
に、はんだボール等の外部接続端子22を装着した後、
ウェハー30を所定箇所、例えば図11(b)で示す一
点鎖線Aの箇所で切断して個片とし、図9に示す半導体
装置を得ることができる。このはんだボール等の外部接
続端子22の装着は、ウェハー30を所定箇所で切断し
て個片とした後に行ってもよい。以上、述べてきた半導
体装置の製造方法では、ウェハー30上に導体パターン
16等を形成した後、所定箇所で切断して半導体装置を
製造しているが、ウェハー30を個片に切断して得た半
導体素子10上に導体パターン16等を形成してもよ
い。
The completed pattern forming body 40 is shown in FIG.
As shown in (a), the wafer 30 is pressed and pressed through the anisotropic conductive adhesive film 44. During this pressing,
At the portion of the anisotropic conductive adhesive film 44 to which the pressing force is applied by the projecting portion 20c of the via 20 and the electrode terminal 12 formed on the wafer 30, the adhesive is extruded and the conductive powder remains, Via 20 and electrode terminal 12 can be electrically connected. Then, the recess 38 for the external connection terminal is used.
After attaching external connection terminals 22 such as solder balls to the
The wafer 30 is cut at a predetermined position, for example, at a position indicated by a dashed-dotted line A in FIG. 11B to obtain a semiconductor device shown in FIG. The mounting of the external connection terminals 22 such as solder balls may be performed after the wafer 30 is cut at a predetermined position into individual pieces. In the method of manufacturing a semiconductor device described above, the semiconductor device is manufactured by forming the conductor pattern 16 and the like on the wafer 30 and then cutting the semiconductor device at a predetermined location. The conductor pattern 16 and the like may be formed on the semiconductor element 10 thus formed.

【0026】[0026]

【実施例】本発明を実施例によって更に詳細に説明す
る。 実施例1 複数個の半導体素子が造り込まれた6インチのウェハー
を用いて図3に示す方法によって半導体装置を製造し
た。このウェハーに形成された電極端子12は、アルミ
ニウム電極パッド上にチタン層及び銅層が形成されたも
のである。かかるウェハー上に酸化ケイ素の微粉末が配
合されたシリコーンゴム前駆体ペーストを約60μmの
厚さに印刷した後、窒素中で150℃、2時間のキュア
を行って第1絶縁層14を形成した。この第1絶縁層1
4を形成するシリコーンゴムの室温(25℃)のヤング
率は約7×106Pa であった。次いで、電極端子12上
の第1絶縁層14の部分を、エキシマレーザによってヴ
ィア用穴部34を形成した。このヴィア用穴部34の底
面には電極端子12の銅層が露出している。このヴィア
用穴部34の電極端子12の銅層が露出する底面及び内
壁面を含む第1絶縁層14の表面には、銅から成る金属
層36を形成した。この金属層36は、無電解めっきに
よって銅から成る薄膜金属層を形成した後、銅の電解め
っきを施して約15μmの厚さとした。
The present invention will be described in more detail by way of examples. Example 1 A semiconductor device was manufactured by a method shown in FIG. 3 using a 6-inch wafer in which a plurality of semiconductor elements were built. The electrode terminals 12 formed on the wafer are obtained by forming a titanium layer and a copper layer on an aluminum electrode pad. After printing a silicone rubber precursor paste containing fine silicon oxide powder on the wafer to a thickness of about 60 μm, the wafer was cured at 150 ° C. for 2 hours in nitrogen to form a first insulating layer 14. . This first insulating layer 1
The Young's modulus at room temperature (25 ° C.) of the silicone rubber forming No. 4 was about 7 × 10 6 Pa. Next, via holes 34 were formed in the first insulating layer 14 on the electrode terminals 12 by excimer laser. The copper layer of the electrode terminal 12 is exposed at the bottom of the via hole 34. A metal layer 36 made of copper was formed on the surface of the first insulating layer 14 including the bottom surface and the inner wall surface of the via hole 34 where the copper layer of the electrode terminal 12 was exposed. This metal layer 36 was formed to a thickness of about 15 μm by forming a thin metal layer made of copper by electroless plating and then performing electrolytic plating of copper.

【0027】更に、金属層36の表面に、所望パターン
の金めっき皮膜を電解めっきによって形成した後、この
金めっき皮膜をマスクにして金属層36をエッチングし
て導体パターン16を形成した。形成した全導体パター
ン16は、図2に示す様に、左右方向に曲折されて形成
されており、その長さ(L)は下記数4の式を満足する
ものであった。
Further, after a gold plating film having a desired pattern was formed on the surface of the metal layer 36 by electrolytic plating, the metal layer 36 was etched using the gold plating film as a mask to form the conductor pattern 16. As shown in FIG. 2, the formed entire conductor pattern 16 was formed by being bent in the left-right direction, and its length (L) satisfied the following equation (4).

【数4】 (Equation 4)

【0028】次いで、第1絶縁層14の導体パターン1
6が形成された面(外部接続端子22を装着する導体パ
ターン16の端部を除く)に、酸化ケイ素の微粉末が配
合されたシリコーンゴム前駆体ペーストをスクリーン印
刷によって約30μmの厚さに印刷した後、窒素中で1
80℃、2時間のキュアを行って第2絶縁層18を形成
した。この第2絶縁層18を形成するシリコーンゴムの
室温(25℃)でのヤング率は約7×106Pa であっ
た。その後、ウェハー30をダイシングして約7mm×
12mmの個片とした後、個片において第2絶縁層18
から露出する導体パターン16の端部に外部接続端子2
2としてのはんだボールを装着して図1に示す半導体装
置を得た。このはんだボールの装着は、共晶組成のはん
だボールを第2絶縁層18から露出する導体パターン1
6の端部に載置した後、230℃でリフローを施すこと
によって行った。
Next, the conductor pattern 1 of the first insulating layer 14
On the surface (except for the end of the conductor pattern 16 on which the external connection terminal 22 is mounted) 6 is formed, a silicone rubber precursor paste containing fine silicon oxide powder is printed to a thickness of about 30 μm by screen printing. And then in nitrogen
The second insulating layer 18 was formed by performing curing at 80 ° C. for 2 hours. The Young's modulus at room temperature (25 ° C.) of the silicone rubber forming the second insulating layer 18 was about 7 × 10 6 Pa. Thereafter, the wafer 30 is diced to about 7 mm ×
After the individual pieces of 12 mm are formed, the second insulating layer 18
The external connection terminal 2 is connected to the end of the conductor pattern 16 exposed from the
The semiconductor device shown in FIG. 1 was obtained by mounting the solder ball as No. 2. The mounting of the solder ball is performed by the conductor pattern 1 exposing the solder ball having the eutectic composition from the second insulating layer 18.
After placing on the end of No. 6, reflow was performed at 230 ° C.

【0029】実施例2 実施例1において、熱可塑性接着剤としての熱可塑性ポ
リイミド樹脂が厚さ35μmに形成されたポリイミドフ
ィルム上に、厚さ50μmのシリコーンゴム層が形成さ
れた二層構造フィルムを、ウェハー30上に加圧加熱接
着することによって、熱可塑性ポリイミド樹脂を介して
第1絶縁層14をウェハー30上に形成した他は、実施
例1と同様にして図4に示す半導体装置を製造した。
Example 2 In Example 1, a two-layer film in which a 50 μm-thick silicone rubber layer was formed on a polyimide film in which a thermoplastic polyimide resin as a thermoplastic adhesive was formed to a thickness of 35 μm. The semiconductor device shown in FIG. 4 was manufactured in the same manner as in Example 1 except that the first insulating layer 14 was formed on the wafer 30 via a thermoplastic polyimide resin by pressure and heat bonding on the wafer 30. did.

【0030】実施例3 第1絶縁層14として、室温(25℃)でのヤング率が
約4×106Pa で且つ厚さ50μmのシリコーンゴム層
と厚さ12μmの銅箔とが熱可塑性接着剤としての熱可
塑性ポリイミド樹脂が厚さ35μmに形成されたポリイ
ミドフィルムを介して接着された三層構造フィルムを用
い、このシリコーンゴム層の表面にスパッタリングによ
って、約500μmのチタン層を形成した後、チタン層
の上からエキシマレーザを照射し、底面が銅箔で形成さ
れているヴィア用穴部34(図6)を形成した。次い
で、銅箔を電極の一方として電解めっきによって、Sn-P
b 共晶組成のはんだ金属をヴィア用穴部34に充填して
ヴィア20を形成した後、ヴィア20の表面を含むシリ
コーンゴム層の表面に無電解めっきによって約5μmの
銅層を形成し、更に電解めっきによって銅層の厚さを5
μmとした。この銅層の表面に所望パターンのマスクを
形成した後、電解めっきによって厚さ約10μmの銅層
をパターンめっきを施し、更に厚さ約2μmの金層をパ
ターンめっきを施した。その後、マスクを除去して金層
がパターンめっきされていない部分の銅層を除去して導
体パターン16を形成すると共に、銅箔を除去して熱可
塑性接着剤としての熱可塑性ポリイミド樹脂から成るポ
リイミドフィルムを露出する。
Example 3 As the first insulating layer 14, a silicone rubber layer having a Young's modulus of about 4 × 10 6 Pa at room temperature (25 ° C.) and a thickness of 50 μm and a copper foil having a thickness of 12 μm were thermoplastically bonded. Using a three-layer structure film in which a thermoplastic polyimide resin as an agent is adhered via a polyimide film formed to a thickness of 35 μm, and forming a titanium layer of about 500 μm on the surface of the silicone rubber layer by sputtering, An excimer laser was irradiated from above the titanium layer to form a via hole 34 (FIG. 6) having a bottom surface made of copper foil. Next, Sn-P by electrolytic plating using copper foil as one of the electrodes
b After filling the via hole 34 with the eutectic solder metal to form the via 20, a copper layer of about 5 μm is formed by electroless plating on the surface of the silicone rubber layer including the surface of the via 20; Copper layer thickness of 5 by electrolytic plating
μm. After a mask having a desired pattern was formed on the surface of the copper layer, a copper layer having a thickness of about 10 μm was subjected to pattern plating by electrolytic plating, and a gold layer having a thickness of about 2 μm was further subjected to pattern plating. Thereafter, the mask is removed to remove the copper layer where the gold layer is not pattern-plated to form the conductor pattern 16, and the copper foil is removed to remove the polyimide made of a thermoplastic polyimide resin as a thermoplastic adhesive. Expose the film.

【0031】この導体パターン16の各々は、図2に示
す様に、左右方向に曲折されて形成されており、その長
さ(L)は前述した数4の式を満足するものであった。
更に、導体パターン16が形成された面(外部接続端子
22を装着する導体パターン16の端部を除く)にシリ
コーンゴム組成から成り且つ室温(25℃)でのヤング
率が約4×106Pa であるソルダレジスト層を第2絶縁
層18として形成し、パターン形成体40を得ることが
できる。得られたパターン形成体40を、熱可塑性ポリ
イミド樹脂を介してウェハー30上に加圧加熱接着する
ことによって、パターン形成体40をウェハー30に接
着できる。その後、ウェハー30をダイシングして約7
mm×12mmの個片とした後、個片において第2絶縁
層18から露出する導体パターン16の端部に外部接続
端子22としてのはんだボールを装着して図5に示す半
導体装置を得た。このはんだボールの装着は、共晶組成
のはんだボールを第2絶縁層18から露出する導体パタ
ーン16の端部に載置した後、230℃でリフローを施
すことによって行った。
As shown in FIG. 2, each of the conductor patterns 16 is formed by being bent in the left-right direction, and its length (L) satisfies the above-described equation (4).
Further, the surface on which the conductor pattern 16 is formed (excluding the end of the conductor pattern 16 on which the external connection terminal 22 is mounted) is made of a silicone rubber composition and has a Young's modulus at room temperature (25 ° C.) of about 4 × 10 6 Pa. Is formed as the second insulating layer 18 to obtain the pattern forming body 40. The pattern forming body 40 can be bonded to the wafer 30 by pressurizing and heating the obtained pattern forming body 40 onto the wafer 30 via a thermoplastic polyimide resin. Thereafter, the wafer 30 is diced to about 7
After the individual pieces of mm × 12 mm were formed, solder balls as external connection terminals 22 were attached to the ends of the conductor patterns 16 exposed from the second insulating layer 18 in the individual pieces to obtain the semiconductor device shown in FIG. The mounting of the solder ball was performed by placing a solder ball having a eutectic composition on the end of the conductor pattern 16 exposed from the second insulating layer 18 and then performing reflow at 230 ° C.

【0032】実施例4 実施例3において、ヴィア用穴部34に金属を金属めっ
きによって充填する際に、はんだめっきに代えて金めっ
きによって充填した他は、実施例3と同様にして図5に
示す半導体装置を得た。
Example 4 In Example 3, as in Example 3, except that the via holes 34 were filled with metal plating by metal plating instead of solder plating. The following semiconductor device was obtained.

【0033】実施例5 厚さ18μmの銅箔上に、第1絶縁層14として室温
(25℃)でのヤング率が約4×106Pa で且つ厚さ約
60μmのシリコーンゴム層を形成して成る二層構造フ
ィルムを用い、エキシマレーザによって銅箔を底面とす
るヴィア用穴部34を形成した。この銅箔を電極の一方
とする電解めっきを施し、ヴィア用穴部34に充填され
た銅がシリコーンゴム層の表面から突出する突出部20
cが形成されたヴィア20を形成する。次いで、銅箔上
に所望パターンの金パターンを金めっきによって形成し
た後、銅箔をエッチング除去して導体パターン16を形
成する。この導体パターン16の各々は、図2に示す様
に、左右方向に曲折されて形成されており、その長さ
(L)は前述した数4の式を満足するものであった。更
に、導体パターン16が形成された面(外部接続端子2
2を装着する導体パターン16の端部を除く)にシリコ
ーンゴム組成から成り且つ室温(25℃)でのヤング率
が約4×106Pa であるソルダレジスト層を第2絶縁層
18として形成し、パターン形成体40を得ることがで
きる。
Example 5 A silicone rubber layer having a Young's modulus at room temperature (25 ° C.) of about 4 × 10 6 Pa and a thickness of about 60 μm was formed as a first insulating layer 14 on a copper foil having a thickness of 18 μm. Using a two-layer structure film, a via hole 34 having a copper foil as a bottom surface was formed by excimer laser. Electroplating is performed using this copper foil as one of the electrodes, so that the copper filled in the via holes 34 projects from the surface of the silicone rubber layer.
A via 20 having c is formed. Next, after a gold pattern of a desired pattern is formed on the copper foil by gold plating, the copper foil is removed by etching to form a conductor pattern 16. As shown in FIG. 2, each of the conductor patterns 16 is formed by being bent in the left-right direction, and the length (L) satisfies the equation (4). Further, the surface on which the conductor pattern 16 is formed (external connection terminal 2)
And room temperature excluding) the end of the conductor pattern 16 for mounting the 2 consists silicone rubber (Young's modulus at 25 ° C.) to form a solder resist layer is about 4 × 10 6 Pa as the second insulating layer 18 Thus, the pattern forming body 40 can be obtained.

【0034】得られたパターン形成体40を、導電性粉
粒体が接着剤層中に配合されて成る異方性導電接着フィ
ルムを介してウェハー30に押圧して圧着し、ヴィア2
0とウェハー30に設けられた電極端子12との各々を
電気的に接続する。その後、ウェハー30をダイシング
して約7mm×12mmの個片とした後、個片において
第2絶縁層18から露出する導体パターン16の端部に
外部接続端子22としてのはんだボールを装着して図5
に示す半導体装置を得た。このはんだボールの装着は、
共晶組成のはんだボールを第2絶縁層18から露出する
導体パターン16の端部に載置した後、230℃でリフ
ローを施すことによって行った。
The obtained pattern forming body 40 is pressed against the wafer 30 via an anisotropic conductive adhesive film in which conductive powder and granules are mixed in an adhesive layer, and pressed to form a via 2.
0 and each of the electrode terminals 12 provided on the wafer 30 are electrically connected. Thereafter, the wafer 30 is diced into individual pieces of about 7 mm × 12 mm, and solder balls as external connection terminals 22 are attached to the ends of the conductor patterns 16 exposed from the second insulating layer 18 in the individual pieces. 5
Was obtained. The mounting of this solder ball
This was performed by placing a eutectic solder ball on the end of the conductor pattern 16 exposed from the second insulating layer 18 and then performing reflow at 230 ° C.

【0035】実施例6 実施例1〜実施例5において得られた半導体装置の各々
を実装基板に実装して−65〜+126℃の温度サイク
ル試験を行ったところ、いずれの半導体装置の外観及び
性能に問題は発生しなかった。
Example 6 Each of the semiconductor devices obtained in Examples 1 to 5 was mounted on a mounting board and subjected to a temperature cycle test at -65 to + 126 ° C. No problems occurred.

【0036】[0036]

【発明の効果】本発明によれば、温度変化に伴って導体
パターンに加えられる応力を充分に吸収でき且つ製造装
置等の制約を受け難い半導体装置、特に半導体素子と略
同サイズの半導体装置を良好な生産性で製造できる。
According to the present invention, a semiconductor device which can sufficiently absorb a stress applied to a conductor pattern due to a temperature change and is hardly restricted by a manufacturing apparatus or the like, in particular, a semiconductor device having substantially the same size as a semiconductor element can be obtained. Can be manufactured with good productivity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体装置の一例を説明する部分
断面図である。
FIG. 1 is a partial cross-sectional view illustrating an example of a semiconductor device according to the present invention.

【図2】図1に示す半導体装置の導体パターンの形状を
説明する説明図である。
FIG. 2 is an explanatory diagram illustrating a shape of a conductor pattern of the semiconductor device shown in FIG.

【図3】図1に示す半導体装置の製造方法を説明する工
程図である。
FIG. 3 is a process chart illustrating a method for manufacturing the semiconductor device shown in FIG.

【図4】本発明に係る半導体装置の他の例を説明する部
分断面図である。
FIG. 4 is a partial cross-sectional view illustrating another example of the semiconductor device according to the present invention.

【図5】本発明に係る半導体装置の他の例を説明する部
分断面図である。
FIG. 5 is a partial cross-sectional view illustrating another example of the semiconductor device according to the present invention.

【図6】図5に示す半導体装置の製造方法の前段部を説
明する工程図である。
FIG. 6 is a process diagram illustrating a first-stage portion of the method for manufacturing the semiconductor device illustrated in FIG. 5;

【図7】図5に示す半導体装置の製造方法の後段部を説
明する工程図である。
FIG. 7 is a process chart for explaining the latter part of the method for manufacturing the semiconductor device shown in FIG.

【図8】本発明に係る半導体装置の他の例を説明する部
分断面図である。
FIG. 8 is a partial cross-sectional view illustrating another example of the semiconductor device according to the present invention.

【図9】本発明に係る半導体装置の他の例を説明する部
分断面図である。
FIG. 9 is a partial cross-sectional view illustrating another example of the semiconductor device according to the present invention.

【図10】図9に示す半導体装置の製造方法の前段部を
説明する工程図である。
FIG. 10 is a process diagram illustrating a first-stage portion of the method for manufacturing the semiconductor device illustrated in FIG. 9;

【図11】図9に示す半導体装置の製造方法の後段部を
説明する工程図である。
FIG. 11 is a process diagram illustrating a latter part of the method of manufacturing the semiconductor device shown in FIG. 9;

【図12】従来の半導体装置を説明する正面図である。FIG. 12 is a front view illustrating a conventional semiconductor device.

【図13】従来の半導体装置を説明する部分断面図であ
る。
FIG. 13 is a partial cross-sectional view illustrating a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

10 半導体素子 12 電極端子 14 第1絶縁層 16 導体パターン 18 第2絶縁層 20 ヴィア 22 外部接続端子 24 導体パターン16のランド部 26 導体パターン16の水平部 30 ウェハー 34 ヴィア用穴部 38 外部接続端子用凹部 40 パターン形成体 DESCRIPTION OF SYMBOLS 10 Semiconductor element 12 Electrode terminal 14 1st insulating layer 16 Conductor pattern 18 2nd insulating layer 20 Via 22 External connection terminal 24 Land part of conductor pattern 16 26 Horizontal part of conductor pattern 16 30 Wafer 34 Via hole 38 External connection terminal Recess 40 pattern forming body

【手続補正書】[Procedure amendment]

【提出日】平成9年12月18日[Submission date] December 18, 1997

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項14[Correction target item name] Claim 14

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【数2】 (Equation 2)

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子の電極端子が形成された一面
側に設けられている第1絶縁層と第2絶縁層との間に挟
まれて導体パターンが形成され、前記導体パターンの一
端部が第1絶縁層を貫通するヴィアを介して前記電極端
子と電気的に接続されていると共に、前記導体パターン
の他端部が第2絶縁層を貫通して設けられた外部接続端
子と電気的に接続されて成る半導体装置であって、 該第1絶縁層と第2絶縁層との各々が、前記第1絶縁層
及び第2絶縁層の温度変化に因る層方向への伸縮に応じ
て前記導体パターンが層方向に伸縮可能となるように、
室温下でのヤング率が108 Pa以下となる弾性体により
形成され、 且つ前記導体パターンの各々が、前記ヴィアと外部接続
端子との間の直線距離よりも長くなるように、前記第1
絶縁層上に曲折されて形成されていることを特徴とする
半導体装置。
1. A conductive pattern is formed between a first insulating layer and a second insulating layer provided on one surface of a semiconductor element on which an electrode terminal is formed, and one end of the conductive pattern is formed. The other end of the conductor pattern is electrically connected to an external connection terminal provided through the second insulating layer, while being electrically connected to the electrode terminal via a via penetrating the first insulating layer. A semiconductor device comprising: a first insulating layer and a second insulating layer, wherein each of the first insulating layer and the second insulating layer expands and contracts in a layer direction due to a temperature change of the first insulating layer and the second insulating layer; So that the conductor pattern can expand and contract in the layer direction,
The first conductive pattern is formed by an elastic body having a Young's modulus of 10 8 Pa or less at room temperature, and each of the conductive patterns is longer than a linear distance between the via and an external connection terminal.
A semiconductor device formed to be bent over an insulating layer.
【請求項2】 実装基板に実装された半導体装置に温度
変化が加えられたとき、第1絶縁層及び前記実装基板の
各々に生じる層方向への伸縮を吸収し得るように、導体
パターンの長さ(L)が下記数1の式を満足する長さで
ある請求項1記載の半導体装置。 【数1】
2. The semiconductor device according to claim 1, wherein the first insulating layer and the mounting substrate have a length that is equal to or less than a length of the conductive pattern when a temperature change is applied to the semiconductor device mounted on the mounting substrate. 2. The semiconductor device according to claim 1, wherein the length (L) is a length satisfying the following equation (1). (Equation 1)
【請求項3】 第1絶縁層が半導体素子の電極が形成さ
れた一面側に接着層を介して接着されている請求項1又
は請求項2記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the first insulating layer is bonded to one surface of the semiconductor element on which the electrode is formed via an adhesive layer.
【請求項4】 第1絶縁層を貫通するヴィアがめっき金
属によって形成されている請求項1〜3のいずれか一項
記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the via penetrating the first insulating layer is formed of a plating metal.
【請求項5】 ヴィアを形成する少なくとも二層の金属
層が異種の金属によって形成されている請求項4記載の
半導体装置。
5. The semiconductor device according to claim 4, wherein at least two metal layers forming the via are formed of different kinds of metals.
【請求項6】 第1絶縁層を貫通するヴィアの電極端子
側の端部が前記第1絶縁層の表面から突出する突出部に
形成され、且つ前記ヴィアの突出部と半導体素子の電極
端子とが、導電性粉粒体が接着剤層中に配合されて成る
異方性導電接着フィルムを介して電気的に接続されてい
る請求項1〜4のいずれか一項記載の半導体装置。
6. An electrode terminal side end of a via penetrating the first insulating layer is formed at a protruding portion protruding from the surface of the first insulating layer, and the via protruding portion and an electrode terminal of the semiconductor element are formed. The semiconductor device according to any one of claims 1 to 4, wherein the semiconductor device is electrically connected via an anisotropic conductive adhesive film formed by mixing conductive particles in an adhesive layer.
【請求項7】 半導体素子の電極端子が形成された一面
側に設けられている第1絶縁層と第2絶縁層との間に挟
まれて導体パターンが形成され、前記導体パターンの一
端部が第1絶縁層を貫通するヴィアを介して前記電極端
子と電気的に接続されていると共に、前記導体パターン
の他端部が第2絶縁層を貫通して設けられた外部接続端
子と電気的に接続されて成る半導体装置を製造する際
に、 該導体パターンの一端部が第1絶縁層を貫通するヴィア
に接続されていると共に、前記導体パターンの他端部が
第2絶縁層を貫通して形成された外部接続端子用凹部が
露出して成るパターン形成体を形成し、 次いで、前記パターン形成体を半導体素子の電極端子が
形成された一面側に積層して前記パターン形成体のヴィ
アと前記半導体素子の電極端子との各々を電気的に接続
することを特徴とする半導体装置の製造方法。
7. A conductor pattern is formed between a first insulating layer and a second insulating layer provided on one surface of the semiconductor element on which an electrode terminal is formed, and one end of the conductor pattern is formed. The other end of the conductor pattern is electrically connected to an external connection terminal provided through the second insulating layer, while being electrically connected to the electrode terminal via a via penetrating the first insulating layer. When manufacturing the semiconductor device connected, one end of the conductor pattern is connected to a via penetrating the first insulating layer, and the other end of the conductor pattern penetrates the second insulating layer. Forming a pattern formed body with the formed concave portion for the external connection terminal exposed, and then laminating the pattern formed body on one surface side on which the electrode terminals of the semiconductor element are formed; Electrode terminal of semiconductor element The method of manufacturing a semiconductor device characterized by connecting each of electrically.
【請求項8】 複数個の半導体素子が形成されたウェハ
ーの各電極端子とパターン形成体のヴィアとを接合した
後、各半導体素子毎に前記ウェハーを切断する請求項7
記載の半導体装置の製造方法。
8. The method according to claim 7, further comprising: joining the electrode terminals of the wafer on which the plurality of semiconductor elements are formed to the vias of the pattern forming body, and cutting the wafer for each semiconductor element.
The manufacturing method of the semiconductor device described in the above.
【請求項9】 パターン形成体とウェハーとを、前記パ
ターン形成体のヴィア形成面側に形成した接着層を介し
て接着する請求項7又は請求項8記載の半導体装置の製
造方法。
9. The method of manufacturing a semiconductor device according to claim 7, wherein the pattern forming body and the wafer are bonded via an adhesive layer formed on the via forming surface side of the pattern forming body.
【請求項10】 第1絶縁層を貫通するヴィアをめっき
金属によって形成する請求項7〜9のいずれか一項記載
の半導体装置の製造方法。
10. The method of manufacturing a semiconductor device according to claim 7, wherein the via penetrating through the first insulating layer is formed of a plating metal.
【請求項11】 ヴィアを形成する少なくとも二層の金
属層を、異種の金属によって形成する請求項10記載の
半導体装置の製造方法。
11. The method of manufacturing a semiconductor device according to claim 10, wherein at least two metal layers forming the via are formed of different kinds of metals.
【請求項12】 第1絶縁層を貫通するヴィアの電極端
子側の端部を突出部に形成し、前記突出部と半導体素子
の電極端子とを、導電性粉粒体が接着剤層中に配合され
て成る異方性導電接着フィルムを介して電気的に接続す
る請求項7〜11のいずれか一項記載の半導体装置の製
造方法。
12. An end portion of the via penetrating the first insulating layer on the electrode terminal side is formed in a protruding portion, and the protruding portion and the electrode terminal of the semiconductor element are connected by a conductive powder material in the adhesive layer. The method for manufacturing a semiconductor device according to claim 7, wherein the semiconductor device is electrically connected via an anisotropic conductive adhesive film formed.
【請求項13】 第1絶縁層と第2絶縁層との各々を、
第1絶縁層及び第2絶縁層の温度変化に因る層方向への
伸縮に応じて導体パターンを層方向に伸縮可能とすべ
く、ヤング率108 Pa以下の弾性体によって形成すると
共に、前記導体パターンの各々を、前記ヴィアと外部接
続端子との間の直線距離よりも長くなるように、前記第
1絶縁層上に曲折して形成する請求項7〜12のいずれ
か一項記載の半導体装置の製造方法。
13. Each of the first insulating layer and the second insulating layer,
The first insulating layer and the second insulating layer are formed of an elastic body having a Young's modulus of 10 8 Pa or less so that the conductor pattern can expand and contract in the layer direction in accordance with expansion and contraction in the layer direction due to a temperature change of the first insulating layer. The semiconductor according to any one of claims 7 to 12, wherein each of the conductive patterns is formed by bending the first insulating layer so as to be longer than a linear distance between the via and the external connection terminal. Device manufacturing method.
【請求項14】 実装基板に実装した半導体装置に温度
変化を加えたとき、第1絶縁層及び前記実装基板の各々
に生じる層方向への伸縮を吸収すべく、導体パターンの
長さ(L)を下記数2の式を満足する長さとする請求項
7〜13記載の半導体装置の製造方法。 【数2】
14. When a temperature change is applied to a semiconductor device mounted on a mounting substrate, a length (L) of the conductor pattern is set so as to absorb expansion and contraction of each of the first insulating layer and the mounting substrate in a layer direction. 14. The method for manufacturing a semiconductor device according to claim 7, wherein the length satisfies the following expression (2). (Equation 2)
JP34654597A 1997-12-16 1997-12-16 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3398319B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34654597A JP3398319B2 (en) 1997-12-16 1997-12-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34654597A JP3398319B2 (en) 1997-12-16 1997-12-16 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11176870A true JPH11176870A (en) 1999-07-02
JP3398319B2 JP3398319B2 (en) 2003-04-21

Family

ID=18384159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34654597A Expired - Fee Related JP3398319B2 (en) 1997-12-16 1997-12-16 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3398319B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001052315A1 (en) * 2000-01-12 2001-07-19 Toyo Kohan Co., Ltd. Semiconductor device and method for producing the same
JP2002231855A (en) * 2001-02-05 2002-08-16 Dainippon Printing Co Ltd Csp type semiconductor device and its manufacturing method
JP2004047931A (en) * 2002-07-12 2004-02-12 Samsung Electro Mech Co Ltd Method for forming electrode of circuit element and chip package and multilayer substrate formed by using the method
JP2005039260A (en) * 2003-07-01 2005-02-10 Nec Corp Stress relaxation structure and formation method therefor, stress relaxation sheet and manufacturing method therefor, and semiconductor device and electronic equipment
JP2006054493A (en) * 2000-10-20 2006-02-23 Silverbrook Research Pty Ltd Multi-chip integrated circuit carrier
JP2006080555A (en) * 2000-10-20 2006-03-23 Silverbrook Research Pty Ltd Method of manufacturing integrated circuit carrier
JP2006080556A (en) * 2000-10-20 2006-03-23 Silverbrook Research Pty Ltd Integrated circuit carrier
JP2006303036A (en) * 2005-04-18 2006-11-02 Fujikura Ltd Semiconductor device
JP2007053395A (en) * 2006-10-16 2007-03-01 Oki Electric Ind Co Ltd Semiconductor device and method of manufacturing semiconductor device
JP2010004078A (en) * 2009-10-05 2010-01-07 Ibiden Co Ltd Semiconductor chip and method of manufacturing the same
US7904866B2 (en) 2007-05-30 2011-03-08 Oki Semiconductor Co., Ltd. Computer readable recording medium with a wiring design program stored thereon and wiring design device
WO2013111767A1 (en) * 2012-01-27 2013-08-01 株式会社村田製作所 Multilayer circuit board

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001052315A1 (en) * 2000-01-12 2001-07-19 Toyo Kohan Co., Ltd. Semiconductor device and method for producing the same
JP4528245B2 (en) * 2000-10-20 2010-08-18 シルバーブルック リサーチ ピーティワイ リミテッド Integrated circuit package
JP4658772B2 (en) * 2000-10-20 2011-03-23 シルバーブルック リサーチ ピーティワイ リミテッド Method of manufacturing an integrated circuit package
JP4528246B2 (en) * 2000-10-20 2010-08-18 シルバーブルック リサーチ ピーティワイ リミテッド Multi-chip integrated circuit package
JP2006080555A (en) * 2000-10-20 2006-03-23 Silverbrook Research Pty Ltd Method of manufacturing integrated circuit carrier
JP2006080556A (en) * 2000-10-20 2006-03-23 Silverbrook Research Pty Ltd Integrated circuit carrier
JP2006054493A (en) * 2000-10-20 2006-02-23 Silverbrook Research Pty Ltd Multi-chip integrated circuit carrier
JP4638614B2 (en) * 2001-02-05 2011-02-23 大日本印刷株式会社 Method for manufacturing semiconductor device
JP2002231855A (en) * 2001-02-05 2002-08-16 Dainippon Printing Co Ltd Csp type semiconductor device and its manufacturing method
JP2004047931A (en) * 2002-07-12 2004-02-12 Samsung Electro Mech Co Ltd Method for forming electrode of circuit element and chip package and multilayer substrate formed by using the method
JP2005039260A (en) * 2003-07-01 2005-02-10 Nec Corp Stress relaxation structure and formation method therefor, stress relaxation sheet and manufacturing method therefor, and semiconductor device and electronic equipment
JP2006303036A (en) * 2005-04-18 2006-11-02 Fujikura Ltd Semiconductor device
JP2007053395A (en) * 2006-10-16 2007-03-01 Oki Electric Ind Co Ltd Semiconductor device and method of manufacturing semiconductor device
JP4498336B2 (en) * 2006-10-16 2010-07-07 Okiセミコンダクタ株式会社 Semiconductor device and manufacturing method of semiconductor device
US7904866B2 (en) 2007-05-30 2011-03-08 Oki Semiconductor Co., Ltd. Computer readable recording medium with a wiring design program stored thereon and wiring design device
JP2010004078A (en) * 2009-10-05 2010-01-07 Ibiden Co Ltd Semiconductor chip and method of manufacturing the same
US9468100B2 (en) 2012-01-27 2016-10-11 Murata Manufacturing Co., Ltd. Multilayer wiring substrate
WO2013111767A1 (en) * 2012-01-27 2013-08-01 株式会社村田製作所 Multilayer circuit board
JP5692419B2 (en) * 2012-01-27 2015-04-01 株式会社村田製作所 Multilayer wiring board

Also Published As

Publication number Publication date
JP3398319B2 (en) 2003-04-21

Similar Documents

Publication Publication Date Title
US6653736B2 (en) Multilayer flexible wiring boards
US7341890B2 (en) Circuit board with built-in electronic component and method for manufacturing the same
US8146243B2 (en) Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
KR100466680B1 (en) Thin film attachment to laminate using a dendritic interconnection
JPH11340369A (en) Semiconductor device, its manufacture, circuit board and electronic apparatus
JPH03148846A (en) Ic placing flexible circuit board and manufacture thereof
JP2001102734A (en) Multilayer flexible wiring board
JPH10178145A (en) Semiconductor device and its manufacturing method and insulation substrate for semiconductor device
JP3398319B2 (en) Semiconductor device and manufacturing method thereof
US20120111616A1 (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
WO2018159023A1 (en) Flexible printed wiring board, method for manufacturing connector, and connector
JP3436170B2 (en) Anisotropic conductive film, semiconductor device using the same, and method of manufacturing the same
JP2002151853A (en) Multilayer printed wiring board and manufacturing method thereof
JP3925752B2 (en) Bumped wiring board and manufacturing method of semiconductor package
JP2021027122A (en) Semiconductor device
JP2006303338A (en) Multilayer circuit board and its manufacturing method
JP2785832B2 (en) Semiconductor device mounting structure
JPH1074859A (en) Qfn semiconductor package
JP3654201B2 (en) Interposer and manufacturing method thereof
JPH06204651A (en) Connecting method for electric circuit component to circuit board
JP2508494B2 (en) Film carrier manufacturing method
JPH08316641A (en) Multilayer wiring board manufactured by collective connection method
JP3888210B2 (en) Film carrier manufacturing method
JPH02172245A (en) Semiconductor device
JPH02252251A (en) Film carrier tape

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees