JP2002151853A - Multilayer printed wiring board and manufacturing method thereof - Google Patents

Multilayer printed wiring board and manufacturing method thereof

Info

Publication number
JP2002151853A
JP2002151853A JP2000340004A JP2000340004A JP2002151853A JP 2002151853 A JP2002151853 A JP 2002151853A JP 2000340004 A JP2000340004 A JP 2000340004A JP 2000340004 A JP2000340004 A JP 2000340004A JP 2002151853 A JP2002151853 A JP 2002151853A
Authority
JP
Japan
Prior art keywords
wiring board
reinforcing layer
layer
wiring
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000340004A
Other languages
Japanese (ja)
Inventor
Hideki Higashiya
秀樹 東谷
Sadashi Nakamura
禎志 中村
Daizo Ando
大蔵 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000340004A priority Critical patent/JP2002151853A/en
Publication of JP2002151853A publication Critical patent/JP2002151853A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To solve the problem of decreasing the size of through-holes for increasing the density of a multilayer printed wiring board reduces the thickness of an electrical insulative base, resulting in that the entire multilayer printed wiring board has a flexibility of losing the rigidity of the board and such the multilayer printed wiring board has poor mountability of electronic components, and if a force is exerted on the board after mounting electronic components, stresses are concentrated on connections of the electronic components to the multilayer printed wiring board to lower the reliability at the connections. SOLUTION: A reinforcing layer provided on the surface of a multilayer printed wiring board having a thin electric insulation layer and a flexibility on the whole of the board raises the rigidity of the board. Forming the reinforcing layer prevents stresses from concentration on electronic component mounting parts, when a force is exerted on the board after mounting the electronic components. This improves the connection reliability of the electronic components to the multilayer printed wiring board, thereby obtaining a very high connection reliability with the electronic components.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、導電性ペースト等
の導電体により層間の電気的接続を行う多層配線基板お
よびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board for making electrical connection between layers by a conductor such as a conductive paste and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、電子機器の小型化、高性能化に伴
い、産業用にとどまらず広く民生用機器の分野において
もLSI等の半導体チップを高密度に実装できる多層配
線基板が安価に供給されることが強く要望されてきてい
る。このような多層配線基板では微細な配線ピッチで形
成された複数層の配線パターン間を高い接続信頼性で電
気的に接続できることが重要である。
2. Description of the Related Art In recent years, with the miniaturization and high performance of electronic equipment, multilayer wiring boards on which semiconductor chips such as LSIs can be mounted at a high density have been supplied at a low cost not only for industrial use but also in the field of consumer equipment. There is a strong demand for it. In such a multilayer wiring board, it is important that a plurality of wiring patterns formed at a fine wiring pitch can be electrically connected with high connection reliability.

【0003】このような市場の要望に対して従来の多層
配線基板の層間接続の主流となっていたスルーホール内
壁の金属めっき導体に代えて、多層プリント配線基板の
任意の電極を任意の配線パターン位置において層間接続
できるインナービアホール接続法、すなわち全層IVH
構造樹脂多層基板と呼ばれるものがある(特開平06−
268345号公報)。これは、多層プリント配線基板
のビアホール内に導電体を充填して必要な各層間のみを
接続することが可能であり、部品ランド直下にインナー
ビアホールを設けることができるために、基板サイズの
小型化や高密度実装を実現することができる。
[0003] In response to such market demand, instead of the metal plating conductor on the inner wall of the through hole, which has been the mainstream of the conventional interlayer connection of the multilayer wiring board, an arbitrary electrode of the multilayer printed wiring board is replaced with an arbitrary wiring pattern. Inner via hole connection method that allows interlayer connection at positions, ie, all layers IVH
There is a so-called structural resin multilayer substrate (Japanese Unexamined Patent Publication No.
268345). This is because it is possible to fill the via holes of the multilayer printed wiring board with a conductor and connect only the necessary layers, and to provide the inner via holes directly under the component lands. And high-density mounting.

【0004】さらに、高密度な層間接続を実現するため
にインナービアホールのサイズを小さくし、また高い信
頼性を実現するための構造が提案されている(特開20
00−77800号公報)。この従来の多層配線基板の
構造と製造方法の一例について図8を用いて説明する。
Further, a structure has been proposed for reducing the size of an inner via hole in order to realize a high-density interlayer connection and for realizing high reliability (Japanese Patent Laid-Open No. 20-204).
00-77800). An example of the structure and manufacturing method of this conventional multilayer wiring board will be described with reference to FIG.

【0005】まず、図8(a)に示す様に電気絶縁性基
材802の両側に接着剤層804が形成されており、片
側の接着剤層表面にはカバーフィルム803が形成され
ている。この電気絶縁性基材のカバーフィルムが形成さ
れていない側に支持基材801上に所望の配線層805
が形成されている転写基材を配置する。この状態で、ラ
ミネートによって温度と圧力を加え接着を行うと図8
(b)に示す状態が得られる。この接着工程では温度は
接着剤のタック性が発生するに必要な程度にとどめ、圧
力もできるだけ小さく設定し、配線層805が完全に接
着剤層804に埋まり込まない条件設定で行うのが望ま
しい。この様な条件設定にすることで、後のプレス工程
での圧縮が確保されるのである。
[0005] First, as shown in FIG. 8 (a), an adhesive layer 804 is formed on both sides of an electrically insulating substrate 802, and a cover film 803 is formed on one adhesive layer surface. A desired wiring layer 805 is formed on the support base 801 on the side of the electrically insulating base on which the cover film is not formed.
The transfer substrate on which is formed is disposed. In this state, when bonding is performed by applying temperature and pressure by lamination, FIG.
The state shown in (b) is obtained. In this bonding step, it is preferable that the temperature is set to a level necessary for the tackiness of the adhesive to occur, the pressure is set as small as possible, and the conditions are set so that the wiring layer 805 is not completely embedded in the adhesive layer 804. By setting such conditions, compression in the subsequent pressing step is ensured.

【0006】次に、図8(c)に示すように電気絶縁性
基材802とカバーフィルム803と接着剤層804を
貫通するように貫通孔806を形成する。貫通孔806
の底には配線層805が部分的に露出した状態になって
いる。この配線層805側が閉塞した貫通孔806は加
工エネルギーを調整することによりレーザー加工で容易
に実現することができる。
Next, as shown in FIG. 8C, a through hole 806 is formed so as to penetrate the electrically insulating base material 802, the cover film 803, and the adhesive layer 804. Through hole 806
The wiring layer 805 is partially exposed at the bottom. The through hole 806 in which the wiring layer 805 side is closed can be easily realized by laser processing by adjusting the processing energy.

【0007】次に、図8(d)に示すように貫通孔80
6に対して、印刷によって導電体807として導電性ペ
ーストを充填する。貫通孔806への安定した導電性ペ
ーストの充填を実現するために、印刷は繰り返し行われ
るのが望ましい。この状態では導電性ペーストの表面と
カバーフィルム803の表面がほぼ同じ高さになってい
る。
Next, as shown in FIG.
6 is filled with a conductive paste as a conductor 807 by printing. In order to realize stable filling of the conductive paste into the through-holes 806, it is preferable that printing is repeatedly performed. In this state, the surface of the conductive paste and the surface of the cover film 803 have substantially the same height.

【0008】次に図8(e)に示すように表面のカバー
フィルム803を剥離し、カバーフィルムを剥離した側
に配線材料808を積層配置する。この時、導電体80
7の表面は接着剤層804の表面からほぼカバーフィル
ム803の厚み分突出することになる。
Next, as shown in FIG. 8E, the cover film 803 on the front surface is peeled off, and a wiring material 808 is laminated on the side from which the cover film was peeled off. At this time, the conductor 80
7 protrudes from the surface of the adhesive layer 804 almost by the thickness of the cover film 803.

【0009】この状態でプレスによって加熱加圧し接着
することで、図8(f)の状態を得る。このとき、配線
層805が十分に接着剤層804に埋まりこむこととな
り、さらに導電体807を圧縮する。この圧縮によって
導電性ペースト内の導電性粒子が強固に結合することと
なり、また配線層805、配線材料808と導電体80
7との界面での結合も強固となる。
In this state, by applying heat and pressure by a press and bonding, a state shown in FIG. 8 (f) is obtained. At this time, the wiring layer 805 is sufficiently embedded in the adhesive layer 804, and further compresses the conductor 807. By this compression, the conductive particles in the conductive paste are firmly bonded, and the wiring layer 805, the wiring material 808 and the conductor 80
Bonding at the interface with 7 is also strong.

【0010】この強固な結合により、配線と導電性ペー
ストとの接続の信頼性が確保される。引き続き、配線材
料808をエッチングによってパターニングし図8
(g)に示すような両面配線基板が完成する。
[0010] By this strong connection, the reliability of the connection between the wiring and the conductive paste is ensured. Subsequently, the wiring material 808 is patterned by etching, and FIG.
A double-sided wiring board as shown in (g) is completed.

【0011】さらに図8(a)〜(g)の工程を繰り返
し行うことで、図8(h)に示すように多層化を行い、
最後に支持基材801を除去することで、図8(i)に
示すような多層配線基板が得られるのである。
Further, by repeating the steps of FIGS. 8 (a) to 8 (g), multilayering is performed as shown in FIG.
Finally, by removing the supporting base material 801, a multilayer wiring board as shown in FIG. 8I is obtained.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上記し
た多層配線基板において貫通孔806を小径化しようと
した場合、貫通孔806のアスペクト比を小さくするた
めに、電気絶縁性基材802として薄手の基材を用いる
必要があるが、この場合には電気絶縁性基材としてはフ
ィルム基材を用いるのが一般的である。
However, when trying to reduce the diameter of the through-hole 806 in the above-described multilayer wiring board, in order to reduce the aspect ratio of the through-hole 806, a thin base is used as the electrically insulating base material 802. It is necessary to use a material, but in this case, a film substrate is generally used as the electrically insulating substrate.

【0013】なぜなら、貫通孔の径が小さくなって貫通
孔806のアスペクト比が大きくなれば、導電体807
である導電性ペーストの充填性が悪くなるとともに、カ
バーフィルム803の剥離の際に導電性ペーストがカバ
ーフィルム側に取られる量が多くなり、貫通孔内の導電
性ペースト量が十分確保できなくなるからである。
The reason is that if the diameter of the through hole becomes smaller and the aspect ratio of the through hole 806 becomes larger, the conductor 807 becomes larger.
In addition, the filling property of the conductive paste is deteriorated, and the amount of the conductive paste taken out on the cover film side when the cover film 803 is peeled increases, so that the amount of the conductive paste in the through hole cannot be sufficiently secured. It is.

【0014】このように、多層配線基板の高密度化のた
めに貫通孔を小さくした場合、それに伴って電気絶縁性
基材802の厚みも薄くなり、多層配線基板全体が屈曲
性を有するものとなる。この結果として多層配線基板の
剛性を損なうこととなる。このような多層配線基板では
電子部品の実装性が悪くなることもあり、電子部品実装
後の基板に力が加わった際に多層配線基板と電子部品の
接続部に応力が集中し接続部分での信頼性を悪化させる
こともある。
As described above, when the through-holes are reduced in order to increase the density of the multilayer wiring board, the thickness of the electrically insulating base material 802 is reduced accordingly, and the entire multilayer wiring board has flexibility. Become. As a result, the rigidity of the multilayer wiring board is impaired. In such a multilayer wiring board, the mountability of the electronic component may be deteriorated, and when a force is applied to the board after mounting the electronic component, stress is concentrated on a connection portion between the multilayer wiring substrate and the electronic component, and the connection portion has It may degrade reliability.

【0015】本発明は上記課題を解決するものであり、
高密度配線収容のために薄手の絶縁性基材を用いた多層
配線基板においても剛性を確保し、極めて高い電子部品
との接続信頼性を得ることができる多層配線基板とその
製造方法を提供することを目的とする。
The present invention has been made to solve the above problems,
Provided is a multilayer wiring board which can secure rigidity even in a multilayer wiring board using a thin insulating base material for accommodating high-density wiring and can obtain extremely high connection reliability with electronic components, and a method for manufacturing the same. The purpose is to:

【0016】[0016]

【課題を解決するための手段】上記課題を解決するため
に、本発明の多層配線基板は屈曲性を有する電気絶縁性
基材が接着剤層を介して2以上積層された多層配線基板
であって、前記電気絶縁性基材は導電体が充填された貫
通孔を備え、前記接着剤層中には所定のパターンに形成
された配線を有し、前記配線層は積層方向に圧縮力を付
与されたことによってその両側の前記電気絶縁性基材の
前記導電体と電気的に接続され、少なくとも一方の基板
表面に補強層が形成されていることを特徴とする。多層
配線基板の表面に補強層を設けることで、基板の剛性が
高くなり、電子部品実装後に基板に力が加わった際に電
子部品実装部に応力が集中するのを防ぎ、多層配線基板
と電子部品の接続信頼性を向上させることが可能となる
のである。
In order to solve the above-mentioned problems, a multilayer wiring board according to the present invention is a multilayer wiring board in which two or more electrically insulating substrates having flexibility are laminated via an adhesive layer. The electrically insulating base material has a through hole filled with a conductor, and has wiring formed in a predetermined pattern in the adhesive layer, and the wiring layer applies a compressive force in a laminating direction. The connection is electrically connected to the conductor of the electrically insulating base material on both sides thereof, and a reinforcing layer is formed on at least one substrate surface. By providing a reinforcing layer on the surface of the multilayer wiring board, the rigidity of the board is increased, and when a force is applied to the board after mounting electronic components, stress is prevented from being concentrated on the electronic component mounting portion, and the multilayer wiring board and the electronic component are mounted. The connection reliability of the parts can be improved.

【0017】また、前記補強層には前記多層配線基板の
表層配線の少なくとも一部を露出させるように貫通孔が
設けられていることが好ましい。このように補強層側に
も配線を露出させることによって、多層配線基板の両面
に外部との接続端子を形成でき、電子部品の高密度実装
が可能となる。
It is preferable that a through hole is provided in the reinforcing layer so as to expose at least a part of a surface wiring of the multilayer wiring board. By thus exposing the wiring also on the reinforcing layer side, connection terminals with the outside can be formed on both surfaces of the multilayer wiring board, and high-density mounting of electronic components becomes possible.

【0018】また、前記補強層表面には配線が形成さ
れ、前記補強層に設けられた貫通孔に充填された導電体
によって、内層配線と前記補強層表面の配線が電気的に
接続されていることが好ましい。このような構成にする
ことによって、補強層側に発生した外部からの力に対し
て、補強層が変形しつつ、導電体での電気的接続を確保
することができる。この結果として、多層配線基板内部
に発生する応力を抑制することができる。
A wiring is formed on the surface of the reinforcing layer, and the inner layer wiring and the wiring on the surface of the reinforcing layer are electrically connected by a conductor filled in a through hole provided in the reinforcing layer. Is preferred. With such a configuration, it is possible to secure electrical connection with the conductor while the reinforcing layer is deformed by an external force generated on the reinforcing layer side. As a result, stress generated inside the multilayer wiring board can be suppressed.

【0019】また、前記補強層の弾性係数が前記電気絶
縁性基材の弾性係数より小さいことが好ましい。このよ
うな材料物性を選択することで、補強層側に発生した外
部からの力に対して、補強層においてより変形しやすく
なり、多層配線基板内部に発生する応力を抑制できる。
Further, it is preferable that the elastic modulus of the reinforcing layer is smaller than the elastic modulus of the electrically insulating substrate. By selecting such material properties, the reinforcing layer is more easily deformed by an external force generated on the reinforcing layer side, and the stress generated inside the multilayer wiring board can be suppressed.

【0020】また、前記補強層は前記電気絶縁性基材と
ほぼ等しい熱膨張係数を有することが好ましい。このよ
うな材料物性を選択することで、電子部品実装時に基板
構成材料の熱膨張係数差による基板のそり等の変形を抑
制することができ、電子部品の実装性が向上する。ま
た、電子部品実装後の温度変化に対して、基板の内部応
力による変形を抑制でき、結果として電子部品の接続部
分に発生する応力を低減し電子部品の実装信頼性が向上
するのである。
Preferably, the reinforcing layer has a coefficient of thermal expansion substantially equal to that of the electrically insulating substrate. By selecting such material properties, deformation such as warpage of the board due to a difference in the thermal expansion coefficient of the board component material during mounting of the electronic component can be suppressed, and mountability of the electronic component is improved. In addition, the deformation due to the internal stress of the substrate can be suppressed with respect to the temperature change after mounting the electronic component, and as a result, the stress generated at the connection portion of the electronic component is reduced, and the mounting reliability of the electronic component is improved.

【0021】また、前記補強層に設けられた貫通孔は前
記電気絶縁性基材に設けられた貫通孔に比べて径が大き
いことが好ましい。このような構成にすることによっ
て、補強層が変形しひずみが発生した場合でも導電体と
配線の接触面積を十分確保することができ、導電体と配
線の電気的接続信頼性を確保することができる。
Further, it is preferable that a diameter of the through hole provided in the reinforcing layer is larger than a diameter of the through hole provided in the electrically insulating substrate. With such a configuration, even when the reinforcing layer is deformed and strain occurs, a sufficient contact area between the conductor and the wiring can be secured, and the electrical connection reliability between the conductor and the wiring can be secured. it can.

【0022】また、上記多層配線基板の電気絶縁性基材
側に半導体を実装し、補強層側に半田ボールを形成した
半導体の実装体を形成することで、実装信頼性に優れた
半導体の実装体を提供することができる。
Further, by mounting a semiconductor on the electrically insulating substrate side of the multilayer wiring board and forming a semiconductor mounting body on which a solder ball is formed on the reinforcing layer side, a semiconductor mounting excellent in mounting reliability is provided. Body can be provided.

【0023】また、上記多層配線基板の前記補強層を部
分的に除去し、除去部分において屈曲性を持たせること
で、簡便な製造方法で電子部品の実装性に優れた屈曲配
線基板を提供することができる。
In addition, by providing a flexible wiring board excellent in mountability of electronic components by a simple manufacturing method, the reinforcing layer of the multilayer wiring board is partially removed and the removed portion has flexibility. be able to.

【0024】また、上記補強層は、電気絶縁性基材と同
じ材質にし、かつ補強層の厚みが電気絶縁性基材の厚み
より厚くすることで、剛性をさらに高くすることが可能
になり、熱膨張係数差による基板変形を安定して抑制す
ることが可能となる。
Further, the reinforcing layer is made of the same material as the electrically insulating base material, and the thickness of the reinforcing layer is larger than the thickness of the electrically insulating base material, whereby the rigidity can be further increased. It is possible to stably suppress substrate deformation due to a difference in thermal expansion coefficient.

【0025】次に本発明の配線基板の製造方法は、補強
層上に所定のパターンに配線層を形成する工程と、両側
に接着剤層と、導電性ペーストが充填された貫通孔とを
備える電気絶縁性基材の一方に配線層、他方に配線材料
を積層する工程と、加熱加圧して圧縮することにより前
記接着剤層に前記配線層を埋設する工程と、前記配線材
料をパターニングし配線層を形成する工程を有する。こ
の方法によれば、剛性のある補強層上に多層配線基板を
積層形成していくので、薄い電気絶縁性基材を積層する
製造上の困難を回避することができる。また、従来の製
造方法では最後に捨てていた支持基材をなくすことで材
料コストを低下することができる。
Next, a method of manufacturing a wiring board according to the present invention includes a step of forming a wiring layer in a predetermined pattern on a reinforcing layer, and an adhesive layer on both sides and through holes filled with a conductive paste. Laminating a wiring layer on one side of the electrically insulating base material and a wiring material on the other side, embedding the wiring layer in the adhesive layer by applying heat and pressure, and compressing the wiring material. Forming a layer. According to this method, since the multilayer wiring board is formed on the rigid reinforcing layer in a stacked manner, it is possible to avoid the difficulty in manufacturing a thin electrically insulating base material. In addition, in the conventional manufacturing method, the cost of the material can be reduced by eliminating the support substrate that has been discarded last.

【0026】[0026]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0027】(実施の形態1)本発明の実施の形態1の
多層配線基板について、図を用いて説明する。図1に示
した多層配線基板101は4層の電気絶縁層からなる多
層配線基板の例を示している。図1では省略して示して
いるが、図8(i)に示したように電気絶縁層が電気絶
縁性基材と接着剤層から構成され、配線が接着剤層に埋
込まれた構成になっていても良い。本実施の形態におい
て多層配線基板101は配線密度を高くし、それに伴っ
て層間を接続するための導電体106が埋め込まれた貫
通孔を30μm〜50μm程に小さくしてあるので、電
気絶縁性基材としては、10μm〜20μm厚みのフィ
ルム状の電気絶縁性基材を用いている。そのために、多
層配線基板101は単独では剛性が弱く、電子部品の実
装性が悪い。また、外部からの力によって、電子部品を
実装した接続部分に応力が集中し、実装信頼性を悪化さ
せることになる。
(Embodiment 1) A multilayer wiring board according to Embodiment 1 of the present invention will be described with reference to the drawings. The multilayer wiring board 101 shown in FIG. 1 is an example of a multilayer wiring board including four electric insulating layers. Although not shown in FIG. 1, as shown in FIG. 8 (i), the electric insulating layer is composed of an electric insulating base material and an adhesive layer, and the wiring is embedded in the adhesive layer. It may be. In the present embodiment, the multilayer wiring board 101 has a high wiring density and the through-hole in which the conductor 106 for connecting the layers is buried is reduced to about 30 μm to 50 μm. As the material, a film-shaped electrically insulating base material having a thickness of 10 μm to 20 μm is used. For this reason, the multilayer wiring board 101 alone has low rigidity and poor mountability of electronic components. In addition, stress is concentrated on a connection portion on which the electronic component is mounted due to an external force, thereby deteriorating mounting reliability.

【0028】そこで、この多層配線基板に剛性を付与す
るために一方の側に補強層102を接着剤層103を介
して接着させる。補強層には単独で電子部品の実装性を
満足する剛性を持たせている。補強層102には貫通孔
104が形成されており、多層配線基板101の配線1
05が部分的に露出し外部から電気的接続を確保できる
ような構成となっている。このような構成では、補強層
がソルダーレジストの役割も兼ね備えることができる。
ここでは、補強層102と多層配線基板101の間に接
着剤層103が存在する例を示しているが、補強層10
2の両面に接着剤層が存在していても構わない。また、
補強層102自体が接着性を有している場合は、接着剤
層103は無くても良い。
Therefore, in order to provide rigidity to the multilayer wiring board, a reinforcing layer 102 is bonded to one side via an adhesive layer 103. The reinforcing layer alone has rigidity that satisfies the mountability of the electronic component. A through hole 104 is formed in the reinforcing layer 102, and the wiring 1 of the multilayer wiring board 101 is formed.
05 is partially exposed so that electrical connection can be secured from the outside. In such a configuration, the reinforcing layer can also serve as a solder resist.
Here, an example in which the adhesive layer 103 is present between the reinforcing layer 102 and the multilayer wiring board 101 is shown.
Adhesive layers may be present on both surfaces of No. 2. Also,
When the reinforcing layer 102 itself has adhesiveness, the adhesive layer 103 may not be provided.

【0029】また補強層102としては、多層配線基板
101の電気絶縁性基材として用いられている材料とほ
ぼ等しい熱膨張係数を有する材料が好ましい。このよう
な材料を選択することによって、図1に示したような厚
み方向に材料構成が非対称な多層配線基板構成において
も、熱ストレス発生時の基板変形を抑制することがで
き、結果として多層配線基板上の電子部品の実装信頼性
を向上させることができるのである。
As the reinforcing layer 102, a material having a thermal expansion coefficient substantially equal to the material used as the electrically insulating base material of the multilayer wiring board 101 is preferable. By selecting such a material, even in a multilayer wiring board configuration in which the material configuration is asymmetric in the thickness direction as shown in FIG. The mounting reliability of the electronic components on the substrate can be improved.

【0030】さらに好ましくは、補強層102として多
層配線基板101に用いられた材料と同じ材質のフィル
ム基材を用い、フィルム基材の厚みを厚くすることで剛
性を高めれば、熱膨張係数差による基板変形を安定して
抑制することが可能となる。
More preferably, if a film base made of the same material as the material used for the multilayer wiring board 101 is used as the reinforcing layer 102 and the rigidity is increased by increasing the thickness of the film base, the difference in thermal expansion coefficient may be caused. It is possible to stably suppress substrate deformation.

【0031】次に実施の形態1で示した多層配線基板に
半導体を実装し、片側に半田ボールを形成してBGAパ
ッケージの状態にした状態を示したのが図2である。図
2において図1と同じ部分には同じ番号を使用した。図
2では半導体201に金のスタッドバンプ206を形成
し、バンプ上に設けられた導電性接着剤207を介して
多層配線基板と電気的に接続し、半導体と多層配線基板
の間にアンダーフィルの樹脂を封入したSBB工法(ス
タッドバンプボンディング工法)による実装例を示して
いるが、半導体の実装方法はこれに限定されるものでは
なく、半田接続、異方導電性フィルム、ワイヤーボンデ
ィング等さまざまな実装工法を用いてもよい。
Next, FIG. 2 shows a state in which a semiconductor is mounted on the multilayer wiring board shown in the first embodiment and solder balls are formed on one side to form a BGA package. In FIG. 2, the same parts as those in FIG. In FIG. 2, a gold stud bump 206 is formed on the semiconductor 201 and is electrically connected to the multilayer wiring board via a conductive adhesive 207 provided on the bump. Although the mounting example by the SBB method (stud bump bonding method) in which the resin is sealed is shown, the mounting method of the semiconductor is not limited to this, and various mounting methods such as solder connection, anisotropic conductive film, and wire bonding are used. A construction method may be used.

【0032】補強層102に設けられた貫通孔には半田
ボール204が形成されている。半田ボール204は部
分的に補強層102に埋め込まれた状態になっている。
このBGAパッケージをマザー基板に実装しヒートサイ
クル等の熱ストレスを与えた場合、マザー基板の変形に
よって半田ボールには力が加わることとなるが、補強層
102に設けられた貫通孔の壁面で半田ボール204を
保持し、貫通孔壁面に応力を逃がすことで、実質的に半
田ボールと多層配線基板の配線105の間に応力が集中
するのを防ぎ、結果としてBGAパッケージの信頼性を
向上させることができるのである。
A solder ball 204 is formed in a through hole provided in the reinforcing layer 102. The solder balls 204 are partially embedded in the reinforcing layer 102.
When this BGA package is mounted on a mother board and subjected to thermal stress such as a heat cycle, a force is applied to the solder balls due to deformation of the mother board. By holding the ball 204 and releasing the stress on the wall surface of the through hole, the stress is substantially prevented from being concentrated between the solder ball and the wiring 105 of the multilayer wiring board, and as a result, the reliability of the BGA package is improved. You can do it.

【0033】ここで、本多層配線基板の製造工程につい
て、図3(a)〜(k)を用いながら説明する。補強層
301の片側に接着剤層302を介して配線材料303
を接着した状態が図3(a)である。補強層301とし
ては、耐熱性の高いポリイミドフィルム、アラミドフィ
ルム等が用いられる。耐熱性の高いフィルムを用いるこ
とで多層配線基板の耐熱性を確保している。接着剤の材
料としてもポリイミドベースの熱硬化性接着剤、高Tg
タイプのエポキシ接着剤を用いるのが耐熱性の点で好ま
しい。配線材料303としては、銅箔を用いるのが一般
的であり、銅箔の表面は密着性を向上させるために粗化
している。
Here, the manufacturing process of the present multilayer wiring board will be described with reference to FIGS. A wiring material 303 is provided on one side of the reinforcing layer 301 with an adhesive layer 302 interposed therebetween.
FIG. 3A shows a state in which is bonded. As the reinforcing layer 301, a polyimide film, an aramid film, or the like having high heat resistance is used. The use of a film with high heat resistance ensures the heat resistance of the multilayer wiring board. Polyimide-based thermosetting adhesive, high Tg
It is preferable to use a type of epoxy adhesive from the viewpoint of heat resistance. In general, a copper foil is used as the wiring material 303, and the surface of the copper foil is roughened to improve adhesion.

【0034】次に、配線材料303をパターンエッチン
グし所望の配線パターン304を形成すると図3(b)
に示す状態が得られる。ここで、配線材料はその厚み分
だけ、接着剤層302から突出した状態となっている。
次に図3(c)に示すように、この配線パターンの上に
電気絶縁性基材305の両面に接着剤層306が設けら
れ、カバーフィルム307がその上に形成されたフィル
ムを積層し、ラミネートによって加熱加圧を加え接着さ
せると図3(d)に示す状態になる。このカバーフィル
ム307は後に剥離できる程度の密着力で貼り付けられ
ていることが望ましい。この接着工程では温度は接着剤
のタック性が発生するに必要な程度にとどめ、圧力もで
きるだけ小さく設定し、配線パターン304が完全に接
着剤層306に埋まり込まない条件設定で行うのが望ま
しい。この様な条件設定にすることで、後のプレス工程
での圧縮が確保されるのである。
Next, when a desired wiring pattern 304 is formed by pattern etching of the wiring material 303, FIG.
Is obtained. Here, the wiring material protrudes from the adhesive layer 302 by the thickness thereof.
Next, as shown in FIG. 3 (c), an adhesive layer 306 is provided on both sides of the electrically insulating base material 305 on the wiring pattern, and a film on which a cover film 307 is formed is laminated. When bonding is performed by applying heat and pressure by lamination, the state shown in FIG. 3D is obtained. It is desirable that the cover film 307 be adhered with such an adhesive strength that it can be peeled off later. In this bonding step, it is preferable that the temperature is set to a level necessary for the tackiness of the adhesive to be generated, the pressure is set as small as possible, and the conditions are set so that the wiring pattern 304 is not completely embedded in the adhesive layer 306. By setting such conditions, compression in the subsequent pressing step is ensured.

【0035】次に、図3(e)に示すように電気絶縁性
基材305とカバーフィルム307と接着剤層306を
貫通するように貫通孔308を形成する。貫通孔308
の底には配線パターン304が部分的に露出した状態に
なっている。この貫通孔加工はレーザー加工で容易に実
現することができる。貫通孔の穴径が30μm〜50μ
mのような微細なサイズの場合には、レーザー波長の短
いエキシマレーザー、YAGレーザーの3倍高調波を用
いるのが加工を安定化させる意味で好ましい。
Next, as shown in FIG. 3E, a through hole 308 is formed so as to penetrate the electrically insulating base material 305, the cover film 307, and the adhesive layer 306. Through hole 308
The wiring pattern 304 is partially exposed at the bottom. This through hole processing can be easily realized by laser processing. The hole diameter of the through hole is 30 μm to 50 μm
In the case of a fine size such as m, it is preferable to use a third harmonic of an excimer laser or a YAG laser having a short laser wavelength from the viewpoint of stabilizing the processing.

【0036】次に、図3(f)に示すように貫通孔30
8に対して、印刷によって導電体309として導電性ペ
ーストを充填する。貫通孔308への安定した導電性ペ
ーストの充填を実現するために、印刷は繰り返し行われ
るのが望ましい。この状態では導電性ペーストの表面と
カバーフィルム307の表面がほぼ同じ高さになってい
る。導電性ペーストとしては、エポキシ樹脂と導電性粒
子より構成される材料が用いられ、導電性粒子として
は、銅粉や銀、金等の貴金属を用いるのが導電性ペース
トによる電気的接続を確保する上で好ましい。導電性粒
子としては、球形の粒子を用いるのが導電性ペーストの
金属密度を上げる上で効果的である。
Next, as shown in FIG.
8 is filled with a conductive paste as a conductor 309 by printing. In order to realize stable filling of the conductive paste into the through holes 308, it is preferable that printing is repeatedly performed. In this state, the surface of the conductive paste and the surface of the cover film 307 have substantially the same height. As the conductive paste, a material composed of an epoxy resin and conductive particles is used, and as the conductive particles, a noble metal such as copper powder, silver, and gold is used to secure electrical connection by the conductive paste. Preferred above. The use of spherical particles as the conductive particles is effective in increasing the metal density of the conductive paste.

【0037】次にカバーフィルム307を剥離し、さら
にその上から配線材料310を積層配置すると、図3
(g)に示す状態が得られる。この時、導電体309の
表面は接着剤層306の表面からほぼカバーフィルム3
07の厚み分突出することになる。
Next, the cover film 307 is peeled off, and a wiring material 310 is further laminated thereon.
The state shown in (g) is obtained. At this time, the surface of the conductor 309 is almost completely separated from the surface of the adhesive layer 306 by the cover film 3.
It will project by the thickness of 07.

【0038】この状態で加熱加圧によって接着すること
で、図3(h)の状態を得る。加熱加圧は真空プレスに
よって行い、導電性ペーストの樹脂、接着剤層が共に硬
化する条件を設定し、200℃、1時間の条件で行っ
た。真空プレスを用いることで、層間に気泡が残存する
のを抑制している。このとき、配線パターン304が十
分に接着剤層306に埋まりこむこととなりさらに導電
体309を圧縮する。この圧縮によって導電性ペースト
内の導電性粒子が強固に結合することとなり、また配線
パターン304、配線材料310と導電体309との界
面での結合も強固となる。この強固な結合により、配線
と導電性ペーストとの接続の信頼性が確保される。
In this state, bonding is performed by applying heat and pressure to obtain the state shown in FIG. The heating and pressurizing were performed by a vacuum press, and the conditions under which both the resin of the conductive paste and the adhesive layer were cured were set, and the conditions were set at 200 ° C. for 1 hour. The use of a vacuum press suppresses bubbles from remaining between layers. At this time, the wiring pattern 304 is sufficiently embedded in the adhesive layer 306, and further compresses the conductor 309. Due to this compression, the conductive particles in the conductive paste are firmly bonded, and the bonding at the interface between the wiring pattern 304 and the wiring material 310 and the conductor 309 is also strong. This strong connection ensures the reliability of the connection between the wiring and the conductive paste.

【0039】引き続き、配線材料310をエッチングに
よってパターニングし図3(i)に示すような2層配線
基板が完成する。
Subsequently, the wiring material 310 is patterned by etching to complete a two-layer wiring substrate as shown in FIG.

【0040】さらに引き続き図3(c)〜(i)の工程
を繰り返し行うことで、図3(j)に示すように配線層
を多層形成する。最後に補強層301に対して、貫通孔
311を形成すると図3(k)に示す多層配線基板が得
られる。貫通孔311はレーザー加工によって加工する
のが簡便な製造方法である。この貫通孔311は電子部
品実装等の電気的接続用に配線パターン304を露出さ
せるものであり、電気絶縁性基材305に形成した貫通
孔308に比べて大きな穴径で良い。レーザー加工は補
強層301を貫通させるために、出力の大きな炭酸ガス
レーザ等を用いるのが良い。
Further, by repeating the steps shown in FIGS. 3C to 3I, multiple wiring layers are formed as shown in FIG. 3J. Finally, when a through hole 311 is formed in the reinforcing layer 301, a multilayer wiring board shown in FIG. 3K is obtained. The through hole 311 is a simple manufacturing method that is processed by laser processing. The through hole 311 exposes the wiring pattern 304 for electrical connection such as electronic component mounting, and may have a larger diameter than the through hole 308 formed in the electrically insulating base material 305. In laser processing, a carbon dioxide laser or the like having a large output is preferably used in order to penetrate the reinforcing layer 301.

【0041】なお、配線層数としては4層の配線基板を
例に配線基板の製造方法を説明したが、配線層数はこれ
に限定されるものでないことは言うまでもない。
Although the method for manufacturing a wiring board has been described using a four-layer wiring board as an example of the number of wiring layers, it is needless to say that the number of wiring layers is not limited to this.

【0042】従来の製造方法によって多層配線基板を形
成した後に補強層を接着し、補強層に貫通孔を形成して
も同様の構成を実現できるが、以上のような製造方法に
よれば剛性のある補強層上に多層配線基板を積層形成し
ていくので、薄い電気絶縁性基材を積層する製造上の困
難を回避することができる。また、従来の製造方法では
最後に捨てていた支持基材をなくすことで材料コストを
低下することができるのである。
A similar structure can be realized by forming a through hole in the reinforcing layer after bonding a reinforcing layer after forming a multilayer wiring board by a conventional manufacturing method. Since a multilayer wiring board is formed on a certain reinforcing layer in a stacked manner, it is possible to avoid the difficulty in manufacturing a thin electrically insulating base material. In addition, in the conventional manufacturing method, the material cost can be reduced by eliminating the support base material that is finally discarded.

【0043】(実施の形態2)実施の形態2の多層配線
基板について、図を用いて説明する。なお、実施の形態
1で示した例と重複する部分については簡略化して説明
し、同じ部分は同じ符号を用いる。図4に示した多層配
線基板101は実施の形態1で説明した多層配線基板と
同様の構造を持つものであり、本実施の形態では電気絶
縁層が4層からなる多層配線基板の例を示している。実
施の形態1と同様に電気絶縁層が電気絶縁性基材と接着
剤層から構成され、配線が接着剤層に埋込まれた構成に
なっていても良い。
(Embodiment 2) A multilayer wiring board according to Embodiment 2 will be described with reference to the drawings. Note that portions overlapping with the example shown in Embodiment 1 will be described in a simplified manner, and the same portions will be denoted by the same reference numerals. The multilayer wiring board 101 shown in FIG. 4 has a structure similar to that of the multilayer wiring board described in Embodiment 1, and the present embodiment shows an example of a multilayer wiring board having four electric insulating layers. ing. As in the first embodiment, the electric insulating layer may be formed of an electric insulating base material and an adhesive layer, and the wiring may be embedded in the adhesive layer.

【0044】多層配線基板101は図1で示した多層配
線基板101と同様のものであり、薄手の電気絶縁性基
材を接着層を介して積層した構成である。また、層間の
電気的接続は導電体を充填した30μmから50μmの
微細な貫通孔によって実現されている。
The multilayer wiring board 101 is the same as the multilayer wiring board 101 shown in FIG. 1, and has a structure in which a thin electrically insulating base material is laminated via an adhesive layer. The electrical connection between the layers is realized by a fine through hole of 30 μm to 50 μm filled with a conductor.

【0045】この多層配線基板101の一方には補強層
102が接着剤層103を介して積層されており、さら
に補強層102表面には接着剤層402を介して配線4
03が形成されている。配線403と多層配線基板の内
層の配線105は補強層102の貫通孔内に設けられた
導電体401を介して電気的に接続されている。また、
多層配線基板101ですべての配線を収容させること
で、補強層102表面の配線105はランドだけにする
ことが好ましく、このような構成によれば補強層102
がソルダーレジストを兼ねることとなる。補強層102
は単独で電子部品の実装性を満足する剛性を有してお
り、剛性の低い多層配線基板101に対する電子部品の
実装性を向上させるものである。
A reinforcing layer 102 is laminated on one side of the multilayer wiring board 101 via an adhesive layer 103, and a wiring 4 is provided on the surface of the reinforcing layer 102 via an adhesive layer 402.
03 is formed. The wiring 403 and the wiring 105 in the inner layer of the multilayer wiring board are electrically connected via a conductor 401 provided in a through hole of the reinforcing layer 102. Also,
It is preferable that the wiring 105 on the surface of the reinforcing layer 102 be made only of lands by accommodating all the wirings in the multilayer wiring board 101. According to such a configuration, the reinforcing layer 102
Will also serve as a solder resist. Reinforcement layer 102
Has a rigidity that satisfies the mountability of the electronic component by itself, and improves the mountability of the electronic component on the multilayer wiring board 101 having low rigidity.

【0046】次に実施の形態2で示した多層配線基板に
半導体501を実装し、片側に半田ボール502を形成
してBGAパッケージの状態にした状態を示したのが図
5である。図5ではSBB工法(スタッドバンプボンデ
ィング工法)による実装例を示しているが、半導体の実
装方法はこれに限定されるものではないのは図2で示し
た例と同様である。
Next, FIG. 5 shows a state in which a semiconductor 501 is mounted on the multilayer wiring board shown in the second embodiment, and a solder ball 502 is formed on one side to form a BGA package. FIG. 5 shows an example of mounting by the SBB method (stud bump bonding method), but the semiconductor mounting method is not limited to this, as in the example shown in FIG.

【0047】補強層102の表面に設けられた配線40
3上には半田ボール502が形成されている。このBG
Aパッケージをマザー基板に実装しヒートサイクル等の
熱ストレスを与えた場合、マザー基板の変形によって半
田ボールには力が加わることとなるが、補強層102が
変形することで、応力を吸収し多層配線基板の微細な貫
通孔内の導電体や半導体との接続部分に応力が集中する
のを緩和している。その結果としてBGAパッケージの
信頼性を向上させることができるのである。
The wiring 40 provided on the surface of the reinforcing layer 102
On 3, a solder ball 502 is formed. This BG
When the package A is mounted on a mother board and subjected to a thermal stress such as a heat cycle, a force is applied to the solder balls due to the deformation of the mother board. The concentration of stress on the connection portion between the conductor and the semiconductor in the fine through hole in the wiring board is reduced. As a result, the reliability of the BGA package can be improved.

【0048】また、補強層102の弾性係数は多層配線
基板101の電気絶縁性基材の弾性係数より小さいこと
が好ましい。補強層102として、応力に対して変形し
やすい材料を選択することで、さらに補強層102にお
いて応力を吸収することが可能となり、BGAパッケー
ジの信頼性を向上させるのである。さらに補強層の厚み
を厚くすることによってより応力を吸収することが可能
となる。
The elastic modulus of the reinforcing layer 102 is preferably smaller than the elastic modulus of the electrically insulating substrate of the multilayer wiring board 101. By selecting a material that is easily deformed by stress as the reinforcing layer 102, the stress can be further absorbed in the reinforcing layer 102, and the reliability of the BGA package is improved. Further, by increasing the thickness of the reinforcing layer, it becomes possible to absorb stress more.

【0049】なお、補強層102に設けられた貫通孔5
03を多層配線基板101に設けられた貫通孔504に
比べて大きくすることで、導電体401と配線105、
配線505の接触面積を十分に確保することができ、補
強層102が変形した際に剥離しない十分な接合強度を
付与することができる。結果として、補強層102で応
力を吸収させて接続信頼性を劣化させることのないBG
Aパッケージが実現できる。
The through holes 5 provided in the reinforcing layer 102
03 is made larger than the through hole 504 provided in the multilayer wiring board 101, so that the conductor 401 and the wiring 105 can be formed.
A sufficient contact area of the wiring 505 can be ensured, and sufficient bonding strength that does not peel when the reinforcing layer 102 is deformed can be provided. As a result, the BG which does not deteriorate the connection reliability by absorbing the stress by the reinforcing layer 102 is used.
A package can be realized.

【0050】ここで、本実施の形態における多層配線基
板の製造工程について、図6(a)〜(o)を用いなが
ら説明する。なお、実施の形態1で示した製造方法と重
複する部分については簡略化して説明する。
Here, the manufacturing process of the multilayer wiring board according to the present embodiment will be described with reference to FIGS. Note that portions overlapping with the manufacturing method shown in the first embodiment will be described in a simplified manner.

【0051】図6(a)に示すように補強層601の両
側には接着剤層602が形成されており、この表面には
カバーフィルム603が形成されている。この状態で貫
通孔605を加工すると図6(b)に示す状態が得られ
る。貫通孔605はレーザー加工等によって加工され、
テーパー形状で配線層を多層積層する側の貫通孔径が小
さくなるようにすれば、内層での配線密度を向上させる
のにさらに有利である。貫通孔径は補強層601の厚み
に合わせてアスペクト比が1より小さくなるように設定
する。補強層601に設ける貫通孔の径は後に加工する
電気絶縁性基材610の貫通孔606の径より大きく設
定するのが、電気的接続を安定化させる点で好ましい。
As shown in FIG. 6A, an adhesive layer 602 is formed on both sides of the reinforcing layer 601, and a cover film 603 is formed on this surface. When the through hole 605 is processed in this state, the state shown in FIG. 6B is obtained. The through hole 605 is processed by laser processing or the like,
It is more advantageous to improve the wiring density in the inner layer by reducing the diameter of the through hole on the side where the wiring layers are laminated in a tapered shape. The diameter of the through hole is set so that the aspect ratio is smaller than 1 in accordance with the thickness of the reinforcing layer 601. The diameter of the through hole provided in the reinforcing layer 601 is preferably set to be larger than the diameter of the through hole 606 of the electrically insulating base material 610 to be processed later, from the viewpoint of stabilizing the electrical connection.

【0052】この貫通孔に導電体604充填すれば、図
6(c)の状態が得らる。導電体604として、導電性
ペーストを用い、スキージによる印刷によって導電性ペ
ーストの充填を行うのが生産性に優れた方法である。次
にカバーフィルム603を剥離すると、図6(d)の状
態になり、導電体604がカバーフィルム603の厚み
分突出した形状となっている。ここで、カバーフィルム
603の厚みは後の工程で述べるカバーフィルム612
に比べて厚いことが好ましい。貫通孔605の径が大き
いためカバーフィルムを厚くしても、カバーフィルム6
03の剥離の際に導電体604である導電性ペーストが
カバーフィルム側に取られることがなく、導電体の接着
剤層602からの突出量を十分確保することができる。
When the conductor 604 is filled in the through hole, the state shown in FIG. 6C is obtained. Using a conductive paste as the conductor 604 and filling the conductive paste by printing with a squeegee is a method with excellent productivity. Next, when the cover film 603 is peeled off, the state shown in FIG. 6D is obtained, and the conductor 604 has a shape protruding by the thickness of the cover film 603. Here, the thickness of the cover film 603 is determined by the cover film 612 described in a later step.
It is preferably thicker than Since the diameter of the through hole 605 is large, even if the cover film is thickened, the cover film 6
The conductive paste, which is the conductor 604, is not removed to the cover film side at the time of peeling of 03, and the amount of protrusion of the conductor from the adhesive layer 602 can be sufficiently ensured.

【0053】次に、図6(e)に示すように配線材料6
07として銅箔を積層配置し、真空熱プレスによって加
熱加圧を行うと、図6(f)に示す状態が得られる。こ
こで、導電体604が突出していた分だけ圧縮されるこ
とになり、この圧縮によって導電性ペースト内の導電性
粒子が結合し、また配線材料607との界面での結合も
強固となる。この際の圧縮は後に述べる微細な導電体6
08の圧縮にくらべると小さいものであるが、貫通孔径
を大きくすることで、導電性ペースト内の導電粒子と配
線材料の接触点数を径の大きさ比の2乗に比例して増や
し、結合強度が低くなる分を補い接続信頼性を確保して
いる。
Next, as shown in FIG.
When a copper foil is laminated and placed as 07, and heating and pressing are performed by a vacuum hot press, a state shown in FIG. 6F is obtained. Here, the conductor 604 is compressed by the amount of the protrusion, and the compression binds the conductive particles in the conductive paste, and the bonding at the interface with the wiring material 607 becomes strong. The compression at this time is performed by a fine conductor 6 described later.
However, by increasing the diameter of the through-hole, the number of contact points between the conductive particles in the conductive paste and the wiring material is increased in proportion to the square of the diameter size ratio, and the bonding strength is increased. Is compensated for and the connection reliability is secured.

【0054】次に配線材料607をエッチングによって
パターニングすると図6(g)の状態が得られる。ここ
では、補強層の両面の配線材料をパターニングした例を
示したが、少なくとも電気絶縁性基材を積層する側の配
線材料がパターニングされていれば十分であり、他方の
配線材料は後にパターニングしても構わない。この配線
パターン609はその厚み分だけ、接着剤層602から
突出した状態となっている。
Next, when the wiring material 607 is patterned by etching, the state shown in FIG. 6G is obtained. Here, an example in which the wiring material on both surfaces of the reinforcing layer is patterned has been described. However, it is sufficient if at least the wiring material on the side on which the electrically insulating base material is laminated is patterned, and the other wiring material is patterned later. It does not matter. The wiring pattern 609 protrudes from the adhesive layer 602 by the thickness thereof.

【0055】次に図6(h)に示すように、この配線パ
ターンの上に、電気絶縁性基材610の両面に接着剤層
611とカバーフィルム612が形成されたフィルムを
積層し、ラミネートによって加熱加圧を加え接着させる
と図6(i)に示す状態になる。この接着工程では温度
は接着剤のタック性が発生するに必要な程度にとどめ、
圧力もできるだけ小さく設定にするのが望ましいのは従
来例と同様である。この様な条件設定にすることで、後
のプレス工程での圧縮が確保されるのである。
Next, as shown in FIG. 6 (h), a film in which an adhesive layer 611 and a cover film 612 are formed on both sides of an electrically insulating base material 610 is laminated on this wiring pattern, and is laminated. When heating and pressurization are performed to bond, the state shown in FIG. In this bonding process, the temperature is limited to the level necessary for the tackiness of the adhesive to occur,
It is desirable to set the pressure as small as possible as in the conventional example. By setting such conditions, compression in the subsequent pressing step is ensured.

【0056】次に、図6(j)に示すように電気絶縁性
基材610とカバーフィルム612と接着剤層611を
貫通するようにレーザー加工等によって貫通孔606を
形成する。貫通孔の穴径は30μm〜50μmで先の述
べた貫通孔605に比べて小さい。次に、図6(k)に
示すように貫通孔606に対して、印刷によって導電体
608として導電性ペーストを充填する。次にカバーフ
ィルム612を剥離し、さらにその上から配線材料61
3を積層配置すると、図6(l)に示す状態が得られ
る。この状態で加熱加圧によって接着を行うことで、図
6(m)の状態を得る。加熱加圧は真空プレスによって
行い、配線パターン609が十分に接着剤層611に埋
まりこむこととなりさらに導電体608を圧縮する。こ
の圧縮によって導電性ペースト内の導電性粒子が強固に
結合することとなり、また配線パターン609、配線材
料613と導電体608との界面での結合も強固とな
る。この強固な結合により、配線と導電性ペーストとの
接続の信頼性が確保される。
Next, as shown in FIG. 6J, through holes 606 are formed by laser processing or the like so as to penetrate the electrically insulating base material 610, the cover film 612, and the adhesive layer 611. The diameter of the through hole is 30 μm to 50 μm, which is smaller than that of the aforementioned through hole 605. Next, as shown in FIG. 6K, a conductive paste is filled into the through hole 606 as a conductor 608 by printing. Next, the cover film 612 is peeled off, and the wiring material 61 is further laid thereon.
When 3 are stacked, the state shown in FIG. 6 (l) is obtained. In this state, bonding is performed by heating and pressing to obtain the state shown in FIG. The heating and pressurization is performed by a vacuum press, so that the wiring pattern 609 is sufficiently embedded in the adhesive layer 611, and the conductor 608 is further compressed. By this compression, the conductive particles in the conductive paste are firmly bonded, and the bonding at the interface between the wiring pattern 609 and the wiring material 613 and the conductor 608 is also strong. This strong connection ensures the reliability of the connection between the wiring and the conductive paste.

【0057】引続き、配線材料613をエッチングによ
ってパターニングし図6(n)に示すような状態が得ら
れる。さらに図6(h)〜(n)の工程を繰り返し行う
ことで、図6(o)に示すような多層配線基板を得るこ
とができる。なお、多層配線基板の配線層数はこれに限
定されるものでないことは言うまでもない。
Subsequently, the wiring material 613 is patterned by etching to obtain a state as shown in FIG. Further, by repeating the steps of FIGS. 6H to 6N, a multilayer wiring board as shown in FIG. 6O can be obtained. Needless to say, the number of wiring layers of the multilayer wiring board is not limited to this.

【0058】また、図7に示すように多層配線基板10
1の片側の補強層102を部分的に除去する構成をとる
ことで、多層配線基板の一部に屈曲部701を形成する
ことができ、実装信頼性に優れたフレキシブル配線基板
実現できる。貫通孔の形成工程でレーザー加工によって
補強層102の屈曲部701を除去すれば生産性に優れ
た製造方法を提供できるのである。
Further, as shown in FIG.
By adopting a configuration in which the reinforcing layer 102 on one side is partially removed, the bent portion 701 can be formed in a part of the multilayer wiring board, and a flexible wiring board with excellent mounting reliability can be realized. If the bent portion 701 of the reinforcing layer 102 is removed by laser processing in the through hole forming step, a manufacturing method with excellent productivity can be provided.

【0059】なお、屈曲部701でスリット状の加工を
補強層102に施し屈曲部を形成しても同様の効果が得
られる。また、図7では図1に示した多層配線基板の構
成をもとに屈曲配線基板を形成する例を示したが、図4
に示した多層配線基板の補強層を除去し、屈曲部を形成
しても同様の効果が得られる。
The same effect can be obtained by forming a slit-shaped process on the reinforcing layer 102 at the bent portion 701 to form a bent portion. FIG. 7 shows an example in which a bent wiring board is formed based on the configuration of the multilayer wiring board shown in FIG.
The same effect can be obtained by removing the reinforcing layer of the multilayer wiring board and forming the bent portion.

【0060】[0060]

【発明の効果】以上の説明から明らかなように、本発明
の多層配線基板は屈曲性を有する電気絶縁性基材が接着
剤層を介して2以上積層された多層配線基板であって、
前記電気絶縁性基材は導電体が充填された貫通孔を備
え、前記接着剤層中には所定のパターンに形成された配
線を有し、前記配線層は積層方向に圧縮力を付与された
ことによってその両側の前記電気絶縁性基材の前記導電
体と電気的に接続され、少なくとも一方の基板表面に補
強層が形成されていることを特徴としている。多層配線
基板の表面に補強層を設けることで、基板の剛性が高く
なり、電子部品実装後に基板に力が加わった際に電子部
品実装部に応力が集中するのを防ぎ、多層配線基板と電
子部品の接続信頼性を向上させることが可能となるので
ある。
As is apparent from the above description, the multilayer wiring board of the present invention is a multilayer wiring board in which two or more flexible electrically insulating substrates are laminated via an adhesive layer.
The electrically insulating base material has a through hole filled with a conductor, has wiring formed in a predetermined pattern in the adhesive layer, and the wiring layer has been given a compressive force in a laminating direction. Thereby, the conductive layer is electrically connected to the conductor of the electrically insulating substrate on both sides thereof, and a reinforcing layer is formed on at least one substrate surface. By providing a reinforcing layer on the surface of the multilayer wiring board, the rigidity of the board is increased, and when a force is applied to the board after mounting electronic components, stress is prevented from being concentrated on the electronic component mounting portion, and the multilayer wiring board and the electronic component are mounted. The connection reliability of the parts can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施の形態1にかかる多層配線基板の構成を示
す断面図
FIG. 1 is a sectional view showing a configuration of a multilayer wiring board according to a first embodiment;

【図2】実施の形態1にかかる多層配線基板を用いた半
導体の実装体を示す断面図
FIG. 2 is a sectional view showing a semiconductor package using the multilayer wiring board according to the first embodiment;

【図3】実施の形態1にかかる多層配線基板の製造方法
を主要な工程ごとに示す断面図
FIG. 3 is a cross-sectional view showing a main step of the method for manufacturing a multilayer wiring board according to the first embodiment;

【図4】実施の形態2にかかる多層配線基板の構成を示
す断面図
FIG. 4 is a sectional view showing a configuration of a multilayer wiring board according to a second embodiment;

【図5】実施の形態2にかかる多層配線基板を用いた半
導体の実装体を示す断面図
FIG. 5 is a sectional view showing a semiconductor package using the multilayer wiring board according to the second embodiment;

【図6】実施の形態2にかかる多層配線基板の製造方法
を主要な工程ごとに示す断面図
FIG. 6 is a sectional view showing the manufacturing method of the multilayer wiring board according to the second embodiment for each of main steps;

【図7】本発明の屈曲配線基板の構成を示す断面図FIG. 7 is a cross-sectional view illustrating a configuration of a bent wiring board of the present invention.

【図8】従来の多層配線基板の製造方法を主要な工程ご
とに示す断面図
FIG. 8 is a cross-sectional view illustrating a conventional method for manufacturing a multilayer wiring board for each of main steps.

【符号の説明】[Explanation of symbols]

101 多層配線基板 102,301,601 補強層 103,302,306,402,602,611,8
04 接着剤層 104,308,311,503,504,605,6
06,806 貫通孔 105,403,505 配線 106,309,401,604,608,807 導
電体 201,501 半導体 204,502 半田ボール 206 スタッドバンプ 303,310,607,613,808 配線材料 304 配線パターン 305,610,802 電気絶縁性基材 307,603,612,803 カバーフィルム 701 屈曲部 801 支持基材 805 配線層
101 multilayer wiring board 102,301,601 reinforcing layer 103,302,306,402,602,611,8
04 adhesive layer 104,308,311,503,504,605,6
06,806 Through-hole 105,403,505 Wiring 106,309,401,604,608,807 Conductor 201,501 Semiconductor 204,502 Solder ball 206 Stud bump 303,310,607,613,808 Wiring material 304 Wiring pattern 305, 610, 802 Electrically insulating substrate 307, 603, 612, 803 Cover film 701 Bent portion 801 Supporting substrate 805 Wiring layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安藤 大蔵 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E343 AA18 AA33 BB02 BB23 BB24 BB25 BB54 BB67 BB72 CC04 5E346 AA05 AA22 CC10 CC32 CC41 DD12 DD32 EE02 EE33 FF18 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Daizo Ando 1006 Kazuma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.F-term (reference) DD12 DD32 EE02 EE33 FF18

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 屈曲性を有する電気絶縁性基材が接着剤
層を介して2以上積層された多層配線基板であって、前
記電気絶縁性基材は導電体が充填された貫通孔を備え、
前記接着剤層中には所定のパターンに形成された配線を
有し、前記配線層は積層方向に圧縮力を付与されたこと
によってその両側の前記電気絶縁性基材の前記導電体と
電気的に接続され、少なくとも一方の基板表面に補強層
が形成されていることを特徴とする多層配線基板。
1. A multilayer wiring board in which two or more flexible electrically insulating substrates are laminated via an adhesive layer, wherein the electrically insulating substrate has a through hole filled with a conductor. ,
The adhesive layer has wiring formed in a predetermined pattern, and the wiring layer is electrically connected to the conductors of the electrically insulating base material on both sides by applying a compressive force in a laminating direction. Wherein a reinforcing layer is formed on at least one substrate surface.
【請求項2】 前記補強層には前記多層配線基板の表層
配線の少なくとも一部を露出させるように貫通孔が設け
られていることを特徴とする請求項1に記載の多層配線
基板。
2. The multilayer wiring board according to claim 1, wherein a through-hole is provided in the reinforcing layer so as to expose at least a part of a surface wiring of the multilayer wiring board.
【請求項3】 前記補強層表面には配線が形成され、前
記補強層に設けられた貫通孔に充填された導電体によっ
て、内層配線と前記補強層表面の配線が電気的に接続さ
れていることを特徴とする請求項1に記載の多層配線基
板。
3. A wiring is formed on the surface of the reinforcing layer, and the inner wiring and the wiring on the surface of the reinforcing layer are electrically connected by a conductor filled in a through hole provided in the reinforcing layer. The multilayer wiring board according to claim 1, wherein:
【請求項4】 前記補強層の弾性係数が前記電気絶縁性
基材の弾性係数より小さいことを特徴とする請求項1か
ら3のいずれかに記載の多層配線基板。
4. The multilayer wiring board according to claim 1, wherein an elastic modulus of said reinforcing layer is smaller than an elastic modulus of said electrically insulating base material.
【請求項5】 前記補強層は前記電気絶縁性基材とほぼ
等しい熱膨張係数を有することを特徴とする請求項1か
ら3のいずれかに記載の多層配線基板。
5. The multilayer wiring board according to claim 1, wherein the reinforcing layer has a coefficient of thermal expansion substantially equal to that of the electrically insulating substrate.
【請求項6】 前記補強層に設けられた貫通孔は前記電
気絶縁性基材に設けられた貫通孔に比べて径が大きいこ
とを特徴とする請求項2または3に記載の多層配線基
板。
6. The multilayer wiring board according to claim 2, wherein a diameter of the through hole provided in the reinforcing layer is larger than a diameter of the through hole provided in the electrically insulating substrate.
【請求項7】 請求項1から3のいずれかに記載の多層
配線基板の電気絶縁性基材側に半導体が実装され、補強
層側に半田ボールを形成した半導体の実装体。
7. A semiconductor package comprising a multilayer wiring board according to claim 1, wherein a semiconductor is mounted on the electrically insulating base material side, and a solder ball is formed on the reinforcing layer side.
【請求項8】 請求項1から3のいずれかに記載の多層
配線基板の前記補強層が部分的に除去され、除去部分に
おいて屈曲性を有する屈曲配線基板。
8. A bent wiring board, wherein the reinforcing layer of the multilayer wiring board according to claim 1 is partially removed, and the removed portion has flexibility.
【請求項9】 補強層は、電気絶縁性基材と同じ材質で
あり、かつ補強層の厚みが電気絶縁性基材の厚みより厚
いことを特徴とする請求項1から3のいずれかに記載の
多層配線基板。
9. The method according to claim 1, wherein the reinforcing layer is made of the same material as the electrically insulating base material, and the thickness of the reinforcing layer is larger than the thickness of the electrically insulating base material. Multilayer wiring board.
【請求項10】 補強層上に所定のパターンに配線層を
形成する工程と、両側に接着剤層と、導電性ペーストが
充填された貫通孔とを備える電気絶縁性基材の一方に配
線層、他方に配線材料を積層する工程と、加熱加圧して
圧縮することにより前記接着剤層に前記配線層を埋設す
る工程と、前記配線材料をパターニングし配線層を形成
する工程を繰り返してなる多層配線基板の製造方法。
10. A step of forming a wiring layer in a predetermined pattern on a reinforcing layer, and a wiring layer on one of an electrically insulating base material having an adhesive layer on both sides and a through hole filled with a conductive paste. A multilayer formed by repeating a step of laminating a wiring material on the other side, a step of embedding the wiring layer in the adhesive layer by applying heat and pressure, and a step of patterning the wiring material to form a wiring layer. Manufacturing method of wiring board.
JP2000340004A 2000-11-08 2000-11-08 Multilayer printed wiring board and manufacturing method thereof Pending JP2002151853A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000340004A JP2002151853A (en) 2000-11-08 2000-11-08 Multilayer printed wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000340004A JP2002151853A (en) 2000-11-08 2000-11-08 Multilayer printed wiring board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2002151853A true JP2002151853A (en) 2002-05-24

Family

ID=18814985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000340004A Pending JP2002151853A (en) 2000-11-08 2000-11-08 Multilayer printed wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2002151853A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252312A (en) * 2001-02-23 2002-09-06 Cmk Corp Board for area grid array, and method for manufacturing the board
JP2004111544A (en) * 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd Multilayer wiring board
WO2007052674A1 (en) * 2005-11-02 2007-05-10 Ibiden Co., Ltd. Multilayer printed wiring board for semiconductor device and process for producing the same
JP2009094195A (en) 2007-10-05 2009-04-30 Shinko Electric Ind Co Ltd Wiring board and method of manufacturing the same
KR101009176B1 (en) * 2008-03-18 2011-01-18 삼성전기주식회사 A fabricating method of multilayer printed circuit board
US8119924B2 (en) 2006-03-31 2012-02-21 Nec Corporation Wiring board, packaging board and electronic device
US8237056B2 (en) 2008-11-12 2012-08-07 Ibiden Co., Ltd. Printed wiring board having a stiffener
KR20180037505A (en) * 2016-10-04 2018-04-12 (주)플렉스컴 Flexible semiconductor package having reinforcing member
CN113944471A (en) * 2020-07-17 2022-01-18 中国铁建重工集团股份有限公司 Shield constructs machine and shield tail sealing brush thereof

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252312A (en) * 2001-02-23 2002-09-06 Cmk Corp Board for area grid array, and method for manufacturing the board
JP2004111544A (en) * 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd Multilayer wiring board
WO2007052674A1 (en) * 2005-11-02 2007-05-10 Ibiden Co., Ltd. Multilayer printed wiring board for semiconductor device and process for producing the same
KR100881303B1 (en) * 2005-11-02 2009-02-03 이비덴 가부시키가이샤 Multilayer printed wiring board for semiconductor device and process for producing the same
US8624121B2 (en) 2005-11-02 2014-01-07 Ibiden Co., Ltd. Multilayer printed wiring board for semiconductor devices and method for manufacturing the board
JP5105168B2 (en) * 2005-11-02 2012-12-19 イビデン株式会社 Multilayer printed wiring board
US8027169B2 (en) 2005-11-02 2011-09-27 Ibiden Co., Ltd. Multilayer printed wiring board for semiconductor devices and method for manufacturing the board
US8085546B2 (en) 2005-11-02 2011-12-27 Ibiden Co., Ltd. Multilayer printed wiring board for semiconductor devices and method for manufacturing the board
US8119924B2 (en) 2006-03-31 2012-02-21 Nec Corporation Wiring board, packaging board and electronic device
JP2009094195A (en) 2007-10-05 2009-04-30 Shinko Electric Ind Co Ltd Wiring board and method of manufacturing the same
JP2012235176A (en) * 2008-03-18 2012-11-29 Samsung Electro-Mechanics Co Ltd Multilayer printed-circuit board and method of manufacturing the same
KR101009176B1 (en) * 2008-03-18 2011-01-18 삼성전기주식회사 A fabricating method of multilayer printed circuit board
US8237056B2 (en) 2008-11-12 2012-08-07 Ibiden Co., Ltd. Printed wiring board having a stiffener
KR20180037505A (en) * 2016-10-04 2018-04-12 (주)플렉스컴 Flexible semiconductor package having reinforcing member
KR101923616B1 (en) * 2016-10-04 2019-02-27 (주)플렉스컴 Flexible semiconductor package having reinforcing member
CN113944471A (en) * 2020-07-17 2022-01-18 中国铁建重工集团股份有限公司 Shield constructs machine and shield tail sealing brush thereof
CN113944471B (en) * 2020-07-17 2024-01-19 中国铁建重工集团股份有限公司 Shield machine and shield tail sealing brush thereof

Similar Documents

Publication Publication Date Title
JP4361826B2 (en) Semiconductor device
JP3429734B2 (en) Wiring board, multilayer wiring board, circuit component package, and method of manufacturing wiring board
WO2007077735A1 (en) Semiconductor mounting wiring board and method for manufacturing same, and semiconductor package
JPWO2007046459A1 (en) Multilayer printed wiring board and manufacturing method thereof
JP4201436B2 (en) Manufacturing method of multilayer wiring board
JP4143609B2 (en) Wiring board manufacturing method
JP4183708B2 (en) Manufacturing method of component-embedded substrate
JP2009252942A (en) Component built-in wiring board, and method of manufacturing component built-in wiring board
JP2004119729A (en) Method of manufacturing circuit device
JP2002151853A (en) Multilayer printed wiring board and manufacturing method thereof
JP2007317955A (en) Circuit module board incorporating components
JP2008182039A (en) Multilayer wiring board and its manufacturing method
JP2004119730A (en) Method of manufacturing circuit device
JP4684454B2 (en) Printed wiring board manufacturing method and printed wiring board
JP4389756B2 (en) Manufacturing method of multilayer flexible printed wiring board
JP2002246745A (en) Three-dimensional mounting package and its manufacturing method, and adhesive therefor
JP3107535B2 (en) Wiring board, circuit component mounted body, and method of manufacturing wiring board
JP2007115952A (en) Interposer substrate and manufacturing method thereof
JP4610633B2 (en) Wiring board manufacturing method
JP2005347308A (en) Method for manufacturing multilayer wiring board
JP3247888B2 (en) Electronic component package and method for manufacturing electronic component package
JPH11233917A (en) Manufacture of multilayer board
JP4797910B2 (en) Manufacturing method of semiconductor package multilayer substrate
JP2023137136A (en) Component-embedded board and manufacturing method of component-embedded board
JP2004342631A (en) Method for manufacturing multilayer printed circuit board