KR101103767B1

KR101103767B1 - PCB and Manufacturing method of PCB

Info

Publication number: KR101103767B1
Application number: KR1020090131073A
Authority: KR
Inventors: 황정호; 한준욱; 윤희성; 김기영; 홍승만; 구현모; 박해환; 명복식; 이기철
Original assignee: 엘지이노텍 주식회사
Priority date: 2009-12-24
Filing date: 2009-12-24
Publication date: 2012-01-06
Also published as: KR20110074177A

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 특히 본 발명은 전자소재 칩과 회로 사이에 절연층이 형성된 인쇄회로기판을 제공하여 회로와 칩사이의 이격거리를 늘려 전기적 특성을 향상시키는 것을 특징으로 한다. 이를 위해 제1절연층상에 제1회로패턴을 형성하는 1단계; 상기 제1회로패턴상에 제2절연층 및 제2금속층을 형성하는 2단계; 제2절연층상에 제1회로패턴과 전기적으로 연결되는 제2회로패턴을 형성하는 3단계;를 포함하는 인쇄회로기판의 제조방법을 제공할 수 있도록 한다.The present invention relates to a printed circuit board and a method for manufacturing the same. Particularly, the present invention provides a printed circuit board having an insulating layer formed between an electronic material chip and a circuit, thereby improving electrical characteristics by increasing a separation distance between the circuit and the chip. It features. To this end, a first step of forming a first circuit pattern on the first insulating layer; Forming a second insulating layer and a second metal layer on the first circuit pattern; And forming a second circuit pattern on the second insulating layer, the second circuit pattern being electrically connected to the first circuit pattern.

인쇄회로기판, 매립형 절연층 Printed circuit board, buried insulation layer

Description

Printed circuit board and its manufacturing method {PCB and Manufacturing method of PCB}

본 발명은 인쇄회로기판상에 전자소자칩을 실장하는 패키지에서 전기적 특성을 향상시킬 수 있는 인쇄회로기판의 구조에 관한 것이다.The present invention relates to a structure of a printed circuit board capable of improving electrical characteristics in a package for mounting an electronic device chip on a printed circuit board.

인쇄회로기판은 반도체, 전자기기의 발전과 동시에 전자부품의 하나로서 그 지위를 굳히고 있으며, 라디오, 텔레비전, PCS 등의 각종 전기, 전자제품에서부터 컴퓨터 및 최첨단 전자 장비에 이르기까지 모든 전기, 전자기기 등의 회로를 구현하는 부품으로서 널리 사용되고 있다. 최근 이 분야의 기술상의 진보가 현저해짐에 따라서 인쇄회로기판에 있어서 고도의 품질이 요구되고 있으며 이에 의해 급속히 고밀도화하는 현상을 나타내고 있다.Printed circuit boards are solidifying their status as one of electronic components with the development of semiconductors and electronic devices, and all electric and electronic devices such as radios, televisions, PCS, and various other electrical and electronic products, as well as computers and high-tech electronic equipment. It is widely used as a component for implementing the circuit of. In recent years, as the technological progress in this field becomes remarkable, high quality is required in printed circuit boards, thereby rapidly increasing density.

도 1을 참조하면, 도 1은 종래의 인쇄회로기판의 구조와 이에 실장되는 전자소자칩의 패키징구조를 도시한 것이다.Referring to FIG. 1, FIG. 1 illustrates a structure of a conventional printed circuit board and a packaging structure of an electronic device chip mounted thereon.

종래의 인쇄회로기판은 기본적으로 절연층(10)의 상부면과 하부면에 각각의 회로패턴(20, 40)을 구비하고, 상기 회로패턴을 보호하기 위한 보호층(30)을 구비하고 있다. 아울러 상기 회로패턴(20, 40)은 전기적 접속의 신뢰성을 향상하기 위한 도금층(21)을 구비할 수 이으며, 나아가 층간 전기적 연결을 위하여 비아홀(20) 을 구비하고 있다. 특히, 상기 회로패턴(21)은 추후 전자소자칩(60)과 와이어(50)를 통한 본딩을 통해 전기적 접속을 이루게 된다.Conventional printed circuit boards basically include circuit patterns 20 and 40 on the upper and lower surfaces of the insulating layer 10, and a protective layer 30 for protecting the circuit patterns. In addition, the circuit patterns 20 and 40 may include a plating layer 21 for improving reliability of electrical connection, and further include a via hole 20 for electrical connection between layers. In particular, the circuit pattern 21 is electrically connected to the electronic device chip 60 through bonding through the wire 50.

그러나 경박 단소화를 지향하는 최근 인쇄회로기판의 개발 추세에서는 상술한 전자소자칩(60)과 상기 전자소자칩이 실장되어 와이어 본딩되는 회로패턴(20)과의 거리(A)가 매우 가까워져 그 전기적 특성을 떨어뜨리는 문제가 발생하고 있다. However, in the recent development trend of printed circuit boards aiming at light weight and shortening, the distance A between the above-described electronic device chip 60 and the circuit pattern 20 on which the electronic device chip is mounted and wire bonded is very close to the electrical circuit. Problems deteriorating are occurring.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 전자소재 칩과 회로 사이에 절연층이 형성된 인쇄회로기판을 제공하여 회로와 칩사이의 이격거리를 늘려 전기적 특성을 향상시킬 수 있는 인쇄회로기판의 구조 및 그 제조방법을 제공하는 데 있다.The present invention has been made to solve the above problems, an object of the present invention is to provide a printed circuit board with an insulating layer formed between the electronic material chip and the circuit to increase the separation distance between the circuit and the chip to improve the electrical characteristics. The present invention provides a structure of a printed circuit board and a method of manufacturing the same.

상술한 과제를 해결하기 위한 본 발명의 구성은, 구체적으로 내부에 제1회로패턴이 매립된 매립형 절연층; 상기 절연층의 하부에 형성되며 상기 제1회로패턴과 전기적으로 연결되는 제2회로패턴;을 포함하는 인쇄회로기판을 제공할 수 있도록 한다.According to another aspect of the present invention, there is provided a buried type insulating layer in which a first circuit pattern is embedded. And a second circuit pattern formed under the insulating layer and electrically connected to the first circuit pattern.

특히, 상술한 구조에서 상기 매립형절연층은, 제1절연층의 하부에 형성되는 제2절연층으로 형성되되, 상기 제1및 제2절연층의 계면에 상기 회로패턴을 구비할 수 있도록 한다. 아울러 상기 제1 및 제2절연층은 동일 또는 상이한 재료로 형성될 수 있다.Particularly, in the above-described structure, the buried insulating layer is formed of a second insulating layer formed under the first insulating layer, so that the circuit pattern can be provided at the interface between the first and second insulating layers. In addition, the first and second insulating layers may be formed of the same or different materials.

특히, 본 발명에 따른 상기 인쇄회로기판은, 상기 제1회로패턴 및 제2회로패턴을 전기적으로 연결하는 비아홀을 더 을 포함하여 구성될 수 있다.In particular, the printed circuit board according to the present invention may further include a via hole for electrically connecting the first circuit pattern and the second circuit pattern.

또한, 상기 제1 및 제2회로패턴은, Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 물질로 이루어질 수 있으며, 나아가 상기 제1 또는 제2회로패턴 면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금층을 더 포함하여 구성될 수 있다.The first and second circuit patterns may be formed of any one of Cu, Ag, Sn, Au, Ni, and Pd, and further, Cu, Ni, Pd, Au, Sn, Ag, Co any one or two or three of these alloys may be configured to further include a plating layer in a single layer or multiple layers.

또한, 본 발명에 따른 인쇄회로기판은 상기 제2회로패턴면의 적어도 1 이상의 영역에는 솔더레지스트층이 형성될 수 있다.In addition, in the printed circuit board according to the present invention, a solder resist layer may be formed on at least one region of the second circuit pattern surface.

특히, 본 발명에 따른 인쇄회로기판은 추후 상기 제1절연층의 상면에 실장되며, 상기 제2회로패턴과 와이어본딩되는 전자소자칩을 더 포함하여 패키징 되는 구조로 적용될 수 있다.In particular, the printed circuit board according to the present invention may be mounted on an upper surface of the first insulating layer and applied to a package that further includes an electronic device chip wire-bonded with the second circuit pattern.

상술한 구조의 인쇄회로기판은 다음과 같은 제조공정을 통해 제조될 수 있다.The printed circuit board having the above-described structure may be manufactured through the following manufacturing process.

구체적으로는, 본 발명에 따른 제조공정은 제1절연층상에 제1회로패턴을 형성하는 1단계; 상기 제1회로패턴상에 제2절연층을 형성하는 2단계; 제2절연층상에 제1회로패턴과 전기적으로 연결되는 제2회로패턴을 형성하는 3단계;를 포함하여 이루어질 수 있다.Specifically, the manufacturing process according to the present invention comprises the steps of forming a first circuit pattern on the first insulating layer; Forming a second insulating layer on the first circuit pattern; And forming a second circuit pattern electrically connected to the first circuit pattern on the second insulating layer.

이 경우, 상술한 상기 1단계는, a1) 제1절연층상에 금속층을 형성하는 단계; a2) 상기 금속층을 선택적으로 에칭하여 제1회로패턴을 형성하는 단계; 를 포함하여 이루어질 수 있다.In this case, the first step described above may include: a1) forming a metal layer on the first insulating layer; a2) selectively etching the metal layer to form a first circuit pattern; . &Lt; / RTI >

또한, 상기 2단계는, 상기 제1절연층과 동일한 물질 또는 상이한 물질을 적층하여 제2절연층을 형성하는 단계로 형성할 수 있다.In addition, the second step may be formed by stacking the same material or a different material as the first insulating layer to form a second insulating layer.

상술한 제조공정에서 상기 제1 또는 제2절연층은, 에폭시, 페놀수지, 프리프레그, 폴리이미드 필름, ABF 필름 중 어느 하나의 물질을 이용하여 형성할 수 있다.In the above-described manufacturing process, the first or second insulating layer may be formed using any one of an epoxy, a phenol resin, a prepreg, a polyimide film, and an ABF film.

또한, 본 발명에 따른 상기 3단계는, b1) 제2절연층 상에 제2금속층을 형성하는 단계; b2) 상기 제2절연층 및 제2금속층을 가공하여 비아홀을 형성하는 단계; b3) 상기 비아홀 및 제2금속층 상에 도금층을 형성하는 단계; b4) 상기 제2금속층 및 도금층을 가공하여 제2회로패턴을 형성하는 단계; 를 포함하여 이루어질 수 있다.In addition, the third step according to the present invention, b1) forming a second metal layer on the second insulating layer; b2) forming a via hole by processing the second insulating layer and the second metal layer; b3) forming a plating layer on the via hole and the second metal layer; b4) forming a second circuit pattern by processing the second metal layer and the plating layer; . &Lt; / RTI >

상술한 제조공정에서 상기 3단계 이후에, 상기 제2회로패턴 의 적어도 1 이상의 영역에 솔더레지스트를 도포하는 4단계;를 더 포함할 수 있으며, 나아가 상기 제4단계 이후에, 상기 제1절연층 상에 전자소자칩을 실장하고, 상기 제2회로패턴과 전자소자칩을 와이어본딩하는 5단계를 더 포함할 수 있다.After the step 3 in the above-described manufacturing process, the step of applying a solder resist to at least one region of the second circuit pattern may further include; further comprising, after the fourth step, the first insulating layer The method may further include mounting an electronic device chip on the wire and wire bonding the second circuit pattern and the electronic device chip.

특히, 전술한 본 발명에 따른 제조공정의 생산성을 향상시키기 위해서 상기 1단계 내지 3단의 공정이, 분리부재를 매개로 분리부재의 상하면에서 동시공정으로 수행되며, 상기 3단계 이후에 분리부재를 통해 분리하여 한 쌍의 인쇄회로기판을 형성하도록 공정을 변형할 수도 있다.In particular, in order to improve the productivity of the manufacturing process according to the present invention described above, the steps 1 to 3 are performed at the same time on the upper and lower surfaces of the separating member via the separating member, and after the three steps, The process may be modified to separate through to form a pair of printed circuit boards.

본 발명에 따르면, 전자소재 칩과 회로 사이에 절연층이 형성된 인쇄회로기판을 제공하여 회로와 칩사이의 이격거리를 늘려 전기적 특성을 향상시킬 수 있는 효과가 있다.According to the present invention, it is possible to provide a printed circuit board having an insulating layer formed between an electronic material chip and a circuit, thereby improving electrical characteristics by increasing a separation distance between the circuit and the chip.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일 한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation according to the present invention. In the description with reference to the accompanying drawings, the same reference numerals are given to the same components regardless of the reference numerals, and duplicate description thereof will be omitted. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 발명은 전자소재 칩과 회로 사이에 절연층이 형성된 인쇄회로기판을 제공하여 회로와 칩사이의 이격거리를 늘려 전기적 특성을 향상시키는 것을 그 요지로 한다.The present invention is to provide a printed circuit board having an insulating layer formed between the electronic material chip and the circuit to improve the electrical characteristics by increasing the separation distance between the circuit and the chip.

도 2를 참조하면, 도 2는 본 발명에 따른 인쇄회로기판과 그 상부에 전자소자칩을 실장하여 패키징하는 구조를 도시한 개념도이다.Referring to FIG. 2, FIG. 2 is a conceptual diagram illustrating a printed circuit board and a structure in which an electronic device chip is mounted and packaged thereon according to the present invention.

본 발명에 따른 인쇄회로기판은 내부에 제1회로패턴(131)이 매립된 매립형 절연층(120, 140)을 포함하며, 상기 절연층의 하부에는 상기 제1회로패턴(131)과 전기적으로 연결되는 제2회로패턴(151)을 포함하여 구성될 수 있다. 특히 전자소자칩(180)은 추후 상기 매립형 절연층을 구성하는 제1절연층(120)의 상부에 장착될 수 있도록 해, 전자소자칩과 제1회로패턴과의 사이의 거리(A)를 종래의 기술보다 현저하게 늘릴 수 있어, 그 전기적 특성을 향상시킬 수 있도록 한다.The printed circuit board according to the present invention includes buried insulating layers 120 and 140 having a first circuit pattern 131 embedded therein, and is electrically connected to the first circuit pattern 131 under the insulating layer. It may be configured to include a second circuit pattern 151. In particular, the electronic device chip 180 can be mounted on the upper portion of the first insulating layer 120 constituting the buried insulating layer later, so that the distance (A) between the electronic device chip and the first circuit pattern is known. It can be significantly increased than the technology of the, to improve the electrical characteristics.

상기 매립형 절연층은 제1절연층(120)과 제2절연층(140)으로 형성될 수 있으며, 상기 매립형 절연층의 내부에 제1회로패턴(131)이 매립되는 구조로 형성될 수 있도록 함이 바람직하다. 더욱 바람직하게는 상기 제1절연층(120)과 제2절연층(140)의 계면에 상기 제1회로패턴(131)이 형성될 수 있으며, 본 실시예에서는 제2절연층 방향으로 매립된 구조를 도시하였으나, 이는 제1절연층과 제2절연층을 반 경화 상태로 적층하여 압착하는 경우에는 각각의 절연층에 제1회로패턴이 각각 매립되는 구조도 구현할 수 있게 된다. 상기 제1 및 제2회로패턴은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 물질로 형성할 수 있다.The buried insulating layer may be formed of the first insulating layer 120 and the second insulating layer 140, and may be formed in a structure in which the first circuit pattern 131 is embedded in the buried insulating layer. This is preferred. More preferably, the first circuit pattern 131 may be formed at an interface between the first insulating layer 120 and the second insulating layer 140. In this embodiment, the first buried circuit pattern 131 is buried in the direction of the second insulating layer. Although illustrated in FIG. 2, when the first insulating layer and the second insulating layer are stacked and pressed in a semi-cured state, the first circuit pattern may be embedded in each insulating layer. The first and second circuit patterns may be formed of any one of Cu, Ag, Sn, Au, Ni, and Pd.

상기 매립형 절연층을 구성하는 재료는 제1 및 제2절연층을 동일재료, 또는 서로 상이한 재료로 구성할 수 있으며, 일례로는 에폭시, 페놀수지, 프리프레그, 폴리이미드 필름, ABF 필름 중 어느 하나의 물질을 이용할 수 있다.The material constituting the buried insulating layer may be formed of the same material or different materials from the first and second insulating layers, for example, any one of an epoxy, a phenol resin, a prepreg, a polyimide film, and an ABF film. The substance of can be used.

또한, 상기 제1 및 제2회로패턴(131, 151)은 비아홀을 통해 전기적으로 연결되며, 상기 비아홀의 표면은 도금층(161)으로 덮힌 구조로 형성될 수 있다. 상기 도금층은 아울러 상기 제2회로패턴의 표면에도 형성될 수 있다.In addition, the first and second circuit patterns 131 and 151 may be electrically connected through a via hole, and the surface of the via hole may be formed of a structure covered with a plating layer 161. The plating layer may also be formed on the surface of the second circuit pattern.

상기 도금층은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 제1 또는 제2회로패턴 면에 형성될 수 있다.The plating layer may be formed on the surface of the first or second circuit pattern in a single layer or multiple layers using any one of Cu, Ni, Pd, Au, Sn, Ag, and Co, or a binary or ternary alloy thereof.

또한, 본 발명에 따른 인쇄회로기판은 제2회로패턴(151)의 적어도 하나 이상을 덮는 구조로 솔더레지스트층(170)을 더 포함할 수 있다.Also, the printed circuit board according to the present invention may further include a solder resist layer 170 having a structure covering at least one or more of the second circuit patterns 151.

본 발명에 따른 인쇄회로기판은 도시된 구조처럼, 전자소자칩(180)을 제2회로패턴의 어느 하나 이상을 단자로 하여 와이어(190)로 연결하할 수 있으며, 상기 전자소자칩(180)은 상술한 것처럼, 상기 제1절연층(120)의 상부면에 장착함이 바람직하다.According to the printed circuit board according to the present invention, the electronic device chip 180 may be connected to the wire 190 by using any one or more of the second circuit patterns as terminals, and the electronic device chip 180. As described above, is preferably mounted on the upper surface of the first insulating layer 120.

도 3a 및 도 3b는 본 발명에 따른 인쇄회로기판의 제조 순서도 및 공정도를 각각 도시한 것으로 이를 참조하여 본 발명의 제조공정을 설명하기로 한다.3A and 3B illustrate a manufacturing flowchart and a process diagram of a printed circuit board according to the present invention, respectively, and the manufacturing process of the present invention will be described with reference to the drawings.

본 발명에 따른 인쇄회로기판의 제조공정은 단일 공정으로 구현할 수 있으나, 도시된 것처럼 분리부재를 매개로 하여 한 쌍의 인쇄회로기판의 공정이 동시에 진행되는 것으로 구성할 수 있음은 물론이다. 이하에서는 분리부재를 매개로 하여 한 쌍의 인쇄회로기판을 제조하는 공정을 실시예로서 설명하기로 한다.(하나의 인쇄회로기판의 제조공정은 분리부재가 없는 공정으로 진행하는 것인바, 이하에서 설명하는 공정과 분리부재를 제거하고 단일 인쇄회로기판으로 제조하는 공정과 동일하다.)The manufacturing process of the printed circuit board according to the present invention can be implemented in a single process, but it can be configured that the process of a pair of printed circuit board is carried out at the same time through the separating member as shown. Hereinafter, a process of manufacturing a pair of printed circuit boards through a separating member will be described as an embodiment. (The manufacturing process of one printed circuit board proceeds to a process without a separating member. It is the same as the process described and the process of removing the separating member and manufacturing it into a single printed circuit board.)

본 발명에 따른 제조공정은, 제1절연층상에 제1회로패턴을 형성하는 1단계와 상기 제1회로패턴상에 제2절연층을 형성하는 2단계, 그리고 제2절연층상에 제1회로패턴과 전기적으로 연결되는 제2회로패턴을 형성하는 3단계를 포함하여 구성될 수 있다.In the manufacturing process according to the present invention, a first step of forming a first circuit pattern on the first insulating layer, a second step of forming a second insulating layer on the first circuit pattern, and a first circuit pattern on the second insulating layer It may be configured to include a third step of forming a second circuit pattern electrically connected to the.

구체적으로, 상기 1단계는, 분리부재를 매개로 그 상하면에 제1절연층(120)과 제1금속층(130)이 적층된 구조를 준비한다(S 1). 그리고 상기 제1금속층(130)은 선택적으로 에칭하여 제1회로패턴(131)을 구현한다. 선택적 에칭 공정은 포토레지스트 패턴을 형성한후, 이를 마스크로 하여 에칭을 수행하는 공정으로 구현할 수 있다.Specifically, in the first step, a structure in which the first insulating layer 120 and the first metal layer 130 are stacked on the upper and lower surfaces of the separating member is prepared (S 1). The first metal layer 130 is selectively etched to implement the first circuit pattern 131. The selective etching process may be implemented by forming a photoresist pattern and then performing etching using the mask as a mask.

다음으로 2단계의 공정은, 상기 제1회로패턴 상에 제2절연층(140)을 적층하는 단계와 그 상부에 제2금속층(150)을 적층하는 단계로 구성할 수 있다(S 3단계).Next, the two-step process may include the step of laminating the second insulating layer 140 on the first circuit pattern and the step of laminating the second metal layer 150 thereon (step S3). .

이후, 제3단계의 공정은, 상기 제2절연층(140)과 제2금속층을 가공하여 비아홀(151)을 형성하는 단계(S 4단계), 상기 비아홀(151)과 제2금속층(150)의 상부면 에 도금층(160)을 형성하는 단계(S 5단계), 상기 제2금속층(150)과 도금층(160)을 가공하여 제2회로패턴(151)을 형성하는 단계(S 6단계)를 포함하여 구성될 수 있다.Subsequently, in the process of the third step, forming the via hole 151 by processing the second insulating layer 140 and the second metal layer (step S4), and the via hole 151 and the second metal layer 150 Forming a plating layer 160 on the upper surface of the step (S5 step), processing the second metal layer 150 and the plating layer 160 to form a second circuit pattern 151 (step S6) It can be configured to include.

이후에는, 상기 제2회로패턴(151) 및 패터닝된 도금층(161)의 적어도 일 영역에 솔더레지스트층(170)을 도포하는 공정이 추가될 수 있다.(S 7단계).Thereafter, a process of applying the solder resist layer 170 to at least one region of the second circuit pattern 151 and the patterned plating layer 161 may be added (step S7).

또한, 이후에는 상기 분리부재(110)을 매개로 상하의 인쇄회로기판의 구조물을 분리하여 한쌍의 인쇄회로기판을 형성할 수 있다.In addition, a pair of printed circuit boards may be formed by separating structures of the upper and lower printed circuit boards through the separating member 110.

도 4를 참조하여, 종래의 DRAM에 적용한 인쇄회로기판을 이용한 패키지구조와 본 발명에 따른 구조의 차이를 비교설명하기로 한다.Referring to FIG. 4, a difference between a package structure using a printed circuit board applied to a conventional DRAM and a structure according to the present invention will be described.

(a)는 종래의 인쇄회로기판에 전자소자칩을 실장하고, 에폭시몰딩을 수행한 패키지를 도시한 것이다. 구체적으로는, 절연층(10) 상부 및 하부에 회로패턴(20, 30)이 구현되며, 상기 회로패턴을 보호하는 솔더레지스트층(30)이 형성되며, 상기 절연층(10)의 상부의 회로패턴(20)에 전자소자칩(60)이 실장되며, 그 사이에는 다이어태치 물질(61)이 더 형성될 수 있다. 아울러 하부의 회로패턴(30)과 상기 전자소자칩(60)이 와이어50)본딩되어 연결되며, 상기 하부의 회로패턴(30)에는 솔더볼(B)이 부착되며, 상지 전자소자칩(60)과 와이어(50)의 본딩구조를 보호하는 에폭시몰딩재(E)가 구현되는 구조로 패키징 될 수 있다.(a) illustrates a package in which an electronic device chip is mounted on a conventional printed circuit board and epoxy molding is performed. Specifically, circuit patterns 20 and 30 are implemented on and under the insulating layer 10, and a solder resist layer 30 is formed to protect the circuit pattern, and a circuit on the upper portion of the insulating layer 10. The electronic device chip 60 is mounted on the pattern 20, and a die attach material 61 may be further formed therebetween. In addition, a lower circuit pattern 30 and the electronic device chip 60 are bonded to each other by wire 50, and a solder ball B is attached to the lower circuit pattern 30, and the upper electronic device chip 60 is connected to the lower circuit pattern 30. Epoxy molding material (E) to protect the bonding structure of the wire 50 may be packaged into a structure that is implemented.

그러나, 이와 같은 구조는 종래기술에 따른 문제에서 상술한 것처럼, 전자소자칩(60)과 회로패턴(30)과의 거리(A)가 매우 가까워 전기적 특성이 현저하게 떨어지게 된다.However, such a structure, as described above in the problem according to the prior art, the distance (A) between the electronic device chip 60 and the circuit pattern 30 is very close, the electrical characteristics are significantly reduced.

(b) 반면, 본 발명에 따른 패키지는 전자소자칩(180)이 제1절연층(120)의 상 부에 바로 장착되는 구조이며, 상기 전자소자칩(180)과 제1회로패턴(131)이 상기 제1절연층으로 인해 충분한 이격거리(A)가 확보되는 장점이 있다. 아울러 상기 제1회로패턴(131)은 제1 및 제2절연층(120, 140)의 계면에 형성되는 구조이며, 제2절연층(140)의 하면에는 제2회로패턴(151)이, 상기 제2회로패턴(151)의 일 영역에는 솔더레지스트(170)층과 솔더볼(B)이 장착될 수 있다.(b) On the other hand, the package according to the present invention has a structure in which the electronic device chip 180 is directly mounted on the first insulating layer 120, and the electronic device chip 180 and the first circuit pattern 131. Due to the first insulating layer there is an advantage that a sufficient separation distance (A) is secured. In addition, the first circuit pattern 131 is formed at an interface between the first and second insulating layers 120 and 140, and the second circuit pattern 151 is formed on the bottom surface of the second insulating layer 140. The solder resist 170 layer and the solder ball B may be mounted on one region of the second circuit pattern 151.

상기 전자소자칩(180)은 하면에 다이어태치물질(181)을 더 구비할 수 있으며, 최종적으로 제2회로패턴(151)의 일영역과 와이어(190) 본딩될 수 있다.The electronic device chip 180 may further include a die attach material 181 on a lower surface of the electronic device chip 180, and finally, may bond the wire 190 to one region of the second circuit pattern 151.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical idea of the present invention should not be limited to the embodiments of the present invention but should be determined by the equivalents of the claims and the claims.

도 1은 종래의 기술에 따른 인쇄회로기판과 전자소자칩의 실장구조의 문제를 도시한 개념도이다.1 is a conceptual diagram illustrating a problem of a mounting structure of a printed circuit board and an electronic device chip according to the related art.

도 2는 본 발명에 따른 인쇄회로기판과 이에 실장되는 전자소자칩과의 관계를 도시한 요부 개념도이다.2 is a conceptual view illustrating main parts of a printed circuit board according to the present invention and an electronic device chip mounted thereon.

도 3a 및 도 3b는 본 발명에 따른 인쇄회로기판의 제조공정을 도시한 순서도 및 공정도이다.3A and 3B are flowcharts and process diagrams illustrating a manufacturing process of a printed circuit board according to the present invention.

도 4는 종래의 인쇄회로기판 패키지와 본 발명에 따른 패키지를 비교한 비교예를 도시한 것이다.Figure 4 shows a comparative example comparing the conventional printed circuit board package and the package according to the present invention.

Claims

A first insulating layer;

A second insulating layer formed on one surface of the first insulating layer and having a first circuit pattern embedded in one side thereof adjacent to one surface of the first insulating layer;

A second circuit pattern formed on the other side of the second insulating layer and electrically connected to the first circuit pattern;

An electronic device chip mounted on the other surface of the first insulating layer and wire-bonded with the second circuit pattern; And

A printed circuit board comprising a solder resist layer formed on the second circuit pattern.

delete

The method according to claim 1,

The first and the second insulating layer is a printed circuit board, characterized in that formed of the same or different materials.

The method of claim 3,

The printed circuit board,

The printed circuit board further comprises a via hole for electrically connecting the first circuit pattern and the second circuit pattern.

The method according to claim 4,

The first and second circuit patterns,

A printed circuit board comprising Cu, Ag, Sn, Au, Ni, or Pd.

The method according to claim 4,

Printed circuit, characterized in that the plating layer is formed on the surface of the first or second circuit pattern by using any one of Cu, Ni, Pd, Au, Sn, Ag, Co or binary, ternary alloys thereof in single or multiple layers. Board.

delete

Forming a first circuit pattern on one surface of the first insulating layer;

Forming a second insulating layer filling the first circuit pattern on one side;

Forming a second circuit pattern electrically connected to the first circuit pattern on the other side of the second insulating layer;

Applying a solder resist to at least one region of the second circuit pattern; And

And mounting an electronic device chip on the other side of the first insulating layer, and wire bonding the second circuit pattern and the electronic device chip.

The method according to claim 9,

The first step,

a1) forming a first metal layer on the first insulating layer;

a2) selectively etching the metal layer to form a first circuit pattern;

Method of manufacturing a printed circuit board comprising a.

The method according to claim 10,

The second step,

And forming a second insulating layer by stacking the same material or a different material as the first insulating layer.

The method of claim 11,

The first or second insulating layer,

A method for producing a printed circuit board comprising any one of an epoxy, a phenol resin, a prepreg, a polyimide film, and an ABF film.

The method according to claim 9,

The third step,

b1) forming a via hole by processing the second insulating layer and the second metal layer;

b2) forming a plating layer on the via hole and the second metal layer;

b3) forming a second circuit pattern by processing the second metal layer and the plating layer;

Method of manufacturing a printed circuit board comprising a.

delete

The method according to any one of claims 9 to 13,

The process of steps 1 to 4,

It is carried out in a simultaneous process on the upper and lower surfaces of the separating member through the separating member,

Method of manufacturing a printed circuit board, characterized in that to form a pair of printed circuit board by separating through the separating member after the step 3.