JPH11340709A - Circuit board and electronic device using the circuit board - Google Patents

Circuit board and electronic device using the circuit board

Info

Publication number
JPH11340709A
JPH11340709A JP10139933A JP13993398A JPH11340709A JP H11340709 A JPH11340709 A JP H11340709A JP 10139933 A JP10139933 A JP 10139933A JP 13993398 A JP13993398 A JP 13993398A JP H11340709 A JPH11340709 A JP H11340709A
Authority
JP
Japan
Prior art keywords
circuit board
ground electrode
dielectric substrate
main surface
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10139933A
Other languages
Japanese (ja)
Inventor
Akihiro Sasahata
昭弘 笹畑
Tsutomu Iegi
勉 家木
Yutaka Sasaki
豊 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP10139933A priority Critical patent/JPH11340709A/en
Publication of JPH11340709A publication Critical patent/JPH11340709A/en
Pending legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a circuit board and an electronic device using it capable of simultaneously reducing the parasitic capacitance of a concentrated constant element and miniaturizing a distributed constant element among circuit elements and lowering a price further. SOLUTION: In a first electric substrate 21 of a low dielectric constant where a first ground electrode 22 is formed on the almost entire surface of one main surface and a second ground electrode 23 is formed at a part of the other main surface and a second dielectric substrate 25 of a high dielectric constant where a third ground electrode 26 is formed at a part of one main surface and the distribution constant element 27 composed of a microstrip line and the concentrated constant element 28 are formed on the other main surface, one main surface of the second dielectric substrate 25 is piled up on the other main surface of the first dielectric substrate 21, the second ground electrode 23 and the third ground electrode 26 are electrically connected and this circuit board 20 is constituted. Thus, the reduction of the parasitic capacitance of the concentrated constant element, the miniaturization of the distributed constant element composed of the microstrip line, the improvement of the degree of freedom of circuit design, the miniaturization of the circuit board itself and price reduction further are simultaneously realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路基板およびそ
れを用いた電子装置、特に高周波帯で用いられる回路基
板およびそれを用いた電子装置に関する。
The present invention relates to a circuit board and an electronic device using the same, and more particularly, to a circuit board used in a high frequency band and an electronic device using the same.

【0002】[0002]

【従来の技術】近年の通信機器における使用周波数の高
周波化にともなって、そのRF段などの高周波帯で使用
される回路基板のさらなる小型化、低価格化が求められ
ている。
2. Description of the Related Art In recent years, with the use of higher frequencies in communication equipment, there has been a demand for further miniaturization and lower cost of circuit boards used in high frequency bands such as RF stages.

【0003】図10に、従来の回路基板の断面図を示
す。図10において、回路基板1は、誘電体基板2の一
方主面の全面に接地電極3を形成し、誘電体基板2の他
方主面に回路素子として特性インピーダンスの高いマイ
クロストリップ線路からなる分布定数素子4、特性イン
ピーダンスの低いマイクロストリップ線路からなる分布
定数素子5、集中定数素子6を形成して構成している。
ここで、分布定数素子4は、特性インピーダンスを高く
するために、その幅を狭く形成し、逆に分布定数素子5
は、特性インピーダンスを低くするために、その幅を広
く形成している。また、集中定数素子6は、たとえば幅
の狭い電極をミアンダ状に形成してなるインダクタンス
素子や、あるいは櫛形電極を対にして形成した容量素子
などである。
FIG. 10 is a sectional view of a conventional circuit board. In FIG. 10, a circuit substrate 1 has a ground electrode 3 formed on the entire surface of one main surface of a dielectric substrate 2 and a distributed constant composed of a microstrip line having a high characteristic impedance as a circuit element on the other main surface of the dielectric substrate 2. An element 4, a distributed constant element 5 composed of a microstrip line having a low characteristic impedance, and a lumped constant element 6 are formed.
Here, the distributed constant element 4 is formed to have a narrow width in order to increase the characteristic impedance.
Are formed wide to reduce the characteristic impedance. The lumped constant element 6 is, for example, an inductance element formed by forming a narrow electrode in a meander shape, or a capacitance element formed by pairing comb-shaped electrodes.

【0004】また、図11に、従来の別の回路基板の断
面図を示す。図11において、回路基板10は、2つの
高誘電率の誘電体層11aおよび11bと低誘電率の誘
電体層11cを順に重ねて誘電体基板11を形成し、そ
の一方主面の全面に第1の接地電極12を形成し、誘電
体層11bと11cの層間のほぼ全面に第2の接地電極
13を形成し、誘電体基板11の他方主面に集中定数素
子15、16を形成し、誘電体層11aと11bの層間
に分布定数素子17を形成して構成している。ここで、
第1の接地電極12と第2の接地電極13はスルーホー
ル14で接続されている。また、集中定数素子15や1
6は、図10の集中定数素子6と同様のインダクタンス
素子や容量素子である。また、分布定数素子17はトリ
プレート型のストリップ線路からなる素子である。そし
て、集中定数素子16と分布定数素子17はスルーホー
ル18で接続されている。
FIG. 11 is a sectional view of another conventional circuit board. In FIG. 11, a circuit board 10 has a dielectric substrate 11 formed by sequentially stacking two dielectric layers 11a and 11b having a high dielectric constant and a dielectric layer 11c having a low dielectric constant. One ground electrode 12 is formed, the second ground electrode 13 is formed on almost the entire surface between the dielectric layers 11b and 11c, and the lumped constant elements 15 and 16 are formed on the other main surface of the dielectric substrate 11. The distributed constant element 17 is formed between the dielectric layers 11a and 11b. here,
The first ground electrode 12 and the second ground electrode 13 are connected by a through hole 14. In addition, the lumped constant elements 15 and 1
Reference numeral 6 denotes an inductance element or a capacitance element similar to the lumped constant element 6 in FIG. The distributed constant element 17 is an element composed of a triplate strip line. The lumped constant element 16 and the distributed constant element 17 are connected by a through hole 18.

【0005】このようにして、1つの回路基板に分布定
数素子や集中定数素子を混在させて形成して、1つの機
能を実現している。
As described above, one function is realized by forming a distributed constant element and a lumped constant element on one circuit board.

【0006】[0006]

【発明が解決しようとする課題】図10に示した回路基
板1において、分布定数素子4と5の大きさは、回路基
板1の波長短縮率に依存する。回路基板1の波長短縮率
は誘電体基板2の誘電率に依存するため、分布定数素子
4と5の大きさは誘電体基板2の誘電率に依存すること
になる。そのため、回路基板1の小型化のために分布定
数素子4や5を小さくしようと思えば、誘電体基板2の
誘電率を高くする必要がある。そして、その場合に、分
布定数素子4や5のサイズが、誘電体基板2の誘電率を
高くする前と同じでは、分布定数素子4や5のインピー
ダンスが低下するため、分布定数素子4や5の線路の幅
を狭くする必要がある。しかしながら、特に元々特性イ
ンピーダンスを高くするために線路の幅を狭く形成して
いる分布定数素子4に関しては、さらに線路幅を狭くす
るということになると、一定以上に幅の狭い線路を作成
する場合に寸法精度の高い線路の形成が困難になるとい
う問題がある。また、状況によっては、目的の線路幅が
実現可能な線路幅より狭くなって、目的の特性インピー
ダンスを実現できなくなるという問題もある。さらに、
集中定数素子6に関しては、誘電体基板2の誘電率を高
くすることによって、接地電極3との間の寄生容量が増
加して、素子としての特性が劣化してしまうという問題
もある。
In the circuit board 1 shown in FIG. 10, the size of the distributed constant elements 4 and 5 depends on the wavelength shortening rate of the circuit board 1. Since the wavelength reduction ratio of the circuit board 1 depends on the dielectric constant of the dielectric substrate 2, the size of the distributed constant elements 4 and 5 depends on the dielectric constant of the dielectric substrate 2. Therefore, in order to reduce the size of the distributed constant elements 4 and 5 in order to reduce the size of the circuit board 1, it is necessary to increase the dielectric constant of the dielectric substrate 2. Then, in this case, if the size of the distributed constant elements 4 and 5 is the same as before the dielectric constant of the dielectric substrate 2 is increased, the impedance of the distributed constant elements 4 and 5 is reduced. It is necessary to reduce the width of the track. However, especially with respect to the distributed constant element 4 in which the width of the line is originally narrowed in order to originally increase the characteristic impedance, if the line width is to be further narrowed, a line having a width narrower than a certain width is required. There is a problem that it is difficult to form a line having high dimensional accuracy. Further, depending on the situation, there is a problem that the target line width becomes narrower than the achievable line width, and the target characteristic impedance cannot be realized. further,
With respect to the lumped constant element 6, there is also a problem that by increasing the dielectric constant of the dielectric substrate 2, the parasitic capacitance between the lumped constant element 6 and the ground electrode 3 increases, and the characteristics of the element deteriorate.

【0007】また、図11の回路基板10においては、
回路基板1の問題点に対する対策の意味もあって、集中
定数素子15、16を低誘電率の誘電体層11cの上に
形成し、分布定数素子17を高誘電率の誘電体層11
a、11bで挟まれたトリプレート構造で形成してい
る。しかしながら、この場合は分布定数素子と集中定数
素子を形成する面が異なるために、両者の接続のたびに
スルーホール18を設ける必要があり、製造コストがか
かり高価格になるという問題がある。また、スルーホー
ル18による寄生の容量成分やインダクタンス成分が回
路基板の高周波特性に悪影響を与えて設計通りの機能を
果たさないという問題もある。さらには、トリプレート
構造にすることによって分布定数素子を厚膜印刷を用い
て形成する必要が生じ、高い寸法精度を実現することが
難しくなるという問題もある。
In the circuit board 10 shown in FIG.
The lumped-constant elements 15 and 16 are formed on the low-dielectric-constant dielectric layer 11c, and the distributed-constant element 17 is formed on the high-dielectric-constant dielectric layer 11c.
It is formed in a triplate structure sandwiched between a and 11b. However, in this case, since the surface on which the distributed constant element and the lumped constant element are formed is different, it is necessary to provide the through hole 18 each time the two elements are connected, and there is a problem that the manufacturing cost is high and the price is high. There is also a problem that the parasitic capacitance component and the inductance component due to the through-hole 18 adversely affect the high-frequency characteristics of the circuit board, and the function as designed is not achieved. Furthermore, the tri-plate structure requires that the distributed constant element be formed using thick-film printing, which makes it difficult to achieve high dimensional accuracy.

【0008】本発明は上記の問題点を解決することを目
的とするもので、集中定数素子の寄生容量の低減と分布
定数素子の小型化、さらには低価格化を同時に実現でき
る回路基板およびそれを用いた電子装置を提供する。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, and to reduce the parasitic capacitance of the lumped constant element, downsize the distributed constant element, and reduce the cost at the same time. An electronic device using the same is provided.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明の回路基板は、一方主面のほぼ全面に第1の
接地電極を形成し、他方主面の一部に第2の接地電極を
形成した第1の誘電体基板と、一方主面の一部に第3の
接地電極を形成し、他方主面に回路素子を形成した第2
の誘電体基板からなり、前記第2の誘電体基板の一方主
面を、前記第1の誘電体基板の他方主面に重ね合わせ
て、前記第2の接地電極と前記第3の接地電極を電気的
に接続したことを特徴とする。
In order to achieve the above object, a circuit board according to the present invention has a first ground electrode formed on almost the entirety of one main surface and a second ground electrode formed on a part of the other main surface. A first dielectric substrate having a ground electrode formed thereon, and a second dielectric substrate having a third ground electrode formed on a part of one main surface and a circuit element formed on the other main surface.
The second ground electrode and the third ground electrode are formed by superposing one main surface of the second dielectric substrate on the other main surface of the first dielectric substrate. It is characterized by being electrically connected.

【0010】また、本発明の回路基板は、前記第1の誘
電体基板を低誘電率の誘電体で構成し、前記第2の誘電
体基板を高誘電率の誘電体で構成したことを特徴とす
る。
[0010] In the circuit board of the present invention, the first dielectric substrate is formed of a low dielectric constant dielectric, and the second dielectric substrate is formed of a high dielectric constant dielectric. And

【0011】また、本発明の回路基板は、前記回路素子
は、前記第1の接地電極と前記第3の接地電極のいずれ
か一方もしくは両方と対向して形成されたことを特徴と
する。
Further, in the circuit board according to the present invention, the circuit element is formed so as to face one or both of the first ground electrode and the third ground electrode.

【0012】また、本発明の回路基板は、前記回路素子
は、前記第2の誘電体基板の一方主面に形成された電極
と、前記第2の誘電体基板の他方主面に形成された電極
を組み合わせて形成したことを特徴とする。
Further, in the circuit board according to the present invention, the circuit element is formed on an electrode formed on one main surface of the second dielectric substrate and on the other main surface of the second dielectric substrate. It is characterized by being formed by combining electrodes.

【0013】また、本発明の電子装置は、上記の回路基
板を用いて構成したことを特徴とする。
Further, an electronic device according to the present invention is characterized in that the electronic device is configured using the circuit board described above.

【0014】このように構成することにより、本発明の
回路基板においては、集中定数素子の寄生容量の低減と
分布定数素子の小型化、さらには回路基板自身の小型化
と低価格化を同時に実現することができる。
With this configuration, in the circuit board of the present invention, the reduction of the parasitic capacitance of the lumped constant element and the downsizing of the distributed constant element, and the downsizing of the circuit board itself and the cost reduction can be realized at the same time. can do.

【0015】また、本発明の電子装置においては小型化
と低価格化を実現することができる。
Further, in the electronic device of the present invention, downsizing and cost reduction can be realized.

【0016】[0016]

【発明の実施の形態】図1に、本発明の回路基板の一実
施例の断面図を示す。図1において、第1の誘電体基板
21は、たとえば比誘電率が10程度の低誘電率のセラ
ミックからなり、一方主面のほぼ全面には第1の接地電
極22が形成され、他方主面には第2の接地電極23が
形成され、第1の接地電極22と第2の接地電極23は
スルーホール24で接続されている。また、第2の誘電
体基板25は、たとえば比誘電率が100程度の高誘電
率のセラミックからなり、一方主面の約半分には第3の
接地電極26が形成され、他方主面には回路素子として
マイクロストリップ線路からなる分布定数素子27およ
び集中定数素子28が形成されている。そして、回路基
板20は、第1の誘電体基板21の他方主面の上に第2
の誘電体基板25の一方主面を重ね合わせて、第1の誘
電体基板21の第2の接地電極23と、第2の誘電体基
板25の第3の接地電極26を、半田付けや導電ペース
トなどで電気的に接続して構成されている。
FIG. 1 is a sectional view showing an embodiment of a circuit board according to the present invention. In FIG. 1, a first dielectric substrate 21 is made of a low dielectric constant ceramic having a relative dielectric constant of, for example, about 10, and a first ground electrode 22 is formed on substantially the entire main surface, while the other main surface is formed. Is formed with a second ground electrode 23, and the first ground electrode 22 and the second ground electrode 23 are connected by a through hole 24. The second dielectric substrate 25 is made of, for example, a high dielectric constant ceramic having a relative dielectric constant of about 100. A third ground electrode 26 is formed on one half of the main surface, and a third ground electrode 26 is formed on the other main surface. As circuit elements, a distributed constant element 27 and a lumped constant element 28 made of a microstrip line are formed. Then, the circuit board 20 is provided on the other main surface of the first dielectric substrate 21 with the second
The second ground electrode 23 of the first dielectric substrate 21 and the third ground electrode 26 of the second dielectric substrate 25 are connected by soldering or conducting. It is electrically connected with a paste or the like.

【0017】ここで、第1の誘電体基板21の他方主面
において、第2の誘電体基板25と対向する部分には、
第3の接地電極26と接する部分を除いては第2の接地
電極23はほとんど形成されていない。また、第2の誘
電体基板25の一方主面においては、分布定数素子27
と対向する部分には第3の接地電極26が形成され、集
中定数素子28と対向する部分には接地電極26は形成
されていない。
Here, on the other main surface of the first dielectric substrate 21, a portion facing the second dielectric substrate 25 is provided.
Except for the portion in contact with the third ground electrode 26, the second ground electrode 23 is hardly formed. On one main surface of the second dielectric substrate 25, the distributed constant element 27
The third ground electrode 26 is formed in a portion facing the lumped element 28, and the ground electrode 26 is not formed in a portion facing the lumped constant element 28.

【0018】その結果、第2の誘電体基板25の他方主
面に形成された分布定数素子27は、第2の誘電体基板
25の厚み分の距離を隔てて第3の接地電極26と対向
して形成されている。また、第2の誘電体基板25の他
方主面に形成された集中定数素子28は、第2の誘電体
基板25と第1の誘電体基板21の両方の厚み分を合わ
せた距離を隔てて第1の接地電極22と対向して形成さ
れている。なお、図1においては、第1の誘電体基板2
1と第2の誘電体基板25の間に大きな隙間があるよう
に見えるが、これは各接地電極の厚みを強調したために
生じたもので、現実にはほとんど隙間はない。
As a result, the distributed constant element 27 formed on the other main surface of the second dielectric substrate 25 faces the third ground electrode 26 with a distance corresponding to the thickness of the second dielectric substrate 25. It is formed. The lumped element 28 formed on the other main surface of the second dielectric substrate 25 is separated by a distance corresponding to the thickness of both the second dielectric substrate 25 and the first dielectric substrate 21. It is formed to face the first ground electrode 22. In FIG. 1, the first dielectric substrate 2
Although it appears that there is a large gap between the first and second dielectric substrates 25, this is caused by emphasizing the thickness of each ground electrode, and in reality there is almost no gap.

【0019】ここで、図2に、分布定数素子27の一実
施例の平面図を示す。図2において、分布定数素子27
は、入力側線路27a、一端が開放で他端が接地の1/
4波長のマイクロストリップ線路共振器27b、27
c、27d、27e、出力側線路27fで構成されてい
る。マイクロストリップ線路共振器27b、27c、2
7d、27eは並べて配置され、その両端のマイクロス
トリップ線路共振器27bと27eの途中には入力側線
路27aおよび出力側線路27fが接続されて、コムラ
インタイプのフィルタを構成している。
FIG. 2 is a plan view showing one embodiment of the distributed constant element 27. In FIG. 2, the distributed constant element 27
Is an input side line 27a, one end of which is open and the other end of which is 1 / ground of ground.
Four-wavelength microstrip line resonators 27b, 27
c, 27d, 27e and an output side line 27f. Microstrip line resonators 27b, 27c, 2
7d and 27e are arranged side by side, and an input side line 27a and an output side line 27f are connected in the middle of the microstrip line resonators 27b and 27e at both ends thereof to form a comb line type filter.

【0020】また、図3に、集中定数素子28の一実施
例の平面図を示す。図3において、集中定数素子28は
櫛形電極対28aと入力側線路28b、出力側線路28
cからなる容量素子である。
FIG. 3 is a plan view of one embodiment of the lumped element 28. As shown in FIG. In FIG. 3, the lumped constant element 28 includes a comb-shaped electrode pair 28a, an input line 28b, and an output line 28.
c is a capacitive element made of c.

【0021】また、図4に、集中定数素子の別の実施例
の平面図を示す。図4において、集中定数素子29は幅
の狭いミアンダ状の線路29aと入力側線路29b、出
力側線路29cからなるインダクタンス素子である。
FIG. 4 is a plan view of another embodiment of the lumped element. In FIG. 4, the lumped constant element 29 is an inductance element including a narrow meandering line 29a, an input line 29b, and an output line 29c.

【0022】なお、上記の図2ないし図4においては、
誘電体基板25は省略している。
In FIGS. 2 to 4 described above,
The dielectric substrate 25 is omitted.

【0023】図1に戻って、このように構成された回路
基板20において、集中定数素子28は、第1の誘電体
基板21と第2の誘電体基板25の両方を隔てて第1の
接地電極22と対向して形成されているため、集中定数
素子28と第1の接地電極22との間隔は、第1の誘電
体基板21と第2の誘電体基板25を合わせた厚み分と
なる。また、集中定数素子28と第1の接地電極22と
の間にある誘電体の実効的な誘電率は、低誘電率の第1
の誘電体基板21と、高誘電率の第2の誘電体基板25
が重なったものであるため、両者の間の値を持つ。その
ために、集中定数素子28と第1の接地電極22との間
に形成される寄生容量は、高誘電率の誘電体のみからな
る回路基板に形成された場合に比較して小さくなる。そ
の結果、集中定数素子28の高周波特性の劣化を防止す
ることができる。
Returning to FIG. 1, in the circuit board 20 thus configured, the lumped constant element 28 is connected to the first ground via both the first dielectric substrate 21 and the second dielectric substrate 25. Since it is formed so as to face the electrode 22, the distance between the lumped element 28 and the first ground electrode 22 is equal to the total thickness of the first dielectric substrate 21 and the second dielectric substrate 25. . The effective dielectric constant of the dielectric between the lumped element 28 and the first ground electrode 22 is the first dielectric constant of the low dielectric constant.
Dielectric substrate 21 and high dielectric constant second dielectric substrate 25
Are superimposed, and therefore have a value between the two. For this reason, the parasitic capacitance formed between the lumped element 28 and the first ground electrode 22 is smaller than that formed on a circuit board made of only a dielectric having a high dielectric constant. As a result, it is possible to prevent the high frequency characteristics of the lumped element 28 from deteriorating.

【0024】すなわち、集中定数素子28の形成されて
いる領域においては、そこに形成される集中定数素子に
対する寄生容量が小さくなり、集中定数素子の高周波特
性の劣化を小さくできることが分かる。
That is, in the region where the lumped element 28 is formed, the parasitic capacitance with respect to the lumped element formed therein becomes small, and it can be seen that deterioration of the high frequency characteristics of the lumped element can be reduced.

【0025】一方、マイクロストリップ線路からなる分
布定数素子27は、第2の誘電体基板25のみを隔てて
第3の接地電極26と対向して形成されているため、分
布定数素子27と第3の接地電極26との間隔は、第2
の誘電体基板25の厚み分となる。そして、その間にあ
る誘電体は高誘電率の第2の誘電体基板25の分のみで
あるため、実効的な誘電率も第2の誘電体基板25の誘
電率と同じである。そのため、分布定数素子27と第2
の接地電極26との間に形成される分布容量(回路素子
の電極の一定面積当たりの接地電極との間の容量)は、
集中定数素子28と第1の接地電極22との間に形成さ
れる分布容量(寄生容量)に比べて大幅に大きくなり、
波長短縮率も大きくなる。
On the other hand, the distributed constant element 27 composed of a microstrip line is formed so as to face the third ground electrode 26 with only the second dielectric substrate 25 interposed therebetween. The distance from the ground electrode 26 is the second
The thickness of the dielectric substrate 25. Since the dielectric material between them is only the high dielectric constant second dielectric substrate 25, the effective dielectric constant is the same as the dielectric constant of the second dielectric substrate 25. Therefore, the distributed constant element 27 and the second
The distributed capacitance (capacity between the electrode of the circuit element and the ground electrode per fixed area) formed between the ground electrode 26 and the ground electrode 26 is
It is much larger than the distributed capacitance (parasitic capacitance) formed between the lumped constant element 28 and the first ground electrode 22,
The wavelength shortening rate also increases.

【0026】分布定数素子27の分布容量が大きくなる
ということは分布定数素子27を構成する分布定数線路
の特性インピーダンスが低くなるということである。こ
れは、同じ特性インピーダンスを得る場合には線路幅を
狭くすることができるということを意味するため、波長
短縮率が大きくなることと合わせて分布定数素子27の
小型化を図ることができる。
An increase in the distributed capacitance of the distributed constant element 27 means that the characteristic impedance of the distributed constant line constituting the distributed constant element 27 is reduced. This means that when the same characteristic impedance is obtained, the line width can be reduced. Therefore, the size of the distributed constant element 27 can be reduced in addition to the increase in the wavelength shortening rate.

【0027】すなわち、分布定数素子27の形成されて
いる長域においては、そこに形成される分布定数素子に
対する波長短縮率が大きくなり、分布定数素子を小型化
できることが分かる。
That is, in the long region where the distributed constant element 27 is formed, the wavelength shortening rate with respect to the distributed constant element formed therein becomes large, and it can be seen that the distributed constant element can be downsized.

【0028】なお、上記の実施例とは逆に、高い特性イ
ンピーダンスの分布定数素子が必要な場合には、分布定
数素子を集中定数素子28と同じ領域に形成して、第1
の接地電極22と対向させて形成しても構わないもので
ある。
Contrary to the above-described embodiment, when a distributed constant element having a high characteristic impedance is required, the distributed constant element is formed in the same region as the lumped constant element 28 so that the first
May be formed so as to face the ground electrode 22.

【0029】さらに、接地電極との間に大きな容量を必
要とするコンデンサのような集中定数素子が必要な場合
には、集中定数素子を分布定数素子27と同じ領域に形
成して、第3の接地電極28と対向させて形成しても構
わないものである。
Further, when a lumped constant element such as a capacitor requiring a large capacitance is required between the lumped constant element and the ground electrode, the lumped constant element is formed in the same region as the distributed constant element 27, and the third constant element is formed. It may be formed so as to face the ground electrode 28.

【0030】このように、低誘電率の誘電体基板に高誘
電率の誘電体基板を重ねて回路基板を構成することによ
り、集中定数素子に関しては寄生容量を小さくして使用
することができ、高周波特性の劣化を防止することがで
きる。また、マイクロストリップ線路からなる分布定数
素子に関しては、その必要な特性インピーダンスの値に
よって形成する場所を変えたり、あるいは分布定数素子
と対向している第3の接地電極の形成位置を変えたりす
ることによって、線路の波長短縮率を変えることがで
き、また、同じ幅の線路を高い特性インピーダンスと低
い特性インピーダンスの両方で利用することができる。
さらには、2つの領域にまたがるように回路素子を形成
することによって、最適な特性を得るように設計するこ
ともできる。
As described above, by forming a circuit board by laminating a dielectric substrate having a high dielectric constant on a dielectric substrate having a low dielectric constant, a lumped element can be used with reduced parasitic capacitance. Deterioration of high frequency characteristics can be prevented. In the case of a distributed constant element composed of a microstrip line, the location where the distributed constant element is formed may be changed depending on the required characteristic impedance value, or the position of the third ground electrode facing the distributed constant element may be changed. Accordingly, the wavelength shortening rate of the line can be changed, and the line having the same width can be used with both high characteristic impedance and low characteristic impedance.
Furthermore, by forming a circuit element so as to extend over two regions, it can be designed to obtain optimum characteristics.

【0031】これによって回路設計の自由度を大きくす
ることができ、回路基板自身の小型化を図ることができ
る。また、部分的に実効的な誘電率の高い部分や低い部
分を作ることができるため、基板の誘電率を高くしたた
めに、線路幅が狭くなりすぎて特性インピーダンスの高
い分布定数線路が作成できないというような問題を回避
することができる。
As a result, the degree of freedom in circuit design can be increased, and the size of the circuit board itself can be reduced. In addition, since it is possible to partially create an effective high or low effective permittivity part, the dielectric constant of the substrate is increased, so that the line width becomes too narrow to create a distributed constant line with a high characteristic impedance. Such a problem can be avoided.

【0032】図5に、本発明の別の実施例の断面図を示
す。図5において、図1と同一もしくは同等の部分には
同じ記号を付し、その説明を省略する。
FIG. 5 is a sectional view of another embodiment of the present invention. 5, the same or equivalent parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted.

【0033】図5に示した回路基板30においては、図
1に示した集中定数素子28に代えて、回路素子として
集中定数素子31が設けられている。集中定数素子31
は、第2の誘電体基板25の一方主面と他方主面に形成
された電極を組み合わせて形成されている。
In the circuit board 30 shown in FIG. 5, a lumped constant element 31 is provided as a circuit element instead of the lumped constant element 28 shown in FIG. Lumped element 31
Are formed by combining electrodes formed on one main surface and the other main surface of the second dielectric substrate 25.

【0034】ここで、図6に、集中定数素子31の一実
施例の斜視図を示す。図6において、集中定数素子31
は、スパイラル状の線路31aと直線状の線路31b、
線路31aの他端と線路31bの一端を接続するスルー
ホール31c、線路31bの他端を誘電体基板の対向面
まで導くスルーホール31d、線路31aの一端に接続
された入力側線路31e、スルーホール31dに接続さ
れた出力側線路31fからなるインダクタンス素子であ
る。ここで、線路31aと入力側線路31e、出力側線
路31fは第2の誘電体基板25の他方主面に、線路3
1bは第2の誘電体基板25の一方主面に形成されてい
る。
FIG. 6 is a perspective view of one embodiment of the lumped element 31. As shown in FIG. In FIG. 6, the lumped element 31
Are a spiral line 31a and a linear line 31b,
A through hole 31c connecting the other end of the line 31a to one end of the line 31b, a through hole 31d leading the other end of the line 31b to the opposing surface of the dielectric substrate, an input side line 31e connected to one end of the line 31a, a through hole This is an inductance element composed of the output side line 31f connected to 31d. Here, the line 31a, the input side line 31e, and the output side line 31f are provided on the other main surface of the second dielectric substrate 25,
1b is formed on one main surface of the second dielectric substrate 25.

【0035】また、図7に集中定数素子のさらに別の実
施例の斜視図を示す。図7において、集中定数素子32
は互いに対向して形成された面状電極32aと面状電極
32b、面状電極32aに接続された入力側線路32
c、面状電極32bに接続された出力側線路32dから
なるMIM構造(Metal Insulator M
etal、2つの電極を1つの絶縁層を介して対向させ
る構造)の容量素子である。ここで、面状電極32aと
入力側線路32cは第2の誘電体基板25の他方主面
に、面状電極32bと出力側電極32dは第2の誘電体
基板25の一方主面に形成されている。
FIG. 7 is a perspective view of still another embodiment of the lumped element. In FIG. 7, the lumped element 32
Are a planar electrode 32a and a planar electrode 32b formed facing each other, and an input side line 32 connected to the planar electrode 32a.
c, an MIM structure (Metal Insulator M) comprising an output side line 32d connected to the planar electrode 32b.
etal (a structure in which two electrodes face each other via one insulating layer). Here, the planar electrode 32a and the input-side line 32c are formed on the other main surface of the second dielectric substrate 25, and the planar electrode 32b and the output-side electrode 32d are formed on one main surface of the second dielectric substrate 25. ing.

【0036】なお、上記の図6および図7においては、
誘電体基板25は省略している。
Note that in FIGS. 6 and 7,
The dielectric substrate 25 is omitted.

【0037】図5に戻り、このように、集中定数素子3
1を第2の誘電体基板25の他方主面に形成した電極だ
けでなく、第2の誘電体基板25の一方主面に形成した
電極と組み合わせて形成したものであっても、図1に示
した回路基板20と同様の作用効果を奏するとともに、
集中定数素子の容量値やインダクタンス値の設定範囲を
より広くすることもできるものである。
Returning to FIG. 5, the lumped element 3
1 is formed not only on the electrode formed on the other main surface of the second dielectric substrate 25 but also in combination with the electrode formed on one main surface of the second dielectric substrate 25. The same operation and effects as those of the circuit board 20 shown are exhibited,
The setting range of the capacitance value and the inductance value of the lumped constant element can be further widened.

【0038】なお、上記の各実施例においては各誘電体
基板をセラミックで構成したが、必ずしもセラミックに
限るものではなく、樹脂や半導体で構成したものであっ
ても同様の作用効果を奏するものである。
In each of the above embodiments, each dielectric substrate is made of ceramic. However, the present invention is not necessarily limited to ceramic, and even if it is made of resin or semiconductor, similar effects can be obtained. is there.

【0039】また、第1の誘電体基板を低誘電率の誘電
体により構成し、第2の誘電体基板を高誘電率の誘電体
により構成したが、必ずしもこのような構成に限定され
るものではなく、各誘電体基板を同じ誘電率の誘電体で
構成しても、あるいは逆に第1の誘電体基板を高誘電率
の誘電体により構成し、第2の誘電体基板を低誘電率の
誘電体により構成してもかまわないものである。この場
合は、波長短縮率の違いを使い分けることはほとんどで
きなくなるが、同じ幅の線路を高特性インピーダンスと
低特性インピーダンスで使い分けたり、集中定数素子の
寄生容量を小さくすることに関しては同様の作用効果を
奏するものである。
Further, the first dielectric substrate is formed of a dielectric having a low dielectric constant, and the second dielectric substrate is formed of a dielectric having a high dielectric constant. However, the present invention is not limited to such a structure. Instead, each dielectric substrate may be made of a dielectric material having the same dielectric constant, or conversely, the first dielectric substrate may be made of a dielectric material having a high dielectric constant, and the second dielectric substrate may be made of a dielectric material having a low dielectric constant. It may be constituted by the above dielectric. In this case, it is almost impossible to use the difference of the wavelength shortening rate properly, but the same effect is obtained when the lines of the same width are selectively used for the high characteristic impedance and the low characteristic impedance and the parasitic capacitance of the lumped element is reduced. Is played.

【0040】また、上記の各実施例において、接地電極
同士の接続や回路素子の接続にスルーホールを用いてい
るが、これはビアホールを用いても構わないものであ
る。
In each of the above embodiments, through holes are used for connecting ground electrodes and circuit elements, but via holes may be used.

【0041】図8に、本発明の回路基板20を用いて構
成した電子装置の一実施例を示す。図8において、図1
と同一もしくは同等の部分には同じ記号を付し、その説
明を省略する。
FIG. 8 shows an embodiment of an electronic device constructed using the circuit board 20 of the present invention. In FIG. 8, FIG.
The same reference numerals are given to the same or equivalent parts, and the description thereof is omitted.

【0042】図8において、電子装置40は、回路基板
20の第2の誘電体基板25の他方主面に新たに電極4
1を形成してその上にIC42を搭載し、第1の誘電体
基板21の他方主面全体を覆うカバー43を設けて構成
している。ここで、図9に、電子装置40の回路のブロ
ック図を示す。図9において、電子装置40の入力端子
51はフィルタ52、アンプ53、フィルタ54を順に
介してミキサ56に接続されている。また、局部発振器
55もミキサ56に接続されている。そして、ミキサ5
6の出力はフィルタ57とアンプ58を介して出力端子
59に接続されている。電子装置40はこのように構成
されることによってダウンコンバータとして機能する。
なお、電子装置40を構成するフィルタやアンプなどの
各ブロックは、いずれも回路基板20に形成された集中
定数素子や分布定数素子、および回路基板20に搭載さ
れたICなどの電子部品によって構成されているもので
ある。
In FIG. 8, an electronic device 40 is provided with a new electrode 4 on the other main surface of the second dielectric substrate 25 of the circuit board 20.
1, an IC 42 is mounted thereon, and a cover 43 that covers the entire other main surface of the first dielectric substrate 21 is provided. Here, FIG. 9 shows a block diagram of a circuit of the electronic device 40. 9, an input terminal 51 of an electronic device 40 is connected to a mixer 56 via a filter 52, an amplifier 53, and a filter 54 in this order. The local oscillator 55 is also connected to the mixer 56. And mixer 5
The output of 6 is connected to an output terminal 59 via a filter 57 and an amplifier 58. The electronic device 40 functions as a down converter by having such a configuration.
Each block such as a filter and an amplifier constituting the electronic device 40 is composed of lumped constant elements and distributed constant elements formed on the circuit board 20, and electronic components such as ICs mounted on the circuit board 20. Is what it is.

【0043】このように、本発明の回路基板20を用い
て電子装置40を構成することにより、回路基板20に
形成される回路素子の小型化、高周波特性の改善と設計
の自由度の向上による回路基板の小型化、低価格化を図
ることができる。また、それによって電子装置40自身
の小型化と低価格化を図ることができる。
As described above, by forming the electronic device 40 using the circuit board 20 of the present invention, the size of the circuit elements formed on the circuit board 20 can be reduced, the high-frequency characteristics can be improved, and the design flexibility can be improved. The size and cost of the circuit board can be reduced. In addition, the electronic device 40 itself can be reduced in size and cost.

【0044】なお、図8のの実施例においては、図1に
示した回路基板20を用いて電子装置40を構成してい
るが、図5に示した回路基板30を用いて電子装置を構
成しても同様の作用効果を奏するものである。
In the embodiment shown in FIG. 8, the electronic device 40 is constructed using the circuit board 20 shown in FIG. 1, but the electronic device is constructed using the circuit board 30 shown in FIG. The same operation and effect can be obtained.

【0045】また、本発明の回路基板を用いた電子装置
はダウンコンバータに限るものではなく、フィルタやア
ンプ、ミキサ、発振器などの個別の電子装置であっても
良く、これら以外の電子装置であっても構わないもので
ある。
The electronic device using the circuit board of the present invention is not limited to a downconverter, but may be an individual electronic device such as a filter, an amplifier, a mixer, an oscillator, or any other electronic device. It does not matter.

【0046】[0046]

【発明の効果】本発明の回路基板によれば、一方主面の
ほぼ全面に第1の接地電極を形成し、他方主面の一部に
第2の接地電極を形成した低誘電率の第1の誘電体基板
と、一方主面の一部に第3の接地電極を形成し、他方主
面に回路素子を形成した高誘電率の第2の誘電体基板
を、第2の誘電体基板の一方主面を、前記第1の誘電体
基板の他方主面に重ね合わせて、第2の接地電極と第3
の接地電極を電気的に接続して構成することによって、
回路素子の中の集中定数素子の寄生容量の低減とマイク
ロストリップ線路からなる分布定数素子の小型化、回路
設計の自由度の向上、さらには回路基板自身の小型化、
低価格化を同時に実現することができる。
According to the circuit board of the present invention, the first ground electrode is formed on almost the whole of one main surface, and the second ground electrode is formed on a part of the other main surface. A second dielectric substrate having a first dielectric substrate and a second dielectric substrate having a high dielectric constant and a third ground electrode formed on a part of one main surface and a circuit element formed on the other main surface; Is superimposed on the other main surface of the first dielectric substrate, and a second ground electrode and a third
By electrically connecting the ground electrodes of
Reduction of parasitic capacitance of lumped constant elements in circuit elements, miniaturization of distributed constant elements composed of microstrip lines, improvement of circuit design flexibility, miniaturization of circuit boards themselves,
The price can be reduced at the same time.

【0047】また、本発明の電子装置によれば、回路基
板の小型化と低価格化に基づいて小型化と低価格化を図
ることができる。
Further, according to the electronic device of the present invention, the size and the price can be reduced based on the size and the price of the circuit board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の回路基板の一実施例を示す断面図であ
る。
FIG. 1 is a sectional view showing one embodiment of a circuit board of the present invention.

【図2】図1の回路基板に形成した分布定数素子の一実
施例を示す平面図である。
FIG. 2 is a plan view showing one embodiment of a distributed constant element formed on the circuit board of FIG. 1;

【図3】図1の回路基板に形成した集中定数素子の一実
施例を示す平面図である。
FIG. 3 is a plan view showing one embodiment of a lumped constant element formed on the circuit board of FIG. 1;

【図4】図1の回路基板に形成した集中定数素子の別の
実施例を示す平面図である。
FIG. 4 is a plan view showing another example of the lumped constant element formed on the circuit board of FIG. 1;

【図5】本発明の回路基板の別の実施例を示す断面図で
ある。
FIG. 5 is a sectional view showing another embodiment of the circuit board of the present invention.

【図6】図5の回路基板に形成した集中定数素子の一実
施例を示す斜視図である。
FIG. 6 is a perspective view showing one embodiment of a lumped element formed on the circuit board of FIG. 5;

【図7】図5の回路基板に形成した集中定数素子の別の
実施例を示す斜視図である。
FIG. 7 is a perspective view showing another embodiment of the lumped element formed on the circuit board of FIG. 5;

【図8】本発明の電子装置の一実施例を示す断面図であ
る。
FIG. 8 is a sectional view showing an embodiment of the electronic device of the present invention.

【図9】図8の電子装置の回路のブロック図である。FIG. 9 is a block diagram of a circuit of the electronic device of FIG. 8;

【図10】従来の回路基板を示す断面図である。FIG. 10 is a sectional view showing a conventional circuit board.

【図11】従来の別の回路基板を示す断面図である。FIG. 11 is a sectional view showing another conventional circuit board.

【符号の説明】[Explanation of symbols]

20、30…回路基板 21…第1の誘電体基板 22…第1の接地電極 23…第2の接地電極 24…スルーホール 25…第2の誘電体基板 26…第3の接地電極 27…分布定数素子(回路素子) 28、29、31、32…集中定数素子(回路素子) 40…電子装置 20, 30 ... circuit board 21 ... first dielectric substrate 22 ... first ground electrode 23 ... second ground electrode 24 ... through hole 25 ... second dielectric substrate 26 ... third ground electrode 27 ... distribution Constant elements (circuit elements) 28, 29, 31, 32: Lumped constant elements (circuit elements) 40: Electronic devices

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 一方主面のほぼ全面に第1の接地電極を
形成し、他方主面の一部に第2の接地電極を形成した第
1の誘電体基板と、一方主面の一部に第3の接地電極を
形成し、他方主面に回路素子を形成した第2の誘電体基
板からなり、 前記第2の誘電体基板の一方主面を、前記第1の誘電体
基板の他方主面に重ね合わせて、前記第2の接地電極と
前記第3の接地電極を電気的に接続したことを特徴とす
る回路基板。
1. A first dielectric substrate having a first ground electrode formed on substantially the entirety of one main surface and a second ground electrode formed on a part of the other main surface, and a part of the one main surface. A second dielectric substrate having a third ground electrode formed thereon and a circuit element formed on the other main surface, wherein one main surface of the second dielectric substrate is connected to the other of the first dielectric substrate. A circuit board, wherein the second ground electrode and the third ground electrode are electrically connected so as to overlap with a main surface.
【請求項2】 前記第1の誘電体基板を低誘電率の誘電
体で構成し、前記第2の誘電体基板を高誘電率の誘電体
で構成したことを特徴とする、請求項1に記載の回路基
板。
2. The method according to claim 1, wherein said first dielectric substrate is made of a dielectric material having a low dielectric constant, and said second dielectric substrate is made of a dielectric material having a high dielectric constant. The described circuit board.
【請求項3】 前記回路素子は、前記第1の接地電極と
前記第3の接地電極のいずれか一方もしくは両方と対向
して形成されたことを特徴とする、請求項1または2に
記載の回路基板。
3. The circuit device according to claim 1, wherein the circuit element is formed so as to face one or both of the first ground electrode and the third ground electrode. Circuit board.
【請求項4】 前記回路素子は、前記第2の誘電体基板
の一方主面に形成された電極と、前記第2の誘電体基板
の他方主面に形成された電極を組み合わせて形成したこ
とを特徴とする、請求項1ないし3のいずれかに記載の
回路基板。
4. The circuit element is formed by combining an electrode formed on one main surface of the second dielectric substrate and an electrode formed on the other main surface of the second dielectric substrate. The circuit board according to any one of claims 1 to 3, wherein:
【請求項5】 請求項1ないし4のいずれかに記載の回
路基板を用いて構成したことを特徴とする電子装置。
5. An electronic device comprising the circuit board according to any one of claims 1 to 4.
JP10139933A 1998-05-21 1998-05-21 Circuit board and electronic device using the circuit board Pending JPH11340709A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10139933A JPH11340709A (en) 1998-05-21 1998-05-21 Circuit board and electronic device using the circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10139933A JPH11340709A (en) 1998-05-21 1998-05-21 Circuit board and electronic device using the circuit board

Publications (1)

Publication Number Publication Date
JPH11340709A true JPH11340709A (en) 1999-12-10

Family

ID=15257055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10139933A Pending JPH11340709A (en) 1998-05-21 1998-05-21 Circuit board and electronic device using the circuit board

Country Status (1)

Country Link
JP (1) JPH11340709A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189609A (en) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp Microstrip line connector
WO2002082577A1 (en) * 2001-04-06 2002-10-17 Koninklijke Philips Electronics N.V. Microwave circuit
US6627821B2 (en) 1999-12-30 2003-09-30 Samsung Electronics Co., Ltd. Circuit board and method of manufacturing therefor
KR100863409B1 (en) * 2007-04-17 2008-10-14 순천향대학교 산학협력단 Microstrip transmission line structure and unequal power dividers and branch hybrid couplers using the same
KR101103767B1 (en) * 2009-12-24 2012-01-06 엘지이노텍 주식회사 PCB and Manufacturing method of PCB

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189609A (en) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp Microstrip line connector
US6627821B2 (en) 1999-12-30 2003-09-30 Samsung Electronics Co., Ltd. Circuit board and method of manufacturing therefor
WO2002082577A1 (en) * 2001-04-06 2002-10-17 Koninklijke Philips Electronics N.V. Microwave circuit
KR100863409B1 (en) * 2007-04-17 2008-10-14 순천향대학교 산학협력단 Microstrip transmission line structure and unequal power dividers and branch hybrid couplers using the same
KR101103767B1 (en) * 2009-12-24 2012-01-06 엘지이노텍 주식회사 PCB and Manufacturing method of PCB

Similar Documents

Publication Publication Date Title
US10447228B2 (en) High quality factor time delay filters using multi-layer fringe capacitors
US6456172B1 (en) Multilayered ceramic RF device
US6741144B2 (en) High-frequency semiconductor device
EP0444948A2 (en) Dielectric resonator and a filter using same
US20060103488A1 (en) Duplexer, and laminate-type high-frequency device and communication equipment using the same
US3678433A (en) Rf rejection filter
CN110875722B (en) High frequency amplifier
WO2009119443A1 (en) High-frequency substrate and high-frequency module
EP1161124B1 (en) Surface-mounting type electronic circuit unit suitable for miniaturization
US6965285B2 (en) Filter circuit
JPH11340709A (en) Circuit board and electronic device using the circuit board
US7196909B2 (en) AC coupling circuit having a large capacitance and a good frequency response
JPH11298108A (en) Circuit board and electronic device using the same
JP2001345606A (en) Mmic amplifier
US20230344101A1 (en) Printed Microstrip Filter
JPH04261022A (en) Semiconductor integrated circuit
US5986516A (en) Chip attenuator having a capacitor therein
WO2023079903A1 (en) Dielectric filter
JPH04237201A (en) Strip line filter
JPH09306738A (en) Inductor element
JPH0786802A (en) High frequency circuit
JP3506647B2 (en) Matching circuit and high-frequency high-power semiconductor device using the same
JP2004350164A (en) Nonreversible circuit element, manufacturing method of nonreversible circuit element and communication device
JPH11243306A (en) High freqeuncy module and communication device using the same
JP2005012559A (en) Coupler and coupler array