JP2001345606A - Mmic amplifier - Google Patents

Mmic amplifier

Info

Publication number
JP2001345606A
JP2001345606A JP2000169500A JP2000169500A JP2001345606A JP 2001345606 A JP2001345606 A JP 2001345606A JP 2000169500 A JP2000169500 A JP 2000169500A JP 2000169500 A JP2000169500 A JP 2000169500A JP 2001345606 A JP2001345606 A JP 2001345606A
Authority
JP
Japan
Prior art keywords
dielectric substrate
matching circuit
thickness
mmic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000169500A
Other languages
Japanese (ja)
Inventor
Kazuhisa Yamauchi
和久 山内
Yukio Ikeda
幸夫 池田
Hiroaki Nakaaze
弘晶 中畔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000169500A priority Critical patent/JP2001345606A/en
Publication of JP2001345606A publication Critical patent/JP2001345606A/en
Abandoned legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve a problem raised in a conventional MMIC that the conductor widths of lines realizing the same impedance become broader and peripheral circuits widely occupy a semiconductor substrate, because the dielectric substrate related to the peripheral circuits excluding an element section is formed thicker. SOLUTION: An MMIC amplifier is provided with the dielectric substrate 6, an amplifier 2 formed on the substrate 6, a matching circuit composed of an input matching circuit 4 and output matching circuit 5, and formed on the substrate 6. The MMIC amplifier is also provided with a recessed section 7 which is formed by removing the part of the substrate 6 under the whole or partial area of the matching circuit, and a grounding conductor 8 formed on the back side of the substrate 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、マイクロ波また
はミリ波帯で使用されるMMIC増幅器に関するもので
ある。
The present invention relates to an MMIC amplifier used in a microwave or millimeter wave band.

【0002】[0002]

【従来の技術】図11は、例えば特開昭62−8685
0号公報に記載された従来のMMIC(モノリシックマ
イクロ波IC)の構成を示す断面図である。また、図1
2は図11と同じMMICの構成を示す平面図である。
図11および図12において、101は入力線路、10
2は入力マッチングスタブ、103は初段FET、10
4は基板薄層部、105は段間マッチングスタブ、10
6はコンデンサ、107,108はバイアス端子、10
9は段間線路、110は後段FET、111は基板薄層
部、112は出力マッチングスタブ、113は出力線
路、114は半導体基板、115はゲート電極、116
はソース電極、117はドレイン電極、118は能動
層、119は裏面導体である。
2. Description of the Related Art FIG.
FIG. 1 is a cross-sectional view illustrating a configuration of a conventional MMIC (monolithic microwave IC) described in Japanese Patent Publication No. FIG.
FIG. 2 is a plan view showing the same configuration of the MMIC as in FIG.
11 and 12, reference numeral 101 denotes an input line;
2 is an input matching stub, 103 is a first stage FET, 10
4 is a substrate thin layer portion, 105 is a matching stub between steps, 10
6 is a capacitor, 107 and 108 are bias terminals, 10
9 is an interstage line, 110 is a latter-stage FET, 111 is a substrate thin layer portion, 112 is an output matching stub, 113 is an output line, 114 is a semiconductor substrate, 115 is a gate electrode, 116
Is a source electrode, 117 is a drain electrode, 118 is an active layer, and 119 is a back surface conductor.

【0003】次に動作について説明する。入力線路10
1を伝送された信号は、マッチングスタブ102を有し
て構成される入力整合回路を介して初段FET103に
入力され、段間マッチングスタブ105等を有して構成
される段間回路および後段FET110を経て増幅さ
れ、当該増幅された信号が出力線路113へ出力され
る。
Next, the operation will be described. Input line 10
1 is input to the first-stage FET 103 via the input matching circuit having the matching stub 102, and the signal is transmitted to the first-stage FET 103 and the second-stage FET 110 having the inter-stage matching stub 105 and the like. The amplified signal is then output to the output line 113.

【0004】図11に示されるように、従来のMMIC
では、MMIC全体を100μm以上の厚さを有する半
導体基板で形成するとともに、素子部の基板のみを部分
エッチング等により数十μm以下の厚さにしている。そ
の後、メッキ等により裏面導体が充填されて回路全体が
構成されている。MMIC全体を100μm以上の厚さ
を有する半導体で形成することで、回路損失は小さくな
る。一方、周辺回路の基板厚を素子部の基板厚と比較し
て厚くすることで、線路の導体幅が極端に細くなること
がなくなり、線路損失の増加を抑えることができる。さ
らに、FETの発熱領域の極めて近傍に裏面導体119
が位置するので、良好なヒートシンクが形成される。
[0004] As shown in FIG.
In this method, the entire MMIC is formed of a semiconductor substrate having a thickness of 100 μm or more, and only the substrate of the element portion is reduced to a thickness of several tens μm or less by partial etching or the like. Thereafter, the back surface conductor is filled by plating or the like to form the entire circuit. By forming the entire MMIC with a semiconductor having a thickness of 100 μm or more, circuit loss is reduced. On the other hand, by making the substrate thickness of the peripheral circuit larger than the substrate thickness of the element portion, the conductor width of the line does not become extremely thin, and an increase in the line loss can be suppressed. Further, the back conductor 119 is located very close to the heating region of the FET.
, A good heat sink is formed.

【0005】また、図13は例えば特開平6−2371
05号公報に記載された従来のMMICの構成を示す断
面図である。図13において、121は金属ケース、1
21aは金属ケース121底面中央に形成された突出
部、122は誘電体基板、123は誘電体基板122中
に形成された凹部、124は突出部121a上に載置さ
れた能動素子である。金属ケース121の内側底面の金
属基板部分に、全体が同じ材料で形成された高誘電率の
誘電体基板122がハンダ付けされている。誘電体基板
122において、凹部123が形成された部位の上方の
誘電体基板122の上面部に形成されたマイクロストリ
ップ線路の特性インピーダンスは、凹部123が形成さ
れてはいない部位の誘電体基板122の上面部に形成さ
れたマイクロストリップ線路の特性インピーダンスと比
較すると、線路幅が同じでも高くすることができる。
FIG. 13 shows, for example, Japanese Patent Application Laid-Open No. 6-2371.
FIG. 5 is a cross-sectional view illustrating a configuration of a conventional MMIC described in Japanese Patent Publication No. 05-2005. In FIG. 13, 121 is a metal case, 1
Reference numeral 21a denotes a protrusion formed at the center of the bottom surface of the metal case 121, 122 denotes a dielectric substrate, 123 denotes a concave portion formed in the dielectric substrate 122, and 124 denotes an active element mounted on the protrusion 121a. A high dielectric constant dielectric substrate 122 entirely formed of the same material is soldered to a metal substrate portion on the inner bottom surface of the metal case 121. In the dielectric substrate 122, the characteristic impedance of the microstrip line formed on the upper surface of the dielectric substrate 122 above the portion where the concave portion 123 is formed is the characteristic impedance of the dielectric substrate 122 where the concave portion 123 is not formed. Compared with the characteristic impedance of the microstrip line formed on the upper surface, the line width can be increased even if the line width is the same.

【0006】[0006]

【発明が解決しようとする課題】例えば特開昭62−8
6850号公報に記載された従来のMMICは、素子部
以外の基板厚を100μm以上とするとともに、素子部
の基板厚を数十μm以下の厚さとするように構成するこ
とで、周辺回路の損失の増加を抑えている。しかし、損
失は小さくなるものの同一インピーダンスを実現する線
路の導体幅が太くなることから、基板厚が薄い場合と比
較して高価な半導体基板を広く占有するという課題があ
った。
SUMMARY OF THE INVENTION For example, Japanese Patent Application Laid-Open No. 62-8 / 1987
The conventional MMIC described in Japanese Patent No. 6850 has a configuration in which the thickness of the substrate other than the element portion is set to 100 μm or more and the thickness of the substrate of the element portion is set to a thickness of several tens μm or less. The increase is suppressed. However, although the loss is reduced, the conductor width of the line for realizing the same impedance is increased, so that there is a problem that an expensive semiconductor substrate is occupied widely as compared with the case where the substrate thickness is small.

【0007】また、例えば特開平6−237105号公
報に記載された従来のMMICは、誘電体基板に凹部を
設けるように構成することで、マイクロストリップ線路
の特性インピーダンスを部分的に高くしている。しか
し、誘電体基板の凹部の空間は空洞であるために、誘電
体基板接着時にハンダ等が誘電体基板の凹部に入り込む
ので、特性インピーダンスが変動するという課題があっ
た。
Also, for example, the conventional MMIC described in Japanese Patent Application Laid-Open No. Hei 6-237105 has a structure in which a concave portion is provided in a dielectric substrate to partially increase the characteristic impedance of a microstrip line. . However, since the space of the concave portion of the dielectric substrate is a cavity, solder or the like enters the concave portion of the dielectric substrate when the dielectric substrate is bonded, so that there is a problem that the characteristic impedance fluctuates.

【0008】この発明は上記のような課題を解決するた
めになされたもので、周辺回路の基板厚を薄くすること
により、小型化されたMMICを得ることを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to obtain a miniaturized MMIC by reducing the thickness of a peripheral circuit board.

【0009】また、この発明は誘電体基板の凹部に充填
物を充填して、特性インピーダンス等の変動が生じるこ
とのないMMICを得ることを目的とする。
It is another object of the present invention to obtain an MMIC in which a concave portion of a dielectric substrate is filled with a filling material so that the characteristic impedance and the like do not fluctuate.

【0010】[0010]

【課題を解決するための手段】この発明に係るMMIC
増幅器は、誘電体基板と、誘電体基板上に形成された増
幅器と、誘電体基板上に形成された入力整合回路および
出力整合回路から成る整合回路と、整合回路の全体領域
または部分領域下部の誘電体基板の基板厚を薄くするよ
うに整合回路の全体領域または部分領域下部の誘電体基
板の一部を除去して形成された1または複数の凹部と、
少なくとも凹部が形成された以外の領域において誘電体
基板の裏側に設けられる接地導体とを備えるようにした
ものである。
An MMIC according to the present invention is provided.
The amplifier includes a dielectric substrate, an amplifier formed on the dielectric substrate, a matching circuit including an input matching circuit and an output matching circuit formed on the dielectric substrate, and an entire region or a partial region below the matching circuit. One or more concave portions formed by removing a part of the dielectric substrate below the entire region or the partial region of the matching circuit so as to reduce the substrate thickness of the dielectric substrate;
And a ground conductor provided on the back side of the dielectric substrate at least in a region other than the region where the concave portion is formed.

【0011】この発明に係るMMIC増幅器は、整合回
路を構成するスタブ下部の誘電体基板の基板厚を選択的
に薄くするように前記スタブ下部の前記誘電体基板の一
部を除去して形成され、外面部に接地導体を有する1ま
たは複数の凹部を備えるようにしたものである。
An MMIC amplifier according to the present invention is formed by removing a part of the dielectric substrate below the stub so as to selectively reduce the thickness of the dielectric substrate below the stub constituting the matching circuit. And one or more concave portions having a ground conductor on the outer surface.

【0012】この発明に係るMMIC増幅器は、整合回
路を構成するマイクロストリップ線路間下部の誘電体基
板の基板厚を薄くするようにマイクロストリップ線路間
下部の誘電体基板の一部を除去して形成され、外面部に
接地導体を有する1または複数の凹部を備えるようにし
たものである。
The MMIC amplifier according to the present invention is formed by removing a part of the dielectric substrate below the microstrip lines so as to reduce the thickness of the dielectric substrate below the microstrip lines constituting the matching circuit. And one or more recesses having a ground conductor on the outer surface.

【0013】この発明に係るMMIC増幅器は、整合回
路を構成するマイクロストリップ線路のなかの一部のマ
イクロストリップ線路下部の誘電体基板の基板厚を薄く
するように当該一部のマイクロストリップ線路下部の誘
電体基板の一部を除去して形成され、外面部に接地導体
を有する1または複数の凹部を備えるようにしたもので
ある。
In the MMIC amplifier according to the present invention, the thickness of the dielectric substrate below a part of the microstrip lines constituting the matching circuit is reduced so as to reduce the thickness of the dielectric substrate. It is formed by removing a part of the dielectric substrate, and has one or a plurality of concave portions having a ground conductor on an outer surface portion.

【0014】この発明に係るMMIC増幅器は、整合回
路を構成するコンデンサ下部の誘電体基板の基板厚を薄
くするようにコンデンサ下部の誘電体基板の一部を除去
して形成され、接地導体を具備しない1または複数の凹
部を備えるようにしたものである。
The MMIC amplifier according to the present invention is formed by removing a part of the dielectric substrate below the capacitor so as to reduce the thickness of the dielectric substrate below the capacitor constituting the matching circuit, and includes a ground conductor. One or more concave portions are provided.

【0015】この発明に係るMMIC増幅器は、コンデ
ンサとしてインターデジタルキャパシタを用いるように
したものである。
The MMIC amplifier according to the present invention uses an interdigital capacitor as a capacitor.

【0016】この発明に係るMMIC増幅器は、整合回
路を構成するインダクタ下部の誘電体基板の基板厚を薄
くするようにインダクタ下部の誘電体基板の一部を除去
して形成され、接地導体を具備しない1または複数の凹
部を備えるようにしたものである。
The MMIC amplifier according to the present invention is formed by removing a part of the dielectric substrate below the inductor so as to reduce the thickness of the dielectric substrate below the inductor constituting the matching circuit, and includes a ground conductor. One or more concave portions are provided.

【0017】この発明に係るMMIC増幅器は、凹部に
誘電体基板の誘電率よりも低い絶縁性充填物を充填する
ようにしたものである。
In the MMIC amplifier according to the present invention, the concave portion is filled with an insulating filler having a lower dielectric constant than the dielectric substrate.

【0018】[0018]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1は、この発明の実施の形態1による
MMIC増幅器を示す平面図および断面図である。図1
において、1は入力端子、2はトランジスタ、3は出力
端子、4は入力マッチングスタブ、5は出力マッチング
スタブ、6は誘電体基板、7は誘電体基板6の一部を除
去することで形成された凹部、8は誘電体基板6の裏面
に設けられた接地導体である。概略的な構成としては、
入力マッチングスタブ4を有して構成される入力整合回
路、トランジスタ2を有して構成される増幅器、および
出力マッチングスタブ5を有して構成される出力整合回
路が設けられている。出力整合回路は、凹部7上に配置
されて、入力整合回路および増幅器が配置される部位よ
りも基板厚の薄い誘電体基板6上に設けられている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a plan view and a sectional view showing an MMIC amplifier according to a first embodiment of the present invention. FIG.
, 1 is an input terminal, 2 is a transistor, 3 is an output terminal, 4 is an input matching stub, 5 is an output matching stub, 6 is a dielectric substrate, and 7 is formed by removing a part of the dielectric substrate 6. The recessed portion 8 is a ground conductor provided on the back surface of the dielectric substrate 6. As a schematic configuration,
An input matching circuit including the input matching stub 4, an amplifier including the transistor 2, and an output matching circuit including the output matching stub 5 are provided. The output matching circuit is arranged on the concave portion 7 and is provided on the dielectric substrate 6 which is thinner than the portion where the input matching circuit and the amplifier are arranged.

【0019】図2は、誘電体基板の基板厚と当該基板上
に形成されるマイクロストリップ線路の線路幅との間の
関係を示す図である。図2においては、基板厚に応じて
算出された50オーム線路の線路幅が示されている。図
2に示されるように、50オーム線路は、誘電体基板の
基板厚に比例して線路幅が太くなる。したがって、整合
回路が配置される部位の誘電体基板の基板厚を薄くする
ことで、同一インピーダンスを実現する線路の幅が細く
なり、接近して複数本のスタブを配置することが可能と
なる。さらに、基板厚を薄くすることにより、マイクロ
ストリップ線路と裏面の接地導体との間に発生する電界
を狭い範囲に閉じ込めることができるので、平行して配
置される線路間の結合が小さくなって、線路間アイソレ
ーションを高めることができる。
FIG. 2 is a diagram showing the relationship between the substrate thickness of a dielectric substrate and the line width of a microstrip line formed on the substrate. FIG. 2 shows the line width of the 50 ohm line calculated according to the substrate thickness. As shown in FIG. 2, the line width of the 50-ohm line increases in proportion to the substrate thickness of the dielectric substrate. Therefore, by reducing the thickness of the dielectric substrate at the position where the matching circuit is disposed, the width of the line that achieves the same impedance is reduced, and a plurality of stubs can be disposed close to each other. Further, by reducing the thickness of the substrate, the electric field generated between the microstrip line and the ground conductor on the back surface can be confined in a narrow range, so that the coupling between the lines arranged in parallel is reduced, The isolation between lines can be increased.

【0020】以上のように、この実施の形態1によれ
ば、整合回路が配置される部位の誘電体基板の基板厚を
薄くするように構成したので、整合回路を構成するマイ
クロストリップ線路について同一インピーダンスを実現
する線路の幅を細くするとともに線路間アイソレーショ
ンを高めることができるから、高密度実装により回路面
積を縮小して回路を小型化することができるという効果
を奏する。また、同一回路面積の場合には、線路の幅が
細くなることで、実装の自由度を増すことができるとい
う効果を奏する。
As described above, according to the first embodiment, since the thickness of the dielectric substrate at the portion where the matching circuit is disposed is reduced, the microstrip lines constituting the matching circuit are the same. Since the width of the line for realizing the impedance can be reduced and the isolation between the lines can be increased, there is an effect that the circuit area can be reduced and the circuit can be downsized by high-density mounting. In addition, in the case of the same circuit area, there is an effect that the degree of freedom of mounting can be increased by reducing the width of the line.

【0021】実施の形態2.図3は、この発明の実施の
形態2によるMMIC増幅器を示す平面図および断面図
である。図3において、図1と同一符号は同一または相
当部分を示すのでその説明を省略する。5,5はそ
れぞれ別個に形成された出力マッチングスタブ(スタ
ブ)、7,7はそれぞれ出力マッチングスタブ
,5に対応するようにして、誘電体基板6の一部
を除去することで形成された凹部である。なお、図3に
示されるように、凹部7,7の外面部には接地導体
8が設けられている。
Embodiment 2 FIG. FIG. 3 is a plan view and a sectional view showing an MMIC amplifier according to a second embodiment of the present invention. 3, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and a description thereof will not be repeated. 5 1 and 5 2 correspond to the output matching stubs (stubs) formed separately, and 7 1 and 7 2 correspond to the output matching stubs 5 1 and 5 2 , respectively, and a part of the dielectric substrate 6 is removed. This is a concave portion formed by doing so. Incidentally, as shown in FIG. 3, the outer surface of the recess 7 1, 7 2 is grounded conductor 8 is provided.

【0022】上記のように、誘電体基板6において、出
力マッチングスタブ5,5が配置される部位に凹部
,7を形成することで、出力マッチングスタブ下
部の基板厚を薄くして線路幅を細くすることができ、互
いに線路が重なるようなことを回避することができる。
また、その他の部分については、線路幅を太いまま維持
することができるので、損失を抑えることができる。
[0022] As described above, in the dielectric substrate 6, the output matching stub 5 1, 5 2 by forming the recesses 7 1, 7 2 at a site is located, to reduce the substrate thickness of the output matching stub bottom Thus, the line width can be reduced, and the lines can be prevented from overlapping each other.
In other parts, the line width can be kept large, so that loss can be suppressed.

【0023】以上のように、この実施の形態2によれ
ば、出力マッチングスタブが配置される部位の誘電体基
板の基板厚を選択的に薄くするように構成したので、出
力マッチングスタブについて同一インピーダンスを実現
するマイクロストリップ線路の線路幅を細くすることが
できて、出力マッチングスタブの配置に係る自由度を上
げることができるとともに、他の部位については線路幅
を太いまま維持することができて、損失を抑えることが
できるという効果を奏する。
As described above, according to the second embodiment, since the thickness of the dielectric substrate at the portion where the output matching stub is arranged is selectively reduced, the impedance of the output matching stub is the same. It is possible to reduce the line width of the microstrip line that realizes the above, and it is possible to increase the degree of freedom relating to the arrangement of the output matching stub, and to maintain the line width of other parts as large, This has the effect of suppressing loss.

【0024】なお、上記の実施の形態2では、出力マッ
チングスタブが配置される部位の下部に凹部を形成する
ようにしたが、マイクロストリップ線路間の誘電体基板
の基板厚を薄くするように凹部を形成するような構造と
してもよい。図4は、この発明の実施の形態2によるM
MIC増幅器の変形例を示す断面図である。図4におい
て、11はマイクロストリップ線路、12はマイクロス
トリップ線路11間に位置するように形成された凹部で
あり、Eは電気力線を示している。
In the second embodiment, the concave portion is formed below the portion where the output matching stub is arranged. However, the concave portion is formed so as to reduce the thickness of the dielectric substrate between the microstrip lines. May be formed. FIG. 4 is a block diagram showing M according to the second embodiment of the present invention.
FIG. 11 is a cross-sectional view illustrating a modified example of the MIC amplifier. In FIG. 4, reference numeral 11 denotes a microstrip line, 12 denotes a concave portion formed so as to be located between the microstrip lines 11, and E denotes a line of electric force.

【0025】上記のように、マイクロストリップ線路間
の基板厚を薄くすることで、マイクロストリップ線路1
1と裏面の接地導体8との間に発生する電界を狭い範囲
に閉じ込めることができるので、マイクロストリップ線
路間の結合を小さくすることができて、線路間アイソレ
ーションを高めることができるという効果を奏する。
As described above, by reducing the substrate thickness between the microstrip lines, the microstrip line 1
Since the electric field generated between the first and the ground conductors 8 on the back side can be confined in a narrow range, the coupling between the microstrip lines can be reduced, and the effect of increasing the isolation between the lines can be obtained. Play.

【0026】実施の形態3.図5は、この発明の実施の
形態3によるMMIC増幅器を示す平面図および断面図
である。図5において、図1と同一符号は同一または相
当部分を示すのでその説明を省略する。21は誘電体基
板6上に蛇行状に形成されたマイクロストリップ線路、
22はマイクロストリップ線路21について帯状に区画
された部分領域に対応するように当該部分領域下部の誘
電体基板6の一部を除去することで形成された凹部であ
る。なお、図5に示されるように、凹部22の外面部に
は接地導体8が設けられている。
Embodiment 3 FIG. FIG. 5 is a plan view and a sectional view showing an MMIC amplifier according to a third embodiment of the present invention. In FIG. 5, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and a description thereof will be omitted. 21 is a microstrip line formed in a meandering shape on the dielectric substrate 6,
Reference numeral 22 denotes a concave portion formed by removing a part of the dielectric substrate 6 below the partial region so as to correspond to the partial region of the microstrip line 21 divided into a strip. As shown in FIG. 5, the ground conductor 8 is provided on the outer surface of the recess 22.

【0027】凹部22上では誘電体基板6の基板厚が薄
くなるために、凹部22の上部に形成されたマイクロス
トリップ線路の特性インピーダンスは低下するので、等
価的に基板厚を一定にして当該部分領域のマイクロスト
リップ線路の線路幅を広げたのと同じ電気的特性を得る
ことができる。
Since the substrate thickness of the dielectric substrate 6 is reduced on the concave portion 22, the characteristic impedance of the microstrip line formed above the concave portion 22 is reduced. The same electrical characteristics as when the line width of the microstrip line in the region is increased can be obtained.

【0028】以上のように、この実施の形態3によれ
ば、マイクロストリップ線路21の部分領域に対応する
ように凹部22を形成するように構成したので、当該部
分領域に形成されたマイクロストリップ線路について線
路幅を広げたのと同様の電気的特性を得ることができる
から、当該電気的特性を利用することによりフィルタ回
路を形成することができるという効果を奏する。
As described above, according to the third embodiment, since the concave portion 22 is formed so as to correspond to the partial region of the microstrip line 21, the microstrip line formed in the partial region is formed. Since the same electrical characteristics as those obtained by widening the line width can be obtained, there is an effect that a filter circuit can be formed by using the electrical characteristics.

【0029】実施の形態4.図6は、この発明の実施の
形態4によるMMIC増幅器を示す平面図および断面図
である。図6において、図1と同一符号は同一または相
当部分を示すのでその説明を省略する。31は誘電体基
板6上に形成されたMIMキャパシタ(キャパシタ)、
32はMIMキャパシタ31に対応するようにして誘電
体基板6の一部を除去することで形成された凹部であ
る。
Embodiment 4 FIG. 6 is a plan view and a sectional view showing an MMIC amplifier according to a fourth embodiment of the present invention. 6, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and a description thereof will not be repeated. 31 is an MIM capacitor (capacitor) formed on the dielectric substrate 6,
Reference numeral 32 denotes a concave portion formed by removing a part of the dielectric substrate 6 so as to correspond to the MIM capacitor 31.

【0030】MIMキャパシタ31下部の誘電体基板6
の一部を除去して接地導体8を具備しない凹部32を形
成することで、MIMキャパシタ31の下面電極部と接
地導体8との間の距離を大きくすることができる。さら
に、MIMキャパシタ31下部の空間には比誘電率が誘
電体基板6よりも低い空気が満たされるから、MIMキ
ャパシタ31に係る寄生容量が低減される。
The dielectric substrate 6 below the MIM capacitor 31
Is removed to form the recess 32 having no ground conductor 8, the distance between the lower electrode portion of the MIM capacitor 31 and the ground conductor 8 can be increased. Furthermore, since the space below the MIM capacitor 31 is filled with air having a relative dielectric constant lower than that of the dielectric substrate 6, the parasitic capacitance of the MIM capacitor 31 is reduced.

【0031】以上のように、この実施の形態4によれ
ば、MIMキャパシタ31下部の誘電体基板6の一部を
除去して接地導体8を具備しない凹部32を形成するよ
うに構成したので、MIMキャパシタ31に係る寄生容
量を低減することができて、MMICの回路動作に係る
信頼性を向上することができるという効果を奏する。
As described above, according to the fourth embodiment, a part of the dielectric substrate 6 below the MIM capacitor 31 is removed to form the recess 32 without the ground conductor 8. The parasitic capacitance of the MIM capacitor 31 can be reduced, and the effect of improving the reliability of the circuit operation of the MMIC can be obtained.

【0032】実施の形態5.図7は、この発明の実施の
形態5による増幅器を示す平面図および断面図である。
図7において、図6と同一符号は同一または相当部分を
示すのでその説明を省略する。41は接地導体8を具備
しない凹部32に充填される比誘電率が誘電体基板6よ
りも低い絶縁性充填物である。
Embodiment 5 FIG. 7 is a plan view and a sectional view showing an amplifier according to a fifth embodiment of the present invention.
7, the same reference numerals as those in FIG. 6 denote the same or corresponding parts, and a description thereof will not be repeated. Reference numeral 41 denotes an insulating filler filled in the recess 32 having no ground conductor 8 and having a lower relative dielectric constant than the dielectric substrate 6.

【0033】誘電体基板6に形成された凹部32に絶縁
性充填物41を充填することで、誘電体基板6の取り付
け時において、凹部32内にハンダや接着剤等が侵入す
るのを防止することができる。
By filling the concave portion 32 formed in the dielectric substrate 6 with the insulating filler 41, it is possible to prevent solder, adhesive or the like from entering the concave portion 32 when the dielectric substrate 6 is mounted. be able to.

【0034】以上のように、この実施の形態5によれ
ば、MIMキャパシタ31下部の誘電体基板6の一部を
除去して形成された凹部32内に比誘電率が誘電体基板
6よりも低い絶縁性充填物41を充填するように構成し
たので、MIMキャパシタ31に係る寄生容量を低減す
ることができるとともに、凹部32内へのハンダ等の侵
入を防止して特性インピーダンスの変動を抑えることが
できるという効果を奏する。
As described above, according to the fifth embodiment, the relative permittivity is lower than that of the dielectric substrate 6 in the concave portion 32 formed by removing a part of the dielectric substrate 6 below the MIM capacitor 31. Since the configuration is such that the low insulating filler 41 is filled, the parasitic capacitance of the MIM capacitor 31 can be reduced, and the variation of the characteristic impedance can be suppressed by preventing the penetration of the solder or the like into the recess 32. This has the effect that it can be performed.

【0035】実施の形態6.図8は、この発明の実施の
形態6によるMMIC増幅器の構成を示す平面図および
断面図である。図8において、図1と同一符号は同一ま
たは相当部分を示すのでその説明を省略する。51は誘
電体基板6上に形成されたインターデジタルキャパシタ
(キャパシタ)である。また、52はインターデジタル
キャパシタ51に対応するようにして誘電体基板6の一
部を除去することで形成された凹部である。
Embodiment 6 FIG. FIG. 8 is a plan view and a sectional view showing a configuration of an MMIC amplifier according to a sixth embodiment of the present invention. 8, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and a description thereof will not be repeated. Reference numeral 51 denotes an interdigital capacitor (capacitor) formed on the dielectric substrate 6. Reference numeral 52 denotes a concave portion formed by removing a part of the dielectric substrate 6 so as to correspond to the interdigital capacitor 51.

【0036】インターデジタルキャパシタ51下部の誘
電体基板6の一部を除去して接地導体8を具備しない凹
部52を形成することで、インターデジタルキャパシタ
51の電極部と接地導体8との間の距離を大きくするこ
とができる。さらに、インターデジタルキャパシタ51
下部の空間には比誘電率が誘電体基板6よりも低い空気
が満たされるから、インターデジタルキャパシタ51に
係る寄生容量が低減される。さらに、インターデジタル
キャパシタ51の電極部と接地導体8との間の距離を大
きくすることで、インターデジタルキャパシタ51を構
成するマイクロストリップ線路と接地導体8との間に発
生する電界を広い範囲に開放することができて、インタ
ーデジタルキャパシタ51についてより大きな結合量を
得ることができる。
By removing a part of the dielectric substrate 6 below the interdigital capacitor 51 to form a concave portion 52 having no ground conductor 8, the distance between the electrode portion of the interdigital capacitor 51 and the ground conductor 8 is reduced. Can be increased. Further, the interdigital capacitor 51
Since the lower space is filled with air having a relative dielectric constant lower than that of the dielectric substrate 6, the parasitic capacitance of the interdigital capacitor 51 is reduced. Further, by increasing the distance between the electrode portion of the interdigital capacitor 51 and the ground conductor 8, the electric field generated between the microstrip line forming the interdigital capacitor 51 and the ground conductor 8 is opened to a wide range. Therefore, a larger coupling amount of the interdigital capacitor 51 can be obtained.

【0037】以上のように、この実施の形態6によれ
ば、インターデジタルキャパシタ51下部の誘電体基板
6の一部を除去して接地導体8を具備しない凹部52を
形成するように構成したので、インターデジタルキャパ
シタ51に係る寄生容量を低減するとともに、インター
デジタルキャパシタについてより大きな結合量を得るこ
とができるという効果を奏する。
As described above, according to the sixth embodiment, a part of the dielectric substrate 6 below the interdigital capacitor 51 is removed to form the recess 52 having no ground conductor 8. This has the effect of reducing the parasitic capacitance of the interdigital capacitor 51 and obtaining a larger coupling amount for the interdigital capacitor.

【0038】実施の形態7.図9は、この発明の実施の
形態7による増幅器の構成を示す平面図および断面図で
ある。図9において、図1と同一符号は同一または相当
部分を示すのでその説明を省略する。61は誘電体基板
6上に形成されたスパイラルインダクタ(インダク
タ)、62はスパイラルインダクタ61に対応するよう
にして誘電体基板6の一部を除去することで形成された
凹部である。
Embodiment 7 FIG. 9 is a plan view and a sectional view showing a configuration of an amplifier according to a seventh embodiment of the present invention. 9, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and a description thereof will not be repeated. Reference numeral 61 denotes a spiral inductor (inductor) formed on the dielectric substrate 6, and reference numeral 62 denotes a recess formed by removing a part of the dielectric substrate 6 so as to correspond to the spiral inductor 61.

【0039】スパイラルインダクタ61下部の誘電体基
板6の一部を除去して接地導体8を具備しない凹部62
を形成することで、スパイラルインダクタ61と接地導
体8との間の距離を大きくすることができる。さらに、
スパイラルインダクタ61下部の空間には比誘電率が誘
電体基板6よりも低い空気が満たされるから、スパイラ
ルインダクタ61に係る寄生容量が低減される。
A part of the dielectric substrate 6 below the spiral inductor 61 is removed to form a recess 62 having no ground conductor 8.
Is formed, the distance between the spiral inductor 61 and the ground conductor 8 can be increased. further,
Since the space below the spiral inductor 61 is filled with air having a relative dielectric constant lower than that of the dielectric substrate 6, the parasitic capacitance of the spiral inductor 61 is reduced.

【0040】以上のように、この実施の形態7によれ
ば、スパイラルインダクタ61下部の誘電体基板6の一
部を除去して接地導体8を具備しない凹部62を形成す
るように構成したので、スパイラルインダクタ61に係
る寄生容量を低減することができるから、スパイラルイ
ンダクタ61についてより大きなインダクタンスを得る
ことができるとともに、自己共振周波数を高めることが
できるという効果を奏する。
As described above, according to the seventh embodiment, a part of the dielectric substrate 6 below the spiral inductor 61 is removed to form the recess 62 having no ground conductor 8. Since the parasitic capacitance related to the spiral inductor 61 can be reduced, a larger inductance can be obtained for the spiral inductor 61 and the self-resonant frequency can be increased.

【0041】実施の形態8.図10は、この発明の実施
の形態8によるMMIC増幅器の構成を示す平面図およ
び断面図である。図10において、図1と同一符号は同
一または相当部分を示すのでその説明を省略する。71
は誘電体基板6上に形成されたメアンダライン(インダ
クタ)、72はメアンダライン71に対応するようにし
て誘電体基板6の一部を除去することにより形成された
凹部である。
Embodiment 8 FIG. FIG. 10 is a plan view and a sectional view showing a configuration of an MMIC amplifier according to an eighth embodiment of the present invention. 10, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and a description thereof will not be repeated. 71
Is a meander line (inductor) formed on the dielectric substrate 6, and 72 is a recess formed by removing a part of the dielectric substrate 6 so as to correspond to the meander line 71.

【0042】メアンダライン71下部の誘電体基板6の
一部を除去して接地導体8を具備しない凹部72を形成
することで、メアンダライン71と接地導体8との間の
距離を大きくすることができる。さらに、メアンダライ
ン71下部の空間には比誘電率が誘電体基板6よりも低
い空気が満たされるから、メアンダライン71に係る寄
生容量が低減される。
By removing a part of the dielectric substrate 6 below the meander line 71 to form a concave portion 72 having no ground conductor 8, the distance between the meander line 71 and the ground conductor 8 can be increased. it can. Further, the space below the meander line 71 is filled with air whose relative dielectric constant is lower than that of the dielectric substrate 6, so that the parasitic capacitance of the meander line 71 is reduced.

【0043】以上のように、この実施の形態8によれ
ば、メアンダライン71下部の誘電体基板6の一部を除
去して接地導体8を具備しない凹部72を形成するよう
に構成したので、メアンダライン71に係る寄生容量を
低減することができるから、メアンダライン71につい
てより大きなインダクタンスを得ることができるととも
に、自己共振周波数を高めることができるという効果を
奏する。
As described above, according to the eighth embodiment, a portion of the dielectric substrate 6 below the meander line 71 is removed to form the concave portion 72 having no ground conductor 8. Since the parasitic capacitance of the meander line 71 can be reduced, it is possible to obtain a larger inductance for the meander line 71 and to increase the self-resonant frequency.

【0044】なお、上記の実施の形態6、実施の形態7
および実施の形態8においても、それぞれ凹部52、凹
部62および凹部72に比誘電率が誘電体基板6よりも
低い絶縁性充填物を充填するように構成することができ
て、この場合には実施の形態5と同様に、凹部内へのハ
ンダ等の侵入を防止して特性インピーダンスの変動を抑
えることができるという効果を奏する。
The sixth and seventh embodiments described above.
Also, in the eighth embodiment, the concave portions 52, 62, and 72 can be configured to be filled with an insulating filler having a relative dielectric constant lower than that of the dielectric substrate 6, respectively. As in the fifth embodiment, there is an effect that it is possible to prevent solder or the like from entering into the concave portion and suppress fluctuations in the characteristic impedance.

【0045】[0045]

【発明の効果】以上のように、この発明によれば、誘電
体基板と、誘電体基板上に形成された増幅器と、誘電体
基板上に形成された入力整合回路および出力整合回路か
ら成る整合回路と、整合回路の全体領域または部分領域
下部の誘電体基板の基板厚を薄くするように整合回路の
全体領域または部分領域下部の誘電体基板の一部を除去
して形成された1または複数の凹部と、少なくとも凹部
が形成された以外の領域において誘電体基板の裏側に設
けられる接地導体とを備えるように構成したので、整合
回路において基板厚の薄い誘電体基板上のマイクロスト
リップ線路については、同一インピーダンスを実現する
線路の幅を細くできるとともに線路間アイソレーション
を高めることができるから、高密度実装により回路面積
を縮小して回路を小型化できるという効果を奏する。ま
た、同一回路面積の場合には、線路の幅が狭くなること
で実装の自由度を増すことができるという効果を奏す
る。
As described above, according to the present invention, the matching comprising the dielectric substrate, the amplifier formed on the dielectric substrate, and the input matching circuit and the output matching circuit formed on the dielectric substrate. A circuit and at least one formed by removing a part of the dielectric substrate under the entire region or the partial region of the matching circuit so as to reduce the thickness of the dielectric substrate under the entire region or the partial region of the matching circuit; And a ground conductor provided on the back side of the dielectric substrate at least in a region other than the region where the concave portion is formed. Since the width of the line that realizes the same impedance can be reduced and the isolation between lines can be increased, the circuit area can be reduced by high-density mounting. An effect that can mold of. In addition, in the case of the same circuit area, there is an effect that the degree of freedom of mounting can be increased by reducing the width of the line.

【0046】この発明によれば、整合回路を構成するス
タブ下部の誘電体基板の基板厚を選択的に薄くするよう
に前記スタブ下部の前記誘電体基板の一部を除去して形
成され、外面部に接地導体を有する1または複数の凹部
を備えるように構成したので、スタブについて同一イン
ピーダンスを実現するマイクロストリップ線路の線路幅
を細くすることができて、スタブの配置に係る自由度を
上げることができるとともに、他の部位については線路
幅を太いまま維持することができて損失を抑えることが
できるという効果を奏する。
According to this invention, a part of the dielectric substrate below the stub is formed so as to selectively reduce the thickness of the dielectric substrate below the stub constituting the matching circuit. Since one or more concave portions having a ground conductor are provided in the portion, the line width of the microstrip line that realizes the same impedance for the stub can be reduced, and the degree of freedom related to the arrangement of the stub can be increased. In addition to this, there is an effect that the line width can be maintained large for other portions, and the loss can be suppressed.

【0047】この発明によれば、整合回路を構成するマ
イクロストリップ線路間下部の誘電体基板の基板厚を薄
くするようにマイクロストリップ線路間下部の誘電体基
板の一部を除去して形成され、外面部に接地導体を有す
る1または複数の凹部を備えるように構成したので、マ
イクロストリップ線路と接地導体との間に発生する電界
をより効率的に狭い範囲に閉じ込めることができるか
ら、マイクロストリップ線路間の結合を小さくすること
ができて、線路間アイソレーションをより高めることが
できるという効果を奏する。
According to the present invention, the lower dielectric substrate between the microstrip lines is partially removed so as to reduce the thickness of the dielectric substrate between the microstrip lines constituting the matching circuit. Since one or more concave portions having a ground conductor are provided on the outer surface, the electric field generated between the microstrip line and the ground conductor can be more efficiently confined to a narrow range. The effect that the coupling between lines can be reduced and the isolation between lines can be further improved can be achieved.

【0048】この発明によれば、整合回路を構成するマ
イクロストリップ線路のなかの一部のマイクロストリッ
プ線路下部の誘電体基板の基板厚を薄くするように当該
一部のマイクロストリップ線路下部の誘電体基板の一部
を除去して形成され、外面部に接地導体を有する1また
は複数の凹部を備えるように構成したので、当該一部の
マイクロストリップ線路について線路幅を広げたのと同
様の電気的特性を得ることができるから、当該電気的特
性を利用することによりフィルタ回路を形成することが
できるという効果を奏する。
According to the present invention, the lower part of the dielectric material of the microstrip line constituting the matching circuit is reduced so that the thickness of the dielectric substrate below the part of the microstrip line is reduced. Since it was formed by removing a part of the substrate and provided with one or more concave portions having a ground conductor on the outer surface portion, the electrical width was increased in the same manner as the line width of the part of the microstrip line was increased. Since characteristics can be obtained, there is an effect that a filter circuit can be formed by using the electric characteristics.

【0049】この発明によれば、整合回路を構成するコ
ンデンサ下部の誘電体基板の基板厚を薄くするようにコ
ンデンサ下部の誘電体基板の一部を除去して形成され、
接地導体を具備しない1または複数の凹部を備えるよう
に構成したので、コンデンサを構成する電極と接地導体
との間の距離を大きくできるとともに、凹部には誘電体
基板よりも比誘電率の低い空気が満たされるから、コン
デンサに係る寄生容量を低減することができて、MMI
Cの回路動作に係る信頼性を向上することができるとい
う効果を奏する。
According to the present invention, the matching circuit is formed by removing a part of the dielectric substrate under the capacitor so as to reduce the thickness of the dielectric substrate under the capacitor.
Since one or a plurality of recesses having no ground conductor are provided, the distance between the electrode constituting the capacitor and the ground conductor can be increased, and air having a lower relative dielectric constant than the dielectric substrate is provided in the recesses. Is satisfied, the parasitic capacitance of the capacitor can be reduced, and the MMI
There is an effect that the reliability of the circuit operation of C can be improved.

【0050】この発明によれば、コンデンサがインター
デジタルキャパシタであるように構成したので、インタ
ーデジタルキャパシタの電極部と接地導体との間の距離
を大きくすることで、インターデジタルキャパシタを構
成するマイクロストリップ線路と接地導体との間に発生
する電界を広い範囲に開放することができて、インター
デジタルキャパシタについてより大きな結合量を得るこ
とができるという効果を奏する。
According to the present invention, since the capacitor is configured to be an interdigital capacitor, the distance between the electrode portion of the interdigital capacitor and the ground conductor is increased, so that the microstrip constituting the interdigital capacitor is formed. The electric field generated between the line and the ground conductor can be released to a wide range, and an effect that a larger coupling amount can be obtained for the interdigital capacitor can be obtained.

【0051】この発明によれば、整合回路を構成するイ
ンダクタ下部の誘電体基板の基板厚を薄くするようにイ
ンダクタ下部の誘電体基板の一部を除去して形成され、
接地導体を具備しない1または複数の凹部を備えるよう
に構成したので、インダクタに係る寄生容量を低減する
ことができるから、インダクタについてより大きなイン
ダクタンスを得ることができるとともに、自己共振周波
数を高めることができるという効果を奏する。
According to the present invention, the matching circuit is formed by removing a part of the dielectric substrate below the inductor so as to reduce the thickness of the dielectric substrate below the inductor,
Since one or more concave portions having no ground conductor are provided, the parasitic capacitance of the inductor can be reduced, so that a larger inductance can be obtained for the inductor and the self-resonant frequency can be increased. It has the effect of being able to.

【0052】この発明によれば、凹部に誘電体基板の誘
電率より低い絶縁性充填物を充填するように構成したの
で、凹部内へのハンダや接着剤等の侵入を防止して特性
インピーダンスの変動を抑えることができるという効果
を奏する。
According to the present invention, since the recess is filled with the insulating filler having a lower dielectric constant than the dielectric substrate, the penetration of the solder or the adhesive into the recess is prevented, and the characteristic impedance is reduced. The effect is obtained that the fluctuation can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1によるMMIC増幅
器の構成を示す平面図および断面図である。
FIG. 1 is a plan view and a cross-sectional view illustrating a configuration of an MMIC amplifier according to a first embodiment of the present invention.

【図2】 誘電体基板の基板厚と基板上に形成されるマ
イクロストリップ線路の線路幅との間の関係を示す図で
ある。
FIG. 2 is a diagram showing a relationship between a substrate thickness of a dielectric substrate and a line width of a microstrip line formed on the substrate.

【図3】 この発明の実施の形態2によるMMIC増幅
器の構成を示す平面図および断面図である。
FIG. 3 is a plan view and a cross-sectional view illustrating a configuration of an MMIC amplifier according to a second embodiment of the present invention.

【図4】 この発明の実施の形態2によるMMIC増幅
器の変形例の構成を示す断面図である。
FIG. 4 is a sectional view showing a configuration of a modification of the MMIC amplifier according to the second embodiment of the present invention;

【図5】 この発明の実施の形態3によるMMIC増幅
器の一部の構成を示す平面図および断面図である。
FIGS. 5A and 5B are a plan view and a cross-sectional view illustrating a partial configuration of an MMIC amplifier according to a third embodiment of the present invention.

【図6】 この発明の実施の形態4によるMMIC増幅
器の一部の構成を示す平面図および断面図である。
FIG. 6 is a plan view and a cross-sectional view showing a partial configuration of an MMIC amplifier according to a fourth embodiment of the present invention.

【図7】 この発明の実施の形態5によるMMIC増幅
器の一部の構成を示す平面図および断面図である。
FIG. 7 is a plan view and a cross-sectional view showing a partial configuration of an MMIC amplifier according to a fifth embodiment of the present invention.

【図8】 この発明の実施の形態6によるMMIC増幅
器の一部の構成を示す平面図および断面図である。
FIGS. 8A and 8B are a plan view and a cross-sectional view showing a partial configuration of an MMIC amplifier according to a sixth embodiment of the present invention.

【図9】 この発明の実施の形態7によるMMIC増幅
器の一部の構成を示す平面図および断面図である。
FIG. 9 is a plan view and a cross-sectional view showing a partial configuration of an MMIC amplifier according to a seventh embodiment of the present invention.

【図10】 この発明の実施の形態8によるMMIC増
幅器の一部の構成を示す平面図および断面図である。
FIG. 10 is a plan view and a cross-sectional view showing a partial configuration of an MMIC amplifier according to an eighth embodiment of the present invention.

【図11】 従来のMMICの構成を示す断面図であ
る。
FIG. 11 is a cross-sectional view illustrating a configuration of a conventional MMIC.

【図12】 図11に記載されたMMICと同一のMM
ICを示す平面図である。
FIG. 12 shows an MM identical to the MMIC shown in FIG.
FIG. 3 is a plan view showing an IC.

【図13】 従来の他のMMICの構成を示す断面図で
ある。
FIG. 13 is a cross-sectional view showing the configuration of another conventional MMIC.

【符号の説明】[Explanation of symbols]

1 入力端子、2 トランジスタ、3 出力端子、4
入力マッチングスタブ、5 出力マッチングスタブ、5
,5 出力マッチングスタブ(スタブ)、6 誘電
体基板、7,7,7,12,22,32,52,6
2,72 凹部、8 接地導体、11,21 マイクロ
ストリップ線路、31 MIMキャパシタ(キャパシ
タ)、41 絶縁性充填物、51 インターデジタルキ
ャパシタ(キャパシタ)、61 スパイラルインダクタ
(インダクタ)、71 メアンダライン(インダク
タ)。
1 input terminal, 2 transistor, 3 output terminal, 4
Input matching stub, 5 Output matching stub, 5
1, 5 2 output matching stub () 6 dielectric substrate, 7,7 1, 7 2, 12,22,32,52,6
2,72 recess, 8 ground conductor, 11,21 microstrip line, 31 MIM capacitor (capacitor), 41 insulating filler, 51 interdigital capacitor (capacitor), 61 spiral inductor (inductor), 71 meander line (inductor) .

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中畔 弘晶 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5J067 AA01 AA04 CA00 CA92 FA16 HA09 HA29 HA33 KA29 KA66 KA68 KS11 LS12 QA04 QS02 QS04 TA02  ────────────────────────────────────────────────── ─── Continued on front page (72) Inventor Hiroaki Nakahan 2-3-2 Marunouchi, Chiyoda-ku, Tokyo F-term (reference) 5J067 AA01 AA04 CA00 CA92 FA16 HA09 HA29 HA33 KA29 KA66 KA68 KS11 LS12 QA04 QS02 QS04 TA02

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 誘電体基板と、 該誘電体基板上に形成された増幅器と、 前記誘電体基板上に形成された入力整合回路および出力
整合回路から成る整合回路と、 該整合回路の全体領域または部分領域下部の前記誘電体
基板の基板厚を薄くするように前記整合回路の全体領域
または部分領域下部の前記誘電体基板の一部を除去して
形成された1または複数の凹部と、 少なくとも前記凹部が形成された以外の領域において前
記誘電体基板の裏側に設けられる接地導体とを備えるこ
とを特徴とするMMIC増幅器。
1. A matching circuit comprising a dielectric substrate, an amplifier formed on the dielectric substrate, an input matching circuit and an output matching circuit formed on the dielectric substrate, and an entire area of the matching circuit. Or one or more recesses formed by removing a part of the dielectric substrate below the entire region or the partial region of the matching circuit so as to reduce the thickness of the dielectric substrate below the partial region; A ground conductor provided on the back side of the dielectric substrate in a region other than the region where the concave portion is formed.
【請求項2】 整合回路を構成するスタブ下部の誘電体
基板の基板厚を選択的に薄くするように前記スタブ下部
の前記誘電体基板の一部を除去して形成され、外面部に
接地導体を有する1または複数の凹部を備えることを特
徴とする請求項1記載のMMIC増幅器。
2. A grounding conductor is formed by removing a part of the dielectric substrate under the stub so as to selectively reduce the thickness of the dielectric substrate under the stub constituting the matching circuit. 2. The MMIC amplifier according to claim 1, further comprising one or more recesses having the following.
【請求項3】 整合回路を構成するマイクロストリップ
線路間下部の誘電体基板の基板厚を薄くするようにマイ
クロストリップ線路間下部の誘電体基板の一部を除去し
て形成され、外面部に接地導体を有する1または複数の
凹部を備えることを特徴とする請求項1記載のMMIC
増幅器。
3. A part of a lower dielectric substrate between microstrip lines is formed so as to reduce a thickness of a lower dielectric substrate between microstrip lines constituting a matching circuit. The MMIC of claim 1, comprising one or more recesses having conductors.
amplifier.
【請求項4】 整合回路を構成するマイクロストリップ
線路のなかの一部のマイクロストリップ線路下部の誘電
体基板の基板厚を薄くするように当該一部のマイクロス
トリップ線路下部の前記誘電体基板の一部を除去して形
成され、外面部に接地導体を有する1または複数の凹部
を備えることを特徴とする請求項1記載のMMIC増幅
器。
4. A method for reducing the thickness of the dielectric substrate below a part of the microstrip lines so as to reduce the thickness of the dielectric substrate below the part of the microstrip lines constituting the matching circuit. 2. The MMIC amplifier according to claim 1, further comprising one or more concave portions formed by removing the portion and having a ground conductor on an outer surface portion.
【請求項5】 整合回路を構成するコンデンサ下部の誘
電体基板の基板厚を薄くするように該コンデンサ下部の
前記誘電体基板の一部を除去して形成され、接地導体を
具備しない1または複数の凹部を備えることを特徴とす
る請求項1記載のMMIC増幅器。
5. One or a plurality of dielectric substrates formed under a capacitor by removing a part of the dielectric substrate under the capacitor so as to reduce the thickness of the dielectric substrate under the capacitor constituting the matching circuit. 2. The MMIC amplifier according to claim 1, further comprising a concave portion.
【請求項6】 コンデンサがインターデジタルキャパシ
タであることを特徴とする請求項5記載のMMIC増幅
器。
6. The MMIC amplifier according to claim 5, wherein the capacitor is an interdigital capacitor.
【請求項7】 整合回路を構成するインダクタ下部の誘
電体基板の基板厚を薄くするように該インダクタ下部の
前記誘電体基板の一部を除去して形成され、接地導体を
具備しない1または複数の凹部を備えることを特徴とす
る請求項1記載のMMIC増幅器。
7. One or a plurality of dielectric substrates formed under a lower part of the inductor by removing a part of the dielectric substrate so as to reduce the thickness of the dielectric substrate under the inductor constituting the matching circuit, and having no ground conductor. 2. The MMIC amplifier according to claim 1, further comprising a concave portion.
【請求項8】 凹部に誘電体基板の誘電率よりも低い絶
縁性充填物を充填したことを特徴とする請求項5または
請求項7記載のMMIC増幅器。
8. The MMIC amplifier according to claim 5, wherein the recess is filled with an insulating filler having a dielectric constant lower than the dielectric constant of the dielectric substrate.
JP2000169500A 2000-06-06 2000-06-06 Mmic amplifier Abandoned JP2001345606A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000169500A JP2001345606A (en) 2000-06-06 2000-06-06 Mmic amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000169500A JP2001345606A (en) 2000-06-06 2000-06-06 Mmic amplifier

Publications (1)

Publication Number Publication Date
JP2001345606A true JP2001345606A (en) 2001-12-14

Family

ID=18672351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000169500A Abandoned JP2001345606A (en) 2000-06-06 2000-06-06 Mmic amplifier

Country Status (1)

Country Link
JP (1) JP2001345606A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015731A (en) * 2010-06-30 2012-01-19 Mitsubishi Electric Corp High frequency multistep active circuit
WO2012160810A1 (en) * 2011-05-25 2012-11-29 三菱電機株式会社 High-efficiency active circuit
WO2014174882A1 (en) * 2013-04-25 2014-10-30 日本メクトロン株式会社 Printed wire board and printed wire board manufacturing method
JP2016111476A (en) * 2014-12-04 2016-06-20 富士通株式会社 Power distributor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015731A (en) * 2010-06-30 2012-01-19 Mitsubishi Electric Corp High frequency multistep active circuit
WO2012160810A1 (en) * 2011-05-25 2012-11-29 三菱電機株式会社 High-efficiency active circuit
JP5543024B2 (en) * 2011-05-25 2014-07-09 三菱電機株式会社 High efficiency active circuit
WO2014174882A1 (en) * 2013-04-25 2014-10-30 日本メクトロン株式会社 Printed wire board and printed wire board manufacturing method
JP2014216449A (en) * 2013-04-25 2014-11-17 日本メクトロン株式会社 Printed wiring board and printed wiring board manufacturing method
US10779394B2 (en) 2013-04-25 2020-09-15 Nippon Mektron, Ltd. Method of manufacturing printed circuit board
JP2016111476A (en) * 2014-12-04 2016-06-20 富士通株式会社 Power distributor

Similar Documents

Publication Publication Date Title
US5352998A (en) Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate
JP3036233B2 (en) Semiconductor device and manufacturing method thereof
US6741144B2 (en) High-frequency semiconductor device
JP6074695B2 (en) High frequency amplifier circuit
US6081006A (en) Reduced size field effect transistor
EP0015709B1 (en) Constructional arrangement for semiconductor devices
WO2000075990A1 (en) High impedance matched rf power transistor
KR100228754B1 (en) High-frequency amplifier inegrated circuit device
US6049126A (en) Semiconductor package and amplifier employing the same
JP2001345606A (en) Mmic amplifier
JP2000031708A (en) Monolithic microwave integrated circuit
JP3455413B2 (en) Semiconductor device
JPH08116028A (en) Microstrip line, spiral inductor, microwave amplifying circuit and microwave amplifying device
JPH11340709A (en) Circuit board and electronic device using the circuit board
WO2002080355A1 (en) High-frequency amplifier
JPS584483B2 (en) High frequency high power transistor amplifier
JPS6251509B2 (en)
JPH11163272A (en) Microwave circuit
JPH07226489A (en) Microwave semiconductor device
US5986325A (en) Microwave integrated circuit device
JPH07321130A (en) Semiconductor device
JP2001044717A (en) Microwave semiconductor device
JPH1117467A (en) Monolithic microwave integrated circuit
JPH04261206A (en) Amplifier
JP3402795B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060901