JP2007019275A - Substrate, semiconductor device, and manufacturing method thereof - Google Patents

Substrate, semiconductor device, and manufacturing method thereof Download PDF

Info

Publication number
JP2007019275A
JP2007019275A JP2005199288A JP2005199288A JP2007019275A JP 2007019275 A JP2007019275 A JP 2007019275A JP 2005199288 A JP2005199288 A JP 2005199288A JP 2005199288 A JP2005199288 A JP 2005199288A JP 2007019275 A JP2007019275 A JP 2007019275A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
resist layer
solder resist
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005199288A
Other languages
Japanese (ja)
Inventor
Yoichi Kimura
洋一 木村
Yoshiaki Inami
嘉聴 稲見
Yasumasa Kasuya
泰正 糟谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005199288A priority Critical patent/JP2007019275A/en
Publication of JP2007019275A publication Critical patent/JP2007019275A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device wherein cracks or the like are hardly generated in a solder resist layer, and a beard-like object is not formed, thus hardly becoming a defective product. <P>SOLUTION: The semiconductor device has: a substrate wherein a bonding pad is formed in a first surface, and a solder resist layer and a solder bump are formed in a second surface facing the first surface; a semiconductor chip which is bonded to the substrate via an adhesive layer; a wire which electrically connects a pad formed in the semiconductor chip and a bonding pad formed in the substrate; and a resin package which seals the semiconductor chip and the wire. A portion wherein the solder resist layer is not formed exists in a circumferential edge of the second surface of the substrate. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、半導体装置、基板及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device, a substrate, and a method for manufacturing the semiconductor device.

近年、プリント配線板等に半導体装置を実装する技術として、プリント配線板等に半導体装置を直接ハンダ付けする表面実装技術が広く用いられており、半導体装置やプリント配線板等の小型化、実装密度の向上等が図られている。 In recent years, as a technique for mounting a semiconductor device on a printed wiring board or the like, a surface mounting technique for directly soldering the semiconductor device to the printed wiring board or the like has been widely used. The improvement etc. are aimed at.

表面実装技術に用いられる半導体装置としては、ＱＦＰ（Quad Flat Package）、ＢＧＡ（Ball Grid array）、ＬＧＡ（Land grid array）等の半導体装置が採用されているが、なかでも、ＢＧＡ型半導体装置やＬＧＡ型半導体装置によれば、半導体装置の表面に多数の外部端子（ランドや半田バンプ等）を配置することができるため、半導体装置やプリント配線板等のさらなる小型化、実装密度の向上等が可能になる。 As semiconductor devices used for surface mounting technology, semiconductor devices such as QFP (Quad Flat Package), BGA (Ball Grid Array), and LGA (Land Grid Array) are employed. According to the LGA type semiconductor device, since a large number of external terminals (land, solder bumps, etc.) can be arranged on the surface of the semiconductor device, further miniaturization of the semiconductor device, printed wiring board, etc., improvement of mounting density, etc. It becomes possible.

図４は、このようなＢＧＡ型の半導体装置を模式的に示す断面図である。
この半導体装置１００は、上面にボンディングパッド１２が形成され、下面にソルダーレジスト層３３とハンダバンプ１４とが形成された基板３１と、接着層１５を介して基板３１に接着された半導体チップ１６と、半導体チップ１６に形成されたパッド部１６ａと基板３１に形成されたボンディングパッド１２とを電気的に接続するワイヤ１７と、半導体チップ１６及びワイヤ１７を封止する樹脂パッケージ部１８とを備えている。 FIG. 4 is a cross-sectional view schematically showing such a BGA type semiconductor device.
The semiconductor device 100 includes a substrate 31 having a bonding pad 12 formed on the upper surface and a solder resist layer 33 and solder bumps 14 formed on the lower surface, and a semiconductor chip 16 bonded to the substrate 31 via an adhesive layer 15; A wire 17 that electrically connects the pad portion 16 a formed on the semiconductor chip 16 and the bonding pad 12 formed on the substrate 31, and a resin package portion 18 that seals the semiconductor chip 16 and the wire 17 are provided. .

この半導体装置１００をさらに詳しく説明すると、基板３１を構成する絶縁性基板１１ｚは、ガラスクロス等で補強された樹脂製の絶縁性基板１１ｚが主に用いられており、その両面に、導体として銅等を用いた回路１１ａ、１１ｂが形成されている。また、絶縁性基板１１ｚの回路１１ａ、１１ｂが形成された部分には、ビアホール１１ｃが形成され、両面に形成された回路１１ａ、１１ｂ間の導通が図られている。 The semiconductor device 100 will be described in more detail. As the insulating substrate 11z constituting the substrate 31, a resin insulating substrate 11z reinforced with glass cloth or the like is mainly used, and copper is used as a conductor on both sides. Circuits 11a and 11b using the above are formed. Further, a via hole 11c is formed in a portion of the insulating substrate 11z where the circuits 11a and 11b are formed, and conduction between the circuits 11a and 11b formed on both surfaces is achieved.

上面の回路１１ａを含む部分は、樹脂層１９により被覆されるとともに、その一部は露出し、露出部には、ワイヤボンディングのためのボンディングパッド１２が形成されている。また、下面の回路１１ｂは、ソルダーレジスト層３３により被覆されるとともに、その一部は露出し、露出部分にパッド部１４ａが形成され、このパット部１４ａ上にハンダバンプ１４が形成されている。 A portion including the circuit 11a on the upper surface is covered with the resin layer 19, and a part thereof is exposed, and a bonding pad 12 for wire bonding is formed in the exposed portion. Further, the circuit 11b on the lower surface is covered with a solder resist layer 33, and a part of the circuit 11b is exposed, a pad portion 14a is formed on the exposed portion, and a solder bump 14 is formed on the pad portion 14a.

基板３１の中央部分には、樹脂又はハンダにより形成された接着層１５を介して半導体チップ１６が接着されており、上述のように、半導体チップ１６に形成されたパッド部１６ａと基板１１に形成されたボンディングパッド１２とがワイヤ１７により電気的に接続されている。 The semiconductor chip 16 is bonded to the central portion of the substrate 31 via an adhesive layer 15 formed of resin or solder. As described above, the pad portion 16a formed on the semiconductor chip 16 and the substrate 11 are formed. The bonded pads 12 are electrically connected by wires 17.

そして、これら半導体チップ１６、ワイヤ１７等を封止するために、基板３１の上面全体に、所定の厚さの樹脂パッケージ部１８が形成されている（例えば、特許文献１参照）。 In order to seal the semiconductor chip 16, the wires 17, and the like, a resin package portion 18 having a predetermined thickness is formed on the entire upper surface of the substrate 31 (see, for example, Patent Document 1).

図５（ａ）〜（ｅ）は、このような半導体装置を製造する工程を模式的に示した断面図である。
このような半導体装置を製造する際には、上面にワイヤボンディングのためのボンディングパッド１２が形成され、下面にハンダバンプ用のパッド部１４ａが形成された大判基板３１０（基板の集合体）の複数の箇所に、接着用樹脂からなる接着用ペースト層を形成し、半導体チップ１６を、接着用ペースト層上に載置し、硬化させることにより、接着層１５を介して半導体チップ１６を大判状基板３１０に接着した後、ワイヤを用いてワイヤボンディングを行い、樹脂による封止を行うことにより、図５（ａ）に示すように、複数の半導体装置１００が大判状基板３１０及び大判状基板３１０上に形成された樹脂パッケージ部１８０を介して連続的に繋がった状態の半導体装置集合体２００を製造する。 5A to 5E are cross-sectional views schematically showing a process for manufacturing such a semiconductor device.
When manufacturing such a semiconductor device, a bonding pad 12 for wire bonding is formed on the upper surface, and a plurality of large-sized substrates 310 (aggregates of substrates) having solder bump pad portions 14a formed on the lower surface. An adhesive paste layer made of an adhesive resin is formed at a location, and the semiconductor chip 16 is placed on the adhesive paste layer and cured, whereby the semiconductor chip 16 is placed on the large substrate 310 via the adhesive layer 15. After being bonded to each other, wire bonding is performed using a wire, and sealing with resin is performed, so that a plurality of semiconductor devices 100 are formed on the large substrate 310 and the large substrate 310 as illustrated in FIG. The semiconductor device assembly 200 in a state of being continuously connected through the formed resin package part 180 is manufactured.

なお、大判状基板３１０は、大判状絶縁基板１１０ｚに回路１１ａ、１１ｂ及びビアホール１１ｃを形成し、続いて樹脂層１９、ソルダーレジスト層３３を形成し、回路を一部露出させてボンディングパッド１２やパッド部１４ａを形成することにより製造するが、通常、樹脂層１９、ソルダーレジスト層３３は、上面、下面とも、大判状基板３１０の全面に連続的に形成する。 In the large substrate 310, the circuits 11a and 11b and the via hole 11c are formed on the large insulating substrate 110z, and then the resin layer 19 and the solder resist layer 33 are formed, and the circuit is partially exposed to bond pads 12 and The resin layer 19 and the solder resist layer 33 are usually formed continuously on the entire surface of the large substrate 310 both on the upper surface and the lower surface.

次に、図５（ｂ）に示すように、ハンダバンプ用のパッド部１４ａが形成された側が上になるように、この半導体装置集合体２００を反転し、ハンダボールをハンダバンプ用のパッド部１４ａに載置し、リフローすることにより、ハンダバンプ１４を形成する。 Next, as shown in FIG. 5B, the semiconductor device assembly 200 is inverted so that the side on which the solder bump pad portion 14a is formed faces up, and the solder ball is turned into the solder bump pad portion 14a. The solder bumps 14 are formed by mounting and reflowing.

次に、図５（ｃ）に示すように、分割後の各半導体装置２００がばらばらにならないように、半導体装置集合体２００の下側に、粘着テープ３５を貼着する。
この後、図５（ｄ）に示すように、ダイサー２２を用いて各半導体装置１００に切断し、図５（ｅ）に示すように、吸着装置２３等を用い、個々の半導体装置１００に分割し、種々の試験等を行った後、製品とする。 Next, as illustrated in FIG. 5C, the adhesive tape 35 is attached to the lower side of the semiconductor device assembly 200 so that the divided semiconductor devices 200 are not separated.
Thereafter, as shown in FIG. 5D, each semiconductor device 100 is cut using a dicer 22 and divided into individual semiconductor devices 100 using a suction device 23 or the like as shown in FIG. 5E. After various tests, etc., the product is made.

特開平１１−２０４５４９号公報Japanese Patent Laid-Open No. 11-204549

しかしながら、図５（ｄ）に示したダイサー２２を用いた切断処理により、半導体装置集合体２００を分割する際、ソルダーレジスト層３３の切断部分から外側に伸びるヒゲ状物３２が形成されてしまうという問題があった。ヒゲ状物３２が形成されてしまうとパーティクル等が発生しやすく、このヒゲ状物３２を加工処理等を施すことより取り除こうとすると、加工費用がかかってしまうという問題があった。 However, when the semiconductor device assembly 200 is divided by the cutting process using the dicer 22 shown in FIG. 5D, the whiskers 32 extending outward from the cut portion of the solder resist layer 33 are formed. There was a problem. If the beard-like object 32 is formed, particles or the like are likely to be generated. If the beard-like object 32 is removed by processing or the like, there is a problem that a processing cost is required.

また、ソルダーレジスト層３３を切断しようとする際、ソルダーレジスト層３３が下の層から剥がれたり、ソルダーレジスト層３３にクラックが入り易いという問題もあった。 Further, when the solder resist layer 33 is to be cut, there is a problem that the solder resist layer 33 is peeled off from the lower layer or the solder resist layer 33 is easily cracked.

本発明は、上述した課題に鑑みてなされたものであり、その目的は、ソルダーレジスト層にクラック等が発生しにくく、ヒゲ状物が形成されず、不良製品となりにくい半導体装置、基板、及び、半導体装置の製造方法を提供することにある。 The present invention has been made in view of the above-described problems, and the object thereof is a semiconductor device, a substrate, and a solder resist layer that are less prone to cracks and the like, in which no whiskers are formed, and are not likely to be defective products. An object of the present invention is to provide a method for manufacturing a semiconductor device.

上述した課題を解決するために、本発明は、以下のようなものを提供する。
（１）基板の第１の面に半導体チップを搭載した半導体装置であって、
前記基板の第１の面に対向する第２の面に、周縁部を除いてソルダーレジスト層が形成されていることを特徴とする半導体装置。 In order to solve the above-described problems, the present invention provides the following.
(1) A semiconductor device having a semiconductor chip mounted on a first surface of a substrate,
A semiconductor device, wherein a solder resist layer is formed on a second surface opposite to the first surface of the substrate, excluding a peripheral edge portion.

（１）の発明に係る半導体装置によれば、上記基板の第２の面の周縁部分には、ソルダーレジスト層が形成されていないソルダーレジスト層非形成部が存在するため、半導体装置製造時に、半導体装置集合体をダイサーにより機械的に切断し、個々の半導体装置に分割しても、ソルダーレジスト層を切断することはない。従って、ソルダーレジスト層にヒゲ状物が発生したり、ソルダーレジスト層に剥がれやクラックが発生しにくく、信頼性の高い半導体装置を提供することができる。 According to the semiconductor device according to the invention of (1), since there is a solder resist layer non-formed portion where the solder resist layer is not formed in the peripheral portion of the second surface of the substrate, at the time of manufacturing the semiconductor device, Even if the semiconductor device assembly is mechanically cut by a dicer and divided into individual semiconductor devices, the solder resist layer is not cut. Therefore, a beard-like material is not generated in the solder resist layer, and peeling or cracking is not easily generated in the solder resist layer, so that a highly reliable semiconductor device can be provided.

また、本発明は、以下のようなものを提供する。
（２）第１の面にボンディングパッドが形成され、上記第１の面に対向する第２の面にソルダーレジスト層とハンダバンプとが形成された基板と、接着層を介して上記基板に接着された半導体チップと、上記半導体チップに形成されたパッド部と上記基板に形成されたボンディングパッドとを電気的に接続するワイヤと、上記半導体チップ及びワイヤを封止する樹脂パッケージ部とを備えた半導体装置であって、
上記基板の第２の面の周縁部分には、上記ソルダーレジスト層非形成部が存在することを特徴とする半導体装置。 The present invention also provides the following.
(2) A bonding pad is formed on the first surface, a substrate having a solder resist layer and solder bumps formed on the second surface opposite to the first surface, and bonded to the substrate via an adhesive layer. A semiconductor chip, a wire electrically connecting a pad portion formed on the semiconductor chip and a bonding pad formed on the substrate, and a resin package portion sealing the semiconductor chip and the wire A device,
The semiconductor device according to claim 1, wherein the solder resist layer non-formation portion is present at a peripheral portion of the second surface of the substrate.

（２）の発明に係る半導体装置によれば、上記基板の第２の面の周縁部分には、上記ソルダーレジスト層非形成部が存在するため、半導体装置製造時に、半導体装置集合体をダイサーにより機械的に切断し、個々の半導体装置に分割しても、ソルダーレジスト層を切断することはない。従って、ソルダーレジスト層にヒゲ状物が発生したり、ソルダーレジスト層に剥がれやクラックが発生しにくく、信頼性の高い半導体装置を提供することができる。 According to the semiconductor device of the invention of (2), since the solder resist layer non-formation portion exists in the peripheral portion of the second surface of the substrate, the semiconductor device assembly is formed by a dicer at the time of manufacturing the semiconductor device. Even if it is mechanically cut and divided into individual semiconductor devices, the solder resist layer is not cut. Therefore, a beard-like material is not generated in the solder resist layer, and peeling or cracking is not easily generated in the solder resist layer, so that a highly reliable semiconductor device can be provided.

また、本発明は、以下のようなものを提供する。
（３）第１の面にボンディングパッドが形成され、上記第１の面に対向する第２の面にソルダーレジスト層とハンダバンプ用パッドとが形成された基板であって、
上記第２の面の周縁部分には、上記ソルダーレジスト層非形成部が存在することを特徴とする基板。 The present invention also provides the following.
(3) A substrate in which a bonding pad is formed on a first surface and a solder resist layer and a solder bump pad are formed on a second surface opposite to the first surface,
The board | substrate characterized by the said soldering resist layer non-formation part existing in the peripheral part of the said 2nd surface.

（３）の発明に係る基板よれば、上記基板の第２の面の周縁部分には、上記ソルダーレジスト層非形成部が存在するため、半導体装置製造時に、半導体装置集合体をダイサーにより機械的に切断し、個々の半導体装置に分割しても、ソルダーレジスト層を切断することはない。従って、ソルダーレジスト層にヒゲ状物が発生したり、ソルダーレジスト層に剥がれやクラックが発生しにくく、本発明の基板を用いた半導体装置は、信頼性の高い半導体装置となる。 According to the substrate according to the invention of (3), since the solder resist layer non-formation portion exists in the peripheral portion of the second surface of the substrate, the semiconductor device assembly is mechanically moved by a dicer at the time of manufacturing the semiconductor device. The solder resist layer is not cut even if it is cut into individual semiconductor devices. Accordingly, a whisker-like material is not generated in the solder resist layer, and peeling or cracking is hardly generated in the solder resist layer, and the semiconductor device using the substrate of the present invention is a highly reliable semiconductor device.

さらに、本発明は、以下のようなものを提供する。
（４）複数の半導体装置が大判状の基板及び該大判状の基板上に形成された樹脂パッケージ部を介して連続的に繋がった状態の半導体装置集合体を製造した後、ダイサーにより個々の半導体装置に切断、分割することにより上記（２）記載の半導体装置を製造する半導体装置の製造方法であって、
上記大判状の基板の製造過程において、第２の面にソルダーレジスト層を形成する際、個々の半導体装置を構成する基板の境界部分に、切断の際に使用するダイサーの幅よりも広い幅のソルダーレジスト層非形成部を形成するソルダーレジスト層形成工程と、
上記ダイサーにより個々の半導体装置に切断、分割する際、両側に上記ソルダーレジスト層非形成部が残るように、上記ダイサーを用いて切断を行い、個々の半導体装置に分割する分割工程とを有することを特徴とする半導体装置の製造方法。 Furthermore, the present invention provides the following.
(4) After manufacturing a semiconductor device assembly in which a plurality of semiconductor devices are continuously connected via a large-sized substrate and a resin package portion formed on the large-sized substrate, individual semiconductors are manufactured by a dicer. A semiconductor device manufacturing method for manufacturing the semiconductor device according to (2) above by cutting and dividing the device.
In the manufacturing process of the large-sized substrate, when the solder resist layer is formed on the second surface, a width wider than the width of the dicer used at the time of cutting is formed at the boundary portion of the substrate constituting each semiconductor device. A solder resist layer forming step for forming a solder resist layer non-forming portion;
When cutting and dividing into individual semiconductor devices by the dicer, the method includes a dividing step of cutting into the individual semiconductor devices by cutting using the dicer so that the solder resist layer non-formed portions remain on both sides. A method of manufacturing a semiconductor device.

（４）の発明によれば、ソルダーレジスト層形成工程において、個々の半導体装置を構成する基板の境界部分に、切断の際に使用するダイサーの幅よりも広い幅のソルダーレジスト層非形成部を形成するので、ダイサーにより個々の半導体装置に切断、分離しても、ソルダーレジスト層を切断することはなく、ソルダーレジストの切断に伴なうクラック等が発生しにくく、また、ソルダーレジストの切断によるヒゲ状物も形成されない。従って、クラック等の発生に伴なう不良製品の発生や、ヒゲ状物の形成に伴なうパーティクルの発生等を防止することができ、信頼性の高い半導体装置を提供することができる。 According to the invention of (4), in the solder resist layer forming step, the solder resist layer non-forming portion having a width wider than the width of the dicer used for cutting is formed at the boundary portion of the substrate constituting each semiconductor device. Because it is formed, even if it is cut and separated into individual semiconductor devices with a dicer, the solder resist layer is not cut, cracks associated with the solder resist cutting are less likely to occur, and due to the solder resist cutting No beard is formed. Accordingly, it is possible to prevent the generation of defective products accompanying the occurrence of cracks and the like, the generation of particles accompanying the formation of whiskers, and the like, and a highly reliable semiconductor device can be provided.

本発明の半導体装置及び基板によれば、上記基板の第２の面の周縁部分には、上記ソルダーレジスト層非形成部が存在し、これによりソルダーレジスト層の端面は、ダイサーにより機械的に切断されることはない。従って、ソルダーレジスト層に剥がれやクラックが発生しにくく、信頼性の高い半導体装置を提供することができる。
また、本発明の半導体装置の製造方法によれば、ダイサーにより個々の半導体装置に切断、分離しても、ソルダーレジスト層を切断することはなく、ソルダーレジストの切断に伴うクラック等が発生しにくく、また、ソルダーレジストの切断によるヒゲ状物も形成されない。従って、信頼性の高い半導体装置を提供することができる。 According to the semiconductor device and the substrate of the present invention, the solder resist layer non-formation portion is present at the peripheral portion of the second surface of the substrate, whereby the end surface of the solder resist layer is mechanically cut by a dicer. It will never be done. Accordingly, it is possible to provide a highly reliable semiconductor device in which peeling or cracking is unlikely to occur in the solder resist layer.
In addition, according to the method for manufacturing a semiconductor device of the present invention, even if the individual semiconductor device is cut and separated by a dicer, the solder resist layer is not cut and cracks associated with the solder resist cutting are less likely to occur. In addition, no whiskers are formed by cutting the solder resist. Therefore, a highly reliable semiconductor device can be provided.

まず、（１）の発明に係る半導体装置について説明する。
（１）の発明に係る半導体装置は、基板の第１の面に半導体チップを搭載した半導体装置であって、
前記基板の第１の面に対向する第２の面に、周縁部を除いてソルダーレジスト層が形成されていることを特徴とする。 First, a semiconductor device according to the invention (1) will be described.
A semiconductor device according to the invention of (1) is a semiconductor device in which a semiconductor chip is mounted on a first surface of a substrate,
A solder resist layer is formed on the second surface opposite to the first surface of the substrate except for the peripheral portion.

（１）の発明に係る半導体装置は、基板の第１の面に半導体チップが搭載され、上記基板の第２の面にソルダーレジスト層が形成された半導体装置であれば、特に限定されるものではなく、下記する（２）の発明に係る半導体装置であってもよく、フリップチップボンディング等、ワイヤボンディング以外の方法で半導体チップと基板上の回路との接続がなされているものであってもよい。また、基板は、ガラス繊維を含浸した樹脂基板の両側に一段又は多段に回路を形成したものであってよく、金属基板に樹脂等を用いて絶縁層を形成したものであってもよい。 The semiconductor device according to the invention of (1) is particularly limited as long as the semiconductor chip is mounted on the first surface of the substrate and the solder resist layer is formed on the second surface of the substrate. Instead, the semiconductor device according to the invention of (2) described below may be used, and the semiconductor chip and the circuit on the substrate may be connected by a method other than wire bonding, such as flip chip bonding. Good. Further, the substrate may be one in which circuits are formed in one or more stages on both sides of a resin substrate impregnated with glass fibers, or may be one in which an insulating layer is formed on a metal substrate using a resin or the like.

（１）の発明に係る半導体装置は、基板の集合体である大判状基板に複数の半導体チップを搭載し、種々の処理を施すことにより半導体装置集合体を製造した後、ダイサーを用いて切断することにより製造されたものであることが望ましい。 In the semiconductor device according to the invention of (1), a plurality of semiconductor chips are mounted on a large-sized substrate that is an assembly of substrates, and a semiconductor device assembly is manufactured by performing various processes, and then cut using a dicer. It is desirable that it is manufactured by doing.

上記半導体装置では、上記基板の第２の面の周縁部分に、ソルダーレジスト層が形成されていないソルダーレジスト層非形成部が存在するため、上記方法により半導体装置を製造する際、半導体装置集合体をダイサーにより機械的に切断し、個々の半導体装置に分割しても、ソルダーレジスト層を切断することはない。従って、ソルダーレジスト層にヒゲ状物が発生したり、ソルダーレジスト層に剥がれやクラックが発生しにくく、信頼性の高い半導体装置を提供することができる。 In the semiconductor device, since there is a solder resist layer non-formed portion where the solder resist layer is not formed in the peripheral portion of the second surface of the substrate, the semiconductor device assembly is manufactured when the semiconductor device is manufactured by the above method. The solder resist layer is not cut even if it is mechanically cut by a dicer and divided into individual semiconductor devices. Therefore, a beard-like material is not generated in the solder resist layer, and peeling or cracking is not easily generated in the solder resist layer, so that a highly reliable semiconductor device can be provided.

次に、（２）の発明に係る半導体装置の一例について図面を用いて説明する。
図１（ａ）は、（２）の発明に係る半導体装置の一例を模式的に示す断面図である。 Next, an example of a semiconductor device according to the invention of (2) will be described with reference to the drawings.
FIG. 1A is a cross-sectional view schematically showing an example of a semiconductor device according to the invention of (2).

この半導体装置１０は、上面（第１の面）にボンディングパッド１２が形成され、上面（第１の面）に対向する面である下面（第２の面）にソルダーレジスト層１３とハンダバンプ１４とが形成された基板１１と、接着層１５を介して基板１１に接着された半導体チップ１６と、半導体チップ１６に形成されたパッド部１６ａと基板１１に形成されたボンディングパッド１２とを電気的に接続するワイヤ１７と、半導体チップ１６及びワイヤ１７を封止する樹脂パッケージ部１８とを備えており、基板１１の下面の周縁部分には、ソルダーレジスト層非形成部２１が存在している。 This semiconductor device 10 has a bonding pad 12 formed on the upper surface (first surface), and a solder resist layer 13 and solder bumps 14 on the lower surface (second surface) that is the surface opposite to the upper surface (first surface). The substrate 11 on which is formed, the semiconductor chip 16 bonded to the substrate 11 through the adhesive layer 15, the pad portion 16a formed on the semiconductor chip 16 and the bonding pad 12 formed on the substrate 11 are electrically connected. A wire 17 to be connected and a resin package portion 18 for sealing the semiconductor chip 16 and the wire 17 are provided, and a solder resist layer non-formation portion 21 exists at the peripheral portion of the lower surface of the substrate 11.

ソルダーレジスト層非形成部２１の幅は、特に限定されるものではなく、少しでもソルダーレジスト層非形成部２１が存在すれば、ソルダーレジスト層がダイサーにより切断されていない半導体装置となるが、切断時の誤差等を考慮すると、ソルダーレジスト層非形成部２１の幅は、ダイサーの幅の０．５〜１０倍が望ましい。
ダイサーで切断する際、ダイサーの幅の部分は、切削加工により切削されてしまうと考えると、切断時の大判状基板に形成すべきソルダーレジスト層非形成部２１０の幅は、上記の場合、ダイサーの幅の２〜２１倍となるが、そのような幅に設定することが望ましい。 The width of the solder resist layer non-formation part 21 is not particularly limited. If there is any solder resist layer non-formation part 21, the solder resist layer is not cut by a dicer. Considering time error and the like, the width of the solder resist layer non-forming portion 21 is desirably 0.5 to 10 times the width of the dicer.
Considering that the width of the dicer is cut by the cutting process when cutting with the dicer, the width of the solder resist layer non-forming portion 210 to be formed on the large-sized substrate at the time of cutting is as follows. However, it is desirable to set such a width.

大判状基板に形成すべきソルダーレジスト層非形成部の幅を上記範囲に設定しておけば、後述するように、半導体装置集合体をダイサーにより機械的に切断する際、誤差が発生することを考えても、ソルダーレジスト層を切断することなく、半導体装置集合体を分割することができる。従って、ソルダーレジスト層にヒゲ状物が発生したり、ソルダーレジスト層に剥がれやクラックが発生することはない。 If the width of the solder resist layer non-formation portion to be formed on the large-sized substrate is set within the above range, an error will occur when the semiconductor device assembly is mechanically cut with a dicer as described later. Even if considered, the semiconductor device assembly can be divided without cutting the solder resist layer. Therefore, no whiskers are generated in the solder resist layer, and no peeling or cracking occurs in the solder resist layer.

基板１１を構成する絶縁性基板１１ｚは、ガラス繊維を含浸したエポキシ樹脂からなるものである。なお、絶縁性基板としては、絶縁性を有するものであれば、特に限定されるものではなく、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、フェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの、セラミック等からなる基板を挙げることができる。 The insulating substrate 11z constituting the substrate 11 is made of an epoxy resin impregnated with glass fibers. The insulating substrate is not particularly limited as long as it has insulating properties. Bismaleimide-triazine resin (BT resin), epoxy resin, polyester resin, polyimide resin, phenol resin, and these resins And a substrate made of ceramic or the like impregnated with a reinforcing material such as glass fiber.

この絶縁性基板１１ｚの両面には、導体として銅等を用いた回路１１ａ、１１ｂが形成されている。また、回路１１ａ、１１ｂが形成された部分には、ビアホール１１ｃが形成され、両面に形成された回路１１ａ、１１ｂ間の導通が図られている。ビアホール１１ｃは、絶縁性基板１１ｚに穿設された貫通孔の壁面に無電解メッキや電解メッキ等によって金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである。
上記充填材としては、特に限定されるものではなく、例えば、樹脂充填材等の絶縁性充填材であってもよく、金属充填材等の導電性充填材であってもよい。 Circuits 11a and 11b using copper or the like as a conductor are formed on both surfaces of the insulating substrate 11z. Further, via holes 11c are formed in the portions where the circuits 11a and 11b are formed, and conduction between the circuits 11a and 11b formed on both surfaces is achieved. The via hole 11c is formed by forming a metal thin film on the wall surface of the through hole formed in the insulating substrate 11z by electroless plating or electrolytic plating, and further filling the through hole with a filler.
The filler is not particularly limited, and may be, for example, an insulating filler such as a resin filler or a conductive filler such as a metal filler.

上面の回路１１ａは、樹脂層１９により被覆されるとともに、その一部は露出し、露出部には、メッキ等が施され、ワイヤボンディングのためのボンディングパッド１２となっている。下面の回路１１ｂは、ソルダーレジスト層１３により被覆されるとともに、その一部は露出し、露出部にハンダバンプ１４のためのパッド部１４ａが形成され、パット部１４ａにハンダバンプ１４が形成されている。なお、樹脂層１９は、ソルダーレジスト層であってもよい。
基板１１の下面の周縁部分には、ソルダーレジスト層非形成部（ソルダーレジスト層が形成されていない部分）２１が存在している。 The circuit 11a on the upper surface is covered with a resin layer 19, and a part of the circuit 11a is exposed, and the exposed portion is plated or the like to form a bonding pad 12 for wire bonding. The circuit 11b on the lower surface is covered with a solder resist layer 13, and a part of the circuit 11b is exposed. A pad portion 14a for the solder bump 14 is formed on the exposed portion, and a solder bump 14 is formed on the pad portion 14a. The resin layer 19 may be a solder resist layer.
A solder resist layer non-formation portion (portion where the solder resist layer is not formed) 21 exists at the peripheral portion of the lower surface of the substrate 11.

本実施形態では、予めパット部１４ａに半田バンプ１４が形成されている場合について説明したが、本発明はこの例に限定されず、例えば、実装時に半田ボールや半田ペースト等を用いて直接、プリント基板に実装することとしてもよい。 In the present embodiment, the case where the solder bumps 14 are formed in advance on the pad portion 14a has been described. However, the present invention is not limited to this example. For example, printing can be performed directly using solder balls, solder paste, or the like during mounting. It is good also as mounting on a board | substrate.

基板１１の中央部分には、樹脂又はハンダにより形成された接着層１５を介して半導体チップ１６が接着されており、上述のように、半導体チップ１６に形成されたパッド部１６ａと基板１１に形成されたボンディングパッド１２とがワイヤ１７により接続されている。
なお、ハンダにより接着層１５を形成する際には、半導体チップ１６搭載部分の下の絶縁性基板１１にベタの回路を形成して樹脂層１９より露出させ、このベタの回路にハンダからなる接着層を形成し、半導体チップ１６を接着させることが望ましい。 A semiconductor chip 16 is bonded to the central portion of the substrate 11 via an adhesive layer 15 formed of resin or solder. As described above, the pad portion 16a formed on the semiconductor chip 16 and the substrate 11 are formed. The bonded pad 12 is connected by a wire 17.
When the adhesive layer 15 is formed by solder, a solid circuit is formed on the insulating substrate 11 under the semiconductor chip 16 mounting portion and exposed from the resin layer 19, and the solid circuit is bonded to the solid circuit by solder. It is desirable to form a layer and bond the semiconductor chip 16.

そして、これら半導体チップ１６、ワイヤ１７等を封止するために、基板１１の上面全体に、所定の厚さの樹脂パッケージ部１８が形成されている。樹脂パッケージ部１８は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである In order to seal the semiconductor chip 16, the wires 17, and the like, a resin package portion 18 having a predetermined thickness is formed on the entire top surface of the substrate 11. The resin package portion 18 is made of, for example, a resin composition containing an epoxy resin or the like.

（２）の発明に係る半導体装置１０によれば、基板１１の第２の面の周縁部分には、ソルダーレジスト層非形成部２１が存在するため、半導体装置製造時に、半導体装置集合体をダイサーにより機械的に切断し、個々の半導体装置に分割しても、ソルダーレジスト層を切断することはない。従って、ソルダーレジスト層にヒゲ状物が発生することはなく、ソルダーレジスト層に剥がれやクラックが発生しにくく、信頼性の高い半導体装置となる。
なお、上記半導体装置では、基板は、絶縁性基板を用いたものであるが、金属性基板を用い、必要な部分に樹脂やソルダーレジストで絶縁したものであってもよい。 According to the semiconductor device 10 according to the invention of (2), since the solder resist layer non-forming portion 21 exists in the peripheral portion of the second surface of the substrate 11, the semiconductor device aggregate is dicered at the time of manufacturing the semiconductor device. The solder resist layer is not cut even if it is mechanically cut and divided into individual semiconductor devices. Therefore, no whiskers are generated in the solder resist layer, and the solder resist layer is unlikely to be peeled off or cracked, resulting in a highly reliable semiconductor device.
In the semiconductor device, an insulating substrate is used as the substrate, but a metallic substrate may be used and a necessary portion may be insulated with a resin or a solder resist.

次に、本発明の基板について説明する。
本発明の基板は、第１の面にボンディングパッドが形成され、上記第１の面に対向する第２の面にソルダーレジスト層とハンダバンプ用パッドとが形成された基板であって、
上記第２の面の周縁部分には、上記ソルダーレジスト層非形成部が存在することを特徴とする基板である。 Next, the substrate of the present invention will be described.
The substrate of the present invention is a substrate in which a bonding pad is formed on a first surface, and a solder resist layer and a solder bump pad are formed on a second surface opposite to the first surface,
In the peripheral portion of the second surface, the solder resist layer non-forming portion is present.

本発明の基板は、上述した（２）の発明に係る半導体装置を構成する基板と同様に構成されており、上記（２）の発明に係る半導体装置で半導体装置を構成する基板に関し、詳しく説明を行った。従って、ここでは、基板の詳しい説明を省略することとする。なお、この基板は、後述する半導体装置集合体をダイサーを用いて分割することにより作製されるものである。 The substrate of the present invention is configured in the same manner as the substrate constituting the semiconductor device according to the invention of (2) described above, and relates in detail to the substrate constituting the semiconductor device with the semiconductor device according to the invention of (2). Went. Therefore, detailed description of the substrate is omitted here. In addition, this board | substrate is produced by dividing | segmenting the semiconductor device assembly mentioned later using a dicer.

本発明の基板は、上述のように構成されているので、半導体装置製造時に、半導体装置集合体をダイサーにより機械的に切断し、個々の半導体装置に分割しても、ソルダーレジスト層を切断することはない。従って、基板を厚生するソルダーレジスト層にヒゲ状物が発生することはなく、ソルダーレジスト層に剥がれやクラックが発生しにくく、本発明の基板を用いた半導体装置は、信頼性の高い半導体装置となる。 Since the substrate of the present invention is configured as described above, the semiconductor device assembly is mechanically cut by a dicer at the time of manufacturing a semiconductor device, and the solder resist layer is cut even when divided into individual semiconductor devices. There is nothing. Therefore, no whiskers are generated in the solder resist layer that thickens the substrate, and the solder resist layer is unlikely to be peeled off or cracked. The semiconductor device using the substrate of the present invention is a highly reliable semiconductor device. Become.

次に、本発明の半導体装置の製造方法について説明する。
本発明の半導体装置の製造方法は、複数の半導体装置が大判状の基板及び該大判状の基板上に形成された樹脂パッケージ部を介して連続的に繋がった状態の半導体装置集合体を製造した後、ダイサーにより個々の半導体装置に切断、分割することにより（２）の発明に係る半導体装置を製造する半導体装置の製造方法であって、
上記大判状の基板の製造過程において、第２の面にソルダーレジスト層を形成する際、個々の半導体装置を構成する基板の境界部分に、切断の際に使用するダイサーの幅よりも広い幅のソルダーレジスト層非形成部を形成するソルダーレジスト層形成工程と、
上記ダイサーにより個々の半導体装置に切断、分割する際、両側に上記ソルダーレジスト層非形成部が残るように、上記ダイサーを用いて切断を行い、個々の半導体装置に分割する分割工程を有することを特徴とする。 Next, a method for manufacturing a semiconductor device of the present invention will be described.
According to the method for manufacturing a semiconductor device of the present invention, a semiconductor device assembly in which a plurality of semiconductor devices are continuously connected via a large-sized substrate and a resin package portion formed on the large-sized substrate is manufactured. Thereafter, a semiconductor device manufacturing method for manufacturing a semiconductor device according to the invention of (2) by cutting and dividing into individual semiconductor devices by a dicer,
In the manufacturing process of the large-sized substrate, when the solder resist layer is formed on the second surface, a width wider than the width of the dicer used at the time of cutting is formed at the boundary portion of the substrate constituting each semiconductor device. A solder resist layer forming step for forming a solder resist layer non-forming portion;
When cutting and dividing into individual semiconductor devices by the dicer, it has a dividing step of cutting into the individual semiconductor devices by cutting using the dicer so that the solder resist layer non-formed portions remain on both sides. Features.

図２（ａ）〜（ｅ）は、このような半導体装置を製造する工程を模式的に示した断面図である。
なお、上記図面では、基板の製造工程は、省略しているが、以下においても、基板の製造工程についても説明することとする。
（Ａ）大判状絶縁性基板１１０ｚを出発材料とし、まず、大判状絶縁性基板１１０ｚの両面に、回路１１ａ、１１ｂを形成する。回路１１ａ、１１ｂは、大判状絶縁基板１１０ｚの両面に無電解メッキを施し、さらに電解メッキを施してベタの金属層を形成した後、エッチング処理を施すことにより形成することができる。また、銅張基板にエッチング処理を施すことにより形成してもよい。 2A to 2E are cross-sectional views schematically showing a process for manufacturing such a semiconductor device.
In the above drawings, the manufacturing process of the substrate is omitted, but the manufacturing process of the substrate will also be described below.
(A) Using the large-sized insulating substrate 110z as a starting material, first, circuits 11a and 11b are formed on both surfaces of the large-sized insulating substrate 110z. The circuits 11a and 11b can be formed by performing electroless plating on both surfaces of the large-sized insulating substrate 110z, further performing electrolytic plating to form a solid metal layer, and then performing an etching process. Moreover, you may form by performing an etching process to a copper clad board | substrate.

なお、大判状絶縁基板１１０ｚとは、絶縁性基板１１ｚの集合体であり、例えば、縦に１０枚、横に５枚の絶縁性基板１１ｚが配置された大面積のものである。なお、大判状絶縁基板１１０ｚを構成する絶縁性基板１１ｚの枚数は、特に限定されるものではなく、生産状況に応じて適宜選択することができる。
本発明では、この大判状絶縁基板１１０ｚを用いて大判状基板１１０を製造し、この後、一度に上述した処理や下記する処理を施すことにより半導体装置集合体２０を製造し、得られた半導体装置集合体２０を分割することにより、半導体装置１０を製造する。従って、一度に多量の半導体装置１０を製造することができる。上記理由から、本発明では、このような大判状基板１１０を用いている。 The large-sized insulating substrate 110z is an aggregate of the insulating substrates 11z, and has a large area in which, for example, ten insulating substrates 11z vertically and five insulating substrates 11z horizontally are arranged. Note that the number of insulating substrates 11z constituting the large-sized insulating substrate 110z is not particularly limited, and can be appropriately selected according to the production status.
In the present invention, the large-sized substrate 110 is manufactured using the large-sized insulating substrate 110z, and then the semiconductor device assembly 20 is manufactured by performing the above-described processing and the following processing at a time. The semiconductor device 10 is manufactured by dividing the device assembly 20. Accordingly, a large amount of the semiconductor device 10 can be manufactured at a time. For the above reasons, the large substrate 110 is used in the present invention.

（Ｂ）次に、大判状絶縁基板１１０ｚの所定の位置に、ドリルやレーザ等により貫通孔を穿設する。続いて、無電解メッキを施し、さらに電解メッキを施すことにより、上記貫通孔の壁面に金属薄膜を形成し、該貫通孔に充填材を充填することにより、ビアホール１１ｃを形成する。上記充填材としては、例えば、樹脂充填材や金属充填材等を挙げることができる。また、ビアホール１１ｃには、蓋メッキを施してもよい。 (B) Next, a through hole is drilled at a predetermined position of the large-sized insulating substrate 110z by a drill, a laser, or the like. Subsequently, electroless plating is performed, and further electroplating is performed, thereby forming a metal thin film on the wall surface of the through hole, and filling the through hole with a filler, thereby forming a via hole 11c. Examples of the filler include a resin filler and a metal filler. The via hole 11c may be plated with a lid.

（Ｃ）次に、大判状絶縁基板１１０ｚの上面に、未硬化の感光性樹脂組成物等をロールコータやカーテンコータ等により塗布したり、フィルム状に成形した感光性樹脂組成物を圧着することにより、樹脂層となる層を形成する。また、大判状絶縁基板１１０ｚの下面にも、未硬化のソルダーレジスト組成物をロールコータやカーテンコータ等により塗布したり、フィルム状に成形したソルダーレジスト組成物を圧着することにより、ソルダーレジスト層となる層を形成する。なお、上面の樹脂層となる層は、ソルダーレジスト層となる層であってもよい。 (C) Next, an uncured photosensitive resin composition or the like is applied to the upper surface of the large-sized insulating substrate 110z by a roll coater or a curtain coater, or the photosensitive resin composition molded into a film is pressure-bonded. Thus, a layer to be a resin layer is formed. In addition, by applying an uncured solder resist composition to the lower surface of the large-sized insulating substrate 110z with a roll coater, a curtain coater, or the like, or pressing the solder resist composition formed into a film shape, Forming a layer. The layer that becomes the resin layer on the upper surface may be a layer that becomes the solder resist layer.

続いて、上面に関し、樹脂層となる層の所定箇所にレーザ処理や露光現像処理により開口を形成し、露出した箇所にＮｉメッキやＡｕメッキを行うことにより、ボンディングパッド１２を形成し、硬化処理等を施すことにより樹脂層１９とする。また、下面のソルダーレジスト層となる層に対しても同様の処理を行い、パッド部１４ａを形成した後、硬化処理等を施すことにより、最終的なソルダーレジスト層１３とする。 Subsequently, with respect to the upper surface, an opening is formed in a predetermined portion of the layer to be a resin layer by laser processing or exposure and development processing, and Ni plating or Au plating is performed on the exposed portion, thereby forming a bonding pad 12 and curing processing. Etc. to make the resin layer 19. Further, the same process is performed on the lower layer of the solder resist layer to form the pad portion 14a, and then a curing process or the like is performed to obtain the final solder resist layer 13.

下面にソルダーレジスト層１３を形成する際、レーザ処理や露光現像処理等を施すことにより、大判状基板１１０における個々の基板１１の境界となる部分の両側に、切断の際に使用するダイサーの幅よりも広い幅のソルダーレジスト層非形成部２１０を形成する。すなわち、その部分においては、ソルダーレジスト層１３となる部分を上記方法等により除去し、大判状絶縁性基板１１０が露出するようにする。
このソルダーレジスト層非形成部２１０の幅は、ダイサーの幅の２〜２１倍が望ましい。切断時に誤差等が生じた場合であっても、ソルダーレジスト層１３を切断するおそれがないからである。
上記（Ａ）〜（Ｃ）の工程を経ることにより、図２（ａ）に示す大判状基板１１０を製造する。 When the solder resist layer 13 is formed on the lower surface, the width of a dicer used for cutting is formed on both sides of a portion of the large substrate 110 serving as a boundary of each substrate 11 by performing laser processing, exposure development processing, or the like. A solder resist layer non-forming part 210 having a wider width is formed. That is, in this portion, the portion that becomes the solder resist layer 13 is removed by the above method or the like so that the large-sized insulating substrate 110 is exposed.
The width of the solder resist layer non-forming part 210 is desirably 2 to 21 times the width of the dicer. This is because there is no possibility of cutting the solder resist layer 13 even when an error or the like occurs during cutting.
The large substrate 110 shown in FIG. 2A is manufactured through the steps (A) to (C).

（Ｄ）次に、大判状基板１１０の複数の所定の箇所に、例えば接着用樹脂からなる接着用ペースト層を形成し、半導体チップ１６を、接着用ペースト層上に載置し、硬化させることにより、接着層１５を介して半導体チップ１６を大判状基板１１０に接着する。
ハンダを使用した場合には、ハンダペーストを塗布した後、半導体チップ１６を載置し、リフローさせることによりハンダ層からなる接着層１５を介して半導体チップ１６を接着する。 (D) Next, an adhesive paste layer made of, for example, an adhesive resin is formed at a plurality of predetermined locations on the large-sized substrate 110, and the semiconductor chip 16 is placed on the adhesive paste layer and cured. Thus, the semiconductor chip 16 is bonded to the large-sized substrate 110 through the adhesive layer 15.
When solder is used, after applying a solder paste, the semiconductor chip 16 is placed and reflowed to adhere the semiconductor chip 16 via the adhesive layer 15 made of a solder layer.

（Ｅ）続いて、半導体チップ１６の上面に設けられたパッド部１６ａと、ボンディングパッド１２とをワイヤ１７を用いてワイヤボンディングする。次に、大判状基板１１０の上面全体を覆うように、エポキシ樹脂等を含有する樹脂組成物で樹脂パッケージ部１８０を形成し、図２（ａ）に示す半導体装置集合体２０を製造する。 (E) Subsequently, the pad portion 16 a provided on the upper surface of the semiconductor chip 16 and the bonding pad 12 are wire-bonded using the wire 17. Next, a resin package portion 180 is formed with a resin composition containing an epoxy resin or the like so as to cover the entire top surface of the large substrate 110, and the semiconductor device assembly 20 shown in FIG.

次に、図２（ａ）で得られた半導体装置集合体２０の上下を逆転させ、パッド部１４ａ上に半田ボールを載置し、上記半田ボールをリフローすることにより、パッド部１４ａ上に半田バンプ１４を形成する（図２（ｂ）参照）。 Next, the semiconductor device assembly 20 obtained in FIG. 2A is turned upside down, a solder ball is placed on the pad portion 14a, and the solder ball is reflowed, whereby the solder is placed on the pad portion 14a. Bumps 14 are formed (see FIG. 2B).

次に、半導体装置集合体２０がばらばらにならないように、樹脂パッケージ部１８０に粘着テープ３５を貼着し（図２（ｃ）参照）、その状態で、ダイサー２２によるダイシングを行うことにより、個々の半導体装置１０に分割する（図２（ｄ）、図３参照）。
この際、図３に示すように、ダイサーで分割する部分には、ソルダーレジスト層非形成部２１０となっており、ソルダーレジスト層１３は存在しないので、ソルダーレジスト層１３にヒゲ状物等が形成されることはない。 Next, the adhesive tape 35 is stuck on the resin package portion 180 (see FIG. 2C) so that the semiconductor device assembly 20 does not fall apart. The semiconductor device 10 is divided (see FIGS. 2D and 3).
At this time, as shown in FIG. 3, the portion divided by the dicer is a solder resist layer non-forming portion 210, and the solder resist layer 13 does not exist, so a beard-like object is formed in the solder resist layer 13. It will never be done.

次に、吸着装置２３等を用い、分割された個々の半導体装置１０に分けることにより半導体装置１０を製造する（図２（ｅ）参照）。実際には、この後、種々の試験等を行い、試験等に合格したものを製品とする。 Next, the semiconductor device 10 is manufactured by using the adsorption device 23 or the like and dividing the semiconductor device 10 into the divided semiconductor devices 10 (see FIG. 2E). Actually, after this, various tests and the like are performed, and products that pass the tests are regarded as products.

上記半導体装置の製造方法によれば、ソルダーレジスト層形成工程において、個々の半導体装置１０を構成する基板１１の境界部分に、切断の際に使用するダイサーの幅よりも広い幅のソルダーレジスト層非形成部２１０を形成するので、ダイサーにより個々の半導体装置１０に切断、分離しても、ソルダーレジスト層１３を切断することはなく、ソルダーレジスト層１３の切断に伴なうクラック等が発生しにくく、また、ソルダーレジストの切断によるヒゲ状物も形成されない。従って、クラック等の発生に伴なう不良製品の発生や、ヒゲ状物の形成に伴なうパーティクルの発生等を防止することができ、信頼性の高い半導体装置１０を提供することができる。
なお、上記半導体装置の製造方法では、基板として、絶縁性基板を用いたものを使用していたが、金属性基板の必要な部分に樹脂やソルダーレジストで絶縁したものを用いてもよい。 According to the method for manufacturing a semiconductor device, in the solder resist layer forming step, the solder resist layer having a width wider than the width of the dicer used for cutting is formed on the boundary portion of the substrate 11 constituting each semiconductor device 10. Since the formation part 210 is formed, even if the semiconductor device 10 is cut and separated by a dicer, the solder resist layer 13 is not cut, and cracks associated with the cutting of the solder resist layer 13 are less likely to occur. In addition, no whiskers are formed by cutting the solder resist. Accordingly, it is possible to prevent the generation of defective products accompanying the occurrence of cracks and the like, the generation of particles accompanying the formation of whiskers, and the like, and the highly reliable semiconductor device 10 can be provided.
In the semiconductor device manufacturing method described above, a substrate using an insulating substrate is used. However, a necessary portion of a metallic substrate may be insulated with a resin or a solder resist.

以上、本発明の実施形態に係る半導体装置、基板及び半導体装置製造用基板について説明したが、本発明は、この例に限定されるものではない。
本実施形態においては、絶縁性基板が１層からなるものである場合について説明したが、本発明において、上記絶縁性基板は、複数の板状体が積層されたものであってもよい。また、本実施形態では、半導体装置のパッケージ方式がＢＧＡである場合について説明したが、本発明はこの例に限定されず、例えば、ＬＧＡであってもよい。 Although the semiconductor device, the substrate, and the semiconductor device manufacturing substrate according to the embodiment of the present invention have been described above, the present invention is not limited to this example.
In the present embodiment, the case where the insulating substrate is composed of one layer has been described, but in the present invention, the insulating substrate may be a laminate of a plurality of plate-like bodies. In the present embodiment, the case where the package system of the semiconductor device is BGA has been described. However, the present invention is not limited to this example, and may be LGA, for example.

本発明に係る半導体装置の一例を模式的に示す断面図である。It is sectional drawing which shows typically an example of the semiconductor device which concerns on this invention. （ａ）〜（ｅ）は、本発明の半導体装置の製造方法に係る各工程の一例を模式的に示す断面図である。(A)-(e) is sectional drawing which shows typically an example of each process which concerns on the manufacturing method of the semiconductor device of this invention. 本発明の半導体装置の製造方法に係る半導体装置集合体の切断、分割工程の一例を模式的に示す工程図である。It is process drawing which shows typically an example of the cutting | disconnection and division | segmentation process of the semiconductor device aggregate | assembly which concerns on the manufacturing method of the semiconductor device of this invention. 従来の半導体装置の一例を模式的に示す断面図である。It is sectional drawing which shows an example of the conventional semiconductor device typically. （ａ）〜（ｅ）は、従来の半導体装置の製造方法に係る各工程の一例を模式的に示す断面図である。(A)-(e) is sectional drawing which shows typically an example of each process which concerns on the manufacturing method of the conventional semiconductor device.

符号の説明Explanation of symbols

１０ 半導体装置
１１ｚ 絶縁性基板
１１ａ、１１ｂ 回路
１１ｃ ビアホール
１２ ボンディングパッド
１３ ソルダーレジスト層
１４ ハンダバンプ
１５ 接着層
１６ 半導体チップ
１６ａ パッド部
１７ ワイヤ
１８、１８０ 樹脂パッケージ部
２０ 半導体装置集合体
２１、２１０ ソルダーレジスト非形成部
２２ ダイサー
２３ 吸着装置
１１０ｚ 大判状絶縁性基板
１１０ 大判状基板 DESCRIPTION OF SYMBOLS 10 Semiconductor device 11z Insulating board | substrate 11a, 11b Circuit 11c Via hole 12 Bonding pad 13 Solder resist layer 14 Solder bump 15 Adhesion layer 16 Semiconductor chip 16a Pad part 17 Wire 18, 180 Resin package part 20 Semiconductor device assembly 21, 210 Solder resist non- Forming part 22 Dicer 23 Adsorption device 110z Large-sized insulating substrate 110 Large-sized substrate

Claims (4)

基板の第１の面に半導体チップを搭載した半導体装置であって、
前記基板の第１の面に対向する第２の面に、周縁部を除いてソルダーレジスト層が形成されていることを特徴とする半導体装置。 A semiconductor device having a semiconductor chip mounted on a first surface of a substrate,
A semiconductor device, wherein a solder resist layer is formed on a second surface opposite to the first surface of the substrate, excluding a peripheral edge portion. 第１の面にボンディングパッドが形成され、前記第１の面に対向する第２の面にソルダーレジスト層とハンダバンプとが形成された基板と、
接着層を介して前記基板の第１の面に接着された半導体チップと、
前記半導体チップに形成されたパッド部と前記基板に形成されたボンディングパッドとを電気的に接続するワイヤと、
前記半導体チップ及び前記ワイヤを封止する樹脂パッケージ部とを備えた半導体装置であって、
前記基板の第２の面の周縁部分には、前記ソルダーレジスト層非形成部が存在することを特徴とする半導体装置。 A substrate having a bonding pad formed on a first surface and a solder resist layer and a solder bump formed on a second surface opposite to the first surface;
A semiconductor chip bonded to the first surface of the substrate via an adhesive layer;
A wire for electrically connecting a pad portion formed on the semiconductor chip and a bonding pad formed on the substrate;
A semiconductor device comprising a resin package part for sealing the semiconductor chip and the wire,
The semiconductor device according to claim 1, wherein the solder resist layer non-forming portion is present at a peripheral portion of the second surface of the substrate. 第１の面にボンディングパッドが形成され、前記第１の面に対向する第２の面にソルダーレジスト層とハンダバンプ用パッドとが形成された基板であって、
前記第２の面の周縁部分には、前記ソルダーレジスト層非形成部が存在することを特徴とする基板。 A bonding pad is formed on a first surface, and a solder resist layer and a solder bump pad are formed on a second surface opposite to the first surface;
The board | substrate characterized by the said soldering resist layer non-formation part existing in the peripheral part of a said 2nd surface. 複数の半導体装置が大判状の基板及び該大判状の基板上に形成された樹脂パッケージ部を介して連続的に繋がった状態の半導体装置集合体を製造した後、ダイサーにより個々の半導体装置に切断、分割することにより請求項２記載の半導体装置を製造する半導体装置の製造方法であって、
前記大判状の基板の製造過程において、第２の面にソルダーレジスト層を形成する際、個々の半導体装置を構成する基板の境界部分に、切断の際に使用するダイサーの幅よりも広い幅のソルダーレジスト層非形成部を形成するソルダーレジスト層形成工程と、
前記ダイサーにより個々の半導体装置に切断、分割する際、両側に前記ソルダーレジスト層非形成部が残るように、前記ダイサーを用いて切断を行い、個々の半導体装置に分割する分割工程とを有することを特徴とする半導体装置の製造方法。 After manufacturing a semiconductor device assembly in which a plurality of semiconductor devices are continuously connected via a large-sized substrate and a resin package portion formed on the large-sized substrate, the semiconductor device is cut into individual semiconductor devices by a dicer. A semiconductor device manufacturing method for manufacturing the semiconductor device according to claim 2 by dividing,
In the manufacturing process of the large-sized substrate, when the solder resist layer is formed on the second surface, a width wider than the width of the dicer used at the time of cutting is formed at the boundary portion of the substrate constituting each semiconductor device. A solder resist layer forming step for forming a solder resist layer non-forming portion;
A cutting step of dividing into individual semiconductor devices by cutting with the dicer so that the solder resist layer non-formed portions remain on both sides when cutting and dividing into individual semiconductor devices by the dicer. A method of manufacturing a semiconductor device.
JP2005199288A 2005-07-07 2005-07-07 Substrate, semiconductor device, and manufacturing method thereof Pending JP2007019275A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005199288A JP2007019275A (en) 2005-07-07 2005-07-07 Substrate, semiconductor device, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005199288A JP2007019275A (en) 2005-07-07 2005-07-07 Substrate, semiconductor device, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007019275A true JP2007019275A (en) 2007-01-25

Family

ID=37756156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005199288A Pending JP2007019275A (en) 2005-07-07 2005-07-07 Substrate, semiconductor device, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007019275A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973271B1 (en) * 2008-04-25 2010-08-02 주식회사 하이닉스반도체 Substrate for semiconductor package and semiconductor package having the same
JP2011071181A (en) * 2009-09-24 2011-04-07 Hitachi Chem Co Ltd Printed wiring board
JP2011166076A (en) * 2010-02-15 2011-08-25 Renesas Electronics Corp Method of manufacturing semiconductor device
US11164803B2 (en) 2018-08-30 2021-11-02 Canon Kabushiki Kaisha Unit with wiring board, module, and equipment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270590A (en) * 1997-03-28 1998-10-09 Hitachi Chem Co Ltd Substrate for loading semiconductor chip and its manufacture
JPH10321750A (en) * 1997-05-16 1998-12-04 Citizen Watch Co Ltd Semiconductor device and manufacture of wiring board having semiconductor chip mounted thereon
JPH11354672A (en) * 1998-06-04 1999-12-24 Ibiden Co Ltd Semiconductor package and production thereof
JP2001160597A (en) * 1999-11-30 2001-06-12 Nec Corp Semiconductor device, wiring substrate and method of manufacturing semiconductor device
JP2006196734A (en) * 2005-01-14 2006-07-27 Renesas Technology Corp Semiconductor device and its manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270590A (en) * 1997-03-28 1998-10-09 Hitachi Chem Co Ltd Substrate for loading semiconductor chip and its manufacture
JPH10321750A (en) * 1997-05-16 1998-12-04 Citizen Watch Co Ltd Semiconductor device and manufacture of wiring board having semiconductor chip mounted thereon
JPH11354672A (en) * 1998-06-04 1999-12-24 Ibiden Co Ltd Semiconductor package and production thereof
JP2001160597A (en) * 1999-11-30 2001-06-12 Nec Corp Semiconductor device, wiring substrate and method of manufacturing semiconductor device
JP2006196734A (en) * 2005-01-14 2006-07-27 Renesas Technology Corp Semiconductor device and its manufacturing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973271B1 (en) * 2008-04-25 2010-08-02 주식회사 하이닉스반도체 Substrate for semiconductor package and semiconductor package having the same
JP2011071181A (en) * 2009-09-24 2011-04-07 Hitachi Chem Co Ltd Printed wiring board
US8629002B2 (en) 2010-02-09 2014-01-14 Renesas Electronics Corporation Manufacturing method of semiconductor device
JP2011166076A (en) * 2010-02-15 2011-08-25 Renesas Electronics Corp Method of manufacturing semiconductor device
US11164803B2 (en) 2018-08-30 2021-11-02 Canon Kabushiki Kaisha Unit with wiring board, module, and equipment

Similar Documents

Publication Publication Date Title
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
JP4361826B2 (en) Semiconductor device
TWI437647B (en) Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
US20020074667A1 (en) Wiring board, semiconductor device, and process for production of wiring board
US7432601B2 (en) Semiconductor package and fabrication process thereof
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2001015650A (en) Ball grid array package and its manufacture
JP2009194079A (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
KR100843705B1 (en) Semiconductor chip package having metal bump and methods of fabricating the same
JP2007019275A (en) Substrate, semiconductor device, and manufacturing method thereof
JP2006351950A (en) Semiconductor device and method for manufacturing the same
JP5000105B2 (en) Semiconductor device
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
JP4203535B2 (en) Wiring board manufacturing method and wiring board
JP5106758B2 (en) Semiconductor device
JP4549695B2 (en) Wiring board manufacturing method
JP4549692B2 (en) Wiring board manufacturing method
JP4856410B2 (en) Semiconductor device
TWI778056B (en) Wiring substrate and method for manufacturing wiring substrate
JP2005072085A (en) Method of manufacturing wiring board and wiring board
WO2003100850A1 (en) Substrate, wiring board, semiconductor package-use substrate, semiconductor package and production methods for them
JP2013254984A (en) Semiconductor device
JP4549693B2 (en) Wiring board manufacturing method
JP5399356B2 (en) Semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100701