KR100973271B1 - Substrate for semiconductor package and semiconductor package having the same - Google Patents

Substrate for semiconductor package and semiconductor package having the same Download PDF

Info

Publication number
KR100973271B1
KR100973271B1 KR1020080038840A KR20080038840A KR100973271B1 KR 100973271 B1 KR100973271 B1 KR 100973271B1 KR 1020080038840 A KR1020080038840 A KR 1020080038840A KR 20080038840 A KR20080038840 A KR 20080038840A KR 100973271 B1 KR100973271 B1 KR 100973271B1
Authority
KR
South Korea
Prior art keywords
ball land
pattern
solder resist
resist pattern
disposed
Prior art date
Application number
KR1020080038840A
Other languages
Korean (ko)
Other versions
KR20090113000A (en
Inventor
김재민
김재면
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080038840A priority Critical patent/KR100973271B1/en
Publication of KR20090113000A publication Critical patent/KR20090113000A/en
Application granted granted Critical
Publication of KR100973271B1 publication Critical patent/KR100973271B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

반도체 패키지용 기판 및 이를 갖는 반도체 패키지가 개시되어 있다. 반도체 패키지용 기판은 제1 면 및 상기 제1 면과 대향 하는 제2 면을 갖는 기판 몸체, 상기 제1 면 상에 배치된 접속 패드들, 상기 제2 면 상에 배치되며 상기 접속 패드들과 전기적으로 접속된 볼 랜드 패턴, 상기 볼 랜드 패턴을 노출하는 개구를 갖는 솔더 레지스트 패턴 및 상기 솔더 레지스트 패턴의 내부에 배치되며, 일부가 상기 개구에 의하여 형성된 상기 솔더 레지스트 패턴의 내측면으로부터 돌출된 보조 볼 랜드 패턴을 포함한다.A substrate for a semiconductor package and a semiconductor package having the same are disclosed. The substrate for a semiconductor package includes a substrate body having a first surface and a second surface opposite the first surface, connection pads disposed on the first surface, and electrically connected to the connection pads disposed on the second surface. A ball land pattern connected to each other, a solder resist pattern having an opening exposing the ball land pattern, and an auxiliary ball disposed inside the solder resist pattern, wherein a part of the auxiliary ball protrudes from an inner surface of the solder resist pattern formed by the opening It includes a land pattern.

Description

반도체 패키지용 기판 및 이를 갖는 반도체 패키지{SUBSTRATE FOR SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE HAVING THE SAME}SUBSTRATE FOR SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE HAVING THE SAME

본 발명은 반도체 패키지용 기판 및 이를 갖는 반도체 패키지에 관한 것이다.The present invention relates to a substrate for a semiconductor package and a semiconductor package having the same.

최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 처리하는 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발되고 있다.Recently, semiconductor packages including semiconductor chips and semiconductor chips for storing massive data and processing massive data have been developed.

반도체 패키지는 반도체 칩, 반도체 칩이 실장 되는 기판을 포함한다.The semiconductor package includes a semiconductor chip and a substrate on which the semiconductor chip is mounted.

기판은 반도체 칩 및 외부 기기를 전기적으로 연결하는 접속 부재를 포함하고, 접속 부재는 볼 랜드와 전기적으로 연결된다.The substrate includes a connecting member for electrically connecting the semiconductor chip and an external device, and the connecting member is electrically connected with the ball land.

볼 랜드 및 볼 랜드에 부착된 접속 부재는 열에 의하여 수축 또는 팽창되고, 볼 랜드 및 접속 부재가 반복적으로 수축 또는 팽창됨에 따라 접속 부재가 볼 랜드로부터 이탈되는 불량이 빈번하게 발생 된다.The ball lands and the connection members attached to the ball lands are contracted or expanded by heat, and as the ball lands and the connection members are repeatedly contracted or expanded, defects in which the connection members are separated from the ball lands frequently occur.

본 발명의 하나의 목적은 볼 랜드로부터 접속 부재의 부착 강도를 향상시키기에 적합한 구조를 갖는 반도체 패키지용 기판을 제공한다.One object of the present invention is to provide a substrate for a semiconductor package having a structure suitable for improving the adhesion strength of the connection member from the ball land.

본 발명의 다른 목적은 상기 반도체 패키지용 기판을 포함하는 반도체 패키지를 제공한다.It is another object of the present invention to provide a semiconductor package including the semiconductor package substrate.

본 발명에 따른 반도체 패키지용 기판은 제1 면 및 상기 제1 면과 대향 하는 제2 면을 갖는 기판 몸체, 상기 제1 면 상에 배치된 접속 패드들, 상기 제2 면 상에 배치되며, 상기 접속 패드들과 전기적으로 접속된 볼 랜드 패턴, 상기 볼 랜드 패턴을 노출하는 개구를 갖는 솔더 레지스트 패턴 및 상기 솔더 레지스트 패턴의 내부에 배치되며, 일부가 상기 개구에 의하여 형성된 상기 솔더 레지스트 패턴의 내측면으로부터 돌출된 보조 볼 랜드 패턴을 포함한다.The substrate for a semiconductor package according to the present invention includes a substrate body having a first surface and a second surface facing the first surface, connection pads disposed on the first surface, and disposed on the second surface. A ball land pattern electrically connected to the connection pads, a solder resist pattern having an opening exposing the ball land pattern, and an inner surface of the solder resist pattern formed inside the solder resist pattern, a part of which is formed by the opening And an auxiliary ball land pattern protruding from it.

반도체 패키지용 기판의 상기 볼 랜드 패턴은, 평면상에서 보았을 때, 원판 형상을 갖는다.The ball land pattern of the semiconductor package substrate has a disc shape when viewed in plan view.

반도체 패키지용 기판의 상기 보조 볼 랜드 패턴은 환형 금속 플레이트 형상을 갖는다.The auxiliary ball land pattern of the semiconductor package substrate has an annular metal plate shape.

반도체 패키지용 기판의 상기 보조 볼 랜드 패턴은 상기 보조 볼 랜드 패턴의 내측면으로부터 돌출된 복수개의 요철들을 포함한다.The auxiliary ball land pattern of the semiconductor package substrate may include a plurality of protrusions and protrusions protruding from an inner side surface of the auxiliary ball land pattern.

반도체 패키지용 기판의 상기 솔더 레지스트 패턴은 상기 제2 면 상에 배치 된 제1 솔더 레지스트 패턴 및 상기 보조 볼 랜드 패턴을 덮는 제2 솔더 레지스트 패턴을 포함한다.The solder resist pattern of the semiconductor package substrate includes a first solder resist pattern disposed on the second surface and a second solder resist pattern covering the auxiliary ball land pattern.

반도체 패키지용 기판의 상기 볼 랜드 패턴 및 상기 보조 볼 랜드 패턴은 구리를 포함한다.The ball land pattern and the auxiliary ball land pattern of the semiconductor package substrate include copper.

반도체 패키지용 기판은 상기 볼 랜드 패턴 및 상기 보조 볼 랜드 패턴에 접속된 접속 부재를 더 포함한다.The semiconductor package substrate further includes a connection member connected to the ball land pattern and the auxiliary ball land pattern.

반도체 패키지는 제1 면 및 상기 제1 면과 대향 하는 제2 면을 갖는 기판 몸체, 상기 제1 면 상에 배치된 접속 패드들, 상기 제2 면 상에 배치되며 상기 접속 패드들과 전기적으로 접속된 볼 랜드 패턴, 상기 볼 랜드 패턴을 노출하는 개구를 갖는 솔더 레지스트 패턴 및 상기 솔더 레지스트 패턴의 내부에 배치되며 일부가 상기 개구에 의하여 형성된 상기 솔더 레지스트 패턴의 내측면으로부터 돌출된 보조 볼 랜드 패턴을 포함하는 기판, 상기 볼 랜드 패턴 및 상기 보조 볼 랜드 패턴과 접속되는 접속 부재 및 상기 제1 면 상에 배치되며 상기 접속 패드와 전기적으로 연결된 본딩 패드들을 갖는 반도체 칩을 포함한다.The semiconductor package includes a substrate body having a first side and a second side facing the first side, connection pads disposed on the first side, and electrically connected to the connection pads disposed on the second side. A ball land pattern, a solder resist pattern having an opening exposing the ball land pattern, and an auxiliary ball land pattern disposed inside the solder resist pattern and partially protruding from an inner surface of the solder resist pattern formed by the opening. And a semiconductor chip including a substrate, a connection member connected to the ball land pattern and the auxiliary ball land pattern, and bonding pads disposed on the first surface and electrically connected to the connection pad.

반도체 패키지는 상기 볼 랜드 패턴은 원판 형상을 갖고, 상기 보조 볼 랜드 패턴은 환형 금속 플레이트 형상을 갖는다.In the semiconductor package, the ball land pattern has a disk shape, and the auxiliary ball land pattern has an annular metal plate shape.

반도체 패키지의 상기 보조 볼 랜드 패턴은 상기 보조 볼 랜드 패턴의 내측면을 따라 배치된 복수개의 요철들을 포함한다.The auxiliary ball land pattern of the semiconductor package includes a plurality of irregularities disposed along an inner side surface of the auxiliary ball land pattern.

반도체 패키지의 상기 솔더 레지스트 패턴은 상기 제2 면 상에 배치된 제1 솔더 레지스트 패턴 및 상기 보조 볼 랜드 패턴을 덮는 제2 솔더 레지스트 패턴을 포함한다.The solder resist pattern of the semiconductor package includes a first solder resist pattern disposed on the second surface and a second solder resist pattern covering the auxiliary ball land pattern.

본 발명에 따른 솔더 레지스트 패턴의 내부에 보조 볼랜드 패턴을 형성하여 접속 부재와 전기적으로 접속된 볼 랜드 패턴이 접속 부재로부터 이탈되는 것을 방지하여 반도체 패키지의 신뢰성을 한층 향상시킨다.The auxiliary borland pattern is formed inside the solder resist pattern according to the present invention to prevent the ball land pattern electrically connected to the connection member from being separated from the connection member, thereby further improving the reliability of the semiconductor package.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지용 기판 및 이를 갖는 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 반도체 패키지용 기판 및 이를 갖는 반도체 패키지를 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a semiconductor package substrate and a semiconductor package having the same according to embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments, Those skilled in the art will be able to implement the semiconductor package substrate and the semiconductor package having the same in various other forms without departing from the technical spirit of the present invention.

도 1은 본 발명의 일실시예에 의한 반도체 패키지용 기판을 도시한 단면도이다. 도 2는 도 1의 'A' 부분 확대도이다.1 is a cross-sectional view showing a semiconductor package substrate according to an embodiment of the present invention. FIG. 2 is an enlarged view of a portion 'A' of FIG. 1.

도 1 및 도 2를 참조하면, 반도체 패키지용 기판(100)은 기판 몸체(10), 접속 패드(20)들, 볼 랜드 패턴(30)들, 솔더 레지스트 패턴(40) 및 보조 볼 랜드 패턴(50)들을 포함한다. 이에 더하여 반도체 패키지용 기판(100)은 접속 부재(60)들을 포함할 수 있다.1 and 2, the semiconductor package substrate 100 may include a substrate body 10, connection pads 20, ball land patterns 30, solder resist patterns 40, and auxiliary ball land patterns ( 50). In addition, the semiconductor package substrate 100 may include connection members 60.

기판 몸체(10)는, 예를 들어, 플레이트 형상을 갖는 인쇄회로기판(PCB)일 수 있다. 기판 몸체(10)는 제1 면(12) 및 제1 면(12)과 대향 하는 제2 면(14)을 포함 한다.The substrate body 10 may be, for example, a printed circuit board (PCB) having a plate shape. The substrate body 10 includes a first face 12 and a second face 14 opposite the first face 12.

접속 패드(20)들은 기판 몸체(10)의 제1 면(12) 상에 배치된다. 복수개의 접속 패드(20)들은, 예를 들어, 기판 몸체(10)의 제1 면(12)의 대향 하는 양쪽 에지를 따라 배치될 수 있다.The connection pads 20 are disposed on the first side 12 of the substrate body 10. The plurality of connection pads 20 may be disposed along opposite edges of the first surface 12 of the substrate body 10, for example.

볼 랜드 패턴(30)들은 기판 몸체(10)의 제2 면(14) 상에 배치된다. 각 볼 랜드 패턴(30)들은, 예를 들어, 원판 형상을 가질 수 있다. 이에 더하여, 볼 랜드 패턴(30)은 각 볼 랜드 패턴(30)의 에지를 따라 고리 형상으로 형성된 슬릿 형상의 관통홀을 더 포함할 수 있다. 본 실시예에서, 볼 랜드 패턴(30)은 우수한 전기적 특성을 갖는 구리를 포함할 수 있다.The ball land patterns 30 are disposed on the second surface 14 of the substrate body 10. Each of the ball land patterns 30 may have, for example, a disc shape. In addition, the ball land pattern 30 may further include a slit-shaped through hole formed in an annular shape along the edge of each ball land pattern 30. In this embodiment, the ball land pattern 30 may include copper having excellent electrical properties.

본 실시예에서, 볼 랜드 패턴(30)들은 기판 몸체(10)의 제2 면(14) 상에, 예를 들어, 국제전기전자표준협회(JEDEC : Joint Electron Device Engineering Council)의 규정에 따라 배치된다.In this embodiment, the ball land patterns 30 are disposed on the second side 14 of the substrate body 10, for example, in accordance with the regulations of the Joint Electron Device Engineering Council (JEDEC). do.

본 실시예에서, 제2 면(14) 상에 배치된 각 볼 랜드 패턴(30)들은 기판 몸체(10) 내에 포함된 도전성 비아(16)를 이용하여 제1 면(12) 상에 배치된 각 접속 패드(20)들과 전기적으로 연결된다.In this embodiment, each of the ball land patterns 30 disposed on the second surface 14 may be disposed on the first surface 12 using conductive vias 16 included in the substrate body 10. It is electrically connected to the connection pads 20.

솔더 레지스트 패턴(40)은 기판 몸체(10)의 제2 면(14) 상에 배치된다. 솔더 레지스트 패턴(40)은 제2 면(14) 상에 배치된 각 볼 랜드 패턴(30)들을 노출하는 개구들을 갖는다.The solder resist pattern 40 is disposed on the second side 14 of the substrate body 10. The solder resist pattern 40 has openings that expose respective ball land patterns 30 disposed on the second surface 14.

솔더 레지스트 패턴(40)은, 예를 들어, 제1 솔더 레지스트 패턴(42) 및 제2 솔더 레지스트 패턴(44)을 포함할 수 있다.The solder resist pattern 40 may include, for example, a first solder resist pattern 42 and a second solder resist pattern 44.

제1 솔더 레지스트 패턴(42)은 기판 몸체(10)의 제2 면(14) 상에 배치되고, 제1 솔더 레지스트 패턴(42)은 각 볼 랜드 패턴(30)들을 노출하는 제1 개구들을 갖는다.The first solder resist pattern 42 is disposed on the second side 14 of the substrate body 10, and the first solder resist pattern 42 has first openings exposing the respective ball land patterns 30. .

제2 솔더 레지스트 패턴(44)은 제1 솔더 레지스트 패턴(42) 상에 배치되고, 제2 솔더 레지스트 패턴(44)은 각 볼 랜드 패턴(30)들을 노출하는 제2 개구들을 갖는다.The second solder resist pattern 44 is disposed on the first solder resist pattern 42, and the second solder resist pattern 44 has second openings exposing the respective ball land patterns 30.

보조 볼 랜드 패턴(50)은 솔더 레지스트 패턴(40)의 내부에 배치된다. 구체적으로, 보조 볼 랜드 패턴(50)은 제1 솔더 레지스트 패턴(42) 및 제2 솔더 레지스트 패턴(44)의 사이에 개재된다.The auxiliary ball land pattern 50 is disposed inside the solder resist pattern 40. Specifically, the auxiliary ball land pattern 50 is interposed between the first solder resist pattern 42 and the second solder resist pattern 44.

도 3은 도 1에 도시된 보조 볼 랜드 패턴의 평면도이다.3 is a plan view of the auxiliary ball land pattern illustrated in FIG. 1.

도 3을 참조하면, 보조 볼 랜드 패턴(50)은, 예를 들어, 환형 플레이트 형상을 가질 수 있다. 보조 볼 랜드 패턴(50)은, 예를 들어, 전기적 특성이 우수한 구리를 포함할 수 있다.Referring to FIG. 3, the auxiliary ball land pattern 50 may have, for example, an annular plate shape. The auxiliary ball land pattern 50 may include, for example, copper having excellent electrical characteristics.

환형 플레이트 형상을 갖는 보조 볼 랜드 패턴(50)의 개구의 중심은 볼 랜드 패턴(30)의 중심과 정렬되고, 보조 볼 랜드 패턴(50)의 일부는 솔더 레지스트 패턴(40)의 개구에 의하여 형성된 솔더 레지스트 패턴(40)의 내측면으로부터 소정 길이로 돌출된다.The center of the opening of the auxiliary ball land pattern 50 having an annular plate shape is aligned with the center of the ball land pattern 30, and a part of the auxiliary ball land pattern 50 is formed by the opening of the solder resist pattern 40. The inner surface of the solder resist pattern 40 protrudes to a predetermined length.

솔더 레지스트 패턴(40)의 내측면으로부터 일부가 돌출된 보조 볼 랜드 패턴(50)은 볼 랜드 패턴(30)과 함께 접속 부재와 접속되어 볼 랜드 패턴(30) 및 접속 부재의 기계적 부착 강도를 향상시킨다.The auxiliary ball land pattern 50, which partially protrudes from the inner surface of the solder resist pattern 40, is connected to the connection member together with the ball land pattern 30 to improve the mechanical adhesion strength of the ball land pattern 30 and the connection member. Let's do it.

도 4는 도 1에 도시된 보조 볼 랜드 패턴의 다른 실시예를 도시한 평면도이다.4 is a plan view illustrating another embodiment of the auxiliary ball land pattern illustrated in FIG. 1.

도 4를 참조하면, 보조 볼 랜드 패턴(50)은, 예를 들어, 환형 플레이트 형상을 가질 수 있다. 보조 볼 랜드 패턴(50)은, 예를 들어, 전기적 특성이 우수한 구리를 포함할 수 있다.Referring to FIG. 4, the auxiliary ball land pattern 50 may have, for example, an annular plate shape. The auxiliary ball land pattern 50 may include, for example, copper having excellent electrical characteristics.

환형 플레이트 형상을 갖는 보조 볼 랜드 패턴(50)의 개구의 중심은 볼 랜드 패턴(30)의 중심과 정렬되고, 보조 볼 랜드 패턴(50)의 일부는 솔더 레지스트 패턴(40)의 개구에 의하여 형성된 솔더 레지스트 패턴(40)의 내측면으로부터 소정 길이로 돌출된다.The center of the opening of the auxiliary ball land pattern 50 having an annular plate shape is aligned with the center of the ball land pattern 30, and a part of the auxiliary ball land pattern 50 is formed by the opening of the solder resist pattern 40. The inner surface of the solder resist pattern 40 protrudes to a predetermined length.

본 실시예에 의한 보조 볼 랜드 패턴(50)은 보조 볼 랜드 패턴(50)의 내측면으로부터 돌출된 복수개의 요철(52)들을 포함할 수 있다.The auxiliary ball land pattern 50 according to the present exemplary embodiment may include a plurality of irregularities 52 protruding from the inner side surface of the auxiliary ball land pattern 50.

솔더 레지스트 패턴(40)의 내측면으로부터 일부가 돌출되며 요철(52)들을 갖는 보조 볼 랜드 패턴(50)은 볼 랜드 패턴(30)과 함께 접속 부재와 접속되어 볼 랜드 패턴(30) 및 접속 부재의 기계적 부착 강도를 보다 향상시킬 수 있다.The auxiliary ball land pattern 50 having a portion protruding from the inner surface of the solder resist pattern 40 and having the concave and convexities 52 is connected with the connection member along with the ball land pattern 30 to connect the ball land pattern 30 and the connection member. The mechanical adhesion strength of can be improved more.

도 5는 본 발명의 다른 일실시예에 의한 반도체 패키지를 도시한 단면도이다.5 is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention.

도 5를 참조하면, 반도체 패키지(500)는 기판(100), 접속 부재(200) 및 반도체 칩(300)을 포함한다.Referring to FIG. 5, the semiconductor package 500 includes a substrate 100, a connection member 200, and a semiconductor chip 300.

기판(100)은 기판 몸체(10), 접속 패드(20)들, 볼 랜드 패턴(30)들, 솔더 레지스트 패턴(40) 및 보조 볼 랜드 패턴(50)들을 포함한다.The substrate 100 includes a substrate body 10, connection pads 20, ball land patterns 30, solder resist patterns 40, and auxiliary ball land patterns 50.

플레이트 형상을 갖는 인쇄회로기판인 기판 몸체(10)는 제1 면(12) 및 제1 면(12)과 대향 하는 제2 면(14)을 포함한다.The substrate body 10, which is a printed circuit board having a plate shape, includes a first surface 12 and a second surface 14 opposite to the first surface 12.

접속 패드(20)들은 기판 몸체(10)의 제1 면(12) 상에 배치되고, 접속 패드(20)들은 기판 몸체(10)의 제1 면(12)의 대향 하는 양쪽 에지를 따라 배치될 수 있다.The connection pads 20 are disposed on the first side 12 of the substrate body 10, and the connection pads 20 are disposed along opposite opposing edges of the first side 12 of the substrate body 10. Can be.

볼 랜드 패턴(30)들은 기판 몸체(10)의 제2 면(14) 상에 배치되고, 각 볼 랜드 패턴(30)들은 원판 형상을 갖는다. 이에 더하여, 볼 랜드 패턴(30)은 각 볼 랜드 패턴(30)의 에지를 따라 고리 형상으로 형성된 슬릿 형상의 관통홀을 더 포함할 수 있다. 본 실시예에서, 볼 랜드 패턴(30)은 우수한 전기적 특성을 갖는 구리를 포함할 수 있다.The ball land patterns 30 are disposed on the second surface 14 of the substrate body 10, and each ball land pattern 30 has a disc shape. In addition, the ball land pattern 30 may further include a slit-shaped through hole formed in an annular shape along the edge of each ball land pattern 30. In this embodiment, the ball land pattern 30 may include copper having excellent electrical properties.

볼 랜드 패턴(30)들은 기판 몸체(10)의 제2 면(14) 상에, 예를 들어, 국제전기전자표준협회(JEDEC)의 규정에 의하여 배치된다.The ball land patterns 30 are disposed on the second side 14 of the substrate body 10, for example, according to the regulations of the International Electro-Electronic Standards Association (JEDEC).

제2 면(14) 상에 배치된 각 볼 랜드 패턴(30)들은 기판 몸체(10) 내에 포함된 도전성 비아(16)를 이용하여 제1 면(12) 상에 배치된 각 접속 패드(20)들과 전기적으로 연결된다.Each of the ball land patterns 30 disposed on the second surface 14 may have respective connection pads 20 disposed on the first surface 12 using conductive vias 16 included in the substrate body 10. Electrical connection with the field.

솔더 레지스트 패턴(40)은 기판 몸체(10)의 제2 면(14) 상에 배치된다. 솔더 레지스트 패턴(40)은 제2 면(14) 상에 배치된 각 볼 랜드 패턴(30)들을 노출하는 개구들을 갖는다.The solder resist pattern 40 is disposed on the second side 14 of the substrate body 10. The solder resist pattern 40 has openings that expose respective ball land patterns 30 disposed on the second surface 14.

솔더 레지스트 패턴(40)은, 예를 들어, 제1 솔더 레지스트 패턴(42) 및 제2 솔더 레지스트 패턴(44)을 포함할 수 있다.The solder resist pattern 40 may include, for example, a first solder resist pattern 42 and a second solder resist pattern 44.

제1 솔더 레지스트 패턴(42)은 기판 몸체(10)의 제2 면(14) 상에 배치되고, 제1 솔더 레지스트 패턴(42)은 각 볼 랜드 패턴(30)들을 노출하는 제1 개구들을 갖는다.The first solder resist pattern 42 is disposed on the second side 14 of the substrate body 10, and the first solder resist pattern 42 has first openings exposing the respective ball land patterns 30. .

제2 솔더 레지스트 패턴(44)은 제1 솔더 레지스트 패턴(42) 상에 배치되고, 제2 솔더 레지스트 패턴(44)은 각 볼 랜드 패턴(30)들을 노출하는 제2 개구들을 갖는다.The second solder resist pattern 44 is disposed on the first solder resist pattern 42, and the second solder resist pattern 44 has second openings exposing the respective ball land patterns 30.

보조 볼 랜드 패턴(50)은 솔더 레지스트 패턴(40)의 내부에 배치된다. 구체적으로, 보조 볼 랜드 패턴(50)은 제1 솔더 레지스트 패턴(42) 및 제2 솔더 레지스트 패턴(44)의 사이에 개재된다.The auxiliary ball land pattern 50 is disposed inside the solder resist pattern 40. Specifically, the auxiliary ball land pattern 50 is interposed between the first solder resist pattern 42 and the second solder resist pattern 44.

보조 볼 랜드 패턴(50)은 환형 플레이트 형상을 가질 수 있고, 보조 볼 랜드 패턴(50)은, 예를 들어, 전기적 특성이 우수한 구리를 포함할 수 있다.The auxiliary ball land pattern 50 may have an annular plate shape, and the auxiliary ball land pattern 50 may include, for example, copper having excellent electrical characteristics.

환형 플레이트 형상을 갖는 보조 볼 랜드 패턴(50)의 개구의 중심은 볼 랜드 패턴(30)의 중심과 정렬되고, 보조 볼 랜드 패턴(50)의 일부는 솔더 레지스트 패턴(40)의 개구에 의하여 형성된 솔더 레지스트 패턴(40)의 내측면으로부터 소정 길이로 돌출된다. 이와 다르게, 보조 볼 랜드 패턴(50)은 보조 볼 랜드 패턴(50)의 내측면에 형성된 복수개의 요철들을 더 포함할 수 있다.The center of the opening of the auxiliary ball land pattern 50 having an annular plate shape is aligned with the center of the ball land pattern 30, and a part of the auxiliary ball land pattern 50 is formed by the opening of the solder resist pattern 40. The inner surface of the solder resist pattern 40 protrudes to a predetermined length. Alternatively, the auxiliary ball land pattern 50 may further include a plurality of irregularities formed on the inner side surface of the auxiliary ball land pattern 50.

접속 부재(200)는 각 볼 랜드 패턴(30)과 전기적으로 접속된다. 접속 부재(200)는, 예를 들어, 낮은 용융 온도를 갖는 솔더를 포함할 수 있다.The connection member 200 is electrically connected to each ball land pattern 30. The connection member 200 may include, for example, a solder having a low melting temperature.

솔더 레지스트 패턴(40)의 내측면으로부터 일부가 돌출된 보조 볼 랜드 패턴(50)은 볼 랜드 패턴(30)과 함께 접속 부재(200)와 접속되어 볼 랜드 패턴(30) 및 접속 부재(200)의 기계적 부착 강도를 향상시킨다.The auxiliary ball land pattern 50, which partially protrudes from the inner side surface of the solder resist pattern 40, is connected to the connection member 200 together with the ball land pattern 30 to connect the ball land pattern 30 and the connection member 200. To improve the mechanical adhesion strength.

반도체 칩(300)은 기판 몸체(10)의 제1 면(12) 상에 배치된다. 반도체 칩(300)은 접착 부재(310)에 의하여 기판 몸체(10)의 제1 면(12) 상에 부착될 수 있다.The semiconductor chip 300 is disposed on the first surface 12 of the substrate body 10. The semiconductor chip 300 may be attached on the first surface 12 of the substrate body 10 by the adhesive member 310.

반도체 칩(300)은 본딩 패드(320)들 및 회로부(330)를 포함한다.The semiconductor chip 300 includes bonding pads 320 and a circuit unit 330.

회로부(330)는 데이터를 저장하는 데이터 저장부(미도시) 및/또는 데이터를 처리하는 데이터 처리부(미도시)를 포함한다.The circuit unit 330 includes a data storage unit (not shown) for storing data and / or a data processing unit (not shown) for processing data.

본딩 패드(320)들은 반도체 칩(300)의 상면 상에 배치되며, 본딩 패드(320)들은 회로부(330)와 전기적으로 연결된다.The bonding pads 320 are disposed on the top surface of the semiconductor chip 300, and the bonding pads 320 are electrically connected to the circuit unit 330.

본 실시예에서, 각 본딩 패드(320)는 기판(100)의 접속 패드(20)와 전기적으로 접속된다. 예를 들어, 각 본딩 패드(320)는 도전성 와이어(450)에 의하여 접속 패드(20)와 전기적으로 접속된다.In this embodiment, each bonding pad 320 is electrically connected to the connection pad 20 of the substrate 100. For example, each bonding pad 320 is electrically connected to the connection pad 20 by the conductive wire 450.

한편, 기판(100), 도전성 와이어(450)는 에폭시 수지를 포함하는 몰딩 부재(470)에 의하여 덮인다.Meanwhile, the substrate 100 and the conductive wire 450 are covered by the molding member 470 including an epoxy resin.

이상에서 상세하게 설명한 바에 의하면, 솔더 레지스트 패턴의 내부에 보조 볼랜드 패턴을 형성하여 접속 부재와 전기적으로 접속된 볼 랜드 패턴이 접속 부재로부터 이탈되는 것을 방지하여 반도체 패키지의 신뢰성을 한층 향상시킨다.As described above in detail, an auxiliary borland pattern is formed inside the solder resist pattern to prevent the ball land pattern electrically connected to the connection member from being separated from the connection member, thereby further improving the reliability of the semiconductor package.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로 부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the present invention described in the claims and It will be understood that various modifications and variations can be made in the present invention without departing from the scope of the art.

도 1은 본 발명의 일실시예에 의한 반도체 패키지용 기판을 도시한 단면도이다.1 is a cross-sectional view showing a semiconductor package substrate according to an embodiment of the present invention.

도 2는 도 1의 'A' 부분 확대도이다.FIG. 2 is an enlarged view of a portion 'A' of FIG. 1.

도 3은 도 1에 도시된 보조 볼 랜드 패턴의 평면도이다.3 is a plan view of the auxiliary ball land pattern illustrated in FIG. 1.

도 4는 도 1에 도시된 보조 볼 랜드 패턴의 다른 실시예를 도시한 평면도이다.4 is a plan view illustrating another embodiment of the auxiliary ball land pattern illustrated in FIG. 1.

도 5는 본 발명의 다른 일실시예에 의한 반도체 패키지를 도시한 단면도이다.5 is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention.

Claims (11)

제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 기판 몸체;A substrate body having a first side and a second side opposite the first side; 상기 기판 몸체의 제1 면 상에 배치된 접속 패드들;Connection pads disposed on a first surface of the substrate body; 상기 기판 몸체의 제2 면 상에 배치되며 상기 접속 패드들과 각각 전기적으로 접속된 볼 랜드 패턴들;Ball land patterns disposed on a second surface of the substrate body and electrically connected to the connection pads, respectively; 상기 제2 면 상에 배치되며 상기 볼 랜드 패턴들을 각각 노출하는 제1 개구들을 갖는 제1 솔더 레지스트 패턴;A first solder resist pattern disposed on the second surface and having first openings exposing the ball land patterns, respectively; 상기 제1 솔더 레지스트 패턴 상에 배치되며 상기 볼 랜드 패턴들을 각각 노출하는 제2 개구들을 갖는 제2 솔더 레지스트 패턴; 및 A second solder resist pattern disposed on the first solder resist pattern and having second openings exposing the ball land patterns, respectively; And 상기 제1 솔더 레지스트 패턴과 상기 제2 솔더 레지스트 패턴 사이에 개재되며 일부가 상기 제1 및 제2 솔더 레지스트 패턴의 내측면으로부터 제1 및 제2 개구로 돌출된 보조 볼 랜드 패턴;An auxiliary ball land pattern interposed between the first solder resist pattern and the second solder resist pattern and partially protruding from inner surfaces of the first and second solder resist patterns into first and second openings; 을 포함하는 반도체 패키지용 기판.Substrate for semiconductor package comprising a. 제1항에 있어서,The method of claim 1, 상기 볼 랜드 패턴은, 평면상에서 보았을 때, 원판 형상을 갖는 것을 특징으로 하는 반도체 패키지용 기판.The ball land pattern has a disc shape when viewed in a plan view. 제2항에 있어서,The method of claim 2, 상기 보조 볼 랜드 패턴은 환형 금속 플레이트 형상을 갖는 것을 특징으로 하는 반도체 패키지용 기판.The auxiliary ball land pattern is a semiconductor package substrate, characterized in that having an annular metal plate shape. 제3항에 있어서,The method of claim 3, 상기 보조 볼 랜드 패턴은 상기 보조 볼 랜드 패턴의 내측면으로부터 돌출된 복수개의 요철들을 포함하는 것을 특징으로 하는 반도체 패키지용 기판.The auxiliary ball land pattern includes a plurality of irregularities protruding from an inner surface of the auxiliary ball land pattern. 삭제delete 제1항에 있어서,The method of claim 1, 상기 볼 랜드 패턴 및 상기 보조 볼 랜드 패턴은 구리를 포함하는 것을 특징으로 하는 반도체 패키지용 기판.The ball land pattern and the auxiliary ball land pattern is a semiconductor package substrate, characterized in that containing copper. 제1항에 있어서,The method of claim 1, 상기 볼 랜드 패턴 및 상기 보조 볼 랜드 패턴에 접속된 접속 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지용 기판.And a connection member connected to the ball land pattern and the auxiliary ball land pattern. 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 기판 몸체, 상기 제1 면 상에 배치된 접속 패드들, 상기 제2 면 상에 배치되며 상기 접속 패드들과 각각 전기적으로 접속된 볼 랜드 패턴들, 상기 제2 면 상에 배치되며 상기 볼 랜드 패턴들을 각각 노출하는 제1 개구들을 갖는 제1 솔더 레지스트 패턴, 상기 제1 솔더 레지스트 패턴 상에 배치되며 상기 볼 랜드 패턴들을 각각 노출하는 제2 개구들을 갖는 제2 솔더 레지스트 패턴, 상기 제1 솔더 레지스트 패턴과 상기 제2 솔더 레지스트 패턴 사이에 개재되며 일부가 상기 제1 및 제2 솔더 레지스트 패턴의 내측면으로부터 제1 및 제2 개구로 돌출된 보조 볼 랜드 패턴을 포함하는 기판;A substrate body having a first side and a second side opposite the first side, connection pads disposed on the first side, balls disposed on the second side and electrically connected to the connection pads, respectively A first solder resist pattern having land patterns, first openings disposed on the second surface and exposing the ball land patterns, respectively; a first solder resist pattern disposed on the first solder resist pattern and exposing the ball land patterns, respectively. A second solder resist pattern having two openings, interposed between the first solder resist pattern and the second solder resist pattern, a portion protruding from the inner side of the first and second solder resist patterns into the first and second openings; A substrate comprising a supplementary auxiliary land pattern; 상기 볼 랜드 패턴 및 상기 보조 볼 랜드 패턴과 접속되는 접속 부재; 및A connection member connected to the ball land pattern and the auxiliary ball land pattern; And 상기 제1 면 상에 배치되며 상기 접속 패드와 전기적으로 연결된 본딩 패드들을 갖는 반도체 칩;A semiconductor chip disposed on the first surface and having bonding pads electrically connected to the connection pads; 을 포함하는 반도체 패키지.Semiconductor package comprising a. 제8항에 있어서,The method of claim 8, 상기 볼 랜드 패턴은 원판 형상을 갖고, 상기 보조 볼 랜드 패턴은 환형 금속 플레이트 형상을 갖는 것을 특징으로 하는 반도체 패키지.And the ball land pattern has a disc shape, and the auxiliary ball land pattern has an annular metal plate shape. 제8항에 있어서,The method of claim 8, 상기 보조 볼 랜드 패턴은 상기 보조 볼 랜드 패턴의 내측면을 따라 배치된 복수개의 요철들을 포함하는 것을 특징으로 하는 반도체 패키지.The auxiliary ball land pattern may include a plurality of irregularities disposed along an inner surface of the auxiliary ball land pattern. 삭제delete
KR1020080038840A 2008-04-25 2008-04-25 Substrate for semiconductor package and semiconductor package having the same KR100973271B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080038840A KR100973271B1 (en) 2008-04-25 2008-04-25 Substrate for semiconductor package and semiconductor package having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080038840A KR100973271B1 (en) 2008-04-25 2008-04-25 Substrate for semiconductor package and semiconductor package having the same

Publications (2)

Publication Number Publication Date
KR20090113000A KR20090113000A (en) 2009-10-29
KR100973271B1 true KR100973271B1 (en) 2010-08-02

Family

ID=41554142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038840A KR100973271B1 (en) 2008-04-25 2008-04-25 Substrate for semiconductor package and semiconductor package having the same

Country Status (1)

Country Link
KR (1) KR100973271B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060094248A (en) * 2005-02-24 2006-08-29 삼성전기주식회사 An anchor system for solder bump, a method for forming the same, and chip package having the same
JP2007019275A (en) * 2005-07-07 2007-01-25 Rohm Co Ltd Substrate, semiconductor device, and manufacturing method thereof
KR100699892B1 (en) * 2006-01-20 2007-03-28 삼성전자주식회사 Semiconductor device and print circuit board having locking structure for improving a solder joint reliability

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060094248A (en) * 2005-02-24 2006-08-29 삼성전기주식회사 An anchor system for solder bump, a method for forming the same, and chip package having the same
JP2007019275A (en) * 2005-07-07 2007-01-25 Rohm Co Ltd Substrate, semiconductor device, and manufacturing method thereof
KR100699892B1 (en) * 2006-01-20 2007-03-28 삼성전자주식회사 Semiconductor device and print circuit board having locking structure for improving a solder joint reliability

Also Published As

Publication number Publication date
KR20090113000A (en) 2009-10-29

Similar Documents

Publication Publication Date Title
US6734557B2 (en) Semiconductor device
JP5192825B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of laminated semiconductor device
JP4349988B2 (en) Semiconductor package having improved solder ball land structure
US7298629B2 (en) Circuit board for mounting a semiconductor circuit with a surface mount package
US20050285250A1 (en) Stacked multi-chip semiconductor package improving connection reliability of stacked chips
KR101194549B1 (en) Method for manufacturing printed circuit board
US20120205802A1 (en) Printed circuit board and flip chip package using the same with improved bump joint reliability
US7554039B2 (en) Electronic device
US6250606B1 (en) Substrate for semiconductor device, semiconductor device and manufacturing method thereof
US7812265B2 (en) Semiconductor package, printed circuit board, and electronic device
US7759795B2 (en) Printed circuit board having reliable bump interconnection structure, method of fabricating the same, and semiconductor package using the same
US7911056B2 (en) Substrate structure having N-SMD ball pads
KR100973271B1 (en) Substrate for semiconductor package and semiconductor package having the same
KR100475337B1 (en) High Power Chip Scale Package and Manufacturing Method
KR100233861B1 (en) Bga semiconductor package
KR100549299B1 (en) Semiconductor package and its manufacturing method
KR19990065599A (en) Semiconductor package, manufacturing method thereof and lamination method
KR20020028473A (en) Stack package
KR20020004241A (en) Printed circuit board for exhausting vapor and ball grid array package using the same
KR200296288Y1 (en) Semiconductor device
JP4436748B2 (en) Semiconductor device and mounting method thereof
KR101006529B1 (en) Ball land and printed circuit board using the same and semiconductor package using the same
KR100639210B1 (en) ball grid array package
KR20030049694A (en) Circuit board having groove for protecting delamination and ball grid array package comprising it
JP2011066131A (en) Semiconductor device and manufacturing method for the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee