KR20060094248A - An anchor system for solder bump, a method for forming the same, and chip package having the same - Google Patents
An anchor system for solder bump, a method for forming the same, and chip package having the same Download PDFInfo
- Publication number
- KR20060094248A KR20060094248A KR1020050015265A KR20050015265A KR20060094248A KR 20060094248 A KR20060094248 A KR 20060094248A KR 1020050015265 A KR1020050015265 A KR 1020050015265A KR 20050015265 A KR20050015265 A KR 20050015265A KR 20060094248 A KR20060094248 A KR 20060094248A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- pattern
- solder bump
- package
- solder
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60J—WINDOWS, WINDSCREENS, NON-FIXED ROOFS, DOORS, OR SIMILAR DEVICES FOR VEHICLES; REMOVABLE EXTERNAL PROTECTIVE COVERINGS SPECIALLY ADAPTED FOR VEHICLES
- B60J3/00—Antiglare equipment associated with windows or windscreens; Sun visors for vehicles
- B60J3/02—Antiglare equipment associated with windows or windscreens; Sun visors for vehicles adjustable in position
- B60J3/0204—Sun visors
- B60J3/0208—Sun visors combined with auxiliary visor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
솔더범프 앵커시스템과 그 형성방법 및, 이를 구비하는 칩 패키지기 제공된다.Provided are a solder bump anchor system, a method of forming the same, and a chip packager including the same.
본 발명의 솔더범프 앵커시스템은, 기판상의 패턴과 이 패턴이 일부 노출되도록 패턴상에 형성된 절연피막으로 이루어 지며 외부 접속을 위한 솔더범프가 형성되는 볼 랜드 및, 상기 볼 랜드의 절연피막에 형성되면서 단면상 종심방향으로 내경이 넓어지는 역경사부를 포함하여 구성되어 있는 한편, 본 발명의 침패키지는 상기 솔더범프 앵커시스템을 구비한다.The solder bump anchoring system of the present invention comprises a pattern on a substrate and an insulating film formed on the pattern so that the pattern is partially exposed, and formed on the ball land and the insulating film formed on the solder land for solder bumps for external connection. The needle package of the present invention includes the solder bump anchor system, while the inclined portion includes an inclined portion having an inner diameter widened in the longitudinal direction in the cross section.
이와 같은 본 발명에 의하면, 외부기판 접속을 위한 솔더범프(솔더볼)를 구비하는 반도체 패키지 또는 웨이퍼 레벨 패키지에서 솔더범프의 부착 신뢰성을 높이는 한편, 이를 위한 패키지 공정이나 구조면에서 간단하여 저비용 고신뢰성의 칩 패키지를 제공하는 것을 가능하게 하는 개선된 효과를 얻을 수 있다.According to the present invention, it is possible to increase the adhesion reliability of solder bumps in a semiconductor package or a wafer-level package having solder bumps (solder balls) for connecting to an external substrate, and to achieve low cost and high reliability by simplifying the packaging process or structure therefor. An improved effect can be obtained that makes it possible to provide a chip package.
볼 그리드 어레이(BGA) 반도체 패키지, 웨이퍼 레벨 패키지, 칩 패키지, 솔더범프 앵커시스템. 볼 랜드, 패턴, 재배선 패턴 Ball grid array (BGA) semiconductor packages, wafer level packages, chip packages, solder bump anchor systems. Borland, pattern, redistribution pattern
Description
도 1은 본 발명에 관련된 솔더범프가 형성되는 칩 패키지의 일 예로서 볼 그리드 어레이(BAG) 반도체 패키지를 도시한 구성도1 is a block diagram illustrating a ball grid array (BAG) semiconductor package as an example of a chip package in which solder bumps according to the present invention are formed.
도 2는 본 발명에 관련된 솔더범프가 형성되는 칩 패키지의 다른 예로서 웨이퍼 레벨 패키지를 도시한 것으로서,2 illustrates a wafer level package as another example of a chip package in which solder bumps according to the present invention are formed.
(a)는 이미지 센서 모듈의 웨이퍼 레벨 패키지를 도시한 구성도(a) is a block diagram showing a wafer level package of an image sensor module
(b)는 다른 형태의 이미지 센서 모듈의 웨이퍼 레벨 패키지를 도시한 구성도(b) is a block diagram showing a wafer level package of another type of image sensor module
(c)는 웨이퍼 레벨 패키지를 도시한 구성도 (c) is a block diagram showing a wafer level package
도 3은 본 발명에 따른 칩 패키지의 볼 랜드에 제공되는 솔더범프 앵커시스템을 도시한 도 1 및 도 2의 'L'부분 요부도3 is an essential part of the 'L' portion of FIGS. 1 and 2 showing the solder bump anchor system provided in the ball land of the chip package according to the present invention;
도 4는 칩 패키지의 솔더범프 형성구조를 도시한 것으로서,4 illustrates a solder bump forming structure of a chip package.
(a)는 종래 칩 패키지에서의 솔더범프 형성구조를 도시한 구조도(a) is a structural diagram showing a solder bump forming structure in a conventional chip package
(b)는 본 발명에 따른 칩 패키지에서의 솔더범프 앵커시스템을 통한 솔더범프 형성구조를 도시한 구조도(b) is a structural diagram showing a solder bump forming structure through the solder bump anchor system in the chip package according to the present invention
도 5는 본 발명에 따른 솔더범프 앵커시스템의 역경사면 경사각도를 도시한 요부도5 is a main view showing the inclination angle of the inclined plane of the solder bump anchor system according to the present invention;
도 6의 (a)-(g)는 본 발명에 따른 솔더범프 앵커시스템을 통한 칩 패키지의 솔더범프 형성방법을 단계적으로 도시한 모식도6 (a)-(g) is a schematic diagram showing a step of forming a solder bump of the chip package through the solder bump anchor system according to the present invention.
도 7은 본 발명에 따른 솔더범프 앵커시스템의 다른 예를 도시한 구조도7 is a structural diagram showing another example of a solder bump anchor system according to the present invention
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1,100a,100b,200.... 앵커시스템을 구비하는 칩 패키지1,100a, 100b, 200 .... Chip package with anchor system
C....앵커시스템 C1.... 역경사면C .... anchor system C1 ... reverse slope
E.... 볼 패턴의 에칭부 I.... 절연피막E .... etching part of ball pattern I .... insulating film
L.... 볼 랜드(ball land) P.... 패턴(재배선 패턴)L .... ball land P .... pattern (rewiring pattern)
S.... 솔더범프(솔더볼) W,,,, 서브기판, 웨이퍼S .... Solder Bump W ,,,, Sub-Board, Wafer
본 발명은 볼 그리드 어레이(BGA) 반도체 패키지 또는 웨이퍼 레벨 패키지와 같은 칩 패키지에 관한 것이며, 보다 상세하게는 외부기판 접속을 위한 솔더범프(솔더볼)를 구비하는 반도체 패키지 또는 웨이퍼 레벨 패키지에서 솔더범프의 부착 신뢰성을 높이는 한편, 이를 위한 패키지 공정이나 구조면에서 간단하여 저비용 고 신뢰성의 칩 패키지를 제공하는 것을 가능하게 한 솔더범프 앵커시스템과 그 형성방법 및, 이를 구비하는 칩 패키지에 관한 것이다.The present invention relates to a chip package, such as a ball grid array (BGA) semiconductor package or a wafer level package, and more particularly to a solder package in a semiconductor package or wafer level package having solder bumps (solder balls) for external substrate connection. The present invention relates to a solder bump anchor system, a method of forming the same, and a chip package including the same, which improves adhesion reliability, and enables a low cost and high reliability chip package in a simple packaging process or structure thereof.
최근 개인용 컴퓨터, 휴대폰, 개인정보 단말기 등의 전자 제품들이 소형화, 경량화 및, 기능화되면서 동시에 데이터의 처리용량은 증가하는 형태로 나아가고 있다.Recently, as electronic products such as personal computers, mobile phones, and personal digital assistants become smaller, lighter, and functional, data processing capacity of data is increasing.
한편, 근래에는 이와 같은 추세에 따라 반도체 패키지의 경우에도 패키지의 크기를 반도체 칩의 크기에 맞춘 웨이퍼 레벨 칩 스케일 패키지(wafer level chip size package: WLCSP)(이하, '웨이퍼 레벨 패키지'라 약한다)가 각광받고 있다.Recently, according to such a trend, even in the case of a semiconductor package, a wafer level chip size package (WLCSP) in which the size of the package matches the size of the semiconductor chip (hereinafter, referred to as a wafer level package) is weak. Is in the spotlight.
예를 들어, 웨이퍼 레벨 패키지를 제조하기 위하여, 집적 회로 공정(wafer processing) 후에 웨이퍼를 절단(sawing)하지 않고 곧바로 사진 식각 공정, 스퍼터링 공정 등을 이용하여 패키지 한 후, 웨이퍼를 절단한다. For example, in order to manufacture a wafer level package, the wafer is cut after packaging using a photolithography process, a sputtering process, or the like without sawing the wafer after integrated circuit processing.
따라서, 기판(다이) 본딩, 와이어 본딩 및, 몰딩 공정을 거치는 일반적인 반도체 패키지 공정과 비교하여 공정이 훨씬 간단해지고, 하나의 웨이퍼 상에 있는 모든 칩들의 솔더 범프(solder bump)를 한번에 형성할 수 있는 일괄 공정이 가능하다는 장점을 제공한다. As a result, the process is much simpler than the general semiconductor package process through substrate (die) bonding, wire bonding, and molding, and solder bumps of all the chips on one wafer can be formed at once. The advantage is that batch processes are possible.
또한, 웨이퍼 상태에서 각 칩들의 동작에 대한 테스트가 가능하므로 기존의 일반 패키지(반도체 패키지)에 비하여 제조 비용이 더 적게 드는 장점이 있다.In addition, since the operation of each chip can be tested in the wafer state, there is an advantage that the manufacturing cost is lower than that of the conventional general package (semiconductor package).
이때, 통상의 웨이퍼 레벨 패키지는 별도의 도면으로 도시하지 않았지만, 통상 실리콘기판의 웨이퍼상에 알루미늄 등으로 된 칩 패드(chip pad)(또는 본딩패 드)가 형성되어 있으며, 웨이퍼를 보호하기 위한 보호막에 의해 칩 패드의 일부 표면만이 노출된다. In this case, although a conventional wafer level package is not illustrated in a separate drawing, a chip pad (or bonding pad) made of aluminum or the like is usually formed on a wafer of a silicon substrate, and a protective film for protecting the wafer. Only part of the surface of the chip pad is exposed.
그리고, 상기 보호막위에 절연막이 형성되어 있고, 상기 절연막의 일부 표면과 칩 패드의 노출 표면 위에는 재배선(re-distribution line)(RDL) 기능을 하는 재배선 패턴(under bump metal)(UMB)이 형성되고, 이 재배선 패턴상에 형성된 절연피막의 노출부분에는 패키지의 외부기판 접속을 위한 솔더 범프가 형성된다.An insulating layer is formed on the passivation layer, and an under bump metal (UMB) is formed on a portion of the insulating layer and an exposed surface of the chip pad to serve as a redistribution line (RDL). Solder bumps for connecting the outer substrate of the package are formed in the exposed portions of the insulating film formed on the redistribution pattern.
그러나, 이와 같은 종래의 웨이퍼 레벨 패키지에 있어서는, 솔더 범프의 부착 신뢰성이 매우 중요한데, 이는 앞에서 설명한 바와 같이 솔더 범프가 외부 기판과 접속되는 접속단자의 기능을 하기 때문이다. However, in such a conventional wafer level package, the attachment reliability of the solder bumps is very important because, as described above, the solder bumps function as a connection terminal for connecting to an external substrate.
한편, 이와 같은 웨이퍼 레벨 패키지에서 솔더 범프의 부착 신뢰성을 높이기 위한 여러 기술들이 알려져 있으나, 그 대부분은 패키지 자체의 구조를 너무 복잡하게 하거나 또는, 패키지의 제조 공정이 매우 복잡하게 되어 패키지의 제조단가를 높이기 때문에, 비현실적인 것이 대부분이었다. On the other hand, various techniques are known to increase the solder bump adhesion reliability in such wafer-level packages, but most of them make the structure of the package too complicated or the manufacturing process of the package very complicated, thereby reducing the manufacturing cost of the package. Because of the height, most were unrealistic.
이에 따라서, 솔더범프의 부착 신뢰성을 높이면서도 패키지 자체의 구조나 제조공정은 복잡하게 하지 않는 패키지의 개선된 솔더 범프(솔더볼)의 박리를 방지하는 솔더범프 앵커시스템과 이를 포함하는 칩 패지기에 대한 기술이 요구되어 왔다.Accordingly, the solder bump anchoring system and the chip wrapper including the solder bump anchoring system which prevent the peeling of the improved solder bump (solder ball) of the package without increasing the structure or manufacturing process of the package itself while increasing the solder bump attachment reliability. Technology has been required.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서 그 목적은, 칩 패키지의 솔더범프 신뢰성을 향상시키면서도 공정이나 구조면에서 간단하여 전체적으로 저비용 고신뢰성의 칩 패키지를 제공하는 것을 가능하게 하는 솔더범프 앵커시스템과 그 형성방법 및, 이를 구비하는 칩 패키지를 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and its object is to provide a low cost, high reliability chip package that is simple in terms of process and structure while improving the solder bump reliability of the chip package. The present invention provides a solder bump anchor system, a method of forming the same, and a chip package including the same.
상기와 같은 목적을 달성하기 위한 기술적인 일 측면으로서 본 발명은, 기판상의 패턴과 이 패턴이 일부 노출되도록 패턴상에 형성된 절연피막으로 이루어 지며 외부 접속을 위한 솔더범프가 형성되는 볼 랜드; 및,As a technical aspect for achieving the above object, the present invention is a ball land consisting of a pattern on the substrate and the insulating film formed on the pattern so that the pattern is partially exposed, the solder land for solder bumps are formed; And,
상기 볼 랜드의 절연피막에 형성되면서 단면상 종심방향으로 내경이 넓어지는 역경사부;An inclined portion formed on the insulating film of the ball land and having an inner diameter widened in a longitudinal direction in a cross section;
포함하여 솔더범프의 신뢰성을 높이도록 구성된 솔더범프 앵커시스템을 제공한다.It provides a solder bump anchor system configured to increase the reliability of solder bumps.
이때, 상기 앵커시스템의 역경사부는, 상기 볼 랜드의 절연피막에 단면상 종심방향으로 갈수록 내경이 넓어지는 역경사면으로 구성될 수 있다.In this case, the reverse inclined portion of the anchor system, the insulating film of the ball land may be composed of a reverse inclined surface in which the inner diameter is wider toward the longitudinal center in the cross-section.
그리고, 상기 역경사면의 경사각도는 h1 : h2 = (0.2 - 1.0) ×h1의 비율로 형성되고, 상기 h1은 절연피막의 두께이고, h2는 절연피막의 수직선상에서 내측으로 들어간 길이이다.In addition, the inclination angle of the reverse slope is formed at a ratio of h1: h2 = (0.2-1.0) x h1, where h1 is the thickness of the insulating film, and h2 is a length that enters inward on the vertical line of the insulating film.
또한, 상기 솔더범프가 형성되는 패턴의 볼 패드에는 표면거칠기를 주어 솔더범프의 부착 신뢰성을 높이는 에칭부가 추가로 형성되는 것이 바람직하다.In addition, the ball pad of the pattern in which the solder bumps are formed, the surface roughness is preferably provided with an additional etching portion for improving the adhesion reliability of the solder bumps.
상기 앵커시스템의 역경사부는 상기 절연피막이 다층으로 형성되면서 종심방향으로 내경이 넓어지는 계단형태로 형성되어 솔더범프의 신뢰성을 높이도록 구성되는 것도 바람직하다.The inclined portion of the anchor system may be formed in a stepped shape in which the inner diameter thereof is widened in the longitudinal direction while the insulating film is formed in multiple layers, thereby increasing the reliability of the solder bumps.
이때, 상기 기판은 반도체 칩이 장착되는 서브기판 및 상부의 보호막상에 재배선 패턴이 형성되는 웨이퍼중 하나이며, 상기 패턴은 서브기판상의 패턴 및 웨이퍼상의 재배선패턴중 하나로 제공될 수 있다.In this case, the substrate may be one of a wafer on which the redistribution pattern is formed on the sub substrate on which the semiconductor chip is mounted and the upper protective layer, and the pattern may be provided as one of a pattern on the sub substrate and a redistribution pattern on the wafer.
다음, 기술적인 다른 측면으로서 본 발명은, 서브 기판상의 패턴 또는 웨이퍼상의 재배선 패턴상에 형성된 절연피막에 글라스 마스크를 이용한 노광을 수행하여 글라스 마스크의 패턴부분에 해당하는 소프트 절연피막을 제외한 절연피막을 경화시키는 단계; 및,Next, as another technical aspect, the present invention provides an insulating film except for the soft insulating film corresponding to the pattern portion of the glass mask by performing exposure using a glass mask on the insulating film formed on the pattern on the sub substrate or the redistribution pattern on the wafer. Curing the; And,
상기 절연피막에 현상액을 코팅하여 소프트 절연피막을 현상시키면서 현상액의 오버 스트리핑을 통하여 절연피막이 단면상 종심방향으로 갈수록 내경이 넓어지는 역경사면을 형성시키는 솔더범프 앵커시스템 제공하는 단계;Providing a solder bump anchor system by coating a developer on the insulating film and developing a soft insulating film to form an inclined surface having an inner diameter wider in the longitudinal direction of the cross section through over stripping of the developer;
를 포함하여 구성된 솔더범프 앵커시스템의 형성방법을 제공한다.It provides a method of forming a solder bump anchor system comprising a.
이때, 상기 절연피막은 감광성수지로 이루어 지고, 상기 절연피막의 역경사면을 형성시키는 현상액은 1.0 % NA2CO3 일 수 있다.In this case, the insulating film is made of a photosensitive resin, and the developer for forming the reverse inclined surface of the insulating film may be 1.0% NA 2 CO 3 .
마지막으로, 기술적인 또 다른 측면으로서 본 발명은, 상기 솔더범프 앵커시스템을 구비하는 칩 패키지를 제공한다.Finally, as another technical aspect, the present invention provides a chip package having the solder bump anchor system.
이때, 상기 칩 패키지는, 서브기판상에 장착된 반도체 칩이 본딩와이어로서 서브기판의 본딩패드와 접속되고, 상기 반도체 칩의 반대측으로 서브기판상에 형성된 패턴과 그 상부에 형성된 절연피막에 상기 솔더범프가 형성되는 볼랜드가 제공되어 BGA 반도체 패키지로 구성될 수 있다.In this case, the chip package, the semiconductor chip mounted on the sub-substrate is connected to the bonding pad of the sub-substrate as a bonding wire, the solder formed on the pattern formed on the sub-substrate on the opposite side of the semiconductor chip and the insulating film formed thereon Borland in which bumps are formed may be provided to constitute a BGA semiconductor package.
또는, 상기 칩 패키지는, 웨이퍼의 본딩패드와 그 상부에 형성되는 보호막의 노출부분과 접속되는 재배선 패턴과 그 상부에 형성되는 절연피막의 볼 랜드에 상기 솔더범프가 형성되는 웨이퍼 레벨 패키지로 구성될 수 있다.Alternatively, the chip package may include a wafer level package in which the solder bumps are formed on the ball pads of the insulating pads formed thereon and the redistribution patterns connected to the bonding pads of the wafer and the exposed portions of the passivation layers formed thereon. Can be.
이때, 상기 웨이퍼와 그 상부에 제공되는 유리 보호막사이에 이미지센서가 제공되고, 상기 재배선패턴은 웨이퍼와 그 하부의 다른 유리 보호막을 거쳐 형성되거나, 웨이퍼에 형성된 홀을 통하여 형성되어 솔더범프가 볼 랜드에 형성되는 이미지 센서 모듈의 웨이퍼 레벨 패키지로 제공되는 것도 가능하다.In this case, an image sensor is provided between the wafer and the glass passivation layer provided on the wafer, and the redistribution pattern is formed through the wafer and the other glass passivation layer below, or is formed through a hole formed in the wafer to view solder bumps. It may also be provided in a wafer level package of an image sensor module formed in a land.
이하, 첨부된 도면에 따라 본 발명을 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
먼저, 도 1 에서는 본 발명에 관련된 칩 패키지의 일 예로서 볼 그리드 어레이(Ball Grid Array)(이하, 'BGA'라 한다) 반도체 패키지(1)를 도시하고 있고, 도 2에서는 다른 패키지 형태로서 앞에서 설명한 바와 같은 웨이퍼 레벨 패키지의 여러 실시예(100a)(100b)(200)들을 도시하고 있다.First, FIG. 1 illustrates a ball grid array (hereinafter referred to as 'BGA')
그러나, 도 1 및 도 2는 BGA 반도체 패키지와 웨이퍼 레벨 패키지를 칩 패키지의 일예로 설명한 것일뿐, 적어도 본 발명에 관련된 칩 패키지는 솔더범프(또는 솔더볼)를 구비하는 패키지 형태이면 모두 적용될 수 있다.However, FIGS. 1 and 2 only illustrate the BGA semiconductor package and the wafer level package as an example of a chip package, and at least the chip package according to the present invention may be applied as long as the package includes solder bumps (or solder balls).
한편, 도 1에서 도시한 바와 같이, 본 발명의 칩 패키지중 하나인 BGA 반도 체 패키지(1)는 반도체 칩(10)과 이 반도체 칩(10)이 상부에 형성되는 서브기판(20)으로 크게 구성되는 반면에, 도 2에서 도시한 웨이퍼 레벨 패키지(100a)(100b)(200)는 웨이퍼인 실리콘기판(120)(220)과 그 상부의 재배선 패턴(122)(220)으로 크게 구성되는 차이가 있으나, 솔더범프(70)(150)(240)가 형성되는 점에서는 동일하다.Meanwhile, as shown in FIG. 1, the
예를 들어, 도 1에서 도시한 바와 같이, BGA 반도체 패키지(1)는 서브기판(20)의 상부에 반도체 칩(10)이 장착되고, 상기 서브기판(20)상의 칩 패드(22)와 반도체 칩(20)의 칩패드(12)가 와이어(30)로 본딩되며, 그 위로 보호막(40)이 코팅되고, 상기 서브기판(20)의 저면 패턴(50)에 솔더범프(70)가 형성된다.For example, as shown in FIG. 1, in the
이때, 70은 BGA 반도체 패키지에서는 솔더 볼이라고도 하지만, 다음의 웨이퍼 레벨 패키지의 설명에 맞추어 솔더 범프라 한다.In this case, 70 is also referred to as solder ball in the BGA semiconductor package, but is solder bump in accordance with the description of the following wafer level package.
그리고, 도 1의 L은 다음에 설명하는 절연피막의 노출부분과 패턴(50)으로 이루어 지져 솔더범프(70)가 형성되는 볼 랜드부분을 나타낸다.In addition, L of FIG. 1 shows the ball land part which consists of the exposed part and the
즉, 상기 볼 랜드(L)는 솔더범프가 형성되는 패턴(50)과 이 패턴이 노출되는 절연피막(60)부분이고, 통상 BGA 반도체 패키지(1)에서는 볼 그리드(ball grid)라고도 하지만, 이하에서는 패키지의 구분에 상관없이 볼 랜드라 한다.That is, the ball land L is a portion of the
이때, 상기 BGA 반도체 패키지(1)에서 볼 랜드(L)부분은 다음의 도 3에서 상세하게 설명한다.In this case, the ball land portion L of the
다음, 도 2a 내지 도 2c에서는 웨이퍼 레벨 패키기(wafer level chip scale package)의 여러 실시예들을 도시하고 있는데, 도 2a 및 도 2b에서는 이미지 센서 모듈로 구성되는 웨이퍼 레벨 패키지를 도시하고 있고, 도 2c는 통상의 웨이퍼 레벨 패키지를 도시하고 있다.Next, various embodiments of a wafer level chip scale package are illustrated in FIGS. 2A to 2C, and FIGS. 2A and 2B illustrate a wafer level package including an image sensor module, and FIG. 2C. Shows a typical wafer level package.
예를 들어, 도 2a는 대표적인 이미지 센서 모듈의 패키지로서 쉘케이스(Shellcase)사의 제품을 예를 들어 도시하고 있고, 도 2b는 다른 형태의 산요(Sanyo)사의 제품을 예를 들어 도시하고 있다.For example, FIG. 2A illustrates a Shellcase company product as a package of a representative image sensor module, and FIG. 2B illustrates another Sanyo company product.
즉, 도 2a에서 도시한 바와 같이, 제 1 실시예의 이미지 센서 모듈의 웨이퍼 레벨 패키지(100a)는 유리보호막(110a)(110b)사이로 웨이퍼(120) 즉, 실리콘기판이 배치되고, 그 상부로 이미지 센서(130)가 놓이며, 상기 웨이퍼(120)의 칩패드(122)는 웨이퍼와 하부 유리보호막(110b)을 감싸는 재배선 패턴(140)과 연결되고, 상기 재배선 패턴(140)의 볼패드에 외부 접속을 위한 솔더범프(150)가 형성된다.That is, as shown in FIG. 2A, in the
이때, 도 2a에서는 도시하지 않앗지만, 상기 솔더 범프(150)가 형성되는 재배선 패턴(140)상에는 절연피막이 코팅되고 그 일부분이 노출되어 솔더 범프(150)가 형성되는 볼 랜드(L)가 제공되며, 이는 다음의 도 3에서 상세히 설명한다.At this time, although not shown in Figure 2a, on the
또한, 도 2b에서 도시한 바와 같이, 다른 형태의 이미지 센서 모듈의 웨이퍼 레벨 패키지(100b)는, 유리보호막(110)과 웨이퍼(120) 및 솔더범프(150)의 형성은 도 2a의 패키지와 동일하고, 단지 웨이퍼 칩패드(122)와 접속되고 솔더범프(150)가 형성되는 재배선패턴(140')이 웨이퍼를 관통하여 형성되는 WTHP(Wafer through hole package) 패키지 이다.In addition, as shown in FIG. 2B, in the
이때, 도 2b에서 솔더범프(150)가 형성되는 볼 랜드(L)도 다음의 도 3에서 상세하게 설명한다.In this case, the ball land (L) in which the solder bumps 150 are formed in FIG. 2B will also be described in detail with reference to FIG. 3.
다음, 도 2c는 통상의 웨이퍼 레벨 패키지(200)를 도시하고 있다.Next, FIG. 2C shows a typical
즉, 도 2c에서 도시한 바와 같이, 웨이퍼(210)인 실리콘기판위에 알루미늄 등으로 된 칩패드(칩패드)(212)가 형성되어 있으며, 그 위로 웨이퍼(210)를 보호하기 위한 보호막(214)이 상기 본딩패드(212)의 일부분이 노출되도록 형성된다. That is, as illustrated in FIG. 2C, a chip pad (chip pad) 212 made of aluminum or the like is formed on a silicon substrate, which is a
그리고, 상기 보호막위에 다시 절연막(216)이 형성되어 있고, 상기 절연막 일부 표면과 본딩패드의 노출 표면위에는 재배선 패턴(re-distribution line)(RDL)(220)인 UBM(under bump metal)이 형성된다.An insulating
이때, 상기 재배선패턴(220)상에 형성된 절연피막(230)의 노출부분에는 솔더범프(240)가 형성되는데, 이 절연피막(230)의 노출부분과 재배선패턴(220)의 볼 패드(222)부분의 볼 랜드(L)는 다음의 도 3에서 상세하게 설명한다.In this case, a
따라서, 도 2의 웨이퍼 레벨 패키지(100a)(100b)(200)들은 도 1의 BGA 반도체 패키지(1)와는 다르게 웨이퍼 공정에서 패키지를 구성하고, 이후 웨이퍼를 절단하여 패키지의 공정성을 높인 것이다.Thus, unlike the
한편, 도 1 및 도 2 에서 도시한 본 발명에 관련된 여러 형태의 패키지(1)(100a)(100b)(200)는 적어도 솔더범프(솔더볼)를 포함하는 패키지 형태이고, 따라서 본 발명에서는 이와 같은 솔더범프가 형성되는 볼 랜드(L)의 구조를 개선시키어 솔더범프의 부착 신뢰성을 높이는 데에 그 구성적 특징이 있다.On the other hand, various types of package (1) (100a) (100b) 200 in accordance with the present invention shown in Figures 1 and 2 is at least a package containing a solder bump (solder ball), so in the present invention There is a structural feature in improving the structure of the ball land (L) in which the solder bumps are formed to increase the reliability of the solder bumps.
다음, 이해를 돕기 위하여 도 3에서는 도 1 및 도 2 에서 도시한 본 발명에 관련된 패키지(1)(100a)(100b)(200)들의 볼 랜드(L)에서 절연피막(60)(160)(230)은 'I'로 일괄 표현하고, 패턴(50), 재배선패턴(140)(220)은 'P'로 일괄 표현하고, 솔더범프(솔더볼)(70)(150)(230)은 'S'로 일괄 표현한다.Next, in order to understand, in FIG. 3, the insulating films 60 and 160 (in the ball lands L of the
그리고, 도 3에서는 서브 기판(20)과 웨이퍼(120)(210)는 'W'로 일괄 표현하며, 다음에 설명하는 앵커시스템과 역경사부는 각각 C, C1으로 일괄 표현한다.In FIG. 3, the
따라서, 어떤 형태의 패키지든 상관없이 적어도 솔더범프(S)가 형성되는 패키지는 솔더범프(S)가 형성되는 패턴(P)과 그 위에 볼랜드(L)부분만이 노출되도록 코팅된 절연피막(T)을 포함하여 제작되고, 이때 도 3에서 도시한 바와 같이, 본 발명의 패키지들은 솔더범프의 신뢰성을 높이는 앵커시스템(C)를 구비한다.Therefore, at least a package in which solder bumps S are formed, regardless of any type of package, has an insulating coating T coated such that only the pattern P and the borland L portions are formed thereon. 3), the package of the present invention includes an anchor system (C) to increase the reliability of the solder bumps.
즉, 도 3에서 도시한 바와 같이, 본 발명의 칩 패키지에 제공되는 솔더범프 앵커시스템(C)은 볼랜드 부위로 솔더범프(S)가 형성되는 절연피막(T)이 역경사부 구체적으로는 역경사면(C1)을 구비하여 솔더범프의 부착 신뢰성을 높인 거이다.That is, as shown in Figure 3, the solder bump anchor system (C) provided in the chip package of the present invention is an inclined portion of the insulating film (T) in which the solder bump (S) is formed in the borland portion, specifically the inclined surface (C1) is provided to increase the solder bumps attachment reliability.
이때, 상기 볼랜드(L)는 실제로는 솔더범프가 형성되는 원형의 홈으로 이해되면 되고, 따라서 역경사부(면)(C1)은 단면상 종심방향으로 내경(d)이 넓어지는 형상이다.In this case, the ball land (L) is actually to be understood as a circular groove in which solder bumps are formed, and thus the reverse slope (surface) C1 has a shape in which the inner diameter d widens in the longitudinal direction in the cross section.
즉, 본 발명의 솔더범프 앵커시스템(C)은, 상기 볼 랜드(L)의 절연피막(T)이 단면상 종심방향으로 갈수록 내경(d)이 넓어지는 역경사면(C1)을 포함하여 솔더범프(S)가 절연피막 볼랜드(L)부분을 통하여 형성된 후, 상기 역경사면(C1)의 앵커시스템(C)이 솔더범프가 이탈되는 것을 방지시키어 솔더범프의 부착 신뢰성을 높이게 된다.That is, the solder bump anchor system C of the present invention includes a solder bump (C1) including an inclined surface C1 in which the inner diameter d becomes wider as the insulating film T of the ball land L goes in the longitudinal direction in the cross section. After S) is formed through the insulating film borland (L), the anchor system (C) of the reverse slope (C1) prevents the solder bumps from being separated to increase the reliability of the solder bumps.
이때, 도 3에서 도시한 바와 같이, 본 발명의 패키지에서는 상기 패턴(P)의 솔더범프 형성부위인 볼 패드(P1)부위의 표면거칠기를 높이도록 에칭시킨 에칭부(E)를 추가로 형성시키면, 솔더범프(S)의 볼패드 부착강도가 향상되기 때문에, 보다 바람직할 것이다.In this case, as shown in FIG. 3, in the package of the present invention, an etching portion E etched to increase the surface roughness of the ball pad P1, which is the solder bump forming portion of the pattern P, is further formed. Since the ball pad adhesion strength of the solder bumps S is improved, it will be more preferable.
다음, 도 4에서는 종래와 본 발명의 칩 패키지에서 솔더범프 형성구조를 비교 도시하고 있다.Next, Figure 4 shows a comparison of the solder bump forming structure in the chip package of the prior art and the present invention.
즉, 도 4a에서 도시한 바와 같이, 종래 칩 패키지에서는 솔더범프(S')가 형성되는 볼랜드(L')에서 솔더범프(S')는 실질적으로 절연피막(T')의 노출부위로 볼 패트(P1')상에 형성되고, 이때 절연피막(T')의 솔더범프 밀착면(T1')은 상부로 갈수록 내경이 넓어지는 형상이다.That is, as shown in FIG. 4A, in the conventional chip package, the solder bumps S 'are substantially exposed to the exposed portions of the insulating film T ′ in the ball lands L ′ in which the solder bumps S ′ are formed. It is formed on (P1 '), the solder bump contact surface (T1') of the insulating film (T ') is a shape that the inner diameter is wider toward the top.
따라서, 종래의 경우 솔더범프(S')가 패턴 볼패드(P1')에서 박리되면 솔더범프(S')은 바로 패키지에서 박리된다.Therefore, in the conventional case, when the solder bumps S 'are peeled off from the pattern ball pad P1', the solder bumps S 'are immediately peeled off the package.
그러나, 도 4b에서 도시한 본 발명의 칩 패키지에 있어서는, 볼 랜드(L)에서 단면상 종심방향으로 아래로 갈수록 절연피막(T)의 내경(d)이 넓어 지면서 솔더범프 밀착면이 역경사면(C1)으로 형성되는 앵커시스템(C)이 제공되기 때문에, 솔더범프(S)의 박리가 효과적으로 방지된다.However, in the chip package of the present invention shown in FIG. 4B, the inner surface d of the insulating film T becomes wider from the ball land L toward the longitudinal center in the cross section, so that the solder bump contact surface is the reverse slope surface C1. Since the anchor system C formed of) is provided, peeling of the solder bumps S is effectively prevented.
즉, 도 4b에서 도시한 바와 같이, 본 발명의 솔더범프 앵커시스템(C)에 의하면, 솔더범프(S)의 박리가 이루어 질려면 절연피막(T)이 패턴(P)의 접합면(S1)에서부터 박리되어야만 솔더범프의 박리가 이루어 지고, 결국 본 발명의 앵커시스템(C)은 절연피막의 패턴 접합력을 이용하기 때문에, 솔더범프의 박리가 효과적으로 방 지된다.That is, as shown in Figure 4b, according to the solder bump anchoring system (C) of the present invention, in order to peel the solder bump (S), the insulating film (T) is the joint surface (S1) of the pattern (P) Only after peeling from the solder bumps are made, after all, the anchor system (C) of the present invention uses the pattern bonding force of the insulating film, so that the peeling of the solder bumps is effectively prevented.
이때, 솔더범프(S)를 박리시키려는 외부 힘(f1)이 절연피막(T)을 패턴(P)에서 박리시키는 힘(f2)보다 큰 경우에만 솔더범프(S)의 박리가 이루어 지기 때문에, 솔더범프의 박리는 거의 발생되지 않고, 오히려 솔더범프의 크랙이 발생될 정도로 솔더범프의 부착 신뢰성을 향상시킨다.At this time, since the solder bump S is peeled off only when the external force f1 to peel off the solder bump S is greater than the force f2 separating the insulating film T from the pattern P, solder Releasing bumps hardly occurs, but rather improves solder bump attachment reliability to the extent that cracks in the solder bumps occur.
예를 들어, 도 4a에서 도시한 종래 칩 패키지에서 솔더범프 형성구조인 경우 그 박리정도를 테스트한 결과 2.0 g/mil2 이하의 전단응력(shear strenth)을 나타내었지만, 도 4b와 같이 솔더범프 앵커시스템(C)을 갖는 본 발명의 칩 패키지 경우, 평균 3.2 g/mil2 의 전단응력을 나타내었다.For example, in the case of the solder bump forming structure in the conventional chip package shown in FIG. 4A, the peel stress was tested, and the shear stress of the solder bump anchor was 2.0 g / mil 2 or less. The chip package of the present invention with system C exhibited an average shear stress of 3.2 g / mil 2 .
즉, 도 4에서 솔더범프(S)가 형성되는 서브기판 또는 웨이퍼(W)를 고정시키고 솔더범프(S)을 수평방향에서 힘(f1')(f1)을 가하는 테스트를 한 경우, 본 발명인 경우에 솔더범프의 부착 신뢰성이 매우 우수한 것을 알 수 있었다.That is, when the test to fix the sub-substrate or wafer (W) in which the solder bump (S) is formed in FIG. 4 and to apply the force (f1 ') f1 in the horizontal direction to the solder bump (S), the present invention It was found that the solder bumps had very good adhesion reliability.
다음의 표 1에서는 본 발명의 솔더범프 전단응력을 데스트한 수치를 나타내었다.Table 1 shows the numerical values of the solder bump shear stress of the present invention.
즉, 상기 표 1에서 알 수 있듯이, 도 4b의 솔더범프 앵커시스템(C)을 포함하는 본 발명의 칩 패키지인 경우 솔더범프(S)는 평균 3.2 g/mil2 의 전단응력을 갖기 때문에, 실제 외부 힘이 가해지더라도 솔더범프(S)은 박리되지 않고 오히려 크랙이 발생될 정도로 솔더범프의 부착 신뢰성이 우수한 것이다.That is, as can be seen in Table 1, in the case of the chip package of the present invention including the solder bump anchor system (C) of Figure 4b because the solder bump (S) has an average shear stress of 3.2 g / mil 2 , Even if an external force is applied, the solder bumps S are not peeled off, but the solder bumps have excellent adhesion reliability so that cracks are generated.
다음, 도 5에서는 본 발명의 솔더범프 앵커시스템(C)에서 절연피막(T)의 역경사면(C1)의 경사각도에 대하여 상세하게 도시하고 있는데, 이와 같은 역경사면(C1)의 각도는 실제 솔더범프의 부착력에 직접적인 영향을 미친다.Next, FIG. 5 illustrates in detail the inclination angle of the reverse slope C1 of the insulating film T in the solder bump anchor system C of the present invention, and the angle of the reverse slope C1 is the actual solder. Directly affects the adhesion of the bumps.
이때, 상기 절연피막(T)의 역경사면(C1)의 경사각도(θ) 즉, 볼랜드(L)에서 절연피막(T)의 수직선(X)을 기준으로 경사진 각도로서 절연피막(T)의 두께를 h1이라 하고, 절연피막 수직선상(T)에서 내부로 들어간 최대 내경의 길이를 h2 라 할때, h1; h2= (0.2 - 1.0) ×h1의 비율로 구성하는 것이 가장 바람직하다.At this time, the inclination angle θ of the reverse inclined surface (C1) of the insulating film (T), that is, the inclined angle of the insulating film (T) with respect to the vertical line (X) of the insulating film (T) in the borland (L). When the thickness is referred to as h1, and the length of the maximum inner diameter that enters the inside of the insulating film vertical line (T) is h2, h1; Most preferably, the ratio h2 = (0.2-1.0) x h1.
예를 들어, 상기 절연피막(T)의 두께 h1이 10 ㎛ 인 경우, 상기 절연피막 역경사면(C1)의 각도는 10: (0.2 - 10) × 10 의 비율로 형성될 수 있다.For example, when the thickness h1 of the insulating film T is 10 μm, the angle of the insulating film reverse slope surface C1 may be formed at a ratio of 10: (0.2-10) × 10.
예를 들어, h1:h2=1;1 이면 상기 역경사면(C1)의 경사각도 θ는 45°가 된다.For example, when h1: h2 = 1; 1, the inclination angle θ of the reverse slope C1 is 45 °.
이때, 상기 각도의 비율이 h1; h2= 0.2 ×h1 보다 작으면 역경사면의 경사가 너무 작아 실질적으로 솔더범프의 박리가 방지되지 못하고, 상기 각도의 비율이 h1; h2= 1.0 ×h1 보다 크면 절연피막(T) 자체가 패턴 부착력이 저하되어 절연피막 자체의 박리가 발생될 우려가 있어 상기 h1; h2= (0.2 - 1.0) ×h1 범위가 가장 적당하다.At this time, the ratio of the angle is h1; If h2 = less than 0.2 x h1, the inclination of the reverse slope surface is too small to substantially prevent peeling of the solder bumps, and the ratio of the angle is h1; If h2 = 1.0 x h1, the insulating film T itself may have a lowering of pattern adhesion, and thus peeling of the insulating film itself may occur. The range h2 = (0.2-1.0) x h1 is most appropriate.
또한, 상기 역경사면(C1)의 경사각도는 솔더범프가 형성된 칩 패키지가의 기기 장착환경을 감안하는 것이 바람직할 것인데, 예를 들어 기기의 이동이나 진동이 심한 경우에는 솔더범프(S)이 기기 메인기판에 접속된 상태에서 기기 유동시 그 박리가 쉽게 발생되므로 상기 경사각도는 크게 하면 된다.In addition, the inclination angle of the reverse inclined surface (C1) may be preferable to consider the mounting environment of the device packaged chip solder is formed, for example, when the movement or vibration of the device is a solder bump (S) device Since the peeling occurs easily when the device flows in the state connected to the main board, the inclination angle may be increased.
반대로, 기기가 거의 유동되지 않는 경우에는 경사각도는 작게하는 것도 가능할 것이고, 따라서 본 발명의 칩 패키지의 솔더범프 앵커시스템은 패키지의 장착 기기별로 다르게 형성시키는 것이 가장 바람직할 것이다.On the contrary, it may be possible to reduce the inclination angle when the device hardly flows. Therefore, the solder bump anchor system of the chip package of the present invention may be most preferably formed differently according to the mounting device of the package.
다음, 도 6에서는 본 발명에 따른 칩 패키지의 앵커시스템 형성방법을 단계적으로 도시하고 있는데, 구체적으로는 솔더범프의 앵커시스템 형성단계이다.Next, Figure 6 shows a step-by-step method of forming the anchor system of the chip package according to the present invention, specifically, the anchor system forming step of the solder bumps.
먼저, 도 6a에서 도시한 바와 같이, BGA 반도체 패키지(도 1 참조)의 서브 기판 이나 또는, 웨이퍼 레벨 패키지(도 2 참조)의 실리콘 기판인 웨이퍼(W)상에 형성된 패턴 즉, 반도체 패키지의 패턴과 웨이퍼 레벨 패키지의 재밴선 패턴(P)상에 절연피막(T) 구체적으로는, 감광성 수지를 도포 형성시키는 단계를 수행한다.First, as shown in FIG. 6A, a pattern formed on a wafer W that is a sub substrate of a BGA semiconductor package (see FIG. 1) or a silicon substrate of a wafer level package (see FIG. 2), that is, a pattern of a semiconductor package. And coating the photoresist T on the re-banner pattern P of the wafer level package, specifically, the photosensitive resin.
이때, 상기 감광성 수지의 절연피막(T)은 패턴(P)를 보호할 정도의 두께면 되는데, 앞에서 설명한 앵커시스템(C)의 효과적인 형성을 위하여는 5 - 25㎛ 정도가 적당하다.In this case, the insulating film T of the photosensitive resin may be thick enough to protect the pattern P. For the effective formation of the anchor system C described above, 5 to 25 μm is suitable.
예를 들어, 상기 절연피막(T)의 두께가 5㎛ 보다 작으면 앵커시스템(C)의 형성이나 그 작용상 문제가 발생되고, 반대로 25㎛ 이상이면 불필요한 수지층을 형성시키어 제조단가가 높아지게 될 것이다.For example, when the thickness of the insulating film (T) is less than 5㎛ causes the formation of the anchor system (C) or a problem in its operation, on the contrary 25㎛ or more to form an unnecessary resin layer to increase the manufacturing cost will be.
그리고, 이와 같은 감광성수지의 도포는 통상의 스핀 코팅 방식으로 처리할 수 있다.And the application of such a photosensitive resin can be processed by a conventional spin coating method.
다음, 도 6b에서 도시한 바와 같이, 상기 절연피막(T)에 글라스 마스크(M)를 이용한 노광(UV 조사)을 수행하여 글라스 마스크(M)에 형성된 패턴(M1)부분에 해당하는 그 직하부의 소프트 절연피막부분(Is)을 제외한 나머지 노광 처리되는 절연피막(It)부분을 경화시키는 단계를 수행한다.Next, as illustrated in FIG. 6B, an exposure (UV irradiation) using the glass mask M is performed on the insulating film T to directly under the pattern M1 formed on the glass mask M. FIG. Curing the portion of the insulating coating (It) to be subjected to the remaining exposure except for the soft insulating coating (Is) of the.
즉, 적외선(Ultravilet)(UV)를 조사(화살표)하면 글라스 마스크(M)의 패턴(M1)부분에 의하여 그 직하부의 감광성수지부분은 적외선이 조사되지 않아 소포트한 절연피막으로 되고, 글라스 마스크의 패턴이 없는 다른 감광성수지부위는 경화되는 경화절연피막(It)이 된다.That is, when irradiating (arrow) infrared rays (UV), the photosensitive resin portion directly below the pattern M1 portion of the glass mask M is irradiated with infrared rays, so that the insulating film is sooted. The other photosensitive resin portion without the pattern of the mask becomes a cured insulating film It that is cured.
다음, 도 6c에서 도시한 바와 같이, 소프트 절연피막(Is)과 경화된 절연피막(It)에 현상액(Q)을 코팅하여 소프트 절연피막을 현상시키어 볼 랜드(L)를 형성하는 단계를 수행한다. Next, as shown in FIG. 6C, the soft insulating film is developed by coating the developer Q on the soft insulating film Is and the cured insulating film It to form a ball land L. .
즉, 상기 감광성수지인 절연피막(T)에 현상액(Q)이 도포되면, 경화된 절연피막(It)은 이미 경화되어 있어 현상되지 않지만, 소프트 절연피막(Is)부분은 현상액(Q)에 의하여 현상되어 솔더범프(S)이 형성될 수 있는 노출부위의 볼 랜다(L)를 형성한다.That is, when the developing solution Q is applied to the insulating film T which is the photosensitive resin, the cured insulating film It is already cured and is not developed, but the soft insulating film Is portion is formed by the developing solution Q. It is developed to form a ball lander (L) of the exposed portion where the solder bump (S) can be formed.
다음, 도 6d에서 도시한 바와 같이, 현상액을 통한 오버 스트리핑(over stripping)을 통하여 절연피막(T)의 볼랜드(L)부위에서 단면상 종심방향으로 갈수록 내경이 넓어지는 앵커시스템(C)을 형성시킨다.Next, as shown in Figure 6d, through the over stripping (developing) through the developer to form an anchor system (C) that the inner diameter is wider in the longitudinal direction in the cross section at the ball land (L) of the insulating film (T) .
따라서, 도 6e에서 도시한 바와 같이, 현상액을 제거하면, 절연피막(T)의 볼 랜드(L)부분에는 단면상 종심방향으로 갈수록 내경(d)이 넓어지는 역경사면(C1)을 포함하는 앵커시스템(C)이 제공된다.Therefore, as shown in FIG. 6E, when the developer is removed, the anchor system includes an inclined surface C1 in which the inner diameter d becomes wider in the longitudinal direction of the cross section in the ball land portion L of the insulating film T. (C) is provided.
이때, 상기 절연피막의 볼 랜드부분의 절연피막 역경사면을 형성시키는 현상액은 1.0 % NA2CO3 를 사용할 수 있는데, 이에 한정되는 것은 아니다.In this case, 1.0% NA 2 CO 3 may be used as the developer for forming the insulating film reverse sloped surface of the ball land portion of the insulating film, but is not limited thereto.
그리고, 1.0 % NA2CO3 의 현상액(Q)을 이용한 오버 스트리핑(over striping)단계시 그 브레이크 포인트(break point) 즉, 현상액 도포시간은 본 발명인 앵커시스템(C)을 형성하지 않는 절연피막의 통상의 표면 박리를 위한 브레이크 포인트의 2 - 3배이면 된다.In addition, during the over striping step using the developer Q of 1.0% NA 2 CO 3, the break point, that is, the developer application time is determined by the insulating film not forming the anchor system C of the present invention. What is necessary is just 2-3 times the break point for normal surface peeling.
예를 들어, 정상적인 브레이크 포인트가 10초 라면, 앵커시스템을 형성시키는 브레이크 포인트는 20-30초 이다.For example, if the normal break point is 10 seconds, the break point forming the anchor system is 20-30 seconds.
물론, 상기 현상액의 브레이크 포인트의 시간에 따라 오버 스트리핑의 시간이 길게 또는 짧게 되고, 이는 본 발명인 앵커시스템 역경사면(C1)의 경사각도(θ)가 결정되기 때문에, 사전에 역경사면 경사각에 따라 현상액의 브레이트 포인트가 결정될 것이다.Of course, the time of over stripping becomes longer or shorter depending on the time of the break point of the developer, which is determined in advance according to the inclination angle of the inclined plane of the anchor system C1. The brate point of will be determined.
다음, 도 6f에서 도시한 바와 같이, 상기 절연피막이 노출된 패턴(P)의 볼패드(P1)부분을 에칭액(Et)을 이용하여 표면의 거칠기를 높이는 에칭부(E)를 형성시킨다.Next, as illustrated in FIG. 6F, an etching portion E is formed to increase the roughness of the surface of the ball pad P1 of the pattern P on which the insulating film is exposed using the etching solution Et.
이경우, 상기 볼패드 부위의 에칭부(E)는 솔더범프(S)이 도금, 프린트 및 증착을 거쳐 형성될때, 솔더범프과 볼패드간의 밀착 강도를 높이기 때문에, 솔더범프의 신뢰성을 추가로 향상시 킬 것이다.In this case, when the solder bump S is formed through plating, printing, and deposition, the etching portion E of the ball pad portion increases the adhesion strength between the solder bump and the ball pad, thereby further improving the reliability of the solder bump. will be.
다음, 도 6g에서 도시한 바와 같이, 상기 앵커시스템(C)을 구비하는 볼 랜드(L)부분에 솔더범프(S)을 도금, 프린팅 및 증착 등의 방법을 통하여 형성시킨다.Next, as shown in Figure 6g, the solder bump (S) in the ball land (L) portion having the anchor system (C) is formed through a method such as plating, printing and deposition.
따라서, 앵커시스템(C)을 구비하는 본 발명의 칩 패키지 예를 들어, 도 1의 BAG 반도체 패키지(1)나 도 2의 이미지 센서 모듈의 웨이퍼 레벨 패키지(100) 또는 웨이퍼 레벨 패키지(200)는 솔더범프의 패키지 이탈이 효과적으로 방지되기 때문에, 솔더범프 신뢰성이 매우 향상된다.Accordingly, the chip package of the present invention having the anchor system C, for example, the wafer level package 100 or the
특히, 이와 같은 본 발명의 앵커시스템은 전체 패키지의 구조를 크게 복잡하게 하지 않으면서 공정상으로도 오버 스트리핑만을 추가하기 때문에, 패키지 제조공정면이나 구조면에서 저비용의 제품 생산을 가능하게 한다.In particular, such an anchor system of the present invention adds only the overstriping in the process without greatly complicating the structure of the entire package, thereby making it possible to produce a low-cost product in terms of package manufacturing process or structure.
다음, 도 7에서는 본 발명인 패키지에 구비되는 앵커시스템의 변형예(C')를 도시하고 있다.Next, Figure 7 shows a modification (C ') of the anchor system provided in the package of the present invention.
즉, 도 7에서 도시한 바와 같이, 서브 기판 또는 웨이퍼(W)상의 패턴(재배선 배턴)상에 절연피막(T)을 다층(T1-T3)으로 형성시키면서, 계단형 역경사부(C1') 의 앵커시스템(C')를 형성시키어 이에 형성되는 솔더범프(S)의 부착 신뢰성을 높인 것이다.That is, as shown in FIG. 7, the stepped reverse slope C1 ′ is formed while the insulating film T is formed in the multilayers T1-T3 on the pattern (rewiring baton) on the sub-substrate or the wafer W. FIG. By forming the anchor system (C ') of the solder bumps (S) formed on it is to increase the reliability.
이와 같은 도 7의 본 발명의 변형된 앵커시스템(C')은 절연피막(T)을 다층으로 형성시키는 구조이므로, 절연피막의 다층 구조가 필요한 경우에 유리할 것이고, 앞에서 설명한 역경사면(C1)을 갖는 앵커시스템(C)의 경우 오버 스트리핑 등의 공정을 거쳐 그 경사각을 조정하면서 형성시키는 것에 비하여, 도 7의 앵커시스템은 절연피막 형성단계는 늘어나지만 제조상 편리할 수 도 있다.Since the modified anchor system C ′ of the present invention of FIG. 7 is a structure in which the insulating film T is formed in multiple layers, it may be advantageous when the multilayer structure of the insulating film is required, and the reverse slope C1 described above may be used. In the case of the anchor system (C) having an over-striping or the like, while adjusting the inclination angle is formed, the anchor system of Figure 7 may be convenient for manufacturing, although the insulating film forming step is increased.
이와 같이 본 발명의 솔더범프 앵커시스템과 그 형성방법에 의하면, 솔더범프(솔더볼)을 구비하는 패키지에 절연피막의 역경사구조의 앵커시스템이 제공되기 때문에, 패키지 공정이나 구조의 복잡한 변화없이 간단하게 솔더범프의 패키지 부착 신뢰성을 높이는 우수한 효과를 제공한다.As described above, according to the solder bump anchoring system of the present invention and a method of forming the same, since the anchor system having the reverse slope structure of the insulating film is provided in the package having the solder bump (solder ball), the package process and the structure are not easily changed without any complicated change. It provides an excellent effect of increasing solder bump package attachment reliability.
또한, 본 발명의 솔더범프 앵커시스템을 구비하는 칩 패키지에 의하면, 솔더범프의 신뢰성이 높으면서도 구조나 공정이 복잡하지 않아 저비용 고신뢰성의 반도체 또는 웨이퍼 레벨의 패키지를 제공하는 다른 우수한 효과가 있는 것이다.In addition, according to the chip package including the solder bump anchoring system of the present invention, the solder bumps have high reliability and structure and processes are not complicated, and thus, there is another excellent effect of providing a low cost, high reliability semiconductor or wafer level package. .
본 발명은 지금까지 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알 수 있음을 밝혀두고자 한다.While the invention has been shown and described in connection with specific embodiments so far, it will be appreciated that the invention can be variously modified and varied without departing from the spirit or scope of the invention as set forth in the claims below. It will be appreciated that those skilled in the art can easily know.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050015265A KR100691151B1 (en) | 2005-02-24 | 2005-02-24 | An Anchor System for Solder Bump |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050015265A KR100691151B1 (en) | 2005-02-24 | 2005-02-24 | An Anchor System for Solder Bump |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060094248A true KR20060094248A (en) | 2006-08-29 |
| KR100691151B1 KR100691151B1 (en) | 2007-03-09 |
Family
ID=37602116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050015265A KR100691151B1 (en) | 2005-02-24 | 2005-02-24 | An Anchor System for Solder Bump |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100691151B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699892B1 (en) * | 2006-01-20 | 2007-03-28 | 삼성전자주식회사 | Semiconductor device and print circuit board having locking structure for improving a solder joint reliability |
| KR100973271B1 (en) * | 2008-04-25 | 2010-08-02 | 주식회사 하이닉스반도체 | Substrate for semiconductor package and semiconductor package having the same |
| WO2013176520A1 (en) * | 2012-05-25 | 2013-11-28 | Lg Innotek Co., Ltd. | Semiconductor package substrate, package system using the same and method for manufacturing thereof |
| KR101383002B1 (en) * | 2012-05-25 | 2014-04-08 | 엘지이노텍 주식회사 | Semiconductor package substrate, Package system using the same and method for manufacturing thereof |
| EP3123505A4 (en) * | 2014-03-28 | 2017-11-22 | Intel Corporation | Anchored interconnect |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220008088A (en) | 2020-07-13 | 2022-01-20 | 삼성전자주식회사 | Semiconductor package |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6329552A (en) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | Formation of metallic bump |
| JP2000195887A (en) * | 1998-12-25 | 2000-07-14 | Sanyo Electric Co Ltd | Electronic component |
| JP2000232179A (en) | 1999-02-10 | 2000-08-22 | Shinko Electric Ind Co Ltd | Substrate for pga electronic component, its manufacture and semiconductor device |
| JP4178083B2 (en) | 2003-07-14 | 2008-11-12 | 新日本無線株式会社 | Semiconductor device and ultrasonic bonding method thereof |
-
2005
- 2005-02-24 KR KR1020050015265A patent/KR100691151B1/en not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699892B1 (en) * | 2006-01-20 | 2007-03-28 | 삼성전자주식회사 | Semiconductor device and print circuit board having locking structure for improving a solder joint reliability |
| KR100973271B1 (en) * | 2008-04-25 | 2010-08-02 | 주식회사 하이닉스반도체 | Substrate for semiconductor package and semiconductor package having the same |
| WO2013176520A1 (en) * | 2012-05-25 | 2013-11-28 | Lg Innotek Co., Ltd. | Semiconductor package substrate, package system using the same and method for manufacturing thereof |
| KR101383002B1 (en) * | 2012-05-25 | 2014-04-08 | 엘지이노텍 주식회사 | Semiconductor package substrate, Package system using the same and method for manufacturing thereof |
| KR101382843B1 (en) * | 2012-05-25 | 2014-04-08 | 엘지이노텍 주식회사 | Semiconductor package substrate, Package system using the same and method for manufacturing thereof |
| CN104412380A (en) * | 2012-05-25 | 2015-03-11 | Lg伊诺特有限公司 | Semiconductor package substrate, package system using the same and method for manufacturing thereof |
| EP2856502A4 (en) * | 2012-05-25 | 2015-08-05 | Lg Innotek Co Ltd | Semiconductor package substrate, package system using the same and method for manufacturing thereof |
| US9466543B2 (en) | 2012-05-25 | 2016-10-11 | Lg Innotek Co., Ltd. | Semiconductor package substrate, package system using the same and method for manufacturing thereof |
| US10062623B2 (en) | 2012-05-25 | 2018-08-28 | Lg Innotek Co., Ltd. | Semiconductor package substrate, package system using the same and method for manufacturing thereof |
| EP3123505A4 (en) * | 2014-03-28 | 2017-11-22 | Intel Corporation | Anchored interconnect |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100691151B1 (en) | 2007-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100630698B1 (en) | Semiconductor package improving a solder joint reliability and method for manufacturing the same | |
| US6075290A (en) | Surface mount die: wafer level chip-scale package and process for making the same | |
| US6605525B2 (en) | Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed | |
| US6462426B1 (en) | Barrier pad for wafer level chip scale packages | |
| CN109937476B (en) | Wafer level package and method | |
| US7655501B2 (en) | Wafer level package with good CTE performance | |
| US6593220B1 (en) | Elastomer plating mask sealed wafer level package method | |
| KR100306842B1 (en) | Redistributed Wafer Level Chip Size Package Having Concave Pattern In Bump Pad And Method For Manufacturing The Same | |
| KR100787894B1 (en) | Semiconductor chip structure, method of manufacturing the semiconductor chip structure, semiconductor chip package, and method of manufacturing the semiconductor chip package | |
| US20040140557A1 (en) | Wl-bga for MEMS/MOEMS devices | |
| US20080116564A1 (en) | Wafer level package with die receiving cavity and method of the same | |
| US20080157358A1 (en) | Wafer level package with die receiving through-hole and method of the same | |
| US20030080399A1 (en) | Transfer wafer level packaging | |
| JP2008252087A (en) | Structure of semiconductor device package and method of the same | |
| JP2006140508A (en) | Manufacturing method of semiconductor package | |
| JP2008182225A (en) | Wafer level package with die receiving through hole and its method | |
| US20100062600A1 (en) | Method of manufacturing a semiconductor device | |
| KR100691151B1 (en) | An Anchor System for Solder Bump | |
| US7365434B2 (en) | Semiconductor device and manufacturing method for the same | |
| KR100858242B1 (en) | Semiconductor device including redistribution line structure and method of fabricating the same | |
| US7109579B2 (en) | Semiconductor device with improved design freedom of external terminal | |
| US7071027B2 (en) | Ball grid array package having improved reliability and method of manufacturing the same | |
| CN111682006A (en) | Semiconductor packaging structure and manufacturing method thereof | |
| JP2001168126A (en) | Semiconductor device and method of fabrication | |
| JP2000164617A (en) | Chip-sized package and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |