JP4549693B2 - Wiring board manufacturing method - Google Patents

Wiring board manufacturing method Download PDF

Info

Publication number
JP4549693B2
JP4549693B2 JP2004052870A JP2004052870A JP4549693B2 JP 4549693 B2 JP4549693 B2 JP 4549693B2 JP 2004052870 A JP2004052870 A JP 2004052870A JP 2004052870 A JP2004052870 A JP 2004052870A JP 4549693 B2 JP4549693 B2 JP 4549693B2
Authority
JP
Japan
Prior art keywords
metal foil
wiring
laminated
metal
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004052870A
Other languages
Japanese (ja)
Other versions
JP2005243990A (en
Inventor
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004052870A priority Critical patent/JP4549693B2/en
Publication of JP2005243990A publication Critical patent/JP2005243990A/en
Application granted granted Critical
Publication of JP4549693B2 publication Critical patent/JP4549693B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、コア基板を有さない配線基板の製造方法に関する。   The present invention relates to a method for manufacturing a wiring board having no core substrate.

近年、電子機器における高機能化並びに軽薄短小化の要求により、ICチップやLSI等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。   In recent years, due to the demand for higher functionality and lighter, thinner and smaller electronic devices, high-density integration has rapidly progressed in electronic components such as IC chips and LSIs. There is a demand for higher-density wiring and multi-terminals than ever before.

このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板(FR−4等のガラスエポキシ基板)のリジッド性を利用し、その両主表面上に、高分子材料からなる誘電体層と導体層とが交互に配されたビルドアップ層を形成したものである。このようなビルドアップ多層配線基板では、ビルドアップ層において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、ビルドアップ層と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配されたビルドアップ層間の導通を図るための配線(スルーホール導体と呼ばれる)が厚さ方向に貫通形成されている。ところが、使用する信号周波数が1GHzを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。   As such a package substrate, a build-up multilayer wiring substrate is currently used. The build-up multilayer wiring board uses a rigid property of an insulating core substrate (glass epoxy substrate such as FR-4) in which a reinforcing fiber is impregnated with a resin, and is made of a polymer material on both main surfaces thereof. A build-up layer in which dielectric layers and conductor layers are alternately arranged is formed. In such a build-up multilayer wiring board, high-density wiring is realized in the build-up layer, while the core board plays a reinforcing role. For this reason, the core substrate is configured to be very thick compared to the build-up layer, and the wiring (called a through-hole conductor) for establishing electrical conduction between the build-up layers arranged on the respective main surfaces is thick inside the core substrate. It penetrates in the vertical direction. However, at the present time when the signal frequency to be used has become a high frequency band exceeding 1 GHz, there is a problem that the wiring penetrating such a thick core substrate contributes as a large inductance.

そこで、そのような問題を解決するため、特許文献1に示されるような、コア基板を有さず、高密度配線化が可能なビルドアップ層を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、特許文献1の段落0012〜0029及び図1〜4に記載されているように、金属板上にビルドアップ層を形成した後、該金属板をエッチングすることにより薄膜のビルドアップ層のみを得る。そして、このビルドアップ層が配線基板とされる。   Therefore, in order to solve such a problem, there has been proposed a wiring board mainly composed of a build-up layer that does not have a core board and can be formed with high density wiring, as shown in Patent Document 1. In such a wiring board, since the core board is omitted, the entire wiring length is short, which is suitable for high-frequency applications. In order to manufacture such a wiring board, as described in paragraphs 0012 to 0029 and FIGS. 1 to 4 of Patent Document 1, after forming a build-up layer on the metal plate, the metal plate is etched. By doing so, only the thin film build-up layer is obtained. This build-up layer is used as a wiring board.

特開2002−26171号公報JP 2002-26171 A

しかし、特許文献1に記載された製造方法の場合、ビルドアップ層が形成される金属板は、製造時における補強の役割を担うことが可能な程度の厚さ(例えば、銅板にして0.8mm程度)に設定されるが、ビルドアップ層を形成後にそれを全てエッチングすることは、時間が掛かり過ぎる(例えば、銅板0.8mmに対して30分程度)など工程上の無駄が多いという問題があった。   However, in the case of the manufacturing method described in Patent Document 1, the metal plate on which the build-up layer is formed has a thickness that can play a reinforcing role at the time of manufacturing (for example, 0.8 mm in the case of a copper plate). However, it takes too much time (for example, about 30 minutes for a copper plate of 0.8 mm) to etch all of the build-up layer after forming it. there were.

そこで、本発明では、コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な製造方法を提供することを課題とする。   Therefore, the present invention has an object to provide a manufacturing method capable of easily obtaining a wiring substrate in which dielectric layers and conductor layers made of a polymer material are alternately laminated without having a core substrate. To do.

課題を解決するための手段・発明の効果Means for solving the problems / effects of the invention

上記課題を解決するため、本発明の配線基板の製造方法では、
誘電体層と導体層とが交互に積層された配線基板の製造方法であって、
支持基板に形成された下地誘電体シート主表面上に前記配線基板における外部接続のための金属パッドを、該金属パッドと異なる材料からなる金属箔と、前記主表面に包含されるよう配され且つ該金属箔と密着した土台部とにて構成される金属箔密着体を介して配置する金属パッド配置工程を行うとともに、
当該金属箔上の領域に前記配線基板となるべき配線積層部を有する積層シート体を、前記下地誘電体シート上に形成するために、
前記金属パッド及び前記金属箔密着体を包み、且つ該金属箔密着体の周囲領域にて前記下地誘電体シートと密着することにより、該金属パッド及び該金属箔密着体を封止する第一誘電体シートを形成する第一誘電体シート形成工程と、
前記金属パッドと接続する第一ビア導体を前記第一誘電体シートに貫通形成し、且つ該第一ビア導体と接続する第一導体層を前記第一誘電体シート上に形成する第一導体形成工程と、
前記積層シート体となるべき残余の誘電体シート、ビア導体及び導体層を前記第一誘電体シート上に積層していく残余層積層工程と、
をこの順に行い、その後、
前記積層シート体の周囲部を除去して前記金属箔の端部を露出させる工程と、
前記配線積層部を、前記金属箔と前記土台部との界面にて、前記金属箔が付着した状態で前記支持基板から分離する配線積層部剥離工程と、
前記配線積層部に付着した前記金属箔をエッチング除去して前記金属パッドを露出させる金属箔除去工程と、
をこの順に行うことを特徴とする。
この場合、前記土台部は、前記金属箔側から接着層と土台層とがこの順に積層されて構成されるものとすることができる。
また、除去されるべき前記積層シート体の前記周囲部は、前記金属箔密着体の外縁端付近を含むようにすることができ、前記積層シート体は、1つの前記配線基板に対応する個体を複数含むようにすることもできる。
さらに、前記積層シート体を形成する工程において、前記金属箔密着体は、半硬化状態の前記下地誘電体シート上に配されるようにすることもできる。
In order to solve the above problems, in the method for manufacturing a wiring board of the present invention,
A method of manufacturing a wiring board in which dielectric layers and conductor layers are alternately laminated,
On the main surface of the underlying dielectric sheet formed on the support substrate , a metal pad for external connection in the wiring board is disposed so as to be included in the main surface and a metal foil made of a material different from the metal pad. And while performing a metal pad placement step of placing through a metal foil adhesion body composed of a base portion in close contact with the metal foil,
In order to form a laminated sheet body having a wiring laminated portion to be the wiring board in the region on the metal foil on the base dielectric sheet,
A first dielectric that encloses the metal pad and the metal foil adhesion body and encloses the metal pad and the metal foil adhesion body by being in close contact with the base dielectric sheet in a peripheral region of the metal foil adhesion body. A first dielectric sheet forming step of forming a body sheet;
Forming a first conductor, wherein a first via conductor connected to the metal pad is formed through the first dielectric sheet, and a first conductor layer connected to the first via conductor is formed on the first dielectric sheet. Process,
A residual layer lamination step of laminating the remaining dielectric sheet, via conductor and conductor layer to be the laminated sheet body on the first dielectric sheet;
In this order, then
Removing the periphery of the laminated sheet body to expose the end of the metal foil;
A wiring laminated part peeling step for separating the wiring laminated part from the support substrate in a state where the metal foil is adhered at an interface between the metal foil and the base part,
A metal foil removing step of exposing the metal pad by etching away the metal foil attached to the wiring laminated portion;
Are performed in this order.
In this case, the base portion may be configured by laminating an adhesive layer and a base layer in this order from the metal foil side .
In addition, the peripheral portion of the laminated sheet body to be removed may include the vicinity of the outer edge of the metal foil adhesion body, and the laminated sheet body includes an individual corresponding to one wiring board. It is also possible to include a plurality.
Furthermore, in the step of forming the laminated sheet body, the metal foil adhesion body can be arranged on the base dielectric sheet in a semi-cured state.

上記本発明によると、本発明の配線基板の製造方法は、図1を参照して簡略に説明すると、(a)支持基板20(特許文献1における金属板に該当する)上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照)を有する積層シート体10を形成し、(b)積層シート体10のうち配線積層部100の周囲部(図中の破線部)を除去することにより、配線積層部100の端面103を露出させて、(c)配線積層部100を支持基板20(及び下地誘電体シート21)から剥離する。このように、配線積層部と支持基板との分離を剥離により行うことで、容易に配線基板を得ることが可能となっている。また、配線積層部と支持基板との分離をエッチングにより行わないため、支持基板の両主表面に積層シート体を形成することもでき、ひいては配線基板の量産が可能となる。   According to the present invention, the method for manufacturing a wiring board according to the present invention will be briefly described with reference to FIG. 1. (a) A base formed on a support substrate 20 (corresponding to a metal plate in Patent Document 1). A laminated sheet body 10 having a wiring laminated portion 100 (see FIG. 2) to be a wiring substrate is formed on the dielectric sheet 21, and (b) a peripheral portion (in the drawing) of the wiring laminated portion 100 in the laminated sheet body 10. The end surface 103 of the wiring laminated portion 100 is exposed to remove (c) the wiring laminated portion 100 from the support substrate 20 (and the underlying dielectric sheet 21). As described above, the wiring substrate can be easily obtained by separating the wiring laminated portion and the supporting substrate by peeling. In addition, since the wiring laminated portion and the support substrate are not separated by etching, a laminated sheet body can be formed on both main surfaces of the support substrate, which enables mass production of the wiring substrate.

以下、図1のそれぞれの工程に関して詳細な説明を行う。図1(a)では、支持基板20上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照:詳細は後述)を有する積層シート体10が形成されている。積層シート体10では、下地誘電体シート21の主表面に包含されるように、土台部5a(下側)上に金属箔5b(上側)が密着した金属箔密着体5が配され、その上に配線基板における外部接続のための金属パッド5pが配置されている。そして、それらを包むように第一誘電体シート11が形成されている。第一誘電体シート11は、金属パッド5p及び金属箔密着体5(金属箔5b)に密着するとともに、金属箔密着体5の周囲領域21cにて下地誘電体シート21と密着しており、これによって、金属パッド5p及び金属箔密着体5は第一誘電体シート11に封止された状態とされている。   Hereinafter, detailed description will be given with respect to each step of FIG. In FIG. 1A, a laminated sheet body 10 having a wiring laminated portion 100 (see FIG. 2; details will be described later) to be a wiring board is formed on a base dielectric sheet 21 formed on a support substrate 20. ing. In the laminated sheet body 10, the metal foil adhesion body 5 in which the metal foil 5 b (upper side) is in close contact with the base portion 5 a (lower side) is disposed so as to be included in the main surface of the base dielectric sheet 21. A metal pad 5p for external connection on the wiring board is arranged. And the 1st dielectric sheet 11 is formed so that they may be wrapped. The first dielectric sheet 11 is in close contact with the metal pad 5p and the metal foil contact body 5 (metal foil 5b), and is in close contact with the base dielectric sheet 21 in the peripheral region 21c of the metal foil contact body 5, Thus, the metal pad 5p and the metal foil adhesion body 5 are sealed in the first dielectric sheet 11.

このように金属パッド5p及び金属箔密着体5が第一誘電体シート11に封止されることにより、金属箔密着体5(土台部5a)と下地誘電体シート21との界面に膨れや剥れが生じることなく、積層シート体10を形成することができる。そしてその後、図1(b)において、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが除去されるので、図1(c)において、金属箔密着体5の界面で配線積層部100の剥離を容易に行うことが可能となる。つまり、このように構成することにより、密着性が要求される積層シート体の形成(図1(a))と、剥離容易性が要求される配線積層部の剥離(図1(c))とを、どちらも良好に行うことが可能となる。   Thus, the metal pad 5p and the metal foil adhesion body 5 are sealed by the first dielectric sheet 11, so that the interface between the metal foil adhesion body 5 (base part 5a) and the base dielectric sheet 21 is swollen or peeled off. The laminated sheet body 10 can be formed without this occurring. Then, in FIG. 1B, since the peripheral region 21c where the first dielectric sheet 11 and the base dielectric sheet 21 are in close contact with each other is removed, in FIG. It becomes possible to easily peel off the wiring laminated portion 100 at the interface. That is, with this configuration, formation of a laminated sheet body that requires adhesion (FIG. 1 (a)) and separation of a wiring laminate portion that requires ease of peeling (FIG. 1 (c)). Both can be performed satisfactorily.

なお、図2に示すように、積層シート体10のうち、金属箔5b上の領域は、配線積層部100とされている。配線積層部100は、図1(c)の剥離により金属箔5bが付着した状態で得られ、金属箔5bを除去することによってその後配線基板となるべきものである。すなわち、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された構造を有する(詳細な構造については後述する)。   As shown in FIG. 2, a region on the metal foil 5 b in the laminated sheet body 10 is a wiring laminated portion 100. The wiring laminated portion 100 is obtained in a state where the metal foil 5b is adhered by the peeling of FIG. 1 (c), and is to be a wiring substrate thereafter by removing the metal foil 5b. In other words, it has a structure in which dielectric layers and conductor layers made of a polymer material are alternately laminated so as not to have a core substrate and both main surfaces are composed of dielectric layers (detailed structure) Will be described later).

また、積層シート体10の形態は、配線積層部100(金属箔密着体5上の領域)を有していればよく、図1(a)の形態に限定されない。例えば、図3(a)のように、金属箔密着体5上に誘電体シート111、112が配され、それらをまとめて第一誘電体シート11が封止する形態であってもよい。なお、この場合、最下層の誘電体シート111に形成され、且つ金属パッド5pに接続されたビア導体を第一ビア導体41とし、第一誘電体シート11上に形成された導体層を第一導体層31として、その間に導体層及びビア導体が形成される。また、図3(b)のように、第一誘電体シート11上に形成される他の誘電体シートが、配線積層部100となる部分のみにより構成されていてもよい。   Moreover, the form of the lamination sheet body 10 should just have the wiring lamination | stacking part 100 (area | region on the metal foil contact | adherence body 5), and is not limited to the form of Fig.1 (a). For example, as shown in FIG. 3A, a configuration in which the dielectric sheets 111 and 112 are arranged on the metal foil adhesion body 5 and the first dielectric sheet 11 is sealed together may be employed. In this case, the via conductor formed on the lowermost dielectric sheet 111 and connected to the metal pad 5p is used as the first via conductor 41, and the conductor layer formed on the first dielectric sheet 11 is used as the first via conductor 41. As the conductor layer 31, a conductor layer and a via conductor are formed therebetween. Further, as shown in FIG. 3B, another dielectric sheet formed on the first dielectric sheet 11 may be configured only by a portion that becomes the wiring laminated portion 100.

次に、図1(b)では、積層シート体10のうち、配線積層部100の周囲部(図中の破線部)を除去し、該配線積層部100の端面103を露出させる。つまり、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが取り除かれ、金属箔密着体5の端面が露出することになる。これにより、図1(c)のように、配線積層部100を支持基板20から、金属箔密着体5の界面(すなわち、土台部5aと金属箔5bとの界面)にて容易に剥離することができる。なお、積層シート体10において配線積層部100の周囲部(図中の破線部)を除去する際、該周囲部とともに、支持基板20及び下地誘電体シート21の該周囲部下にあたる領域も除去するようにすれば、配線積層部100の端面103の露出が容易に行うことができる。   Next, in FIG.1 (b), the surrounding part (dashed line part in a figure) of the wiring lamination | stacking part 100 is removed among the lamination sheet bodies 10, and the end surface 103 of this wiring lamination | stacking part 100 is exposed. That is, the peripheral region 21c where the first dielectric sheet 11 and the base dielectric sheet 21 are in close contact with each other is removed, and the end face of the metal foil adhesive body 5 is exposed. Thereby, as shown in FIG. 1C, the wiring laminated portion 100 is easily peeled from the support substrate 20 at the interface of the metal foil adhesion body 5 (that is, the interface between the base portion 5a and the metal foil 5b). Can do. When removing the peripheral portion (broken line portion in the drawing) of the wiring laminated portion 100 in the laminated sheet body 10, the region under the peripheral portion of the support substrate 20 and the base dielectric sheet 21 is also removed together with the peripheral portion. By doing so, the end surface 103 of the wiring laminated portion 100 can be easily exposed.

また、図1(b)では配線積層部100の周囲部を除去する際に、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cを取り除き、金属箔密着体5の端部を露出させることで配線積層部100の剥離が可能となるが、金属箔密着体5の端部をより確実に露出させるため、図4(a)及び(b)に示すように、配線積層部100を、金属箔密着体5のうち外縁端付近を除いた部分上の領域によって構成し、その周囲領域を除去、すなわち金属箔密着体5の外縁端付近も除去するようにすることができる。   Further, in FIG. 1B, when the peripheral portion of the wiring laminated portion 100 is removed, the peripheral region 21c where the first dielectric sheet 11 and the base dielectric sheet 21 are in close contact is removed, and the metal foil adhesive body 5 is removed. As shown in FIGS. 4 (a) and 4 (b), it is possible to peel the wiring laminated portion 100 by exposing the end portion of the metal foil. The wiring laminated portion 100 is constituted by a region on a portion excluding the vicinity of the outer edge of the metal foil adhesion body 5, and the surrounding area is removed, that is, the vicinity of the outer edge of the metal foil adhesion body 5 is also removed. Can do.

次に、積層シート体10は、金属パッド5pを有するとともに、該金属パッド5pに接続する第一ビア導体31とそれに接続する第一導体層41を第一誘電体シート11に有する。そのため、図1(c)に示す金属箔5bが付着した配線積層体100は、例えば図10に示すように、金属箔5bを除去すると、除去後の面に金属パッド5pが現れる。このように構成することで、金属パッド5pはそのまま端子の一部として用いることができ、また剥離後の薄く軟らかい配線積層部100に対して、パッド形成のための穿孔や導体の形成等の作業を行う必要がなくなるので製造が容易となる。   Next, the laminated sheet body 10 has the metal pad 5p, and the first dielectric sheet 11 includes the first via conductor 31 connected to the metal pad 5p and the first conductor layer 41 connected thereto. Therefore, in the wiring laminated body 100 to which the metal foil 5b shown in FIG. 1C is attached, when the metal foil 5b is removed, for example, as shown in FIG. 10, the metal pad 5p appears on the surface after the removal. With this configuration, the metal pad 5p can be used as a part of the terminal as it is, and operations such as perforation for forming a pad and formation of a conductor for the thin and soft wiring laminated portion 100 after peeling. Since it is no longer necessary to carry out the manufacturing, the manufacturing becomes easy.

また、金属パッド5pと金属箔5bは異なる材料から構成されており、配線積層部100の剥離後に、付着している金属箔5bのみを選択的にエッチング除去することが可能である。これにより、金属パッド5pが配線積層部100の主表面に露出する。このような選択的なエッチング除去は、例えば、金属パッド5p(及びその他のビア導体、導体層)をCuにて構成するとともに、金属箔5bをTi(チタン),Ag(銀),Sn(スズ),Al(アルミニウム)のいずれか1種または2種以上にて構成することで実現することができる。   Further, the metal pad 5p and the metal foil 5b are made of different materials, and only the attached metal foil 5b can be selectively removed by etching after the wiring laminated portion 100 is peeled off. As a result, the metal pad 5 p is exposed on the main surface of the wiring laminated portion 100. For such selective etching removal, for example, the metal pad 5p (and other via conductors and conductor layers) is made of Cu, and the metal foil 5b is made of Ti (titanium), Ag (silver), Sn (tin). ), Al (aluminum), or one or more of them can be realized.

以下、本発明の実施の形態について、図面を参照して説明する。
図5は、本発明の配線基板の製造方法により得られる配線基板1の断面構造の概略を表す図である。配線基板1は、高分子材料からなる誘電体層(B1〜B3、SR)と導体層(M1、M2、PD)とが交互に積層された構造を有する。その第一主表面MP1は電子部品を搭載するための搭載面とされ、主表面をなす第一誘電体層B1には、電子部品と接続するための、周知のハンダで構成された突起状の金属端子(ハンダバンプ)FBが形成されている。この金属端子(ハンダバンプ)FBは、第一主表面下に設けられた金属パッド(バンプパッド)BPと接続されている。また、第二主表面MP2は、外部基板へ接続するための接続面とされ、主表面をなす誘電体層(ソルダーレジスト層)SRには開口が形成されており、該開口内には外部基板への接続を担うハンダボール(後述)を設置するための金属端子(金属パッド)PDが露出している。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 5 is a diagram showing an outline of a cross-sectional structure of the wiring board 1 obtained by the method for manufacturing a wiring board of the present invention. The wiring substrate 1 has a structure in which dielectric layers (B1 to B3, SR) made of a polymer material and conductor layers (M1, M2, PD) are alternately stacked. The first main surface MP1 is a mounting surface for mounting an electronic component, and the first dielectric layer B1 forming the main surface has a protruding shape made of a well-known solder for connecting to the electronic component. Metal terminals (solder bumps) FB are formed. This metal terminal (solder bump) FB is connected to a metal pad (bump pad) BP provided below the first main surface. The second main surface MP2 is a connection surface for connecting to an external substrate, and an opening is formed in the dielectric layer (solder resist layer) SR forming the main surface, and the external substrate is in the opening. A metal terminal (metal pad) PD for installing a solder ball (described later) that bears the connection to is exposed.

また、金属層M1、M2において配線CLが形成されており、誘電体層B1〜B3内には該配線CLに接続されるビア導体VAが埋設形成されている。そして、配線CL及びビア導体VAにより、電気導通路(例えばハンダバンプFB及び金属パッドBPから金属端子パッドPDへの)が形成される。なお、誘電体層B1〜B3、SRは、例えばエポキシ樹脂を主成分とする材料にて構成することができ、また配線CL、ビア導体VA、金属パッド(バンプパッド)BP、及び金属端子(パッド)PDは、例えば銅を主成分とする材料にて構成することができる。また、金属パッド(バンプパッド)BPや金属端子(パッド)PDには、その表面に例えばNi−Auメッキによる表面メッキを施すことができる。   A wiring CL is formed in the metal layers M1 and M2, and a via conductor VA connected to the wiring CL is embedded in the dielectric layers B1 to B3. An electrical conduction path (for example, from the solder bump FB and the metal pad BP to the metal terminal pad PD) is formed by the wiring CL and the via conductor VA. The dielectric layers B1 to B3, SR can be made of, for example, a material mainly composed of an epoxy resin, and the wiring CL, the via conductor VA, the metal pad (bump pad) BP, and the metal terminal (pad). ) PD can be made of, for example, a material mainly composed of copper. Further, the surface of the metal pad (bump pad) BP or the metal terminal (pad) PD can be subjected to surface plating by, for example, Ni—Au plating.

以上のような配線基板1は、図6に示すように、第二主表面MP2の金属端子(パッド)PDに外部基板への接続を担うハンダボールSBが設置され、一方、第一主表面MP1には、補強枠(スティフナー)STが設置されるとともに、電子部品ICがハンダバンプFBにフリップチップ接続され、また電子部品IC下の隙間がアンダーフィル材UFにて充填されることで、半導体装置300となる。   In the wiring board 1 as described above, as shown in FIG. 6, solder balls SB for connecting to an external board are installed on the metal terminals (pads) PD of the second main surface MP2, while the first main surface MP1. In addition, a reinforcing frame (stiffener) ST is installed, the electronic component IC is flip-chip connected to the solder bump FB, and the gap under the electronic component IC is filled with the underfill material UF. It becomes.

以下、本発明の実施形態である配線基板の製造方法の一例を説明する。図7〜図10は製造工程を表す図である。工程1〜6に示す支持基板20上に積層シート体10を形成していく工程は、周知のビルドアップ法等により行うことができる。   Hereinafter, an example of the manufacturing method of the wiring board which is embodiment of this invention is demonstrated. 7-10 is a figure showing a manufacturing process. The step of forming the laminated sheet body 10 on the support substrate 20 shown in steps 1 to 6 can be performed by a known build-up method or the like.

始めに、図7の工程1〜3に示す金属パッド配置工程を行う。まず工程1において、製造時における補強のための支持基板20上に下地誘電体シート21を形成する。支持基板20は、下地誘電体シート21が密着するものであれば特には限定されないが、例えばFR−4等のガラスエポキシ基板(上述のようにコア基板に用いられる材料である)にて構成することができる。また、下地誘電体シート21も、特には限定されないが、例えば後述する第一誘電体シート11と同材料、すなわちエポキシを主成分とする材料にて構成することができる。   First, the metal pad placement step shown in steps 1 to 3 in FIG. 7 is performed. First, in step 1, a base dielectric sheet 21 is formed on a support substrate 20 for reinforcement during manufacturing. The support substrate 20 is not particularly limited as long as the underlying dielectric sheet 21 is in close contact with each other. For example, the support substrate 20 is composed of a glass epoxy substrate such as FR-4 (which is a material used for the core substrate as described above). be able to. Also, the base dielectric sheet 21 is not particularly limited, but can be made of, for example, the same material as the first dielectric sheet 11 described later, that is, a material mainly composed of epoxy.

そして工程2,3に示すように、下地誘電体シート21の主表面上に、配線基板における外部接続のための金属パッド5p(図5,6における金属パッドBP)を、該金属パッド5pと異なる材料からなる金属箔5bと、主表面に包含されるよう配され且つ該金属箔5bと密着した土台部5aとにて構成される金属箔密着体5を介して配置する。金属箔密着体5は、半硬化状態の下地誘電体シート21上に配すようにすることができる。これにより、以降の工程で金属箔密着体5(土台部5a)が下地誘電体シート21から剥れない程度の密着性が得られやすくなる。なお、金属箔密着体5において、金属箔5bは、Ti,Ag,Sn,Alのいずれか1種または2種以上にて構成することができる。土台部5aは、例えば、金属箔にて構成することができる。この場合、金属箔5bと異なる材料(例えば、Cu等)にて構成することで剥離性が良好となる。また、土台部5aは、図12に示すように、金属箔5bとの界面に接着層51を有するように構成することもできる。具体的には、土台部5aは、接着層51及び土台層52にて構成することができる。接着層51には、例えば、加熱により接着力が低下する加熱剥離性接着層を用いることで、後述する工程をより良好に行うことができる。
上記金属パッド配置工程は、具体的には、工程2に示すように土台部5aと金属箔5bとパッド用金属層5cとをこの順に有する複層シート5を、該土台部5aが下地誘電体シート21の主表面側となるよう配置した後、工程3に示すように当該パッド用金属層5cを選択的に除去することにより金属パッド5pを形成することで行うことができる。
Then, as shown in Steps 2 and 3, a metal pad 5p (metal pad BP in FIGS. 5 and 6) for external connection on the wiring board is different from the metal pad 5p on the main surface of the underlying dielectric sheet 21. It arrange | positions through the metal foil contact | adherence body 5 comprised by the metal foil 5b which consists of material, and the base part 5a which was distribute | arranged so that it might be included by the main surface, and was closely_contact | adhered to this metal foil 5b. The metal foil adhesion body 5 can be arranged on the semi-cured base dielectric sheet 21. Thereby, it becomes easy to obtain adhesiveness to such an extent that the metal foil adhesion body 5 (base part 5a) does not peel from the base dielectric sheet 21 in the subsequent steps. In addition, in the metal foil close_contact | adherence body 5, the metal foil 5b can be comprised by any 1 type or 2 types or more of Ti, Ag, Sn, and Al. The base part 5a can be comprised by metal foil, for example. In this case, the releasability is improved by using a material different from the metal foil 5b (for example, Cu or the like). Moreover, the base part 5a can also be comprised so that it may have the contact bonding layer 51 in an interface with the metal foil 5b, as shown in FIG. Specifically, the base portion 5 a can be composed of an adhesive layer 51 and a base layer 52. For example, by using a heat-peelable adhesive layer whose adhesive strength is reduced by heating, the later-described steps can be performed better.
Specifically, the metal pad placement step includes a multilayer sheet 5 having a base portion 5a, a metal foil 5b, and a pad metal layer 5c in this order as shown in Step 2, and the base portion 5a is a base dielectric. After arranging the sheet 21 so as to be on the main surface side, the metal pad 5p can be formed by selectively removing the pad metal layer 5c as shown in Step 3.

次に、図8の工程4〜6に示すように、金属箔5b上の領域に配線基板となるべき配線積層部100を有する積層シート体10を、下地誘電体シート21上に形成する。まず工程4に示すように、第一誘電体シート11を金属パッド5p及び金属箔密着体5を包むように形成する第一誘電体シート形成工程を行う。この際、第一誘電体シート11は、該金属箔密着体5の周囲領域にて下地誘電体シート21と密着することにより、該金属パッド5p及び該金属箔密着体5を封止する。なお、誘電体シートの形成は、例えば周知の真空ラミネーション法を用いることができる。   Next, as shown in Steps 4 to 6 in FIG. 8, the laminated sheet body 10 having the wiring laminated portion 100 to be the wiring board in the region on the metal foil 5 b is formed on the base dielectric sheet 21. First, as shown in step 4, a first dielectric sheet forming step is performed in which the first dielectric sheet 11 is formed so as to wrap the metal pad 5p and the metal foil adhesion body 5. At this time, the first dielectric sheet 11 is in close contact with the base dielectric sheet 21 in the peripheral region of the metal foil adhesion body 5, thereby sealing the metal pad 5 p and the metal foil adhesion body 5. The dielectric sheet can be formed using, for example, a well-known vacuum lamination method.

そして工程5に示すように、金属パッド5pと接続する第一ビア導体41を第一誘電体シート11に貫通形成し、且つ該第一ビア導体41と接続する第一導体層31を第一誘電体シート11上に形成する第一導体形成工程を行う。なお、導体層の形成は、例えば周知のセミアディティブ法により形成することができる。また、ビア導体は、例えば周知のフォトビアプロセスによりビア孔を形成し、該ビア孔を、上記セミアディティブ法における無電解メッキによって充填することにより得ることができる。   Then, as shown in step 5, the first via conductor 41 connected to the metal pad 5p is formed through the first dielectric sheet 11, and the first conductor layer 31 connected to the first via conductor 41 is formed as the first dielectric. A first conductor forming step for forming on the body sheet 11 is performed. The conductor layer can be formed by, for example, a known semi-additive method. The via conductor can be obtained, for example, by forming a via hole by a well-known photo via process and filling the via hole by electroless plating in the semi-additive method.

その後工程6に示すように、積層体シート10となるべき残余の誘電体シート、ビア導体及び導体層を第一誘電体シート11上に積層していく残余層積層工程を行う。具体的には、第一誘電体シート11上に第二誘電体シート12を形成し、該第二誘電体シート12にビア導体42を貫通形成するとともに、該第二誘電体シート12上に第二導体層32を形成する。そして、同様の工程を繰り返して、誘電体シート13、14、ビア導体43、導体層33を形成していき、工程6に示すような積層シート体10を形成する。なお、本実施形態では、積層シート体10は、金属箔密着体5及び4層の誘電体シート11〜14にて構成されているが、誘電体シートの層数はこれに限られることはない。   Thereafter, as shown in step 6, a remaining layer stacking step is performed in which the remaining dielectric sheet, via conductors, and conductor layers to be the stacked sheet 10 are stacked on the first dielectric sheet 11. Specifically, the second dielectric sheet 12 is formed on the first dielectric sheet 11, the via conductor 42 is formed through the second dielectric sheet 12, and the second dielectric sheet 12 is formed on the second dielectric sheet 12. A two-conductor layer 32 is formed. And the same process is repeated and the dielectric sheets 13 and 14, the via conductor 43, and the conductor layer 33 are formed, and the lamination sheet body 10 as shown to the process 6 is formed. In addition, in this embodiment, although the lamination sheet body 10 is comprised by the metal foil adhesion body 5 and the dielectric sheet 11-14 of 4 layers, the number of layers of a dielectric sheet is not restricted to this. .

なお、誘電体シート11〜14は、エポキシを主成分とする材料にて構成することができる。また、導体層31〜33とビア導体41〜43はCu(銅)を主成分として構成することができる。   The dielectric sheets 11 to 14 can be made of a material mainly composed of epoxy. Further, the conductor layers 31 to 33 and the via conductors 41 to 43 can be composed mainly of Cu (copper).

本実施形態では、積層シート体10の上側の露出した主表面が、図5に示す配線基板1の第二主表面MP2となるように形成されている。したがって、積層シート体10の上側主表面をなす誘電体シート14は、図5の配線基板1のソルダーレジスト層SRに該当し、またその開口14a内に露出する導体層33は、図5の配線基板1の金属端子(パッド)PDに該当する。なお、これとは反対に上側主表面を、図5に示す配線基板1の第一主表面MP1とすることもできる。その場合は、金属パッド5pが図5の配線基板1の金属端子(パッド)PDに該当する。また、上側主表面をなす誘電体シート14に、図5に示すハンダバンプFBを形成する。   In the present embodiment, the exposed main surface on the upper side of the laminated sheet body 10 is formed to be the second main surface MP2 of the wiring board 1 shown in FIG. Therefore, the dielectric sheet 14 forming the upper main surface of the laminated sheet body 10 corresponds to the solder resist layer SR of the wiring board 1 in FIG. 5, and the conductor layer 33 exposed in the opening 14a is the wiring layer in FIG. This corresponds to the metal terminal (pad) PD of the substrate 1. On the other hand, the upper main surface may be the first main surface MP1 of the wiring board 1 shown in FIG. In that case, the metal pad 5p corresponds to the metal terminal (pad) PD of the wiring board 1 of FIG. Further, the solder bump FB shown in FIG. 5 is formed on the dielectric sheet 14 forming the upper main surface.

以上の工程により得られる積層シート体10は、金属箔密着体5上の領域が、配線基板1(図5参照)となるべき配線積層部100となるよう形成されている。そこで、図9の工程7,8に示すように、積層シート体10のうち配線積層部100の周囲領域を除去することにより、該配線積層部100の端面を露出させる周囲領域除去工程を行う。この際、配線積層部100と周囲部との境界において、その下の下地誘電体シート21及び支持基板20ごと、例えばブレード刃等により切断する。このようにて、配線積層部100の周囲領域とともに、支持基板20及び下地誘電体シート21のうちの該周囲部下にあたる領域も除去するようにすると、端面の露出が容易である。   The laminated sheet body 10 obtained by the above steps is formed so that the region on the metal foil adhesion body 5 becomes the wiring laminated portion 100 to be the wiring substrate 1 (see FIG. 5). Therefore, as shown in Steps 7 and 8 in FIG. 9, a peripheral region removing step for exposing the end surface of the wiring laminated portion 100 is performed by removing the peripheral region of the wiring laminated portion 100 in the laminated sheet body 10. At this time, at the boundary between the wiring laminated portion 100 and the peripheral portion, the underlying dielectric sheet 21 and the support substrate 20 thereunder are cut by, for example, a blade blade. As described above, when the region under the peripheral portion of the support substrate 20 and the base dielectric sheet 21 is removed together with the peripheral region of the wiring laminated portion 100, the end face is easily exposed.

次に、工程9に示すように、配線積層部100を、金属箔5bと土台部5aとの界面にて、金属箔5bが付着した状態で支持基板20から剥離する配線積層部剥離工程を行う。そして、図10の工程10に示すように、配線積層部100に付着した金属箔5bをエッチング除去して金属パッド5pを露出させる金属箔除去工程を行う。そして、工程11に示すように、金属パッド5p上に金属端子8(図5の配線基板1ではハンダバンプFB)を形成する。これにより、図5に示す配線基板1が得られる。   Next, as shown in Step 9, the wiring laminated portion 100 is peeled from the support substrate 20 with the metal foil 5b attached at the interface between the metal foil 5b and the base portion 5a. . Then, as shown in step 10 of FIG. 10, a metal foil removing step is performed in which the metal foil 5b attached to the wiring laminated portion 100 is removed by etching to expose the metal pad 5p. Then, as shown in step 11, metal terminals 8 (solder bumps FB in the wiring substrate 1 of FIG. 5) are formed on the metal pads 5p. Thereby, the wiring board 1 shown in FIG. 5 is obtained.

工程10において、金属箔5bの除去は化学エッチングにより行うことができる。金属箔5bが除去された第一誘電体シート1´の主表面には、金属パッド5pが現れる。そして工程11において、金属パッド5pには、金属端子8が接続される。このように、金属パッド5pが第一誘電体シート11´の主表面に位置するよう構成することで、金属端子(ハンダバンプ)8の形成が容易となるうえ、接続信頼性も確保できる。また、本実施形態では、導体層31〜33及びビア導体41〜43はCuにて構成されており、反対側の主表面に露出する導体層33(金属パッドPD)も金属箔5bと異なる材料で構成されているため、当該反対側の主表面にマスクを施すことなく金属箔5bの除去が可能となり、工程が簡便となる。   In step 10, the metal foil 5b can be removed by chemical etching. A metal pad 5p appears on the main surface of the first dielectric sheet 1 'from which the metal foil 5b has been removed. In step 11, the metal terminal 8 is connected to the metal pad 5p. In this way, by configuring the metal pad 5p to be positioned on the main surface of the first dielectric sheet 11 ′, the metal terminals (solder bumps) 8 can be easily formed and connection reliability can be ensured. In the present embodiment, the conductor layers 31 to 33 and the via conductors 41 to 43 are made of Cu, and the conductor layer 33 (metal pad PD) exposed on the opposite main surface is also made of a material different from that of the metal foil 5b. Therefore, the metal foil 5b can be removed without masking the opposite main surface, and the process becomes simple.

なお、以上の製造工程では、図11に示すように、積層シート体10に含まれる配線積層部100は、一つの配線基板に対応する個体100´が複数連結されたもの、つまり、配線基板1の多数個取りワーク基板として構成することができる。   In the above manufacturing process, as shown in FIG. 11, the wiring laminated portion 100 included in the laminated sheet body 10 is formed by connecting a plurality of individual 100 ′ corresponding to one wiring board, that is, the wiring board 1. It can be configured as a multi-piece work substrate.

本発明の配線基板の製造方法の工程を簡略的に示す図The figure which shows simply the process of the manufacturing method of the wiring board of this invention. 積層シート体10に含まれる配線積層シート体100を示す図The figure which shows the wiring lamination sheet body 100 contained in the lamination sheet body 10 積層シート体10の変形例を表す図The figure showing the modification of the lamination sheet body 10 積層シート体10における配線積層部100とする領域の変形例Modified example of the region to be the wiring laminated portion 100 in the laminated sheet body 10 本発明の一実施形態である配線基板の断面構造の概略を表す図The figure showing the outline of the cross-sectional structure of the wiring board which is one Embodiment of this invention 図5の配線基板1を用いた半導体装置Semiconductor device using wiring board 1 of FIG. 本発明の一実施形態である配線基板の製造方法の工程を表す図The figure showing the process of the manufacturing method of the wiring board which is one Embodiment of this invention 図7に続く図Figure following Figure 7 図8に続く図Figure following Figure 8 図9に続く図Figure following Figure 9 多数個取りワーク基板とされた配線積層部100を上部より見た図The figure which looked at the wiring lamination | stacking part 100 made into the multi-piece work substrate from the upper part 金属箔密着体の変形例における断面構造の概略を表す図The figure showing the outline of the section structure in the modification of a metal foil adhesion object

符号の説明Explanation of symbols

1 配線基板
5 金属箔密着体
5b 金属箔
5p 金属パッド
10 積層シート体
11 第一誘電体シート
20 支持基板
21 下地誘電体シート
100 配線積層シート体
DESCRIPTION OF SYMBOLS 1 Wiring board 5 Metal foil adhesion body 5b Metal foil 5p Metal pad 10 Laminated sheet body 11 1st dielectric sheet 20 Support substrate 21 Base dielectric sheet 100 Wiring laminated sheet body

Claims (5)

誘電体層と導体層とが交互に積層された配線基板の製造方法であって、
支持基板に形成された下地誘電体シート主表面上に前記配線基板における外部接続のための金属パッドを、該金属パッドと異なる材料からなる金属箔と、前記主表面に包含されるよう配され且つ該金属箔と密着した土台部とにて構成される金属箔密着体を介して配置する金属パッド配置工程を行うとともに、
当該金属箔上の領域に前記配線基板となるべき配線積層部を有する積層シート体を、前記下地誘電体シート上に形成するために、
前記金属パッド及び前記金属箔密着体を包み、且つ該金属箔密着体の周囲領域にて前記下地誘電体シートと密着することにより、該金属パッド及び該金属箔密着体を封止する第一誘電体シートを形成する第一誘電体シート形成工程と、
前記金属パッドと接続する第一ビア導体を前記第一誘電体シートに貫通形成し、且つ該第一ビア導体と接続する第一導体層を前記第一誘電体シート上に形成する第一導体形成工程と、
前記積層シート体となるべき残余の誘電体シート、ビア導体及び導体層を前記第一誘電体シート上に積層していく残余層積層工程と、
をこの順に行い、その後、
前記積層シート体の周囲部を除去して前記金属箔の端部を露出させる工程と、
前記配線積層部を、前記金属箔と前記土台部との界面にて、前記金属箔が付着した状態で前記支持基板から分離する配線積層部剥離工程と、
前記配線積層部に付着した前記金属箔をエッチング除去して前記金属パッドを露出させる金属箔除去工程と、
をこの順に行うことを特徴とする配線基板の製造方法。
A method of manufacturing a wiring board in which dielectric layers and conductor layers are alternately laminated,
On the main surface of the underlying dielectric sheet formed on the support substrate , a metal pad for external connection in the wiring board is disposed so as to be included in the main surface and a metal foil made of a material different from the metal pad. And while performing a metal pad placement step of placing through a metal foil adhesion body composed of a base portion in close contact with the metal foil,
In order to form a laminated sheet body having a wiring laminated portion to be the wiring board in the region on the metal foil on the base dielectric sheet,
A first dielectric that encloses the metal pad and the metal foil adhesion body and encloses the metal pad and the metal foil adhesion body by being in close contact with the base dielectric sheet in a peripheral region of the metal foil adhesion body. A first dielectric sheet forming step of forming a body sheet;
Forming a first conductor, wherein a first via conductor connected to the metal pad is formed through the first dielectric sheet, and a first conductor layer connected to the first via conductor is formed on the first dielectric sheet. Process,
A residual layer lamination step of laminating the remaining dielectric sheet, via conductor and conductor layer to be the laminated sheet body on the first dielectric sheet;
In this order, then
Removing the periphery of the laminated sheet body to expose the end of the metal foil;
A wiring laminated part peeling step for separating the wiring laminated part from the support substrate in a state where the metal foil is adhered at an interface between the metal foil and the base part,
A metal foil removing step of exposing the metal pad by etching away the metal foil attached to the wiring laminated portion;
A method of manufacturing a wiring board, wherein the steps are performed in this order.
前記土台部は、前記金属箔側から接着層と土台層とがこの順に積層されて構成されることを特徴とする請求項1に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 1, wherein the base portion is configured by laminating an adhesive layer and a base layer in this order from the metal foil side . 除去されるべき前記積層シート体の前記周囲部は、前記金属箔密着体の外縁端付近を含むことを特徴とする請求項1または2に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 1 , wherein the peripheral portion of the laminated sheet body to be removed includes a vicinity of an outer edge of the metal foil adhesion body. 前記積層シート体は、1つの前記配線基板に対応する個体を複数含むことを特徴とする請求項1ないし3のいずれか1項に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to any one of claims 1 to 3 , wherein the laminated sheet body includes a plurality of individuals corresponding to one wiring board. 前記積層シート体を形成する工程において、前記金属箔密着体は、半硬化状態の前記下地誘電体シート上に配されることを特徴とする請求項1ないし4のいずれか1項に記載の配線基板の製造方法。 5. The wiring according to claim 1 , wherein in the step of forming the laminated sheet body, the metal foil adhesion body is disposed on the base dielectric sheet in a semi-cured state. A method for manufacturing a substrate.
JP2004052870A 2004-02-27 2004-02-27 Wiring board manufacturing method Expired - Fee Related JP4549693B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004052870A JP4549693B2 (en) 2004-02-27 2004-02-27 Wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004052870A JP4549693B2 (en) 2004-02-27 2004-02-27 Wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JP2005243990A JP2005243990A (en) 2005-09-08
JP4549693B2 true JP4549693B2 (en) 2010-09-22

Family

ID=35025392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004052870A Expired - Fee Related JP4549693B2 (en) 2004-02-27 2004-02-27 Wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP4549693B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360205B (en) 2007-06-20 2012-03-11 Princo Corp Multi-layer substrate and manufacture method there
KR101314544B1 (en) * 2007-07-12 2013-10-04 프린코 코포레이션 Multi-Layer Baseboard and Manufacturing Method Thereof
JP5047906B2 (en) * 2008-08-27 2012-10-10 京セラSlcテクノロジー株式会社 Wiring board manufacturing method
KR101067031B1 (en) * 2009-07-31 2011-09-22 삼성전기주식회사 A printed circuit board and a fabricating method the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204333A (en) * 1995-01-31 1996-08-09 Toshiba Corp Manufacture of printed wiring board
JP2000323613A (en) * 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd Multilayer substrate for semiconductor device and manufacture thereof
JP2001308548A (en) * 2000-04-11 2001-11-02 Lg Electronics Inc Multilayer printed circuit board, manufacturing method thereof and bga semiconductor package formed utilizing the same
JP2002164467A (en) * 2000-09-14 2002-06-07 Sony Corp Circuit block body, its manufacturing method, wiring circuit device, its manufacturing method, semiconductor device and its manufacturing method
JP2002198462A (en) * 2000-10-18 2002-07-12 Nec Corp Wiring board for mounting semiconductor device and its manufacturing method, and semiconductor package
JP2003347459A (en) * 2002-05-27 2003-12-05 Nec Corp Semiconductor device mounted substrate, method for manufacturing the same, method for checking the same and semiconductor package
JP2004235323A (en) * 2003-01-29 2004-08-19 Fujitsu Ltd Manufacturing method of wiring substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204333A (en) * 1995-01-31 1996-08-09 Toshiba Corp Manufacture of printed wiring board
JP2000323613A (en) * 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd Multilayer substrate for semiconductor device and manufacture thereof
JP2001308548A (en) * 2000-04-11 2001-11-02 Lg Electronics Inc Multilayer printed circuit board, manufacturing method thereof and bga semiconductor package formed utilizing the same
JP2002164467A (en) * 2000-09-14 2002-06-07 Sony Corp Circuit block body, its manufacturing method, wiring circuit device, its manufacturing method, semiconductor device and its manufacturing method
JP2002198462A (en) * 2000-10-18 2002-07-12 Nec Corp Wiring board for mounting semiconductor device and its manufacturing method, and semiconductor package
JP2003347459A (en) * 2002-05-27 2003-12-05 Nec Corp Semiconductor device mounted substrate, method for manufacturing the same, method for checking the same and semiconductor package
JP2004235323A (en) * 2003-01-29 2004-08-19 Fujitsu Ltd Manufacturing method of wiring substrate

Also Published As

Publication number Publication date
JP2005243990A (en) 2005-09-08

Similar Documents

Publication Publication Date Title
JP4361826B2 (en) Semiconductor device
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP4171499B2 (en) Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof
US9253897B2 (en) Wiring substrate and method for manufacturing the same
JP5367523B2 (en) Wiring board and method of manufacturing wiring board
JP2006222164A (en) Semiconductor device and its manufacturing method
JP2012191204A (en) Manufacturing method of printed wiring board
TWI493671B (en) Package substrate having holder and fabricating method thereof, package structure having holder and fabricating method thereof
JP2009253261A (en) High density circuit board and manufacturing method thereof
JP7202785B2 (en) Wiring board and method for manufacturing wiring board
KR100992181B1 (en) Packaging board and manufacturing method thereof
JP4170266B2 (en) Wiring board manufacturing method
JP5406572B2 (en) Electronic component built-in wiring board and manufacturing method thereof
JP6341714B2 (en) Wiring board and manufacturing method thereof
JP4203538B2 (en) Wiring board manufacturing method and wiring board
JP4445777B2 (en) Wiring board and method for manufacturing wiring board
JP4549695B2 (en) Wiring board manufacturing method
JP4549692B2 (en) Wiring board manufacturing method
JP3935456B2 (en) Wiring board manufacturing method
JP4549693B2 (en) Wiring board manufacturing method
JP4549694B2 (en) Wiring substrate manufacturing method and multi-cavity substrate
JP2007019275A (en) Substrate, semiconductor device, and manufacturing method thereof
JP4445778B2 (en) Wiring board manufacturing method
JP2005063987A (en) Wiring board and its manufacturing method
JP4549691B2 (en) Wiring board manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees