JP3935456B2 - Wiring board manufacturing method - Google Patents

Wiring board manufacturing method Download PDF

Info

Publication number
JP3935456B2
JP3935456B2 JP2003209372A JP2003209372A JP3935456B2 JP 3935456 B2 JP3935456 B2 JP 3935456B2 JP 2003209372 A JP2003209372 A JP 2003209372A JP 2003209372 A JP2003209372 A JP 2003209372A JP 3935456 B2 JP3935456 B2 JP 3935456B2
Authority
JP
Japan
Prior art keywords
metal foil
dielectric sheet
wiring
metal
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003209372A
Other languages
Japanese (ja)
Other versions
JP2005072085A (en
Inventor
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003209372A priority Critical patent/JP3935456B2/en
Publication of JP2005072085A publication Critical patent/JP2005072085A/en
Application granted granted Critical
Publication of JP3935456B2 publication Critical patent/JP3935456B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
本発明は、コア基板を有さない配線基板製造方法に関する。
【0002】
【従来の技術】
近年、電子機器における高機能化並びに軽薄短小化の要求により、ICチップやLSI等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
【0003】
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板(FR−4等のガラスエポキシ基板)のリジッド性を利用し、その両主表面上に、高分子材料からなる誘電体層と導体層とが交互に配されたビルドアップ層を形成したものである。このようなビルドアップ多層配線基板では、ビルドアップ層において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、ビルドアップ層と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配されたビルドアップ層間の導通を図るための配線(例えば、スルーホール導体と呼ばれる)が厚さ方向に貫通形成されている。ところが、使用する信号周波数が1GHzを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
【0004】
そこで、そのような問題を解決するため、特許文献1に示されるような、コア基板を有さず、高密度配線化が可能なビルドアップ層を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、段落0012〜0029及び図1〜4に記載されているように、金属板上にビルドアップ層を形成した後、該金属板をエッチングすることにより薄膜のビルドアップ層のみを得る。そして、このビルドアップ層が配線基板とされる。
【0005】
【特許文献1】
特開2002−26171号公報
【0006】
【発明が解決しようとする課題】
しかし、特許文献1に記載された製造方法の場合、ビルドアップ層が形成される金属板は、製造時における補強の役割を担うことが可能な程度の厚さ(例えば、銅板にして0.8mm程度)に設定されるが、ビルドアップ層を形成後にそれを全てエッチングすることは、時間が掛かり過ぎる(例えば、銅板0.8mmに対して30分程度)など工程上の無駄が多いという問題があった。
【0007】
そこで、本発明では、コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な製造方法提供することを課題とする。
【0008】
【課題を解決するための手段及び作用・発明の効果】
上記課題を解決するため、本発明の配線基板の製造方法では、
コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、
製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう配された、2つの金属箔が密着してなる金属箔密着体と、該金属箔密着体を包むよう形成され、かつ該金属箔密着体の周囲領域にて前記下地誘電体シートと密着して該金属箔密着体を封止する第一誘電体シートとを形成し、
該第一誘電体シート上に第一導体層を形成し、前記第一誘電体シートには前記第一導体層と前記金属箔密着体とを接続する第一ビア導体を形成し、前記第一誘電体シートおよび前記第一導体層上に第二誘電体シートを形成し、該第二誘電体シート内に第二ビア導体を形成するとともに、該第二誘電体シート上に第二導体層を形成し、同様の工程を繰り返して、誘電体シート、ビア導体、導体層を形成していき、積層シート体を形成し、
該積層シート体において露出した主表面に、誘電体シート間に設けられた導体層及び誘電体シート内に設けられたビア導体を通じて前記金属箔密着体に連結された複数の金属端子パッドを形成し、前記複数の金属端子パッドのいずれかから電流を供給して電解メッキ処理を行うことにより、前記複数の金属端子パッドのそれぞれの表面に電解メッキ表面層を形成し、
前記積層シート体のうち、前記金属箔密着体上の領域を前記配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、前記配線積層部を前記支持基板から、片方の金属箔が付着した状態で、前記金属箔密着体における2つの金属箔の界面にて剥離することを特徴とする。
【0009】
上記本発明によると、本発明の配線基板の製造方法は、図1を参照して簡略に説明すると、(a)支持基板20(特許文献1における金属板に該当する)上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照)を含有する積層シート体10を形成し、(b)積層シート体10のうち配線積層部100の周囲部(図中の破線部)を除去することにより、配線積層部100の端面103を露出させて、(c)配線積層部100を支持基板20(及び下地誘電体シート21)から剥離する。このように、配線積層部と支持基板との分離を剥離により行うことで、容易に配線基板を得ることが可能となっている。また、配線積層部と支持基板との分離をエッチングにより行わないため、支持基板の両主表面に積層シート体を形成することもでき、ひいては配線基板の量産が可能となる。
【0010】
以下、図1のそれぞれの工程に関して詳細な説明を行う。図1(a)では、支持基板20上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照:詳細は後述)を含有する積層シート体10が形成されている。積層シート体10では、下地誘電体シート21の主表面に包含されるように、2つの金属箔5a、5bが密着してなる金属箔密着体5が配され、該金属箔密着体5を包むように第一誘電体シート11が配されている。なお、積層シート体10は、この他に、誘電体シート間に設けられた導体層31、32と、誘電体シート内に設けられたビア導体41、43と、これらにより金属箔密着体5に連結された金属端子パッド33とを有するが、これらに関しては後述する。そして、該金属箔密着体5を包むよう形成された第一誘電体シート11は、金属箔密着体5(上側金属箔5b)に密着するとともに、金属箔密着体5の周囲領域21cにて下地誘電体シート21と密着しており、これによって、金属箔密着体5は第一誘電体シート11に封止された状態とされている。
【0011】
このように金属箔密着体5が第一誘電体シート11に封止されていることにより、金属箔密着体5(下側金属箔5a)と下地誘電体シート21との界面に膨れや剥れが生じることなく、積層シート体10を形成することができる。そしてその後、図1(b)において、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが除去されるので、図1(c)において、金属箔密着体5の界面で配線積層部100の剥離を容易に行うことが可能となる。つまり、このように構成することにより、密着性が要求される積層シート体の形成(図1(a))と、剥離容易性が要求される配線積層部の剥離(図1(c))とを、どちらも良好に行うことが可能となる。
【0012】
なお、図2に示すように、積層シート体10のうち、金属箔密着体5上の領域は、配線積層部100とされている。配線積層部100は、図1(c)の剥離により上側金属箔5bが付着した状態で得られ、その後配線基板となるべきものである。すなわち、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された構造を有する(詳細な構造については後述する)。
【0013】
また、積層シート体10の形態は、配線積層部100(金属箔密着体5上の領域)を有していればよく、図1(a)の形態に限定されない。例えば、図3(a)のように、金属箔密着体5上に誘電体シート111、112が配され、それらをまとめて第一誘電体シート11が封止する形態であってもよい。また、図3(b)のように、第一誘電体シート11上に形成される他の誘電体シートが、配線積層部100となる部分のみにより構成されていてもよい。
【0014】
次に、図1(b)では、積層シート体10のうち、配線積層部100の周囲部(図中の破線部)を除去し、該配線積層部100の端面103を露出させる。つまり、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが取り除かれ、金属箔密着体5の端面が露出することになる。これにより、図1(c)のように、配線積層部100を支持基板20から、金属箔密着体5の界面(すなわち、下側金属箔5aと上側金属箔5bとの界面)にて容易に剥離することができる。なお、積層シート体10において配線積層部100の周囲部(図中の破線部)を除去する際、該周囲部とともに、支持基板20及び下地誘電体シート21の該周囲部下にあたる領域も除去するようにすれば、配線積層部100の端面103の露出が容易に行うことができる。
【0015】
また、図1(b)では配線積層部100の周囲部を除去する際に、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cを取り除き、金属箔密着体5の端部を露出させることで配線積層部100の剥離が可能となるが、金属箔密着体5の端部をより確実に露出させるため、図4(a)及び(b)に示すように、配線積層部100を、金属箔密着体5のうち外縁端付近を除いた部分及び該部分上の領域によって構成し、その周囲領域を除去、すなわち金属箔密着体5の外縁端付近も除去するようにすることができる。
【0016】
次に、積層シート体10は、その他、誘電体シート間に設けられた導体層31、32と、誘電体シート内に設けられたビア導体41、43と、これらにより金属箔密着体5にそれぞれ連結され、かつ積層シート体10の主表面に露出してなる複数の金属端子パッド33とを有する。つまり、複数の金属端子パッド33は、互いに電気的に連結されているので、図16に示すように、複数の金属端子パッド33のいずれかから、電流を供給して電解メッキ処理を行うことにより(図では、メッキバー70から一つの金属端子パッド33へ電流を供給している)、複数の金属端子パッド33のそれぞれの表面に電解メッキ表面層7を形成することができる。また、積層シート体10(もしくは配線積層体100)が支持基板20上に保持された状態で電解メッキ処理を行うことができるので、図1(c)の剥離後の薄く軟らかい配線積層部100に対する作業を低減することができる。
【0017】
金属端子パッド33上には、例えばハンダボール等の外部基板との接合部材が設置されるが、電解メッキ処理により電解メッキ表面層7を形成する場合は、メッキ浴に還元剤が使用されないので、ハンダに対するぬれ性や密着性の良好なメッキ表面層が得られる利点がある。これにより、金属端子パッドと接合部材(ハンダボール等)との接続信頼性が向上する。また、通常、電解メッキ処理を施すためには、配線とともにメッキタイバーを誘電体層間に挿入する必要があるが、上記のような方法を用いれば、誘電体層間にメッキバーを配す必要がないという利点もある。メッキタイバーは、高密度配線化の妨げになるばかりでなく、末端が電気的に開放した不要な導通路として配線基板に残るため、該部分がノイズ収拾源となって、耐ノイズ性が悪化したり、あるいはパッドを含んだ伝送経路のインピーダンス不整合を招く原因となるという問題がある。
【0018】
次に、積層シート体10において、第一誘電体シート11には、第一導体層31と金属箔密着体5とを接続する第一ビア導体41が形成されている。そのため、図1(c)に示す金属箔5bが付着した配線積層体100は、例えば図10に示すように、金属端子8を形成するために金属箔5bを除去すると、その面に第一導体層31と接続された第一ビア導体41を有する開口11aが現れ、そこに金属端子8を直接形成することができる。これにより、剥離後の薄く軟らかい配線積層部100に対して、第一誘電体シート11´の穿孔したり、その孔を導体(例えば、予備ハンダ)で充填する等の作業を行うことなく金属端子8を形成することが可能となる。
【0019】
また、図1(c)に示す金属箔5bが付着した配線積層体100は、該金属箔5bが第一ビア導体41を介して第一導体層31と接続されているので、例えば図15に示すように、該金属箔5bを一部とした金属端子8を形成することもできる。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
図5は、本発明の配線基板の製造方法により得られる配線基板1の断面構造の概略を表す図である。配線基板1は、高分子材料からなる誘電体層(B1〜B3、SR)と導体層(M1、M2、PD)とが交互に積層された構造を有する。その第一主表面MP1は電子部品を搭載するための搭載面とされ、主表面をなす第一誘電体層B1には、電子部品と接続するための、周知のハンダで構成された突起状の金属端子(ハンダバンプ)FBが形成されている。また、第二主表面MP2は、外部基板へ接続するための接続面とされ、主表面をなす誘電体層(ソルダーレジスト層)SRには開口が形成されており、該開口内には外部基板への接続を担うハンダボール(後述)を設置するための金属端子(金属端子パッド)PDが露出している。
【0021】
また、金属層M1、M2において配線CLが形成されており、誘電体層B1〜B3内には該配線CLに接続されるビア導体VAが埋設形成されている。そして、配線CL及びビア導体VAにより、電気導通路(例えばハンダバンプFBから金属端子パッドPDへの)が形成される。なお、誘電体層B1〜B3、SRは、例えばエポキシ樹脂を主成分とする材料にて構成することができ、また配線CL、ビア導体VA及び金属端子パッドPDは、例えば銅を主成分とする材料にて構成することができる。また、金属端子パッドPDは、その表面に電解メッキ処理により得られる、例えばNi−Auメッキによる電解メッキ表面層が施されている。なお、電解メッキ表面層は、他に例えばSn(ハンダ)メッキにより構成することも可能である。
【0022】
以上のような配線基板1は、図6に示すように、第二主表面MP2の金属端子パッドPDに外部基板への接続を担うハンダボールSBが設置され、一方、第一主表面MP1には、補強枠(スティフナー)STが設置されるとともに、電子部品ICがハンダバンプFBにフリップチップ接続され、また電子部品IC下の隙間がアンダーフィル材UFにて充填されることで、半導体装置300となる。
【0023】
図12は、本発明の配線基板の製造方法により得られる配線基板1の第二実施形態の断面構造の概略を表す図である。なお、ここでは、上記第一実施形態の配線基板1と異なる点についてのみ説明し、同じ点については図中に同符号を付することで説明を省略する。第二実施形態では、電子部品を搭載するための搭載面とされる第一主表面MP1上に、金属箔CFにて構成される金属端子TBが形成されている。金属端子TBは、裏面にビア導体VAが接続された金属箔CFと、該金属箔CFの表面に形成されたメッキ層NMにより構成されている。メッキ層NMは、金属箔CFの表面を保護するものであり、例えば無電解Ni−Auメッキ等を用いることができる。
【0024】
そのような金属端子8は、例えばワイヤボンディング用の端子またはTAB(Tape Automated Bonding)用の端子として形成することができる。そして、図13に示すように、搭載面となる第一主表面MP1上に電子部品ICが搭載され、かつ電子部品ICと金属端子8とがボンディングワイヤYB等により接続されることで半導体装置300となる。
【0025】
以下、本発明の実施形態である配線基板の製造方法の一例を説明する。図7〜図10は製造工程を表す図である。工程1〜5に示す支持基板20上に積層シート体10を形成していく工程は、周知のビルドアップ法等により行うことができる。まず、図7の工程1に示すように、製造時における補強のための支持基板20上に下地誘電体シート21を形成する。支持基板20は、下地誘電体シート21が密着するものであれば特には限定されないが、例えばFR−4等のガラスエポキシ基板(上述のようにコア基板に用いられる材料である)にて構成することができる。また、下地誘電体シート21も、特には限定されないが、例えば後述する第一誘電体シート11と同材料、すなわちエポキシを主成分とする材料にて構成することができる。
【0026】
次に、工程2に示すように、下地誘電体シート21の主表面上に、該主表面に包含されるよう配され、2つの金属箔5a、5bが密着してなる金属箔密着体5を配す。なお、金属箔密着体5は、半硬化状態の下地誘電体シート21上に配すようにすることができる。これにより、以降の工程で金属箔密着体5(下側金属箔5a)が下地誘電体シート21から剥れない程度の密着性が得られやすくなる。また、金属箔密着体5は、例えば2つの銅箔を金属メッキ(例えばCr)を介して密着させたものを用いることができる。このような金属箔密着体5は、剥離が可能となる。
【0027】
次に、工程3に示すように、金属箔密着体5を包むように第一誘電体シート11を形成する。そして、第一誘電体シート11は、金属箔密着体5(上側金属箔5b)とともに、金属箔密着体5の周囲領域にて下地誘電体シート21と密着して、金属箔密着体5を封止する。なお、誘電体シートの形成は、例えば周知の真空ラミネーション法を用いることができる。
【0028】
次に、図8の工程4に示すように、第一誘電体シート11上に第一導体層31をパターン形成し、また第一誘電体シート11には該第一導体層31と金属箔密着体5とを接続する第一ビア導体41を形成する。なお、導体層の形成は、例えば周知のセミアディティブ法により形成することができる。また、ビア導体は、例えば周知のフォトビアプロセスによりビア孔を形成し、該ビア孔を、上記セミアディティブ法における無電解メッキによって充填することにより得ることができる。
【0029】
次に、第一誘電体シート11(及び第一導体層31)上に第二誘電体シート12を形成し、該第二誘電体シート12内にビア導体42を形成するとともに、該第二誘電体シート12上に第二導体層32を形成する。そして、同様の工程を繰り返して、誘電体シート13、14、ビア導体43、導体層33を形成していき、工程5に示すような積層シート体10を形成する。なお、本実施形態では、積層シート体10は、金属箔密着体5及び4層の誘電体シート11〜14にて構成されているが、誘電体シートの層数はこれに限られることはない。以上により、下地誘電体シート21の主表面上に、該主表面に包含されるよう配された金属箔密着体5と、該金属箔密着体5を包むよう形成され、かつ該金属箔密着体5の周囲領域にて下地誘電体シート21と密着して該金属箔密着体5を封止する第一誘電体シート11と、を有する積層シート体10が形成される。
【0030】
なお、誘電体シート11〜14は、エポキシを主成分とする材料にて構成することができる。また、導体層31〜33とビア導体41〜43は銅を主成分として構成することができる。
【0031】
本実施形態では、積層シート体10の上側の露出した主表面が、図5及び図12に示す配線基板1の第二主表面MP2となるように形成されている。したがって、積層シート体10の上側主表面をなす誘電体シート14は、図5の配線基板1のソルダーレジスト層SRに該当し、またその開口14a内に露出する導体層33は、図5及び図12の配線基板1の金属端子パッドPDに該当する。
【0032】
以上の工程5の後、次の工程6に移る前に、図16に示すように、金属箔密着体5を介して互いに電気的に連結された複数の金属端子パッド33に、複数の金属端子パッド33のいずれかから電流を供給して電解メッキ処理を行うことにより(図では、メッキバー70から一つの金属端子パッド33へ電流を供給している)、複数の金属端子パッド33のそれぞれの表面に電解メッキ表面層7を形成する。電解メッキ処理は、例えば電解Ni−Auメッキ又は電解Sn(ハンダ)メッキを用いることができる。また、電解メッキ表面層7は、アルカリ性のエッチャントに対してレジストとして機能するため、以降の工程では、ドライフィルムにより金属端子パッド33を保護する必要がなくなる。
【0033】
次に、積層シート体10は、金属箔密着体5上の領域が、配線基板1(図5参照)となるべき配線積層部100となるよう形成されている。そこで、工程6に示すように、配線積層部100の周囲領域を除去し、端面103を露出させる(図9の工程7)。その際、配線積層部100と周囲部との境界において、その下の下地誘電体シート21及び支持基板20ごと、例えばブレード刃等により切断する。このようにして、配線積層部100の周囲領域とともに、支持基板20及び下地誘電体シート21のうちの該周囲部下にあたる領域も除去するようにすると、端面103の露出が容易である。
【0034】
次に、工程8に示すように、配線積層部100を支持基板20から、片方の金属箔(上側金属箔5b)が付着した状態で、金属箔密着体5における2つの金属箔5a、5bの界面にて剥離する。
【0035】
そして、配線積層部100を支持基板20から剥離した後に、図10に示すように、該配線積層部100の第一誘電体シート11が構成する主表面に付着した金属箔5bを除去し(工程9)、第一ビア導体4と接続された金属端子5(図5の配線基板1ではハンダバンプFB)を形成する(工程10)。これにより、図5に示す配線基板1が得られる。
【0036】
工程9において、金属箔5bの除去は、例えばエッチングにより行うことができる。金属箔5bが除去された第一誘電体シート1´の主表面には、内部に第一ビア導体41が露出したビア孔11aが現れる。第一ビア導体41は、金属箔5bのエッチングにより多少エッチングされるので、その端面がビア孔内(例えば、開口11aの近傍)に位置することになる。つまり、完成した配線基板は、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層11´〜14´と導体層31〜33とが交互に積層され、第一主表面をなす第一誘電体層11´に貫通形成されたビア孔11a内に、該第一誘電体層11´直下の第一導体層31´と接続されたビア導体41が形成されてなるとともに、該ビア導体41は、第一主表面側の端面がビア孔11a内に位置してなり、当該端面には、金属端子8が接続された構成となる。このように、ビア導体41の端面がビア孔11a内に位置すれば、例えばハンダからなる金属端子(ハンダバンプ)8の形成が容易となるうえ、接続信頼性も確保できる。
【0037】
なお、図14に示すように、ビア導体41の端面の、第一主表面からの深さ位置をD、ビア孔の最大径をWとしたとき、比D/Wが0超過0.5以下となるよう設定することが好ましい。比D/Wが0.5を超えると、ビア導体41と、接続される金属端子8との接続信頼性が多少低下する場合がある。
【0038】
一方、図15の工程9´及び10´に示すように、金属箔5bの一部5b´を利用した金属端子8を形成することもできる。すなわち、配線積層部100を支持基板20から剥離した後に、該配線積層部100の第一誘電体シート11が形成された主表面に付着した金属箔5bを選択的に除去し(工程9´)、第一ビア導体41と接続され、かつ残存した金属箔5b´を一部とした金属端子8を形成する(工程10´)。つまり、完成した配線基板では、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層11´〜14´と導体層31〜3とが交互に積層され、第一主表面に、金属箔5b´にて構成される金属端子8が形成された構成となる。
【0039】
なお、以上の製造工程では、図11に示すように、積層シート体10に含まれる配線積層部100は、一つの配線基板に対応する個体100´が複数連結されたもの、つまり、配線基板1の多数個取りワーク基板として構成することができる。
【図面の簡単な説明】
【図1】本発明の配線基板の製造方法の工程を簡略的に示す図
【図2】積層シート体10に含まれる配線積層シート体100を示す図
【図3】積層シート体10の変形例を表す図
【図4】積層シート体10における配線積層部100とする領域の変形例
【図5】本発明の一実施形態である配線基板の断面構造の概略を表す図
【図6】図5の配線基板1を用いた半導体装置
【図7】本発明の一実施形態である配線基板の製造方法の工程を表す図
【図8】図7に続く図
【図9】図8に続く図
【図10】図9に続く図
【図11】多数個取りワーク基板とされた配線積層部100を上部より見た図
【図12】本発明の第二実施形態である配線基板の断面構造の概略を表す図
【図13】図12の配線基板1を用いた半導体装置
【図14】ビア孔内に露出する第一ビア導体41の端面位置を表す図
【図15】第二実施形態の配線基板を製造するための工程を表す図
【図16】電解メッキ処理による金属端子パッド上の電解メッキ表面層の形成を表す図
【符号の説明】
1 配線基板
5 金属箔密着体
10 積層シート体
11 第一誘電体シート
20 支持基板
21 下地誘電体シート
100 配線積層シート体
[0001]
The present invention relates to a method for manufacturing a wiring substrate having no core substrate.
[0002]
[Prior art]
In recent years, due to the demand for higher functionality and lighter, thinner and smaller electronic devices, high-density integration has rapidly progressed in electronic components such as IC chips and LSIs. There is a demand for higher-density wiring and multi-terminals than ever before.
[0003]
As such a package substrate, a build-up multilayer wiring substrate is currently used. The build-up multilayer wiring board uses a rigid property of an insulating core substrate (glass epoxy substrate such as FR-4) in which a reinforcing fiber is impregnated with a resin, and is made of a polymer material on both main surfaces thereof. A build-up layer in which dielectric layers and conductor layers are alternately arranged is formed. In such a build-up multilayer wiring board, high-density wiring is realized in the build-up layer, while the core board plays a reinforcing role. For this reason, the core substrate is configured to be very thick compared to the buildup layer, and the wiring inside it (for example, referred to as a through-hole conductor) for establishing conduction between the buildup layers disposed on the respective main surfaces Are formed penetrating in the thickness direction. However, at the present time when the signal frequency to be used has become a high frequency band exceeding 1 GHz, there is a problem that the wiring penetrating such a thick core substrate contributes as a large inductance.
[0004]
Therefore, in order to solve such a problem, there has been proposed a wiring board mainly composed of a build-up layer that does not have a core board and can be formed with high density wiring, as shown in Patent Document 1. In such a wiring board, since the core board is omitted, the entire wiring length is short, which is suitable for high-frequency applications. In order to manufacture such a wiring board, as described in paragraphs 0012 to 0029 and FIGS. 1 to 4, a thin film is formed by forming a buildup layer on a metal plate and then etching the metal plate. Only get the build-up layer. This build-up layer is used as a wiring board.
[0005]
[Patent Document 1]
JP 2002-26171 A [0006]
[Problems to be solved by the invention]
However, in the case of the manufacturing method described in Patent Document 1, the metal plate on which the build-up layer is formed has a thickness that can play a reinforcing role at the time of manufacturing (for example, 0.8 mm in the case of a copper plate). However, it takes too much time (for example, about 30 minutes for a copper plate of 0.8 mm) to etch all of the build-up layer after forming it. there were.
[0007]
Therefore, the present invention has an object to provide a manufacturing method capable of easily obtaining a wiring substrate in which dielectric layers and conductor layers made of a polymer material are alternately laminated without having a core substrate. To do.
[0008]
[Means for solving the problems and functions / effects of the invention]
In order to solve the above problems, in the method for manufacturing a wiring board of the present invention,
In order to produce a wiring board in which dielectric layers and conductor layers made of a polymer material are alternately laminated so that both main surfaces are composed of dielectric layers without having a core substrate,
A metal foil adhesion body formed by adhering two metal foils so as to be included in the main surface on the main surface of the underlying dielectric sheet formed on the support substrate for reinforcement during manufacture; Forming a first dielectric sheet that wraps around the metal foil adhesion body and seals the metal foil adhesion body in close contact with the underlying dielectric sheet in a peripheral region of the metal foil adhesion body. ,
Forming a first conductor layer on the first dielectric sheet; forming a first via conductor connecting the first conductor layer and the metal foil adhesion body on the first dielectric sheet; A second dielectric sheet is formed on the dielectric sheet and the first conductor layer , a second via conductor is formed in the second dielectric sheet, and a second conductor layer is formed on the second dielectric sheet. Forming and repeating the same process to form a dielectric sheet, via conductor, conductor layer, forming a laminated sheet body,
A plurality of metal terminal pads connected to the metal foil adhesion body are formed on the exposed main surface of the laminated sheet body through a conductor layer provided between the dielectric sheets and via conductors provided in the dielectric sheet. Then, by supplying an electric current from any one of the plurality of metal terminal pads and performing an electroplating process, an electroplating surface layer is formed on each surface of the plurality of metal terminal pads,
Of the laminated sheet body, the region on the metal foil adhesion body is used as the wiring laminated portion to be the wiring substrate, and the peripheral portion is removed to expose the end surface of the wiring laminated portion, and then the wiring laminated portion. Is peeled off from the support substrate at the interface between the two metal foils in the metal foil adhesion body with one metal foil attached thereto.
[0009]
According to the present invention, the method for manufacturing a wiring board according to the present invention will be briefly described with reference to FIG. 1. (a) A base formed on a support substrate 20 (corresponding to a metal plate in Patent Document 1). On the dielectric sheet 21, a laminated sheet body 10 containing a wiring laminated portion 100 (see FIG. 2) to be a wiring substrate is formed, and (b) a peripheral portion of the wiring laminated portion 100 (see FIG. 2). The end surface 103 of the wiring laminated portion 100 is exposed by removing the inner broken line portion), and (c) the wiring laminated portion 100 is peeled from the support substrate 20 (and the underlying dielectric sheet 21). As described above, the wiring substrate can be easily obtained by separating the wiring laminated portion and the supporting substrate by peeling. In addition, since the wiring laminated portion and the support substrate are not separated by etching, a laminated sheet body can be formed on both main surfaces of the support substrate, which enables mass production of the wiring substrate.
[0010]
Hereinafter, detailed description will be given with respect to each step of FIG. In FIG. 1A, a laminated sheet body 10 containing a wiring laminated portion 100 (see FIG. 2; details will be described later) to be a wiring board is formed on a base dielectric sheet 21 formed on a support substrate 20. Has been. In the laminated sheet body 10, a metal foil adhesion body 5 formed by adhering two metal foils 5 a and 5 b is disposed so as to be included in the main surface of the base dielectric sheet 21, and the metal foil adhesion body 5 is wrapped around. The first dielectric sheet 11 is arranged so as to be uneven. In addition to this, the laminated sheet body 10 has conductor layers 31 and 32 provided between the dielectric sheets, via conductors 41 and 43 provided in the dielectric sheet, and the metal foil adhesion body 5 by these. The metal terminal pads 33 are connected to each other, which will be described later. The first dielectric sheet 11 formed so as to wrap the metal foil adhesion body 5 is in close contact with the metal foil adhesion body 5 (upper metal foil 5b) and is grounded in the peripheral region 21c of the metal foil adhesion body 5. It is in close contact with the dielectric sheet 21, whereby the metal foil contact body 5 is sealed with the first dielectric sheet 11.
[0011]
Thus, the metal foil adhesion body 5 is sealed by the first dielectric sheet 11, so that the interface between the metal foil adhesion body 5 (lower metal foil 5 a) and the base dielectric sheet 21 swells or peels off. The laminated sheet body 10 can be formed without the occurrence of. Then, in FIG. 1B, since the peripheral region 21c where the first dielectric sheet 11 and the base dielectric sheet 21 are in close contact with each other is removed, in FIG. It becomes possible to easily peel off the wiring laminated portion 100 at the interface. That is, with this configuration, formation of a laminated sheet body that requires adhesion (FIG. 1 (a)) and separation of a wiring laminate portion that requires ease of peeling (FIG. 1 (c)). Both can be performed satisfactorily.
[0012]
As shown in FIG. 2, a region on the metal foil adhesion body 5 in the laminated sheet body 10 is a wiring laminated portion 100. The wiring laminated portion 100 is obtained in a state where the upper metal foil 5b is adhered by the peeling of FIG. In other words, it has a structure in which dielectric layers and conductor layers made of a polymer material are alternately laminated so as not to have a core substrate and both main surfaces are composed of dielectric layers (detailed structure) Will be described later).
[0013]
Moreover, the form of the lamination sheet body 10 should just have the wiring lamination | stacking part 100 (area | region on the metal foil contact | adherence body 5), and is not limited to the form of Fig.1 (a). For example, as shown in FIG. 3A, a configuration in which the dielectric sheets 111 and 112 are arranged on the metal foil adhesion body 5 and the first dielectric sheet 11 is sealed together may be employed. Further, as shown in FIG. 3B, another dielectric sheet formed on the first dielectric sheet 11 may be configured only by a portion that becomes the wiring laminated portion 100.
[0014]
Next, in FIG.1 (b), the surrounding part (dashed line part in a figure) of the wiring lamination | stacking part 100 is removed among the lamination sheet bodies 10, and the end surface 103 of this wiring lamination | stacking part 100 is exposed. That is, the peripheral region 21c where the first dielectric sheet 11 and the base dielectric sheet 21 are in close contact with each other is removed, and the end face of the metal foil adhesive body 5 is exposed. As a result, as shown in FIG. 1C, the wiring laminated portion 100 can be easily removed from the support substrate 20 at the interface of the metal foil adhesion body 5 (that is, the interface between the lower metal foil 5a and the upper metal foil 5b). Can be peeled off. When removing the peripheral portion (broken line portion in the drawing) of the wiring laminated portion 100 in the laminated sheet body 10, the region under the peripheral portion of the support substrate 20 and the base dielectric sheet 21 is also removed together with the peripheral portion. By doing so, the end surface 103 of the wiring laminated portion 100 can be easily exposed.
[0015]
Further, in FIG. 1B, when the peripheral portion of the wiring laminated portion 100 is removed, the peripheral region 21c where the first dielectric sheet 11 and the base dielectric sheet 21 are in close contact is removed, and the metal foil adhesive body 5 is removed. As shown in FIGS. 4 (a) and 4 (b), it is possible to peel the wiring laminated portion 100 by exposing the end portion of the metal foil. The wiring laminated portion 100 is constituted by a portion excluding the vicinity of the outer edge of the metal foil adhesion body 5 and a region on the portion, and the peripheral area is removed, that is, the vicinity of the outer edge of the metal foil adhesion body 5 is also removed. Can be.
[0016]
Next, the laminated sheet body 10 includes the conductor layers 31 and 32 provided between the dielectric sheets, the via conductors 41 and 43 provided in the dielectric sheet, and the metal foil adhesion body 5 by these. And a plurality of metal terminal pads 33 which are connected and exposed on the main surface of the laminated sheet body 10. That is, since the plurality of metal terminal pads 33 are electrically connected to each other, as shown in FIG. 16, by supplying an electric current from any one of the plurality of metal terminal pads 33 and performing an electrolytic plating process. (In the figure, current is supplied from the plating bar 70 to one metal terminal pad 33), and the electrolytic plating surface layer 7 can be formed on the surface of each of the plurality of metal terminal pads 33. Further, since the electroplating process can be performed in a state where the laminated sheet body 10 (or the wiring laminated body 100) is held on the support substrate 20, the thin and soft wiring laminated portion 100 after peeling shown in FIG. Work can be reduced.
[0017]
On the metal terminal pad 33, for example, a bonding member with an external substrate such as a solder ball is installed. However, when the electrolytic plating surface layer 7 is formed by electrolytic plating, a reducing agent is not used in the plating bath. There is an advantage that a plated surface layer having good wettability and adhesion to solder can be obtained. Thereby, the connection reliability of a metal terminal pad and a joining member (solder ball etc.) improves. In general, in order to perform the electrolytic plating process, it is necessary to insert a plating tie bar between the dielectric layers together with the wiring. However, if the above method is used, it is not necessary to arrange the plating bar between the dielectric layers. There are also advantages. The plating tie bar not only hinders high-density wiring, but also remains on the wiring board as an unnecessary conductive path with electrically open ends, so this part becomes a noise collection source and noise resistance deteriorates. Or there is a problem of causing impedance mismatching of the transmission path including the pad.
[0018]
Next, in the laminated sheet body 10, a first via conductor 41 that connects the first conductor layer 31 and the metal foil adhesion body 5 is formed in the first dielectric sheet 11. Therefore, in the wiring laminated body 100 to which the metal foil 5b shown in FIG. 1C is attached, for example, as shown in FIG. 10, when the metal foil 5b is removed to form the metal terminal 8, the first conductor is formed on the surface. An opening 11a having a first via conductor 41 connected to the layer 31 appears, and the metal terminal 8 can be directly formed there. As a result, the metal terminals can be formed without performing operations such as perforating the first dielectric sheet 11 ′ and filling the holes with a conductor (for example, spare solder) in the thin and soft wiring laminated portion 100 after peeling. 8 can be formed.
[0019]
Further, in the wiring laminate 100 to which the metal foil 5b shown in FIG. 1C is attached, the metal foil 5b is connected to the first conductor layer 31 through the first via conductor 41. As shown, a metal terminal 8 having part of the metal foil 5b can be formed.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 5 is a diagram showing an outline of a cross-sectional structure of the wiring board 1 obtained by the method for manufacturing a wiring board of the present invention. The wiring substrate 1 has a structure in which dielectric layers (B1 to B3, SR) made of a polymer material and conductor layers (M1, M2, PD) are alternately stacked. The first main surface MP1 is a mounting surface for mounting an electronic component, and the first dielectric layer B1 forming the main surface has a protruding shape made of a well-known solder for connecting to the electronic component. Metal terminals (solder bumps) FB are formed. The second main surface MP2 is a connection surface for connecting to an external substrate, and an opening is formed in the dielectric layer (solder resist layer) SR forming the main surface, and the external substrate is in the opening. A metal terminal (metal terminal pad) PD for installing a solder ball (described later) that bears the connection to is exposed.
[0021]
A wiring CL is formed in the metal layers M1 and M2, and a via conductor VA connected to the wiring CL is embedded in the dielectric layers B1 to B3. An electrical conduction path (for example, from the solder bump FB to the metal terminal pad PD) is formed by the wiring CL and the via conductor VA. The dielectric layers B1 to B3, SR can be made of, for example, a material mainly composed of an epoxy resin, and the wiring CL, the via conductor VA, and the metal terminal pad PD are mainly composed of, for example, copper. It can be composed of materials. Further, the metal terminal pad PD is provided with an electrolytic plating surface layer, for example, by Ni—Au plating, which is obtained by electrolytic plating treatment on the surface thereof. In addition, the electrolytic plating surface layer can be configured by, for example, Sn (solder) plating.
[0022]
As shown in FIG. 6, the wiring board 1 as described above is provided with solder balls SB for connection to an external substrate on the metal terminal pads PD of the second main surface MP2, while the first main surface MP1 has The reinforcing frame (stiffener) ST is installed, the electronic component IC is flip-chip connected to the solder bump FB, and the gap under the electronic component IC is filled with the underfill material UF, so that the semiconductor device 300 is obtained. .
[0023]
FIG. 12 is a diagram showing an outline of a cross-sectional structure of the second embodiment of the wiring board 1 obtained by the method for manufacturing a wiring board of the present invention. Here, only different points from the wiring substrate 1 of the first embodiment will be described, and the same points are denoted by the same reference numerals in the drawing, and the description thereof is omitted. In the second embodiment, a metal terminal TB composed of a metal foil CF is formed on a first main surface MP1 that is a mounting surface for mounting an electronic component. The metal terminal TB is composed of a metal foil CF with a via conductor VA connected to the back surface and a plating layer NM formed on the surface of the metal foil CF. The plating layer NM protects the surface of the metal foil CF, and for example, electroless Ni—Au plating or the like can be used.
[0024]
Such a metal terminal 8 can be formed as a terminal for wire bonding or a terminal for TAB (Tape Automated Bonding), for example. Then, as shown in FIG. 13, the electronic component IC is mounted on the first main surface MP1 serving as the mounting surface, and the electronic component IC and the metal terminal 8 are connected by the bonding wire YB or the like. It becomes.
[0025]
Hereinafter, an example of the manufacturing method of the wiring board which is embodiment of this invention is demonstrated. 7-10 is a figure showing a manufacturing process. The step of forming the laminated sheet body 10 on the support substrate 20 shown in steps 1 to 5 can be performed by a known build-up method or the like. First, as shown in Step 1 of FIG. 7, a base dielectric sheet 21 is formed on a support substrate 20 for reinforcement during manufacturing. The support substrate 20 is not particularly limited as long as the underlying dielectric sheet 21 is in close contact with each other. For example, the support substrate 20 is composed of a glass epoxy substrate such as FR-4 (which is a material used for the core substrate as described above). be able to. Also, the base dielectric sheet 21 is not particularly limited, but can be made of, for example, the same material as the first dielectric sheet 11 described later, that is, a material mainly composed of epoxy.
[0026]
Next, as shown in Step 2, the metal foil adhesion body 5 is arranged on the main surface of the base dielectric sheet 21 so as to be included in the main surface, and the two metal foils 5a and 5b are in close contact with each other. Arrange. In addition, the metal foil adhesion body 5 can be arranged on the base dielectric sheet 21 in a semi-cured state. Thereby, it becomes easy to obtain adhesiveness to such an extent that the metal foil adhesion body 5 (lower metal foil 5a) does not peel from the base dielectric sheet 21 in the subsequent steps. In addition, as the metal foil adhesion body 5, for example, two copper foils adhered through metal plating (for example, Cr) can be used. Such a metal foil adhesion body 5 can be peeled off.
[0027]
Next, as shown in step 3, the first dielectric sheet 11 is formed so as to wrap the metal foil adhesion body 5. The first dielectric sheet 11 is in close contact with the base dielectric sheet 21 in the peripheral region of the metal foil adhesion body 5 together with the metal foil adhesion body 5 (upper metal foil 5b) to seal the metal foil adhesion body 5. Stop. The dielectric sheet can be formed using, for example, a well-known vacuum lamination method.
[0028]
Next, as shown in Step 4 of FIG. 8, the first conductor layer 31 is patterned on the first dielectric sheet 11, and the first conductor layer 31 and the metal foil are in close contact with the first dielectric sheet 11. A first via conductor 41 connecting the body 5 is formed. The conductor layer can be formed by, for example, a known semi-additive method. The via conductor can be obtained, for example, by forming a via hole by a well-known photo via process and filling the via hole by electroless plating in the semi-additive method.
[0029]
Next, the second dielectric sheet 12 is formed on the first dielectric sheet 11 (and the first conductor layer 31), the via conductors 42 are formed in the second dielectric sheet 12, and the second dielectric sheet 12 is formed. The second conductor layer 32 is formed on the body sheet 12. And the same process is repeated and the dielectric sheets 13 and 14, the via conductor 43, and the conductor layer 33 are formed, and the lamination sheet body 10 as shown to the process 5 is formed. In addition, in this embodiment, although the lamination sheet body 10 is comprised by the metal foil adhesion body 5 and the dielectric sheet 11-14 of 4 layers, the number of layers of a dielectric sheet is not restricted to this. . As described above, the metal foil adhesion body 5 disposed so as to be included in the main surface on the main surface of the base dielectric sheet 21, and the metal foil adhesion body formed so as to wrap around the metal foil adhesion body 5. 5, a laminated sheet body 10 having a first dielectric sheet 11 that is in close contact with the base dielectric sheet 21 and seals the metal foil adhesion body 5 is formed.
[0030]
The dielectric sheets 11 to 14 can be made of a material mainly composed of epoxy. Further, the conductor layers 31 to 33 and the via conductors 41 to 43 can be composed mainly of copper.
[0031]
In the present embodiment, the exposed main surface on the upper side of the laminated sheet body 10 is formed to be the second main surface MP2 of the wiring board 1 shown in FIGS. Therefore, the dielectric sheet 14 forming the upper main surface of the laminated sheet 10 corresponds to the solder resist layer SR of the wiring board 1 of FIG. 5, and the conductor layer 33 exposed in the opening 14a is shown in FIGS. This corresponds to the metal terminal pad PD of the 12 wiring boards 1.
[0032]
After the above step 5 and before proceeding to the next step 6, as shown in FIG. 16, a plurality of metal terminals are connected to the plurality of metal terminal pads 33 electrically connected to each other through the metal foil adhesion body 5. By supplying an electric current from one of the pads 33 and performing an electroplating process (in the figure, an electric current is supplied from the plating bar 70 to one metal terminal pad 33), each surface of the plurality of metal terminal pads 33 is obtained. Then, the electrolytic plating surface layer 7 is formed. For example, electrolytic Ni—Au plating or electrolytic Sn (solder) plating can be used for the electrolytic plating treatment. In addition, since the electrolytic plating surface layer 7 functions as a resist for the alkaline etchant, it is not necessary to protect the metal terminal pad 33 with a dry film in the subsequent steps.
[0033]
Next, the laminated sheet body 10 is formed so that the region on the metal foil adhesion body 5 becomes the wiring laminated portion 100 to be the wiring substrate 1 (see FIG. 5). Therefore, as shown in Step 6, the peripheral region of the wiring laminated portion 100 is removed to expose the end face 103 (Step 7 in FIG. 9). At that time, at the boundary between the wiring laminated portion 100 and the peripheral portion, the underlying dielectric sheet 21 and the supporting substrate 20 thereunder are cut by, for example, a blade blade. In this manner, when the region under the peripheral portion of the support substrate 20 and the base dielectric sheet 21 is removed together with the peripheral region of the wiring laminated portion 100, the end face 103 is easily exposed.
[0034]
Next, as shown in step 8, the two metal foils 5 a and 5 b in the metal foil adhesion body 5 are attached to the wiring laminated portion 100 from the support substrate 20 with one metal foil (upper metal foil 5 b) attached thereto. Peel at the interface.
[0035]
And after peeling the wiring laminated part 100 from the support substrate 20, as shown in FIG. 10, the metal foil 5b adhering to the main surface which the 1st dielectric sheet 11 of this wiring laminated part 100 comprises is removed (process). 9) Metal terminals 5 (solder bumps FB in the wiring board 1 of FIG. 5) connected to the first via conductors 4 are formed (step 10). Thereby, the wiring board 1 shown in FIG. 5 is obtained.
[0036]
In step 9, the metal foil 5b can be removed by etching, for example. A via hole 11a in which the first via conductor 41 is exposed appears on the main surface of the first dielectric sheet 1 ′ from which the metal foil 5b has been removed. Since the first via conductor 41 is slightly etched by etching the metal foil 5b, the end face thereof is located in the via hole (for example, in the vicinity of the opening 11a). That is, the completed wiring board does not have a core board, and the dielectric layers 11 ′ to 14 ′ made of a polymer material and the conductor layers 31 to 33 so that both main surfaces are constituted by dielectric layers. Are alternately stacked and connected to the first conductor layer 31 ′ directly below the first dielectric layer 11 ′ in the via hole 11 a formed through the first dielectric layer 11 ′ forming the first main surface. The via conductor 41 is formed, and the via conductor 41 is configured such that the end surface on the first main surface side is located in the via hole 11a, and the metal terminal 8 is connected to the end surface. Thus, if the end face of the via conductor 41 is located in the via hole 11a, the metal terminals (solder bumps) 8 made of, for example, solder can be easily formed, and connection reliability can be ensured.
[0037]
As shown in FIG. 14, when the depth position from the first main surface of the end face of the via conductor 41 is D and the maximum diameter of the via hole is W, the ratio D / W is greater than 0 and 0.5 or less. It is preferable to set so that. If the ratio D / W exceeds 0.5, the connection reliability between the via conductor 41 and the metal terminal 8 to be connected may be somewhat lowered.
[0038]
On the other hand, as shown in steps 9 ′ and 10 ′ of FIG. 15, the metal terminal 8 using a part 5 b ′ of the metal foil 5 b can be formed. That is, after peeling the wiring laminated portion 100 from the support substrate 20, the metal foil 5b attached to the main surface of the wiring laminated portion 100 on which the first dielectric sheet 11 is formed is selectively removed (step 9 '). Then, the metal terminal 8 connected to the first via conductor 41 and including a part of the remaining metal foil 5b ′ is formed (step 10 ′). That is, in the completed wiring board, the dielectric layers 11 ′ to 14 ′ made of a polymer material and the conductor layers 31 to 3 do not have a core board and both main surfaces are constituted by dielectric layers. Are alternately laminated, and a metal terminal 8 composed of a metal foil 5b ′ is formed on the first main surface.
[0039]
In the above manufacturing process, as shown in FIG. 11, the wiring laminated portion 100 included in the laminated sheet body 10 is formed by connecting a plurality of individual 100 ′ corresponding to one wiring board, that is, the wiring board 1. It can be configured as a multi-piece work substrate.
[Brief description of the drawings]
FIG. 1 is a diagram schematically illustrating the steps of a method for manufacturing a wiring board according to the present invention. FIG. 2 is a diagram showing a wiring laminated sheet body 100 included in the laminated sheet body. FIG. FIG. 4 is a diagram showing a modified example of a region to be a wiring laminated portion 100 in the laminated sheet body. FIG. 5 is a diagram showing an outline of a cross-sectional structure of a wiring board according to an embodiment of the present invention. FIG. 7 is a diagram showing the steps of a method of manufacturing a wiring substrate according to an embodiment of the present invention. FIG. 8 is a diagram following FIG. 7. FIG. 9 is a diagram following FIG. FIG. 10 is a view subsequent to FIG. 9; FIG. 11 is a top view of the wiring laminated portion 100 that is a multi-piece work substrate. FIG. 12 is a schematic cross-sectional structure of the wiring substrate according to the second embodiment of the invention. FIG. 13 is a semiconductor device using the wiring substrate 1 of FIG. 12. FIG. 14 is exposed in a via hole. FIG. 15 is a view showing the end face position of the first via conductor 41. FIG. 15 is a view showing a process for manufacturing the wiring board of the second embodiment. FIG. Diagram showing formation 【Explanation of symbols】
DESCRIPTION OF SYMBOLS 1 Wiring board 5 Metal foil adhesion body 10 Laminated sheet body 11 First dielectric sheet 20 Support substrate 21 Base dielectric sheet 100 Wiring laminated sheet body

Claims (3)

コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、
製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう配された、2つの金属箔が密着してなる金属箔密着体と、該金属箔密着体を包むよう形成され、かつ該金属箔密着体の周囲領域にて前記下地誘電体シートと密着して該金属箔密着体を封止する第一誘電体シートとを形成し、
該第一誘電体シート上に第一導体層を形成し、前記第一誘電体シートには前記第一導体層と前記金属箔密着体とを接続する第一ビア導体を形成し、前記第一誘電体シートおよび前記第一導体層上に第二誘電体シートを形成し、該第二誘電体シート内に第二ビア導体を形成するとともに、該第二誘電体シート上に第二導体層を形成し、同様の工程を繰り返して、誘電体シート、ビア導体、導体層を形成していき、積層シート体を形成し、
該積層シート体において露出した主表面に、誘電体シート間に設けられた導体層及び誘電体シート内に設けられたビア導体を通じて前記金属箔密着体に連結された複数の金属端子パッドを形成し、前記複数の金属端子パッドのいずれかから電流を供給して電解メッキ処理を行うことにより、前記複数の金属端子パッドのそれぞれの表面に電解メッキ表面層を形成し、
前記積層シート体のうち、前記金属箔密着体上の領域を前記配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、前記配線積層部を前記支持基板から、片方の金属箔が付着した状態で、前記金属箔密着体における2つの金属箔の界面にて剥離することを特徴とする配線基板の製造方法。
In order to produce a wiring board in which dielectric layers and conductor layers made of a polymer material are alternately laminated so that both main surfaces are composed of dielectric layers without having a core substrate,
A metal foil adhesion body formed by adhering two metal foils so as to be included in the main surface on the main surface of the underlying dielectric sheet formed on the support substrate for reinforcement during manufacture; Forming a first dielectric sheet that wraps around the metal foil adhesion body and seals the metal foil adhesion body in close contact with the underlying dielectric sheet in a peripheral region of the metal foil adhesion body. ,
Forming a first conductor layer on the first dielectric sheet; forming a first via conductor connecting the first conductor layer and the metal foil adhesion body on the first dielectric sheet; A second dielectric sheet is formed on the dielectric sheet and the first conductor layer , a second via conductor is formed in the second dielectric sheet, and a second conductor layer is formed on the second dielectric sheet. Forming and repeating the same process to form a dielectric sheet, via conductor, conductor layer, forming a laminated sheet body,
A plurality of metal terminal pads connected to the metal foil adhesion body are formed on the exposed main surface of the laminated sheet body through a conductor layer provided between the dielectric sheets and via conductors provided in the dielectric sheet. Then, by supplying an electric current from any one of the plurality of metal terminal pads and performing an electroplating process, an electroplating surface layer is formed on each surface of the plurality of metal terminal pads,
Of the laminated sheet body, the region on the metal foil adhesion body is used as the wiring laminated portion to be the wiring substrate, and the peripheral portion is removed to expose the end surface of the wiring laminated portion, and then the wiring laminated portion. Is peeled off from the support substrate at the interface between the two metal foils in the metal foil adhesion body, with one metal foil attached thereto.
前記配線積層部を前記支持基板から剥離した後に、該配線積層部の前記第一誘電体シートが構成する主表面に付着した前記金属箔を除去し、前記第一ビア導体と接続された金属端子を前記主表面に形成することを特徴とする請求項1に記載の配線基板の製造方法。After peeling off the wiring laminated portion from the support substrate, the metal foil attached to the main surface of the wiring laminated portion formed by the first dielectric sheet is removed, and the metal terminal connected to the first via conductor The method of manufacturing a wiring board according to claim 1, wherein: is formed on the main surface. 前記配線積層部を前記支持基板から剥離した後に、該配線積層部の前記第一誘電体シートが形成された主表面に付着した前記金属箔を選択的に除去し、前記第一ビア導体と接続され、かつ残存した前記金属箔を一部とした金属端子を形成することを特徴とする請求項1に記載の配線基板の製造方法。After peeling off the wiring laminated part from the support substrate, the metal foil attached to the main surface of the wiring laminated part on which the first dielectric sheet is formed is selectively removed and connected to the first via conductor. 2. The method of manufacturing a wiring board according to claim 1, wherein a metal terminal including a part of the remaining metal foil is formed.
JP2003209372A 2003-08-28 2003-08-28 Wiring board manufacturing method Expired - Fee Related JP3935456B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003209372A JP3935456B2 (en) 2003-08-28 2003-08-28 Wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003209372A JP3935456B2 (en) 2003-08-28 2003-08-28 Wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JP2005072085A JP2005072085A (en) 2005-03-17
JP3935456B2 true JP3935456B2 (en) 2007-06-20

Family

ID=34402338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003209372A Expired - Fee Related JP3935456B2 (en) 2003-08-28 2003-08-28 Wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP3935456B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4888736B2 (en) * 2008-08-29 2012-02-29 Tdk株式会社 Wiring board manufacturing method
JP5700241B2 (en) * 2009-11-09 2015-04-15 日立化成株式会社 Multilayer wiring board and manufacturing method thereof
MY196822A (en) 2017-02-17 2023-05-03 Hitachi Chemical Co Ltd Prepreg, laminate, printed wiring board, coreless substrate, semiconductor package and method for producing coreless substrate
WO2018163859A1 (en) * 2017-03-06 2018-09-13 株式会社村田製作所 Multi-layer substrate, electronic apparatus, and method for producing multi-layer substrate
TWI765998B (en) 2017-03-28 2022-06-01 日商昭和電工材料股份有限公司 Prepreg for coreless substrate, coreless substrate and semiconductor package
CN110662794B (en) 2017-03-29 2022-11-08 昭和电工材料株式会社 Prepreg for coreless substrate, method for manufacturing coreless substrate, and semiconductor package
WO2020162278A1 (en) * 2019-02-06 2020-08-13 三菱瓦斯化学株式会社 Composition, prepreg, resin sheet, laminate, and printed wiring board

Also Published As

Publication number Publication date
JP2005072085A (en) 2005-03-17

Similar Documents

Publication Publication Date Title
JP5010737B2 (en) Printed wiring board
JP3670917B2 (en) Semiconductor device and manufacturing method thereof
JP4361826B2 (en) Semiconductor device
US9253897B2 (en) Wiring substrate and method for manufacturing the same
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
WO2007086498A1 (en) Substrate with built-in semiconductor element and built-in semiconductor element type multilayered circuit board
JP4170266B2 (en) Wiring board manufacturing method
JP5221887B2 (en) Wiring board manufacturing method
JP4460341B2 (en) Wiring board and manufacturing method thereof
JP3935456B2 (en) Wiring board manufacturing method
JP4445777B2 (en) Wiring board and method for manufacturing wiring board
JP4203535B2 (en) Wiring board manufacturing method and wiring board
JP4549695B2 (en) Wiring board manufacturing method
JP4549692B2 (en) Wiring board manufacturing method
KR100908986B1 (en) Coreless Package Substrate and Manufacturing Method
JP4549693B2 (en) Wiring board manufacturing method
JP4445778B2 (en) Wiring board manufacturing method
JP4549694B2 (en) Wiring substrate manufacturing method and multi-cavity substrate
JP2005063987A (en) Wiring board and its manufacturing method
JP2005079108A (en) Method for manufacturing wiring board
JP4549691B2 (en) Wiring board manufacturing method
KR100694668B1 (en) Manufacturing method of package substrate without lead line for plating
JP2005063988A (en) Method of manufacturing wiring board
JP2005063989A (en) Method for manufacturing wiring board
JP2005079107A (en) Wiring board and method for manufacturing same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070319

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees