【０００１】
【発明が属する技術分野】
本発明は、コア基板を有さない配線基板の製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器における高機能化並びに軽薄短小化の要求により、ＩＣチップやＬＳＩ等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
【０００３】
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板（ＦＲ−４等のガラスエポキシ基板）のリジッド性を利用し、その両主表面上に、高分子材料からなる誘電体層と導体層とが交互に配されたビルドアップ層を形成したものである。このようなビルドアップ多層配線基板では、ビルドアップ層において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、ビルドアップ層と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配されたビルドアップ層間の導通を図るための配線（例えば、スルーホール導体と呼ばれる）が厚さ方向に貫通形成されている。ところが、使用する信号周波数が１ＧＨｚを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
【０００４】
そこで、そのような問題を解決するため、特許文献１に示されるような、コア基板を有さず、高密度配線化が可能なビルドアップ層を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、段落００１２〜００２９及び図１〜４に記載されているように、金属板上にビルドアップ層を形成した後、該金属板をエッチングすることにより薄膜のビルドアップ層のみを得る。そして、このビルドアップ層が配線基板とされる。
【０００５】
【特許文献１】
特開２００２−２６１７１号公報
【０００６】
【発明が解決しようとする課題】
しかし、特許文献１に記載された製造方法の場合、ビルドアップ層が形成される金属板は、製造時における補強の役割を担うことが可能な程度の厚さ（例えば、銅板にして０．８ｍｍ程度）に設定されるが、ビルドアップ層を形成後にそれを全てエッチングすることは、時間が掛かり過ぎる（例えば、銅板０．８ｍｍに対して３０分程度）など工程上の無駄が多いという問題があった。
【０００７】
そこで、本発明では、コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な製造方法を提供することを課題とする。
【０００８】
【課題を解決するための手段及び作用・発明の効果】
上記課題を解決するため、本発明の配線基板の製造方法では、
コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、
製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう配され、かつ該主表面と接する表面に粗化領域を有し、裏面に粗化領域を有さない離型シートと、該離型シートを包むよう形成され、かつ該離型シートの周囲領域にて下地誘電体シートと密着して該離型シートを封止する第一誘電体シートと、を有する積層シート体を形成するとともに、
積層シート体のうち、離型シート上の領域を配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、配線積層部を支持基板から、第一誘電体シートと離型シートとの界面にて剥離することを特徴とする。
【０００９】
上記本発明によると、本発明の配線基板の製造方法は、図１を参照して簡略に説明すると、（ａ）支持基板２０（特許文献１における金属板に該当する）上に形成された下地誘電体シート２１上に、配線基板となるべき配線積層部１００（図２参照）を含有する積層シート体１０を形成し、（ｂ）積層シート体１０のうち配線積層部１００の周囲部（図中の破線部）を除去することにより、配線積層部１００の端面１０３を露出させて、（ｃ）配線積層部１００を支持基板２０（及び下地誘電体シート２１）から剥離する。このように、配線積層部と支持基板との分離を剥離により行うことで、容易に配線基板を得ることが可能となっている。また、配線積層部と支持基板との分離をエッチングにより行わないため、支持基板の両主表面に積層シート体を形成することもでき、ひいては配線基板の量産が可能となる。
【００１０】
以下、図１のそれぞれの工程に関して詳細な説明を行う。図１（ａ）では、支持基板２０上に形成された下地誘電体シート２１上に、配線基板となるべき配線積層部１００（図２参照：詳細は後述）を含有する積層シート体１０が形成されている。積層シート体１０では、下地誘電体シート２１の主表面に包含されるように離型シート５が配され、該離型シート５を包むように第一誘電体シート１１が配されている。また、離型シート５は、下地誘電体シート２１の主表面と密着する表面５ａに粗化領域を有し、裏面５ｂに粗化領域を有さない。そして、該離型シート５を包むよう形成された第一誘電体シート１１は、離型シート５の裏面５ｂに接するとともに、離型シート５の周囲領域２１ｃにて下地誘電体シート２１と密着しており、これによって、離型シート５は第一誘電体シート１１に封止された状態とされている。
【００１１】
このように離型シート５が第一誘電体シート１１に封止されていることにより、離型シート５の裏面５ｂ（粗化領域を有さない）と第一誘電体シート１１との密着性の弱い界面に膨れや剥れが生じることなく、積層シート体１０を形成することができる。そしてその後、図１（ｂ）において、第一誘電体シート１１と下地誘電体シート２１とが密着している周囲領域２１ｃが除去されるので、図１（ｃ）において、配線積層部１００の剥離を容易に行うことが可能となる。つまり、このように構成することにより、密着性が要求される積層シート体の形成（図１（ａ））と、剥離容易性が要求される配線積層部の剥離（図１（ｃ））とを、どちらも良好に行うことが可能となる。
【００１２】
なお、図２に示すように、積層シート体１０のうち、離型シート５上の領域は、配線積層部１００とされている。配線積層部１００は、図１（ｃ）の剥離により単独で得られ、その後配線基板となるべきものである。すなわち、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された構造を有する（詳細な構造については後述する）。
【００１３】
また、積層シート体１０の形態は、配線積層部１００（離型シート５上の領域）を有していればよく、図１（ａ）の形態に限定されない。例えば、図３（ａ）のように、離型シート５上に誘電体シート１１１、１１２が配され、それらをまとめて第一誘電体シート１１が封止する形態であってもよい。また、図３（ｂ）のように、第一誘電体シート１１上に形成される他の誘電体シートが、配線積層部１００となる部分のみにより構成されていてもよい。
【００１４】
次に、図１（ｂ）では、積層シート体１０のうち、配線積層部１００の周囲部（図中の破線部）を除去し、該配線積層部１００の端面１０３を露出させる。つまり、第一誘電体シート１１と下地誘電体シート２１とが密着している周囲領域２１ｃが取り除かれ、離型シート５の裏面５ｂ（粗化領域を有さない）と第一誘電体シート１１との密着性の弱い界面のみが残ることになる。これにより、図１（ｃ）のように、配線積層部１００を支持基板２０から、離型シート５と第一誘電体シート１１との界面にて容易に剥離することができる。なお、積層シート体１０において配線積層部１００の周囲部（図中の破線部）を除去する際、該周囲部とともに、支持基板２０及び下地誘電体シート２１の該周囲部下にあたる領域も除去するようにすれば、配線積層部１００の端面１０３の露出が容易に行うことができる。
【００１５】
また、図１（ｂ）では配線積層部１００の周囲部を除去する際に、第一誘電体シート１１と下地誘電体シート２１とが密着している周囲領域２１ｃを取り除き、離型シート５の端部を露出させることで配線積層部１００の剥離が可能となるが、離型シート５の端部をより確実に露出させるため、図４（ａ）及び（ｂ）に示すように、配線積層部１００を、離型シート５のうち外縁端付近を除いた部分上の領域によって構成し、その周囲領域を除去、すなわち離型シート５の外縁端付近も除去するようにすることができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
図５は、本発明の配線基板の製造方法により得られる配線基板１の断面構造の概略を表す図である。配線基板１は、高分子材料からなる誘電体層（Ｂ１〜Ｂ３、ＳＲ）と導体層（Ｍ１、Ｍ２、ＰＤ）とが交互に積層された構造を有する。その第一主表面ＭＰ１は電子部品を搭載するための搭載面とされ、主表面をなす第一誘電体層Ｂ１には、電子部品と接続するための、周知のハンダで構成された突起状の金属端子（ハンダバンプ）ＦＢが形成されている。また、第二主表面ＭＰ２は、外部基板へ接続するための接続面とされ、主表面をなす誘電体層（ソルダーレジスト層）ＳＲには開口が形成されており、該開口内には外部基板への接続を担うハンダボール（後述）を設置するための金属端子（金属パッド）ＰＤが露出している。
【００１７】
また、金属層Ｍ１、Ｍ２において配線ＣＬが形成されており、誘電体層Ｂ１〜Ｂ３内には該配線ＣＬに接続されるビア導体ＶＡが埋設形成されている。そして、配線ＣＬ及びビア導体ＶＡにより、電気導通路（例えばハンダバンプＦＢから金属パッドＰＤへの）が形成される。なお、誘電体層Ｂ１〜Ｂ３、ＳＲは、例えばエポキシ樹脂を主成分とする材料にて構成することができ、また配線ＣＬ、ビア導体ＶＡ及び金属パッドＰＤは、例えば銅を主成分とする材料にて構成することができる。また、金属パッドＰＤは、その表面に例えばＮｉ−Ａｕメッキによる表面メッキを施すことができる。
【００１８】
以上のような配線基板１は、図６に示すように、第二主表面ＭＰ２の金属パッドＰＤに外部基板への接続を担うハンダボールＳＢが設置され、一方、第一主表面ＭＰ１には、補強枠（スティフナー）ＳＴが設置されるとともに、電子部品ＩＣがハンダバンプＦＢにフリップチップ接続され、また電子部品ＩＣ下の隙間がアンダーフィル材ＵＦにて充填されることで、半導体装置３００となる。
【００１９】
以下、本発明の実施形態である配線基板の製造方法の一例を説明する。図７〜図１０は製造工程を表す図である。工程１〜５に示す支持基板２０上に積層シート体１０を形成していく工程は、周知のビルドアップ法等により行うことができる。まず、図７の工程１に示すように、製造時における補強のための支持基板２０上に下地誘電体シート２１を形成する。支持基板２０は、下地誘電体シート２１が密着するものであれば特には限定されないが、例えばＦＲ−４等のガラスエポキシ基板（上述のようにコア基板に用いられる材料である）にて構成することができる。また、下地誘電体シート２１も、特には限定されないが、例えば後述する第一誘電体シート１１と同材料、すなわちエポキシを主成分とする材料にて構成することができる。
【００２０】
次に、工程２に示すように、下地誘電体シート２１の主表面上に、該主表面に包含されるよう配され、かつ該主表面と接する表面５ａに粗化領域を有し、裏面５ｂに粗化領域を有さない離型シート５を配す。離型シート５は、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルムにて構成することができる。また、例えば、下地誘電体シート２１をエポキシ樹脂シートにより構成する場合、保存状態のエポキシ樹脂シートは、表面を保護するための保護シート（例えば、ＰＥＴフィルム）で覆われていることがあるので、該保護シートを選択的に剥離し、残余の部分を離型シート５とすることも可能である。なお、その状態の保護シート（離型シート５）は、エポキシ樹脂シートと密着させるため、密着面（表面５ａ）が粗化されている。
【００２１】
次に、工程３に示すように、離型シート５を包むように第一誘電体シート１１を形成する。そして、第一誘電体シート１１は、離型シート５（粗化領域を有さない裏面５ｂ）とともに、離型シート５の周囲領域にて下地誘電体シート２１と密着して、離型シート５を封止する。なお、誘電体シートの形成は、例えば周知の真空ラミネーション法を用いることができる。
【００２２】
次に、図８の工程４に示すように、第一誘電体シート１１上に第一導体層３１をパターン形成する。なお、導体層の形成は、例えば周知のセミアディティブ法により形成することができる。また、ビア導体（後述）は、例えば周知のフォトビアプロセスによりビア孔を形成し、該ビア孔を、上記セミアディティブ法における無電解メッキによって充填することにより得ることができる。
【００２３】
次に、第一誘電体シート１１（及び第一導体層３１）上に第二誘電体シート１２を形成し、該第二誘電体シート１２内にビア導体４２を形成するとともに、該第二誘電体シート１２上に第二導体層３２を形成する。そして、同様の工程を繰り返して、誘電体シート１３、１４、ビア導体４３、導体層３３を形成していき、工程５に示すような積層シート体１０を形成する。なお、本実施形態では、積層シート体１０は、離型シート５及び４層の誘電体シート１１〜１４にて構成されているが、誘電体シートの層数はこれに限られることはない。以上により、下地誘電体シート２１の主表面上に、該主表面に包含されるよう配された離型シート５と、該離型シート５を包むよう形成され、かつ該離型シート５の周囲領域にて下地誘電体シート２１と密着して該離型シート５を封止する第一誘電体シート１１と、を有する積層シート体１０が形成される。
【００２４】
なお、誘電体シート１１〜１４は、エポキシを主成分とする材料にて構成することができる。また、導体層３１〜３３とビア導体４２、４３は銅を主成分として構成することができる。
【００２５】
離型シート５は、表面５ａが粗化領域を有し、裏面５ｂが粗化領域を有さないため、積層シート体１０において、その上側に位置する（裏面５ｂと接する）第一誘電体シート１１との密着性が、下側に位置する（表面５ａと接する）下地誘電体シート２１との密着性と比較して弱いものとなっている。具体的には、離型シート５のそれぞれの面におけるＲａ（ＪＩＳ Ｂ０６０１：算術平均粗さ）は、表面５ａが０．２μｍ以上３．０μｍ以下、裏面５ｂが０．０５μｍ以上０．２μｍ以下であることが好ましい。
【００２６】
離型シート５と第一誘電体シート１１との間に剥れや膨れが生じる惧れなく良好に積層シート体１０を形成していくには、裏面５ｂのＲａが０．０５μｍ以上であることが好ましいが、０．２μｍを超えると、後の剥離工程（工程８参照）において配線積層部１００の剥離が困難になる惧れがある。
【００２７】
積層シート体１０の形成、及び配線積層部１００の剥離（工程８参照）の際において、離型シート５と第一誘電体シート１１との間に求められる密着性を考慮した場合、表面５ａのＲａが０．２μｍ以上であることが好ましい。また、表面５ａのＲａの上限については、特には限定されないが、現実的に３．０μｍを超えることは考えられない。
【００２８】
離型シート５と第一誘電体シート１１との密着は、ピール強度において０．０１ｋｇｆ／ｃｍ以上０．１ｋｇｆ／ｃｍ以下であることが好ましい。一方、離型シート５と下地誘電体シート２１との密着は、０．５ｋｇｆ／ｃｍ以上２．０ｋｇｆ／ｃｍ以下であることが好ましい。また、離型シート５を封止するための、その周囲領域における第一誘電体シート１１と下地誘電体シート２１との密着は、ピール強度において１ｋｇｆ／ｃｍ以上５ｋｇｆ／ｃｍ以下であることが好ましい。
【００２９】
本実施形態では、積層シート体１０の上側の露出した主表面が、図５に示す配線基板１の第二主表面ＭＰ２となるように形成されている。したがって、積層シート体１０の上側主表面をなす誘電体シート１４は、図５の配線基板１のソルダーレジスト層ＳＲに該当し、またその開口１４ａ内に露出する導体層３３は、図５の配線基板１の金属パッドＰＤに該当する。なお、これとは反対に上側主表面を、図５に示す配線基板１の第一主表面ＭＰ１とすることもできる。その場合は、上側主表面をなす誘電体シート１４に、図５に示すハンダバンプＦＢを形成する。
【００３０】
次に、積層シート体１０は、離型シート５上の領域が、配線基板１（図５参照）となるべき配線積層部１００となるよう形成されている。そこで、工程６に示すように、配線積層部１００の周囲領域を除去し、端面１０３を露出させる（図９の工程７）。その際、配線積層部１００と周囲部との境界において、その下の下地誘電体シート２１及び支持基板２０ごと、例えばブレード刃等により切断する。このようにして、配線積層部１００の周囲領域とともに、支持基板２０及び下地誘電体シート２１のうちの該周囲部下にあたる領域も除去するようにすると、端面１０３の露出が容易である。
【００３１】
次に、工程８に示すように、配線積層部１００を支持基板２０から、第一誘電体シート１１と離型シート５との界面にて剥離する。そして、配線積層部１００を支持基板２０から剥離した後に、該配線積層部１００の主表面を構成する第一誘電体シート１１を穿孔し（図１０の工程９）、該主表面に内部の導体層３１と接続された金属端子８（図５の配線基板１ではハンダバンプＦＢ）を形成する（工程１０）ことで配線基板１が完成する。なお、工程９において、第一誘電体シート１１を穿孔することによる開口１１ａの形成は、例えば、ＵＶレーザーやＹＡＧレーザー等の周知のレーザーを用いて行うことができる。
【００３２】
また、工程１０において、金属端子８を形成する際、開口１１ａの深さ（第一誘電体シート１１の厚み）によっては、導体層３１と直接接続することが困難な場合があるので、その間に例えばハンダよりなる導体充填材４１を介在させることが可能である。
【００３３】
なお、以上の製造工程では、図１１に示すように、積層シート体１０に含まれる配線積層部１００は、一つの配線基板に対応する個体１００´が複数連結されたもの、つまり、配線基板１の多数個取りワーク基板として構成することができる。
【図面の簡単な説明】
【図１】本発明の配線基板の製造方法の工程を簡略的に示す図
【図２】積層シート体１０に含まれる配線積層シート体１００を示す図
【図３】積層シート体１０の変形例を表す図
【図４】積層シート体１０における配線積層部１００とする領域の変形例
【図５】本発明の一実施形態である配線基板の断面構造の概略を表す図
【図６】図５の配線基板１を用いた半導体装置
【図７】本発明の一実施形態である配線基板の製造方法の工程を表す図
【図８】図７に続く図
【図９】図８に続く図
【図１０】図９に続く図
【図１１】多数個取りワーク基板とされた配線積層部１００を上部より見た図
【符号の説明】
１ 配線基板
５ 離型シート
１０ 積層シート体
１１ 第一誘電体シート
２０ 支持基板
２１ 下地誘電体シート
１００ 配線積層シート体[0001]
[Technical field to which the invention belongs]
The present invention relates to a method for manufacturing a wiring board having no core substrate.
[0002]
[Prior art]
In recent years, due to the demand for higher functionality and lighter, thinner and smaller electronic devices, high-density integration has rapidly progressed in electronic components such as IC chips and LSIs. There is a demand for higher-density wiring and multi-terminals than ever before.
[0003]
As such a package substrate, a build-up multilayer wiring substrate is currently used. The build-up multilayer wiring board uses a rigid property of an insulating core substrate (glass epoxy substrate such as FR-4) in which a reinforcing fiber is impregnated with a resin, and is made of a polymer material on both main surfaces thereof. A build-up layer in which dielectric layers and conductor layers are alternately arranged is formed. In such a build-up multilayer wiring board, high-density wiring is realized in the build-up layer, while the core board plays a reinforcing role. For this reason, the core substrate is configured to be very thick compared to the buildup layer, and the wiring inside it (for example, referred to as a through-hole conductor) for establishing conduction between the buildup layers disposed on the respective main surfaces Are formed penetrating in the thickness direction. However, at the present time when the signal frequency to be used has become a high frequency band exceeding 1 GHz, there is a problem that the wiring penetrating such a thick core substrate contributes as a large inductance.
[0004]
Therefore, in order to solve such a problem, there has been proposed a wiring board mainly composed of a build-up layer that does not have a core board and can be formed with high density wiring, as shown in Patent Document 1. In such a wiring board, since the core board is omitted, the entire wiring length is short, which is suitable for high-frequency applications. In order to manufacture such a wiring board, as described in paragraphs 0012 to 0029 and FIGS. 1 to 4, a thin film is formed by forming a buildup layer on a metal plate and then etching the metal plate. Only get the build-up layer. This build-up layer is used as a wiring board.
[0005]
[Patent Document 1]
JP 2002-26171 A [0006]
[Problems to be solved by the invention]
However, in the case of the manufacturing method described in Patent Document 1, the metal plate on which the build-up layer is formed has a thickness that can play a reinforcing role at the time of manufacturing (for example, 0.8 mm in the case of a copper plate). However, it takes too much time (for example, about 30 minutes for a copper plate of 0.8 mm) to etch all of the build-up layer after forming it. there were.
[0007]
Therefore, the present invention has an object to provide a manufacturing method capable of easily obtaining a wiring substrate in which dielectric layers and conductor layers made of a polymer material are alternately laminated without having a core substrate. To do.
[0008]
[Means for solving the problems and functions / effects of the invention]
In order to solve the above problems, in the method for manufacturing a wiring board of the present invention,
In order to produce a wiring board in which dielectric layers and conductor layers made of a polymer material are alternately laminated so that both main surfaces are composed of dielectric layers without having a core substrate,
On the main surface of the underlying dielectric sheet formed on the support substrate for reinforcement at the time of manufacture, it is arranged so as to be included in the main surface, and has a roughened region on the surface in contact with the main surface, A release sheet that does not have a roughened area on the back surface, and is formed so as to wrap the release sheet, and seals the release sheet in close contact with a base dielectric sheet in a peripheral area of the release sheet Forming a laminated sheet body having a first dielectric sheet;
Of the laminated sheet body, the area on the release sheet is used as a wiring laminated portion to be a wiring substrate, the peripheral portion is removed, and the end surface of the wiring laminated portion is exposed, and then the wiring laminated portion is removed from the support substrate. Peeling is performed at the interface between the first dielectric sheet and the release sheet.
[0009]
According to the present invention, the method for manufacturing a wiring board according to the present invention will be briefly described with reference to FIG. 1. (a) A base formed on a support substrate 20 (corresponding to a metal plate in Patent Document 1). On the dielectric sheet 21, a laminated sheet body 10 containing a wiring laminated portion 100 (see FIG. 2) to be a wiring substrate is formed, and (b) a peripheral portion of the wiring laminated portion 100 (see FIG. 2). The end surface 103 of the wiring laminated portion 100 is exposed by removing the inner broken line portion), and (c) the wiring laminated portion 100 is peeled from the support substrate 20 (and the underlying dielectric sheet 21). As described above, the wiring substrate can be easily obtained by separating the wiring laminated portion and the supporting substrate by peeling. In addition, since the wiring laminated portion and the support substrate are not separated by etching, a laminated sheet body can be formed on both main surfaces of the support substrate, which enables mass production of the wiring substrate.
[0010]
Hereinafter, detailed description will be given with respect to each step of FIG. In FIG. 1A, a laminated sheet body 10 containing a wiring laminated portion 100 (see FIG. 2; details will be described later) to be a wiring board is formed on a base dielectric sheet 21 formed on a support substrate 20. Has been. In the laminated sheet body 10, the release sheet 5 is disposed so as to be included in the main surface of the base dielectric sheet 21, and the first dielectric sheet 11 is disposed so as to wrap the release sheet 5. Further, the release sheet 5 has a roughened region on the surface 5a that is in close contact with the main surface of the base dielectric sheet 21, and does not have a roughened region on the back surface 5b. The first dielectric sheet 11 formed so as to wrap the release sheet 5 is in contact with the back surface 5b of the release sheet 5 and is in close contact with the base dielectric sheet 21 in the peripheral region 21c of the release sheet 5. Thus, the release sheet 5 is sealed with the first dielectric sheet 11.
[0011]
As described above, the release sheet 5 is sealed by the first dielectric sheet 11, so that the adhesion between the back surface 5 b of the release sheet 5 (having no roughened region) and the first dielectric sheet 11. The laminated sheet body 10 can be formed without causing swelling or peeling at the weak interface. After that, in FIG. 1B, the peripheral region 21c where the first dielectric sheet 11 and the base dielectric sheet 21 are in close contact with each other is removed. Therefore, in FIG. Can be easily performed. That is, with this configuration, formation of a laminated sheet body that requires adhesion (FIG. 1 (a)) and separation of a wiring laminate portion that requires ease of peeling (FIG. 1 (c)). Both can be performed satisfactorily.
[0012]
As shown in FIG. 2, a region on the release sheet 5 in the laminated sheet body 10 is a wiring laminated portion 100. The wiring laminated portion 100 is obtained independently by peeling in FIG. 1 (c) and then becomes a wiring substrate. In other words, it has a structure in which dielectric layers and conductor layers made of a polymer material are alternately laminated so as not to have a core substrate and both main surfaces are composed of dielectric layers (detailed structure) Will be described later).
[0013]
Moreover, the form of the lamination sheet body 10 should just have the wiring lamination | stacking part 100 (area | region on the release sheet 5), and is not limited to the form of Fig.1 (a). For example, as shown in FIG. 3A, a configuration in which the dielectric sheets 111 and 112 are arranged on the release sheet 5 and the first dielectric sheet 11 is sealed together may be employed. Further, as shown in FIG. 3B, another dielectric sheet formed on the first dielectric sheet 11 may be configured only by a portion that becomes the wiring laminated portion 100.
[0014]
Next, in FIG.1 (b), the surrounding part (dashed line part in a figure) of the wiring lamination | stacking part 100 is removed among the lamination sheet bodies 10, and the end surface 103 of this wiring lamination | stacking part 100 is exposed. That is, the peripheral region 21c where the first dielectric sheet 11 and the base dielectric sheet 21 are in close contact with each other is removed, and the back surface 5b (without the roughened region) of the release sheet 5 and the first dielectric sheet 11 are removed. Only an interface with weak adhesion to the surface remains. Thereby, as shown in FIG. 1C, the wiring laminated portion 100 can be easily separated from the support substrate 20 at the interface between the release sheet 5 and the first dielectric sheet 11. When removing the peripheral portion (broken line portion in the drawing) of the wiring laminated portion 100 in the laminated sheet body 10, the region under the peripheral portion of the support substrate 20 and the base dielectric sheet 21 is also removed together with the peripheral portion. By doing so, the end surface 103 of the wiring laminated portion 100 can be easily exposed.
[0015]
Further, in FIG. 1B, when the peripheral portion of the wiring laminated portion 100 is removed, the peripheral region 21c where the first dielectric sheet 11 and the base dielectric sheet 21 are in close contact is removed, and the release sheet 5 is removed. By exposing the end portion, the wiring laminated portion 100 can be peeled off. However, in order to more reliably expose the end portion of the release sheet 5, as shown in FIGS. The part 100 can be configured by an area on a part of the release sheet 5 excluding the vicinity of the outer edge, and the peripheral area can be removed, that is, the vicinity of the outer edge of the release sheet 5 can also be removed.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 5 is a diagram showing an outline of a cross-sectional structure of the wiring board 1 obtained by the method for manufacturing a wiring board of the present invention. The wiring substrate 1 has a structure in which dielectric layers (B1 to B3, SR) made of a polymer material and conductor layers (M1, M2, PD) are alternately stacked. The first main surface MP1 is a mounting surface for mounting an electronic component, and the first dielectric layer B1 forming the main surface has a protruding shape made of a well-known solder for connecting to the electronic component. Metal terminals (solder bumps) FB are formed. The second main surface MP2 is a connection surface for connecting to an external substrate, and an opening is formed in the dielectric layer (solder resist layer) SR forming the main surface, and the external substrate is in the opening. A metal terminal (metal pad) PD for installing a solder ball (described later) that bears the connection to is exposed.
[0017]
A wiring CL is formed in the metal layers M1 and M2, and a via conductor VA connected to the wiring CL is embedded in the dielectric layers B1 to B3. An electric conduction path (for example, from the solder bump FB to the metal pad PD) is formed by the wiring CL and the via conductor VA. The dielectric layers B1 to B3, SR can be made of, for example, a material mainly containing an epoxy resin, and the wiring CL, the via conductor VA, and the metal pad PD are, for example, materials mainly made of copper. Can be configured. Further, the surface of the metal pad PD can be subjected to surface plating by Ni—Au plating, for example.
[0018]
As shown in FIG. 6, the wiring board 1 as described above is provided with solder balls SB that are connected to an external substrate on the metal pad PD of the second main surface MP2, while the first main surface MP1 has The reinforcing frame (stiffener) ST is installed, the electronic component IC is flip-chip connected to the solder bump FB, and the gap under the electronic component IC is filled with the underfill material UF, so that the semiconductor device 300 is obtained.
[0019]
Hereinafter, an example of the manufacturing method of the wiring board which is embodiment of this invention is demonstrated. 7-10 is a figure showing a manufacturing process. The step of forming the laminated sheet body 10 on the support substrate 20 shown in steps 1 to 5 can be performed by a known build-up method or the like. First, as shown in Step 1 of FIG. 7, a base dielectric sheet 21 is formed on a support substrate 20 for reinforcement during manufacturing. The support substrate 20 is not particularly limited as long as the underlying dielectric sheet 21 is in close contact with each other. For example, the support substrate 20 is composed of a glass epoxy substrate such as FR-4 (which is a material used for the core substrate as described above). be able to. Also, the base dielectric sheet 21 is not particularly limited, but can be made of, for example, the same material as the first dielectric sheet 11 described later, that is, a material mainly composed of epoxy.
[0020]
Next, as shown in Step 2, on the main surface of the underlying dielectric sheet 21, the surface 5a is disposed so as to be included in the main surface and is in contact with the main surface, and has a roughened region, and the back surface 5b. A release sheet 5 that does not have a roughened area is disposed. The release sheet 5 can be composed of, for example, a PET (polyethylene terephthalate) film. Further, for example, when the base dielectric sheet 21 is composed of an epoxy resin sheet, the storage state epoxy resin sheet may be covered with a protective sheet (for example, a PET film) for protecting the surface. The protective sheet can be selectively peeled off and the remaining part can be used as the release sheet 5. In addition, since the protective sheet (release sheet 5) in this state is in close contact with the epoxy resin sheet, the contact surface (surface 5a) is roughened.
[0021]
Next, as shown in Step 3, the first dielectric sheet 11 is formed so as to wrap the release sheet 5. The first dielectric sheet 11 is in close contact with the base dielectric sheet 21 in the peripheral region of the release sheet 5 together with the release sheet 5 (the back surface 5b having no roughening region), and the release sheet 5 Is sealed. The dielectric sheet can be formed using, for example, a well-known vacuum lamination method.
[0022]
Next, as shown in Step 4 of FIG. 8, the first conductor layer 31 is patterned on the first dielectric sheet 11. The conductor layer can be formed by, for example, a known semi-additive method. The via conductor (described later) can be obtained, for example, by forming a via hole by a known photo via process and filling the via hole by electroless plating in the semi-additive method.
[0023]
Next, the second dielectric sheet 12 is formed on the first dielectric sheet 11 (and the first conductor layer 31), the via conductors 42 are formed in the second dielectric sheet 12, and the second dielectric sheet 12 is formed. The second conductor layer 32 is formed on the body sheet 12. And the same process is repeated and the dielectric sheets 13 and 14, the via conductor 43, and the conductor layer 33 are formed, and the lamination sheet body 10 as shown to the process 5 is formed. In addition, in this embodiment, although the lamination sheet body 10 is comprised by the release sheet 5 and the dielectric material sheets 11-14 of 4 layers, the number of layers of a dielectric material sheet is not restricted to this. As described above, the release sheet 5 disposed on the main surface of the base dielectric sheet 21 so as to be included in the main surface, and the periphery of the release sheet 5 formed so as to wrap the release sheet 5 A laminated sheet body 10 having the first dielectric sheet 11 that seals the release sheet 5 in close contact with the base dielectric sheet 21 in the region is formed.
[0024]
The dielectric sheets 11 to 14 can be made of a material mainly composed of epoxy. The conductor layers 31 to 33 and the via conductors 42 and 43 can be composed mainly of copper.
[0025]
Since the release sheet 5 has a roughened area on the front surface 5a and does not have a roughened area on the back surface 5b, the first dielectric sheet is positioned above (in contact with the back surface 5b) in the laminated sheet body 10. 11 is weaker than that of the underlying dielectric sheet 21 located on the lower side (in contact with the surface 5a). Specifically, Ra (JIS B0601: arithmetic average roughness) on each surface of the release sheet 5 is 0.2 μm to 3.0 μm on the front surface 5a and 0.05 μm to 0.2 μm on the back surface 5b. Preferably there is.
[0026]
In order to form the laminated sheet body 10 satisfactorily without peeling or swelling between the release sheet 5 and the first dielectric sheet 11, the Ra of the back surface 5b is 0.05 μm or more. However, if the thickness exceeds 0.2 μm, it may be difficult to peel off the wiring laminated portion 100 in the subsequent peeling step (see step 8).
[0027]
When the adhesiveness required between the release sheet 5 and the first dielectric sheet 11 is taken into consideration when forming the laminated sheet body 10 and peeling the wiring laminated portion 100 (see step 8), the surface 5a Ra is preferably 0.2 μm or more. Further, the upper limit of Ra of the surface 5a is not particularly limited, but it cannot be considered that it actually exceeds 3.0 μm.
[0028]
The adhesion between the release sheet 5 and the first dielectric sheet 11 is preferably 0.01 kgf / cm or more and 0.1 kgf / cm or less in peel strength. On the other hand, the adhesion between the release sheet 5 and the base dielectric sheet 21 is preferably 0.5 kgf / cm or more and 2.0 kgf / cm or less. In addition, the adhesion between the first dielectric sheet 11 and the base dielectric sheet 21 in the surrounding area for sealing the release sheet 5 is preferably 1 kgf / cm or more and 5 kgf / cm or less in peel strength. .
[0029]
In the present embodiment, the exposed main surface on the upper side of the laminated sheet body 10 is formed to be the second main surface MP2 of the wiring board 1 shown in FIG. Therefore, the dielectric sheet 14 forming the upper main surface of the laminated sheet body 10 corresponds to the solder resist layer SR of the wiring board 1 of FIG. 5, and the conductor layer 33 exposed in the opening 14a is the wiring layer of FIG. This corresponds to the metal pad PD of the substrate 1. On the other hand, the upper main surface may be the first main surface MP1 of the wiring board 1 shown in FIG. In that case, the solder bump FB shown in FIG. 5 is formed on the dielectric sheet 14 forming the upper main surface.
[0030]
Next, the laminated sheet body 10 is formed so that the region on the release sheet 5 becomes the wiring laminated portion 100 to be the wiring substrate 1 (see FIG. 5). Therefore, as shown in Step 6, the peripheral region of the wiring laminated portion 100 is removed to expose the end face 103 (Step 7 in FIG. 9). At that time, at the boundary between the wiring laminated portion 100 and the peripheral portion, the underlying dielectric sheet 21 and the supporting substrate 20 thereunder are cut by, for example, a blade blade or the like. In this manner, when the region under the peripheral portion of the support substrate 20 and the base dielectric sheet 21 is removed together with the peripheral region of the wiring laminated portion 100, the end face 103 is easily exposed.
[0031]
Next, as shown in step 8, the wiring laminated portion 100 is peeled from the support substrate 20 at the interface between the first dielectric sheet 11 and the release sheet 5. Then, after the wiring laminated portion 100 is peeled from the support substrate 20, the first dielectric sheet 11 constituting the main surface of the wiring laminated portion 100 is punched (step 9 in FIG. 10), and internal conductors are formed on the main surface. By forming metal terminals 8 (solder bumps FB in the wiring substrate 1 of FIG. 5) connected to the layer 31 (step 10), the wiring substrate 1 is completed. In step 9, the opening 11a can be formed by perforating the first dielectric sheet 11, for example, using a known laser such as a UV laser or a YAG laser.
[0032]
Further, in forming the metal terminal 8 in Step 10, depending on the depth of the opening 11a (the thickness of the first dielectric sheet 11), it may be difficult to directly connect to the conductor layer 31, For example, it is possible to interpose a conductor filler 41 made of solder.
[0033]
In the above manufacturing process, as shown in FIG. 11, the wiring laminated portion 100 included in the laminated sheet body 10 is formed by connecting a plurality of individual 100 ′ corresponding to one wiring board, that is, the wiring board 1. It can be configured as a multi-piece work substrate.
[Brief description of the drawings]
FIG. 1 is a diagram schematically illustrating the steps of a method for manufacturing a wiring board according to the present invention. FIG. 2 is a diagram showing a wiring laminated sheet body 100 included in the laminated sheet body. FIG. FIG. 4 is a diagram showing a modified example of a region to be a wiring laminated portion 100 in the laminated sheet body. FIG. 5 is a diagram showing an outline of a cross-sectional structure of a wiring board according to an embodiment of the present invention. FIG. 7 is a diagram showing the steps of a method of manufacturing a wiring substrate according to an embodiment of the present invention. FIG. 8 is a diagram following FIG. 7. FIG. 9 is a diagram following FIG. FIG. 10 is a view following FIG. 9; FIG. 11 is a view of the wiring laminated portion 100 formed as a multi-work substrate from the top;
DESCRIPTION OF SYMBOLS 1 Wiring board 5 Release sheet 10 Laminated sheet body 11 First dielectric sheet 20 Support substrate 21 Base dielectric sheet 100 Wiring laminated sheet body
