JP2011071181A - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP2011071181A JP2011071181A JP2009218893A JP2009218893A JP2011071181A JP 2011071181 A JP2011071181 A JP 2011071181A JP 2009218893 A JP2009218893 A JP 2009218893A JP 2009218893 A JP2009218893 A JP 2009218893A JP 2011071181 A JP2011071181 A JP 2011071181A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- solder resist
- dicing
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、個々のプリント配線板が、複数面付けされたプリント配線板に関するものである。 The present invention relates to a printed wiring board in which each printed wiring board has a plurality of surfaces.
プリント配線板製造を製造する際に、ワークシートと呼ばれるプリント配線板の集合体基板による多面取りが行われている。このワークシートは、一般には３４０ｍｍ×５１０ｍｍ、または５１０ｍｍ×５１０ｍｍの形状で、このワークシート上に個々にプリント配線板用の導電パターンを形成した後、ダイシング等で個々のプリント配線板に分割したり、ある程度の大きさに分割後、個々のプリント配線板に分割したりしている。
近年、エレクトロニクスの進歩に伴い、プリント配線板に高密度化が求められ、配線回路の多層化された多層プリント配線板が用いられるようになっている。この多層プリント配線板の製造は、ワークシートの上に導体回路と樹脂絶縁層とを交互にビルトアップすることにより行われている（たとえば特許文献１）。図１には、従来の多層プリント配線板を示している。図１（ａ）は断面図、図１（ｂ）は上面図を示している。ワークシートとして、コア材１の両側に樹脂絶縁層２としてのプリプレグと導体回路としての銅箔を交互にビルトアップし、個々のプリント配線板の導電パターン部分３を形成した後、最後に表面のプリント配線板の導電パターン部分３を保護するソルダレジスト層４をワークシート全面に設けていた。
When manufacturing a printed wiring board, multi-sided processing is performed by using an assembly board of printed wiring boards called a worksheet. This worksheet is generally 340 mm × 510 mm or 510 mm × 510 mm in shape, and after a conductive pattern for a printed wiring board is individually formed on the worksheet, it is divided into individual printed wiring boards by dicing or the like. After dividing into a certain size, it is divided into individual printed wiring boards.
In recent years, with the advancement of electronics, higher density is required for printed wiring boards, and multilayer printed wiring boards having multilayered wiring circuits are being used. This multilayer printed wiring board is manufactured by alternately building up conductor circuits and resin insulating layers on a worksheet (for example, Patent Document 1). FIG. 1 shows a conventional multilayer printed wiring board. 1A is a cross-sectional view, and FIG. 1B is a top view. As a worksheet, prepreg as a
ところで、図１のように、プリント配線板の表裏における銅の面積割合あるいはソルダレジストの面積割合が同じでない場合に、層間の樹脂絶縁層とソルダレジスト層となる樹脂を塗布しその樹脂を硬化させた際に、表裏の銅面積の差あるいはソルダレジスト面積の差から、ワークシートに銅面積が小さい側あるいはソルダレジスト面積の大きい側、つまり図１では上面側が縮む様に反りが発生し、ワークシートをダイシングのような切断手段で切断して成る多層プリント配線板にもその反りが残存し、そのため実装される電子部品の実装信頼性が低くなってしまう問題が生じていた。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、反りを軽減した多層プリント配線板を提供することにある。
By the way, as shown in FIG. 1, when the area ratio of copper on the front and back of the printed wiring board or the area ratio of the solder resist is not the same, the resin that becomes the interlayer resin insulation layer and the solder resist layer is applied and the resin is cured. In this case, due to the difference in the copper area between the front and back surfaces or the difference in the solder resist area, the work sheet is warped such that the copper surface side is smaller or the solder resist area is larger, that is, the upper surface side in FIG. The warp also remains in the multilayer printed wiring board formed by cutting the substrate with a cutting means such as dicing, which causes a problem that the mounting reliability of the electronic component to be mounted is lowered.
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a multilayer printed wiring board with reduced warpage.
上記の課題を解決するために、本発明は、ダイシングによる切断手段で個々のプリント配線板に分割する複数個取り用のプリント配線板において、前記複数個取り用のプリント配線板に設けられたソルダレジストは、反りの凹面側の、前記ダイシングの切断となる切断域で、各個々のプリント配線板ごとに分離しているプリント配線板を提供するものである。
また、上記のソルダレジストは、ダイシングによる分割となる分割域にかからないプリント配線板を提供するものである。
また、上記のソルダレジストは、ダイシングによる分割となる分割域でテーパー状になっているプリント配線板を提供するものである。
In order to solve the above-described problems, the present invention provides a multi-printed printed wiring board that is divided into individual printed wiring boards by a dicing cutting means, and a solder provided on the multi-printed printed wiring board. The resist provides a printed wiring board which is separated for each individual printed wiring board in a cutting area where the dicing is cut on the concave side of the warp.
Moreover, said solder resist provides the printed wiring board which does not cover the division area used as the division | segmentation by dicing.
Moreover, said solder resist provides the printed wiring board which is taper-shaped in the division area divided | segmented by dicing.
ダイシングによる切断手段で個々のプリント配線板に分離する複数個取り用のプリント配線板において、この複数個取り用のプリント配線板は、前記ダイシングの切断となる部分で、ソルダレジストは、各プリント配線板ごとに分離しているので、反りを軽減した多層プリント配線板を提供することができる。 In a multi-layer printed wiring board that is separated into individual printed wiring boards by a cutting means by dicing, the multi-layer printed wiring board is a portion that cuts the dicing, and a solder resist is used for each printed wiring board. Since each board is separated, a multilayer printed wiring board with reduced warpage can be provided.
本発明におけるダイシングは、ダイヤモンド製等の円形回転刃を高速回転させ切断する方法で、プリント配線板でも一般的に行われる方法である。ダイシングによる切断は、縦横マトリックス状に直線的に行われる。 Dicing in the present invention is a method of rotating a circular rotary blade made of diamond or the like at a high speed and is also a method generally performed on a printed wiring board. The cutting by dicing is performed linearly in a vertical and horizontal matrix.
本発明における複数個取り用のプリント配線板は、プリント配線板の集合体基板で、ダイシング等の切断により個々のプリント配線板に分割される。 A plurality of printed wiring boards according to the present invention are printed wiring board aggregate substrates, and are divided into individual printed wiring boards by cutting such as dicing.
本発明におけるソルダレジストは、通常のソルダレジストインクにより、プリント配線板の表面に設けたもので、集合体基板上の各プリント配線板ごとに分離して設ける。
ソルダレジストとは、半田付けの際に半田ブリッジ、半田むらによる部品端子の接続不良を防ぐための絶縁性の材料であって、不要な部分への半田の付着を防止するとともに、外的環境から導体部分を保護する目的で使用される材料である。従って、半田時のポストフラックスへの耐性や２４０〜２６０℃の溶融半田での耐熱性を始めとして、耐溶剤性、耐薬品性、耐湿性及び絶縁抵抗、誘電率などの電気特性が優れていなければならない。
ソルダレジスト材料の種類として、各プリント配線板の分離幅に余裕がある場合であれば、スクリーン印刷用の加熱硬化型の絶縁性樹脂組成物が使用できる。また、各プリント配線板が小形で分離幅に余裕のない場合であれば、マスクパターンを使用した紫外線露光型のもの、または密着性や耐湿性を向上させた紫外線露光と加熱硬化させる液状現像型のものが好ましい。
スクリーン印刷用の加熱硬化型の絶縁性樹脂組成物は、プリント配線板の絶縁材料として用いられる公知慣例の樹脂組成物を用いることができる。通常、厚さが１５μｍから１００μｍ程度の、耐熱性、耐薬品性の良好な熱硬化性樹脂がベースとして用いられ、フェノ−ル樹脂、エポキシ樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、ポリフェニレンオキサイド樹脂、フッ素樹脂等の樹脂の１種類または２種類以上を混合して用い、必要に応じてタルク、クレー、シリカ、アルミナ、炭酸カルシウム、水酸化アルミニウム、三酸化アンチモン、五酸化アンチモン等の無機質粉末充填剤、ガラス繊維、アスベスト繊維、パルプ繊維、合成繊維、セラミック繊維等の繊維質充填剤を添加したものである。
また、紫外線露光型のものは、１００ｎｍ〜３８００ｎｍの紫外線を照射し、ラジカル重合あるいは光カチオン重合により硬化させるインクである。このインクは、樹脂成分としては加熱乾燥型のエッチングレジストと同様の樹脂成分を用い、フィラーとしてはシリカ、タルクなどを用い、着色顔料としてはシアニングリーン、シアニンブルー、酸化チタン、カーボンブラックなどを用い、溶剤としてエポキシアクリレート、ポリエステルアクリレート、ウレタンアクリレートなどの各種（メタ）アクリレート系オリゴマー、（メタ）アクリル酸エステル類などの反応性希釈モノマーを用い、光重合開始剤が添加される。
紫外線露光と加熱硬化させる液状現像型のものは、エポキシ樹脂の部分アクリル化樹脂、線状ポリマーとアクリルオリゴマーとを組み合わせた樹脂などのエポキシ樹脂や各種ポリマーを変性した光重合型のものや、カルコン基とエポキシ基とを共有して樹脂による光二量化型などを単独またはエポキシ樹脂などの加熱硬化型の樹脂を併用した樹脂組成物と、シリカ、タルクなどのフィラーと、光重合開始剤と、硬化剤と、フタロシアニングリーンや有機染料などの着色剤、有機溶剤などからなる。
工法としては、平行光露光装置を利用した非接触露光型と、乾燥皮膜を得た後にフィルムを密着して露光する接触露光型とがあり、接触露光型は現在使用されている接触露光型は既存の設備を使用することができるものが多いため普及度が高い。又、現像方法によっても、溶剤現像型と、弱アルカリ溶液による水現像型とがあるが、現像液、現像機のコストや環境面から弱アルカリ性溶液による水現像型が現在普及している。
ソルダレジストのコーティング方法としては、スクリーン塗布法の他にシャワーの中に基板を通すカーテンコータ法や、スプレーを噴射してレジストを塗布する静電スプレー法、あるいは液状レジストを染込ませた２本のロールの間に基板を通してレジストを塗布するロールコータ法を利用する方法があり、膜厚の均一さや狙った膜厚を得られやすいことと異物環境の良さから、高密度基板ではロールコータ法が現在普及しつつある。
The solder resist in the present invention is provided on the surface of the printed wiring board with a normal solder resist ink, and is provided separately for each printed wiring board on the assembly board.
Solder resist is an insulating material that prevents poor connection of component terminals due to solder bridges and uneven soldering during soldering, and prevents solder from adhering to unnecessary parts and from the external environment. It is a material used for the purpose of protecting the conductor part. Therefore, it must have excellent electrical properties such as resistance to post flux during soldering and heat resistance in molten solder at 240 to 260 ° C, as well as solvent resistance, chemical resistance, moisture resistance and insulation resistance, and dielectric constant. I must.
As the kind of solder resist material, if there is a margin in the separation width of each printed wiring board, a thermosetting insulating resin composition for screen printing can be used. Also, if each printed wiring board is small and does not have a sufficient separation width, it is an ultraviolet exposure type using a mask pattern, or a liquid development type that is heat-cured with ultraviolet exposure with improved adhesion and moisture resistance. Are preferred.
As the heat-curable insulating resin composition for screen printing, a known and customary resin composition used as an insulating material for a printed wiring board can be used. Usually, a thermosetting resin having a thickness of about 15 μm to 100 μm and having good heat resistance and chemical resistance is used as a base, such as phenol resin, epoxy resin, polyimide resin, unsaturated polyester resin, polyphenylene oxide resin, Inorganic powder fillers such as talc, clay, silica, alumina, calcium carbonate, aluminum hydroxide, antimony trioxide, antimony pentoxide, etc. Fiber fillers such as glass fiber, asbestos fiber, pulp fiber, synthetic fiber, and ceramic fiber are added.
The ultraviolet exposure type is an ink that is irradiated with ultraviolet rays of 100 nm to 3800 nm and cured by radical polymerization or photocationic polymerization. This ink uses the same resin component as the heat-drying etching resist as the resin component, silica, talc, etc. as the filler, and cyanine green, cyanine blue, titanium oxide, carbon black, etc. as the color pigment. The photopolymerization initiator is added using various (meth) acrylate oligomers such as epoxy acrylate, polyester acrylate, and urethane acrylate as the solvent, and reactive dilution monomers such as (meth) acrylic acid esters.
Liquid development types that are UV-exposed and heat-cured include epoxy resins such as partially acrylated resins, resins that combine linear polymers and acrylic oligomers, photopolymerizable types that are modified from various polymers, and chalcones. A resin composition that shares a photodimerization type with a resin sharing a group and an epoxy group, or a combination of a thermosetting resin such as an epoxy resin, a filler such as silica and talc, a photopolymerization initiator, and curing And a coloring agent such as phthalocyanine green and organic dyes, an organic solvent, and the like.
As a construction method, there are a non-contact exposure type using a parallel light exposure apparatus and a contact exposure type in which a film is adhered and exposed after obtaining a dry film, and the contact exposure type currently used is a contact exposure type. It is popular because there are many things that can use existing equipment. Also, depending on the development method, there are a solvent development type and a water development type with a weak alkaline solution, but a water development type with a weak alkaline solution is now widespread from the viewpoint of the cost of the developer and the developing machine and the environment.
In addition to the screen coating method, the solder resist coating method includes a curtain coater method in which a substrate is passed through a shower, an electrostatic spray method in which a resist is applied by spraying, or two liquid resists infiltrated. There is a method using a roll coater method in which a resist is applied through a substrate between different rolls. The roll coater method is used for high-density substrates because it is easy to obtain a uniform film thickness and a desired film thickness and a good foreign environment. Currently spreading.
本発明における反りの凹面側とは、プリント配線板が反る方向の凹状に反った面側で、一般的に、プリント配線板の表裏における相対的に銅の面積割合の少ない側、または相対的にソルダレジストの面積割合の大きい側がその面に該当する。 The concave surface side of the warp in the present invention is a surface side warped in a concave shape in the direction in which the printed wiring board is warped, and is generally the side having a relatively small area ratio of copper on the front and back of the printed wiring board, or relative The side having the larger area ratio of the solder resist corresponds to the surface.
本発明におけるダイシングの切断となる切断域とは、ダイシングによって切断される、プリント配線板の表面と裏面とその内部の立体部分と、その周辺とをさす。 In the present invention, the cutting area to be cut by dicing refers to the front and back surfaces of the printed wiring board, the three-dimensional portion inside thereof, and the periphery thereof, which are cut by dicing.
本発明におけるダイシングによる分割となる分割域とは、ダイシングによって切断され除去される、プリント配線板の表面と裏面とその内部の立体部分をさす。 The division area to be divided by dicing in the present invention refers to the front and back surfaces of the printed wiring board and the three-dimensional portion inside thereof, which are cut and removed by dicing.
本発明におけるソルダレジストが分離しているとは、個々のプリント配線板ごとに完全に分離して設けるのが好ましいが、少なくともワークシートの周辺のプリント配線板の導電パターン部分のソルダレジストが個々のプリント配線板ごとに途中まで分離していることである。たとえば、ダイシングの切断となる部分において、ソルダレジストが溝状にへこんだ途中まで分離した形状も含まれる。
具体的には、市販の液状ソルダレジストインクをスクリーン印刷法、あるいはロールコータ法により５μｍ〜１００μｍ程度の厚さで塗布する。次いで、６０℃〜１００℃程度で約２０分〜６０分間程度仮乾燥を行った後、ソルダレジストパターン（マスクパターン）が描画されたネガフィルムを、ソルダレジストが塗布された基板表面に密着させて載置し、２５０ｍＪ／ｃｍ２〜８００ｍＪ／ｃｍ２程度の紫外線で露光した後、弱アルカリ溶液による水現像処理を行い、不要部分を溶解除去する。そしてさらに、１２０℃〜２００℃で１時間程度加熱処理乾燥を行い、ソルダレジストパターンを形成する。
It is preferable that the solder resist in the present invention is separated, but it is preferable to completely separate each printed wiring board, but at least the solder resist of the conductive pattern portion of the printed wiring board around the worksheet is individual. That is, the printed wiring boards are separated partway. For example, in the part to be cut by dicing, a shape in which the solder resist is partly separated into a groove shape is also included.
Specifically, a commercially available liquid solder resist ink is applied with a thickness of about 5 μm to 100 μm by a screen printing method or a roll coater method. Next, after performing temporary drying at about 60 ° C. to 100 ° C. for about 20 to 60 minutes, the negative film on which the solder resist pattern (mask pattern) is drawn is brought into close contact with the substrate surface coated with the solder resist. placed thereon, it was exposed at 250mJ / cm 2 ~800mJ /
本発明におけるソルダレジストのダイシングによる分割となる分割域でテーパー状にする方法は、テーパー状にしたい箇所だけ、上記ソルダレジスト形成方法を何回かに分けて行って、その現像としてレジストを除去する大きさを段々に大きくしていき、階段状にすることにより作製することができる。
具体的には、市販の液状ソルダレジストインクを、スクリーン印刷法あるいはロールコータ法により１０μｍの厚さで塗布する。次いで、従来どおり８０℃で約３０分間仮乾燥を行った後、ソルダレジストパターン（マスクパターン）が描画されたネガフィルムを、ソルダレジストが塗布された基板表面に密着させて載置し、５００ｍＪ／ｃｍ２の紫外線で露光した後、弱アルカリ溶液による水現像処理を行い、不要部分を溶解除去する。この際のネガフィルムに描画されたソルダレジストパターンは、ダイシングによる分割される分割域のテーパー形状にしたいところのみ描画されたものを用い、かつ現像で不要部分のソルダレジストを除去する分割域の幅は、その分割域幅の設計値が１００μｍとすれば、その約３分の１の３０μｍ〜４０μｍ程度とするのが良い。
その後再度、ソルダレジスト塗布〜仮乾燥〜ネガフィルムによる紫外線露光〜現像をくり返し行う。この２回目のソルダレジスト塗布厚も１０μｍ程度、また露光時のネガフィルムは、１回目同様ダイシングによる分割される分割域のテーパー形状にしたいところのみ描画されたものを用いる。但し、２回目の現像で不要部分のソルダレジストを除去する分割域の幅は、その分割域幅の設計値が１００μｍとすれば、その約３分の２の６０μｍ〜７０μｍ程度とするのが良い。
その後、最後の３回目の、ソルダレジスト塗布〜仮乾燥〜ネガフィルムによる紫外線露光〜現像を行う。この３回目のソルダレジスト塗布厚も１０μｍ程度、また露光時のネガフィルムは、１、２回目とは違い、ダイシングによる分割される分割域のテーパー形状にしたいところと、通常の製品のパターンも同時に描画されたものを用いる。また、３回目の現像で不要部分のソルダレジストを除去する分割域の幅は、その分割域幅の設計値が１００μｍとすれば、そのまま１００μｍの幅で描画されたネガフィルムを使用する。
この３回ソルダレジスト塗布〜仮乾燥〜ネガフィルムによる紫外線露光〜現像をくり返しを行い、ダイシングによる分割される分割域のテーパー形状は３段の階段状にすることにより作製されるが、この繰り返す回数は２回から１０回程度でも良い。しかしながら、手間とコストの問題から３回程度が好ましい。
また、１回分のソルダレジスト塗布厚は、最終的なソルダレジスト厚の設計値３０μｍとすれば、３回塗布を繰り返す時は１０μｍの厚みで３回、また６回塗布を繰り返すのであれば５μｍというようにするのが好ましい。但し、ロールコータ法では１回の塗布で１０μｍ以下の厚みは困難であるので、塗布を多く繰り返す様であれば、スクリーン印刷法を用いるのが良い。
さらに、階段状に作製するダイシングによる分割される分割域のテーパー部の幅は、繰り返すレジスト塗布回数によって、現像で除去するテーパー部の幅を徐々に大きくしていくのが良い。具体的には、設計値１００μｍの幅のテーパー部で、現像によるソルダレジスト塗布を５回繰り返す場合は、１回目のネガフィルムに描画されるレジスト除去幅は２０μｍ、２回目は４０μｍ、３回目は６０μｍ、４回目は８０μｍ、最後製品と一緒に現像を行うときには、設計値通りのテーパー部幅の１００μｍとするのが良い。
しかしながら、露光機や使用するソルダレジストインクによっては、露光かぶりなどの原因により、設計値通りの幅や大きさでソルダレジストが現像で除去されず、設計値より小さく仕上がることがあるので、あらかじめネガフィルムに描画するソルダレジスト除去箇所の幅や大きさに補正をかけて描画するのが一般的である。その補正値は５μｍ〜１００μｍ程度がのぞましい。
そして最後のソルダレジスト現像が完了した後は、従来どおり１６０℃で１時間加熱処理乾燥を行い、厚み３０μｍのソルダレジストパターンを形成する。
In the present invention, the method of making the taper shape in the divided region that is divided by dicing of the solder resist is performed by dividing the solder resist forming method several times only at the portion to be tapered, and removing the resist as the development. It can be manufactured by increasing the size step by step and making it stepped.
Specifically, a commercially available liquid solder resist ink is applied with a thickness of 10 μm by a screen printing method or a roll coater method. Next, after temporarily drying at 80 ° C. for about 30 minutes as in the past, a negative film on which a solder resist pattern (mask pattern) was drawn was placed in close contact with the substrate surface coated with the solder resist, and 500 mJ / After exposure with ultraviolet rays of cm 2 , a water development treatment with a weak alkaline solution is performed, and unnecessary portions are dissolved and removed. At this time, the solder resist pattern drawn on the negative film is the one drawn only where you want to taper the divided area divided by dicing, and the width of the divided area that removes the unnecessary part of the solder resist by development If the design value of the divided area width is 100 μm, it is preferable that the divided region width is about one third of 30 μm to 40 μm.
Thereafter, solder resist coating, temporary drying, ultraviolet exposure using a negative film, and development are repeated. The second solder resist coating thickness is about 10 μm, and the negative film at the time of exposure is drawn only where it is desired to have a tapered shape of a divided area divided by dicing as in the first time. However, the width of the divided area where the unnecessary portion of the solder resist is removed by the second development is preferably about two-thirds of 60 μm to 70 μm if the design value of the divided area width is 100 μm. .
Thereafter, solder resist coating, temporary drying, ultraviolet exposure using a negative film, and development are performed for the final third time. This third solder resist coating thickness is also about 10 μm, and the negative film at the time of exposure is different from the first and second times, and it is desired to make the taper shape of the divided area divided by dicing and the pattern of the normal product at the same time Use what is drawn. In addition, if the design value of the divided area width is 100 μm, the negative film drawn with a width of 100 μm is used as the width of the divided area where the unnecessary portion of the solder resist is removed by the third development.
This three-time solder resist coating, temporary drying, UV exposure with negative film, and development are repeated, and the taper shape of the divided area divided by dicing is made into a three-stage step shape, but the number of times this is repeated May be 2 to 10 times. However, about 3 times is preferable because of trouble and cost.
Further, if the final solder resist thickness is set to 30 μm, the solder resist coating thickness for one time is 3 μm with a thickness of 10 μm when repeating the coating three times, and 5 μm if the coating is repeated six times. It is preferable to do so. However, since it is difficult to apply a thickness of 10 μm or less by a single coating in the roll coater method, it is preferable to use a screen printing method if the coating is repeated many times.
Furthermore, it is preferable that the width of the tapered portion of the divided area divided by dicing produced in a staircase is gradually increased depending on the number of repeated resist coatings. Specifically, when the solder resist coating by development is repeated five times with a tapered portion having a design value of 100 μm, the resist removal width drawn on the first negative film is 20 μm, the second is 40 μm, and the third is 60 μm, the fourth time is 80 μm, and when developing together with the final product, it is preferable that the taper width is 100 μm as designed.
However, depending on the exposure machine and the solder resist ink used, the solder resist may not be removed by development with the width and size as designed due to the cause of exposure fog, etc. In general, drawing is performed by correcting the width and size of a solder resist removal portion to be drawn on a film. The correction value is preferably about 5 μm to 100 μm.
After the final solder resist development is completed, heat treatment drying is performed at 160 ° C. for 1 hour as usual to form a solder resist pattern with a thickness of 30 μm.
以下、本発明を図面に示す実施の形態に基づいて説明する。
図２は、本発明のプリント配線板を示している。図２（ａ）は断面図、図２（ｂ）は上面図を示している。
本発明のプリント配線板のワークシートとして、コア材１の両側に、樹脂絶縁層２としてのプリプレグと導体回路としての銅箔を交互にビルトアップし、個々のプリント配線板用の導電パターン部分３を形成した後、最後に表面のプリント配線板用の導電パターン部分３を保護するソルダレジスト層４を、ダイシングによる切断箇所とワークシートの周辺の部分を除いてワークシート全面に設ける。
ソルダレジスト層４は、ワークシート上の上面側では、図２（ｂ）の様にプリント配線板用の導電パターン部分を保護する部分４ａと、個々のプリント配線板用の導電パターン部分３のある範囲の外側である周辺部分４ｂとに分けられる。周辺部分４ｂは、ワークシートの反り防止には効果は軽微であるが、ダイシングの切断刃の誘導溝の片側となるので、切断刃がその誘導溝に沿うようになり、各プリント配線板の切断精度が向上する。
Hereinafter, the present invention will be described based on embodiments shown in the drawings.
FIG. 2 shows the printed wiring board of the present invention. 2A is a cross-sectional view, and FIG. 2B is a top view.
As a printed wiring board worksheet of the present invention, prepreg as a
The solder resist
以下、図２を詳しく説明すると、プリント配線板の表裏における銅の面積割合またはソルダレジスト層４の面積割合が同じでない場合は、層間の樹脂絶縁層２、ソルダレジスト層４となる樹脂を塗布しその樹脂を硬化させた際の応力により必ず反りが生ずる。その応力は硬化の際に樹脂が収縮する収縮力が原因であるが、パッケージ基板のような片面が部品搭載面で、片面はマザーボードに実装される基板の場合、部品搭載面は実装パッドや信号線回路が多く、ソルダレジスト層４で保護される箇所も多く、一般的にソルダレジスト層４の面積は大きくなりがちである。しかし反対面のマザーボードなどに実装される面は、電源層のように銅ベタが多くなり、ソルダレジスト層４も大きく開口されており、一般的にソルダレジスト層４の面積は部品搭載面よりかなり小さくなる。
ソルダレジスト層４の形成工程での硬化、特に熱硬化においては、ソルダレジスト層４の面積の大きい部品搭載面に大きな収縮力がかかり、かつ銅パターンも少ないため、収縮力を抑制できず余計にその面は収縮しようとする。対して、マザーボードなどへの実装面は、ソルダレジスト層４の面積も比較的小さく、かつ銅パターンも多く残っているので、収縮力は抑制され、部品搭載面と収縮力の差が出て、応力となり、部品搭載面が凹の方向に基板が反る。
よって、製品には影響がなく、かつ個々のプリント配線板へ分割する箇所のソルダレジスト層４を図２に示すように、スリット部６の様に格子状に除去する。好ましくは、各格子内も分割してそれぞれのソルダレジスト層４の面積を小さくし、かつ応力をなるべく逃がして、個々のプリント配線板に分割した際に、応力が残らないようにするのが良い。ソルダレジスト層４から除去されるスリット部６の幅は１０μｍ〜１０００μｍ程度が好ましく、またスリット６の数は製品に影響なければ本数が多いほど良い。また、各スリット部６は、完全に除去するのが好ましいが、へこむ程度に下面に残っていてもよい。
In the following, FIG. 2 will be described in detail. When the area ratio of copper on the front and back of the printed wiring board or the area ratio of the solder resist
In curing in the formation process of the solder resist
Therefore, the solder resist
図３は、本発明のプリント配線板をダイシングにより切断した後のプリント配線板を示していて、５は切断部を示している。ダイシングによる切断は、ソルダレジスト層４が分離したパッケージ基板のような片面が部品搭載面、図３では上面からダイシングによる切断が開始される。
FIG. 3 shows the printed wiring board after the printed wiring board of the present invention is cut by dicing, and 5 shows a cut portion. In the cutting by dicing, cutting by dicing is started from one side such as a package substrate from which the solder resist
図４は、本発明のダイシングによる分割となる分割域の概略断面図を示している。図４（ａ）は、ダイシング刃（図４ではその一部を示す。）７側の切断となる部分で、各プリント配線板ごとに分離している状態を、図４（ｂ）は、ソルダレジスト層４がダイシングによる分割となる分割域にかからない状態を示している。図４（ｃ）は、ダイシングによる分割となる分割域でソルダレジスト層４がテーパー状になっている状態を示している。
FIG. 4 is a schematic cross-sectional view of a divided area which is divided by dicing according to the present invention. 4A shows a state where the dicing blade (a part thereof is shown in FIG. 4) 7 is cut and is separated for each printed wiring board. FIG. 4B shows a soldering state. A state in which the resist
つまり、図４（ａ）に示すように、複数個取り用のプリント配線板８に設けられたソルダレジスト層４は、ダイシング刃７側の切断となる部分で各プリント配線板ごとに分離するので、反りを軽減した多層プリント配線板を提供することができるだけではなく、各プリント配線板ごとにその境界で分離したソルダレジスト層４のスリット部６は、ダイシング刃７の誘導溝となるので、ダイシング刃７がその誘導溝に沿うようになり、各プリント配線板の切断精度が向上する。
また図４（ｂ）に示すように、複数個取り用のプリント配線板８に設けられたソルダレジスト層４がダイシングによる分割となる分割域にかからないようにすると、切断時におけるソルダレジスト層４が部分的に剥離するのを防止できる。
また、図４（ｃ）に示すように、ソルダレジスト層４のダイシングによる分割となる分割域でテーパー状のテーパー部９になっていると、各プリント配線板の切断精度がより向上する。
That is, as shown in FIG. 4 (a), the solder resist
Further, as shown in FIG. 4B, if the solder resist
Moreover, as shown in FIG.4 (c), when it becomes the taper-shaped taper part 9 in the division area divided | segmented by the dicing of the solder resist
まず、コア材としてコアガラスエポキシ材に厚さ１８μｍの銅箔を張り合わせた銅張積層板（日立化成工業株式会社製 ＭＣＬ−Ｅ−６７９ＦＧ）を用意する。次に、エッチングによりパターンニングを行い、内層材を形成した。
次に、内層銅箔の凹凸の形成方法は、ＣＺ処理（メックエッチボンドＣＺ−８１００）により、表面粗さが３〜５μｍの凹凸を設けた。
その内層材に、プリプレグ（日立化成工業株式会社製 ＧＥＡ−６７９ＦＧ）とその上層に外層配線用の銅箔（三井金属鉱業株式会社製 ＭＴ１８Ｓ５ＤＨ）とを積層一体化し、その配線用の銅箔をエッチングにより銅箔を除去し、レーザー穴あけ加工用のコンフォーマルマスクを形成した。
次に、銅箔を除去し樹脂が露出しているコンフォーマルマスクの部分へ、ＣＯ２レーザー（日立ビアメカニクス株式会社製 レーザー加工条件：周波数１０００Ｈｚ、パルス幅１５μｓｅｃ、サイクル数４回）を照射し、樹脂を燃焼分解して除去することにより、非貫通ビアを形成した。
次に、ＮＣ穴あけ機（日立ビアメカニクス製 ＭＡＲＫ３０）を使用（穴あけ条件、ドリル回転数２００ｋｒｐｍ、送り速度２．０ｍ／ｍｉｎ）し、Φ０．３ｍｍ（ユニオンツール製）で貫通ビアホール穴あけを行った。
デスミア処理は、膨潤部にスウェリングディップセキュリガントＰ（アドテックジャパン製）約５００ｍｌ／ｌと苛性ソーダ（信越化学製）ｐＨ９．５〜１１．８を使用、エッチング部にＮａＭｎＯ４約６０ｇ／ｌを使用、還元部にリダクションセキュリガントＰ（アドテックジャパン製）約７０ｍｌ／ｌと９８％Ｈ２ＳＯ４（古河機械金属製）約５０ｍｌ／ｌを使用したアドテック製デスミア水平ラインをライン速度１．０ｍ／ｍｉｎ．で、２ｐａｓｓ処理を行った。
次に、銅箔上及びビアホール内部にパラジウムコロイド触媒であるＨＳ２０１Ｂ（日立化成工業株式会社製、商品名）を使用して触媒核を付与後、ＣＵＳＴ２０００（日立化成工業株式会社製、商品名）を使用して厚さ０．５μｍの下地無電解めっき層を穴内及び表面銅箔上に形成した。
次に、電解フィルドめっき（メルテックス製）により、厚み約２０μｍのめっきを下地無電解めっき層上に行った。その後、化学エッチング液（メック製 ＨＥ−７０００Ｙ）により、銅厚１０μｍのハーフエッチングを行い、銅厚を薄くした。
その後、ドライフィルムＨ−９０４０（日立化成工業株式会社、商品名）を使用して、めっきを完了した基板上全面にラミネートを行い、厚さ４０μｍのレジストを形成する。そのレジスト上に直描機により回路を焼付け、現像・塩化鉄によるエッチング・アルカリ性剥離液を用いてレジストの剥離の各処理をおこなうフォト法にて回路形成を行い、４層板を作製した。
同様に再度、銅表面の凹凸をＣＺ処理（メックエッチボンドＣＺ−８１００）により、表面粗さが３ｍ〜５μｍを設け、プリプレグ（日立化成工業株式会社製 ＧＥＡ−６７９ＦＧ）とその上層に外層配線用の銅箔（三井金属鉱業株式会社製 ＭＴ１８Ｓ５ＤＨ）とを積層一体化し、その外層配線用の銅箔をエッチングにより銅箔を除去し、レーザー穴あけ加工用のコンフォーマルマスクを形成した。
次に、銅箔を除去し樹脂が露出しているコンフォーマルマスクの部分へ、ＣＯ２レーザー穴あけ機を使用し、非貫通ビアを形成、ＮＣ穴あけ機を使用し貫通ビアホール穴あけを行い、デスミア処理、パラジウムコロイド触媒を使用して厚さ０．５μｍの下地無電解めっき層を穴内及び表面銅箔上に形成、電解フィルドめっき（メルテックス製）により、厚み約２０μｍのめっきを行い、ドライフィルムＨ−９０４０を使用して、めっきを完了した基板上全面にラミネートを行い、厚さ４０μｍのレジストを形成し、レジスト上に直描機により回路を焼付け、現像・塩化鉄によるエッチング・アルカリ性剥離液を用いてレジストの剥離の各処理をおこなうフォト法にて外層回路形成を行い、６層板を作製した。
その後、ＣＺ処理（メックエッチボンドＣＺ−８１００）により、表面粗さが１μｍ〜２μｍの凹凸を設けた。ロールコータによりソルダレジスト（太陽インキＰＳＲ３０００ＡＵＳ３０８ＲＣ）を塗布し、８０℃３０分仮乾燥を行ったのち、自動露光機を使用して露光量５５０ｍＪ／ｃｍ２で焼付けを行い、現像機により、ソルダレジスト形成を行った。このソルダレジスト塗布、仮乾燥、焼付け、現像を３回繰り返すことにより、１層面側のみにダイシングによる分割となる分割域にソルダレジストのスリットがテーパー形状で除去された状態のプリント配線板でかつ、反りの少ないプリント配線板を得ることができた。
First, a copper clad laminate (MCL-E-679FG manufactured by Hitachi Chemical Co., Ltd.) in which a core glass epoxy material is laminated with a copper foil having a thickness of 18 μm is prepared as a core material. Next, patterning was performed by etching to form an inner layer material.
Next, the unevenness | corrugation formation method of an inner layer copper foil provided the unevenness | corrugation whose surface roughness is 3-5 micrometers by CZ process (Meck etch bond CZ-8100).
A prepreg (GEA-679FG manufactured by Hitachi Chemical Co., Ltd.) and a copper foil for outer layer wiring (MT18S5DH manufactured by Mitsui Mining & Smelting Co., Ltd.) are laminated and integrated on the inner layer material, and the copper foil for the wiring is etched. By removing the copper foil, a conformal mask for laser drilling was formed.
Next, the portion of the conformal mask from which the copper foil is removed and the resin is exposed is irradiated with a CO 2 laser (Laser processing conditions manufactured by Hitachi Via Mechanics Co., Ltd .: frequency 1000 Hz, pulse width 15 μsec, number of
Next, an NC drilling machine (MARK30 manufactured by Hitachi Via Mechanics) was used (drilling conditions,
Desmear treatment uses swering dip securigant P (manufactured by Adtech Japan) about 500 ml / l and caustic soda (manufactured by Shin-Etsu Chemical) pH 9.5 to 11.8 for the swelling part, and NaMnO4 about 60 g / l for the etching part. An Adtech desmear horizontal line using about 70 ml / l of reduction securigant P (manufactured by Adtech Japan) and about 50 ml / l of 98% H 2 SO 4 (manufactured by Furukawa Kikinzoku) in the reducing part is set at a line speed of 1.0 m / min. Then, 2pass treatment was performed.
Next, after applying catalyst nucleus using copper colloid catalyst HS201B (made by Hitachi Chemical Co., Ltd., trade name) on the copper foil and inside the via hole, CUST2000 (made by Hitachi Chemical Co., Ltd., trade name) is used. An underlayer electroless plating layer having a thickness of 0.5 μm was formed in the hole and on the surface copper foil by use.
Next, plating with a thickness of about 20 μm was performed on the base electroless plating layer by electrolytic field plating (Meltex). Thereafter, a half etching with a copper thickness of 10 μm was performed with a chemical etching solution (HE-7000Y manufactured by MEC) to reduce the copper thickness.
Thereafter, using a dry film H-9040 (Hitachi Chemical Co., Ltd., trade name), lamination is performed on the entire surface of the substrate on which plating has been completed to form a resist having a thickness of 40 μm. A circuit was formed on the resist by a direct drawing machine, and a circuit was formed by a photo method in which development, etching with iron chloride, and stripping of the resist were performed using an alkaline stripping solution, and a four-layer board was produced.
Similarly, the roughness of the copper surface is again processed by CZ treatment (MEC etch bond CZ-8100) to provide a surface roughness of 3 m to 5 μm, and a prepreg (GEA-679FG manufactured by Hitachi Chemical Co., Ltd.) and the upper layer thereof are used for outer layer wiring. The copper foil (MT18S5DH manufactured by Mitsui Mining & Smelting Co., Ltd.) was laminated and integrated, the copper foil for the outer layer wiring was removed by etching, and a conformal mask for laser drilling was formed.
Next, use a CO 2 laser drilling machine to form a non-through via on the conformal mask where the copper foil is removed and the resin is exposed, and a through via hole is drilled using an NC drilling machine. Then, using a palladium colloid catalyst, a 0.5-μm-thick base electroless plating layer is formed in the hole and on the surface copper foil, and electroplating (Meltex) is used for plating to a thickness of about 20 μm. -9040 is used to laminate the entire surface of the plated substrate to form a resist with a thickness of 40 μm, and the circuit is baked on the resist by a direct drawing machine. Development, etching with iron chloride, alkaline stripping solution The outer layer circuit was formed by a photo method using each of the processes for stripping the resist, thereby producing a 6-layer plate.
Then, the unevenness | corrugation whose surface roughness is 1 micrometer-2 micrometers was provided by CZ process (MEC etch bond CZ-8100). After applying a solder resist (solar ink PSR3000AUS308RC) with a roll coater and performing temporary drying at 80 ° C. for 30 minutes, an automatic exposure machine is used for baking at an exposure amount of 550 mJ / cm 2 , and a solder resist is formed by a developing machine. Went. By repeating this solder resist coating, provisional drying, baking, and development three times, a printed wiring board in a state where the slit of the solder resist is removed in a tapered shape in a divided area that is divided by dicing only on one layer surface side, and A printed wiring board with little warpage could be obtained.
１…コア材、２…樹脂絶縁層、３…プリント配線板の導電パターン部分、４…ソルダレジスト層、４ａ…導電パターン部分を保護する部分、４ｂ…周辺部分、５…切断部、６…スリット部、７…ダイシング刃、８…複数個取り用のプリント配線板、９…テーパー部
DESCRIPTION OF
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009218893A JP2011071181A (en) | 2009-09-24 | 2009-09-24 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009218893A JP2011071181A (en) | 2009-09-24 | 2009-09-24 | Printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011071181A true JP2011071181A (en) | 2011-04-07 |
Family
ID=44016203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009218893A Pending JP2011071181A (en) | 2009-09-24 | 2009-09-24 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011071181A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013183045A (en) * | 2012-03-02 | 2013-09-12 | Panasonic Corp | Printed circuit board and air conditioner mounted with the same |
| CN104022085A (en) * | 2013-03-01 | 2014-09-03 | 超威半导体(上海)有限公司 | Substrate |
| JP2017045820A (en) * | 2015-08-26 | 2017-03-02 | 京セラ株式会社 | Aggregate substrate |
| DE112017005521T5 (en) | 2016-11-01 | 2019-07-25 | Denso Corporation | ELECTRONIC DEVICE |
| CN111263507A (en) * | 2018-11-30 | 2020-06-09 | 宁波舜宇光电信息有限公司 | Circuit board jointed board and manufacturing method thereof, photosensitive assembly and camera module |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172231A (en) * | 1995-12-19 | 1997-06-30 | Sanyo Electric Co Ltd | Dividing method of ceramic substrate |
| JP2001160597A (en) * | 1999-11-30 | 2001-06-12 | Nec Corp | Semiconductor device, wiring substrate and method of manufacturing semiconductor device |
| JP2001237524A (en) * | 2000-02-21 | 2001-08-31 | Nippon Circuit Kogyo Kk | Method of manufacturing printed wiring board |
| JP2002223044A (en) * | 2001-01-24 | 2002-08-09 | Tdk Corp | Method for manufacturing electronic component and aggregate board |
| JP2003218279A (en) * | 2002-01-23 | 2003-07-31 | Shinko Electric Ind Co Ltd | Circuit board and method for manufacturing the same |
| JP2006024802A (en) * | 2004-07-09 | 2006-01-26 | Shinko Seisakusho:Kk | Matrix substrate and its manufacturing method |
| WO2006054637A1 (en) * | 2004-11-18 | 2006-05-26 | Matsushita Electric Industrial Co., Ltd. | Wiring board, method for manufacturing same and semiconductor device |
| JP2007019275A (en) * | 2005-07-07 | 2007-01-25 | Rohm Co Ltd | Substrate, semiconductor device, and manufacturing method thereof |
| JP2008071912A (en) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | Resin wiring substrate and semiconductor device using it, and laminated semiconductor device |
| JP2009198710A (en) * | 2008-02-20 | 2009-09-03 | Hitachi Chem Co Ltd | Photosensitive resin composition, and photosensitive film, resist pattern forming method and permanent resist using the same |
-
2009
- 2009-09-24 JP JP2009218893A patent/JP2011071181A/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172231A (en) * | 1995-12-19 | 1997-06-30 | Sanyo Electric Co Ltd | Dividing method of ceramic substrate |
| JP2001160597A (en) * | 1999-11-30 | 2001-06-12 | Nec Corp | Semiconductor device, wiring substrate and method of manufacturing semiconductor device |
| JP2001237524A (en) * | 2000-02-21 | 2001-08-31 | Nippon Circuit Kogyo Kk | Method of manufacturing printed wiring board |
| JP2002223044A (en) * | 2001-01-24 | 2002-08-09 | Tdk Corp | Method for manufacturing electronic component and aggregate board |
| JP2003218279A (en) * | 2002-01-23 | 2003-07-31 | Shinko Electric Ind Co Ltd | Circuit board and method for manufacturing the same |
| JP2006024802A (en) * | 2004-07-09 | 2006-01-26 | Shinko Seisakusho:Kk | Matrix substrate and its manufacturing method |
| WO2006054637A1 (en) * | 2004-11-18 | 2006-05-26 | Matsushita Electric Industrial Co., Ltd. | Wiring board, method for manufacturing same and semiconductor device |
| JP2007019275A (en) * | 2005-07-07 | 2007-01-25 | Rohm Co Ltd | Substrate, semiconductor device, and manufacturing method thereof |
| JP2008071912A (en) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | Resin wiring substrate and semiconductor device using it, and laminated semiconductor device |
| JP2009198710A (en) * | 2008-02-20 | 2009-09-03 | Hitachi Chem Co Ltd | Photosensitive resin composition, and photosensitive film, resist pattern forming method and permanent resist using the same |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013183045A (en) * | 2012-03-02 | 2013-09-12 | Panasonic Corp | Printed circuit board and air conditioner mounted with the same |
| CN104022085A (en) * | 2013-03-01 | 2014-09-03 | 超威半导体(上海)有限公司 | Substrate |
| JP2017045820A (en) * | 2015-08-26 | 2017-03-02 | 京セラ株式会社 | Aggregate substrate |
| CN106488644A (en) * | 2015-08-26 | 2017-03-08 | 京瓷株式会社 | assembly substrate |
| DE112017005521T5 (en) | 2016-11-01 | 2019-07-25 | Denso Corporation | ELECTRONIC DEVICE |
| US10651118B2 (en) | 2016-11-01 | 2020-05-12 | Denso Corporation | Electronic device |
| CN111263507A (en) * | 2018-11-30 | 2020-06-09 | 宁波舜宇光电信息有限公司 | Circuit board jointed board and manufacturing method thereof, photosensitive assembly and camera module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7435352B2 (en) | Method of forming solder resist pattern | |
| JP4520392B2 (en) | Printed circuit board manufacturing method | |
| CN108617104B (en) | Method for manufacturing printed circuit board with thickened copper local pattern | |
| TWI506748B (en) | Package substrate, method for manufacturing same, and package structure | |
| TW201349976A (en) | Method for manufacturing multilayer printed circuit board | |
| KR101022914B1 (en) | Method of manufacturing printed circuit board | |
| JP2008060504A (en) | Method of manufacturing double-sided flexible printed wiring board | |
| JP2011071181A (en) | Printed wiring board | |
| KR100327705B1 (en) | Method of producing a multi-layer printed-circuit board | |
| JP2010153839A (en) | Method of manufacturing wiring substrate | |
| JP2008205331A (en) | Method for manufacturing multilayered wiring board and multilayered wiring board | |
| KR100969439B1 (en) | Method for manufacturing a printed circuit board having a landless via | |
| JP5298740B2 (en) | Multilayer circuit board manufacturing method | |
| KR101222828B1 (en) | Method of manufacturing coreless substrate | |
| JP2010129997A (en) | Printed-circuit board with embedded pattern, and its manufacturing method | |
| JP7390846B2 (en) | Rigid-flex multilayer printed wiring board and its manufacturing method | |
| JP4633457B2 (en) | Manufacturing method of rigid flexible printed wiring board | |
| JP2005108941A (en) | Multilayer wiring board and its manufacturing method | |
| JP2016219685A (en) | Printed-circuit board and manufacturing method of the same | |
| KR101154700B1 (en) | The printed circuit board and the method for manufacturing the same | |
| JPH1013017A (en) | Manufacture of printed wiring board | |
| JP2018107172A (en) | Manufacturing method of inner layer wiring board, inner layer wiring board and semiconductor package substrate | |
| JP5601497B2 (en) | Module substrate and manufacturing method thereof | |
| KR20090044023A (en) | Method for manufacturing the pcb | |
| JP5028717B2 (en) | Manufacturing method of multilayer wiring board for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131205 |