JP2013254984A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2013254984A
JP2013254984A JP2013173712A JP2013173712A JP2013254984A JP 2013254984 A JP2013254984 A JP 2013254984A JP 2013173712 A JP2013173712 A JP 2013173712A JP 2013173712 A JP2013173712 A JP 2013173712A JP 2013254984 A JP2013254984 A JP 2013254984A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
semiconductor chip
layer
bonding region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013173712A
Other languages
Japanese (ja)
Inventor
Yoshiaki Inami
嘉聴 稲見
Yasumasa Kasuya
泰正 糟谷
Yoichi Kimura
洋一 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013173712A priority Critical patent/JP2013254984A/en
Publication of JP2013254984A publication Critical patent/JP2013254984A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device that allows the semiconductor device itself to be reduced in size, and to be high in junction strength of a semiconductor chip without causing void between the semiconductor chip and a substrate.SOLUTION: A semiconductor device comprises: a semiconductor chip 11 with electrodes 16 formed on an upper surface thereof; and a substrate 21 having a die bonding region to which an adhesive material layer 18 actually contacts out of areas for die-bonding the semiconductor chip thereto via the adhesive material layer 18, and a wire bonding region electrically connected to the electrodes via wires 17.

Description

この発明は、半導体装置に関する。 The present invention relates to a semiconductor device.

従来から、プリント配線板等に半導体装置を実装する技術として、プリント配線板等に半導体装置を直接半田付けする表面実装技術が広く用いられていて、半導体装置やプリント配線板等の小型化、実装密度の向上等が図られている。 Conventionally, as a technology for mounting a semiconductor device on a printed wiring board or the like, a surface mounting technology for directly soldering the semiconductor device to the printed wiring board or the like has been widely used. Improvements in density and the like are attempted.

表面実装技術に用いられる半導体装置としては、ＱＦＰ（Quad Flat Package）、ＢＧＡ（Ball Grid array）、ＬＧＡ（Land grid array）等の半導体装置が採用されているが、なかでも、ＢＧＡ型半導体装置やＬＧＡ型半導体装置によれば、半導体装置の表面に多数の外部端子（ランドや半田バンプ等）を配置することができるため、半導体装置やプリント配線板等のさらなる小型化、実装密度の向上等が可能になる。 As semiconductor devices used for surface mounting technology, semiconductor devices such as QFP (Quad Flat Package), BGA (Ball Grid Array), and LGA (Land Grid Array) are adopted. Among them, BGA type semiconductor devices and According to the LGA type semiconductor device, since a large number of external terminals (land, solder bumps, etc.) can be arranged on the surface of the semiconductor device, the semiconductor device, the printed wiring board, etc. can be further miniaturized and the mounting density can be improved. It becomes possible.

図７は、従来のＢＧＡ型半導体装置の一例を模式的に示す縦断面図である。
半導体装置８０が備える基板９１の両面には、所定のパターンを有する導体層９３が形成されていて、両面に形成された導体層９３の一部が、基板９１に形成されたビアホール９６によって接続されている。基板９１の表面（上面）には、導体層９３の一部を露出させて残りの導体層９３及び基板９１を覆うように、ソルダーレジスト層９５が形成されていて、その露出した導体層９３の表面には、複数のワイヤボンディングパッド９４が形成されている。 FIG. 7 is a longitudinal sectional view schematically showing an example of a conventional BGA type semiconductor device.
A conductor layer 93 having a predetermined pattern is formed on both surfaces of the substrate 91 provided in the semiconductor device 80, and a part of the conductor layer 93 formed on both surfaces is connected by a via hole 96 formed in the substrate 91. ing. A solder resist layer 95 is formed on the surface (upper surface) of the substrate 91 so as to expose a part of the conductor layer 93 so as to cover the remaining conductor layer 93 and the substrate 91. A plurality of wire bonding pads 94 are formed on the surface.

また、基板９１の裏面（下面）には、導体層９３の一部を露出させて残りの導体層９３及び基板９１を覆うように、ソルダーレジスト層９９が形成されていて、その露出した導体層９３の表面には、複数のランド９７が形成されている。各ランド９７上には、半田バンプ９８が形成されている。半導体チップ８１は、ソルダーレジスト層９５の略中央部分に、接着材層８８を介してダイボンディングされている。半導体チップ８１の上面に設けられた電極８６と、ワイヤボンディングパッド９４とがワイヤ８７によって電気的に接続されている。さらに、半導体装置８０には、基板９１の表面（上面）全体を覆うように半導体チップ８１を封止する樹脂パッケージ部８９が形成されている。 Also, a solder resist layer 99 is formed on the back surface (lower surface) of the substrate 91 so as to expose a part of the conductor layer 93 and cover the remaining conductor layer 93 and the substrate 91, and the exposed conductor layer. A plurality of lands 97 are formed on the surface 93. Solder bumps 98 are formed on each land 97. The semiconductor chip 81 is die-bonded to the substantially central portion of the solder resist layer 95 via an adhesive layer 88. The electrode 86 provided on the upper surface of the semiconductor chip 81 and the wire bonding pad 94 are electrically connected by a wire 87. Further, the semiconductor device 80 is formed with a resin package part 89 for sealing the semiconductor chip 81 so as to cover the entire surface (upper surface) of the substrate 91.

近年、上述したようなＢＧＡ型半導体装置等においても、例えば、ワイヤボンディングパッド９４を半導体チップ８１側へ近付けて半導体装置８０を小型化するというように、半導体装置の小型化や薄型化が行われている。しかし、ワイヤボンディングパッド９４を半導体チップ８１側へ近付けると、接着材を用いて半導体チップ８１をダイボンディングする際に、未硬化の接着材がワイヤボンディングパッド９４に流れ込んでしまい、その結果、ワイヤボンディングパッド９４へワイヤ８７をワイヤボンディングすることができなくなったり、ワイヤボンディングパッド９４とワイヤ８７との接続の信頼性が低下したりするという問題があった。 In recent years, even in the BGA type semiconductor device as described above, the semiconductor device has been downsized and thinned, for example, the semiconductor device 80 is downsized by bringing the wire bonding pad 94 closer to the semiconductor chip 81 side. ing. However, when the wire bonding pad 94 is brought closer to the semiconductor chip 81 side, the uncured adhesive flows into the wire bonding pad 94 when die bonding the semiconductor chip 81 using an adhesive, and as a result, the wire bonding is performed. There is a problem that the wire 87 cannot be bonded to the pad 94 or the reliability of the connection between the wire bonding pad 94 and the wire 87 is lowered.

従来の半導体装置としては、例えば、ワイヤボンディングパッドより内側（半導体チップ側）に、溝又は凸部が形成された半導体装置が存在する（例えば、特許文献１参照）。特許文献１に記載の半導体装置によれば、溝又は凸部によって、ワイヤボンディングパッドへ向かう接着材の流れが遮断されるため、ワイヤボンディングパッドへワイヤをワイヤボンディングすることができなくなることがなく、ワイヤボンディングパッドとワイヤとの接続の信頼性が低下することもない。 As a conventional semiconductor device, for example, there is a semiconductor device in which a groove or a convex portion is formed on the inner side (semiconductor chip side) from a wire bonding pad (for example, see Patent Document 1). According to the semiconductor device described in Patent Literature 1, since the flow of the adhesive toward the wire bonding pad is blocked by the groove or the convex portion, the wire cannot be bonded to the wire bonding pad without being lost. The reliability of the connection between the wire bonding pad and the wire is not lowered.

特開２００５−７２５１５号公報JP 2005-72515 A

しかしながら、特許文献１に記載の半導体装置のように、単に、ワイヤボンディングパッドより内側の基板上に溝が形成されているだけでは、上記溝に多量の接着材が流れ込んでしまうおそれがあった。多量の接着材が溝に流れ込んでしまうと、半導体チップと基板との間の接着材が不足してしまい、半導体チップの接合強度が低下したり、半導体チップと基板との間にボイドが生じたりする場合がある。また、溝に流れ込む接着材の量が増加すると、余分な接着剤が必要となるため、製造コストが増大するという問題もある。 However, as in the semiconductor device described in Patent Document 1, if a groove is simply formed on a substrate inside the wire bonding pad, a large amount of adhesive may flow into the groove. If a large amount of adhesive flows into the groove, the adhesive between the semiconductor chip and the substrate will be insufficient, and the bonding strength of the semiconductor chip will decrease, or a void will be generated between the semiconductor chip and the substrate. There is a case. Further, when the amount of the adhesive material flowing into the groove is increased, an extra adhesive is required, which increases the manufacturing cost.

一方、特許文献１に記載の半導体装置のように、ワイヤボンディングパッドより内側の基板上に凸部が形成されていると、上記凸部より内側に接着材が嵩高く溜まってしまうおそれがあった。上記凸部より内側に接着材が溜まってしまうと、半導体チップと基板との間の接着材量が過剰になり、接着材が半導体チップの上面まで這い上がって半導体チップの上面に設けられた電極を覆ってしまい、電極へワイヤをワイヤボンディングすることができなくなったり、電極とワイヤとの接続の信頼性が低下したりするという問題があった。 On the other hand, when the convex portion is formed on the substrate inside the wire bonding pad as in the semiconductor device described in Patent Document 1, there is a possibility that the adhesive material is bulky inside the convex portion. . If the adhesive material is accumulated inside the convex portion, the amount of the adhesive material between the semiconductor chip and the substrate becomes excessive, and the adhesive material crawls up to the upper surface of the semiconductor chip and is provided on the upper surface of the semiconductor chip. As a result, the wire cannot be bonded to the electrode, and the reliability of the connection between the electrode and the wire is reduced.

本発明は、上述した課題に鑑みてなされたものであり、その目的は、小型化が可能であり、しかも半導体チップの接合強度が高く、半導体チップと基板との間にボイドが生じることがない半導体装置を提供することにある。また、本発明は、接着材が半導体チップの上面まで這い上がることがなく、電極とワイヤとの接続の信頼性が高い半導体装置を提供することにある。 The present invention has been made in view of the above-described problems, and an object of the present invention is to enable miniaturization, high semiconductor chip bonding strength, and no generation of voids between the semiconductor chip and the substrate. It is to provide a semiconductor device. Another object of the present invention is to provide a semiconductor device in which the adhesive does not crawl up to the upper surface of the semiconductor chip and the connection between the electrode and the wire is highly reliable.

上述した課題を解決するために、本発明は、以下のようなものを提供する。
（１） 上面に電極が設けられた半導体チップと、
前記半導体チップが接着材層を介してダイボンディングされるエリアのうち当該接着材層が実際に接しているダイボンディング領域、及び、前記電極とワイヤを介して電気的に接続されるワイヤボンディング領域を有する基板と、
前記基板の表面に形成されたソルダーレジスト層と、
前記ワイヤボンディング領域と前記ダイボンディング領域との間において前記ソルダーレジスト層に形成された溝と
を備えた半導体装置。 In order to solve the above-described problems, the present invention provides the following.
(1) a semiconductor chip having an electrode on its upper surface;
Of the area where the semiconductor chip is die-bonded via an adhesive layer, a die bonding area where the adhesive layer is actually in contact, and a wire bonding area where the electrode is electrically connected via a wire A substrate having;
A solder resist layer formed on the surface of the substrate;
A semiconductor device comprising a groove formed in the solder resist layer between the wire bonding region and the die bonding region.

（２）前記ソルダーレジスト層が、前記ワイヤボンディング領域を露出させる開口を有しており、前記開口内の全域が前記ワイヤボンディング領域である、（１）に記載の半導体装置。
（３）前記溝には前記接着材層が流れ込んでいない、（１）または（２）に記載の半導体装置。
（４）前記ソルダーレジスト層には、前記ワイヤボンディング領域と前記ダイボンディング領域との間に、４つの前記溝が形成されている、（１）〜（３）のいずれかに記載の半導体装置。
（５）前記４つの溝は、それぞれ前記ダイボンディング領域の辺に沿って形成されている、（４）に記載の半導体装置。
（６）前記溝が、前記ダイボンディング領域の辺に沿って形成された溝である、（１）〜（３）のいずれか一項に記載の半導体装置。
（７）前記溝は、１つより多い、（６）に記載の半導体装置。
（８）前記溝は、ダイボンディング領域を包囲する連続した溝である（１）〜（３）、（６）、（７）のいずれか一項に記載の半導体装置。 (2) The semiconductor device according to (1), wherein the solder resist layer has an opening for exposing the wire bonding region, and the entire area in the opening is the wire bonding region.
(3) The semiconductor device according to (1) or (2), wherein the adhesive layer does not flow into the groove.
(4) The semiconductor device according to any one of (1) to (3), wherein the groove is formed in the solder resist layer between the wire bonding region and the die bonding region.
(5) The semiconductor device according to (4), wherein each of the four grooves is formed along a side of the die bonding region.
(6) The semiconductor device according to any one of (1) to (3), wherein the groove is a groove formed along a side of the die bonding region.
(7) The semiconductor device according to (6), wherein the number of the grooves is more than one.
(8) The semiconductor device according to any one of (1) to (3), (6), and (7), wherein the groove is a continuous groove surrounding the die bonding region.

（８）の発明によれば、ワイヤボンディング領域とダイボンディング領域との間に、該ダイボンディング領域を包囲する連続した溝が形成されているため、ワイヤボンディング領域へ接着材が流れ込むことを、より確実に防止することができる。 According to the invention of (8), since the continuous groove surrounding the die bonding area is formed between the wire bonding area and the die bonding area, the adhesive material flows into the wire bonding area. It can be surely prevented.

（９）前記溝と前記ダイボンディング領域との最短距離が、１００μｍ以上である、（１）〜（８）のいずれか一項に記載の半導体装置。
（１０）前記半導体チップの下面に、該下面の周縁に沿って、前記切欠部が形成されている（１）〜（９）のいずれか一項に記載の半導体装置。 (9) The semiconductor device according to any one of (1) to (8), wherein a shortest distance between the groove and the die bonding region is 100 μm or more.
(10) The semiconductor device according to any one of (1) to (9), wherein the notch is formed on a lower surface of the semiconductor chip along a peripheral edge of the lower surface.

（１０）の発明によれば、半導体チップの下面の周縁に沿って、切欠部が形成されているため、切欠部によって、半導体チップの側面に沿った接着材の這い上がりをより確実に防止することができる。 According to the invention of (10), since the notch is formed along the peripheral edge of the lower surface of the semiconductor chip, the notch further reliably prevents the adhesive material from creeping up along the side surface of the semiconductor chip. be able to.

（１１）前記切欠部は、前記半導体チップの下面と平行な平面と、前記半導体チップの側面と平行な平面とを有している、（１０）に記載の半導体装置。
（１２）前記半導体チップの上面には、該上面の周縁に沿って、前記切欠部が形成されている（１）〜（９）のいずれか一項に記載の半導体装置。 (11) The semiconductor device according to (10), wherein the notch has a plane parallel to a lower surface of the semiconductor chip and a plane parallel to a side surface of the semiconductor chip.
(12) The semiconductor device according to any one of (1) to (9), wherein the cutout portion is formed on an upper surface of the semiconductor chip along a peripheral edge of the upper surface.

（１２）の発明によれば、半導体チップの上面の周縁に沿って、切欠部が形成されているため、半導体チップの側面に沿って這い上がった未硬化の接着材は一旦、切欠部に入り込むことになり、さらに接着材が半導体チップの上面に至るには、切欠部を這い上がらなければならない。このように、半導体チップの側面及び切欠部の両方を這い上がらなければ、接着材が半導体チップの上面に至らないようにすることにより、接着材が半導体チップの上面まで這い上がることをより確実に防止することができる。 According to the invention of (12), since the notched portion is formed along the peripheral edge of the upper surface of the semiconductor chip, the uncured adhesive that has been scooped up along the side surface of the semiconductor chip once enters the notched portion. In addition, in order for the adhesive to reach the upper surface of the semiconductor chip, it is necessary to scoop up the notch. As described above, the adhesive does not reach the top surface of the semiconductor chip unless both the side surface and the cutout portion of the semiconductor chip are scooped up, so that the adhesive material can more reliably rise up to the top surface of the semiconductor chip. Can be prevented.

（１３）前記切欠部は、前記半導体チップの上面と平行な平面と、前記半導体チップの側面と平行な平面とを有している、（１２）に記載の半導体装置。
（１４）前記基板は、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、およびフェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの、ならびにセラミックのうちのいずれかを含む、（１）〜（１３）のいずれか一項に記載の半導体装置。
（１５）前記基板は、ガラス繊維を含浸したエポキシ樹脂からなる、（１）〜（１３）のいずれか一項に記載の半導体装置。
（１６）前記基板の両面に、導体層が形成されている、（１）〜（１５）のいずれか一項に記載の半導体装置。
（１７）前記導体層はＣｕ層である、（１６）記載の半導体装置。
（１８）前記導体層は、前記基板の表面の外周部分に形成された導体層と、前記基板の裏面の外周部分に形成された導体層とを含む、（１６）または（１７）に記載の半導体装置。
（１９）前記基板の表面の外周部分に形成された導体層と、前記基板の裏面の外周部分に形成された導体層とが、ビアホールによって接続されている、（１８）に記載の半導体装置。
（２０）前記基板の両面に形成された夫々の導体層がビアホールによって接続されている、（１６）または（１７）に記載の半導体装置。
（２１）前記ビアホールは、前記基板に穿設された貫通孔の壁面に金属薄膜が形成され、該貫通孔に充填材が充填されたものである、（１９）または（２０）に記載の半導体装置。
（２２）前記充填材は、絶縁性充填材、または金属充填材等の導電性充填材である、（２１）に記載の半導体装置。
（２３）前記ソルダーレジスト層が、前記基板の外周部分に形成された前記導体層の一部を露出させて、残りの前記導体層及び前記基板を覆うように形成されている、（１８）〜（２２）のいずれか一項に記載の半導体装置。
（２４）前記露出した導体層の表面に、ワイヤボンディングパッドが形成されている、（２３）に記載の半導体装置。 (13) The semiconductor device according to (12), wherein the notch has a plane parallel to an upper surface of the semiconductor chip and a plane parallel to a side surface of the semiconductor chip.
(14) The substrate is made of a bismaleimide-triazine resin (BT resin), an epoxy resin, a polyester resin, a polyimide resin, and a phenol resin, those resins impregnated with a reinforcing material such as glass fiber, and ceramics. The semiconductor device according to any one of (1) to (13), including any one of them.
(15) The semiconductor device according to any one of (1) to (13), wherein the substrate is made of an epoxy resin impregnated with glass fiber.
(16) The semiconductor device according to any one of (1) to (15), wherein a conductor layer is formed on both surfaces of the substrate.
(17) The semiconductor device according to (16), wherein the conductor layer is a Cu layer.
(18) The conductive layer according to (16) or (17), wherein the conductive layer includes a conductive layer formed on an outer peripheral portion of the surface of the substrate and a conductive layer formed on an outer peripheral portion of the back surface of the substrate. Semiconductor device.
(19) The semiconductor device according to (18), wherein the conductor layer formed on the outer peripheral portion of the front surface of the substrate and the conductor layer formed on the outer peripheral portion of the back surface of the substrate are connected by a via hole.
(20) The semiconductor device according to (16) or (17), wherein the respective conductor layers formed on both surfaces of the substrate are connected by via holes.
(21) The semiconductor according to (19) or (20), wherein the via hole is a metal thin film formed on a wall surface of a through hole formed in the substrate, and the through hole is filled with a filler. apparatus.
(22) The semiconductor device according to (21), wherein the filler is a conductive filler such as an insulating filler or a metal filler.
(23) The solder resist layer is formed so as to expose a part of the conductor layer formed on the outer peripheral portion of the substrate and cover the remaining conductor layer and the substrate. (22) A semiconductor device given in any 1 paragraph.
(24) The semiconductor device according to (23), wherein a wire bonding pad is formed on the surface of the exposed conductor layer.

（２５）前記ソルダーレジスト層が、前記導体層の一部を露出させて、残りの前記導体層及び前記基板を覆うように形成されていて、前記ソルダーレジスト層から露出した前記導体層の表面にワイヤボンディングパッドが形成されている、（１６）または（１７）に記載の半導体装置。
（２６）前記ワイヤボンディングパッドはＮｉ層やＡｕ層からなる、（２４）または（２５）に記載の半導体装置。
（２７）前記半導体チップの上面に設けられた電極と前記ワイヤボンディングパッドとがワイヤによって電気的に接続されている。（２４）〜（２６）のいずれか一項に記載の半導体装置。
（２８）前記ワイヤボンディングパッドは、前記半導体装置の外周に沿って複数設けられており、前記ソルダーレジスト層から露出している、（２４）〜（２７）のいずれか一項に記載の半導体装置。
（２９）前記ソルダーレジスト層は、前記導体層の一部のみを露出させるように形成されている、（２３）〜（２８）のいずれか一項に記載の半導体装置。 (25) The solder resist layer is formed so as to expose a part of the conductor layer so as to cover the remaining conductor layer and the substrate, on the surface of the conductor layer exposed from the solder resist layer. The semiconductor device according to (16) or (17), wherein a wire bonding pad is formed.
(26) The semiconductor device according to (24) or (25), wherein the wire bonding pad is made of a Ni layer or an Au layer.
(27) The electrode provided on the upper surface of the semiconductor chip and the wire bonding pad are electrically connected by a wire. The semiconductor device according to any one of (24) to (26).
(28) The semiconductor device according to any one of (24) to (27), wherein a plurality of the wire bonding pads are provided along an outer periphery of the semiconductor device, and are exposed from the solder resist layer. .
(29) The semiconductor device according to any one of (23) to (28), wherein the solder resist layer is formed so as to expose only a part of the conductor layer.

（３０）前記ソルダーレジスト層に、前記接着材層を介して前記半導体チップがダイボンディングされている、（２３）〜（２９）のいずれか一項に記載の半導体装置。
（３１）前記半導体チップは、前記ソルダーレジスト層の中央部分に、前記接着材層を介してダイボンディングされている、（３０）に記載の半導体装置。
（３２）前記基板の裏面には、前記導体層の一部を露出させて残りの前記導体層及び前記基板を覆うように第２のソルダーレジスト層が形成されており、前記第２のソルダーレジスト層から露出した前記導体層の表面にはランドが形成されている、（１６）〜（３１）のいずれか一項に記載の半導体装置。
（３３）前記ランド上には、半田バンプが形成されている、（３２）に記載の半導体装置。
（３４）前記基板の表面において、前記半導体チップの真下に位置する領域が、前記ダイボンディング領域である、（１）〜（３３）のいずれか一項に記載の半導体装置。
（３５）前記接着材層の厚さが、３０〜５０μｍである、（１）〜（３４）のいずれか一項に記載の半導体装置。 (30) The semiconductor device according to any one of (23) to (29), wherein the semiconductor chip is die-bonded to the solder resist layer via the adhesive layer.
(31) The semiconductor device according to (30), wherein the semiconductor chip is die-bonded to a central portion of the solder resist layer via the adhesive layer.
(32) A second solder resist layer is formed on the back surface of the substrate so as to expose a part of the conductor layer so as to cover the remaining conductor layer and the substrate. The semiconductor device according to any one of (16) to (31), wherein a land is formed on a surface of the conductor layer exposed from the layer.
(33) The semiconductor device according to (32), wherein a solder bump is formed on the land.
(34) The semiconductor device according to any one of (1) to (33), wherein a region located immediately below the semiconductor chip on the surface of the substrate is the die bonding region.
(35) The semiconductor device according to any one of (1) to (34), wherein the adhesive layer has a thickness of 30 to 50 μm.

（３５）の発明によれば、接着材層の厚さが、３０〜５０μｍであり、適当な量の接着材が用いられているので、半導体チップと基板との接合強度が高く、半導体チップと基板との間にボイドが生じたりすることがない。また、適当な量の接着材が用いられているので、半導体チップのダイボンディング時に、未硬化の接着材が半導体チップの上面まで這い上がることを防止することができ、接着材が半導体チップの上面に設けられた電極を覆ってしまうことがなく、電極へワイヤをワイヤボンディングすることができなくなったり、電極とワイヤとの接続の信頼性が低下したりすることもない。 According to the invention (35), since the thickness of the adhesive layer is 30 to 50 μm and an appropriate amount of adhesive is used, the bonding strength between the semiconductor chip and the substrate is high. No voids are generated between the substrate. In addition, since an appropriate amount of adhesive is used, it is possible to prevent the uncured adhesive from creeping up to the upper surface of the semiconductor chip during die bonding of the semiconductor chip. The electrode provided on the electrode is not covered, and the wire cannot be bonded to the electrode, and the reliability of the connection between the electrode and the wire is not lowered.

接着材層の厚さが３０μｍ未満である場合、半導体チップの接合強度が低下したり、半導体チップと基板との間にボイドが生じたりするおそれがある。一方、接着材層の厚さが５０μｍを超えた場合、半導体チップのダイボンディング時に、未硬化の接着材が半導体チップの上面まで這い上がって、半導体チップの上面に設けられた電極を覆ってしまい、電極へワイヤをワイヤボンディングすることができなくなったり、電極とワイヤとの接続の信頼性が低下したりするおそれがある。 When the thickness of the adhesive layer is less than 30 μm, the bonding strength of the semiconductor chip may be reduced, or a void may be generated between the semiconductor chip and the substrate. On the other hand, when the thickness of the adhesive layer exceeds 50 μm, the uncured adhesive crawls up to the upper surface of the semiconductor chip and covers the electrode provided on the upper surface of the semiconductor chip during die bonding of the semiconductor chip. There is a possibility that the wire cannot be wire-bonded to the electrode, or the reliability of the connection between the electrode and the wire is lowered.

（３６）前記接着材層は、樹脂組成物によって形成されている、（１）〜（３５）のいずれか一項に記載の半導体装置。
（３７）前記基板の表面全体と前記半導体チップを封止する樹脂パッケージ部が形成されている、（１）〜（３６）のいずれか一項に記載の半導体装置。
（３８）前記樹脂パッケージ部は、エポキシ樹脂を含有している、（３７）に記載の半導体装置。
（３９）前記基板は、複数の板状体が積層されたものである、（１）〜（３８）のいずれか一項に記載の半導体装置。 (36) The semiconductor device according to any one of (1) to (35), wherein the adhesive layer is formed of a resin composition.
(37) The semiconductor device according to any one of (1) to (36), wherein a resin package portion that seals the entire surface of the substrate and the semiconductor chip is formed.
(38) The semiconductor device according to (37), wherein the resin package portion contains an epoxy resin.
(39) The semiconductor device according to any one of (1) to (38), wherein the substrate is formed by stacking a plurality of plate-like bodies.

本発明によれば、半導体装置の小型化が可能であり、しかも半導体チップの接合強度が高く、半導体チップと基板との間にボイドが生じることがない半導体装置を提供することができる。また、本発明によれば、接着材が半導体チップの上面まで這い上がることがなく、電極とワイヤとの接続の信頼性が高い半導体装置を提供することができる。 According to the present invention, it is possible to provide a semiconductor device in which the semiconductor device can be miniaturized, the semiconductor chip has high bonding strength, and no void is generated between the semiconductor chip and the substrate. Further, according to the present invention, it is possible to provide a semiconductor device in which the adhesive does not crawl up to the upper surface of the semiconductor chip and the connection between the electrode and the wire is highly reliable.

本発明に係る半導体装置の一例を模式的に示す縦断面図である。It is a longitudinal section showing an example of a semiconductor device concerning the present invention typically. 図１に示した半導体装置の平面透視図である。FIG. 2 is a plan perspective view of the semiconductor device shown in FIG. 1. 本発明に係る半導体装置の他の一例を模式的に示す縦断面図である。It is a longitudinal cross-sectional view which shows typically another example of the semiconductor device which concerns on this invention. 図３に示した半導体装置の平面透視図である。FIG. 4 is a plan perspective view of the semiconductor device shown in FIG. 3. （ａ）〜（ｅ）は、本発明に係る半導体装置の製造方法を模式的に示す断面図である。(A)-(e) is sectional drawing which shows typically the manufacturing method of the semiconductor device which concerns on this invention. （ａ）〜（ｃ）は、本発明に係る半導体装置の製造方法を模式的に示す断面図である。(A)-(c) is sectional drawing which shows typically the manufacturing method of the semiconductor device which concerns on this invention. 従来のＢＧＡ型半導体装置の一例を模式的に示す縦断面図である。It is a longitudinal cross-sectional view which shows typically an example of the conventional BGA type semiconductor device.

図１は、本発明に係る半導体装置の一例を模式的に示す断面図である。
半導体装置１０が備える基板２１は、ガラス繊維を含浸したエポキシ樹脂からなるものである。なお、本発明において、基板としては、特に限定されるものではなく、例えば、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、フェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの、セラミック等からなる基板を挙げることができる。 FIG. 1 is a cross-sectional view schematically showing an example of a semiconductor device according to the present invention.
The substrate 21 provided in the semiconductor device 10 is made of an epoxy resin impregnated with glass fibers. In the present invention, the substrate is not particularly limited, and examples thereof include bismaleimide-triazine resin (BT resin), epoxy resin, polyester resin, polyimide resin, phenol resin, and glass fiber in these resins. Examples thereof include a substrate impregnated with a reinforcing material and a substrate made of ceramic or the like.

基板２１の両面には、所定のパターンを有する導体層（例えばＣｕ層）２３が形成されている。具体的に、導体層２３は、基板２１の表面（上面）の外周部分と、基板２１の裏面（下面）の外周部分とに形成されている。
基板２１の表面の外周部分に形成された導体層２３と、基板２１の裏面の外周部分に形成された導体層２３とは、ビアホール２６によって接続されている。ビアホール２６は、基板２１に穿設された貫通孔の壁面に無電解メッキや電解メッキ等によって金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである。上記充填材としては、特に限定されるものではなく、例えば、樹脂充填材等の絶縁性充填材であってもよく、金属充填材等の導電性充填材であってもよい。 Conductive layers (for example, Cu layers) 23 having a predetermined pattern are formed on both surfaces of the substrate 21. Specifically, the conductor layer 23 is formed on the outer peripheral portion of the surface (upper surface) of the substrate 21 and the outer peripheral portion of the back surface (lower surface) of the substrate 21.
The conductor layer 23 formed on the outer peripheral portion of the surface of the substrate 21 and the conductor layer 23 formed on the outer peripheral portion of the back surface of the substrate 21 are connected by a via hole 26. The via hole 26 is formed by forming a metal thin film on the wall surface of the through hole formed in the substrate 21 by electroless plating or electrolytic plating, and further filling the through hole with a filler. The filler is not particularly limited, and may be, for example, an insulating filler such as a resin filler or a conductive filler such as a metal filler.

基板２１の表面には、基板２１の外周部分に形成された導体層２３の一部を露出させて、残りの導体層２３及び基板２１を覆うように、ソルダーレジスト層２５が形成されていて、その露出した導体層２３の表面には、Ｎｉ層やＡｕ層からなる複数のワイヤボンディングパッド２４が形成されている。基板２１の表面において、ワイヤボンディングパッド２４が形成されている領域が、ワイヤボンディング領域である。
また、基板２１の裏面には、導体層２３の一部を露出させて残りの導体層２３及び基板２１を覆うように、ソルダーレジスト層２９が形成されていて、その露出した導体層２３の表面には、Ｎｉ層やＡｕ層からなる複数のランド２７が形成されている。
各ランド２７上には、半田バンプ２８が形成されている。本実施形態では、予めランド２７上に半田バンプ２８が形成されている場合について説明するが、本発明はこの例に限定されず、例えば、実装時に半田ボールや半田ペースト等を用いて直接、プリント基板に実装することとしてもよい。 A solder resist layer 25 is formed on the surface of the substrate 21 so as to expose a part of the conductor layer 23 formed on the outer peripheral portion of the substrate 21 and cover the remaining conductor layer 23 and the substrate 21. A plurality of wire bonding pads 24 made of a Ni layer or an Au layer are formed on the exposed surface of the conductor layer 23. A region where the wire bonding pad 24 is formed on the surface of the substrate 21 is a wire bonding region.
Also, a solder resist layer 29 is formed on the back surface of the substrate 21 so as to expose a part of the conductor layer 23 and cover the remaining conductor layer 23 and the substrate 21, and the exposed surface of the conductor layer 23. A plurality of lands 27 made of a Ni layer or an Au layer are formed.
Solder bumps 28 are formed on each land 27. In the present embodiment, a case in which the solder bumps 28 are formed on the lands 27 in advance will be described. However, the present invention is not limited to this example. For example, printing can be performed directly using solder balls, solder paste, or the like during mounting. It is good also as mounting on a board | substrate.

基板２１の上面に設けられたソルダーレジスト層２５には、接着材層１８を介して半導体チップ１１がダイボンディングされている。半導体チップ１１としては、種々のものを用いることが可能であり、その具体的な機能や内部の回路構成は、特に限定されるものではない。また、半導体チップ１１の下面１１ａには、下面１１ａの周縁に沿って、切欠部１２が形成されている。切欠部１２は、半導体チップ１１の下面１１ａと平行な平面１２ａと、半導体チップ１１の側面１１ｂと平行な平面１２ｂとを有している。 The semiconductor chip 11 is die-bonded to the solder resist layer 25 provided on the upper surface of the substrate 21 through the adhesive layer 18. Various semiconductor chips 11 can be used, and specific functions and internal circuit configurations are not particularly limited. In addition, a notch 12 is formed in the lower surface 11a of the semiconductor chip 11 along the periphery of the lower surface 11a. The notch 12 has a plane 12 a parallel to the lower surface 11 a of the semiconductor chip 11 and a plane 12 b parallel to the side surface 11 b of the semiconductor chip 11.

基板２１の表面において、半導体チップ１１の真下に位置し、接着材層１８が実際に接している領域が、ダイボンディング領域である。また、図中、Ｌは、ダイボンディング領域とワイヤボンディング領域との最短距離を示している。ダイボンディング領域とワイヤボンディング領域との最短距離Ｌは、１００〜４００μｍである。 On the surface of the substrate 21, a region located directly below the semiconductor chip 11 and in contact with the adhesive layer 18 is a die bonding region. In the drawing, L indicates the shortest distance between the die bonding region and the wire bonding region. The shortest distance L between the die bonding region and the wire bonding region is 100 to 400 μm.

また、ダイボンディング領域とワイヤボンディング領域との間には、溝２２が形成されている。本発明においては、半導体装置１０のように、基板２１の表面にソルダーレジスト層２５が形成されている場合には、ソルダーレジスト層２５に溝２２が形成されていてもよい。この場合において、ソルダーレジスト層２５に形成された溝２２は、本発明における溝に相当する。 A groove 22 is formed between the die bonding region and the wire bonding region. In the present invention, when the solder resist layer 25 is formed on the surface of the substrate 21 as in the semiconductor device 10, the groove 22 may be formed in the solder resist layer 25. In this case, the groove 22 formed in the solder resist layer 25 corresponds to the groove in the present invention.

接着材層１８は、エポキシ樹脂等の樹脂組成物によって形成されたものである。
図中、Ｔは、接着材層１８の厚さを示している。接着材層１８の厚さＴは、３０〜５０μｍである。なお、本発明において、接着材層１８の厚さＴは、図１に示すように、半導体チップ１１の下面１１ａまでの厚さであり、接着材層１８の厚さＴには、切欠部１２に入り込んだ接着材層１８の厚さは含まれない。 The adhesive layer 18 is formed of a resin composition such as an epoxy resin.
In the figure, T indicates the thickness of the adhesive layer 18. The thickness T of the adhesive layer 18 is 30 to 50 μm. In the present invention, the thickness T of the adhesive layer 18 is the thickness up to the lower surface 11 a of the semiconductor chip 11 as shown in FIG. 1. The thickness T of the adhesive layer 18 includes the notch 12. The thickness of the adhesive layer 18 that enters is not included.

半導体チップ１１の上面１１ｃには、複数の電極１６が設けられていて、各電極１６とボンディングパッド２４とがワイヤ１７によって電気的に接続されている。
半導体装置１０には、基板２１の表面（上面）全体を覆うように半導体チップ１１を封止する樹脂パッケージ部１９が形成されている。樹脂パッケージ部１９は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。 A plurality of electrodes 16 are provided on the upper surface 11 c of the semiconductor chip 11, and the electrodes 16 and the bonding pads 24 are electrically connected by wires 17.
In the semiconductor device 10, a resin package portion 19 that seals the semiconductor chip 11 is formed so as to cover the entire surface (upper surface) of the substrate 21. The resin package part 19 consists of a resin composition containing an epoxy resin etc., for example.

図２は、図１に示した半導体装置の平面透視図である。
図２においては、説明の便宜上、半導体チップ１１の上面１１ｃに形成された電極１６、ワイヤ１７及び樹脂パッケージ部１９を、図示していない。 FIG. 2 is a plan perspective view of the semiconductor device shown in FIG.
In FIG. 2, for convenience of explanation, the electrode 16, the wire 17, and the resin package portion 19 formed on the upper surface 11 c of the semiconductor chip 11 are not illustrated.

ワイヤボンディングパッド２４は、半導体装置１０の外周に沿って複数設けられていて、ソルダーレジスト層２５から露出している。半導体チップ１１は、ソルダーレジスト層２５の中央部分に、接着材層１８を介してダイボンディングされている。
図中、ワイヤボンディングパッド２４が設けられた領域は、ワイヤボンディング領域である。また、半導体チップ１１がダイボンディングされた領域は、ダイボンディング領域である。ワイヤボンディング領域とダイボンディング領域との最短距離Ｌは、上述したように、１００〜４００μｍである。 A plurality of wire bonding pads 24 are provided along the outer periphery of the semiconductor device 10 and are exposed from the solder resist layer 25. The semiconductor chip 11 is die-bonded to the center portion of the solder resist layer 25 via the adhesive layer 18.
In the drawing, a region where the wire bonding pad 24 is provided is a wire bonding region. A region where the semiconductor chip 11 is die-bonded is a die-bonding region. As described above, the shortest distance L between the wire bonding region and the die bonding region is 100 to 400 μm.

また、ソルダーレジスト層２５には、ワイヤボンディング領域とダイボンディング領域との間に、溝２２が形成されている。溝２２は、ダイボンディング領域を包囲する連続した溝である。 In the solder resist layer 25, a groove 22 is formed between the wire bonding region and the die bonding region. The groove 22 is a continuous groove surrounding the die bonding region.

半導体装置１０によれば、ワイヤボンディング領域とダイボンディング領域との最短距離Ｌが、１００〜４００μｍに設定されているため、半導体装置１０の小型化が可能であり、しかも半導体チップ１１をダイボンディングするときに、ワイヤボンディング領域とダイボンディング領域との間に形成された溝２２に過剰な量の未硬化の接着材が流れ込むことがない。従って、適正な量の接着材によって半導体チップ１１をダイボンディングすることができ、半導体チップ１１の接合強度を高めることができ、半導体チップ１１とソルダーレジスト層２５との間にボイドが生じることがない。 According to the semiconductor device 10, since the shortest distance L between the wire bonding region and the die bonding region is set to 100 to 400 μm, the semiconductor device 10 can be reduced in size, and the semiconductor chip 11 is die bonded. Sometimes, an excessive amount of uncured adhesive does not flow into the groove 22 formed between the wire bonding region and the die bonding region. Therefore, the semiconductor chip 11 can be die-bonded with an appropriate amount of adhesive, the bonding strength of the semiconductor chip 11 can be increased, and no void is generated between the semiconductor chip 11 and the solder resist layer 25. .

ワイヤボンディング領域とダイボンディング領域との最短距離が１００μｍ未満である場合、ワイヤボンディング領域とダイボンディング領域とが近過ぎるため、ワイヤボンディング領域まで接着材が流れ込むおそれがある。一方、ワイヤボンディング領域とダイボンディング領域との最短距離が４００μｍを超えると、半導体装置の小型化を図ることが困難である。 When the shortest distance between the wire bonding region and the die bonding region is less than 100 μm, the wire bonding region and the die bonding region are too close, and the adhesive may flow into the wire bonding region. On the other hand, if the shortest distance between the wire bonding region and the die bonding region exceeds 400 μm, it is difficult to reduce the size of the semiconductor device.

また、溝の平面視形状としては、特に限定されるものではないが、図２に示したように、上記溝は、ダイボンディング領域を包囲する連続した溝であることが望ましい。ワイヤボンディング領域とダイボンディング領域との間に、該ダイボンディング領域を包囲する連続した溝が形成されているため、ワイヤボンディング領域へ接着材が流れ込むことをより確実に防止することができるからである。 The shape of the groove in plan view is not particularly limited, but as shown in FIG. 2, the groove is preferably a continuous groove surrounding the die bonding region. This is because, since a continuous groove surrounding the die bonding area is formed between the wire bonding area and the die bonding area, it is possible to more reliably prevent the adhesive material from flowing into the wire bonding area. .

溝が形成される位置は、ワイヤボンディング領域とダイボンディング領域との間であれば、特に限定されるものではないが、溝とダイボンディング領域との最短距離が、１００μｍ以上であることが望ましい。溝とダイボンディング領域との最短距離を１００μｍ以上確保することによって、未硬化の接着材が過剰に溝に流れ込んで、接着材層が薄くなったり、ボイドが発生したりすることを防止することができるからである。 The position where the groove is formed is not particularly limited as long as it is between the wire bonding region and the die bonding region, but the shortest distance between the groove and the die bonding region is preferably 100 μm or more. By securing the shortest distance of 100 μm or more between the groove and the die bonding region, it is possible to prevent the uncured adhesive material from flowing into the groove excessively, resulting in a thin adhesive layer or generation of voids. Because it can.

また、半導体装置１０によれば、接着材層１８の厚さが３０〜５０μｍであり、適当な量の接着材が用いられているので、半導体チップ１１とソルダーレジスト層２５との接合強度を高めることができ、半導体チップ１１とソルダーレジスト層２５との間にボイドが生じることがない。さらに、半導体チップ１１のダイボンディング時に、未硬化の接着材が半導体チップ１１の上面１１ｃまで這い上がることを防止し得るので、接着材が半導体チップ１１の上面１１ｃに設けられた電極１６を覆ってしまうことがなく、電極１６へワイヤ１７をワイヤボンディングすることができなくなったり、電極１６とワイヤ１７との接続の信頼性が低下したりすることもない。 Further, according to the semiconductor device 10, the thickness of the adhesive layer 18 is 30 to 50 μm, and an appropriate amount of adhesive is used, so that the bonding strength between the semiconductor chip 11 and the solder resist layer 25 is increased. Therefore, no void is generated between the semiconductor chip 11 and the solder resist layer 25. Furthermore, since it is possible to prevent the uncured adhesive from creeping up to the upper surface 11c of the semiconductor chip 11 during die bonding of the semiconductor chip 11, the adhesive covers the electrodes 16 provided on the upper surface 11c of the semiconductor chip 11. Therefore, the wire 17 cannot be bonded to the electrode 16 and the reliability of the connection between the electrode 16 and the wire 17 is not lowered.

接着材層１８の厚さＴが３０μｍ未満である場合、半導体チップ１１の接合強度が低下したり、半導体チップ１１とソルダーレジスト層２５との間にボイドが生じたりするおそれがある。一方、接着材層１８の厚さＴが５０μｍを超えた場合、半導体チップ１１のダイボンディング時に、未硬化の接着材が半導体チップ１１の上面まで這い上がって、半導体チップ１１の上面に設けられた電極１６を覆ってしまい、電極１６へワイヤ１７をワイヤボンディングすることができなくなったり、電極１６とワイヤ１７との接続の信頼性が低下したりするおそれがある。 When the thickness T of the adhesive layer 18 is less than 30 μm, the bonding strength of the semiconductor chip 11 may be reduced, or a void may be generated between the semiconductor chip 11 and the solder resist layer 25. On the other hand, when the thickness T of the adhesive layer 18 exceeds 50 μm, the uncured adhesive climbs up to the upper surface of the semiconductor chip 11 and is provided on the upper surface of the semiconductor chip 11 during die bonding of the semiconductor chip 11. The electrode 16 may be covered, and the wire 17 may not be wire-bonded to the electrode 16 or the connection reliability between the electrode 16 and the wire 17 may be reduced.

本発明においては、半導体装置１０のように、半導体チップ１１の下面１１ａに、下面１１ａの周縁に沿って、切欠部１２が形成されていることが望ましい。切欠部１２によって、半導体チップ１１の側面１１ｂに沿った接着材の這い上がりをより確実に防止することができるからである。また、本発明においては、半導体装置１０のように、切欠部１２は、少なくとも、半導体チップ１１の下面１１ａと平行な平面１２ａを有していることが望ましい。半導体チップ１１の側面１１ｂに沿った接着材の這い上がりをさらに確実に防止することができるからである。 In the present invention, like the semiconductor device 10, it is desirable that the notch 12 is formed on the lower surface 11 a of the semiconductor chip 11 along the periphery of the lower surface 11 a. This is because the cutout portion 12 can more reliably prevent the adhesive material from creeping up along the side surface 11 b of the semiconductor chip 11. Further, in the present invention, like the semiconductor device 10, the notch 12 desirably has at least a flat surface 12 a parallel to the lower surface 11 a of the semiconductor chip 11. This is because the creeping of the adhesive along the side surface 11b of the semiconductor chip 11 can be further reliably prevented.

図３は、本発明に係る半導体装置の他の一例を模式的に示す縦断面図である。
半導体装置３０が備える基板４１の両面には、所定のパターンを有する導体層４３が形成されていて、夫々の導体層４３は、ビアホール４６によって接続されている。
基板４１の表面には、基板４１の外周部分に形成された導体層４３の一部を露出させて、残りの導体層４３及び基板４１を覆うように、ソルダーレジスト層４５が形成されていて、その露出した導体層４３の表面には、複数のワイヤボンディングパッド４４が形成されている。基板４３の表面において、ワイヤボンディングパッド４４が形成されている領域が、ワイヤボンディング領域である。
また、基板４１の裏面には、導体層４３の一部を露出させて残りの導体層４３及び基板４１を覆うように、ソルダーレジスト層４９が形成されていて、その露出した導体層４３の表面には、複数のランド４７が形成されている。各ランド４７上には、半田バンプ４８が形成されている。 FIG. 3 is a longitudinal sectional view schematically showing another example of the semiconductor device according to the present invention.
Conductive layers 43 having a predetermined pattern are formed on both surfaces of a substrate 41 provided in the semiconductor device 30, and the respective conductive layers 43 are connected by via holes 46.
A solder resist layer 45 is formed on the surface of the substrate 41 so as to expose a part of the conductor layer 43 formed on the outer peripheral portion of the substrate 41 and cover the remaining conductor layer 43 and the substrate 41. A plurality of wire bonding pads 44 are formed on the exposed surface of the conductor layer 43. A region where the wire bonding pad 44 is formed on the surface of the substrate 43 is a wire bonding region.
Further, a solder resist layer 49 is formed on the back surface of the substrate 41 so as to expose a part of the conductor layer 43 and cover the remaining conductor layer 43 and the substrate 41, and the exposed surface of the conductor layer 43. A plurality of lands 47 are formed. Solder bumps 48 are formed on each land 47.

基板４１の上面に設けられたソルダーレジスト層４５には、接着材層３８を介して半導体チップ３１がダイボンディングされている。接着材層３８の厚さは、図１に示した半導体装置１０と同様に、３０〜５０μｍである。
また、半導体チップ３１の上面３１ｃには、上面３１ｃの周縁に沿って、切欠部３２が形成されている。切欠部３２は、半導体チップ３１の上面３１ｃと平行な平面３２ｃと、半導体チップ３１ｂの側面３１ｂと平行な平面３２ｂとを有している。 The semiconductor chip 31 is die-bonded to the solder resist layer 45 provided on the upper surface of the substrate 41 via the adhesive layer 38. The thickness of the adhesive layer 38 is 30 to 50 μm, like the semiconductor device 10 shown in FIG.
A cutout 32 is formed in the upper surface 31c of the semiconductor chip 31 along the periphery of the upper surface 31c. The notch 32 has a plane 32c parallel to the upper surface 31c of the semiconductor chip 31, and a plane 32b parallel to the side surface 31b of the semiconductor chip 31b.

基板４１の表面において、半導体チップ３１の真下に位置する領域が、ダイボンディング領域である。ダイボンディング領域とワイヤボンディング領域との最短距離は、図１に示した半導体装置１０と同様に、１００〜４００μｍである。 A region located directly below the semiconductor chip 31 on the surface of the substrate 41 is a die bonding region. Similar to the semiconductor device 10 shown in FIG. 1, the shortest distance between the die bonding region and the wire bonding region is 100 to 400 μm.

また、ダイボンディング領域とワイヤボンディング領域との間には、溝４２が形成されている。溝４２は、本発明における溝に相当するものである。
半導体チップ３１の上面３１ｃには、複数の電極３６が設けられていて、各電極３６とボンディングパッド４４とがワイヤ３７によって電気的に接続されている。
半導体装置３０には、基板４１の表面（上面）全体を覆うように半導体チップ３１を封止する樹脂パッケージ部３９が形成されている。 Further, a groove 42 is formed between the die bonding region and the wire bonding region. The groove 42 corresponds to the groove in the present invention.
A plurality of electrodes 36 are provided on the upper surface 31 c of the semiconductor chip 31, and the electrodes 36 and the bonding pads 44 are electrically connected by wires 37.
In the semiconductor device 30, a resin package portion 39 that seals the semiconductor chip 31 is formed so as to cover the entire surface (upper surface) of the substrate 41.

図４は、図１に示した半導体装置の平面透視図である。
図４においては、説明の便宜上、半導体チップ３１の上面３１ｃに形成された電極３６、ワイヤ３７及び樹脂パッケージ部３９を、図示していない。 4 is a perspective plan view of the semiconductor device shown in FIG.
In FIG. 4, for convenience of explanation, the electrode 36, the wire 37, and the resin package part 39 formed on the upper surface 31 c of the semiconductor chip 31 are not shown.

ワイヤボンディングパッド４４は、半導体装置３０の外周に沿って複数設けられていて、ソルダーレジスト層４５から露出している。半導体チップ３１は、ソルダーレジスト層４５の中央部分に、接着材層３８を介してダイボンディングされている。図中、３２は、切欠部を示している。また、図中、ワイヤボンディングパッド４４が設けられた領域は、ワイヤボンディング領域であり、半導体チップ３１がダイボンディングされた領域は、ダイボンディング領域である。ワイヤボンディング領域とダイボンディング領域との最短距離は、上述したように、１００〜４００μｍである。 A plurality of wire bonding pads 44 are provided along the outer periphery of the semiconductor device 30 and exposed from the solder resist layer 45. The semiconductor chip 31 is die-bonded to the center portion of the solder resist layer 45 via an adhesive layer 38. In the figure, reference numeral 32 denotes a notch. In the figure, the region where the wire bonding pad 44 is provided is a wire bonding region, and the region where the semiconductor chip 31 is die bonded is a die bonding region. As described above, the shortest distance between the wire bonding region and the die bonding region is 100 to 400 μm.

また、ソルダーレジスト層４５には、ワイヤボンディング領域とダイボンディング領域との間に、４つの溝４２が形成されている。４つの溝４２は、それぞれダイボンディング領域の辺に沿って形成されている。 Further, in the solder resist layer 45, four grooves 42 are formed between the wire bonding region and the die bonding region. The four grooves 42 are formed along the sides of the die bonding region, respectively.

本発明においては、半導体装置３０のように、半導体チップ３１の上面３１ｃに、上面３１ｃの周縁に沿って、切欠部３２が形成されていることも望ましい。
半導体チップ３１の側面３１ｂ及び切欠部３２の両方を這い上がらなければ、接着材が半導体チップ３１の上面３１ｃに至らないため、接着材が半導体チップ３１の上面３１ｃまで這い上がることをより確実に防止することができるからである。 In the present invention, like the semiconductor device 30, it is also desirable that the notch 32 is formed on the upper surface 31 c of the semiconductor chip 31 along the periphery of the upper surface 31 c.
The adhesive does not reach the upper surface 31c of the semiconductor chip 31 unless both the side surface 31b and the notch 32 of the semiconductor chip 31 are scooped up, so that the adhesive can be more reliably prevented from scooping up to the upper surface 31c of the semiconductor chip 31. Because it can be done.

また、本発明において、上記溝は、必ずしも、ダイボンディング領域を包囲する連続した溝である必要はなく、図４に示した半導体装置３０における溝４２のように、ダイボンディング領域の辺に沿って形成された溝であってもよい。また、ダイボンディング領域とワイヤボンディング領域との間に形成される溝は、必ずしも、１つである必要はなく、例えば、ダイボンディング領域の辺に沿った複数の溝が、該辺に沿って平行に並ぶように形成されていてもよい。 In the present invention, the groove does not necessarily have to be a continuous groove surrounding the die bonding region, and, like the groove 42 in the semiconductor device 30 shown in FIG. 4, along the side of the die bonding region. It may be a groove formed. Further, the number of grooves formed between the die bonding region and the wire bonding region is not necessarily one. For example, a plurality of grooves along the side of the die bonding region are parallel to the side. It may be formed to line up.

次に、本発明の半導体装置の製造方法について説明する。
ここでは、図１及び図２に示した半導体装置の製造方法について説明することとする。また、先ず半導体装置の製造に用いられる基板（以下、半導体装置製造用基板という）の製造方法について説明し、その後、半導体装置製造用基板を用いた半導体装置の製造方法について説明することとする。
図５（ａ）〜（ｅ）、及び、図６（ａ）〜（ｃ）は、本発明の半導体装置の製造方法を模式的に示す断面図である。 Next, a method for manufacturing a semiconductor device of the present invention will be described.
Here, a manufacturing method of the semiconductor device shown in FIGS. 1 and 2 will be described. First, a manufacturing method of a substrate (hereinafter referred to as a semiconductor device manufacturing substrate) used for manufacturing a semiconductor device will be described, and then a manufacturing method of the semiconductor device using the semiconductor device manufacturing substrate will be described.
FIGS. 5A to 5E and FIGS. 6A to 6C are cross-sectional views schematically showing a method for manufacturing a semiconductor device of the present invention.

（Ａ）基板２１を出発材料とし、まず、基板２１の両面に、導体層２３を形成する。導体層２３は、基板２１の両面に無電解メッキを施し、さらに電解メッキを施してベタの金属層を形成した後、エッチング処理を施すことにより形成することができる。また、銅張基板にエッチング処理を施すことにより形成してもよい。 (A) Using the substrate 21 as a starting material, first, a conductor layer 23 is formed on both surfaces of the substrate 21. The conductor layer 23 can be formed by performing electroless plating on both surfaces of the substrate 21 and further performing electrolytic plating to form a solid metal layer and then performing an etching process. Moreover, you may form by performing an etching process to a copper clad board | substrate.

（Ｂ）次に、基板２１に、ドリルやレーザ等により貫通孔を穿設する。続いて、無電解メッキを施し、さらに電解メッキを施すことにより、上記貫通孔の壁面に金属薄膜を形成し、該貫通孔に充填材を充填することにより、ビアホール２６を形成する。上記充填材としては、例えば、樹脂充填材や金属充填材等を挙げることができる。また、ビアホール２６には、蓋メッキを施してもよい。 (B) Next, a through hole is drilled in the substrate 21 with a drill, a laser, or the like. Subsequently, electroless plating is performed, and further electroplating is performed to form a metal thin film on the wall surface of the through hole, and the via hole is formed by filling the through hole with a filler. Examples of the filler include a resin filler and a metal filler. The via hole 26 may be plated with a lid.

（Ｃ）次に、基板２１の表面に、未硬化のソルダーレジスト組成物をロールコータやカーテンコータ等により塗布したり、フィルム状に成形したソルダーレジスト組成物を圧着したりした後、硬化処理を施すことにより、ソルダーレジスト層２５を形成する。基板２１の裏面にも、同様にしてソルダーレジスト層２９を形成する。
後述するように、ソルダーレジスト層２５の中央部分には、半導体チップ１１がダイボンディングされる。基板２１の表面において、半導体チップ１１の真下に位置する領域が、ダイボンディング領域である。 (C) Next, an uncured solder resist composition is applied to the surface of the substrate 21 with a roll coater, a curtain coater, or the like, or a solder resist composition molded into a film shape is pressure-bonded, followed by curing treatment. By applying, the solder resist layer 25 is formed. Similarly, a solder resist layer 29 is formed on the back surface of the substrate 21.
As will be described later, the semiconductor chip 11 is die-bonded to the central portion of the solder resist layer 25. On the surface of the substrate 21, a region located directly below the semiconductor chip 11 is a die bonding region.

続いて、ソルダーレジスト層２５の所定箇所にレーザ処理や露光現像処理により開口を形成し、露出した箇所にＮｉメッキやＡｕメッキを行うことにより、ボンディングパッド２４を形成する。また、ソルダーレジスト層２９に対しても同様の処理を行い、ランド２７を形成する。基板２１の表面において、ボンディングパッド２４が形成された領域が、ワイヤボンディング領域である。上記（Ｃ）の工程においては、ダイボンディング領域とワイヤボンディング領域との最短距離を、１００〜４００μｍに設定する。 Subsequently, an opening is formed in a predetermined portion of the solder resist layer 25 by laser processing or exposure and development processing, and a bonding pad 24 is formed by performing Ni plating or Au plating on the exposed portion. The land 27 is formed by performing the same process on the solder resist layer 29. A region where the bonding pad 24 is formed on the surface of the substrate 21 is a wire bonding region. In the step (C), the shortest distance between the die bonding region and the wire bonding region is set to 100 to 400 μm.

（Ｄ）次に、エッチングやレーザ等により、ソルダーレジスト層２５におけるダイボンディング領域とワイヤボンディング領域との間に溝２２を形成する。溝２２の平面視形状は、図２に示すように、ダイボンディング領域を包囲する連続した溝である。このような形状の溝を形成することにより、ワイヤボンディングへ接着材が流れ込むことをより確実に防止することができる。
上記（Ａ）〜（Ｄ）の工程を経ることにより、半導体装置製造用基板２０を製造することができる（図５（ａ）参照）。 (D) Next, a groove 22 is formed between the die bonding region and the wire bonding region in the solder resist layer 25 by etching or laser. The planar view shape of the groove 22 is a continuous groove surrounding the die bonding region as shown in FIG. By forming the groove having such a shape, it is possible to more reliably prevent the adhesive material from flowing into the wire bonding.
Through the steps (A) to (D), the semiconductor device manufacturing substrate 20 can be manufactured (see FIG. 5A).

（Ｅ）半導体ウエハから半導体チップを切り出すダイシング工程として、まず、半導体ウエハを粘着テープに貼着し、粘着テープを貼着した半導体ウエハをテーブル上に載置する。そして、上記テーブルに設けられた複数の小孔から吸引することにより、半導体ウエハをテーブルに吸着させ、その状態で、高速回転させたダイシング・ブレードにより、半導体ウエハのダイシングを行い、半導体チップを得る。
このとき、厚さの異なる２種類のダイシング・ブレードを用いることにより、半導体ウエハのダイシングを行うと同時に、切欠部を形成することができる。
具体的には、相対的に厚い一のダイシング・ブレードによって、所定の厚さまで半導体ウエハのダイシングを行って、半導体ウエハに格子状の溝を形成し、その後、その溝に沿って、相対的に薄い他のダイシング・ブレードによってダイシングを行うことにより、半導体チップの下面又は上面の周縁に沿って切欠部を形成することができる。 (E) As a dicing step of cutting a semiconductor chip from a semiconductor wafer, first, the semiconductor wafer is attached to an adhesive tape, and the semiconductor wafer attached with the adhesive tape is placed on a table. Then, the semiconductor wafer is attracted to the table by suction from a plurality of small holes provided in the table, and in this state, the semiconductor wafer is diced by a dicing blade rotated at high speed to obtain a semiconductor chip. .
At this time, by using two types of dicing blades having different thicknesses, the notch can be formed simultaneously with dicing of the semiconductor wafer.
Specifically, the semiconductor wafer is diced to a predetermined thickness with a relatively thick dicing blade to form lattice-like grooves in the semiconductor wafer, and then relatively along the grooves. By performing dicing with another thin dicing blade, a notch can be formed along the periphery of the lower surface or upper surface of the semiconductor chip.

（Ｆ）次に、半導体装置製造用基板２０のソルダーレジスト層２５の中央部分（ワイヤボンディング領域）に、エポキシ樹脂等からなる接着材を塗布し、未硬化の接着材層１８′を形成する（図５（ｂ）参照）。（Ｆ）の工程においては、硬化した後の接着材層１８の厚さが３０〜５０μｍとなるように、未硬化の接着材層１８′を形成する（図５（ｂ）参照）。 (F) Next, an adhesive made of epoxy resin or the like is applied to the central portion (wire bonding region) of the solder resist layer 25 of the substrate 20 for manufacturing a semiconductor device to form an uncured adhesive layer 18 '( (Refer FIG.5 (b)). In the step (F), an uncured adhesive layer 18 ′ is formed so that the thickness of the cured adhesive layer 18 is 30 to 50 μm (see FIG. 5B).

（Ｇ）次に、上記（Ｅ）の工程によって得られた半導体チップを、未硬化の接着材層１８′に載置し、露光処理等を行い、接着材層１８を形成する（図５（ｃ）参照）。
このとき、ワイヤボンディング領域とダイボンディング領域との間に溝２２が形成されているため、ワイヤボンディング領域に未硬化の接着材が流れ込むことを防止することができる。また、ワイヤボンディング領域とダイボンディング領域との最短距離が１００〜４００μｍに設定されているため、溝２２に過剰な量の未硬化の接着材が流れ込むことがない。従って、適正な量の接着材によって半導体チップ１１をダイボンディングすることができる。その結果、半導体チップ１１の接合強度を高めることができ、半導体チップ１１とソルダーレジスト層２５との間にボイドが生じることもない。 (G) Next, the semiconductor chip obtained by the step (E) is placed on the uncured adhesive layer 18 ′, and subjected to an exposure process or the like to form the adhesive layer 18 (FIG. 5 ( c)).
At this time, since the groove 22 is formed between the wire bonding region and the die bonding region, uncured adhesive can be prevented from flowing into the wire bonding region. Moreover, since the shortest distance between the wire bonding region and the die bonding region is set to 100 to 400 μm, an excessive amount of uncured adhesive does not flow into the groove 22. Therefore, the semiconductor chip 11 can be die-bonded with an appropriate amount of adhesive. As a result, the bonding strength of the semiconductor chip 11 can be increased, and no void is generated between the semiconductor chip 11 and the solder resist layer 25.

また、半導体装置１０によれば、接着材層１８の厚さが３０〜５０μｍであり、適当な量の接着材が用いられているので、半導体チップ１１とソルダーレジスト層２５との接合強度を高めることができ、半導体チップ１１とソルダーレジスト層２５との間にボイドが生じることがない。さらに、半導体チップ１１のダイボンディング時に、未硬化の接着材が半導体チップ１１の上面１１ｃまで這い上がることを防止し得るので、接着材が半導体チップ１１の上面１１ｃに設けられた電極１６を覆ってしまうことがなく、電極１６へワイヤ１７をワイヤボンディングすることができなくなったり、電極１６とワイヤ１７との接続の信頼性が低下したりすることもない。 Further, according to the semiconductor device 10, the thickness of the adhesive layer 18 is 30 to 50 μm, and an appropriate amount of adhesive is used, so that the bonding strength between the semiconductor chip 11 and the solder resist layer 25 is increased. Therefore, no void is generated between the semiconductor chip 11 and the solder resist layer 25. Furthermore, since it is possible to prevent the uncured adhesive from creeping up to the upper surface 11c of the semiconductor chip 11 during die bonding of the semiconductor chip 11, the adhesive covers the electrodes 16 provided on the upper surface 11c of the semiconductor chip 11. Therefore, the wire 17 cannot be bonded to the electrode 16 and the reliability of the connection between the electrode 16 and the wire 17 is not lowered.

（Ｈ）続いて、半導体チップ１１の上面１１ｃに設けられた電極１６と、ボンディングパッド２４とをワイヤ１７を用いてワイヤボンディングする（図５（ｄ）参照）。次に、基板２１の上面全体を覆うように、エポキシ樹脂等を含有する樹脂組成物で樹脂パッケージ部１９を形成する（図５（ｅ）参照）。次に、ランド２７上に半田ボールを載置し、上記半田ボールをリフローすることにより、ランド２７上に半田バンプ２８を形成する（図６（ａ）参照）。続いて、樹脂パッケージ部１９に粘着テープ９を貼着し（図６（ｂ）参照）、その状態で、ダイシングを行うことにより、半導体装置１０を製造することができる（図６（ｃ）参照）。 (H) Subsequently, the electrode 16 provided on the upper surface 11c of the semiconductor chip 11 and the bonding pad 24 are wire-bonded using the wire 17 (see FIG. 5D). Next, the resin package part 19 is formed with the resin composition containing an epoxy resin etc. so that the whole upper surface of the board | substrate 21 may be covered (refer FIG.5 (e)). Next, a solder ball is placed on the land 27, and the solder ball 28 is formed on the land 27 by reflowing the solder ball (see FIG. 6A). Subsequently, the adhesive tape 9 is attached to the resin package portion 19 (see FIG. 6B), and the semiconductor device 10 can be manufactured by performing dicing in that state (see FIG. 6C). ).

以上、本発明の実施形態に係る半導体装置について説明したが、本発明は、この例に限定されるものではない。本実施形態においては、基板が１層からなるものである場合について説明したが、本発明において、上記基板は、複数の板状体が積層されたものであってもよい。また、本実施形態では、半導体装置のパッケージ方式がＢＧＡである場合について説明したが、本発明はこの例に限定されず、例えば、ＬＧＡであってもよい。
この明細書および添付図面からは、以下のような特徴が抽出され得る。
（１） 上面に電極が設けられた半導体チップと、
上記半導体チップが接着材層を介してダイボンディングされるエリアのうち当該接着材層が実際に接しているダイボンディング領域、及び、上記電極とワイヤを介して電気的に接続されるワイヤボンディング領域を有する基板と
を備えた半導体装置。
（２） 上面に電極が設けられた半導体チップと、
前記半導体チップが接着材層を介してダイボンディングされるエリアのうち当該接着材層が実際に接しているダイボンディング領域、及び、前記電極とワイヤを介して電気的に接続されるワイヤボンディング領域を有する基板と
前記ワイヤボンディング領域と前記ダイボンディング領域との間に形成された溝と
を備えた半導体装置。
（３） 電極と切欠部とが設けられた半導体チップと、
前記半導体チップが接着材層を介してダイボンディングされるエリアのうち当該接着材層が実際に接しているダイボンディング領域、及び、前記電極とワイヤを介して電気的に接続されるワイヤボンディング領域を有する基板と
を備えた半導体装置。
（４）上面に電極と切欠部とが設けられた半導体チップと、
前記半導体チップが接着材層を介してダイボンディングされるエリアのうち当該接着材層が実際に接しているダイボンディング領域、及び、前記電極とワイヤを介して電気的に接続されるワイヤボンディング領域を有する基板と、
前記ワイヤボンディング領域と前記ダイボンディング領域との間に形成された溝と
を備えた半導体装置。
（５）上面に電極が設けられた半導体チップと、
前記半導体チップが接着材層を介してダイボンディングされるエリアのうち当該接着材層が実際に接しているダイボンディング領域、及び、前記電極とワイヤを介して電気的に接続されるワイヤボンディング領域を有する基板と
を備えた半導体装置であって、
前記ワイヤボンディング領域と前記ダイボンディング領域との最短距離が、１００μｍ以上であることを特徴とする半導体装置。
（６）前記ワイヤボンディング領域と前記ダイボンディング領域との間に形成された溝をさらに備えている、（５）に記載の半導体装置。
（５）の構成によれば、ワイヤボンディング領域とダイボンディング領域との最短距離が１００μｍ以上に設定されているため、半導体装置の小型化が可能であり、しかもワイヤボンディング領域とダイボンディング領域との間に溝が形成されている場合に、この溝に過剰な量の未硬化の接着材が流れ込まないようにすることができる。従って、適正な量の接着材によって半導体チップをダイボンディングすることができ、半導体チップの接合強度を高めることができ、半導体チップと基板との間にボイドが生じることがない。
ワイヤボンディング領域とダイボンディング領域との最短距離が１００μｍ未満である場合、ワイヤボンディング領域とダイボンディング領域とが近過ぎるため、ワイヤボンディング領域まで接着材が流れ込むおそれがある。
一方、ワイヤボンディング領域とダイボンディング領域との最短距離は、４００μｍ以下であることが好ましい。４００μｍを超えると、半導体装置の小型化を図ることが困難である。
（７）前記溝には前記接着材層が流れ込んでいない、（２）、（４）または（６）に記載の半導体装置。
（８）前記基板の表面にソルダーレジスト層が形成されており、前記ソルダーレジスト層に前記溝が形成されている、（２）、（４）、（６）または（７）に記載の半導体装置。
（９）前記ソルダーレジスト層には、前記ワイヤボンディング領域と前記ダイボンディング領域との間に、４つの前記溝が形成されている、（８）に記載の半導体装置。
（１０）前記４つの溝は、それぞれ前記ダイボンディング領域の辺に沿って形成されている、（９）に記載の半導体装置。
（１１）前記溝が、前記ダイボンディング領域の辺に沿って形成された溝である、（２）、（４）、（６）〜（８）のいずれか一項に記載の半導体装置。
（１２）前記溝は、１つより多い、（１１）に記載の半導体装置。
（１３）前記溝は、ダイボンディング領域を包囲する連続した溝である（２）、（４）、（６）〜（８）、（１１）、（１２）のいずれか一項に記載の半導体装置。
（１３）の構成によれば、ワイヤボンディング領域とダイボンディング領域との間に、該ダイボンディング領域を包囲する連続した溝が形成されているため、ワイヤボンディング領域へ接着材が流れ込むことを、より確実に防止することができる。
（１４）前記溝と前記ダイボンディング領域との最短距離が、１００μｍ以上である、（２）、（４）、（６）〜（１３）のいずれか一項に記載の半導体装置。
（１５）前記半導体チップの下面に、該下面の周縁に沿って、前記切欠部が形成されている（３）に記載の半導体装置。
（１５）の構成によれば、半導体チップの下面の周縁に沿って、切欠部が形成されているため、切欠部によって、半導体チップの側面に沿った接着材の這い上がりをより確実に防止することができる。
（１６）前記切欠部は、前記半導体チップの下面と平行な平面と、前記半導体チップの側面と平行な平面とを有している、（１５）に記載の半導体装置。
（１７）前記半導体チップの上面には、該上面の周縁に沿って、前記切欠部が形成されている（３）又は（４）に記載の半導体装置。
（１７）の構成によれば、半導体チップの上面の周縁に沿って、切欠部が形成されているため、半導体チップの側面に沿って這い上がった未硬化の接着材は一旦、切欠部に入り込むことになり、さらに接着材が半導体チップの上面に至るには、切欠部を這い上がらなければならない。このように、半導体チップの側面及び切欠部の両方を這い上がらなければ、接着材が半導体チップの上面に至らないようにすることにより、接着材が半導体チップの上面まで這い上がることをより確実に防止することができる。
（１８）前記切欠部は、前記半導体チップの上面と平行な平面と、前記半導体チップの側面と平行な平面とを有している、（１７）に記載の半導体装置。
（１９）前記基板は、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、およびフェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの、ならびにセラミックのうちのいずれかを含む、（１）〜（１８）のいずれか一項に記載の半導体装置。
（２０）前記基板は、ガラス繊維を含浸したエポキシ樹脂からなる、（１）〜（１８）のいずれか一項に記載の半導体装置。
（２１）前記基板の両面に、導体層が形成されている、（１）〜（２０）のいずれか一項に記載の半導体装置。
（２２）前記導体層はＣｕ層である、（２１）記載の半導体装置。
（２３）前記導体層は、前記基板の表面の外周部分に形成された導体層と、前記基板の裏面の外周部分に形成された導体層とを含む、（２１）または（２２）に記載の半導体装置。
（２４）前記基板の表面の外周部分に形成された導体層と、前記基板の裏面の外周部分に形成された導体層とが、ビアホールによって接続されている、（２３）に記載の半導体装置。
（２５）前記基板の両面に形成された夫々の導体層がビアホールによって接続されている、（２１）または（２２）に記載の半導体装置。
（２６）前記ビアホールは、前記基板に穿設された貫通孔の壁面に金属薄膜が形成され、該貫通孔に充填材が充填されたものである、（２４）または（２５）に記載の半導体装置。
（２７）前記充填材は、絶縁性充填材、または金属充填材等の導電性充填材である、（２６）に記載の半導体装置。
（２８）前記基板の表面には、前記基板の外周部分に形成された前記導体層の一部を露出させて、残りの前記導体層及び前記基板を覆うように、第１のソルダーレジスト層が形成されている、（２３）〜（２７）のいずれか一項に記載の半導体装置。
（２９）前記露出した導体層の表面に、ワイヤボンディングパッドが形成されている、（２８）に記載の半導体装置。
（３０）前記基板の表面には、前記導体層の一部を露出させて、残りの前記導体層及び前記基板を覆う第１のソルダーレジスト層が形成されていて、前記第１のソルダーレジスト層から露出した前記導体層の表面にワイヤボンディングパッドが形成されている、（２１）または（２２）に記載の半導体装置。
（３１）前記ワイヤボンディングパッドはＮｉ層やＡｕ層からなる、（２９）または（３０）に記載の半導体装置。
（３２）前記半導体チップの上面に設けられた電極と前記ワイヤボンディングパッドとがワイヤによって電気的に接続されている。（２９）〜（３１）のいずれか一項に記載の半導体装置。
（３３）前記ワイヤボンディングパッドは、前記半導体装置の外周に沿って複数設けられており、前記第１のソルダーレジスト層から露出している、（２９）〜（３２）のいずれか一項に記載の半導体装置。
（３４）前記第１のソルダーレジスト層は、前記導体層の一部のみを露出させるように形成されている、（２８）〜（３３）のいずれか一項に記載の半導体装置。
（３５）前記第１のソルダーレジスト層に、前記接着材層を介して前記半導体チップがダイボンディングされている、（２８）〜（３４）のいずれか一項に記載の半導体装置。
（３６）前記半導体チップは、前記第１のソルダーレジスト層の中央部分に、前記接着材層を介してダイボンディングされている、（３５）に記載の半導体装置。
（３７）前記基板の裏面には、前記導体層の一部を露出させて残りの前記導体層及び前記基板を覆うように第２のソルダーレジスト層が形成されており、前記第２のソルダーレジスト層から露出した前記導体層の表面にはランドが形成されている、（２１）〜（３６）のいずれか一項に記載の半導体装置。
（３８）前記ランド上には、半田バンプが形成されている、（３７）に記載の半導体装置。
（３９）前記基板の表面において、前記半導体チップの真下に位置する領域が、前記ダイボンディング領域である、（１）〜（３８）のいずれか一項に記載の半導体装置。
（４０）前記接着材層の厚さが、３０〜５０μｍである、（１）〜（３９）のいずれか一項に記載の半導体装置。
（４０）の構成によれば、接着材層の厚さが、３０〜５０μｍであり、適当な量の接着材が用いられているので、半導体チップと基板との接合強度が高く、半導体チップと基板との間にボイドが生じたりすることがない。また、適当な量の接着材が用いられているので、半導体チップのダイボンディング時に、未硬化の接着材が半導体チップの上面まで這い上がることを防止することができ、接着材が半導体チップの上面に設けられた電極を覆ってしまうことがなく、電極へワイヤをワイヤボンディングすることができなくなったり、電極とワイヤとの接続の信頼性が低下したりすることもない。
接着材層の厚さが３０μｍ未満である場合、半導体チップの接合強度が低下したり、半導体チップと基板との間にボイドが生じたりするおそれがある。一方、接着材層の厚さが５０μｍを超えた場合、半導体チップのダイボンディング時に、未硬化の接着材が半導体チップの上面まで這い上がって、半導体チップの上面に設けられた電極を覆ってしまい、電極へワイヤをワイヤボンディングすることができなくなったり、電極とワイヤとの接続の信頼性が低下したりするおそれがある。
（４１）前記接着材層は、樹脂組成物によって形成されている、（１）〜（４０）のいずれか一項に記載の半導体装置。
（４２）前記基板の表面全体と前記半導体チップを封止する樹脂パッケージ部が形成されている、（１）〜（４１）のいずれか一項に記載の半導体装置。
（４３）前記樹脂パッケージ部は、エポキシ樹脂を含有している、（４２）に記載の半導体装置。
（４４）前記基板は、複数の板状体が積層されたものである、（１）〜（４３）のいずれか一項に記載の半導体装置。 The semiconductor device according to the embodiment of the present invention has been described above, but the present invention is not limited to this example. In this embodiment, although the case where the board | substrate consists of one layer was demonstrated, in this invention, the said board | substrate may laminate | stack several plate-shaped bodies. In the present embodiment, the case where the package system of the semiconductor device is BGA has been described. However, the present invention is not limited to this example, and may be LGA, for example.
The following features can be extracted from this specification and the accompanying drawings.
(1) a semiconductor chip having an electrode on its upper surface;
Of the area where the semiconductor chip is die-bonded via an adhesive layer, a die bonding area where the adhesive layer is actually in contact, and a wire bonding area where the electrode is electrically connected via a wire A semiconductor device comprising a substrate having the same.
(2) a semiconductor chip provided with electrodes on the upper surface;
Of the area where the semiconductor chip is die-bonded via an adhesive layer, a die bonding area where the adhesive layer is actually in contact, and a wire bonding area where the electrode is electrically connected via a wire A semiconductor device comprising: a substrate having a groove; and a groove formed between the wire bonding region and the die bonding region.
(3) a semiconductor chip provided with an electrode and a notch,
Of the area where the semiconductor chip is die-bonded via an adhesive layer, a die bonding area where the adhesive layer is actually in contact, and a wire bonding area where the electrode is electrically connected via a wire A semiconductor device comprising a substrate having the same.
(4) a semiconductor chip provided with an electrode and a notch on the upper surface;
Of the area where the semiconductor chip is die-bonded via an adhesive layer, a die bonding area where the adhesive layer is actually in contact, and a wire bonding area where the electrode is electrically connected via a wire A substrate having;
A semiconductor device comprising a groove formed between the wire bonding region and the die bonding region.
(5) a semiconductor chip provided with electrodes on the upper surface;
Of the area where the semiconductor chip is die-bonded via an adhesive layer, a die bonding area where the adhesive layer is actually in contact, and a wire bonding area where the electrode is electrically connected via a wire A semiconductor device comprising a substrate having
A semiconductor device, wherein a shortest distance between the wire bonding region and the die bonding region is 100 μm or more.
(6) The semiconductor device according to (5), further including a groove formed between the wire bonding region and the die bonding region.
According to the configuration of (5), since the shortest distance between the wire bonding region and the die bonding region is set to 100 μm or more, the semiconductor device can be reduced in size, and the wire bonding region and the die bonding region can be reduced. When a groove is formed between them, an excessive amount of uncured adhesive can be prevented from flowing into the groove. Therefore, the semiconductor chip can be die-bonded with an appropriate amount of adhesive, and the bonding strength of the semiconductor chip can be increased, so that no void is generated between the semiconductor chip and the substrate.
When the shortest distance between the wire bonding region and the die bonding region is less than 100 μm, the wire bonding region and the die bonding region are too close, and the adhesive may flow into the wire bonding region.
On the other hand, the shortest distance between the wire bonding region and the die bonding region is preferably 400 μm or less. If it exceeds 400 μm, it is difficult to reduce the size of the semiconductor device.
(7) The semiconductor device according to (2), (4), or (6), wherein the adhesive layer does not flow into the groove.
(8) The semiconductor device according to (2), (4), (6) or (7), wherein a solder resist layer is formed on the surface of the substrate, and the groove is formed in the solder resist layer. .
(9) The semiconductor device according to (8), wherein the groove is formed in the solder resist layer between the wire bonding region and the die bonding region.
(10) The semiconductor device according to (9), wherein each of the four grooves is formed along a side of the die bonding region.
(11) The semiconductor device according to any one of (2), (4), and (6) to (8), wherein the groove is a groove formed along a side of the die bonding region.
(12) The semiconductor device according to (11), wherein the number of the grooves is more than one.
(13) The semiconductor according to any one of (2), (4), (6) to (8), (11), and (12), wherein the groove is a continuous groove surrounding the die bonding region. apparatus.
According to the configuration of (13), since a continuous groove surrounding the die bonding region is formed between the wire bonding region and the die bonding region, the adhesive material flows into the wire bonding region. It can be surely prevented.
(14) The semiconductor device according to any one of (2), (4), and (6) to (13), wherein a shortest distance between the groove and the die bonding region is 100 μm or more.
(15) The semiconductor device according to (3), wherein the cutout portion is formed on a lower surface of the semiconductor chip along a peripheral edge of the lower surface.
According to the configuration of (15), since the notch is formed along the peripheral edge of the lower surface of the semiconductor chip, the notch further reliably prevents the adhesive material from creeping up along the side surface of the semiconductor chip. be able to.
(16) The semiconductor device according to (15), wherein the notch has a plane parallel to a lower surface of the semiconductor chip and a plane parallel to a side surface of the semiconductor chip.
(17) The semiconductor device according to (3) or (4), wherein the cutout portion is formed on an upper surface of the semiconductor chip along a peripheral edge of the upper surface.
According to the configuration of (17), the notched portion is formed along the peripheral edge of the upper surface of the semiconductor chip. Therefore, the uncured adhesive that has been scooped up along the side surface of the semiconductor chip once enters the notched portion. In addition, in order for the adhesive to reach the upper surface of the semiconductor chip, it is necessary to scoop up the notch. As described above, the adhesive does not reach the top surface of the semiconductor chip unless both the side surface and the cutout portion of the semiconductor chip are scooped up, so that the adhesive material can more reliably rise up to the top surface of the semiconductor chip. Can be prevented.
(18) The semiconductor device according to (17), wherein the notch has a plane parallel to an upper surface of the semiconductor chip and a plane parallel to a side surface of the semiconductor chip.
(19) The substrate is made of a bismaleimide-triazine resin (BT resin), an epoxy resin, a polyester resin, a polyimide resin, a phenol resin, a resin in which a reinforcing material such as glass fiber is impregnated, and a ceramic. The semiconductor device according to any one of (1) to (18), including any of them.
(20) The semiconductor device according to any one of (1) to (18), wherein the substrate is made of an epoxy resin impregnated with glass fiber.
(21) The semiconductor device according to any one of (1) to (20), wherein a conductor layer is formed on both surfaces of the substrate.
(22) The semiconductor device according to (21), wherein the conductor layer is a Cu layer.
(23) The conductor layer includes a conductor layer formed on an outer peripheral portion of the surface of the substrate and a conductor layer formed on an outer peripheral portion of the back surface of the substrate. Semiconductor device.
(24) The semiconductor device according to (23), wherein the conductor layer formed on the outer peripheral portion of the front surface of the substrate and the conductor layer formed on the outer peripheral portion of the rear surface of the substrate are connected by a via hole.
(25) The semiconductor device according to (21) or (22), wherein the respective conductor layers formed on both surfaces of the substrate are connected by via holes.
(26) The semiconductor according to (24) or (25), wherein the via hole is formed by forming a metal thin film on a wall surface of a through hole drilled in the substrate and filling the through hole with a filler. apparatus.
(27) The semiconductor device according to (26), wherein the filler is a conductive filler such as an insulating filler or a metal filler.
(28) A first solder resist layer is formed on the surface of the substrate so as to expose a part of the conductor layer formed on the outer peripheral portion of the substrate and cover the remaining conductor layer and the substrate. The semiconductor device according to any one of (23) to (27), which is formed.
(29) The semiconductor device according to (28), wherein a wire bonding pad is formed on the surface of the exposed conductor layer.
(30) A first solder resist layer is formed on the surface of the substrate so as to expose a part of the conductor layer and cover the remaining conductor layer and the substrate, and the first solder resist layer. The semiconductor device according to (21) or (22), wherein a wire bonding pad is formed on the surface of the conductor layer exposed from the substrate.
(31) The semiconductor device according to (29) or (30), wherein the wire bonding pad is made of a Ni layer or an Au layer.
(32) An electrode provided on the upper surface of the semiconductor chip and the wire bonding pad are electrically connected by a wire. (29) The semiconductor device according to any one of (31).
(33) A plurality of the wire bonding pads are provided along the outer periphery of the semiconductor device, and are exposed from the first solder resist layer, according to any one of (29) to (32). Semiconductor device.
(34) The semiconductor device according to any one of (28) to (33), wherein the first solder resist layer is formed so as to expose only a part of the conductor layer.
(35) The semiconductor device according to any one of (28) to (34), wherein the semiconductor chip is die-bonded to the first solder resist layer via the adhesive layer.
(36) The semiconductor device according to (35), wherein the semiconductor chip is die-bonded to a central portion of the first solder resist layer via the adhesive layer.
(37) A second solder resist layer is formed on the back surface of the substrate so as to expose a part of the conductor layer so as to cover the remaining conductor layer and the substrate. The semiconductor device according to any one of (21) to (36), wherein a land is formed on a surface of the conductor layer exposed from the layer.
(38) The semiconductor device according to (37), wherein a solder bump is formed on the land.
(39) The semiconductor device according to any one of (1) to (38), wherein a region located immediately below the semiconductor chip on the surface of the substrate is the die bonding region.
(40) The semiconductor device according to any one of (1) to (39), wherein the adhesive layer has a thickness of 30 to 50 μm.
According to the configuration of (40), since the adhesive layer has a thickness of 30 to 50 μm and an appropriate amount of adhesive is used, the bonding strength between the semiconductor chip and the substrate is high. No voids are generated between the substrate. In addition, since an appropriate amount of adhesive is used, it is possible to prevent the uncured adhesive from creeping up to the upper surface of the semiconductor chip during die bonding of the semiconductor chip. The electrode provided on the electrode is not covered, and the wire cannot be bonded to the electrode, and the reliability of the connection between the electrode and the wire is not lowered.
When the thickness of the adhesive layer is less than 30 μm, the bonding strength of the semiconductor chip may be reduced, or a void may be generated between the semiconductor chip and the substrate. On the other hand, when the thickness of the adhesive layer exceeds 50 μm, the uncured adhesive crawls up to the upper surface of the semiconductor chip and covers the electrode provided on the upper surface of the semiconductor chip during die bonding of the semiconductor chip. There is a possibility that the wire cannot be wire-bonded to the electrode, or the reliability of the connection between the electrode and the wire is lowered.
(41) The semiconductor device according to any one of (1) to (40), wherein the adhesive layer is formed of a resin composition.
(42) The semiconductor device according to any one of (1) to (41), wherein a resin package portion that seals the entire surface of the substrate and the semiconductor chip is formed.
(43) The semiconductor device according to (42), wherein the resin package portion contains an epoxy resin.
(44) The semiconductor device according to any one of (1) to (43), wherein the substrate is formed by stacking a plurality of plate-like bodies.

１０、３０ 半導体装置
１１、３１ 半導体チップ
１１ａ、３１ａ （半導体チップの）下面
１１ｂ、３１ｂ （半導体チップの）側面
１１ｃ、３１ｃ （半導体チップの）上面
１２、３２ 切欠部
１２ａ、１２ｂ、３２ｂ、３２ｃ （切欠部を構成する）平面
１８、３８ 接着材層
１９、３９ 樹脂パッケージ部
２１、４１ 基板
２３、４３ 導体層
２４、４４ ワイヤボンディングパッド
２５、２９、４５、４９ ソルダーレジスト層
２６、４６ ビアホール
２７、４７ ランド
２８、４８ 半田バンプ 10, 30 Semiconductor device 11, 31 Semiconductor chip 11a, 31a (Semiconductor chip) lower surface 11b, 31b (Semiconductor chip) side surface 11c, 31c (Semiconductor chip) upper surface 12, 32 Notch 12a, 12b, 32b, 32c (Semiconductor chip) Plane 18, 38 Adhesive layer 19, 39 Resin package part 21, 41 Substrate 23, 43 Conductor layer 24, 44 Wire bonding pad 25, 29, 45, 49 Solder resist layer 26, 46 Via hole 27, 47 Land 28, 48 Solder bump

Claims (39)

上面に電極が設けられた半導体チップと、
前記半導体チップが接着材層を介してダイボンディングされるエリアのうち当該接着材層が実際に接しているダイボンディング領域、及び、前記電極とワイヤを介して電気的に接続されるワイヤボンディング領域を有する基板と、
前記基板の表面に形成されたソルダーレジスト層と、
前記ワイヤボンディング領域と前記ダイボンディング領域との間において前記ソルダーレジスト層に形成された溝と
を備えた半導体装置。 A semiconductor chip provided with electrodes on the upper surface;
Of the area where the semiconductor chip is die-bonded via an adhesive layer, a die bonding area where the adhesive layer is actually in contact, and a wire bonding area where the electrode is electrically connected via a wire A substrate having;
A solder resist layer formed on the surface of the substrate;
A semiconductor device comprising a groove formed in the solder resist layer between the wire bonding region and the die bonding region. 前記ソルダーレジスト層が、前記ワイヤボンディング領域を露出させる開口を有しており、前記開口内の全域が前記ワイヤボンディング領域である、請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the solder resist layer has an opening for exposing the wire bonding region, and the entire area in the opening is the wire bonding region. 前記溝には前記接着材層が流れ込んでいない、請求項１または２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the adhesive layer does not flow into the groove. 前記ソルダーレジスト層には、前記ワイヤボンディング領域と前記ダイボンディング領域との間に、４つの前記溝が形成されている、請求項１〜３のいずれか一項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein four grooves are formed between the wire bonding region and the die bonding region in the solder resist layer. 5. 前記４つの溝は、それぞれ前記ダイボンディング領域の辺に沿って形成されている、請求項４に記載の半導体装置。   The semiconductor device according to claim 4, wherein each of the four grooves is formed along a side of the die bonding region. 前記溝が、前記ダイボンディング領域の辺に沿って形成された溝である、請求項１〜３のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the groove is a groove formed along a side of the die bonding region. 前記溝は、１つより多い、請求項６に記載の半導体装置。   The semiconductor device according to claim 6, wherein the number of the grooves is more than one. 前記溝は、ダイボンディング領域を包囲する連続した溝である請求項１〜３、６、７のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the groove is a continuous groove surrounding the die bonding region. 前記溝と前記ダイボンディング領域との最短距離が、１００μｍ以上である、請求項１〜８のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein a shortest distance between the groove and the die bonding region is 100 μm or more. 前記半導体チップの下面に、該下面の周縁に沿って、切欠部が形成されている請求項１〜９のいずれか一項に記載の半導体装置。   The semiconductor device according to any one of claims 1 to 9, wherein a notch is formed in a lower surface of the semiconductor chip along a peripheral edge of the lower surface. 前記切欠部は、前記半導体チップの下面と平行な平面と、前記半導体チップの側面と平行な平面とを有している、請求項１０に記載の半導体装置。   The semiconductor device according to claim 10, wherein the notch has a plane parallel to a lower surface of the semiconductor chip and a plane parallel to a side surface of the semiconductor chip. 前記半導体チップの上面には、該上面の周縁に沿って、切欠部が形成されている請求項１〜９のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein a cutout portion is formed on the upper surface of the semiconductor chip along a peripheral edge of the upper surface. 前記切欠部は、前記半導体チップの上面と平行な平面と、前記半導体チップの側面と平行な平面とを有している、請求項１２に記載の半導体装置。   The semiconductor device according to claim 12, wherein the notch has a plane parallel to an upper surface of the semiconductor chip and a plane parallel to a side surface of the semiconductor chip. 前記基板は、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、およびフェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの、ならびにセラミックのうちのいずれかを含む、請求項１〜１３のいずれか一項に記載の半導体装置。   The substrate is made of any one of bismaleimide-triazine resin (BT resin), epoxy resin, polyester resin, polyimide resin, and phenol resin, those impregnated with a reinforcing material such as glass fiber, and ceramic. The semiconductor device as described in any one of Claims 1-13 containing. 前記基板は、ガラス繊維を含浸したエポキシ樹脂からなる、請求項１〜１３のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the substrate is made of an epoxy resin impregnated with glass fibers. 前記基板の両面に、導体層が形成されている、請求項１〜１５のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein a conductor layer is formed on both surfaces of the substrate. 前記導体層はＣｕ層である、請求項１６記載の半導体装置。   The semiconductor device according to claim 16, wherein the conductor layer is a Cu layer. 前記導体層は、前記基板の表面の外周部分に形成された導体層と、前記基板の裏面の外周部分に形成された導体層とを含む、請求項１６または１７に記載の半導体装置。   The semiconductor device according to claim 16, wherein the conductor layer includes a conductor layer formed on an outer peripheral portion of the surface of the substrate and a conductor layer formed on an outer peripheral portion of the back surface of the substrate. 前記基板の表面の外周部分に形成された導体層と、前記基板の裏面の外周部分に形成された導体層とが、ビアホールによって接続されている、請求項１８に記載の半導体装置。   The semiconductor device according to claim 18, wherein the conductor layer formed on the outer peripheral portion of the front surface of the substrate and the conductor layer formed on the outer peripheral portion of the rear surface of the substrate are connected by a via hole. 前記基板の両面に形成された夫々の導体層がビアホールによって接続されている、請求項１６または１７に記載の半導体装置。   The semiconductor device according to claim 16 or 17, wherein the respective conductor layers formed on both surfaces of the substrate are connected by via holes. 前記ビアホールは、前記基板に穿設された貫通孔の壁面に金属薄膜が形成され、該貫通孔に充填材が充填されたものである、請求項１９または２０に記載の半導体装置。   21. The semiconductor device according to claim 19, wherein the via hole is formed by forming a metal thin film on a wall surface of a through hole formed in the substrate and filling the through hole with a filler. 前記充填材は、絶縁性充填材、または金属充填材等の導電性充填材である、請求項２１に記載の半導体装置。   The semiconductor device according to claim 21, wherein the filler is a conductive filler such as an insulating filler or a metal filler. 前記ソルダーレジスト層が、前記基板の外周部分に形成された前記導体層の一部を露出させて、残りの前記導体層及び前記基板を覆うように形成されている、請求項１８〜２２のいずれか一項に記載の半導体装置。   The said soldering resist layer is formed so that a part of said conductor layer formed in the outer peripheral part of the said board | substrate may be exposed, and the said said conductor layer and the said board | substrate may be covered. The semiconductor device according to claim 1. 前記露出した導体層の表面に、ワイヤボンディングパッドが形成されている、請求項２３に記載の半導体装置。   24. The semiconductor device according to claim 23, wherein a wire bonding pad is formed on the surface of the exposed conductor layer. 前記ソルダーレジスト層が、前記導体層の一部を露出させて、残りの前記導体層及び前記基板を覆うように形成されていて、前記ソルダーレジスト層から露出した前記導体層の表面にワイヤボンディングパッドが形成されている、請求項１６または１７に記載の半導体装置。   The solder resist layer is formed so as to expose a part of the conductor layer and cover the remaining conductor layer and the substrate, and a wire bonding pad is formed on the surface of the conductor layer exposed from the solder resist layer. The semiconductor device according to claim 16 or 17, wherein: is formed. 前記ワイヤボンディングパッドはＮｉ層やＡｕ層からなる、請求項２４または２５に記載の半導体装置。   26. The semiconductor device according to claim 24, wherein the wire bonding pad is made of a Ni layer or an Au layer. 前記半導体チップの上面に設けられた電極と前記ワイヤボンディングパッドとがワイヤによって電気的に接続されている。請求項２４〜２６のいずれか一項に記載の半導体装置。   An electrode provided on the upper surface of the semiconductor chip and the wire bonding pad are electrically connected by a wire. 27. The semiconductor device according to any one of claims 24 to 26. 前記ワイヤボンディングパッドは、前記半導体装置の外周に沿って複数設けられており、前記ソルダーレジスト層から露出している、請求項２４〜２７のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 24, wherein a plurality of the wire bonding pads are provided along an outer periphery of the semiconductor device, and are exposed from the solder resist layer. 前記ソルダーレジスト層は、前記導体層の一部のみを露出させるように形成されている、請求項２３〜２８のいずれか一項に記載の半導体装置。   The semiconductor device according to any one of claims 23 to 28, wherein the solder resist layer is formed so as to expose only a part of the conductor layer. 前記のソルダーレジスト層に、前記接着材層を介して前記半導体チップがダイボンディングされている、請求項２３〜２９のいずれか一項に記載の半導体装置。   30. The semiconductor device according to claim 23, wherein the semiconductor chip is die-bonded to the solder resist layer via the adhesive layer. 前記半導体チップは、前記ソルダーレジスト層の中央部分に、前記接着材層を介してダイボンディングされている、請求項３０に記載の半導体装置。   The semiconductor device according to claim 30, wherein the semiconductor chip is die-bonded to a central portion of the solder resist layer via the adhesive layer. 前記基板の裏面には、前記導体層の一部を露出させて残りの前記導体層及び前記基板を覆うように第２のソルダーレジスト層が形成されており、前記第２のソルダーレジスト層から露出した前記導体層の表面にはランドが形成されている、請求項１６〜３１のいずれか一項に記載の半導体装置。   A second solder resist layer is formed on the back surface of the substrate so as to expose a part of the conductor layer and cover the remaining conductor layer and the substrate, and is exposed from the second solder resist layer. 32. The semiconductor device according to claim 16, wherein lands are formed on a surface of the conductor layer. 前記ランド上には、半田バンプが形成されている、請求項３２に記載の半導体装置。   The semiconductor device according to claim 32, wherein solder bumps are formed on the lands. 前記基板の表面において、前記半導体チップの真下に位置する領域が、前記ダイボンディング領域である、請求項１〜３３のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein a region located immediately below the semiconductor chip on the surface of the substrate is the die bonding region. 前記接着材層の厚さが、３０〜５０μｍである、請求項１〜３４のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the adhesive layer has a thickness of 30 to 50 μm. 前記接着材層は、樹脂組成物によって形成されている、請求項１〜３５のいずれか一項に記載の半導体装置。   The semiconductor device according to any one of claims 1 to 35, wherein the adhesive layer is formed of a resin composition. 前記基板の表面全体と前記半導体チップを封止する樹脂パッケージ部が形成されている、請求項１〜３６のいずれか一項に記載の半導体装置。   37. The semiconductor device according to claim 1, wherein a resin package portion that seals the entire surface of the substrate and the semiconductor chip is formed. 前記樹脂パッケージ部は、エポキシ樹脂を含有している、請求項３７に記載の半導体装置。   The semiconductor device according to claim 37, wherein the resin package portion contains an epoxy resin. 前記基板は、複数の板状体が積層されたものである、請求項１〜３８のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the substrate is a laminate of a plurality of plate-like bodies.
JP2013173712A 2013-08-23 2013-08-23 Semiconductor device Pending JP2013254984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013173712A JP2013254984A (en) 2013-08-23 2013-08-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013173712A JP2013254984A (en) 2013-08-23 2013-08-23 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010209612A Division JP5399356B2 (en) 2010-09-17 2010-09-17 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2013254984A true JP2013254984A (en) 2013-12-19

Family

ID=49952196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013173712A Pending JP2013254984A (en) 2013-08-23 2013-08-23 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2013254984A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019047112A (en) * 2017-09-04 2019-03-22 ローム株式会社 Semiconductor device
US10249672B2 (en) 2012-05-30 2019-04-02 Olympus Corporation Image pickup apparatus, semiconductor apparatus, and image pickup unit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181166A (en) * 1994-12-22 1996-07-12 Ibiden Co Ltd Printed wiring board
JPH09172029A (en) * 1995-12-19 1997-06-30 Hitachi Ltd Semiconductor chip, manufacturing method thereof and semiconductor device
JPH11135669A (en) * 1997-08-27 1999-05-21 Mitsui High Tec Inc Csp-type semiconductor device
JP2003092374A (en) * 2001-09-18 2003-03-28 Hitachi Ltd Semiconductor device and method of manufacturing the same
JP2003163313A (en) * 2001-09-13 2003-06-06 Texas Instr Japan Ltd Semiconductor device and manufacturing method thereof
JP2003224230A (en) * 2002-01-30 2003-08-08 Sumitomo Metal Electronics Devices Inc Plastic package and its producing method
JP2005072515A (en) * 2003-08-28 2005-03-17 Renesas Technology Corp Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181166A (en) * 1994-12-22 1996-07-12 Ibiden Co Ltd Printed wiring board
JPH09172029A (en) * 1995-12-19 1997-06-30 Hitachi Ltd Semiconductor chip, manufacturing method thereof and semiconductor device
JPH11135669A (en) * 1997-08-27 1999-05-21 Mitsui High Tec Inc Csp-type semiconductor device
JP2003163313A (en) * 2001-09-13 2003-06-06 Texas Instr Japan Ltd Semiconductor device and manufacturing method thereof
JP2003092374A (en) * 2001-09-18 2003-03-28 Hitachi Ltd Semiconductor device and method of manufacturing the same
JP2003224230A (en) * 2002-01-30 2003-08-08 Sumitomo Metal Electronics Devices Inc Plastic package and its producing method
JP2005072515A (en) * 2003-08-28 2005-03-17 Renesas Technology Corp Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249672B2 (en) 2012-05-30 2019-04-02 Olympus Corporation Image pickup apparatus, semiconductor apparatus, and image pickup unit
JP2019047112A (en) * 2017-09-04 2019-03-22 ローム株式会社 Semiconductor device
JP7208725B2 (en) 2017-09-04 2023-01-19 ローム株式会社 semiconductor equipment

Similar Documents

Publication Publication Date Title
US10510659B2 (en) Substrate-less stackable package with wire-bond interconnect
JP5280014B2 (en) Semiconductor device and manufacturing method thereof
US7902660B1 (en) Substrate for semiconductor device and manufacturing method thereof
KR101117848B1 (en) A semiconductor device and a method for manufacturing the same
US8994168B2 (en) Semiconductor package including radiation plate
JP2009026805A (en) Semiconductor device and its manufacturing method
JP2009302505A (en) Semiconductor device and method of manufacturing semiconductor device
JP2006261485A (en) Semiconductor device and manufacturing method therefor
JP5406572B2 (en) Electronic component built-in wiring board and manufacturing method thereof
KR20240017393A (en) Semiconductor device and manufacturing method thereof
US8648455B2 (en) Semiconductor device and method of manufacturing the same
JP5106758B2 (en) Semiconductor device
JP2006351950A (en) Semiconductor device and method for manufacturing the same
EP3971963A1 (en) Semiconductor package assembly
KR100843705B1 (en) Semiconductor chip package having metal bump and methods of fabricating the same
JP5000105B2 (en) Semiconductor device
JP2013254984A (en) Semiconductor device
JP2007019275A (en) Substrate, semiconductor device, and manufacturing method thereof
JP2009099816A (en) Semiconductor device, method of manufacturing the same and mounting method of semiconductor device
JP4856410B2 (en) Semiconductor device
US9190354B2 (en) Semiconductor device and manufacturing method of the same
JP5399356B2 (en) Semiconductor device
JP4321758B2 (en) Semiconductor device
JP2007012715A (en) Semiconductor device and substrate
JP2010187037A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141016