KR20090117610A - 에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법 - Google Patents

에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법 Download PDF

Info

Publication number
KR20090117610A
KR20090117610A KR1020090030807A KR20090030807A KR20090117610A KR 20090117610 A KR20090117610 A KR 20090117610A KR 1020090030807 A KR1020090030807 A KR 1020090030807A KR 20090030807 A KR20090030807 A KR 20090030807A KR 20090117610 A KR20090117610 A KR 20090117610A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
wafer
susceptor
epitaxial
temperature
Prior art date
Application number
KR1020090030807A
Other languages
English (en)
Other versions
KR101291918B1 (ko
Inventor
레인하르트 샤우어
크리스티앙 헤이거
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20090117610A publication Critical patent/KR20090117610A/ko
Application granted granted Critical
Publication of KR101291918B1 publication Critical patent/KR101291918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법에 관한 것이며, 여기서는 적어도 전면부가 폴리싱처리된 반도체 웨이퍼가 단일 웨이퍼 에피텍샬 반응로(reactor)내에서 서셉터상에 위치하도록 제공되고, 이 반도체 웨이퍼는 1000℃ 내지 1200℃의 온도에서 화학 기상 증착에 의해 에피텍샬층을 웨이퍼의 폴리싱처리된 전면부상에 도포함으로써 코팅되며, 에피텍샬 코팅이 수행된 후에, 이 반도체 웨이퍼는 5℃/초 미만의 냉각률을 가지면서 1200℃에서부터 900℃까지의 온도 범위로 냉각된다.
또한, 본 발명은 에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법에 관한 것이며, 여기서는 적어도 전면부가 폴리싱처리된 반도체 웨이퍼가 단일 웨이퍼 에피텍샬 반응로내에서 서셉터상에 위치하도록 제공되고, 이 반도체 웨이퍼는 1000℃ 내지 1200℃의 증착온도에서 화학 기상 증착에 의해 에피텍샬층을 웨이퍼의 폴리싱처리된 전면부상에 도포함으로써 코팅되며, 상기 에피텍샬 코팅이 수행된 후에, 이 반도체 웨이퍼는, 증착된 반도체 물질에 의해 제조된 웨이퍼와 서셉터 사이의 결합이 웨이퍼가 냉각되기 전에 파괴되는 것을 확실히하기 위해, 상기 증착 온도에서, 1 내지 60초 동안 들어올려진다.
에피텍샬, 코팅, 반도체, 웨이퍼, CVD, 증착, 도펀트.

Description

에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법{METHOD FOR PRODUCING AN EPITAXIALLY COATED SEMICONDUCTOR WAFER}
본 발명은 화학 기상 증착(CVD)에 의해 코팅된 전면부를 갖는 반도체 웨이퍼를 제조하는 방법에 관한 것이다.
화학 기상 증착 동안에, 특히 폴리싱(polishing)처리된 반도체 웨이퍼 상에 에피텍샬층을 증착하는 동안에, 무엇보다도 특히 용어 "자동 도핑(autodoping)"과 "헤일로(halo)"로 알려져 있는 두 개의 현상이 발생할 수 있다.
"자동 도핑"에서, 도펀트(dopant)는 반도체 웨이퍼의 배면부(rear side)로부터 가스상(gas phase)을 거쳐 증착 가스안으로 유입되고, 증착 가스는 반도체 웨이퍼의 전면부(front side)로 공급된다. 그 후 도펀트는 에피텍샬층 내로 유입되는데, 이것은 주로 반도체 웨이퍼의 전면부의 가장자리 영역에서 일어나므로, 에피텍샬층의 저항값에서 어느 정도의 희망하지 않는 뚜렷한 방사형 변동을 야기시킨다.
"헤일로"란 반도체 웨이퍼의 배면부상의 광 확산 구조물에 의해 야기되어 시준 광빔(collimated light beam)이 반도체 웨이퍼의 배면부상에 비춰질 때에 뚜렷히 나타나는 산란광 효과를 말한다. 광 확산 구조물은 반도체 웨이퍼의 배면부 표 면상에서 천이 표시를 남기는데, 여기서 자연 산화층을 갖는 영역은 자연 산화층이 없거나 더 이상 존재하지 않는 영역과 인접한다. 이러한 천이는 실제의 에피텍샬 증착 전 수소 분위기에서의 사전 처리 [사전 굽기(pre-bake)] 동안에 자연 산화층의 제거가 불완전한 때에 발생한다. 이러한 효과를 정량화하기 위한 하나의 가능성이 예컨대, 소위 말하는 DNN("DarkField Narrow Normal") 채널 또는 DWN("DarkField Wide Normal") 채널에서, KLA Tencor사의 SP1 광 확산 미터를 이용한 산란광의 탁함 측정(혼탁도, 불투명도)에 존재한다.
"자동 도핑" 문제를 방지하기 위해, US 6129047는 반도체 웨이퍼를 수용하는 서셉터(susceptor)의 함몰부의 바닥("포켓")에 슬릿(slit)을 제공하는 것을 제안하였는데, 여기서 슬릿은 바닥의 외곽 가장자리상에 배열된다. 반도체 웨이퍼의 배면부로부터 확산되어 나오는 도펀트는 서셉터 내의 슬릿을 통해 웨이퍼 배면부에 공급되는 소거 가스에 의해, 전술된 것 처럼 반도체 웨이퍼의 전면부에 도달되지 않고 반응로에서 제거될 수 있다.
US 6596095 B2에 따르면, 이와 동일한 목적을 위해 서셉터의 바닥 전체에 작은 구멍들이 존재한다. 여기서도 또한, 반도체 웨이퍼의 배면부로부터 확산되어 나오는 도펀트는 소거 가스를 지나가도록 안내함으로써 운송되면서 없어진다. 이러한 조치들은 또한, 자연 산화물이 분해될 때 발생하는 가스성 반응물이 마찬가지로 소거 가스가 흘러지나가도록 하여 서셉터의 바닥내의 구멍들을 통해 운송되면서 없어지기 때문에, 자연 산화층의 제거를 용이하게 해주는 이유로 "헤일로" 형성의 경우에 대해서도 효과적이다.
DE 10328842는 적어도 15%의 공극률과 0.5 내지 1.5 g/cm3의 밀도를 갖는 가스-투과성 구조를 갖는 서셉터를 개시한다. 이와 같은 다공성 서셉터를 이용함으로써, 자연 산화층이 분해될 때의 사전처리 동안에 형성되는 가스성 반응물 및 코팅되는 반도체 웨이퍼로부터 확산되는 도펀트는 서셉터의 다공들을 통해 서셉터의 배면부로 달아날 수 있고, 소거 가스 흐름에 의해 실려져서 반응로에서 제거될 수 있다. 상술한 서셉터를 이용하는 것은 또한 구멍들을 갖는 서셉터의 경우에서 발생하는 반도체 웨이퍼의 배면부에 대한 희망하지 않는 나노토포그래피(nanotopography) 효과를 막아준다. 서셉터내의 구멍들은 코팅되는 반도체 웨이퍼의 전면부와 배면부상의 온도장에 영향을 미치고, 이것은 국부적으로 서로다른 증착률을 야기시켜서 결국엔 상기의 나노토포그래피 효과를 야기시킨다. 용어 나노토포그래피란 0.5mm 내지 10mm의 측방향 범위에 걸쳐 측정되는 나노미터 범위에서의 높이 변동을 말한다.
반도체 웨이퍼의 에피텍샬방식에서의 추가적인 문제점은 에피텍샬방식으로 코팅된 반도체 웨이퍼내의 응력을 포함하는데, 이 응력은 변위(dislocation)와 슬립(slip)을 야기시킬 수 있다.
한편으로는, 반도체 웨이퍼의 표면을 검사하기 위한 장치에 의하거나 또는 나노토포그래피를 판정하는데 적합한 장치를 이용하여, 시준 광을 통한 시각적 검사에 의해 반도체 웨이퍼내에서 슬립을 식별하는 수 많은 방법들이 알려져 있다.
이와 관련하여 가장 반응이 좋은 방법은 SIRD("Scanning Infrared Depolarization")인데, 그 이유는 SIRD가 슬립을 탐지하는 것 뿐만이 아니라 광탄성 응력을 측정할 수 있기 때문이다. 광 복굴절을 유발시키는데 기초가 되는 응력장, 슬립, 슬립라인, 에피텍샬 결함을 식별하기 위한 SIRD 방법이 예로서 US 6825487 B2에서 설명되고 있다.
반도체 웨이퍼의 에피텍샬 공정 동안에서, 수소 분위기에서의 사전처리 단계(굽기) 동안에 온도가 감소되고, 실제의 코팅 단계 동안에 수소 대기환경에 염화수소의 추가(HCl-에칭)가 이루어진다면, 에피텍샬방식으로 코팅된 반도체 웨이퍼내에서의 열적 유도 응력은 방지될 수 있다.
하지만, 낮은 코팅 온도는 "힐록(hillock)", "마운드(mound)", "핏(pit)" 용어로 알려진 적층 흠결 또는 전형적인 에피텍샬 결함과 같은 희망하지 않는 결정 결함 발생의 증가를 유발시킨다. 매우 낮은 온도에서는, 심지어 다결정 성장이 발생될 수 있다. 추가적인 단점은 에피텍샬방식으로 코팅된 반도체 웨이퍼층의 심화된 가장자리 롤오프(roll-off)이며, 또한 반도체 웨이퍼의 국부적 평탄도(기하학적 형상, SFQR)의 악화이다. 게다가, 성장률은 증착 온도가 낮을수록 감소하는데, 이것은 공정을 비경제적이도록 만든다.
그 결과로, 사전처리 및 증착 온도를 감소시키는 것은 상기 관련된 단점들로 인하여 전혀 받아들여질 수가 없다.
단일 웨이퍼 반응로(예컨대, Centura 300mm)에서의 에피텍샬 코팅에 대한 기하학적 형상과 관련된 양호한 특성을 취득하기 위해서는, 온도를 고온으로 높이는 것이 절대적으로 필요한데, 그 이유는 오로지 고온이 되고 나서야만이 웨이퍼의 초 기 기하학적 형상을 획득하거나 개선시키는데 적합한 웨이퍼의 가장자리에서의 층 두께 분포가 이루어지기 때문이다.
저온에서는 웨이퍼의 가장자리 근처에서의 층 두께가 줄어들기 시작하고, 이미 대체로 어느 정도의 가장자리 롤오프를 또한 갖는 초기 기하학적 형상은 악화되기 시작한다. 높은 증착 온도에서는, 에피텍샬층 두께가 증가하려는 경향을 나타내는데, 이것은 기판의 가장자리 롤오프를 보정해준다.
하지만, 웨이퍼내의 응력은 높은 증착 온도에서 매우 증가한다. 이것은 (고온에서는 변위가 발생하고 전이하는데 보다 적은 활성화 에너지가 필요하기 때문에) 결정내에서 변위가 보다 쉽게 발생하고 전이한다는 사실때문이다. 이것은 이어서, 심지어 웨이퍼와 서셉터간의 온도차가 작은 경우에서조차, 응력을 발생시키는데 활성화 에너지가 충분하다는 것을 말해준다.
이것은, 코팅 동안에 증착 가스가 또한 웨이퍼 밑으로 지나가서 일부 위치에서 웨이퍼가 서셉터상에서 성장하도록 만드는 효과와 관련이 있다. 이런 효과는 "브릿징(bridging)"으로서도 불리어진다. 서셉터와 웨이퍼 사이의 이와 같은 결합 브릿지는 열적 브릿지를 형성하고, (서셉터 또는 웨이퍼가 고온상태에 있는지 여부에 따라) 웨이퍼로 열을 전달시키거나 또는 웨이퍼로부터 열을 빼앗는다. 이러한 열 흐름은 이어서 웨이퍼내의 응력을 유발시킨다.
US 2001/0037761 A1는 웨이퍼 벌크내의 진성 지터링(gittering) 특성을 달성하기 위해 반도체 웨이퍼가 그 위에 위치하는 서셉터를 열처리하는 것을 개시한다. 이 경우에서, 진성 지터링은 산화 침전물로 만들어지는 것이 가능하다. CZ 방법에 의해 인상된 결정과 이로부터 제조된 웨이퍼는 일반적으로 10ppm 내지 18ppm 농도의 산소를 포함한다. 열처리와 후속하는 냉각에 의해 달성될 수 있는 것은 웨이퍼가 산화 침전물이 없는 표면 아래의 영역을 포함한다는 것이고, 반면에 웨이퍼 벌크는 금속 불순물에 대해 진성 지터로서 작용하는 상기의 산소 침전물(이는 BMD = 벌크 마이크로 결함이라고도 불리운다)을 포함한다.
에피텍샬 반응로에서, 이러한 목적을 위해 먼저 반도체 웨이퍼를 적어도 1175℃의 온도, 바람직하게는 1300℃까지의 보다 높은 온도에 이르도록 만들고, 이 온도를 수 초간(예컨대, 12 내지 15초) 유지시키며, 그런 다음에, 예컨대 10 내지 15℃/초의 냉각률로 냉각시킨다. 만약 반도체 웨이퍼가 서셉터에서 제거된다면 보다 높은 냉각률이 가능하다. 서셉터는 일반적으로 하나 이상의 개구부(소위, 리프트 핀 구멍)를 갖는데, 이 개구부를 통해 반도체 웨이퍼는 서셉터를 원래 위치에 남겨두면서 핀(소위, 리프트 핀)에 의해 들어올려질 수 있다. 결과로서 달성될 수 있는 것은 반도체 웨이퍼가 더 이상 뜨거운 서셉터와 접촉하지 않는다는 것인데, 이로써 25 내지 30℃/초의 보다 높은 냉각률이 가능해진다.
US 5198071은 에피텍샬 증착 동안에 초기 성장률을 먼저 0.1 내지 1㎛/분으로 제한시킴으로써 "브릿징" 효과를 막는 것을 제안한다. 하지만, 이와 같은 낮은 성장률은 공정을 비경제적으로 만들어 버린다. 또한, 웨이퍼와 서셉터사이의 브릿지 물질을 에피텍샬 증착 후 냉각 공정 이전에(즉, 증착 온도에서) 에칭에 의해 제거하는 것이 제안되고 있다. 하지만, 이것은 웨이퍼와 서셉터사이의 결합 브릿지 뿐만이 아니라 실리콘 물질이 웨이퍼의 배면부에서 에칭되어 제거됨으로써 이로 인 해 웨이퍼의 전반적인 기하학적 형상에서의 악화를 불러일으킬 수 있는 단점을 갖는다. DE 102005045338은 실리콘 물질 형태의 엘리베이션(elevation)을 실리콘 웨이퍼의 배면부상에 설치하는 것을 개시하고 있는데, 이 엘리베이션은 에피텍샬방식으로 코팅되는 실리콘 웨이퍼에 의해 초래된 가장자리 롤오프를 적어도 부분적으로 보정해준다. 실리콘 웨이퍼의 배면부상의 이러한 설치 높이 및 범위는 가스 흐름과 처리 지속기간의 적절한 선택에 의해 목표로 정한 방식으로 설정될 수 있다. 하지만, 이것은 US 5198071에서 제안된 브릿지 물질의 에칭 제거와 배면부 증착에 의해 방해를 받는다.
따라서, 본 발명자들은 종래기술의 단점들을 회피하면서 응력이 없는 에피텍샬방식으로 코팅된 반도체 웨이퍼를 제공하려는 목적에 당면하게 되었다.
본 발명의 목적은 에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법에 의해 달성되며, 여기서 적어도 전면부가 폴리싱처리된 반도체 웨이퍼가 단일 웨이퍼 에피텍샬 반응로내에서 서셉터상에 위치하도록 제공되고, 이 반도체 웨이퍼는 1000℃ 내지 1200℃의 온도에서 화학 기상 증착에 의해 에피텍샬층을 폴리싱처리된 전면부상에 도포시킴으로써 코팅되며, 에피텍샬 코팅이 수행된 후에, 이 반도체 웨이퍼는 5℃/초 미만의 냉각률을 가지면서 1200℃에서부터 900℃까지의 온도 범위로 냉각된다.
응력이 없는 에피텍샬방식으로 코팅된 반도체 웨이퍼가 제공된다.
도 1은 본 발명에 따라 에피텍샬방식으로 코팅된 반도체 웨이퍼의 SIRD 측정의 결과를 도시한다. 여기서는 응력장이 반도체 웨이퍼의 가장자리에서도 그리고 반도체 웨이퍼 영역내에서도 나타나지 않는다. 나타나는 네 개의 점들은 SIRD 측정 장치의 세 개의 베어링점과 배향 놋치로 인한 것일 수 있다.
도 2는 종래기술에 따라 에피텍샬방식으로 코팅된 반도체 웨이퍼의 SIRD 측 정의 결과를 도시한다. 여기서는, 반도체 웨이퍼의 가장자리에서 국부적인 응력장이 나타나는데, 이 응력장은 120 킬로파스칼의 응력차에 대응한다.
간섭 패턴은 웨이퍼의 두께 변동이 없음을 보여준다. "광선줄무늬(fringe)"는 각각이 서로다른 위상속도를 갖는 정상 레이저 광선과 이상 레이저 광선의 간섭을 통해 발생한다.
도 3은 도 1에서 식별가능한 베어링점의 효능을 도시한다. 세 개의 베어링점이 보여질 수 있는데, 이 점들은 SIRD 측정 장치의 베어링 장치상에 베어링된 반도체 웨이퍼에 의해 유발된다. 다른 점이 또한 식별될 수 있는데, 이것은 놋치 또는 플랫과 같은 기계적 표시, 또는 레이저 표시로 인한 것이다.
이러한 베어링점, 및 존재가능성이 있는 기계적 표시는 반도체 웨이퍼상의 임의의 SIRD 측정에서 나타날 수 있다. 하지만, 이들은 SIRD에 의해 정량적으로 검출가능한 임계 응력장은 아니다.
도 4 내지 도 6에서의 예시의 경우에서는, 0.5mm의 가장자리 제외영역이 사용되었고, 웨이퍼의 가장자리 영역이 SIRD에 의해 4mm 폭의 링에서 검사되었다. 측정 감도는 6 kPa이다.
링 형상의 SIC 지지부를 갖는 다공성 서셉터가 각 경우에서 사용되었다.
도 4는 표준 냉각처리를 갖는 종래기술에 따라 에피텍샬방식으로 코팅된 반도체 웨이퍼의 가장자리의 SIRD 측정의 결과를 도시한다.
네 개의 점들(베어링점 및 놋치)이 항상 존재하는 것과 함께, 여기서는 추가적인 응력장이 나타난다.
도 5 및 도 6은 본 발명에 따라 에피텍샬방식으로 코팅된 반도체 웨이퍼의 가장자리에 대한 SIRD 측정의 결과를 도시한다.
도 5에서의 웨이퍼는 에피텍샬 코팅 이후에 본 발명에 따라 냉각되었다.
검사된 영역은 SIRD에 따른 응력이 없다.
도 6에서의 웨이퍼는 웨이퍼와 서셉터 사이의 결합 브릿지를 파괴시키기 위해 에피텍샬 코팅 이후에 본 발명에 따라 잠깐동안 들어올려졌다.
여기서도, 역시, 검사된 영역은 SIRD에 따른 응력이 없다.
일반적으로, 단일 웨이퍼 반응로(예컨대, AMAT사의 Centura 또는 ASM사의 Epsilon)에서는, 공정 체임버에서 공정 가스를 소거시켜 없애기 위해 에피텍샬 코팅 이후에 수 초간 소거처리가 계속된다. 그 후 냉각처리가 높은 경사율(> 5℃/초)로 실시되고, 때때로 램프는 전체적으로 완전히 스위치 오프되거나, 또는 냉각처리가 일정한 전력에서 실시된다. 이것은 웨이퍼내에 높은 응력을 야기시킨다.
하지만, 본 발명에 따르면, 냉각처리는 5℃/초 미만, 바람직하게는 1 내지 5℃/초, 특히 바람직하게는 3℃/초 이하, 그리고 특별히 바람직하게는 1.5℃/초 이하의 낮은 경사율을 가지면서 여전히 고온에서 실시된다.
예로서, 에피텍샬 증착은 1150℃의 온도에서 실시된다. 이 후, 냉각처리가 1 내지 2℃/초의 경사율 범위를 가지면서 1150℃에서부터 1050℃까지의 온도 범위로, 그리고 1050℃ 미만에서는, 예컨대 3℃/초의 경사율을 가지면서 1050℃에서부터 950℃까지의 온도 범위로 실시된다.
900℃ 미만의 낮은 온도에서, 냉각처리는 5℃/초 이상의 경사율로 실시된다.
본 발명자들은 고온(여전히 변위의 전이를 위한 에너지가 매우 낮은 상태)에서의 낮은 경사율은 웨이퍼와 서셉터간의 큰 온도차를 방지해준다는 것을 인식해왔다. 이것은 또한 열 흐름을 감소시켜주고, 이어서 이것은 응력을 방지해주고 이에 따라 변위의 전이를 방지한다. 특히 웨이퍼의 냉각처리동안에, 종래기술에서는 서셉터와 웨이퍼가 항상 동일한 온도에서 유지되는 것이 사실상 불가능하였다. 그러므로, 종래기술에서는 냉각처리동안에 응력이 더욱더 발생한다.
본 발명의 목적은 또한 에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법에 의해 달성되며, 여기서 적어도 전면부가 폴리싱처리된 반도체 웨이퍼가 단일 웨이퍼 에피텍샬 반응로내에서 서셉터상에 위치하도록 제공되고, 이 반도체 웨이퍼는 1000℃ 내지 1200℃의 증착온도에서 화학 기상 증착에 의해 에피텍샬층을 폴리싱처리된 전면부상에 도포시킴으로써 코팅되며, 에피텍샬 코팅이 수행된 후에, 이 반도체 웨이퍼는, 증착된 반도체 물질에 의해 제조된 웨이퍼와 서셉터 사이의 결합이 웨이퍼가 냉각되기 전에 파괴되는 것을 확실히하기 위해, 상기 증착 온도에서, 1 내지 60초 동안 들어올려진다.
이 경우에서도, 역시, 에피텍샬 코팅이 수행된 후 및 웨이퍼의 들어올림 이후에, 들어올려진 웨이퍼는 5℃/초 미만의 냉각률을 가지면서 1200℃에서부터 900℃까지의 온도 범위로 냉각된다.
잠깐동안의 웨이퍼의 들어올림은 웨이퍼와 서셉터사이의 잠재적인 결합 브릿지(브릿징)를 파괴시키는 효과를 갖는다. 이러한 방식에서는 이상적으로 오로지 점접촉만이 존재하기 때문에, 이것은 웨이퍼와 서셉터사이에 대량의 열의 흐름을 막 아준다.
웨이퍼는 바람직하게 대략 1초 내지 5초의 짧은 시간동안 들어올려진다. 이 경우, 웨이퍼는 바람직하게 단지 대략 1mm 내지 대략 2mm만이 들어올려진다.
웨이퍼는 바람직하게 종래기술에 따라 리프트 핀에 의해 들어올려진다.
이 후, 웨이퍼는 서셉터의 열 보정 효과를 이용하기 위해 다시 서셉터상으로 배치된다.
웨이퍼의 이러한 잠깐동안의 들어올림 이후 그리고 냉각처리 동안, 웨이퍼는 다시 서셉터상에 놓여진다.
이와 달리, 웨이퍼는 어느 정도 장기간 동안, 바람직하게는 10 내지 60초 동안 들어올려진다. 그 결과, 첫번째로 결합 브릿지(브릿징)가 다시 한번 파괴되고, 두번째로 잠재적인 응력은 들어올림공정 동안에 여전히 높은 온도에서 다시 어느 정도 어닐링처리될 수 있다.
본 발명에 따른 방법에서, 첫번째로 적어도 전면부가 폴리싱처리된 복수의 반도체 웨이퍼가 제공된다.
이러한 목적으로, 종래기술, 바람직하게는 쵸크랄스키(Czochralski)에 따른 도가니(crucible) 인상법에 의해 제조된 단결정이 잘 알려진 절단 방법, 바람직하게는 자유 연마 입자("슬러리") 또는 결합된 연마 입자(다이아몬드 와이어)를 갖는 와이어 소(wire saw)를 이용하여 복수의 반도체 웨이퍼들로 절단된다.
또한 단면 순차적 연삭(grinding) 방법, 양면 동시적 연삭 방법(DDG) 또는 랩핑(lapping)과 같은 기계적 머신가공 단계들이 추가로 수행된다. 놋치(notch) 또 는 플랫(flat)과 같은 임의의 현존하는 기계적 표시를 포함하여, 일반적으로 반도체 웨이퍼의 가장자리가 또한 머신가공된다("가장자리-놋치 연삭").
세척과 에칭 단계를 포함하여, 화학적 처리 단계가 추가적으로 제공된다.
종래기술에 따른, 연삭, 세척 및 에칭 단계 이후에, 반도체 웨이퍼의 표면은 바람직하게 제거 폴리싱에 의해 부드러워진다. 이것은 바람직하게 양면 폴리싱(DSP)에 의해 행해지며, 이러한 목적으로 반도체 웨이퍼는 얇은 톱니형 디스크(toothed disk)내로 느슨하게 삽입되어, 폴리싱 천(polishing cloth)으로 뒤덮힌 상부 및 하부 폴리싱 판들 사이에서 "자유롭게 부유된" 방식으로 전면부와 배면부가 동시에 폴리싱처리된다.
제공된 반도체 웨이퍼의 전면부는 또한 바람직하게 스트리크(streak)가 없는 방식으로, 예컨대 알카라인 폴리싱 졸의 도움으로 연질 폴리싱 천에 의해 폴리싱처리된다. 말 그대로, 이 단계는 종종 CMP 폴리싱("화학-기계적 폴리싱")으로서 불리어진다.
폴리싱 이후, 반도체 웨이퍼는 바람직하게 종래기술에 따른 친수적 세척 및 건조처리를 받는다.
그 후에, 에피텍샬층이 단일 웨이퍼 반응로내에서 제공된 반도체 웨이퍼의 폴리싱처리된 전면부상으로 증착된다.
이 경우, 반도체 웨이퍼는 바람직하게 서셉터 바로 위에 놓여지지는 않고, 반도체 웨이퍼의 배면부가 서셉터의 바닥과 대면하도록 링위에 놓여진 후에 이어서 서셉터상에 얹혀진다.
서셉터의 바닥은 바람직하게 가스-투과성 구조를 갖는다(예컨대 종래기술에 따른 다공성 질감의 서셉터 또는 천공형 서셉터).
링은 바람직하게 실리콘 탄화물로 구성된 링이다.
에피텍샬 반응로는 바람직하게 단일 웨이퍼 반응로이며, 특히 바람직하게는 ASM 또는 Applied Materials사의 단일 웨이퍼 반응로이다(AMAT Centura Epi).
제공되는 반도체 웨이퍼는 바람직하게 150mm, 200mm, 300mm 및 450mm의 직경을 갖는다.
반도체 웨이퍼의 사전처리 동안에, 에피텍샬방식으로 코팅되는 반도체 웨이퍼는 자연 산화층을 제거하기 위해 일반적으로 사전열처리되고 소거 가스, 일반적으로 수소 분위기에 노출된다.
산화층이 제거된 후, 에피텍샬층을 증착하기 전에 반도체 웨이퍼의 전면부의 표면을 부드럽게하기 위해, 에천트, 바람직하게는 염화수소가 일반적으로 소거 가스에 추가된다.
에피텍샬층을 증착하기 위해, 일반적으로, 기판 웨이퍼의 배면부를 계속해서 소거 가스의 영향에 노출시키면서, 에피텍샬방식으로 코팅되는 반도체 웨이퍼가 증착 온도에 이르도록 만들고, 반도체 웨이퍼의 전면부가 증착 가스와 접촉하도록 만든다.
증착 가스는 일반적으로 화학적으로 분열된 후에 층 형성 물질을 제공하는 화합물을 포함한다. 이러한 물질은 바람직하게 실리콘, 게르마늄, 그리고 붕소, 인 또는 비소와 같은 도펀트를 포함한다.
증착 가스는 삼염화실란(trichlorosilane), 수소 및 디보란(diboran)으로 구성되는 것이 특히 바람직하다.
에피텍샬층이 증착된 후, 에피텍샬방식으로 코팅된 반도체 웨이퍼는 반응로를 통과하는 수소의 흐름을 통해 냉각된다.
서셉터상에 바람직하게 안착하는 링의 효과는 반도체 웨이퍼가 서셉터와 접촉하지 않음에 따라 반도체 웨이퍼의 표면에서 응력점이 전혀 없거나 거의 없다는 것이다. 따라서, 반도체 웨이퍼는 대체로 자신의 표면에서 응력, 즉 기계적 응력이 전혀 없다.
서셉터상에 안착되는 링[2개 부품(two-part)의 웨이퍼 홀더]에 대한 대안책으로서, 이것은 또한 단일 부품(one-part)의 서셉터상의 가장자리 지지부(소위, 렛지 지지부)에 의해 달성될 수 있다. 이와 같은 서셉터의 이용이 특히 바람직하다.
또한, 실리콘 탄화물로 구성된 링은 반도체 웨이퍼와 서셉터사이에 일종의 절연 또는 열적 버퍼가 존재하는 효과를 갖는다. 이것은 변위와 슬립을 야기시킬 수 있는 열적 유도 응력이 가장자리에서의 베어링(bearing)점에서조차 거의 발생하지 않도록 해주는 효과를 갖는다.
사용되는 단일 웨이퍼 반응로는 일반적으로 IR 램프에 의해 상하로 가열된다.
(링이 안착되지 않고, 렛지가 없는) 통상적인 서셉터를 이용하는 경우, 이 때는 사전처리 및 코팅 단계동안에 반도체 웨이퍼가 서셉터보다 높은 온도에 놓여있게 되는 효과를 갖는다. 이 경우 열적 유도된 응력이 서셉터와의 접촉점에서 발 생하는데, 이러한 응력은 최악의 경우에 반도체 웨이퍼의 변위와 슬립을 야기시킬 수 있다.
하지만, 실리콘 탄화물로 구성된 링이 안착되는 서셉터의 경우, 링의 온도는 서셉터보다 높고, 이 링의 온도는 반도체 웨이퍼의 온도에 가까운 온도값을 갖는다. 그 결과 종래기술에서 발생하는 열 응력은 감소될 수 있다.
상기 효과는 또한 증착 공정 이후에 반도체 웨이퍼를 냉각할 때와 마찬가지로 반도체 웨이퍼의 온도가 서셉터보다 낮은 경우에서도 발생한다. 여기서도, 또한 링은 일종의 열적 버퍼로서 작용한다.
하지만, 배면부 증착은 서셉터상에 안착되는 추가적인 링을 이용하여도 언제나 방지될 수는 없는 것으로 나타나는데, 그 이유는 증착 가스가 그럼에도 불구하고 서셉터와 반도체 웨이퍼 사이를 지나가고 이에 따라 반도체 웨이퍼의 배면부를 지나가기 때문이다.
그러므로, 심지어 추가적인 링 지지부가 사용되는 경우에서도, 반도체 웨이퍼와 서셉터 사이의 이와 같은 결합 위치를 파괴시키기 위해, 에피텍샬 코팅 이후에 웨이퍼를 들어올리는 것이 특히 이롭다.
에피텍샬방식으로 코팅되는 반도체 웨이퍼는 바람직하게 단결정 실리콘으로 구성된 웨이퍼이며, 여기에 에피텍샬 실리콘층이 도포된다.
에피텍샬방식으로 코팅되는 실리콘 웨이퍼는 바람직하게 적어도 그 전면부가 폴리싱처리된다.
바람직하게, 에피텍샬방식으로 코팅되는 실리콘 웨이퍼는 그 배면부가 에칭 되고 폴리싱처리된다.
바람직하게, 에피텍샬방식으로 코팅된 실리콘 웨이퍼는 150mm, 200mm, 300mm, 또는 450mm의 직경을 갖는다.
본 발명에 따라 설명된 방법은 전면부와 배면부를 포함하며, 전면부상에 에피텍샬층이 제공되고, 특히 가장자리 영역에서 광탄성 응력 측정("SIRD")에 따른 응력이 없는 반도체 웨이퍼를 제조하는데 적합하다.
예를 들어, PVA TePla사의 SIRD("Scanning Infrared Depolarization") 계측 시스템 또는 JenaWave사의 SIRD-300 장치가 응력을 판정하는데 적합하다. TePla SIRD 장치의 감도는 6 kPa이다.
반도체 웨이퍼의 전면부와 배면부, 또한 가장자리 영역은 이러한 SIRD 측정 장치를 통해 검사될 수 있다. 예컨대, 기하학적 형상 측정 장치의 경우에 아주 작은 가장자리 제외영역만이 존재한다(일반적으로, 0.5mm 가장자리 제외영역).
가장자리 영역은 예컨대 웨이퍼의 중심 방향으로 가장자리 제외영역에서부터 안쪽방향으로 연장하는 웨이퍼상의 링 형상 영역일 수 있음을 알아야 한다. 300mm의 직경을 갖는 웨이퍼 및 0.5mm의 가장자리 제외영역을 갖는 SIRD 측정의 경우, 이것은 예컨대 299mm의 외부 직경을 갖고 293mm의 내부 직경을 갖는 3mm 폭의 링일 수 있다(따라서, 웨이퍼의 중심에서 바라볼 때, 반경값은 149.5mm 내지 146.5mm이다).
이와 달리 언급되지 않는 한, SIRD에 의해 검사되는 반도체 웨이퍼내에서의 응력에 관한 데이터는 각각 반도체 웨이퍼의 전면부와 배면부 및 가장자리 영역에 관련된 것이다.
SIRD에 의한 응력의 특성화를 위해, 응력 한계값이 미리결정되며, 이것은 바람직하게 사용되는 장치의 감도에 대응된다. 만약 상기 응력 한계값 이상의 응력이 검출될 수 없다면, 웨이퍼는 사용되는 계측에 따른 SIRD 응력이 없는 것으로 간주되어야 한다.
Jenawave사의 SIRD 측정 장치는 웨이퍼의 매우 특정한 영역, 예컨대 오로지 가장자리 영역을 검사하는 것이 가능하다.
또한, 측정과 분석에서 특정한 영역, 특히 놋치 영역과 또한 측정 장치의 베어링점을 제외시키는 것이 가능하다.
반도체 웨이퍼는 바람직하게 그 전면부가 폴리싱처리되고 이 폴리싱처리된 전면부상에 에피텍샬층이 제공된 반도체 웨이퍼이다.
바람직하게, 반도체 웨이퍼는 그 배면부가 에칭되고 폴리싱처리된다.
바람직하게, 반도체 웨이퍼는 150mm, 200mm, 300mm, 또는 450mm의 직경을 갖는다.
에피텍샬방식으로 코팅된 반도체 웨이퍼는 바람직하게 단결정 실리콘으로 구성된 웨이퍼이며, 여기에 에피텍샬 실리콘층이 도포된다.
본 발명은 아래의 도면을 참조하여 설명된다.
도 1은 본 발명에 따른 SIRD 측정의 결과를 도시한다.
도 2는 종래기술에 따라 에피텍샬방식으로 코팅된 웨이퍼에 대한 SIRD 측정의 결과를 도시한다. SIRD 측정 동안에 나타나는 가장자리에서의 베어링점의 효능이 도 3에 의해 밝혀진다.
도 4는 종래기술에 따라 에피텍샬방식으로 코팅된 웨이퍼에 대한 SIRD 측정의 결과를 도시한다.
도 5 및 도 6은 본 발명에 따라 에피텍샬방식으로 코팅된 웨이퍼에 대한 SIRD 측정의 결과를 도시한다.

Claims (9)

  1. 에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법에 있어서,
    적어도 전면부가 폴리싱처리된 반도체 웨이퍼가 단일 웨이퍼 에피텍샬 반응로(reactor)내에서 서셉터상에 위치하도록 제공되고, 상기 반도체 웨이퍼는 1000℃ 내지 1200℃의 온도에서 화학 기상 증착에 의해 에피텍샬층을 상기 웨이퍼의 폴리싱처리된 전면부상에 도포함으로써 코팅되며, 상기 에피텍샬 코팅이 수행된 후에, 상기 반도체 웨이퍼는 5℃/초 미만의 냉각률을 가지면서 1200℃에서부터 900℃까지의 온도 범위로 냉각되는 것인, 반도체 웨이퍼 제조 방법.
  2. 제 1 항에 있어서, 상기 반도체 웨이퍼는 3℃/초 이하의 냉각률을 가지면서 1200℃에서부터 900℃까지의 온도 범위로 냉각되는 것인, 반도체 웨이퍼 제조 방법.
  3. 제 2 항에 있어서, 상기 반도체 웨이퍼는 1.5℃/초 이하의 냉각률을 가지면서 1200℃에서부터 1000℃까지의 온도 범위로 냉각되는 것인, 반도체 웨이퍼 제조 방법.
  4. 제 1 항 내지 제 3 항 중 임의의 한 항에 있어서, 상기 반도체 웨이퍼는 900℃의 온도에 도달된 후에, 5℃/초 이상의 냉각률을 가지면서 냉각되는 것인, 반도 체 웨이퍼 제조 방법.
  5. 에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법에 있어서,
    적어도 전면부가 폴리싱처리된 반도체 웨이퍼가 단일 웨이퍼 에피텍샬 반응로내에서 서셉터상에 위치하도록 제공되고, 상기 반도체 웨이퍼는 1000℃ 내지 1200℃의 증착온도에서 화학 기상 증착에 의해 에피텍샬층을 상기 웨이퍼의 폴리싱처리된 전면부상에 도포함으로써 코팅되며, 상기 에피텍샬 코팅이 수행된 후에, 상기 반도체 웨이퍼는, 증착된 반도체 물질에 의해 제조된 웨이퍼와 서셉터 사이의 결합이 상기 웨이퍼가 냉각되기 전에 파괴되는 것을 확실히하기 위해, 상기 증착 온도에서, 1 내지 60초 동안 들어올려지는 것인, 반도체 웨이퍼 제조 방법.
  6. 제 5 항에 있어서, 에피텍샬 코팅이 수행된 이후 및 상기 반도체 웨이퍼의 잠깐동안의 들어올림 이후에, 상기 들어올려진 웨이퍼는 5℃/초 미만의 냉각률을 가지면서 1200℃에서부터 900℃까지의 온도 범위로 냉각되는 것인, 반도체 웨이퍼 제조 방법.
  7. 제 6 항에 있어서, 상기 반도체 웨이퍼는 3℃/초 이하의 냉각률을 가지면서 1200℃에서부터 900℃까지의 온도 범위로 냉각되는 것인, 반도체 웨이퍼 제조 방법.
  8. 제 7 항에 있어서, 상기 반도체 웨이퍼는 1.5℃/초 이하의 냉각률을 가지면서 1200℃에서부터 1000℃까지의 온도 범위로 냉각되는 것인, 반도체 웨이퍼 제조 방법.
  9. 제 5 항 내지 제 8 항 중 임의의 한 항에 있어서, 상기 반도체 웨이퍼는 900℃의 온도에 도달된 후에, 5℃/초 이상의 냉각률을 가지면서 냉각되는 것인, 반도체 웨이퍼 제조 방법.
KR1020090030807A 2008-05-09 2009-04-09 에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법 KR101291918B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008023054.5 2008-05-09
DE102008023054A DE102008023054B4 (de) 2008-05-09 2008-05-09 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Publications (2)

Publication Number Publication Date
KR20090117610A true KR20090117610A (ko) 2009-11-12
KR101291918B1 KR101291918B1 (ko) 2013-07-31

Family

ID=41180337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090030807A KR101291918B1 (ko) 2008-05-09 2009-04-09 에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법

Country Status (7)

Country Link
US (1) US9240316B2 (ko)
JP (2) JP5232719B2 (ko)
KR (1) KR101291918B1 (ko)
CN (2) CN101575701B (ko)
DE (1) DE102008023054B4 (ko)
SG (3) SG157279A1 (ko)
TW (1) TWI431172B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544859B2 (ja) * 2009-12-15 2014-07-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
DE102011007682A1 (de) * 2011-04-19 2012-10-25 Siltronic Ag Suszeptor zum Abstützen einer Halbleiterscheibe und Verfahren zum Abscheiden einer Schicht auf einer Vorderseite einer Halbleiterscheibe
DE102012202099A1 (de) * 2012-02-13 2013-08-14 Siltronic Ag Verfahren zum Abkühlen von Scheiben aus Halbleitermaterial
DE102017206671A1 (de) * 2017-04-20 2018-10-25 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe während des Abscheidens einer Schicht auf einer Vorderseite der Halbleiterscheibe und Verfahren zum Abscheiden der Schicht unter Verwendung des Suszeptors
DE102017212799A1 (de) * 2017-07-26 2019-01-31 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
CN109904058B (zh) * 2017-12-11 2021-01-08 有研半导体材料有限公司 一种降低硅抛光片正面边缘损伤的方法
DE102018221605A1 (de) * 2018-12-13 2020-06-18 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
KR102192518B1 (ko) 2020-07-14 2020-12-17 에스케이씨 주식회사 웨이퍼 및 웨이퍼의 제조방법
CN112002639A (zh) * 2020-07-21 2020-11-27 上海新昇半导体科技有限公司 一种外延晶圆的制造方法和外延晶圆

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325916A (ja) * 1986-07-17 1988-02-03 Sharp Corp 気相成長装置
JPS63271922A (ja) 1987-04-28 1988-11-09 Matsushita Electric Ind Co Ltd 熱処理装置
US4874464A (en) * 1988-03-14 1989-10-17 Epsilon Limited Partnership Process for epitaxial deposition of silicon
JPH03136320A (ja) 1989-10-23 1991-06-11 Fujitsu Ltd 半導体装置の製造方法
US5198071A (en) 1991-11-25 1993-03-30 Applied Materials, Inc. Process for inhibiting slip and microcracking while forming epitaxial layer on semiconductor wafer
JP2792353B2 (ja) 1992-07-23 1998-09-03 日本電気株式会社 気相成長装置
JP3381816B2 (ja) * 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
JP3336897B2 (ja) 1997-02-07 2002-10-21 三菱住友シリコン株式会社 気相成長装置用サセプター
JP2001522142A (ja) * 1997-11-03 2001-11-13 エーエスエム アメリカ インコーポレイテッド 改良された低質量ウェハ支持システム
JP4035886B2 (ja) * 1998-03-27 2008-01-23 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハとその製造方法
JP4728460B2 (ja) * 1999-03-17 2011-07-20 Ｊｘ日鉱日石金属株式会社 窒化ガリウム系化合物半導体単結晶の製造方法
JP3324573B2 (ja) * 1999-07-19 2002-09-17 日本電気株式会社 半導体装置の製造方法および製造装置
DE19952705A1 (de) * 1999-11-02 2001-05-10 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit einer epitaktischen Schicht
US6444027B1 (en) 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
US6599815B1 (en) * 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6825487B2 (en) 2002-07-30 2004-11-30 Seh America, Inc. Method for isolation of wafer support-related crystal defects
JP2004356355A (ja) 2003-05-29 2004-12-16 Hitachi Kokusai Electric Inc 熱処理方法、基板の製造方法、半導体装置の製造方法及び熱処理装置
DE10328842B4 (de) 2003-06-26 2007-03-01 Siltronic Ag Suszeptor für eine chemische Gasphasenabscheidung, Verfahren zur Bearbeitung einer Halbleiterscheibe durch chemische Gasphasenabscheidung und nach dem Verfahren bearbeitete Halbleiterscheibe
JP4839836B2 (ja) * 2003-06-26 2011-12-21 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP3857283B2 (ja) * 2004-07-22 2006-12-13 株式会社エピクエスト 面発光レーザ作製用酸化装置
DE102005045338B4 (de) 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP4910931B2 (ja) 2007-07-27 2012-04-04 信越半導体株式会社 気相成長方法

Also Published As

Publication number Publication date
TW200946723A (en) 2009-11-16
SG157279A1 (en) 2009-12-29
US9240316B2 (en) 2016-01-19
JP2009272633A (ja) 2009-11-19
CN101575701A (zh) 2009-11-11
KR101291918B1 (ko) 2013-07-31
JP5264977B2 (ja) 2013-08-14
DE102008023054A1 (de) 2009-11-19
JP2012074719A (ja) 2012-04-12
DE102008023054B4 (de) 2011-12-22
SG175675A1 (en) 2011-11-28
TWI431172B (zh) 2014-03-21
CN102174692A (zh) 2011-09-07
US20090277376A1 (en) 2009-11-12
CN102174692B (zh) 2016-03-09
JP5232719B2 (ja) 2013-07-10
SG191564A1 (en) 2013-07-31
CN101575701B (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
KR101291918B1 (ko) 에피텍샬방식으로 코팅된 반도체 웨이퍼를 제조하는 방법
TWI496962B (zh) 經磊晶塗覆之半導體晶圓及製造經磊晶塗覆之半導體晶圓之裝置與方法
US9287121B2 (en) SIC epitaxial wafer and method for manufacturing same
US7977219B2 (en) Manufacturing method for silicon wafer
US6444027B1 (en) Modified susceptor for use in chemical vapor deposition process
KR100808930B1 (ko) 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제조 방법
TWI404125B (zh) 製造經磊晶塗覆之矽晶圓的方法
TW201031773A (en) Method for producing epitaxially coated silicon wafers
JP3092801B2 (ja) 薄膜成長装置
KR20120024970A (ko) 실리콘 웨이퍼의 열처리 방법
US20020185053A1 (en) Method for calibrating nanotopographic measuring equipment
CN207362367U (zh) 外延涂覆的硅晶片
US11769697B2 (en) Wafer evaluation method
JP2011049522A (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160714

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 7