KR20090107509A

KR20090107509A - 능동 매트릭스 디스플레이 디바이스

Info

Publication number: KR20090107509A
Application number: KR1020097015398A
Authority: KR
Inventors: 가즈요시 가와베
Original assignee: 이스트맨 코닥 캄파니
Priority date: 2007-01-23
Filing date: 2008-01-08
Publication date: 2009-10-13
Also published as: EP2126975A2; WO2008091492A2; WO2008091492A3; JP2008180802A; US20100085388A1

Abstract

본 발명은 능동 매트릭스 디스플레이 디바이스에 관한 것으로, 여기서 각각의 픽셀이 복수의 선택가능한 분할된 픽셀을 포함하고, 각각의 분할된 픽셀은 1 비트 정적 데이터 저장 소자를 가지며 공급된 데이터에 기초하여 광을 방사하고, 복수의 분할된 픽셀은 각각, 선택된 분할된 픽셀이 사전 결정된 양의 광을 생성하도록, 가중된 양의 광을 생성한다.

Description

능동 매트릭스 디스플레이 디바이스{ACTIVE MATRIX DISPLAY DEVICE}

관련 출원의 교차 참조

본 출원은 2007년 1월 23일 출원된 일본 특허출원 제2007-012895호를 우선권 주장하며, 이 문헌은 참조로서 본 명세서에 포함된다.

본 발명은 하나의 픽셀이 복수의 분할된 픽셀을 포함하는 능동 매트릭스 디스플레이 디바이스에 관한 것이다.

발광 소자로서 유기 전계발광(이하에서는 간략히 "EL"이라 함) 소자를 갖는 디스플레이가 공지되어 있으며, 얇은 디스플레이 디바이스로서 보다 널리 이용가능해지고 있다. EL 디스플레이 디바이스는 수동 유기 EL 디스플레이 디바이스 및 능동(능동 매트릭스) EL 디스플레이 디바이스로 분류된다. 각각의 픽셀에 박막 트랜지스터가 제공되고 디스플레이가 제어되는 능동 매트릭스 EL 디스플레이 디바이스에 의해 보다 높은 해상도가 얻어진다는 점에서, 이들 중 능동 매트릭스 EL 디스플레이 디바이스가 보다 보편적으로 되고 있다.

유기 EL 소자는 전류 구동형 소자이다. 아날로그 데이터로 발광 양을 제어하기 위해, 데이터 전압에 따라 전류의 양이 제어되는 구동 트랜지스터가 각각의 픽셀에 제공된다. 그러나, 구동 트랜지스터의 특성의 변화를 억제하고, 데이터 전압에 따라 항상 적절한 전류가 구동 트랜지스터를 통해 흐르도록 하는데 어려움이 있다.

이 목적을 위해, 능동 매트릭스 유기 EL 패널이 디지털 방식으로 구동되는 방법이 제안되었다(WO 2005-116971 참고). 디지털 구동에 의하면, 각각의 픽셀에서의 발광의 양은 일정하게 유지될 수 있으며, 구동 트랜지스터의 특성 변화의 영향이 억제될 수 있다.

디지털 구동에서는, 하나의 프레임 주기가 복수의 서브프레임 주기로 분할되고, 소정의 발광 주기를 갖는 서브프레임 주기 동안에 광이 방사될 지의 여부가 제어된다. 따라서, 각각의 서브프레임 동안에 데이터가 픽셀에 기록되어야 한다. 이 때문에, 한 프레임의 데이터가 프레임 메모리에 기록되고 각각의 서브프레임에 대응하는 데이터가 프레임 메모리로부터 판독되고 각각의 픽셀에 공급될 수 있도록 프레임 메모리가 제공되어야 한다.

본 발명의 일측면에 따르면, 능동 매트릭스 디스플레이 디바이스가 제공되는데, 여기서 각각의 픽셀은 복수의 분할된 픽셀을 포함하며, 각각의 분할된 픽셀은 데이터 저장 소자를 갖고 공급된 데이터에 기초하여 광을 방사하며, 분할된 픽셀에 의한 발광 양은 가중되고, 픽셀에 대한 복수의 비트의 데이터의 각각의 비트가 대응하는 분할된 픽셀에 공급되며, 분할된 픽셀 내에서 발광 양이 그에 따라 가중된다.

본 발명의 다른 측면에 따르면, 바람직하게는, 능동 매트릭스 디스플레이 디바이스에서, 분할된 픽셀의 발광 양은 각각의 분할된 픽셀에 공급되는 전원 전압을 가중시킴으로써 가중된다.

본 발명의 다른 측면에 따르면, 바람직하게는, 능동 매트릭스 디스플레이 디바이스에서, 각각의 분할된 픽셀에 공급되는 전원 전압이 스위칭될 수 있다.

본 발명의 다른 측면에 따르면, 바람직하게는 능동 매트릭스 디스플레이 디바이스에서, 각각의 분할된 픽셀이 데이터 저장 소자로서 1 비트 정적 메모리를 포함한다.

본 발명의 다른 측면에 따르면, 바람직하게는, 능동 매트릭스 디스플레이에서, 각각의 분할된 픽셀이 발광 소자로서 유기 전계 발광 소자를 포함한다.

본 발명의 다양한 측면에 따르면, 하나의 픽셀을 복수의 분할된 픽셀로 분할하고 발광의 세기를 분할된 픽셀들과 상이하게 설정함으로써, 계조 데이터에 의해 분할된 픽셀의 발광이 제어될 수 있고 계조 디스플레이가 얻어질 수 있다. 따라서, 프레임 메모리가 더 이상 필요치 않다.

도 1a는 분할된 픽셀의 등가 회로도.

도 1b는 분할된 픽셀의 배치 및 접속을 도시한 도면.

도 2a는 픽셀의 등가 회로도.

도 2b는 픽셀의 배치 및 접속을 도시한 도면.

도 3은 유기 EL 소자의 전류-전압 특성을 도시한 도면.

도 4는 유기 EL 패널의 전체적인 구조도.

도 5는 유기 EL 패널의 구동 타이밍도.

도 6은 전원 전압 설정의 스위칭을 도시한 도표.

도 7은 P형 트랜지스터만 포함하는 유기 EL 패널의 전체적인 구조도.

도면의 주요 부분에 대한 부호의 설명

1 : 제 1 유기 EL 소자

2 : 제 1 구동 트랜지스터

3 : 제 2 유기 EL 소자

4 : 제 2 구동 트랜지스터

5 : 게이트 트랜지스터

6, 6-0, 6-1, 6-2 : 게이트 라인

7 : 데이터 라인

8, 8-0, 8-1, 8-2 : 전력 공급 라인

9 : 캐소드 전극

10-0, 10-1, 10-2 : 분할된 픽셀

11 : 데이터 구동기

12 : 게이트 구동기

13 : 시프트 레지스터

14 : 멀티플렉서

15 : 시프트 레지스터

16, 17 : 선택기

이하에서는 도면을 참고하여 본 발명의 바람직한 실시예를 상세하게 설명한다.

도 1a 및 1b는 정적 메모리가 픽셀 회로에 도입되는 분할된 픽셀 회로의 구조를 도시한 것이다. 도 1a는 분할된 픽셀 및 그 유사물의 등가 회로도이고, 도 1b는 분할된 픽셀 회로의 배치 및 접속을 발광면 반대쪽에서 본 것을 도시한 도면이다.

도 1a 및 1b의 픽셀은 발광에 기여하는 제 1 유기 전계발광("EL") 소자(1)와, 제 1 유기 EL 소자(1)를 구동시키는 제 1 구동 트랜지스터(2)와, 발광에 기여하지 않는 제 2 유기 EL 소자(3)와, 제 2 유기 EL 소자(3)를 구동시키는 제 2 구동 트랜지스터(4)와, 공급을 제어하는 게이트 트랜지스터(5)를 포함한다. 게이트 라인(6)은 게이트 트랜지스터(5)의 게이트 전극에 선택 신호를 공급한다. 제 1 구동 트랜지스터(2)의 게이트 단자에는 데이터 라인(7) 상의 데이터 전압이 공급된다. 이러한 구성의 예에서, 제 1 구동 트랜지스터(2), 제 2 구동 트랜지스터(4) 및 게이트 트랜지스터(5)는 p 채널 트랜지스터이다.

제 1 유기 EL 소자(1)의 애노드는 제 1 구동 트랜지스터(2)의 드레인 단자 및 제 2 구동 트랜지스터(4)의 게이트 단자에 접속된다. 제 1 구동 트랜지스터(2)의 게이트 단자는 제 2 유기 EL 소자(3)의 애노드, 제 2 구동 트랜지스터(4)의 드레인 단자 및 게이트 트랜지스터(5)의 소스 단자에 접속된다. 게이트 트랜지스터(5)의 게이트 단자는 게이트 라인(6)에 접속되고, 게이트 트랜지스터(5)의 드레인 단자는 데이터 라인(7)에 접속된다. 제 1 구동 트랜지스터(2) 및 제 2 구동 트랜지스터(4)의 소스 단자는 전력 공급 라인(8)에 접속되고, 제 1 유기 EL 소자(1) 및 제 2 유기 EL 소자(3)의 캐소드는 캐소드 전극(9)에 접속된다.

이러한 구조를 갖는 픽셀에서, 게이트 라인(6)이 선택될 때(게이트 라인(6)이 로우(Low) 레벨로 설정될 때), 게이트 트랜지스터(5)는 ON으로 스위칭되고, 데이터 라인 상에 공급된 데이터 전압이 게이트 트랜지스터(5)를 통해 픽셀 회로로 판독된다. 데이터 전압이 로우일 때, 제 1 구동 트랜지스터(2)는 ON으로 스위칭된다. 제 1 구동 트랜지스터(2)가 ON으로 스위칭될 때, 유기 EL 소자(1)의 애노드는 전원 전압(VDD)이 공급되는 전력 공급 라인(8)에 접속되고, 제 1 유기 EL 소자(1)를 통해 전류가 흐르며, 광이 방사된다. 동시에, 제 2 구동 트랜지스터(4)의 게이트 단자가 또한 VDD로 설정되고, 제 2 구동 트랜지스터(4)가 OFF로 스위칭되며, 제 2 유기 EL 소자(3)의 애노드의 전위가 캐소드 전위(VSS)로 강하한다. 캐소드 전위(VSS)가 제 1 구동 트랜지스터(2)의 게이트 단자에 공급되기 때문에, VDD 및 VSS 가 공급되는 동안, 심지어 게이트 라인(6)이 하이(High)로 설정되고 게이트 트랜지스터(5)가 OFF로 스위칭된 후에도, 기록된 데이터(Low)는 계속 유지된다.

데이터 전압이 하이일 때, 제 1 구동 트랜지스터(2)는 OFF로 스위칭되고, 제 1 유기 EL 소자(1)의 애노드의 전위는 캐소드 전위(VSS)로 강하한다. 캐소드 전위(VSS)가 제 2 구동 트랜지스터(4)의 게이트 단자에 공급되기 때문에, 제 2 구동 트랜지스터(4)는 ON으로 스위칭되고, 제 2 유기 EL 소자(3)의 애노드는 전원 전압(VDD)이 공급되는 전력 공급 라인(8)에 접속되며, 제 2 유기 EL 소자(3)를 통해 전류가 흐른다. 제 2 유기 EL 소자(3)의 애노드 전위는 제 1 구동 트랜지스터(2)의 게이트 단자에서 반영되고, 제 1 구동 트랜지스터(2)의 게이트 단자는 전원 전압(VDD)으로 설정된다. 따라서, 게이트 라인(6)이 하이로 설정된 이후에도, VDD 및 VSS가 공급되는 동안 기록된 데이터(High)는 유지된다.

전술한 바와 같이, 도 1a 및 1b의 픽셀에서, 데이터는 제 1 구동 트랜지스터(2) 및 제 2 구동 트랜지스터(4)를 포함하는 정적 메모리에 저장되며, 정적 메모리에 의해 제 1 유기 EL 소자(1)로부터의 발광이 제어된다. 따라서, 데이터는 일단 기록된 후에도 유지되기 때문에, 사전 결정된 주기로 데이터를 주기적으로 재기록하기 위한 리프레시 동작이 필요치 않다. 도 1a 및 1b의 픽셀에서, 제 2 유기 EL 소자(3)는 발광에 기여하지 않기 때문에, 픽셀의 발광 상태는 제 1 유기 EL 소자(1)의 발광 상태에 의해 결정된다.

발광에 기여하지 않는 제 2 유기 EL 소자(3)를 형성하는 방법으로는, 광을 방사하지 않으며 제 1 유기 EL 소자(1)와 상이한 소자를 형성하는 방법이 있다. 그러나, 이 방법에서는, 광을 방사하는 제 1 유기 EL 소자(1) 및 광을 방사하지 않는 유기 EL 소자(3)를 포함하는 2개의 소자가 형성되어야 하기 때문에, 제조 공정이 복잡해진다. 이와 달리, 제 2 유기 EL 소자(3)는, 제 1 및 제 2 유기 EL 소자를 동일한 구조의 소자로서 형성하고 픽셀 회로의 일부를 형성하는 라인 또는 블랙 매트릭스에 의해 광을 차단하여 광이 광 방사 표면으로부터 외부로 방사되지 않게 함으로써, 쉽게 형성될 수 있다.

어느 경우든, 제 2 유기 EL 소자(3)는 발광에 기여하지 않기 때문에, 도 1b에 도시된 바와 같이, 광을 방사하는 제 1 유기 EL 소자(1)를 위해 넓은 발광 영역이 확보될 수 있도록 제 2 유기 EL 소자(3)를 작은 영역에 배치하고 접속하는 것이 바람직하다.

도 2a 및 2b는 하나의 컬러를 위한 픽셀이 세 개의 분할된 픽셀(10-0, 10-1, 10-2)을 포함하는 예시적인 구조를 도시한 것이다. 보다 구체적으로는, 분할된 픽셀(10-0, 10-1, 10-2)은 컬러 픽셀이며, 예를 들어 R(red), G(green), B(blue) 및 W(white)의 각각의 픽셀은 도 2a 및 2b에 도시된 바와 같이 3 개의 분할된 픽셀을 포함한다. 도 2a는 등가 회로도이고, 도 2b는 발광면 반대쪽에서 본 픽셀의 배치 및 접속을 도시한 도면이다.

도면의 3개의 분할된 픽셀(10-0, 10-1, 10-2)에서는, 전력 공급 라인(8-0, 8-1, 8-2)이 배치되어 있고, 도 3에 도시된 유기 EL 소자의 전류-전압 특성 도표에 의해 결정되는 전원 전압(V0, V1, V2)이 전력 공급 라인(8-0, 8-1, 8-2)에 공급된다.

도 3에 도시되어 있는 바와 같이, 전원 전압(V0, V1, V2)은 분할된 픽셀(10-0, 10-1, 10-2)의 유기 EL 소자를 통해 공급되는 전류(I0, I1, I2) 사이의 비가 각각 1:2:4가 되도록 결정되는 전압이다. 분할된 픽셀(10-0, 10-1, 10-2)에 공급된 데이터 전압에 의해 유기 EL 소자가 ON으로 스위칭될 때, 8개의 상이한 발광 세기가 얻어질 수 있다. 예를 들면, 게이트 라인(6-0)이 순차적으로 선택되고 로우 데이터가 분할된 픽셀(10-0)에 기록되며, 게이트 라인(6-1)이 선택되고 하이 데이터가 분할된 픽셀(10-1)에 기록되며, 그 다음에 게이트 라인(6-2)이 선택되고 로우 데이터가 분할된 픽셀(10-2)에 기록될 때, 분할된 픽셀(10-0)이 ON으로 스위칭되고, 분할된 픽셀(10-1)이 OFF로 스위칭되며, 분할된 픽셀(10-2)이 ON으로 스위칭된다. 따라서, I=I0+I2=I*I0+4*I0=5*I0의 픽셀 전류가 생성된다. 발광의 세기는 전류에 비례하기 때문에, 모든 분할된 픽셀이 광을 방사하는 최대 밝기의 5/7의 밝기가 생성된다.

이 경우, 상이한 전원 전압(V0, V1, V2)이 분할된 픽셀(10-0, 10-1, 10-2)에 공급되기 때문에, 분할된 픽셀(10-0, 10-1, 10-2)에 기록되는 데이터 전압은 분할된 픽셀(10-0, 10-1, 10-2)의 제 1 구동 트랜지스터(2)를 ON 및 OFF로 스위칭할 수 있는 전압이어야 한다. 전압(V2)이 이 예의 구성에서 최대 전원 전압이기 때문에, 예를 들어 ON 전압을 VSS로 설정하고 OFF 전압을 V2로 설정함으로써, 데이터 전압에 의해 분할된 픽셀들 모두를 ON 및 OFF로 스위칭하는 것이 가능하다.

도 4는 n개 행과 m개 열의 단일 컬러 능동 매트릭스 유기 EL 패널의 전체적인 구조를 도시한 것이고, 도 5는 능동 매트릭스 유기 EL 패널의 구동 타이밍도를 도시한 것이다. 풀 컬러 디스플레이에서는, 각각의 컬러에 대해 유사한 구성이 도 4에 추가된다.

3 비트 데이터가 데이터 구동기(11)의 입력부 X0(비트 0), X1(비트 1) 및 X2(비트 2)에 입력된다. 도트 클록(DCLK)(도 4에는 도시되어 있지 않음)이 데이터 구동기(11)에 입력될 때, 한 라인의 데이터가 각 비트의 데이터를 저장하는 시프트 레지스터(13)로 순차적으로 판독된다.

시프트 레지스터(13)로 판독된 한 라인의 3 비트 데이터는, 판독된 3 비트 데이터의 출력 및 인에이블 라인(EX0, EX1, EX2)을 제어하는 멀티플렉서(14)에 의해 데이터 라인(7)에 반영된다. 한 라인의 데이터의 판독이 완료될 때, 인에이블 라인(EX0)이 선택되면 비트 0이 데이터 라인(7)에 출력되고, 인에이블 라인(EX1)이 선택되면 비트 1이 데이터 라인(7)에 출력되며, 인에이블 라인(EX2)이 선택되면 비트 2가 데이터 라인(7)에 출력된다.

동시에, 선택 데이터(본 구성에서는 하이(High))가 게이트 구동기(12)의 입력부(Y)에 입력되고, 시프트 레지스터(15)로 순차적으로 판독된다. 시프트 레지스터(15)는 수직 전송 클록과 함께 선택 데이터를 순차적으로 전송한다. 일반적으로, 선택 데이터(하이)는 n개의 라인들의 시프트 레지스터(15) 중 한 라인의 레지스터에만 저장되고, 이 라인이 선택된다. 인에이블 라인(EY0)이 시프트 레지스터(15)의 선택 데이터를 저장하는 k 번째 라인 상에서 선택될 때, k 번째 라인의 분할된 픽셀(10-0)이 선택되고, 데이터 라인(7)에 공급된 비트 0의 데이터가 k 번째 라인의 분할된 픽셀(10-0)에 기록된다. 이와 유사하게, 인에이블 라인(EY1)이 선택될 때, 비트 1의 데이터가 k 번째 라인의 분할된 픽셀(10-1)에 기록되고, 인에이블 라인(EY2)이 선택될 때, 비트 2의 데이터가 k 번째 라인의 분할된 픽셀(10-2)에 기록된다. 전원 전압(V0, V1, V2)이 전력 공급 라인(8-0, 8-1, 8-2)에 각각 공급되기 때문에, 픽셀의 비트 데이터에 대응하는 발광의 세기는 3개의 분할된 픽셀(10-0, 10-1, 10-2)에 의해 획득된다.

제 1 라인으로부터 n 번째 라인까지 이들 동작을 반복함으로써, 비디오 데이터는 모든 픽셀에 기록되고 모든 픽셀로부터의 발광이 제어된다.

이런 방법으로, 하나의 픽셀을 비트 데이터의 가중치에 대응하는 발광의 세기를 나타내는 복수의 픽셀로 분할함으로써, 복수의 계조(grayscale)가 얻어질 수 있다. 서브프레임을 사용하여 복수의 계조를 얻을 필요가 없고, 따라서 프레임 메모리가 필요치 않다. 분할된 픽셀의 수를 6, 8 등으로 증가시킴으로써, 6 비트, 8 비트 등의 복수의 계조를 획득하는 것이 가능하다.

도 4에 도시된 구조는 디지털 회로로부터 구성될 수 있기 때문에, 데이터 구동기(11) 및 게이트 구동기(12)는 저온 폴리실리콘과 같은 고성능 트랜지스터를 사용하여 동일 유리 기판 상에 형성될 수 있으며, 따라서 비용이 더욱 저감될 수 있다.

분할된 픽셀의 회로는 정적 메모리를 갖는 도 1a 및 1b에 도시된 구조일 필요는 없다. 이와 달리, 제 2 유기 EL 소자(3) 및 제 2 구동 트랜지스터(4)가 생략되고 저장 캐패시터가 제 1 구동 트랜지스터(2)의 게이트 단자와 전력 공급 라인(8) 사이에 도입되는 픽셀 회로를 이용하는 것도 가능하다. 이 경우에, 사전 결 정된 주기로 비디오 데이터를 주기적으로 재기록하는 리프레시 동작이 필요하다.

분할된 픽셀의 유기 EL 소자의 열화를 고르게 하기 위해, 전력 공급 라인(8-0, 8-1, 8-2)에 공급되는 전압(V0, V1, V2)이 적절한 주기로 스위칭될 수도 있다. 즉, 도 6에 도시된 바와 같이, 전력 공급 라인(8-0)에 대한 전압(V0), 전력 공급 라인(8-1)에 대한 전압(V1) 및 전력 공급 라인(8-2)에 대한 전압(V2)의 조합 A와, 전력 공급 라인(8-0)에 대한 전압(V2), 전력 공급 라인(8-1)에 대한 전압(V0) 및 전력 공급 라인(8-2)에 대한 전압(V1)의 조합 B와, 전력 공급 라인(8-0)에 대한 전압(V1), 전력 공급 라인(8-1)에 대한 전압(V2) 및 전력 공급 라인(8-2)에 대한 전압(V0)의 조합 C는 소정의 타이밍으로 교호적으로 스위칭될 수 있으며, 스위칭된 조합에 대응하는 인에이블 라인이 선택될 수 있다. 이런 방법으로, 모순없이 비트 데이터에 대응하는 발광의 세기를 나타내는 분할된 픽셀에 비트 데이터를 기록하는 것이 가능하다.

구체적으로는, 이 조합이 조합 B로 스위칭되면, 비트 0의 데이터가 EX0 및 EY1의 선택에 의해 전력 공급 라인(8-1)에 공급된 V0의 전원 전압을 갖는 분할된 픽셀(10-1)에 기록되고, 비트 1의 데이터가 EX1 및 EY2의 선택에 의해 전력 공급 라인(8-2)에 공급된 V1의 전원 전압을 갖는 분할된 픽셀(10-2)에 기록되며, 비트 2의 데이터가 EX2 및 EY0의 선택에 의해 전력 공급 라인(8-0)에 공급된 V2의 전원 전압을 갖는 분할된 픽셀(10-0)에 기록된다.

이와 유사하게, 이 조합이 조합 C로 스위칭되면, 비트 0의 데이터가 EX0 및 EY2의 선택에 의해 전력 공급 라인(8-2)에 공급된 V0의 전원 전압을 갖는 분할된 픽셀(10-2)에 기록되고, 비트 1의 데이터가 EX1 및 EY0의 선택에 의해 전력 공급 라인(8-0)에 공급된 V1의 전원 전압을 갖는 분할된 픽셀(10-0)에 기록되며, 비트 2의 데이터가 EX2 및 EY1의 선택에 의해 전력 공급 라인(8-1)에 공급된 V2의 전원 전압을 갖는 분할된 픽셀(10-1)에 기록된다.

이런 방식으로, 전원 전압(V0, V1, V2)을 전력 공급 라인(8-0, 8-1, 8-2)으로 스위칭하고 공급함으로써, 비트 데이터를 대응 픽셀에 기록하기 위해, 분할된 픽셀에 인가된 전압이 균일하게 될 수 있고 유기 EL 소자의 열화가 평균화될 수 있다.

이러한 구조는 조합 A, B, C의 선택을 나타내는 신호에 따라 스위칭될 수 있는 스위치를 제공하고 전압(V0, V1, V2) 중 어느 전압이 전력 공급 라인(8-0, 8-1, 8-2) 중 어느 라인으로 공급될 지를 선택하기 위해 스위칭함으로써 달성될 수 있다.

도 7에 도시된 바와 같이, 데이터 구동기(11) 및 게이트 구동기(12)가 구동기 IC 및 다른 픽셀 회로로서 구현되고, 게이트 구동기(12)의 출력을 선택하여 게이트 라인(6)으로 출력하는 선택기(16) 및 게이트 트랜지스터(5)를 게이트 라인(6)으로 선택되지 않게 설정하는 전압(Voff)을 선택하여 출력하는 선택기(17)가 P형 트랜지스터로 형성되는 구성을 채용하는 것이 바람직하다. 이런 방법으로 유기 EL 패널이 P형 트랜지스터만으로 구성되면, 비용이 더욱 절감되고, 보다 고속의 동작을 요구하는 보다 높은 해상도 및 보다 높은 구동 전력을 요구하는 보다 큰 크기가 쉽게 구현될 수 있다.

도 7의 구조에서의 동작을 이하에 설명한다. 데이터가 분할된 픽셀(10-0)에 기록될 때, EY0만이 로우로 설정된다(EY1 및 EY2는 하이로 유지된다). 이 프로세스에 의하면, 모든 라인의 분할된 픽셀(10-0)의 게이트 라인(6-0)에 대한 비선택 전압(Voff)의 공급이 끊기고 게이트 라인(6-0)이 게이트 구동기(12)의 출력부에 접속된다. 게이트 구동기(12)의 출력부는 한 라인만을 위한 선택 전압(Von)을 출력하고, 비선택 신호(Voff)가 다른 라인들에 대해 출력된다. 이 때문에, 선택 전압(Von)이 선택되는 게이트 라인(6-0)으로만 공급되고, 비선택 전압(Voff)이 다른 모든 게이트 라인(6-0)에 공급된다. 따라서, 데이터는 선택된 라인에만 기록된다.

EY1 및 EY2에 대해 유사한 동작을 반복함으로써, P형 트랜지스터만 사용하여 도 4에 도시된 것과 유사한 기록 동작 및 전원 전압(V0-V2)의 스위칭에 의해 유기 EL 소자들 사이에서의 열화 평균화 프로세스가 실현될 수 있으며, 이는 비용을 저감시킨다.

본 발명은 소정의 바람직한 실시예를 참조하여 설명되었지만, 본 발명의 사상 및 범주 내에서 변형 및 수정이 이루어질 수도 있다.

Claims

능동 매트릭스 디스플레이 디바이스에 있어서,

각각의 픽셀이 복수의 선택가능한 분할된 픽셀을 포함하고, 각각의 상기 분할된 픽셀은 1 비트 정적 데이터 저장 소자를 가지며 공급된 데이터에 기초하여 광을 방사하고,

상기 복수의 분할된 픽셀은 각각, 선택된 상기 분할된 픽셀이 사전 결정된 양의 광을 생성하게 하도록, 가중된 양의 광을 생성하는

능동 매트릭스 디스플레이 디바이스.
제 1 항에 있어서,

각각의 상기 분할된 픽셀은

(i) 제 1 구동 트랜지스터에 결합된 제 1 유기 EL 소자와,

(ii) 제 2 구동 트랜지스터에 결합된 제 2 유기 EL 소자를 포함하되,

상기 제 1 및 제 2 구동 트랜지스터는 상기 1 비트 정적 데이터 저장 소자를 제공하도록 접속되는

능동 매트릭스 디스플레이 디바이스.
제 1 항에 있어서,

상기 분할된 픽셀의 발광 양은 상기 분할된 픽셀에 공급되는 전원 전압을 가중함으로써 가중되는

능동 매트릭스 디스플레이 디바이스.
제 3 항에 있어서,

상기 분할된 픽셀에 공급되는 상기 전원 전압은 스위칭될 수 있는

능동 매트릭스 디스플레이 디바이스.