KR20090097114A - 단결정 규소로 구성된 반도체 웨이퍼 및 그 제조 방법 - Google Patents

단결정 규소로 구성된 반도체 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20090097114A
KR20090097114A KR1020090018444A KR20090018444A KR20090097114A KR 20090097114 A KR20090097114 A KR 20090097114A KR 1020090018444 A KR1020090018444 A KR 1020090018444A KR 20090018444 A KR20090018444 A KR 20090018444A KR 20090097114 A KR20090097114 A KR 20090097114A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
fluorine
melt
single crystal
manufacturing
Prior art date
Application number
KR1020090018444A
Other languages
English (en)
Other versions
KR101028443B1 (ko
Inventor
본 아몬 빌프리트
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20090097114A publication Critical patent/KR20090097114A/ko
Application granted granted Critical
Publication of KR101028443B1 publication Critical patent/KR101028443B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 농도가 1×1010 내지 1×1016 원자/㎤인 불소를 함유하고, 임계 직경과 동일하거나 또는 그보다 큰 직경의 응집 고유 점 결함(agglomerated intrinsic point detect)이 없는, 단결정 규소로 구성되는 반도체 웨이퍼에 관한 것이다. 또한, 본 발명은 불소로 도핑되는 규소로 구성된 용융물을 제공하는 단계, 상기 용융물을 결정화하여 단결정을 형성하는 단계로서, 상기 단결정은 도펀트(dopant)로서 불소를 사용하지 않는다면, 임계 직경과 동일하거나 또는 그보다 큰 직경을 갖는 응집 고유 점 결함이 발생하는 속도에서 1×1010 내지 1×1016 원자/㎤ 범위 내 불소를 함유하는 단결정을 형성하는 단계, 및 단결정으로부터 반도체 웨이퍼를 분리하는 단계를 포함하는 단결정 규소로 구성되는 반도체 웨이퍼의 제조 방법에 관한 것이다.

Description

단결정 규소로 구성된 반도체 웨이퍼 및 그 제조 방법{SEMICONDUCTOR WAFER OF SINGLE CRYSTALLINE SILICON AND PROCESS FOR ITS MANUFACTURE}
본 발명은 방해 요소로서 평가되는 응집 고유 점 결함(intrinsic point detect)이 없기 때문에 특히 전자 부품의 제조에 적합하고, 불소를 함유하는 규소로 구성되는 반도체 웨이퍼에 관한 것이다. 또한, 본 발명은 이러한 반도체 웨이퍼의 제조 방법에 관한 것이다.
마이크로전자공학이 시작된 이래로, 규소로 구성되는 반도체 웨이퍼의 제조업자들은 특히 전자 부품의 구조체의 구성요소로 제공되는 반도체 웨이퍼의 영역 에 적어도 방해 요소로서 평가되는 결함을 피하기 위한 임무에 노력을 기울였다. 고유 점 결함에 기인하는 결함(규소 간극(interstitial) 및 공백(vacancy))은 일반적으로 한 방향으로 그들의 최대 공간 크기가 최소 부품 구조체의 크기 또는 그 이상에 상당하는 경우에 방해 요소로서 평가된다. 전위 루프(dislocation loop)의 네트워크에 의해 둘러싸이고, 마이크로미터 범위의 크기를 갖는 응집 규소 간극의 결함은 A 결함 또는 Lpit(큰 에치 피트(large etch pit)) 결함으로 지칭된다. 보통 이 결함은 전혀 허용되지 않는다. 응집 공백에 의해 형성되고 적외선 레이저 산란 광 단층촬영에 의해 예컨대, COP(결정 유래 입자) 결함으로서 검출될 수 있는 결함은 최소 부품 구조체보다 작은 경우에만 허용된다.
실험 결과에 의해 유효성이 뒷받침된 보론코프(Vornkov) 이론에 따르면, 단결정 내 점 결함의 농도는 용융물의 결정화 동안 실질적으로 V/G 비에 의해 결정되고, 이때, V는 결정화 속도이고, G는 성장하는 단결정과 용융물 사이의 상 경계에서의 축 온도 기울기이다. 이 이론에 따르면, 임계 비는 규소 간극 및 공백의 농도가 동일한 지점에서 존재한다. 상기 비 이하에서는 과잉의 간극이 존재하고, 상기 비 초과에서는 과잉의 공백이 존재한다. 지배적인 유형의 점 결함이 냉각 동안 과포화 상태에 도달하면, 이러한 유형의 점 결함의 응집체가 형성될 수 있다. 공백(공극(void))의 응집체가 전부 커지게 될수록, 상기 응집체의 형성 온도 범위에서 냉각 동안 체류 기간이 더 길어진다. 따라서 방해 요소인 공백 응집체를 회피하기 위한 하나의 전략은 냉각 동안 1100℃ 근처인 형성 온도의 범위에서 가능한 짧은 체류 기간을 제공하는 것으로 구성된다. 그러나, 200 ㎜ 이상의 직경을 갖는 단결정은 임의로 빠르게 냉각시킬 수 없기 때문에, 이러한 단결정의 경우 체류 기간을 한정함으로써 결함의 크기를 제어하는 것에는 한계가 있다. 또 다른 전략은 현저하게 과잉인 하나의 유형의 점 결함이 제1 위치에 사실상 발생하지 않도록 가능한 한 V/G 비를 제어하는 목적을 추구한다. 이러한 제어는 공정 기술의 면에서 매우 복잡하고 매우 경제적이지 못한 데, 이는 그 경우에 비교적 낮은 속도 V가 사용되어야 하기 때문이다. 또한, 사용 가능한 공정 창, 즉, V/G 비가 제어되어야 하는 수치의 범위가 좁게 정해진다. 소정의 G의 경우, 인상(pulling) 속도 V가 보통 ±0.01 ㎜/ 분 만큼만 변화하도록 한다. 최종적으로 언급한 것은 허용될 수 없는 결함을 갖기 때문에 일반적으로 단결정의 일부를 사용할 수 없는 효과가 있다.
US 2003/0008479에는 규소로 구성되는 단결정을 쵸콜라스키 방법에 따라 제조하는 방법이 기재되어 있고, 용융물 내 "할로겐 게터(getter)"의 존재가 용융물의 정제를 유도하고, 이는 금속 유도 결함, COP 결함 및 다른 결함의 감쇠를 초래한다. 바람직한 구성에서, 용융물은 0.01 중량% 이상 또는 4×1018 원자/㎤ 이상의 "할로겐 게터"를 함유한다.
본 발명의 목적은 신뢰성이 높고 간단한 방식으로, 규소로 구성되는 반도체 웨이퍼 내 방해 요소로서 평가되는 결함인 응집 고유 점 결함을 회피하고, 이러한 반도체 웨이퍼에 대한 특히 경제적인 접근법을 개시하고자 하는 것이다.
본 발명은 농도가 1×1010 내지 1×1016 원자/㎤인 불소를 함유하고, 임계 직경과 동일하거나 또는 그보다 큰 직경의 응집 고유 점 결함이 없는, 단결정 규소로 구성되는 반도체 웨이퍼에 관한 것이다.
또한, 본 발명은 불소로 도핑되는 규소로 구성되는 용융물을 제공하는 단계, 상기 용융물을 결정화하여 단결정을 형성하는 단계로서, 상기 단결정은 도펀트(dopant)로서 불소를 사용하지 않는다면 임계 직경과 동일하거나 또는 그보다 큰 직경을 갖는 응집 고유 점 결함이 발생하는 속도에서 1×1010 내지 1×1016 원자/㎤ 범위 이내의 불소를 함유하는 단계, 및 상기 단결정으로부터 반도체 웨이퍼를 분리하는 단계를 포함하는 단결정 규소로 구성되는 반도체 웨이퍼의 제조 방법에 관한 것이다.
본 발명은 최소 농도 또는 그보다 큰 농도의 불소로 도핑되는 규소로 구성되는 용융물을 제공하는 단계, 상기 용융물을 결정화하여 단결정을 형성하는 단계로서, 용융물 내 불소의 부재 하에서 상기 단결정이 임계 직경과 동일하거나 또는 그 보다 큰 직경을 갖는 응집 고유 점 결함의 형성을 일으키는 임계 속도에서 1×1010 내지 1×1016 원자/㎤ 범위 이내 불소를 함유하는 단결정을 형성하는 단계, 및 단결정으로부터 반도체 웨이퍼를 분리하는 단계를 포함하는 단결정 규소로 구성되는 반도체 웨이퍼의 제조 방법에 관한 것이고, 불소 농도를 연속적으로, 적어도 간헐적으로 증가시킨 것 외에는 동일한 조건 하에서 용융물로부터 테스트 결정을 생성시키고, 직경이 임계 직경 이상인, 생성된 응집 고유 점 결함이 테스트 결정 내에서 사라지는 불소 농도를 최소 농도로 한다.
본 발명은 불소가 고유 점 결함과 상호작용한 결과, 고유 점 결함이 응집체를 형성하는 데 더 이상 이용될 수 없다는 사실에 기초한다. 과잉의 공백과 관련하여, 이는 공백 응집체의 형성이 더 이상 결정적으로 혼입된 유리 공백의 농도에 의존하지 않는 대신 이미 불소에 결합되지 않은 유리 공백의 농도에 의존하는 것을 의미한다. 본 발명에 따르면, 유리 공백의 농도는 단결정에, 따라서 후속적으로 그로부터 나타나는 반도체 웨이퍼에 흡수되는 불소의 농도에 의해 제어된다. 유리 공백의 농도는 임계 직경과 동일하거나 또는 그보다 큰 직경의 응집 공백을 형성할 수 있기 위해 더 이상 충분하지 않은 양까지 감소된다.
목적하는 불소의 효과를 달성하기 위해, 단결정 내 불소 농도는 1×1010 원자/㎤ 이상, 바람직하게는 1×1011 원자/㎤ 이상, 특히 바람직하게는 1×1012 원자/㎤ 이상이어야 한다. 단결정 내 불소 농도의 상한은 여러 가지 이유로 대략 1×1016 원자/㎤, 바람직하게는 1×1015 원자/㎤, 특히 바람직하게는 1×1014 원자/㎤ 보다 크지 않아야 한다. 용융물을 정제하는 데 필요한 불소 농도는 결정화 동안 상당한 공정 기술적 난점을 동반하는 데, 이는 휘발성 SiF4가 뜨거운 표면 상에 침착되고, 분해되어 무정형 규소의 층을 형성하기 때문이다. 이는 특히 성장하는 단결정의 표면 및 결정화 기기의 뜨거운 흑연부의 표면에 영향을 미친다. 이 무정형 층이 너무 두껍게 되는 경우, 온도 차로 인해 열 응력 및 최종적으로 재료 절단이 발생한다. 용융물이 되는 절단된 입자는 일반적으로 성장하는 단결정의 전위를 일으킨다. 또한, 단결정 내 과도하게 높은 불소 농도는 불소 원자가 단결정의 냉각 단계 동안 침전되어 더 큰 응집체를 형성하고, 그 일부가 바람직하지 않은 결함 중심을 형성하는 위험을 동반한다. 이는 응집체가 매우 커지게 되어 Lpit 결함의 경우에서와 필적하는 방식으로, 단결정 내 전위 루프 또는 이러한 전위 루프의 네트워크를 일으키게 되는 경우이다. 이에도 불구하고, 이러한 응집체는 표면 근처의 공간의 영역에서 적어도 반도체 웨이퍼를 열 처리함으로써 파괴될 수 있을 정도로 작다면 유리한 것으로 상당히 이상적으로 간주되어야 한다. 열 처리 후, 표면에서 반도체 웨이퍼의 벌크 내 바람직하게는 10 ㎛ 이상에 도달하고 부품 구조체의 실행에 최적화되는 무결함 구역("denuded zone")이 형성되고, 반도체 웨이퍼의 벌크 내에 내부 게터(internal getter)로서 금속 불순물을 결합하는 결함으로서 응집체를 갖는 구역으로 남아 있다. 이러한 유리한 효과에 대한 필요 조건은 더 큰 응집체를 형성할 수 없고 무결함 구역의 발생이 보장되도록 단결정 내 불소 농도가 매우 낮아야 한 다는 것이다. 열 처리는 바람직하게는 550℃ 내지 1100℃, 특히 바람직하게는 600℃ 내지 1000℃의 범위 이내의 온도에서 수행하는 것이 바람직하다.
질소의 존재는 산소가 침전물, 소위 BMD("벌크 마이크로 결함")를 일으키는 시드(seed)의 형성을 촉진한다. 마찬가지로 시드는 "게터"로서 작용하기 때문에, 용융물을 질소로 추가 도핑하는 것이 유리하고, 특히, 불소에 의해, 유리 공백의 농도가 너무 낮아 반도체 웨이퍼의 벌크에서 1×108 BMD/㎤ 미만이 생성될 때 대략 발생하는 BMD 형성이 부적합하게 되는 경우에 그러하다. 반도체 웨이퍼 내 1×1013 내지 5×1014 원자/㎤의 질소 농도가 특히 바람직하다.
본 발명의 하나의 구성에 따르면, 용융물은 불소와 수소로 도핑하고, 적절한 경우, 그 위에 질소를 부가하여 도핑하고, 특히 5×1017 원자/㎤ 초과의 높은 산소 농도의 존재하에서 도핑하여 산화 적층 결함(oxidation induced stacking fault:OSF)의 형성을 억제한다.
또한, 용융물은 1 이상의 전기적으로 활성인 원소, 예를 들어, 붕소, 인, 비소 또는 안티몬으로 도핑하는 것이 바람직하다.
본 발명은 용융물이 초콜라스키(CZ) 방법 또는 플로팅 존(FZ) 방법에 따라 결정화되는지 여부에 관계없이 동일하게 사용될 수 있는 것이 특히 유리하다. 후자의 경우, BMD 형성은 또한 산소의 표적화 공급에 의해 지지될 수 있다. 이에 적합한 하나의 방법은 예를 들어, US 5,089,082에 기재되어 있다. 제조 방법에 관계없 이, 단결정으로부터 분리되는 반도체 웨이퍼는 예를 들어, 에피택셜 층으로 코팅할 수 있다.
불소를 이용하는 용융물의 도핑은 기체 상을 통해, 즉, 용융물 주위의 대기로부터 용융물로의 질량 이동에 의해 수행하는 것이 바람직하고, 기체 불소 공급원은 상기 대기에 공급된다. 단결정 내 불소 농도는 대기 중 기체 불소 공급원의 부분 압력에 의해 제어되는 것이 바람직하다. 원칙적으로, 기체 불소 공급원은 용융물 내로 직접적으로 전달될 수도 있다. 또한, 불소 함유 고체를 불소 공급원으로서 사용할 수 있고, 상기 고체는 용융물을 제공하기 위해 규소와 함께 용융된다.
예를 들면, SiF4, HF, F2, BF3, PF5 및 이 화합물들의 혼합물이 기체 불소 공급원으로서 적합하다. SiF4 및 F2가 특히 바람직한데, 불순물로서 불소만이 이들을 통해 용융물 내로 이동하기 때문이다. 용융물이 수소로 추가 도핑되기 위해서는 HF가 도펀트로서 특히 적합하다. 불소 공급원으로서 적합한 고체는 예를 들어, NH4F, (NH4)HF2, (NH4)2SiF6 및 (NH4)BF4이다.
본 발명의 주 목적은 임계 직경과 동일하거나 또는 그보다 큰 직경의 고유 점 결함의 어떠한 응집체를 허용하지 않는 것이다. 응집체의 직경은 한 공간 방향으로의 최대 길이를 의미한다. 응집 규소 간극의 경우, 임계 직경은 적어도 Lpit 결함의 형성이 언급되어야 하는 곳에서의 직경이다. 결과적으로, 단결정 내 불소 농도는 Lpit 결함이 제조된 반도체 웨이퍼 상에서 검출될 수 없도록 임의의 속도에서 설정된다. 더 엄격한 조건은 응집 규소 간극의 경우 임계 직경은 소위 B 결함이 존재하는 곳에서의 직경으로 정의한다.
결과적으로 단결정 내 불소 농도는 더 높게되어야 할 것이고, B 결함이 제조된 반도체 웨이퍼 상에서 검출될 수 없도록 설정된다. 응집 공백의 경우, 임계 직경은 조건에 따라 매우 큰 것으로 평가되는 직경이다. 조건은 반도체 웨이퍼의 목적하는 용도에 좌우되고, 다시 말하면, 주로 반도체 웨이퍼가 기판을 형성하기 위해 의도된 최소 부품 구조체의 폭에 좌우된다. 임계 직경은 예를 들어, 60 내지 40 ㎚ 또는 40 내지 20 ㎚이거나, 또는 특히 엄격한 조건의 경우, 20 내지 5 ㎚이다. 결과적으로 단결정 내 불소 농도는 소정의 범위의 직경을 갖는 응집 공백의 결함이 제조된 반도체 상에서 검출될 수 없도록 설정된다.
용융물의 급속 결정화 동안 발생하는 과잉의 간극이 더 이상 한계 효과를 가지지 않는 점에서 본 발명의 특히 경제적인 이점이 있다. 발생하는 과잉의 공백에도 불구하고, 단결정은 공정 기술에 따라 가능한 만큼 빠르게 인상될 수 있다. 그 다음 불가피하게 설정되는 높은 공백 초과량은 해당량의 불소에 의해 유리 공백의 잔여 농도가 임계 직경으로 평가되는 직경을 갖는 응집체를 형성할 수 있는 데 더 이상 충분하지 않도록 하는 양으로 감소된다. 가능한 더 높은 인상 속도 외에도, 주로 상당하게 넓은 공정 창이 특히 경제적으로 중요하고, 소정의 기울기 G의 경우, 발생하는 단결정이 특정 결함만을 가지는 광범위한 범위의 인상 속도를 가능하게 한다.
실용적인 수행은 선택되는 생산 조건하에서 정확하게 매우 큰 것으로 평가되는 응집체가 더 이상 발생하지 않기 위해서 적어도 필요한 불소 공급원의 양을 결 정하는 시험에 의해 적절하게 실시한다. 따라서, 예를 들면, 규소로 구성되는 단결정은 비교적 높은 속도 V 및 매우 과잉의 공백의 발생을 초래하는 지수 V/G를 이용하는 쵸콜라스키 방법에 따라 인상한다. 단결정이 성장하는 동안, 불소 공급원을 그 주위에 공급하고, 상기 불소 공급원의 부분 압력을 연속적으로 증가시킨다. 이어서 단결정 또는 그로부터 절단한 반도체 웨이퍼는 존재하는 공백 응집체에 관해 분석한다. 예를 들면, 슬랩이 단결정으로부터 수직으로 절단하고, 절단 표면을 분석하는 경우, 공백 응집체의 크기가 슬랩 내 축 위치에 좌우됨이 밝혀질 것이다. 축 위치가 불소 공급원의 특정 부분 압력에 연결되기 때문에, 테스트의 다른 동일한 조건 하에서 매우 큰 것으로 평가되는 COP 결함을 함유하지 않는 단결정을 인상할 수 있기 위해 적어도 필요한 부분 압력이 간단하게 결정될 수 있다.
원칙적으로, 테스트는 특정 비의 불소 공급원을 함유하는 대기에서 단결정을 인상하고, 속도 V를 연속적으로 증가시킴으로써 지수 V/G가 증가하도록 실시할 수 있다. 이어서 단결정 또는 이의 반도체 웨이퍼의 분석은 너무 큰것으로 평가되는 공백 응집체가 발생하지 않도록 선택되는 조건 하에서 초과되지 않아야 하는 속도를 밝혀낼 것이다.
본 발명은 규소로 구성되는 단결정 내에 불소를 도입시키는 신뢰성이 높고 간단한 방식으로 반도체 웨이퍼 내 응집 고유 점 결함(COP 결함 및 Lpit 결함 등)을 회피할 수 있는 효과가 있다.
본 발명은 이하 2개의 실시예의 의해 증명된다.
실시예 1
규소로 구성되는 단결정 로드(rod)를 FZ 방법에 따라 아르곤을 포함하는 대기 중에서 먼저 정밀하게 인상하였다. 용융물을 질소 또는 수소로 도핑하지 않았다. 공칭 직경을 갖는 10 ㎝ 길이로 로드를 인상한 후, 불소 공급원으로서 SiF4를 대기 중으로 전달하였고, 로드가 0.6 l/h 내지 5 l/h에서 최대 60 ㎝ 길이로 인상될 때까지 그 농도를 연속적으로 증가시켰다. 이어서, 10 ㎝ 길이의 다른 로드는 SiF4 공급 없이 정상 상태 기체 대기(atmoshpere)를 사용하여 인상하였다. 전체 단결정은 전위 없이 유지된다. 일본의 Mitsui Mining and Smelting에서 제조된 MO-4 유형의 분석 기기를 이용한 적외선 레이저 산란 광 단층 촬영에 의한 COP 결함에 대한 후속 분석 및 외관 검사에 의한 Secco 에치 후 Lpit 결함에 대한 후속 분석으로 단결정의 가장자리 영역에 처음에 존재한 LPit 결함이 먼저 사라지고, 중심 영역에 존재하는 COP 결함이 40 ㎝ 길이의 로드로부터 출발하여 더이상 검출되지 않음이 확인되었다. 따라서 그 크기는 대략 20 ㎚인 분석 기기의 검출 한계 이하로 작아졌다. SiF4의 공급이 완료된 후, 더 큰 응집체가 명백하게 더 이상 발생하지 않는 데, 정지 기체 대기에 의해 충분한 불소 부분 압력 및 따라서 충분한 불소 농도가 용융물 내에 유지되고, 이는 더 큰 점 결함 응집체의 발생을 계속하여 억제하기 때문이다.
이어서 결함 밀도에 관해 분석된 다양한 결정 위치를 IR 흡수를 이용하여 측 정하였다. 이 경우, 흡수선의 강도(intensity)가 불소 농도와 연관된 흡수선은 1206 ㎝-1에서 발견되었다. 이로써 불소는 간단한 측정 방법에 의해 벌크에서 검출될 수 있다.
조사의 결과는 도 1 내지 3에 예시한다. 도 1은 단결정 내 축 위치의 함수로서 나타낸 COP 결함을 도시한다. 나타낸 COP 결함의 피크 밀도(pd)를 단결정의 축 위치(aP)에 대해서 플롯팅하고, 각 경우에서 수치 쌍은 100%에 대해 상대적이다. COP 밀도에서의 큰 감소는 단결정의 길이가 증가함에 따라 관찰될 수 있다. 도 2 및 4는 예를 들어, COP 결함 및 Lpit 결함에 따라 반경 결함 분포가 어떻게 변화하는지를 도시한다. 도 2는 단결정 내 축 위치(aP)=7.35%에서의 반도체 웨이퍼에 대한 반경 위치(rP)의 함수로서 COP 결함 및 Lpit 결함의 결함 밀도(dd)를 도시하고, 각 경우 수치 쌍은 100%에 대해 상대적이다. 반도체 웨이퍼의 중심은 rP=100%에 위치하고, 가장 자리는 rP=0%에 위치한다. 도 3은 결함에 의한 산란 광 신호의 관련 강도를 플롯팅하고, Lpit 결함의 경우 그 사이즈 때문에 COP 결함의 경우보다 현저하게 더 크고, 따라서 이는 두 유형의 결함을 구별하기 위해 사용될 수 있다. 종합적으로 고려해보면, 도 2 및 도 3은 반도체 웨이퍼의 가장 자리 영역에서의 Lpit 결함 및 반도체 웨이퍼의 중심 영역에서 COP 결함을 나타낸다. 도 4는 단결정 내 축 위치(ap)=66.18%에 대한 도 2에 상응하는 예시이다. aP=66.18%에서는, aP=7.35%에서 검출되었던 중심에서 COP 결함이, 가장 자리에서 Lpit 결함이 사라졌다.
실시예 2
직경 300 mm 및 길이 1 m의 규소로 구성되는 단결정을 CZ 방법에 따라 인상하였다. 초기에는 아르곤 만을 인상 기기를 통해 전달하였다. 용용물을 질소 또는 수소로 도핑하지 않았다. 로드를 공칭 직경을 갖는 20 cm 길이로 인상한 후, 불소 공급원으로서 SiF4를 인상 기기를 통해 아르곤과 함께 전달하였고, SiF4 유량을 30 l/h 내지 300 l/h로 연속적으로 증가시켰다. 이 실험에서도 단결정 내 불소 농도의 증가는 초기에 존재하는 Lpit 결함 및 COP 결함을 억제하였다.
도 1은 단결정 내 축 위치의 함수로서 나타낸 COP 결함을 도시한다.
도 2는 단결정 내 축 위치(aP)=7.35%에서의 반도체 웨이퍼에 대한 반경 위치(rP)의 함수로서 COP 결함 및 Lpit 결함의 결함 밀도(dd)를 도시하고, 각 경우 수치 쌍은 100%에 대해 상대적이다.
도 3은 결함에 의한 산란 광 신호의 관련 강도를 플롯팅한다.
도 4는 단결정 내 축 위치(ap)=66.18%에서의 반도체 웨이퍼에 대한 반경 위치(rP)의 함수로서 COP 결함 및 Lpit 결함의 결함 밀도(dd)를 도시하고, 각 경우 수치 쌍은 100%에 대해 상대적이다.

Claims (24)

  1. 농도가 1×1010 내지 1×1016 원자/㎤인 불소를 함유하고, 임계 직경과 동일하거나 또는 그보다 큰 직경의 응집 고유 점 결함(agglomerated intrinsic point degect)이 없는, 단결정 규소로 구성되는 반도체 웨이퍼.
  2. 제1항에 있어서, 불소 농도가 1×1011 내지 1×1015 원자/㎤인 것을 특징으로 하는 반도체 웨이퍼.
  3. 제1항 또는 제2항에 있어서, 임계 직경이 5 내지 60㎚ 범위 이내인 것을 특징으로 하는 반도체 웨이퍼.
  4. 제3항에 있어서, 임계 직경이 5 내지 40㎚ 범위 이내인 것을 특징으로 하는 반도체 웨이퍼.
  5. 제1항 또는 제2항에 있어서, 질소 또는 수소 또는 질소와 수소를 함유하는 것을 특징으로 하는 반도체 웨이퍼.
  6. 제1항 또는 제2항에 있어서, 붕소, 인, 비소 및 안티몬 원소로 구성되는 군 으로부터의 1 이상의 원소를 함유하는 것을 특징으로 하는 반도체 웨이퍼.
  7. 제1항 또는 제2항에 있어서, 본래 금속 불순물과 결합하는 불소 함유 결함이 있는 "벌크 영역(bulk zone)" 및 "무결함 영역(denuded zone)"을 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  8. 제1항 또는 제2항에 있어서, 에피택셜(epitaxial) 층을 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  9. 불소로 도핑되는 규소로 구성되는 용융물을 제공하는 단계,
    상기 용융물을 결정화하여 단결정을 형성하는 단계로서, 상기 단결정은 도펀트(dopant)로서 불소를 사용하지 않는다면, 임계 직경과 동일하거나 또는 그보다 큰 직경을 갖는 응집 고유 점 결함이 발생하는 속도에서 1×1010 내지 1×1016 원자/㎤ 범위 이내의 불소를 함유하는 단계, 및
    상기 단결정으로부터 반도체 웨이퍼를 분리하는 단계
    를 포함하는 단결정 규소로 구성되는 반도체 웨이퍼의 제조 방법.
  10. 제9항에 있어서, 상기 용융물은 단결정 내 불소 농도가 1×1011 내지 1×1015 원자/㎤가 되도록 불소로 도핑하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방 법.
  11. 제9항 또는 제10항에 있어서, 5 내지 60 ㎚ 범위 이내의 직경이 임계 직경으로 평가되는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  12. 제11항에 있어서, 5 내지 40 ㎚ 범위 이내의 직경이 임계 직경으로 평가되는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  13. 제9항 또는 제10항에 있어서, 상기 용융물을 쵸콜라스키(Czochralski) 방법에 따라 결정화하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  14. 제9항 또는 제10항에 있어서, 상기 용융물을 플로팅 존(floating zone) 방법에 따라 결정화하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  15. 제9항 또는 제10항에 있어서, 불소로 용융물을 도핑하는 데 기체 불소 공급원을 사용하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  16. 제15항에 있어서, 기체 불소 공급원이 SiF4, HF, F2, BF3, PF5 및 이 화합물들의 조합으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 반도체 웨이퍼 의 제조 방법.
  17. 제9항 또는 제10항에 있어서, 불소로 용융물을 도핑하는 데 불소 공급원으로서 고체를 사용하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  18. 제17항에 있어서, 불소 공급원이 NH4F, (NH4)HF2, (NH4)2SiF6, (NH4)BF4 및 이 화합물들의 조합으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  19. 제9항 또는 제10항에 있어서, 상기 용융물을 질소 또는 수소 또는 질소와 수소로 도핑하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  20. 제9항 또는 제10항에 있어서, 상기 용융물을 붕소, 인, 비소, 안티몬 및 이 원소들의 조합으로 이루어지는 군으로부터 선택되는 1 이상의 전기적으로 활성인 원소로 도핑하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  21. 최소 농도의 불소 또는 상기 최소 농도보다 큰 농도의 불소로 도핑되는 규소로 구성되는 용융물을 제공하는 단계,
    상기 용융물을 결정화하여 단결정을 형성하는 단계로서, 용융물 내 불소의 부재 하에서 단결정이 임계 직경과 동일하거나 또는 그보다 큰 직경을 갖는 응집 고유 점 결함의 형성을 일으키는 특정 속도에서 1×1010 내지 1×1016 원자/㎤ 범위 이내의 불소를 함유하는 단계, 및
    단결정으로부터 반도체 웨이퍼를 분리하는 단계
    를 포함하는 단결정 규소로 구성되는 반도체 웨이퍼의 제조 방법으로서, 불소의 최소 농도는, 불소 농도를 연속적으로, 적어도 간헐적으로 증가시킨 것 외에는 동일한 조건 하에서 용융물로부터 테스트 결정을 생성시키고, 직경이 임계 직경 이상인, 생성된 응집 고유 점 결함이 테스트 결정 내에서 사라지는 불소 농도인 것인 반도체 웨이퍼의 제조 방법.
  22. 제9항 또는 제10항에 있어서, 금속 불순물을 결합하는 불소 함유 결함을 갖는 "벌크 영역" 및 "무결함 영역"을 형성하기 위한 목적으로, 550℃ 내지 1100℃ 범위 이내의 온도에서 반도체 웨이퍼를 열 처리하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  23. 제9항 또는 제10항에 있어서, 에피택셜 층이 반도체 웨이퍼 상에 침착되는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  24. 제9항 또는 제10항에 따른 방법에 의해 얻을 수 있는 단결정 규소로 구성되 는 반도체 웨이퍼.
KR1020090018444A 2008-03-10 2009-03-04 단결정 규소로 구성된 반도체 웨이퍼 및 그 제조 방법 KR101028443B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008013325.6 2008-03-10
DE102008013325A DE102008013325B4 (de) 2008-03-10 2008-03-10 Halbleiterscheibe aus einkristallinem Silicium und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
KR20090097114A true KR20090097114A (ko) 2009-09-15
KR101028443B1 KR101028443B1 (ko) 2011-04-14

Family

ID=40983816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090018444A KR101028443B1 (ko) 2008-03-10 2009-03-04 단결정 규소로 구성된 반도체 웨이퍼 및 그 제조 방법

Country Status (7)

Country Link
US (1) US7868325B2 (ko)
JP (1) JP5297842B2 (ko)
KR (1) KR101028443B1 (ko)
CN (1) CN101532174B (ko)
DE (1) DE102008013325B4 (ko)
SG (1) SG155841A1 (ko)
TW (1) TWI391541B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101864593B (zh) * 2010-06-03 2012-11-07 王敬 掺氮晶体硅及其制备方法
CN103403231B (zh) * 2011-02-23 2016-04-20 信越半导体股份有限公司 N型单晶硅的制造方法及掺磷n型单晶硅
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
CA2892002A1 (en) * 2012-12-11 2014-06-19 Hemlock Semiconductor Corporation Methods of forming and analyzing doped silicon

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52138072A (en) * 1976-05-14 1977-11-17 Toyo Silicon Kk Manufacture of silicon single crystal
DE3232259A1 (de) * 1982-08-30 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleitermaterial hoher dotierung
DE3938937A1 (de) 1989-11-24 1991-05-29 Wacker Chemitronic Verfahren und vorrichtung zur herstellung von siliciumstaeben mit hohem sauerstoffgehalt durch tiegelfreies zonenziehen, dadurch erhaeltliche siliciumstaebe und daraus hergestellte siliciumscheiben
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
KR20010013993A (ko) * 1997-06-19 2001-02-26 야마모토 카즈모토 Ｓｏｉ 기판과 그 제조 방법, 및 반도체 디바이스와 그제조 방법
JP2000188326A (ja) * 1998-12-22 2000-07-04 Sumitomo Metal Ind Ltd シリコン半導体基板の製造方法
US6730580B2 (en) 2001-07-03 2004-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon substrate wafer fabrication method employing halogen gettering material and/or plasma annealing

Also Published As

Publication number Publication date
DE102008013325B4 (de) 2011-12-01
JP2009215158A (ja) 2009-09-24
CN101532174B (zh) 2013-03-13
US20090224366A1 (en) 2009-09-10
TW200942654A (en) 2009-10-16
DE102008013325A1 (de) 2009-09-24
US7868325B2 (en) 2011-01-11
JP5297842B2 (ja) 2013-09-25
CN101532174A (zh) 2009-09-16
KR101028443B1 (ko) 2011-04-14
SG155841A1 (en) 2009-10-29
TWI391541B (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
JP5138678B2 (ja) Ｃｚ成長中のシリコン単結晶側表面から誘起される凝集点欠陥および酸素クラスターの形成制御
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
KR101715645B1 (ko) 실리콘 단결정 웨이퍼
JP5321460B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5733245B2 (ja) シリコン単結晶ウェーハの製造方法
WO2002002852A1 (fr) Plaquette en silicium monocristallin et procede de fabrication
JP5359874B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP2000001391A (ja) シリコン単結晶ウエーハ及びその製造方法
JP2001518874A (ja) 低欠陥密度シリコン
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2006117939A1 (ja) シリコンウェーハの製造方法
JP2007176732A (ja) アニールウエハ及びアニールウエハの製造方法
JP2010222241A (ja) Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP3552278B2 (ja) シリコン単結晶の製造方法
WO2014073164A1 (ja) シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
KR101028443B1 (ko) 단결정 규소로 구성된 반도체 웨이퍼 및 그 제조 방법
JP5387408B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
SG173967A1 (en) Method for pulling a single crystal composed of silicon from a melt contained in a crucible, and single crystal produced thereby
JP5278324B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
KR101029141B1 (ko) Ｐ(인)도프 실리콘 단결정의 제조방법 및 ｐ도프 ｎ형실리콘 단결정 웨이퍼
JP2009274888A (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP2000044388A (ja) シリコン単結晶ウエーハ及びその製造方法
JP5282762B2 (ja) シリコン単結晶の製造方法
JP4360208B2 (ja) シリコン単結晶の製造方法
JPWO2009025339A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 8