TWI391541B - 單晶矽組成之半導體晶圓及其製造方法 - Google Patents

單晶矽組成之半導體晶圓及其製造方法 Download PDF

Info

Publication number
TWI391541B
TWI391541B TW098107644A TW98107644A TWI391541B TW I391541 B TWI391541 B TW I391541B TW 098107644 A TW098107644 A TW 098107644A TW 98107644 A TW98107644 A TW 98107644A TW I391541 B TWI391541 B TW I391541B
Authority
TW
Taiwan
Prior art keywords
fluorine
semiconductor wafer
melt
single crystal
concentration
Prior art date
Application number
TW098107644A
Other languages
English (en)
Other versions
TW200942654A (en
Inventor
Ammon Wilfried Von
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW200942654A publication Critical patent/TW200942654A/zh
Application granted granted Critical
Publication of TWI391541B publication Critical patent/TWI391541B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

單晶矽組成之半導體晶圓及其製造方法
本發明係關於一種矽組成之半導體晶圓,其包含氟,且因為該晶圓沒有被認為是干擾的團聚的本質點缺陷(intrinsic point defect),因此尤其適用於製造電子元件。本發明亦關於一種製造該半導體晶圓之方法。
從微電子學的早期,矽組成之半導體晶圓的製造者就已經格外致力於至少在提供電子元件結構之構造的半導體晶圓區域中,排除被認為是干擾的缺陷。來自本質點缺陷(矽間隙(silicon interstitial)和空位(vacancy))的缺陷,在一個方向上的最大空間尺寸係與最小元件結構的尺寸相當或者更大時,一般被認為是干擾。被錯位迴路(dislocation loop)的網絡圍繞且具有微米範圍尺寸之團聚之矽間隙的缺陷被稱為A缺陷或大蝕刻凹洞缺陷(large etch pit defect,Lpit)。這些缺陷通常是完全不能被接受的。由團聚的空位所形成且可藉由紅外線雷射散射光斷層攝影法測得之缺陷(例如晶體原生顆粒(crystal originated particle,COP)缺陷),僅在其小於最小元件結構時才可容許。
根據正確性已得到實驗結果支持的Voronkov理論,單晶中的點缺陷濃度基本上係藉由熔體(melt)結晶期間的V/G比值確定,其中V代表結晶速率,G代表熔體與生長中之單晶間的介面處的軸向溫度梯度。根據該理論,存在一個特定的V/G比值,在該V/G比值下之矽間隙和空位的濃度係相等的。低於該比值時,存在過量的間隙,而高於該比值時,存在過量的空位。若主要的點缺陷類型在冷卻期間達到過飽和狀態,則會出現此類點缺陷的團聚。在冷卻期間於該團聚之形成溫度的溫度範圍內的停留時間(residence duration)越長,空位(空隙)的團聚變得越大。因此,避免干擾之空位團聚的一種策略在於,在冷卻期間提供在形成溫度(約1100℃)的範圍內盡可能短的停留時間。然而,直徑為200毫米或更大的單晶不能任意地快速冷卻,從而對該單晶而言,藉由限制停留時間以控制缺陷尺寸是受限制的。另一種策略的目的在於盡可能控制V/G比值,從而於初期時才不會真的產生明顯過量的一種點缺陷類型。該控制在製程技術上是非常複雜的,並且不夠經濟,因為在此情況下,必須採用相對較低的速率V。此外,可以採用的加工窗(process window)(即V/G比值必須控制在其內的數值範圍)被界定得很窄。對於預定的G,拉伸速率V通常僅允許變化+/-0.01毫米/分鐘。這最終通常導致部分單晶由於具有不被容許的缺陷而無法被利用。
US 2003/0008479 A1描述了一種根據柴式長晶法(Czochralskimethod)製造矽組成之單晶的方法,其中熔體中存在鹵素吸氣劑(halogen getter)導致該熔體的純化,致使金屬引起的缺陷、COP缺陷和其他缺陷的減少。在較佳之態樣中,該熔體含有至少0.01重量%或至少4×1018 個原子/立方公分的鹵素吸氣劑。
本發明之一目的在於以可靠和簡單的方式在由矽組成之半導體晶圓中,避免被認為是干擾之團聚的本質點缺陷的缺陷,以及開啟獲得該半導體晶圓的特別經濟途徑。
本發明係關於一種單晶矽組成之半導體晶圓,其包含氟且氟濃度為1×1010 至1×1016 個原子/立方公分,且該晶圓沒有直徑大於或等於臨界直徑之團聚的本質點缺陷。
本發明亦關於一種製造單晶矽組成之半導體晶圓之方法,包含:提供一經氟摻雜之由矽組成之熔體;並以一速率使該熔體結晶,以形成一包含1×1010 至1×1016 個原子/立方公分之氟的單晶,在該速率下,若省略作為摻雜劑之氟,則產生具有臨界直徑或更大直徑之團聚的本質點缺陷;以及自該單晶中分離出半導體晶圓。
本發明更關於一種製造單晶矽組成之半導體晶圓之方法,包含:提供一矽組成之熔體,其係經一最小濃度或超過該最小濃度之氟摻雜;並以一速率使該熔體結晶,以形成一含有1×1010 至1×1016 個原子/立方公分之氟的單晶,於該速率下,在該熔體中不存在氟時,會導致該單晶中形成具有臨界直徑或更大直徑之團聚的本質點缺陷;以及自該單晶中分離出半導體晶圓;其中氟之最小濃度係於一測試實驗中所確定,在該測試實驗中,一測試晶體係由一氟濃度連續增加或至少偶爾增加之熔體,並於其他相同條件下所製得,將在該測試晶體中直徑大於或等於該臨界直徑之團聚的本質點缺陷消失時所達到之氟濃度視為該最小濃度。
本發明係基於以下認識:氟和本質點缺陷相互作用,使得後者無法再形成團聚。就過量的空位而言,這表示空位團聚的形成不再決定性地取決於引入之自由空位的濃度,而是取決於未與氟結合之自由空位的濃度。根據本發明,自由空位的濃度係由經吸收至單晶中及隨後由此獲得的半導體晶圓中之氟的濃度來控制。自由空位的濃度係經降低至一不再足以形成直徑大於或等於被認為是臨界之直徑的團聚空位的程度。
為了獲得所欲之氟效果,單晶中的氟濃度應至少為1×1010 個原子/立方公分,較佳為至少1×1011 個原子/立方公分,尤其較佳為至少1×1012 個原子/立方公分。由於各種原因,單晶中氟濃度的上限應不高於約1×1016 個原子/立方公分,較佳係不高於1×1015 個原子/立方公分,尤其較佳係不高於1×1014 個原子/立方公分。例如用於純化熔體所需的氟濃度在結晶期間導致製程技術上的嚴重困難,因為揮發性四氟化矽(SiF4 )會沉積在熱的表面上並分解形成非晶矽層。這特別影響生長中單晶的表面和結晶設備之熱石墨部分的表面。若該些非晶層變得太厚,則由於溫度的差異,產生熱應力及最終之材料剝落。落入熔體中的剝落顆粒通常導致生長中單晶的錯位。此外,單晶中過高的氟濃度涉及以下風險:氟原子會在單晶的冷卻階段中沉積,形成更大的團聚,團聚本身接著形成不欲之缺陷中心。若團聚變得夠大而相當於Lpit缺陷的情形,則將在單晶中產生錯位迴路或該錯位迴路的網絡。儘管如此,只要團聚足夠小,能夠藉由半導體晶圓的熱處理而至少在接近表面一帶的區域內分解,則團聚應被認為是有利的。熱處理後,形成沒有缺陷的地帶(去裸帶(denuded zone)),該區域從表面較佳達到半導體晶圓之塊體(bulk)中至少10微米,並且最佳地適合於元件結構的使用,而在半導體晶圓塊體中仍留有具有作為缺陷中心並結合作為內部吸氣劑之金屬雜質之團聚的地帶。該有利效果的前提是單晶中氟濃度低至無法形成更大的團聚,並且確保產生“去裸帶”。熱處理較佳係於550℃至1100℃,尤其較佳係於600℃至1000℃的溫度範圍內進行。
氮的存在促進晶種的形成,氧係由晶種中產生沉積,即所謂的BMD(塊體微缺陷(bulk micro defect))。因為晶種同樣扮演吸氣劑之角色,所以額外用氮摻雜熔體是有利的,尤其是當自由空位的濃度由於氟而低至BMD的形成不足時,這大約在當半導體晶圓的塊體中可以產生少於1×108 個BMD/立方公分時發生。半導體晶圓中的氮濃度尤其較佳為1×1013 至5×1014 個原子/立方公分。
根據本發明之一態樣,係以氟和氫摻雜熔體,若適當,亦適當地額外以氮摻雜熔體,從而在尤其是存在超過5×1017 個原子/立方公分之高氧濃度的情況下,抑制氧化引起的堆積缺陷(oxidation induced stacking fault,OSF)的形成。
此外,熔體較佳地亦以至少一種電活性元素摻雜,例如以硼、磷、砷或銻摻雜。
不論根據柴式長晶法(CZ法)還是根據浮動區法(FZ(floating zone)法)使熔體結晶,均可同樣特別有利地利用本發明。就後者而言,亦可藉由針對性地輸入氧而促進BMD的形成,例如US 5,089,082描述了一種適合於此目的之方法。無關於製造方法,自單晶中分離的半導體晶圓亦可以例如磊晶層來塗覆。
以氟摻雜熔體較佳係以氣相來進行,即藉由自熔體周圍的氛圍質傳進入熔體中,其中將一氣態氟來源送入該氛圍。單晶中的氟濃度較佳係藉由氛圍中的氣態氟來源的分壓加以控制。原則上,氣態氟來源也可直接導入熔體中。此外,含氟固體也可用作氟來源,該固體與矽一起熔化以提供熔體。
舉例言之,四氟化矽(SiF4 )、氟化氫(HF)、氟氣(F2 )、三氟化硼(BF3 )、五氟化磷(PF5 )、及這些化合物的混合物係適合作為氣態氟來源。尤其較佳係四氟化矽和氟氣,因為藉由它們,將只有作為雜質之氟被送入至熔體中。氟化氫係尤其適合作為摻雜劑,從而額外地以氫摻雜熔體。適合作為氟來源的固體例如氟化銨(NH4 F)、二氟化銨((NH4 )HF2 )、六氟矽酸銨((NH4 )2 SiF6 )、四氟硼酸銨((NH4 )BF4 )。
本發明之主要目的在於不允許任何直徑大於或等於臨界直徑的本質點缺陷的團聚。團聚的直徑是指其在一空間方向上的最長尺寸。在團聚之矽間隙的情況下,臨界直徑至少必須是涉及Lpit缺陷之形成的直徑。因此,單晶中的氟濃度在各種情況下均設定為使得在所製得之半導體晶圓上檢測不到Lpit缺陷。在團聚之矽間隙的情況下,以更嚴格的規定將臨界直徑定義為存在所謂的B缺陷時的直徑。
因此,單晶中的氟濃度必須更高,並設定為使得在所製得之半導體晶圓上檢測不到B缺陷。在團聚之空位的情況下,臨界直徑是根據一規定而被認為過大,該規定取決於半導體晶圓的預期用途,即主要取決於半導體晶圓預期用於形成基材時之最小元件結構的寬度。臨界直徑係例如60至40奈米或40至20奈米,或者,於特別嚴格之規定下,係20至5奈米。因此,單晶中的氟濃度隨著設定為使得在所製得之半導體晶圓上檢測不到具有預定範圍內之直徑的團聚空位的缺陷。
本發明特別經濟的益處在於,在熔體快速結晶期間產生的過量空位不再具有限制作用。儘管產生過量的空位,可依據製程技術盡可能快速地拉伸單晶。然後不可避免地產生的高度過量空位係藉由相應量的氟來減少至某一程度,從而使自由空位的剩餘濃度不再足以能夠形成直徑被認為是臨界的團聚。除了可能更高的拉伸速率以外,主要明顯更大的加工窗具有特別的經濟重要性,在一給定的梯度G下,加工窗使更寬範圍的拉伸速率可以被採用,於該範圍內產生的單晶僅具有特定的缺陷。
藉由在測試中測定至少所需的氟來源的量,以在所選的製造條件下確實地不再產生被認為過大的團聚,從而方便地實際實施。因此,例如根據柴式長晶法以相對高的速率V和產生高度過量空位的V/G比值拉伸由矽組成之單晶。在單晶生長時,將氟來源送入其周圍的氛圍,並連續增大該氟來源的分壓。隨後根據存在的空位團聚,分析單晶或自該單晶中切割出的半導體晶圓。例如,若從單晶以軸向切割出一平板並分析截面,將發現空位團聚,其尺寸取決於該平板中的軸向位置。因為軸向位置係與氟來源的特定分壓相關聯,所以可以直接地決定至少所需的分壓,從而可在與測試中相同的其他條件下,拉伸不含被認為過大的COP缺陷的單晶。
原則上,該測試也可以如下方式進行:在具有特定比例的氟來源的氛圍中拉伸一單晶,並藉由連續提高速率V而增大V/G比值。接著,單晶或其半導體晶圓的分析可以呈現出在所選條件下,必不可超越的速率,從而不會產生被認為過大的空位團聚。
以下以兩個實施例闡述本發明。
實施例1
根據浮動區法拉伸一矽組成之單晶棒,更具體而言,首先係在包含氬的氛圍中進行。熔體不以氮或氫摻雜。在經拉伸之棒長度達10公分且具一象徵性直徑之後,在氛圍中導入作為氟來源之四氟化矽,且將濃度從0.6公升/小時連續增大至5公升/小時,直至經拉伸的棒長度為60公分。然後在不提供四氟化矽的情況下,以固定的氣體氛圍再將棒長度拉伸10公分。整個單晶保持沒有錯位。在Secco蝕刻後藉由目測檢查對Lpit缺陷的後續分析以及藉由使用日本製造商Mitsui Mining and Smelting的MO-4型分析設備的紅外線雷射散射光斷層攝影法對COP缺陷的後續分析顯示,初期存在於單晶的邊緣區域內的Lpit缺陷首先消失,而從40公分的棒長度開始不再能檢測出存在於中心區域內的COP缺陷。因此,缺陷的尺寸減少至低於分析設備的檢測極限約20奈米。即使在停止提供四氟化矽之後,也不再產生更大的團聚,明顯地因為固定的氣體氛圍,故於熔體中維持足夠的氟分壓,並因此維持熔體中足夠的氟濃度,其繼續抑制更大的點缺陷團聚的產生。
然後利用紅外線吸收測量用於分析缺陷密度的不同晶位(crystal position)。在此情況下,在1206cm-1 處發現強度與氟濃度相關的吸收線。因而可以藉由簡單的測量方法檢測塊體中的氟。
試驗結果係顯示於第1圖至第3圖。第1圖所示為所發現的COP缺陷與單晶中的軸向位置(axial position,aP)的關係。將所發現的COP缺陷的峰密度(peak density,pd)相對於單晶中的軸向位置aP作圖,其中各個數值對均是基於100%。隨著單晶長度的增長,可以觀察到COP密度的大幅下降。第2圖和第4圖例示性地顯示徑向缺陷分佈如何亦隨著COP缺陷和Lpit缺陷而變化。第2圖所示為在半導體晶圓上,在單晶中的軸向位置aP=7.35%處COP缺陷和Lpit缺陷的缺陷密度(defect density,dd)與徑向位置(radial position,rP)的關係,其中各個數值對同樣均是基於100%。半導體晶圓的中心係位於rP=100%處,邊緣則係位於rP=0%處。第3圖繪製了每個缺陷的散射光訊號的相關強度,由於Lpit缺陷的尺寸,該強度在Lpit缺陷的情況下明顯大於COP缺陷的情況,因此第3圖可用於分辨這兩種類型之缺陷。因此,綜合觀之,第2圖和第3圖顯示出半導體晶圓的邊緣區域內的Lpit缺陷和中心區域內的COP缺陷。第4圖是對應於第2圖在單晶中軸向位置aP=66.18%的示意圖。在aP=66.18%處,之前在aP=7.35%處可檢測到的中心內的COP缺陷和邊緣處的Lpit缺陷消失。
實施例2
根據柴式長晶法拉伸一長度為1公尺且直徑為300毫米之由矽組成之單晶。首先僅藉由拉伸設備導入氬。熔體不以氮或氫摻雜。在經拉伸之棒長度達20公分且具象徵性直徑後,除氬以外,藉由拉伸設備導入作為氟來源之四氟化矽,且四氟化矽之流速從30公升/小時連續增大至300公升/小時。在該試驗中,單晶中氟濃度的增加亦抑制了初期存在的Lpit缺陷和COP缺陷。
第1圖所示為所發現的COP缺陷與單晶中軸向位置的關係;
第2圖所示為在半導體晶圓上,在單晶中的軸向位置aP=7.35%處,COP缺陷和Lpit缺陷的缺陷密度dd與徑向位置rP的關係;
第3圖所示為每個缺陷的散射光訊號的相關強度;以及
第4圖係對應於第2圖在單晶中軸向位置aP=66.18%的示意圖。

Claims (19)

  1. 一種單晶矽組成之半導體晶圓,包含氟且氟濃度為1×1010 至1×1016 個原子/立方公分,且該晶圓沒有直徑大於或等於臨界直徑之團聚的本質點缺陷(intrinsic point defect),其中該臨界直徑係於5至60奈米之範圍內。
  2. 如請求項1所述之半導體晶圓,其特徵在於該氟濃度為1×1011 至1×1015 個原子/立方公分。
  3. 如請求項1或2所述之半導體晶圓,其特徵在於包含氮或氫、或氮及氫。
  4. 如請求項1或2所述之半導體晶圓,其特徵在於包含至少一種元素,其係選自由以下元素組成之群組:硼、磷、砷及銻。
  5. 如請求項1或2所述之半導體晶圓,包含一去裸帶(denuded zone)及一具有本身結合金屬雜質之含氟缺陷的體積帶(bulk zone)。
  6. 如請求項1或2所述之半導體晶圓,包含一磊晶層(epitaxial layer)。
  7. 一種製造如請求項1或2所述之單晶矽組成之半導體晶圓之方法,包含:提供一經氟摻雜之由矽組成之熔體(rmelt);並以一速率使該熔體結晶,以形成一包含1×1010 至1×1016 個原子/立方公分之氟的單晶,於該速率下,若省略作為摻雜劑之氟,則產生具有臨界直徑或更大直徑之團聚的本質點缺陷;以及自該單晶中分離出半導體晶圓。
  8. 如請求項7所述之方法,其特徵在於該熔體係以氟摻雜而使該單晶中之氟濃度為1×1011 至1×1015 個原子/立方公分。
  9. 如請求項7或8所述之方法,其特徵在於根據柴式長晶法(Czochralski method)使該熔體結晶。
  10. 如請求項7或8所述之方法,其特徵在於根據浮動區法(floating zone method)使該熔體結晶。
  11. 如請求項7或8所述之方法,其特徵在於將一氣態之氟來源用於以氟摻雜該熔體。
  12. 如請求項11所述之方法,其特徵在於該氣態之氟來源係選自由以下化合物所組成之群組:四氟化矽(SiF4 )、氟化氫(HF)、氟氣(F2 )、三氟化硼(BF3 )、五氟化磷(PF5 )、及該些化合物之組合。
  13. 如請求項7或8所述之方法,其特徵在於將一作為氟來源之固體用於以氟摻雜該熔體。
  14. 如請求項13所述之方法,其特徵在於該氟來源係選自由以下化合物所組成之群組:氟化銨(NH4 F)、二氟化銨((NH4 )HF2 )、六氟矽酸銨((NH4 )2 SiF6 )、四氟硼酸銨((NH4 )BF4 )、及該些化合物之組合。
  15. 如請求項7或8所述之方法,其特徵在於該熔體係以氮或氫摻雜、或以氮及氫摻雜。
  16. 如請求項7或8所述之方法,其特徵在於該熔體係以至少一種選自以下群組之電活性元素摻雜:硼、磷、砷、銻、及該些元素之組合。
  17. 一種製造單晶矽組成之半導體晶圓的方法,包含:提供一矽組成之熔體,其係以一最小濃度或超過該最小濃度之氟摻雜;並以一速率使該熔體結晶,以形成一含有1×1010 至1×1016 個原子/立方公分之氟的單晶,於該速率下,在該熔體中不存在氟時,會導致該單晶中形成具有臨界直徑或更大直徑之團聚的本質點缺陷;以及自該單晶中分離出半導體晶圓;其中氟之最小濃度係於一測試實驗中所確定,在該測試實驗中,一測試晶體係由一氟濃度連續增加或至少偶爾增加之熔體,並於其他相同條件下所製得,將在該測試晶體中直徑大於或等於該臨界直徑之團聚的本質點缺陷消失時所達到之氟濃度視為該最小濃度。
  18. 8、及17中任一項所述之方法,其特徵在於該半導體晶圓係於550℃至1100℃之溫度範圍內進行熱處理,以形成一去裸帶及一具有結合金屬雜質之含氟缺陷的體積帶。
  19. 8、及17中任一項所述之方法,其特徵在於在該半導體晶圓上沉積一磊晶層。
TW098107644A 2008-03-10 2009-03-10 單晶矽組成之半導體晶圓及其製造方法 TWI391541B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008013325A DE102008013325B4 (de) 2008-03-10 2008-03-10 Halbleiterscheibe aus einkristallinem Silicium und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
TW200942654A TW200942654A (en) 2009-10-16
TWI391541B true TWI391541B (zh) 2013-04-01

Family

ID=40983816

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107644A TWI391541B (zh) 2008-03-10 2009-03-10 單晶矽組成之半導體晶圓及其製造方法

Country Status (7)

Country Link
US (1) US7868325B2 (zh)
JP (1) JP5297842B2 (zh)
KR (1) KR101028443B1 (zh)
CN (1) CN101532174B (zh)
DE (1) DE102008013325B4 (zh)
SG (1) SG155841A1 (zh)
TW (1) TWI391541B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101864593B (zh) * 2010-06-03 2012-11-07 王敬 掺氮晶体硅及其制备方法
CN103403231B (zh) * 2011-02-23 2016-04-20 信越半导体股份有限公司 N型单晶硅的制造方法及掺磷n型单晶硅
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
CA2892002A1 (en) * 2012-12-11 2014-06-19 Hemlock Semiconductor Corporation Methods of forming and analyzing doped silicon

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5582640A (en) * 1992-04-30 1996-12-10 Kabushiki Kaisha Toshiba Semiconductor device and its fabricating method
JP2000188326A (ja) * 1998-12-22 2000-07-04 Sumitomo Metal Ind Ltd シリコン半導体基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52138072A (en) * 1976-05-14 1977-11-17 Toyo Silicon Kk Manufacture of silicon single crystal
DE3232259A1 (de) * 1982-08-30 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleitermaterial hoher dotierung
DE3938937A1 (de) 1989-11-24 1991-05-29 Wacker Chemitronic Verfahren und vorrichtung zur herstellung von siliciumstaeben mit hohem sauerstoffgehalt durch tiegelfreies zonenziehen, dadurch erhaeltliche siliciumstaebe und daraus hergestellte siliciumscheiben
KR20010013993A (ko) * 1997-06-19 2001-02-26 야마모토 카즈모토 Soi 기판과 그 제조 방법, 및 반도체 디바이스와 그제조 방법
US6730580B2 (en) 2001-07-03 2004-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon substrate wafer fabrication method employing halogen gettering material and/or plasma annealing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5582640A (en) * 1992-04-30 1996-12-10 Kabushiki Kaisha Toshiba Semiconductor device and its fabricating method
JP2000188326A (ja) * 1998-12-22 2000-07-04 Sumitomo Metal Ind Ltd シリコン半導体基板の製造方法

Also Published As

Publication number Publication date
DE102008013325B4 (de) 2011-12-01
JP2009215158A (ja) 2009-09-24
CN101532174B (zh) 2013-03-13
KR20090097114A (ko) 2009-09-15
US20090224366A1 (en) 2009-09-10
TW200942654A (en) 2009-10-16
DE102008013325A1 (de) 2009-09-24
US7868325B2 (en) 2011-01-11
JP5297842B2 (ja) 2013-09-25
CN101532174A (zh) 2009-09-16
KR101028443B1 (ko) 2011-04-14
SG155841A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
JP5138678B2 (ja) Cz成長中のシリコン単結晶側表面から誘起される凝集点欠陥および酸素クラスターの形成制御
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP4670224B2 (ja) シリコンウェーハの製造方法
US10731271B2 (en) Silicon wafer with homogeneous radial oxygen variation
KR101341859B1 (ko) 실리콘 단결정 웨이퍼의 제조방법
JP2000001391A (ja) シリコン単結晶ウエーハ及びその製造方法
US8524002B2 (en) Silicon wafer and method for producing the same
JPWO2009025337A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法、igbt用シリコン単結晶ウェーハの抵抗率保証方法
US7875116B2 (en) Silicon single crystal producing method, annealed wafer, and method of producing annealed wafer
TWI391541B (zh) 單晶矽組成之半導體晶圓及其製造方法
WO2016181787A1 (ja) シリコンエピタキシャルウェーハ、その製造方法
JP5387408B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP4567251B2 (ja) シリコン半導体基板およびその製造方法
US8835284B2 (en) Method of manufacturing annealed wafer
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
WO2009122648A1 (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス
US6056931A (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
US7374741B2 (en) Method for growing silicon single crystal and silicon wafer
JP2011222842A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP2000272997A (ja) シリコン単結晶の育成方法およびそれを用いたシリコンウェーハ並びにその窒素ドープ量の推定方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法